概述 电子信号 模拟信号 数字信号 模拟信号 : 在时间和数值上都连续变化的信号 数字信号 : 在时间和数值上都离散的信号

Transcription

1 第 4 章数字集成电路 4. 逻辑代数运算规则 4.2 逻辑函数的表示与化简 4.3 集成门电路 4.4 组合逻辑电路 4.5 集成触发器 4.6 时序逻辑电路 4.7 存储器 *4.8 可编程逻辑器件 (PLD) *4.9 应用举例

2 概述 电子信号 模拟信号 数字信号 模拟信号 : 在时间和数值上都连续变化的信号 数字信号 : 在时间和数值上都离散的信号

3 概述 集成电路是 6 年代初期发展起来的一种新型半导体器件 它是经过氧化 光刻 扩散 外延 蒸铝等半导体制造工艺, 把构成一定功能的电路所需的半导体管 电阻 电容等元件及它们之间的连接导线全部集成在一小片硅片上, 然后封装在一个管壳内的电子器件 其封装外形有圆壳形 扁平形或直插式等多种

4 概述 集成电路 模拟集成电路 数字集成电路

5 4. 逻辑代数运算规则 逻辑代数又称布尔代数, 是研究逻辑关系的一种数学工具, 被广泛应用与数字电路的分析与设计 逻辑代数表示的是逻辑关系, 它的变量取值只有 和, 表示两个相反的逻辑关系 逻辑代数有三种基本的逻辑运算 : 与运算 或运算和非运算, 其他的各种逻辑运算都可以由这三种基本运算组成

6 4. 逻辑代数运算规则 自等律 A+=A, A =A - 律 A =,A+= 互补律 A+A=, A A= 重叠律 A+A=A,A A=A 交换律 :A+B=B+A,AB=BA

7 4. 逻辑代数运算规则 还原律 A=A 结合律 :A+(B+C)=(A+B)+C (AB)C=A(BC) 分配律 :A(B+C)=AB+AC,A+BC=(A+B)(A+C) 吸收定律 :A+AB=A,A(A+B)=A, A+AB=A+B 反演律 :ABC=A+B+C A+B+C=A B C

8 4. 逻辑代数运算规则 逻辑代数运算规则的证明方法一 : 用逻辑状态表加以证明, 即等号两边表达式的逻辑状态表完全相等, 等式成立 方法二 : 利用已有的公式证明 如 :(A+B)(A+C)=AA+AC+BA+BC =A+AC+AB+BC =A(+C+B)+BC=A+BC

9 4.2 逻辑函数的表示与化简 4.2. 逻辑函数的表示方法 逻辑函数的代数化简法

10 概述 当一组输出变量 ( 因变量 ) 与一组输入变量 ( 自变量 ) 之间的函数关系是一种逻辑关系时, 称为逻辑函数 一个具体事物的因果关系就可以用逻辑函数表示

11 4.2. 逻辑函数的表示方法 逻辑状态表 : 列出输入 输出变量的所有逻辑状态逻辑表达式 : 用基本运算符号列出输入 输出变量间的逻辑代数式逻辑图 : 用逻辑符号表示输入 输出变量间的逻辑关系

12 4.2. 逻辑函数的表示方法 [ 例 4.2.]: 设一个三输入变量的偶数判别电路, 输入变量为 A,B,C, 输出变量为 F 当输入变量中有偶数个 时,F=; 有奇数个 时,F= 试用不同的逻辑函数表示法来表示 解 : ( ) 逻辑状态表 三个输入变量的最小项有 2 3 = 8 个, 即有 8 个组合状态, 将这 8 个组合状态的输入, 输出变量都列出来, 就构成了逻辑状态表, 如表所示 输入输出 A B C F

13 4.2. 逻辑函数的表示方法 ( 2 ) 逻辑表达式 把逻辑状态表中的输入, 输出变量写成与 或形式的逻辑表达式, 将 F = 的各状态表示成全部输入变量的与函数, 并将总输出表示成这些与项的或函数 例中的逻辑表达式 : 输入输出 A B C F F =A B C + A B C + A B C + A B C

14 4.2. 逻辑函数的表示方法 ( 3 ) 逻辑图 若将逻辑表达式中的逻辑运算关系用相应的图形符号并适当加以连接, 则构成逻辑图

15 4.2.2 逻辑函数的代数化简法 为什么要化简逻辑函数? 可以更方便 更直观地分析其逻辑关系, 而且在设计具体的逻辑电路时所用的元件数也会最少, 从而可以降低成本, 提高可靠性

16 4.2.2 逻辑函数的代数化简法 为什么要化简逻辑函数? 可以更方便 更直观地分析其逻辑关系, 而且在设计具体的逻辑电路时所用的元件数也会最少, 从而可以降低成本, 提高可靠性 化简方法 代数化简法 : 就是利用逻辑代数的基本运算规则来化简逻辑函数

17 4.2.2 逻辑函数的代数化简法 代数化简法的实质 : 是对逻辑函数作等值变换, 通过变换使与 - 或表达式的与项最少, 以及在满足与项最少的条件下, 每个与项的变量数最少

18 4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法 : 合并项法 利用公式 AB+AB=A, 把两项合并成一项 例如 : F=ABC+ABC+AB=AB(C+C)+AB=AB+AB=A 2 吸收法 利用公式 A+AB=A, 消去多余项 例如 : F= AB + AC + BD = A+ B+ AC + BD = A( + C) + B( + D) = A+ B

19 4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法 : 3 消去法利用公式 A+AB=A+B, 消去多余变量 例如 : F = AC + AB + BC + BD = AC + (A + C)B + BD = AC + ACB + BD = AC + B+ BD = AC + B+ D

20 4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法 : 4 配项法利用公式 A+A=, 可在某一与项中乘以 A+A, 展开后消去多余项 也可利用 A+A=A, 将某一与项重复配置, 分别与有关与项合并, 进行合化简

21 4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法 : 配项法的例子 F = A C + AC + BC + BC = AC(B + B) + AC + BC(A + A) + BC = ABC + A BC + AC + A BC + A BC + BC = BC(A + ) + A B(C + C) + AC( + B) = BC + A B + AC

22 4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法 : 注意 : 上例中, 如果对第 2 项 AC AC + BC + AB 及第 4 项 进行配项, 则化简结果为 可 见, 对于一个逻辑函数可以得到不同的化简结果, 这每一个结果都是最简的 BC

23 4.2.2 逻辑函数的代数化简法 [ 例题 4.2.] 试化简逻辑函数 F = AB + AB + AD + AC + BD + ACEF + BEF [ 解 ] F = AB + AB + AD + AC + BD + ACEF + BEF = A( B + B) + AD + AC + BD + ACEF + BEF = A + AD + AC + BD + ACEF + BEF ( 合并法 ) = A( + D + CEF) + AC + BD + BEF = A + AC + BD + BEF ( 吸收法 ) = A + C + BD + BEF ( 消去法 )

24 4.3 集成门电路 4.3. TTL 门电路 CMOS 门电路

25 概述 门电路 : 是数字电路的基本逻辑单元 门电路 TTL 门电路 CMOS 门电路 为了正确应用集成门电路, 除了掌握各种门电路的逻辑功能以外, 还必须了解它们的基本特性和主要参数

26 几种门电路的图形符号和逻辑功能 名称 图形符号 逻辑表达式 功能说明 与门 A B & F F=AB 输入全, 输出为 输入有, 输出为 或门 A B F F=A+B 输入有, 输出为 输入全, 输出为 非门 A F F = A 输入为, 输出为 输入为, 输出为 与非门 A B & F F = AB 输入全, 输出为 输入有, 输出为 或非门 A B F F = A + B 输入有, 输出为 输入全, 输出为 异或门 A B = F F = A B + = A B A B 输入相异, 输出为 输入相同, 输出为

27 4.3. TTL 门电路 TTL 门电路 : 是晶体管 - 晶体管逻辑门电路的简称 TTL 门电路的特点 : 工作速度快, 带负载能力强, 抗干扰性能好等

28 TTL 与非门电路 结构

29 TTL 与非门电路 () 工作原理 : () 若输入端 A B C 全部为高电平 ( 设输入电压 U IH =3.6V),T2 和 T5 饱和导通,U B 2.V, U B3= U CES2+ U BE5 =(.3+.7)V=V,T3 导通, T4 截止,,U O =U CES =.3V, 输出端 F 为低电平!

30 TTL 与非门电路 () 工作原理 : (2) 若输入端有一个或几个为低电平 ( 设 U IL =.3V),U B =U BE =.7V,T 处于深度饱和状态, U B2.3V, 故 T2 T5 截止, 此时 U O =U CC -U BE3 -U BE4 - U R2 U CC -U BE3 -U BE4 =( )V 3.6V, 输出 F 为高电平 结论 : 电路具有与非功能 即只有输入全是高电平时, 输出才为低电平 ; 若输入有一个或几个为低电平, 输出就为高电平

31 TTL 与非门电路 (2) 电压传输特性 描述了与非门的输出电压与输入电压之间的关系 如果把与非门的一个输入端接一个可变的直流电源, 其余输入端接高电平, 当输入电压 U I 从零逐渐增加到高电平, 输出电压便会作出相应的变化, 就可以得到 TTL 与非门的电压传输特性曲线

32 TTL 与非门电路 (2) 电压传输特性当 U I 从零开始增加时, 在一定范围内输出的高电平基本不变 ; 当 U I 上升到一定数值后, 输出很快下降为低电平 ; 如 U I 继续增加, 输出低电平基本不变

33 TTL 与非门电路 (3) 主要参数 输出高电平 U OH 和输出低电平 U OL U OH 是指输入至少有一个为低电平时的输出电平 ; U OL 是指输入端全为高电平时的输出电平 在实际应用中, 通常规定了高电平的下限值及低电平的上限值 例如 TTL 与非门当 UCC=5V 时, UOH 2.4V,UOL.4V

34 TTL 与非门电路 (3) 主要参数 2 开门电平 U ON 和关门电平 U OFF 开门电平 U ON 是指输出电平刚刚下降到输出低电平的上限值时的输入电平, 它是保证与非门的输出为低电平时的输入高电平下限值

35 TTL 与非门电路 (3) 主要参数 2 开门电平 U ON 和关门电平 U OFF 关门电平 U OFF 是指输出电平刚刚上升到输出高电平的下限值时的输入电平, 它是保证与非门的输出为高电平时的输入低电平上限值 对 TTL 与非门, 一般规定 U ON =.8V,U OFF =.8V

36 TTL 与非门电路 (3) 主要参数 3 输入低电平噪声容限 U NL 和输入高电平噪声容限 U NH 噪声容限表征了与非门电路的抗干扰能力 U NL 表征了输入低电平 (U IL =U OL ) 时, 允许的最大噪声, 显然 : U NL =U OFF -U OL U NH 表征了输入高电平 (U IH =U OH ) 时, 允许的最大噪声, 显然 : U NH =U OH -U ON

37 TTL 与非门电路 (3) 主要参数 4 扇出系数 N 扇出系数 N 是指一个与非门能带同类门的最大数目, 它表示与非门的带负载能力 对 TTL 与非门而言, 手册规定 N 8

38 TTL 与非门电路 (3) 主要参数 5 平均传输延迟时间 t pd 平均传输延迟时间 t pd 是指输出脉冲相对于输入脉冲来说的平均传输延迟时间 : t pd =(t phl +t plh )/2 它表示门电路的开关速度,tpd 越小, 开关速度越快

39 TTL 与三态非门电路 三态门的作用 : 如果把几个逻辑门的输出端都接到同一根传输线上, 要求每个逻辑门能在不同时刻轮流向传输线传送信号, 这就需要对每个逻辑门进行分时控制. 这种带有控制端的逻辑门就是三态门

40 TTL 与三态非门电路 结构

41 TTL 与三态非门电路 工作原理 () 当控制信号 EN = 时,P=,D 截止, 与普通与非门一样,F = AB (2) 当控制信号 EN = 时,P=, 多发射极晶体管 T 有一个输入端为低电平, 所以 T 2 T 5 截止, 同时二级管 D 导通,T 3 基极电位也变低, 所以 T 4 截止 因 T 4 T 5 都截止, 输出端 F 便被悬空, 呈现高阻状态 所以三态门有三种状态 : 高阻态 低电平和高电平

42 TTL 与三态非门电路 图形符号 EN = EN = 在 (a) 图中时,F 为高阻态, 在时 AB F=, 故称为控制端低电平时有效的三态与非门 在 (a) 图中 EN= 时,F 为高阻态, 在 EN= 时 AB F=, 故称为控制端低电平时有效的三态与非门

43 TTL 与三态非门电路 三态门的应用 三态门接于总线, 可实现数据或信号的轮流传送

44 4.3.2 CMOS 门电路 MOS 型数字集成电路可分为 NMOS 电路 PMOS 电路和 CMOS 电路 CMOS 电路是互补 (Completemetary)MOS 电路的简称 所谓 互补 是从电路结构来说的, 它是由两种不同类型的 MOS 管组合而成的门电路, 由 P 沟道增强型 MOS 管作为负载管, 由 N 沟道增强型 MOS 管作为驱动管 CMOS 电路具有电路简单 输入电阻高 功耗小 带负载能力强 抗干扰能力强 允许电源波动范围大 工作速度与 TTL 接近等优点, 从而获得广泛运用

45 CMOS 非门 三态门的应用 三态门接于总线, 可实现数据或信号的轮流传送

46 CMOS 非门 结构 工作原理 设 :u i =, 则 :T 2 导通,T 截止, u o U DD 设 : u i = U DD, 则 :T 导通,T 2 截止,u o 该电路具有非门功能

47 CMOS 或非门 结构 工作原理 当 A B 均为低电平时,T 3 T 4 导通 ;T T 2 截止, 输出端 F 为高电平 当 A B 至少有一个为高电平时,T 3 和 T 4 至少有一个截止, 而 T 和 T 2 至少有一个导通, 输出端 F 为低电平 该电路具有或非门功能

48 4.4 组合逻辑电路 4.4. 组合逻辑电路的分析和设计方法 加法器 编码器 译码器及数字显示

49 概述 把门电路按一定规律加以组合, 可以构成具有各种逻辑功能的逻辑电路 这种电路叫组合逻辑电路 组合逻辑电路的特点 : 输出状态只与当前的输入状态有关, 与原输出状态无关 或者说, 当输入变量选取任意一组确定的值 以后, 输出变量的状态就唯一地被确定

50 4.4. 组合逻辑电路的分析和设计方法 组合逻辑电路的分析 : 是指在逻辑电路结构给定的情况下, 通过分析, 确定其逻辑功能 组合逻辑电路的设计 : 是根据实际需要的逻辑功能, 设计出最简单的 逻辑电路

51 4.4. 组合逻辑电路的分析和设计方法 组合逻辑电路的分析和设计的流程图

52 组合逻辑电路的分析 组合逻辑电路分析的具体步骤 :. 根据已知逻辑电路图写出逻辑表达式 2. 利用代数法对逻辑表达式进行化简, 化简成最简逻辑表达式 3. 根据最简逻辑表达式列出逻辑状态表 4. 根据逻辑状态表分析逻辑电路的逻辑功能

53 组合逻辑电路的分析 [ 例 4.4.] 分析图示组合逻辑电路的功能 [ 解 ]: () 根据逻辑图, 可写出 F 的表达式为 F = ABAABB (2) 化简 : F = AB A + AB B = ( A + B ) A + ( A + B ) B = A B + A B

54 组合逻辑电路的分析 (3) 逻辑状态表 A B F (4) 功能 : 用与非门组成的异或门电路

55 组合逻辑电路的设计 组合逻辑电路设计的具体步骤 :. 根据给定的逻辑功能定义相应的输入 输出变量 2. 根据给定的逻辑功能和定义的输入 输出变量列出逻辑状态表 3. 根据逻辑状态表写出逻辑表达式 4. 利用代数法对逻辑表达式进行化简, 化简成最简逻辑表达式 5. 根据最简逻辑表达式画出逻辑电路图

56 组合逻辑电路的设计 [ 例 4.4.2] 设计一个逻辑电路供 3 人表决使用, 表决按少数服从多数的原则通过 [ 解 ]: () 设 3 人各有一按钮, 用变量 A B C 表示, 同意时按下按钮, 变量取值为, 不同意时不按按钮, 变量取值为 F 表示表决结果,F= 表示通过,F= 表示不通过 (2) 根据题意列出逻辑状态表 A B C F

57 组合逻辑电路的设计 (3) 由逻辑状态表写出逻辑函数表达式, 并化简 F = A BC + A B C + AB C + ABC = ( A + A ) BC + ( B + B ) AC + ( C + C ) AB = AB + BC + (4) 据化简后的逻辑函数表达式可以画出逻辑图 AC

58 组合逻辑电路的设计 (5) 如果要求全部用与非门实现, 则首先必须将与或表达式转换成与非 - 与非表达式 转换的方法就是利用反演律 F = AB BC AC 这时可以用四个与非门实现 可见一个逻辑函数可以由多种形式的逻辑图来实现

59 加法器是算术运算电路中的基本运算单元, 用于二进制数的加法运算 一. 半加器 : 只求本位相加, 不计低位进位. 半加器逻辑状态表 ( A.B: 两个相加位 ; S: 半加和 ;C: 进位数 ; ) 2. 逻辑关系式 : 加数 A 加法器 被加数 B 和 S 进位数 C S = A B + C=AB A B

60 半加器 3. 逻辑图 图 (a) 是实现半加器的逻辑图 图 (b) 是半加器的逻辑符号

61 全加器 二 全加器 : 两个一位二进制数相加, 并考虑低位来的进位. 全加器逻辑状态表 (A B 是本位的加数和被加数,C - 是从低位来的进位数,S 为和数,C 为进位数 ) 输入 输出 加数 A 被加数 B 低位来的进位 C 和数 S 进位数 C

62 全加器 2 全加器的图形符号 3 全加器集成块 :74LS83

63 全加器 4 两片 74LS83 组成的 4 位二进制加法器

64 4.4.3 编码器 译码器及数字显示 编码器 编码就是用二进制代码来表示一个给定的十进制数 字符或含义 完成这一功能的逻辑电路称为编码器 用二进制代码来表示十进制数, 称为二一十进制编码 (Biary Coded Decimal, 简称 BCD 码 ) 最常用的一种二 - 十进制编码是 842 BCD 码

65 编码器 842 BCD 码编码表 A B C D 842 BCD 码十进制表

66 编码器 842 BCD 码编码器的逻辑图 只要将拨码开关拨到需编码的十进制数对应的位置, 输出端 DCBA 就会输出相应的 842 BCD 码

67 译码器 译码是编码的逆过程, 即是将代码所表示的信息翻译过来的过程 实现译码功能的电路称为译码器 二进制译码器 : 将二进制代码翻译成相应信息的电路 二进制译码器的输入是 N 位二进制码, 有 N 个输入端, 有 2N 组输入状态, 译码器的每一个输出对应于一组输入组合 ( 即一个代码 ), 所以有 2N 个输出端, 通常称为 N 线 -2N 线译码器 ( 如 2 线 -4 线译码器 3 线 -8 线译码器 )

68 译码器 双 2 线 -4 线译码器 TTL 集成电路 CT74LS39 图 (a) 是引脚图图 (b) 是图是其中一个译码器的逻辑图

69 译码器 CT74LS39 2 线 -4 线译码器的逻辑状态表 输入 输出 使能 选择输入 ST A A Y 3 Y 2 Y Y 功能 禁止译码 进行译码 ( 输出低电平有效 )

70 数字显示 在数字系统中, 常常需要将测量和运算的结果直接按人们习惯的十进制形式显示出来 这首先要对二进制数进行译码, 然后由译码器驱动相应的数码显示器 七段显示器每一段表示的字母及所组成的字形 :

71 数字显示 半导体发光数码管 : 内部含有 7 个条状发光二级管 发光二级管 (LED) 含有一个 PN 结, 在正向偏置时, 由于多数载流子大量复合释放出能量, 其中一部分转变为光能而发光 光的颜色和所用的材料有关, 有红 黄 绿等多种 其正向压降比普通二极管要大, 约.3~2.4V

72 数字显示 半导体发光数码管的两种接法 : 图 (a) 是共阳极接法, 图 (b) 是共阴极接法

73 数字显示 842 BCD 码 - 七段译码器的逻辑状态表 ( 假设共阴极接法 ) 输入 D C B A 输出 a b c d e f g 显示的十进制数

74 数字显示 TTL 集成电路 CT74LS248 BCD 七段译码器与共阴极半导体发光数码管连接的示意图

75 数字显示 CT74LS248 控制测试端 LT RBI BI 的作用 LT RBI BI 作用试灯灭灯灭零显零 显示 8 全灭灭

76 4.5 集成触发器 4.5. 基本 RS 触发器 同步 RS 触发器和 D 锁存器 正边沿触发的 D 触发器 负边沿触发的 JK 触发器

77 概述 时序逻辑电路 : 它的输出不仅与当前时刻的输入状态有关, 而且与电路原来的状态有关 集成触发器 : 是组成时序逻辑电路的基本部件 集成触发器的特点 : () 触发器具有 和 两个稳定状态, 在触发信号作用下, 可以从原来的一种稳定状态转换到另一种稳定状态 (2) 触发器的输出状态不仅和当时的输入有关, 而且和以前的输出状态有关, 这是触发器和门电路的最大区别

78 4.5. 基本 RS 触发器 结构 : S 为输入端 R, Q Q 为输出端, 正常工作时 Q 与 Q 的电平是相反的

79 4.5. 基本 RS 触发器 工作原理 : () 当 S= R= 时,G2 门的输出 Q=, 反馈到 G 门, 使 G 门的两个输入均为, 输出 Q= Q= 又反馈到 G2 门的输入端, 保证 Q= 此时即使 R= 的信号撤掉 ( 即由 变 ), 触发器的状态不变, 这就是触发器的记忆功能 Q= Q= 时, 称触发器处于 状态

80 4.5. 基本 RS 触发器 工作原理 : (2) 当 S= R= 时,Q= Q= 时, 称触发器处于 状态 (3) 当 S= R= 时, 两个与非门的工作状态不受影响, 触发器保持原来的状态不变

81 4.5. 基本 RS 触发器 (4) 当 S= R= 时, Q=Q=, 是触发器的不正常状态 而且当 S= R= 时的信号同时撤掉后 ( 即 S R 同时由 变 ), 由于门电路翻转速度的不确定性, 触发器的状态将不能确定 因此在使用中应避免这种情况出现

82 4.5. 基本 RS 触发器 基本 RS 触发器的状态转换表如果用 Q 表示触发器原来的状态 ( 称为原态 ),Q + 表示新的状态 ( 称为次态 ), 可以列出基本 RS 触发器 的逻辑状态转换表 S R Q Q + 基本 RS 触发器的状态转换表的简易画法 不定 S R Q + 不定 Q

83 4.5. 基本 RS 触发器 基本 RS 触发器的波形图 基本 RS 触发器的图形符号

84 4.5. 基本 RS 触发器 基本 RS 触发器结论 : () 触发器的输出有两个稳态 :Q= Q= 和 Q= Q= 这种有两个稳态的触发器通常称为双稳态触发器 若令 S= R=, 触发器的状态就可以保持, 说明双稳态触发器具有记忆功能 (2) 利用加于 S R 端的负脉冲可使触发器由一个稳态转换为另一稳态 加入的负脉冲称触发脉冲

85 4.5. 基本 RS 触发器 基本 RS 触发器结论 : (3) 可以直接置位 当 R= S= 时,Q= 所以 R 端称为置 端或复位端 ; 而 R= S= 时,Q=, 所以端 S 称为置 端或置位端 R S 上方的 ( 非号 ) 表示加负脉冲 ( 低电平 ) 时才有这个功能 图形符号中 引线靠近方框处的小圆圈也表示该触发器是用低电平触发的 Q 引线靠近方框处的小圆圈表示该端状态和 Q 端相反

86 4.5.2 同步 RS 触发器和 D 锁存器 概述 在数字系统中往往要求触发器的动作时刻和其他部件相一致, 这就必须有一个同步信号, 以协调触发器和触发器 触发器和其他数字逻辑部件的动作 同步信号是一种脉冲信号, 通常称为时钟脉冲 (Clock Pulse 简称 CP) 具有时钟脉冲的触发器叫同步触发器

87 同步 RS 触发器 结构 图形符号 图中 R S 端为数据输入端,CP 端为时钟脉冲输入端, R d S d 分别为直接置位 复位输入端

88 同步 RS 触发器 R d S d 的作用 : 当 S d = R d = 时,Q=, 直接置位 ; 当 S d = R d = 时,Q=, 直接复位 所以 S d 和 R d 分别称为直接置位输入端和直接复位输入端, 它们都是低电平或负脉冲时有效 S d R d 常用来设置所需要的初始状态, 一般应在时钟脉冲到来之前设定触发器的初始状态 不作用时, S d 和 R d 都应设置成高电平

89 同步 RS 触发器 同步 RS 触发器的工作原理 : ()CP= 时,R 和 S 都被封锁, 触发器的状态不会改变 只有在 CP= 时, 触发器状态才会根据 S R 端的输入而改变 这就是同步的作用 (2)CP= 时, 输入信号作用至基本 RS 触发器 在 CP= 期间, 若 S= R= 则 Q=; 若 S= R=, 则 Q=; 若 S=R=, 则状态不变 ; 但如果 S=R= 则当 CP 由 变 时,Q 的状态不定

90 同步 RS 触发器 同步 RS 触发器的波形图 : 注意 :S d R d 两直接输入端的作用及 CP 的控制作用

91 同步 D 触发器 结构 图形符号

92 同步 D 触发器 同步 D 触发器的工作原理 : () 当 CP= 时,D 输入端被封锁, 数据不能传入,D 锁存器状态不变 (2)CP= 时,D 锁存器输出状态由 D 输入端电平决定, 若 D= 则 Q=, 若 D= 则 Q= 一旦 CP 重新变为,D 数据就被锁存

93 同步 D 触发器 同步 D 触发器的特性方程 同步 D 触发器 ( 即 )D 锁存器的逻辑函数表达形式 ( 通常称为特性方程 ) 为 : Q + =D 由于 D 锁存器的状态只有在 CP= 期间才能改变, 故把这种触发方式称为电平触发方式 电平触发方式的优点是结构简单, 动作较快 缺点是 CP= 期间, 输入状态的变化会引起输出状态的变化 因此电平触发方式的触发器不能用于计数, 只能用于锁存数据

94 4.5.3 正边沿触发的 D 触发器 边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的输入信号决定, 在此以前或以后输入信号的变化不会影响触发器的状态 边沿触发器分为正边沿 ( 上升沿 ) 触发器和负过沿 ( 下降沿 ) 触发器两类

95 4.5.3 正边沿触发的 D 触发器 正边沿 D 触发器的图形符号 注意 : 图中的方框内 C 处有一个符号, 表示 C 的输入由 变 ( 上升沿 ) 时,D 的输入才起作用 TTL 集成电路中,CT74LS74 CT74LS273 等都属于正边沿触发的 D 触发器

96 4.5.3 正边沿触发的 D 触发器 正边沿 D 触发器和 D 锁存器的波形图 Q 是正边沿 D 触发器的波形 ; Q 是高电平触发的 D 锁存器的波形 正边沿 D 触发器与 D 锁存器的特性方程是一致的 即 : Q + =D

97 4.5.4 负边沿触发的 JK 触发器 负边沿 JK 触发器的图形符号 () 图 (b) 中的 J K 各有两个输入端 ( 也可能为多个输入端 ) 它们之间是与逻辑关系, 即 J=J J 2,K=K K 2 (2)S d 是直接置位端, R d 是直接复位端 (3)CP 是时钟脉冲输入端 CP 端靠近方框处有一小圆圈, 加上方框内的符号, 表示 CP 信号从高电平到低电平时有效, 即属负边沿 ( 下降沿 ) 触发

98 4.5.4 负边沿触发的 JK 触发器 JK 触发器的逻辑状态转换表 J K Q Q + 简化形式 J K Q + Q 功能保持置 置 Q 翻转

99 4.5.4 负边沿触发的 JK 触发器 JK 触发器的特性方程 根据 JK 触发器的逻辑状态转换表可以写出 JK 触发器的特性方程为 : + Q = J K Q + J K Q + J K Q + = = ( + J K + J K ) Q + ( J K JK ) J Q + K Q JK Q Q

100 4.5.4 负边沿触发的 JK 触发器 负边沿 JK 触发器的波形图

101 4.5.4 负边沿触发的 JK 触发器 [ 例 4.5.] 分析图示电路的逻辑功能

102 4.5.4 负边沿触发的 JK 触发器 [ 解 ]: 由图可以求得 KQ Q J KQ Q J D ) = ( = ) )( ( Q K Q J + + = Q K Q J K J + + = Q K Q J Q Q K J = ) ( ) ( ) ( = J Q K K Q J Q K Q J + = 所以 : Q K Q J D Q + = = + 这是由 D 触发器和门电路构成的负边沿 JK 触发器

103 4.5.4 负边沿触发的 JK 触发器 如果把 JK 触发器的 J K 端连在一起, 输入端用 T 表示, 则称为 T 触发器 : T 触发器的特性方程 : + Q = T Q + T Q + 当 T= 时, Q = Q ( 此时又称为 T 触发器 ),CP 每次作用, 触发器都翻转 ; 当 + T= 时, Q = Q,Q 状态保持不变 T(T ) 触发器常用于计数电路中

104 4.6 时序逻辑电路 4.6. 时序逻辑电路的分析方法 寄存器 计数器

105 概述 时序逻辑电路的特点 : 由触发器或触发器加组合逻辑电路组成 2 时序逻辑电路的输出不仅与当前时刻的输入状态有关, 而且与电路原来状态 ( 触发器的状态 ) 有关 3 时序 意即电路的状态与时间顺序有密切的关系 时序逻辑电路的分类 : 根据时钟脉冲加入方式的不同, 分为同步时序逻辑电路和异步时序逻辑电路

106 4.6. 时序逻辑电路的分析方法 时序逻辑电路的分析任务 : 时序逻辑电路的分析就是分析给定时序逻辑电路的逻辑功能 由于时序电路的逻辑状态是按时间顺序随输入信号的变化而变化, 因此, 分析时序逻辑电路就是找出电路的输出状态随输入变量和时钟脉冲作用下的变化规律

107 4.6. 时序逻辑电路的分析方法 时序逻辑电路的分析步骤 : () 分析电路的组成 了解哪些是输入量, 哪些是输出量 了解各触发器之间的连接方法和组合电路部分的结构 ( 在不少时序逻辑电路中, 都含有组合逻辑电路的部分 ) (2) 写出组合逻辑电路对外输出的逻辑表达式, 称为输出方程 若没有则不写

108 4.6. 时序逻辑电路的分析方法 时序逻辑电路的分析步骤 : (3) 写出各个触发器输入端的逻辑函数表达式, 称为驱动方程 (4) 把各个触发器的驱动方程代入触发器的特性方程, 得出各触发器的状态方程 (5) 根据状态方程和输出方程, 列出逻辑状态转换表, 画出波形图, 确定该时序电路的状态变化规律和逻辑功能

109 4.6. 时序逻辑电路的分析方法 [ 例题 4.6.] 分析图示时序逻辑电路的功能, 假设初始状态为 Q 2 Q Q =

110 4.6. 时序逻辑电路的分析方法 [ 解 ]() 分析电路结构 : 该时序逻辑电路由三个 JK 触发器 F F 和 F 2 组成, 它们受同一个时钟脉冲 CP 控制, 因此是同步时序电路 (2) 各触发器 F F 和 F 2 对应的 J K J K J 2 K 2 的输入表达式, 即驱动方程为 : J = Q, 2 K = Q 2 K = Q J = Q J = 2 Q K 2 = Q

111 4.6. 时序逻辑电路的分析方法 (3) 将上述驱动方程代人到 JK 触发器的特 + Q = J Q + K Q 性方程中去, 得到状态方程 : Q + = Q 2 Q + = Q Q 2 + = Q (4) 状态转换表 : Q 2 现态次态 Q Q + 2 Q + Q + Q

112 4.6. 时序逻辑电路的分析方法 (5) 例题 4.6. 的波形图 (6) 例题 4.6. 的功能 : 顺序脉冲发生电路

113 4.6. 时序逻辑电路的分析方法 [ 例题 4.6.2] 分析图示时序逻辑电路的功能, 假设初始状态为 Q 3 Q 2 Q Q =

114 4.6. 时序逻辑电路的分析方法 [ 解 ]() 分析电路结构 : 该时序逻辑电路由四个 JK 触发器 F A F B F C 和 F D 组成, 它们受同一个时钟脉冲 CP 控制, 因此是同步时序电路 (2) 列出各触发器的驱动方程为 : J A =K A = J B =Q A Q D,K B =Q A J C =K C =Q A Q B J D =Q A Q B Q C,K D =Q A

115 4.6. 时序逻辑电路的分析方法 (3) 各触发器的状态方程为 : (4) 输出方程 : C=Q D Q A Q A + =Q A Q B + =Q A Q D Q B +Q A Q B Q C + =Q A Q B Q C +Q A Q B Q C Q D + =K C =Q A Q B Q C Q D +Q A Q D

116 4.6. 时序逻辑电路的分析方法 (5) 例题 的状态转换表 : 序号 现在状态 Q D Q C Q B Q A 下一个状态 Q D + Q C + Q B + Q A + 进位 C

117 4.6. 时序逻辑电路的分析方法 (6) 例题 的分析上述十进制计数器, 在 CP 作用下,Q D Q C Q B Q A 按 再 的规律变化, 个状态为一个循环, 而不出现 等 6 个状态 有效状态 : 计数循环中出现的状态称为有效状态 无效状态 : 计数循环中不出现的状态称为无效状态

118 4.6. 时序逻辑电路的分析方法 (6) 例题 的分析 自启动 : 计数器正常工作时, 电路状态只会在有效状态内循环, 不会出现无效状态 但如果外界干扰或其它偶然因素的作用, 可能会使逻辑电路出现无效状态, 这时如果在时钟脉冲作用下能使电路自动回到某一个有效状态, 则称该电路能自启动

119 4.6. 时序逻辑电路的分析方法 (7) 状态转换图 为了更形象直观地显示电路的逻辑功能, 还可以用逻辑状态转换图来表 其中圆圈内的二进制数表示计数器的状态, 圆圈与圆圈之间的箭头号表示状态的转换方向

120 4.6. 时序逻辑电路的分析方法 (8) 例题 的波形 (9) 例题 的功能 : 这一位同步十进制加法计数器, 该计数器除了计数, 还具有 分频的功能

121 4.6.2 寄存器 寄存器分为数码寄存器和移位寄存器 数码寄存器数码寄存器用来暂时存放参与运算的数据和运算结果 一位触发器可寄存一位二进制数, 需要存放多少位数, 就需要用多少个触发器

122 数码寄存器 用四个 D 触发器组成的四位数码寄存器 : D 3 D 2 D D 为待寄存的四位二进制数码, 当 CP 端加 入一个正脉冲后, 四位二进制数码就存入四个触发器 了

123 移位寄存器 移位寄存器的功能 : 存放数码和移位 移位 : 就是在移位脉冲作用下使得寄存器的数码向左或向右移位 通过数码移位, 可以实现两个二进制数的串行相加 相乘和其他的算术运算 移位寄存器分为单向移位寄存器和双向移位寄存器 ; 按输入方式的不同, 可分为串行输入和并行输入 ; 按输出方式的不同, 可分为串行输出和并行输出

124 单向移位寄存器 单向移位寄存器 : 分右移寄存器和左移寄存器 数码自左向右移称为右移寄存器 ; 数码自右向左移称为左移寄存器

125 单向移位寄存器 D 触发器组成的四位数码右移寄存器 输入只加至触发器 FA 的 D 端, 是串行输入方式 四位数码输出可以从四个触发器的 Q 端得到, 即并行输出 ; 从最后一个触发器 F D 的 Q D 端得到, 即串行输出

126 单向移位寄存器 D 触发器组成的四位数码右移寄存器的状态方程 : Q = D Q = D Q = + A R B A C B D C D Q = D 触发器组成的四位数码右移寄存器的波形图 :, D,

127 双向移位寄存器 四位双向移位寄存器的逻辑图 数码从 F D 向 F A 方向逐位移动 左移 ; 从 FA 向 FD 方向逐位移动 右移 M 为移位方向控制端,D R 和 D L 分别为右移和左移串行输入端

128 双向移位寄存器 四位双向移位寄存器的状态方程 : Q = D = MD + + A + B + C + D A R A B C M Q Q = D B = MQ + M Q Q = D C = MQ + M Q Q = D = MQ + M D D B C D L,,,,, 当 M= 时, Q + A = D R, Q + B = D A, Q + + C = D B, Q D = D C, 实现右移 当 M= 时, Q + A = Q B, Q + + B = D C, + Q C = D D, Q D = D L, 实现左移

129 集成四位双向通用移位寄存器 74LS94A () 外引线排列图,,,,, 图中 :D A D B D C D D 为并行输入端 ; Q A Q B Q C Q D 为对应的并行输出端 ; D SR 和 D SL 分别为右移和左移串行输入端 ; CR 为直接清零端 ; S S 为工作模式控制端

130 集成四位双向通用移位寄存器 74LS94A (2) 逻辑状态表 CR S S 功能 说, 明,,, 清零 CR 为低电平时, 使 Q A Q B Q C Q D = 并行送数 CP 上升沿作用后, 并行输入的数据 D A D B D C D D 送入寄存器,Q A Q B Q C Q D =D A D B D C D D 右移 串行数据送到右移输入端 D SR, 在 CP 上升沿进行右移 左移 串行数据送到左移输入端 D SL, 在 CP 上升沿进行左移 保持 CP 作用后寄存器内容不变

131 集成四位双向通用移位寄存器 74LS94A (3) 应用电路 4 位顺序脉冲发生器连接图波形图,, 工作前首先在 S 端 加预置正脉冲, 使 S S =, 在移位脉冲作用下,Q A Q B Q C Q D = 预置脉冲过后, S S =, 寄存器处在右移状态

132 4.6.3 计数器 能对脉冲的个数进行计数的逻辑部件, 即计数器 计数器除了计数功能以外, 还可用于分频 定时等 按计数器数字的增加或减小分类, 可分为加法计数器 减法计数器和既能做加法又能做减法的可逆计数器 按脉冲引入方式的不同, 可分为同步计数器和异步计数器 按计数进制分类又可分为二进制计数器和非二进制计数器

133 二进制计数器 四个 JK 触发器组成的异步四位二进制加法计数器 () 逻辑图 :

134 二进制计数器的状态转换表 C Q A Q B Q C Q D CP

135 二进制计数器 四个 JK 触发器组成的异步四位二进制加法计数器 (3) 波形图 :

136 二进制计数器 四个 JK 触发器组成的异步四位二进制加法计数器 (4) 结论 : 四个 JK 触发器组成的异步四位二进制加法计数器每输入一个计数脉冲, 计数器输出的四位二进制数就加一 从波形图可以看出,Q A 波形的周期是计数脉冲 CP 的一倍,Q B 波形的周期又是 Q A 的一倍, 说明每经过一级触发器, 脉冲波形的周期就要增加一倍, 因此二进制计数器具有二分频作用 对 N 位二进制计数器, 第 N 个触发器的输出脉冲频率为计数器输入脉冲频率的 /2 N

137 集成 4 位二进制可逆计数器 74LS93 () 引线排列图 图中 A B C D 为预置数置入端 ;CLEAR 为清零 ( 复位 ) 端 ; 时钟输入端 CP+ CP- 分别可使计数器实现加计数和减计数 ; CO 为进位端, 当加数到 时发出一个负脉冲 BORRW 为借位端, 当减数到 时发出一个负脉冲

138 集成 4 位二进制可逆计数器 74LS93 (2) 功能表 输入 输 出 说明 CR LD CP+ CP- D C B A Q D Q C Q B Q A 清 d c b a d c b a 置数 按 4 位二进制规律加 加计数 按 4 位二进制规律减 减计数

139 十进制计数器 十进制计数器, 是一种用四位二进制代码表示的逢十进一的计数器, 使用最多的是 842 BCD 码十进制计数器 十进制计数器, 是一种用四位二进制代码表示的逢十进一的计数器, 使用最多的是 842 BCD 码十进制计数器

140 任意进制计数器 任意进制计数器 : 就是指 N 进制计数器, 即每来 N 个计数脉冲, 计数器状态重复一次 利用二进制或十进制计数器集成块, 经过适当地联结可以方便地构成 N 进制计数器 构成 N 进制计数器常用的方法有复位法和置数法

141 任意进制计数器 () 利用复位法和集成 4 位二进制可逆计数器 74LS93 构成十二进制计数器 : 它由初始状态 开始计数, 当计数到第 2 个脉冲时, 输出端 Q D Q C Q B Q A =,CR=, 立即使计数器复位, 使 Q D Q C Q B Q A =, 计数器又回到初始状态, 重新开始计数 由于 这个状态, 只是瞬间出现一下, 在 Q D Q C Q B Q A 复位为初始状态 后, 它就消失了, 因此计数器从 至 循环变化,2 个状态为一次循环, 是一个十二进制计数器

142 任意进制计数器 (2) 利用置数法和集成 4 位二进制可逆计数器 74LS93 构成十二进制计数器 : 它由初始状态 开始计数, 当计数到第 2 个脉冲时, 输出端 Q D Q C Q B Q A =,LD=, 立即对计数器置数, 使 Q D Q C Q B Q A =, 计数器又回到初始状态, 重新开始计数 由于 这个状态, 也只是瞬间出现一下, 在 Q D Q C Q B Q A 复位为初始状态 后, 它就消失了, 因此计数器从 至 循环变化,2 个状态为一次循环, 是一个十二进制计数器

143 4.7 存储器 4.7. 半导体存储器 其他存储器

144 概述 存储器用来存储二进制数, 是计算机和一般数字系统必不可少的 目前大量使用的有半导体存储器 磁盘存储器和光盘存储器等 根据存储功能分为只读存储器 (Read Oly Memory, 简称 ROM) 和随机存储器 (Radom Access Memory, 简称 RAM) 两大类

145 4.7. 半导体存储器 半导体存储器是用来存放大量二进制信息的一种大规模半导体数字集成电路, 它具有集成度高 存取速度快 体积小 功耗小 价格便宜和便于扩充等优点, 通常作为计算机的内部存储器使用 只读存储器 只读存储器是存储固定信息的存储器件, 即先把信息写入到存储器中, 然后存储器只能读出不能写入

146 4.7. 半导体存储器 只读存储器 ROM 的结构框图 地址译码器有 A ~A 条输入线 ( 称为地址线 ), 2 条输出线 ( 称为字选线 ) 存储矩阵是存储器的主体, 它用来存放二进制信息 存储矩阵的输出线 D ~D 为位线 ( 或数据线 ) 通常把存储器输出的 m 位二进制码称为一个 字

147 4.7. 半导体存储器 4 8ROM 电路 ROM 实质上是由与门阵列和或门阵列两个部分组成

148 4.7. 半导体存储器 4 8ROM 地址与字输出关系 字选线地址输入 字输出 A A D 7 D 6 D 5 D 4 D 3 D 2 D D W W W 2 W 3

149 4.7. 半导体存储器 ROM 的指标 : 存储容量 : 是存储器的主要技术参数, 可用字位数表示, 即字数乘每字的位数 如有一个字为 m 位, 则 位地址的存储器容量为 2 m 位, 例如 位 存储容量也可以用字节数表示, 每 8 个字位为 个字节, 例如 24 (k 字位 ) 相当于 28 个字节

150 4.7. 半导体存储器 2 随机存取存储器 (RAM) 随机存取存储器 (RAM) 可以任意选中某一地址的存储单元, 从该单元读取信息, 或写入新的信息, 因此也称为读写存储器 从存储单元中读出信息时, 原信息保存 ; 写入新信息时, 原信息由新信息替代, 即被刷新 根据原理的不同,RAM 可分为静态 动态两类 按照所用器件不同, 又可分为双极性 ( 采用晶体管 ) 和 MOS 型两种

151 4.7. 半导体存储器 MOS 型静态随机存取存储器 (RAM) 地址译码器 : 根据输入的地址码来选择欲进行读 / 写的字选线 存储矩阵 : 是由存储单元构成的存储体 读 / 写控制电路 : 用来决定对存储单元进行读出还是写入操作

152 4.7.2 其他存储器 磁存储器 磁存储器是将磁性材料沉积在盘片的基体上形成记录介质, 并以绕有线圈的磁头与记录介质的相对运动来写入或读出信息 它具有容量大 成本低, 断电后能保存信息等特点 根据结构不同磁存储器分为硬盘和软盘存储器 通常均用作计算机的外部存储器

153 4.7.2 其他存储器 () 硬盘 硬盘一般包括一组刚性的 圆盘状的盘片, 它们通常由铝或玻璃制成 硬盘是目前计算机使用的主要存储设备 计算机的操作系统, 应用软件和重要数据资料都存储在硬盘之中 大多数家用 PC 所使用的硬盘盘片直径一般都是 3. 5 英寸, 与软盘盘片的直径相同 但是硬盘存储容量远远超过了软盘

154 4.7.2 其他存储器 (2) 移动硬盘 移动硬盘通常是由一块笔记本电脑用的 2.5i 硬盘, 再配上接口电路和铝镁合金外壳而成 移动硬盘通常以 USB2. 作为标准接口, 最高峰值数据传输速率高达 48Mbps 移动硬盘具有超大存储容量 ( 高达几十到上百 GB) 和很高的数据传输速率, 而且体积小, 携带和使用非常方便, 且稳定性好, 因而适用于资料备份和转储, 网络资料下载存储, 照片影像留档, 歌曲 游戏收藏及桌面出版系统等

155 4.7.2 其他存储器 (3) 软盘 软盘盘片是一种圆形盘片, 以软质的塑料薄片为载体, 涂敷磁性材料作为记录介质 软盘的大小有 5.25 英寸,3.5 英寸等几种 移动硬盘软盘提供了一个写保护口 写保护是个非常有用的功能, 可防止误写操作, 也避免病毒对它的侵害 新的软盘使用前要进行格式化

156 4.7.2 其他存储器 2 光存储器 光存储器是以光学方式读写存储介质上的信息 光存储器也具有存储容量大 性价比高 读写速度快 数据稳定性好等优点, 特别适合于需要存储信息量大且需要长期保存的场合 光存储器由盘片和驱动器两部分组成 光存储器主要包括两类, 一类是只读型光盘, 常见的有 CD-Audio Video CD CD-ROM DVD-Video DVD-ROM 等 ; 另一类是可记录型光盘, 常见的有 CD-R CD-RW DVD-R DVD-RW 等各种类型

157 4.7.2 其他存储器 3 闪存 闪存 (Flash Memory) 也属于内存器件的一种, 是一种非挥发性 ( 简单说就是在不加电的情况下数据也不会丢失, 而目前常用的计算机内存都是属于挥发性内存 ) 的半导体存储芯片, 闪存具有体积小 功耗低 不易受物理破坏等优点, 是移动数码产品的理想存储介质 随着价格的不断下降以及容量 密度的不断提高, 闪存已经开始向通用化的移动存储产品发展 闪存可以分为闪存盘和存储卡两种

158 4.7.2 其他存储器 () 闪存盘 闪存盘也叫闪盘 优盘 U 盘, 是当前应用非常广泛的一种移动存储器, 它具有存储容量大 读写速度快 可靠性高 寿命长 体积小 重量轻 使用方便 便于携带等优点, 闪存盘包括闪存芯片 控制电路及外壳等几个组成部分 闪存盘以闪存芯片 (Flash) 作为存储介质, 闪存芯片是一种半导体特性, 它兼有 ROM 和 RAM 存储器的特性

159 4.7.2 其他存储器 (2) 存储卡存储卡也是以闪存芯片作为存储介质, 存储容量为 4MB~GB, 存储卡的种类很多, 最常应用的有 CF 卡 SM 卡 记忆棒 MMC 卡 SD 卡和 xd 等,CF 卡,SM 卡和记忆棒是目前的主流 数码照相机 MP3 随身听 数码录音笔等设备相当于一个闪存盘 读卡器是存储卡与 PC 或笔记本电脑之间连接的桥梁, 通过读卡器, 可以使 PC 或笔记本电脑直接和存储卡进行数据交换, 从而使存储卡成为移动存储器

160 *4.8 可编程逻辑器件 (PLD) 4.8. 可编程只读存储器 (PROM) 可编程阵列逻辑 (PAL) 通用阵列逻辑 (GAL)

161 概述 可编程逻辑器件 (Programmable Logic Device, 简称 PLD) 是 2 世纪 7 年代发展起来的一种新型逻辑器件 一般来说,PLD 器件是一种由用户配置的可完成某种逻辑功能的电路 大多数的 PLD 由一个与陈列和一个或阵列组成, 其最终的逻辑结构和功能由用户编程决定 : 可以对其中的一个阵列编程 ; 也可以同时对两个阵列编程

162 概述 可编程逻辑器件 (PLD) 的基本方框图 器件的输入送到与阵列完成与功能, 并生成与项 ; 与项又送至或阵列, 在或阵列中对各个与项进行组合, 从而产生器件的输出 PLD 包括 PROM PLA PAL GAL PGA 等, 还包括 CPLD 和 FPGA 等

163 4.8. 可编程只读存储器 (PROM) ROM 的阵列表示

164 4.8. 可编程只读存储器 (PROM) 输入缓冲门 与门的阵列表示 或门的阵列表示 ROM 的与阵列是不可编程的, 若或阵列即存储器内容由厂家根据用户的要求完全固定, 不能编程, 称为固定 ROM 固定 ROM 在使用中不能再修改存储内容

165 4.8. 可编程只读存储器 (PROM) PROM: 是一种可编程序的 ROM, 其或阵列是可编程的 PROM 在出厂时, 存储单元全是 ( 或全是 ), 使用时用户可根据需要, 将某些单元改写成 ( 或 ) 二极管和熔断丝组成的 PROM 存储单元 : 出厂时, 熔断丝都是通的, 即存储单元全部存 使用时, 如需要使某些单元改写为, 则只要给这些单元通过足够大的电流, 将熔断丝熔断即可 PROM 的内容只能写一次

166 4.8. 可编程只读存储器 (PROM) EPROM: 可擦写的 ROM, 可以通过紫外线或 X 射线重新写入新的存储内容 E 2 PROM: 电擦写的可编程只读存储器, 它允许擦写上百 甚至上万次, 编程一次 ( 先擦后写 ) 大约只需 2ms 时间

167 4.8. 可编程只读存储器 (PROM) PROM 的应用 : 由于 PROM 由一个与阵列和一个或阵列组成, 因此利用 PROM 可以方便地实现组合逻辑函数 [ 例 4.8.] 试用 PROM 实现逻辑函数 F=AB+BC+AC [ 解 ]() 该逻辑函数有三个输入变量, 一个输出变量, 所以可选用 3 条地址线和 条数据输出线的 PROM, 即选用 8 字位的 PROM (2) 为了使该函数所含的与项和与阵列的输出一致, 可以运用逻辑代数将它变换为 : F = ABC + AB C + A B C + A BC = W W 6 + W 5 W 3

168 4.8. 可编程只读存储器 (PROM) (3) 然后对 PROM 的或阵列编程 内部固定连接用. 表示, 被编程部分的连接用 表示 画出实现该组合逻辑电路的阵列图

169 4.8.2 可编程阵列逻辑 (PAL) PAL(Programmable Array Logic): 也由与阵列和或阵列组成, 但它的与阵列可编程而或阵列不可编程 因此在用 PAL 实现逻辑函数时, 每个输出是若干个与项之和, 而与项的数目是固定的 在 PAL 产品中, 一个输出的最多与项可达 8 个, 而且有多种输出结构

170 4.8.2 可编程阵列逻辑 (PAL) 具有反馈的寄存器输出结构的可编程阵列逻辑 PAL6R8 () PAL6R8 的引脚图 其中 : CLK 为时钟,I ~I 8 为 8 个输入端,O ~O 8 为 8 个输出端, OE 为输出控制 ( 使能 ) 端, 当 OE= 时,O ~O 8 输出数据, 当 OE= 时,O ~O 8 为高阻态

171 4.8.2 可编程阵列逻辑 (PAL) 具有反馈的寄存器输出结构的可编程阵列逻辑 PAL6R8 (2) PAL6R8 的电路结构示意图

172 4.8.2 可编程阵列逻辑 (PAL) [ 例 4.8.2] 用 PAL 实现的两位二进制减法计数解 : 两个 D 触发器的状态方程为 : S Q S Q Q S Q Q G D Q S Q S Q G D Q B B A B A B B B A A A A A + + = = = + = = = + + 当 S= 时 B A B A B A A Q Q Q Q Q Q Q + = = + +, 因为 : A A Q F = B B Q F = F B F A 的状态按 的规律变化, 这是一个两位二进制减法计数器 当 S= 时, F B F A 的状态不变

173 4.8.3 通用阵列逻辑 (GAL) 通用阵列逻辑 (Geeric Array Logic, 简称 GAL) 是 2 世纪 8 年代发展起来的一种 PLD 产品, 由于采用了 E2CMOS 制造工艺, 能够电擦写, 因而可重复编程 GAL 中与阵列是可编程的, 而或阵列是固定的 ( 不可编程 ), 但它的每个输出都有一个输出宏单元, 为逻辑设计提供了高度灵活性, 每个宏单元可由用户编程进行组态, 即输出完全由用户定义, 因而利用软 硬开发工具, 对 GAL 进行编程写入后, 可方便地实现所需要的组合电路或时序电路

174 4.8.3 通用阵列逻辑 (GAL) 通用阵列逻辑 GAL6V8 GAL6V8 的引脚图 其中 : 引脚 2~9( 共 8 个 ) 固定作为输入端, 还可以将其他 8 个脚配置成输入模式, 使输入端达到 6 个 引脚 2~9( 共 8 个 ) 的功能由编程情况决定,GAL 内部含有 8 个输出宏单元, 可以由用户根据所设计的逻辑电路的需要, 通过编程规定作为输出模式或输入模式 工作于输出模式既可以规定为寄存器输出 ( 时序逻辑输出 ), 也可以规定为组合输出

175 4.8.3 通用阵列逻辑 (GAL) [ 例 4.8.3] 用 GAL6V8 构成图的可双向移位的 6 位寄存器 [ 解 ] 图 (a) 是可双向移位的 6 位寄存器的原理示意图 ; 图 (b) 是实现 6 位移位寄存器的一种配置图

176 4.9 应用举例 位数字密码锁电路 带数字显示的七路抢答器

177 位数字密码锁电路 9 位数字密码锁电路图

178 位数字密码锁电路 ()CC47 十进制计数器 /~9 译码器该集成电路将计数器和译码器制作在一起, 其中 Q ~Q 9 是译码器的 个输入端,R 是复位端 ( 高电平时复位 ),CLK 是时钟脉冲输入端,EN 是时钟允许端 若将 EN 接低电平, 则计数器在时钟脉冲的上升沿计数, 计数结果经译码器译码后输出 右图是 Q ~Q 9 的输出波形

179 位数字密码锁电路 (2) 图示密码锁电路只要依次按动 S 3 S S 2 S 7 S S 6 S 2 S 4 S 9 各个键 ( 即开锁密码为 : ), 输出端 Q 的高电平就依次向 Q Q 2 Q 3 Q 9 移动, 最后用 Q 9 输出的高电平去驱动开锁电路, 完成开锁动作 改变 Q ~Q 9 与 S ~S 9 之间的接线, 就可改变开锁的密码 (3) 如果以 CC47 的 Q 5 作为输出端,Q 6 ~Q 9 端不用, 则为 5 位数的密码锁 同理, 若分别以 Q 6 ~Q 8 作为输出端, 则分别为 6~8 位的密码锁 (4) 图中还设置了一个开关 S A, 当 S A 闭合时无法开锁, 将 SA 安装于隐蔽处, 更增加保密性

180 4.9.2 带数字显示的七路抢答器 带数字显示的七路抢答器电路图

181 4.9.2 带数字显示的七路抢答器 带数字显示的七路抢答器电路图的单元电路 () 与非门 G 和 G 2 组成基本 RS 触发器 (2) 与非门 G 3 G 4 和 R 3 C 一起组成多谐振荡器用以产生方波信号 当与非门 G 3 的一个输入端 A 处于低电平时,G 3 的输出为高电平时,G 4 的输出为低电平, 多谐振荡器停止振荡 ; 当 A 端处于高电平时, 多谐振荡器利用 C 的反复充放电过程, 控制 G 3 门的开闭及 G 4 门的翻转, 形成自激振荡, 使 G 4 的输出端输出音频方波给扬声器

182 4.9.2 带数字显示的七路抢答器 带数字显示的七路抢答器电路图的单元电路 (3)CT74LS75 是上升沿触发的四 D 触发器, 在电路中用于锁存数据 (4)CT74LS248 七段译码器和七段显示器组成了译码 显示电路 图中 S ~S 7 是抢答按键,S R 是复位键 (5)CT74LS48 是编码器, 有 8 个输入,3 个输出

183 4.9.2 带数字显示的七路抢答器 带数字显示的七路抢答器电路图的工作原理 () 抢答之前先按一下复位键 S R, 使基本 RS 触发器置 ( 即 G 输出为 ),CT74LS248 的 BI=, 显示器七段全部熄灭 此时 S ~S 7 全部断开,CT74LS48 的输入 D ~D 7 均为 (D 没有用到, 也为 ), 故 G S =,E O =, 多谐振荡器停止振荡, 扬声器不发出声音

184 4.9.2 带数字显示的七路抢答器 带数字显示的七路抢答器电路图的工作原理 (2) 当 S ~S 7 有一个闭合时,CT74LS48 的 E O 变为, 多谐振荡器振荡, 扬声器发声 ;G S 变为, 基本 RS 触发器置,CT74LS248 的 BI 变为, 此时译码器正常译码 与此同时, 当基本 RS 触发器由 变为 时, 这个正跳变作用至 CT74LS75 的 CP 端, 使四 D 触发器锁存数据 此时显示器显示抢答组的组号 (3) 当主持人按下复位键, 使基本 RS 触发器复位, 电路重新进入初始状态, 抢答者才能继续进行

185 本章结束返回目录 第 5 章集成运算放大器