<433A5C C C B746F705CCEEFC1AACDF8D7A8D2B5CAB5D1E9BDCCD1A7CABEB7B6D6D0D0C45CCAB5D1E9D6B8B5BCCAE9D3EBCAB5D1E9B4F3B8D95C3133BCB6CAFDD7D6B5E7C2B7CAB5D1E9B1A8B8E6CAD6B2E131202E646F63>

Size: px

Start display at page:

Download "<433A5C C C B746F705CCEEFC1AACDF8D7A8D2B5CAB5D1E9BDCCD1A7CABEB7B6D6D0D0C45CCAB5D1E9D6B8B5BCCAE9D3EBCAB5D1E9B4F3B8D95C3133BCB6CAFDD7D6B5E7C2B7CAB5D1E9B1A8B8E6CAD6B2E131202E646F63>"

帚范
5 years ago
Views:

1 福建师范大学协和学院实验报告课程名称 : 数字电子技术系别 : 信息技术系专业 : 班级 : 学号 : 学生姓名 : 2014 年 9 月 1 日

2 实验项目列表序号实验项目名称学时成绩指导教师 1 TTL 集成逻辑门的逻辑功能与参数 2 测试 2 组合逻辑电路的设计与测试 2 3 译码器和数据选择器 2 4 RS D JK 触发器 2 5 时序逻辑电路的测试及研究 2 6 计数器 MSI 芯片应用 ( 设计性实验 ) 集成芯片的应用 2 8 简易数字秒表设计 2 总成绩 : 2

3 数字电子技术实验报告填写要求一每一个实验项目均须提交一份报告, 此报告包含实验预习实验过程和结果分析等, 批改后下发的实验报告请保存起来, 期末上交二实验报告内容 : 1. 实验目的 : 明确实验的内容和具体任务, 并明确为什么要做这个实验, 可以验证哪些理论 ; 2. 实验仪器 : 记录主要仪器的名称型号 ; 3. 实验原理 : 实验内容的简要原理图表公式计算 ( 详细计算过程和结果 ) 等, 用数电的基础知识分析实验可能出现的结果 ; 4. 实验内容和结果记录 : 实验参数操作步骤操作规范和操作注意事项等 ; 5. 实验结果记录 : 准确无误地记录原始数据, 科学合理地设计原始数据和实验条件的记录表格 ; 6. 实验分析和小结 : 对自己得出的结果进行具体结果分析, 并针对实验内容教学方法考核方法等提出需要解决的问题, 提出改进办法与建议避免抽象地罗列笼统地讨论 ; 讨论建议质疑 : 7. 全部文字叙述内容要求简明扼要, 思路清楚 ; 8. 用直尺绘制芯片图, 做到整洁美观 ; 并填写清楚实验日期实验台同组员姓名三要求实验报告字迹工整文字简练数据齐全图表规范, 分析充分具体对于抄袭实验报告和编篡原始数据的行为, 一经发现, 以零分处理, 并根据相关条例给予处分 3

4 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验一 TTL 集成逻辑门的逻辑功能与参数测试一实验目的 1. 熟悉门电路逻辑功能 2. 熟悉数字电路学习机使用方法 3. 熟悉门电路逻辑功能之间的相互转换 4. 熟悉所用集成电路的引线位置及各引线用途二实验仪器 1. 数电实验箱一台, 万用表 ( 学生自带 ) 2. 器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 l 片 74LS04 六反相器 l 片三实验原理写出本实验所用到的门电路的逻辑表达式及其相应逻辑功能 (1) 二输入端与非门 (2) 四输入端与非门 4

5 (3) 二输入端异或门 (4) 反相器四实验内容和结果记录实验前按学习机使用说明先检查学习机电源是否正常, 然后选择实验用的集成电路. 按自己设计的实验接线图接好连线, 特别注意 Vcc 及地线不能接错, 线接好后经实验指导教师检查无误方可通电实验实验中改动接线须先断开电源, 接好线后再通电实验 1. 测试门电路逻辑功能 (1). 选用双四输入与非门 74LS20 一只, 插入面包板. 按图 1.1 接线, 输入端接 K1-K4( 电平开关输出插口 ), 输出端接电平显示发光二极管中的任意一个 (2). 将电平开关按如下表 1.1 置位, 分别测输出电压及逻辑状态, 记录于表 1.1 5

6 2 异或门逻辑功能测试 (1). 选二输入四异或门电路 74LS86. 按图 1.2 接线, 输入端 , 接电平开关, 输出端 A B Y 接电平显示发光二极管 (2). 将电平开关按表 1.2 置位, 将结果填入表 1.2 中 3. 逻辑电路的逻辑关系 (1). 用 74LS00 按图 1.3 接线, 将输入输出逻辑关系填入表 1.3 中 ; (2). 写出图 1.3 所示 Y 的表达式 Y= ( 化简后的结果 ) 6

7 五思考和小结 (1) 怎样判断门电路逻辑功能是否正常? (2) 与非门一个输入接连续脉冲其余端什么状态时允许脉冲通过? 什么状态时禁止脉冲通过? 为什么? (3) 或非门和与非门的多余管脚分别要如何处理呢, 为什么? 7

8 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验二组合逻辑电路的设计与测试一实验目的 1. 熟悉组合逻辑电路设计流程 2. 熟悉四人表决器的逻辑功能二实验仪器 1. 数电实验箱一台 2. 器件 74LS10 三输入端三与非门 2 片 74LS20 四输入端双与非门 1 片三实验原理 1 设计任务 : 用与非门设计一个四个人表决电路当四个输入端中有三个或四个为 1 时, 输出才为四实验内容和结果记录 1. 逻辑问题抽象, 设计变量并赋值 ;

9 2. 写出对应的真值表 ; 3. 卡诺图化简对应表达式 ; 4. 画出用与非门搭建的逻辑电路图 ; 9

10 5. 根据逻辑电路图画出电路的管脚连接图 ; 6. 请根据实验过程设计出实验状态表并记录五思考和小结 1. 请简要叙述设计的流程或步骤, 并谈谈设计过程中的难点 10

11 2. 如果采用或门和与门电路来搭建要如何搭建, 请画出逻辑电路图 11

12 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验三译码器和数据选择器一实验目的 1. 熟悉集成译码器 2. 了解集成译码器应用二实验仪器 1. 数电实验箱一台 2. 器件 74LS 线译码器 1 片 74LS153 双 4 选 1 数据选择嚣 1 片 74LS00 二输入端四与非门 1 片三实验原理 1. 译码器译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高低电平信号常见的译码器有二进制译码器十进制译码器和显示译码器等本实验主要验证二进制译码器的逻辑功能二进制译码器的输入是一组二进制代码, 输出是一组与代码一一对应的高低电平信号 2. 数据选择器数据选择器又称多路选择器多路开关它是一个多输入单输出电路数据选择器在地址码 ( 或叫选择控制 ) 电平的控制下, 从几个数据输入中选择一个, 并将其送到输出端常见的数据选择器有 2 选 1 4 选 1 8 选 1 和 16 选 1 等数据选择器四实验内容和结果记录 1. 译码器功能测试

13 将 74LS139 译码器按图 3.1 接线, 按表 3.1 输入电平分别置位. 填输出状态表 3.1 图 3.1 表译码器转换将双 2-4 线译码器转换为 3-8 线译码器 (1) 请画出转换电路各管脚连接图 (2) 在实验箱上连接并验证设计是否正确 13

14 (3) 设计并填写该 3-8 线译码器功能表 3. 数据选择器的测试及应用 (1) 为验证 4 选 1 的逻辑功能, 请参考 74LS153 管脚图, 测试其功能并填写功能表 3.2; 表

15 (2) 画出双 4 选 1 数据选择器 74LS153 连接为 8 选 1 数据选择器的连线图 ; 五思考和小结 1. 如果用译码器 74LS139 来搭建三人表决器, 要如何搭建呢, 请画出简化电路图 2. 如果用双 4 选 1 数据选择器 74LS153 来搭建三人表决器, 要如何搭建呢, 请画出简化电路图 15

16 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验四 RS D JK 触发器一实验目的 1. 熟悉并掌握 R-S D J-K 触发器的构成, 工作原理和功能测试方法 2. 学会正确使用触发器集成芯片 3. 了解不同逻辑功能触发器相互转换的方法二实验仪器 1. 数电实验箱一台 2. 器件 74LS00 二输入端四与非门 l 片 74LS74 双 D 触发器 l 片 74LSl12 双 J K 触发器 l 片三实验原理触发器是具有记忆作用的基本单元, 在时序电路中是必不可少的触发器具有两个基本性质 :(1) 在一定条件下, 触发器可以维持在两种稳定状态 (0 或 1 状态之一保持不变 );(2) 在一定的外加信号作用下, 触发器可以从一种状态转变成另一种稳定状态 (0-1 或 1-0), 因此, 触发器可记忆二进制的 0 或 1, 被用作二进制的存储单元触发器可以根据有无时钟脉冲分为两大类 : 基本触发器和钟控触发器钟控触发器按功能分为 RS DJ K T T 等五种 ; 钟控触发器若按触发器方式分又可分为电平触发器 ( 高电平触发器低电平触发器 ) 边缘触发器 ( 上升沿触发下降沿触发 ) 和主从触发三种 RS 触发器的特征方程是 : Q n+1 S+RQ n ( 约束条件 :SR=0) DJ 触发器的特征方程是 : Q n+1 D

17 K 触发器的特征方程是 : Q n+1 J Q n KQ n T 触发器的特征方程是 : Q n+1 TQ n TQ n T 触发器的特征方程是 : Q n+1 Q n 电平触发 : 在时钟脉冲 CP 高 ( 低 ) 电平期间, 触发器接受控制输入信号, 改变其状态电平触发方式的根本缺陷是空翻问题边缘触发 : 仅在时钟脉冲 CP 的下降沿或上升沿触发器才能接受控制输入信号, 改变其状态主从触发 : 在时钟脉冲高电平期间, 主触发器接受控制输入信号, 时钟脉冲 CP 下降沿时刻从触发器可以改变状态变为主触发器的状态四实验内容和结果记录 1. 基本 R-S 触发器功能测试 : 两个 TTL 与非门首尾相接构成的基本 R S 触发器的电路如图 4.1 所示 (1) 试按下面表 4.1 的顺序在 R, S 端加信号 : 观察并记录触发器的 Q 和 Q 的状态, 将结果填入下表 4.1 中, 并说明在上述各种输入状态下, 触发器执行的是什么功能? 图 4.1 表维持一阻塞型 D 触发器功能测试双 D 型正边沿维持一阻塞型触发器 74LS74 的逻辑符号如图 4.2 所示 ; 图中 S R 端为异步置 1 端置 0 端 ( 或称异步置位, 复位端 ).CP 为时钟脉冲端 ; 按照表 4.2 所示, 进行结果测试, 并将结果填入下表 4.2 中 ; 17

18 图 4.2 表负边沿 J-K 触发器功能测试双 J K 负边沿触发器 74LSl12 芯片的逻辑符号如图 4.3 所示, 自拟实验步骤, 测试其功能, 并将结果填入表 4.3 中 4. 触发器功能转换图 4.3 表 4.3 (1). 将 D 触发器转换成 T 触发器, 列出表达式, 画出转换电路图 18

19 (2). 将 J K 触发器转换成 T 触发器, 列出表达式, 画出转换电路图五思考和小结 1. 总结这几个触发器的 S R 端有什么功能呢? 19

20 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验五时序逻辑电路的测试及研究一实验目的 1. 掌握常用时序电路分析方法 2. 掌握常用时序电路设计及测试方法 3. 训练独立进行实验的技能二实验仪器 1. 数电实验箱一台 2. 器件 74LS73 双 J K 触发器 2 片 74LS175 四 D 触发器 1 片 74LS10 三输入端三与非门 1 片 74LS00 二输入端四与非门 1 片三实验原理请简述时序逻辑电路分析步骤

21 四实验内容和结果记录 1. 异步二进制计数器 (1) 请判断这是几进制的计数器? (2) 按图 5-1 接线图 5-1 (3) 由 CP 端输入单脉冲, 测试并记录 Q1~Q4 端状态, 列出状态转换表, 并判断这是几进制的计数器 2. 自循环移位寄存器环形计数器 (1). 按图 5-2 接线, 将 A B C D 置为 1000, 用单脉冲计数, 请观察各触发器状态, 列出状态转换表图

22 改为连续脉冲计数, 并将其中一个状态为 0" 的触发器置为 1", 将 A B C D 置为 1010 ( 模拟干扰信号作用的结果 ). 观察计数器能否正常工作, 列出状态转换表, 并分析原因 (2) 按图 5-3 接线, 与非门用 74LS10 三输入端三与非门重复上述实验, 对比实验结果, 列出状态转换表, 总结关于自启动的体会 22

23 图

24 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验六计数器 MSI 芯片应用 ( 设计性实验 ) 一实验目的 1. 学会正确使用计数器芯片 2. 熟悉和了解其应用电路 3. 熟悉计数器芯片的搭建二实验仪器 1. 数电实验箱一台 2. 器件 74LS160 2 片 74LS20 四输入端二与非门 1 片三实验原理计数是一种最简单基本的运算, 计数器就是实现这种运算的逻辑电路计数器在数字系统中主要是对脉冲的个数进行计数, 以实现测量计数和控制的功能, 同时兼有分频功能计数器是由基本的计数单元和一些控制门所组成, 计数单元则由一系列具有存储信息功能的各类触发器构成, 这些触发器有 RS 触发器, T 触发器,D 触发器及 JK 触发器等计数器按计数进制不同, 可分为二进制计数器, 十进制计数器, 其他进制计数器和可变进制计数器若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分, 则有异步计数器和同步计数器两大类, 以及加法计数器减法计数器加 / 减计数器等, 如按预置和清除方式来分, 则有并行预置直接预置异步清除和同步清除等差别中规模集成计数器 74LS160/74LS161 是四位二进制可预置同步计数器, 由于它采用 4 个主从 JK 触发器作为记忆单元, 故又称为四位二进制同步计数器该计数器由于内部采用了快速进位电路, 所以具有较高的计数速度, 各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的, 时钟脉冲每正跳变一次, 计数器内各触发器就同时翻转一次

25 由于 74LS160/74LS161 的计数容量为 10/16, 即计 10/16 个脉冲, 发生一次进位, 所以可以用它构成 10/16 进制以内的各进制计数器实现的方法有两种 : 置零法 ( 复位法 ) 和置数法 ( 置位法 ) 置位法与置零法不同, 它是通过给计数器重复置入某个数值的的跳越 N-M 个状态, 从而获得 M 进制计数器的若所要求的进制已超过 10/16,, 则可通过几个 74LS160/74LS161 进行级联来实现四实验内容和结果记录 1. 计数器芯片 74LS160/161 功能测试 74LS160 为同步十进制计数器,74LS161 为同步十六进制计数器 (1). 带直接清除端的同步可顶置数的计数器 74LS160/161 的逻辑符号及管脚功能如图 6.1 所示参照图 6.2 完成芯片的接线, 测试 74LS160 或 74LS161 芯片的功能. 将结果填入下表 6.1 图 6.1 表 6.1 图

26 (2).74LS161 芯片按照图 6.2 所示电路, 接图接线,CP 用点动脉冲输入,QD QC QB QA 接发光二极管显示, 画出状态特性表, 测出芯片的计数长度. 并画出其状态转换图 2. 计数器芯片 7 4 LS l 60/1 6 l 的应用请用两种方法设计出同步 60 计数电路方法一 :(1) 画出电路设计图, 并在图上标出管脚编号 (2) 按图接线, 用点动脉冲作为 CP 的输入. 两片 74LSl60 的输出端 QD QC QB QA 分别接实验箱上七段 LE D 数码管的输入端, 观察在点动脉冲作用下, 七段 LE D 数码管显示的数字变化, 画出状态表并记录实验结果 26

27 方法二 :(1) 画出电路设计图, 并在图上标出管脚编号 (2) 按图接线, 用点动脉冲作为 CP 的输入. 两片 74LSl60 的输出端 QD QC QB QA 分别接实验箱上七段 LE D 数码管的输入端, 观察在点动脉冲作用下, 七段 LE D 数码管显示的数字变化, 画出状态表并记录实验结果 27

28 五思考和小结 1. 请简述上述设计 60 进制计数器两种方法的特点和区别 28

29 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验七 555 集成芯片的应用一实验目的 1. 熟悉 555 集成电路的基本结构, 工作方式及其应用 2. 掌握一定的设计和调试电路的能力二实验仪器 1. 数电实验箱一台 2. 器件 :NE555 集成芯片 1 片, 电阻电容若干三实验内容和结果记录定时器功能测试图 7-1 为 555 定时器内部结构的简化原理图, 它包括两个电压比较器 C 1 C 2 和一个 RS 触发器, 一个放电 BJT T, 缓冲器 G 及三只 5kΩ 电阻组成的分压器

30 V C C (8) R d 复位 (4) 5K 控制电压 V I C (5) 阈值输入 V I 1 (6) C1 R & 触发输入 V I 2 (2) 5K C2 S & Q G & 1 Vo (3) 5K 放电端 V T (7) T (1) 5K 图定时器内部结构简化原理图 555 定时器的逻辑功能可理解为 : 由输入决定两个比较器的输出从而决定 RS 触发器的输出 (1) 当复位端 R D 为低电平时, 不管其它输入端的状态如何, 输出 V O 为低电平因此在正常工作时, 应将其接高电平 (2) 当输入 V I 1 大于 2/3V CC 时,V I 2 大于 1/3V CC 时, 比较器 C 1 输出 R 为低电平, 比较器 C 2 输出 S 为高电平, 基本 RS 触发器被置 0, 放电三极管 T 导通, 输出端 V O 为低电平 ; (3) 当输入 V I1 小于 2/3V CC 时,V I2 小于 1/3V CC 时, 比较器 C 1 输出高电平,C 2 输出低电平,RS 触发器被置 1, 放电三极管 T 截止, 输出端 V O 为高电平 ; (4) 当输入 V I 1 小于 2/3V CC 时,V I 2 大于 1/3V CC 时, 基本 RS 触发器 R=1,S=1, 触发器状态不变, 电路亦保持原状态不变按图 7-2 接线, 验证 555 集成电路功能 8 脚 V CC,4 脚复位端 R D 已接高电平 +5V;1 脚 GND,5 脚 V T 已按图接好只须将数字实验箱中电位器 W 1 抽头接 P 2,W 2 接 P 6 ;P 7 接 R 1 ; 按表 8-1 改变电位器, 并记录下来 30

31 VCC 5.1K Vo W 1 1K W 2 22K 0.1u 图 7-2 表 7-1 输入输出 V I 1 (6 脚 ) V I2 (2 脚 ) R D (4 脚 ) V O 放电端 (P 7 ) < 2/3V CC <1/3V CC 1 > 2/3V CC >1/3V CC 1 < 2/3V CC >1/3V CC 1 2. 用 555 构成施密特触发器将 555 定时器的阈值输入端 (6 脚 ) 和触发输入 (2 脚 ) 连在一起, 便构成了施密特触发器, 按图 7-3 接好线, 测试电压传输特性曲线并记录下来 VCC W1 100K Vo 图用 555 构成多谐振荡器按图 7-4 接线, 可形成一多谐振荡器 31

32 VCC 10K V c 5.1K Vo 1u 0.01 图 7-4 将 555 定时器的阈值输入端 (6 脚 ) 和触发输入 (2 脚 ) 连在一起, 再与 RC 相连 ; 用示波器观察并记录 V C 及输出 V O 波形并记录下来 4. 用 555 构成单稳态触发器按图 7-6 接线, 可形成单稳态触发器改变电位器 W 1 (100K) 的数值, 用示波器观察 V I 1 V C 和 V O 的波形并记录下来 VCC W1 100K VI R1 10K C1 Vc R 100K VI1 0.01u C 1u Vo 图

33 5. 用 555 集成电路构成救护车音响电路图 7-7 用两块 555 集成块构成音响电路第一个 555 产生低频振荡, 其频率约为 1.5Hz, 第二个其频率约为 1.5KHz, 由于第一个 555 的输出端 3 接到第二个 555 控制端 5 脚上, 因此, 高频振荡器的振荡频率采到低频振荡器的调制, 第一个 555 输出为高电平时, 第二个 555 的频率就低 ; 而第一个 555 输出为低电平时, 第二个 555 的频率就高, 这样喇叭发出高低相间, 周而复始的救护车音响按图 8-7 接线调试 +5V 10K 10K 100K K 100K u 10u 0.01u 0.01u 图 7-7 五思考和小结 (1) 写出多谐振荡器输出信号频率的公式, 并计算上述救护车音响电路前后两级电路中的输出信号频率 33

34 福建师范大学协和学院数字电子技术实验报告实验日期 : 年月日学号 : 姓名 : 实验台 : 组员姓名 : 实验成绩 : 实验八简易数字秒表设计一实验目的 1. 熟悉计数器 (N 进制 ) 七段译码器及数码显示管的工作原理 2. 掌握一定的设计和调试电路的能力 3. 学习分析和排除故障二实验仪器 1. 计数器芯片 74HC160 2 片 2. 显示译码器芯片 74HC 片, 共阴数码管 2 片 2. NE555 集成芯片 1 片, 电阻电容若干三实验任务设计并组装一简易的数字秒表能显示秒 (0~59 秒 ) 34

36 36

常用4000系列标准数字电路的中文名称资料

常用4000系列标准数字电路的中文名称资料常用 4000 系列标准数字电路的中文名称资料 CD4000 双 3 输入端或非门 + 单非门 TI CD4001 四 2 输入端或非门 HIT/NSC/TI/GOL CD4002 双 4 输入端或非门 NSC CD4006 18 位串入 / 串出移位寄存器 NSC CD4007 双互补对加反相器 NSC CD4008 4 位超前进位全加器 NSC CD4009 六反相缓冲 / 变换器 NSC CD4010