数字电子技术与微处理器基础

Size: px

Start display at page:

Download "数字电子技术与微处理器基础"

值国
5 years ago
Views:

1 数字电子技术与微处理器基础 ( 第 8 讲 ) 主讲 : 张国钢副教授西安交通大学电气工程学院 27 年春

2 4 锁存器和触发器 4. 基本概念 4.2 锁存器 4.3 触发器

3 4. 基本概念 Astable region 锁存器 (latch) 触发器 (Flip-Flop, 简称为 FF) 作用 : 都具有保存一位二值信息的功能 ; 特点 : 2 是时序逻辑电路的基本单元电路有两种能自行保持的稳定状态, 分别表示二进制数和或二值信息逻辑和逻辑 ; 在适当的触发信号作用下, 可从一种稳定状态转变为另一种稳定状态 ; 当触发信号消失后, 能保持现有的状态不变触发区别 : 锁存器是利用电平控制数据的输入触发器则是利用脉冲边沿控制数据的输入电路特点 :requires feedback Storing '' Energy Barrier 逻辑逻辑 Storing '' bistable circuit 逻辑逻辑逻辑

4 4.2 锁存器锁存器是一种对输入信号电平敏感的存储单元电路当输入数据消失时, 锁存器输出端数据仍然保持 4.2. 基本 S 锁存器时钟控制 S 锁存器时钟控制 D 锁存器锁存器在微处理器中的应用 3

5 4.2. 基本 S 锁存器电路结构及功能特点 Xi an Jiaotong University S 基本 S 锁存器可由不同逻辑门构成 S? S S 状态说明状态不定? FF 置置保持原状态 (a) 逻辑图 (b) 符号图表 4.. S 状态转换真值表图 4.2. 由两个与非门组成的基本 S 锁存器

6 S S 不定图基本 S 锁存器的工作波形不定表 4.2. S 锁存器状态转换真值表 S 状态说明状态不定置置保持原状态提示 : 当 S 置位 / 清零端同时由变后, 两个与非门的输出全为, 则哪一个门的速度快, 那个门输出为, 另一个为

7 基本 S 锁存器的动态特性 : 设基本 S 触发器的初始状态为, 欲使触发器置, 应在复位端 = 状态, 置位端加负脉冲如图所示为了保证 FF 可靠翻转, 注意必须使 t w >2t pd S t w t S t pd t pd t 图触发器置的触发波形 t

8 基本 S 锁存器的应用机械按键约 ms 左右抖动, 如图所示

9 基本 S 锁存器的应用基本 S 锁存器可用于防开关抖动, 如图 4.2.5(a) 此时输出可避免反跳现象其波形如图 4.2.5(b) 5V u A 反跳 u A u B S u B 反跳 (a) S 图 4.2.5(a) 防抖动开关电路图 (b) (b) 开关反跳现象及改善后的波形图

10 基本 S 锁存器应用举例设计一个 3 人抢答电路 3 人 A B C 各控制一个按键开关 K A K B K C 和一个发光二极管 D A D B D C 谁先按下开关, 谁的发光二极管亮, 同时使其他人的抢答信号无效 +Vcc +5V K A 用门电路实现 : 图中 < off A G A V OA D A 33Ω K B B G B V OB D B 33Ω K C C G C V OC D C 33Ω

11 消除抖动三人抢答电路基本 S 锁存器 Xi an Jiaotong University +Vcc +5V K A FF A S A K G A V OA D A 33Ω K B FF B S B G B V OB D B 33Ω K C FF C S C G C V OC D C 33Ω

12 4.2.2 时钟控制 S 锁存器定义 : 与时钟同步工作的锁存器称为同步锁存器或时钟控制锁存器特点 : 只有当时钟脉冲到来时, 输入信号才能决定锁存器的状态 ; 无时钟脉冲时, 输入信号不起作用, 锁存器状态保持不变

13 4.2.2 时钟控制 S 锁存器电路结构及工作原理当 = 时,G G 2 门被封锁, 输出不变化 ; 当 = 时,G G 2 门开启, S 信号才有可能使触发器翻转 Clock Pulse S G G 2 S S C 图同步 S 锁存器的逻辑图及国标符号图

14 2 功能描述 S G G 2 锁存器触发前的输出状态称现态, 用 n 表示 ; 触发后的状态称次态, 用 n+ 表示列出 n+ 与 S 和 n 的逻辑真值表, 又称为状态转换表写出次态的逻辑函数式并化简, 得到的逻辑式称为 S 的特征方程或次态方程 S 表 4.22 同步 S 锁存器的状态转换表 S n n+ 说明保持原状态不变 n+ = n n+ = 清置 n+ = * 不允许状态 *

15 由表的逻辑关系, 画触发器的次态卡诺图根据表画出 S 触发器的状态转换图, 如图状态转换图可以形象地说明 FF 次态转换的方向及条件 Xi an Jiaotong University n+ S n S= = 图同步 S 锁存器次态卡诺图 =,S= S=,= S= = 图同步 S 锁存器状态转换图逻辑关系 : n+ n = S+ S=( 约束条件 )

16 4.2.3 时钟控制 D 锁存器 Latch 电路结构及工作原理如在 S 锁存器的输入端增加一个非门, 则自动满足约束条件, 如图 4.2.9(a) 这种触发器也称为同步式 D 锁存器, 符号图见 4.2.9(b) D S C (a) D C (b) 图同步 D 锁存器 (a) 逻辑图 (b) 国标符号图

17 D 锁存器功能描述 D 锁存器的次态卡诺图和状态转换图如图 n+ n D D= D= D= (a) D= (b) 图同步式 D 锁存器 (a) 次态卡诺图 (b) 状态转换图由 S 特征方程得出 D 锁存器的特性方程为 : n n n S D D D

D 锁存器的状态转换表和工作波形表 4.2.3 D 锁存器的状态转换表 D n n+ 说明状态不变清置图 4.

18 D 锁存器的状态转换表和工作波形表 D 锁存器的状态转换表 D n n+ 说明状态不变清置图 4.2. D 锁存器的工作波形 = 时, 锁存器的状态随输入信号 D 而改变 ; = 时, 锁存器状态保持不变

19 4.2.4 锁存器在微处理器中的应用锁存器也被称为透明锁存器, 每个锁存器存储位信息, 多个集成于 IC 图 HCT573 逻辑图

20 8 位 D 锁存器 74LS 锁存器功能表

21 74HC373 和 74HC573 8 位高速 CMOS 的 D 锁存器, 三态输出

22 锁存器构成单片机片外总线 P 端口是地址数据分时复用

23 锁存器构成单片机片外总线 85 外部程序存储器读时序 PSEN 外部程序存储器读选通信号 ALE 地址锁存信号

24 锁存器有以下缺点 : 在触发电平有效器件, 对毛刺敏感, 抗干扰能力差 ; 不能异步复位 ( 直接复位 ), 上电以后处于不确定状态 ; 使静态时序分析变得非常复杂, 可测性不好, 不利于设计的可重用 ; 在后续可编程逻辑器件 (PLD) 中, 基本的单元是由查找表和触发器组成的, 若用锁存器反而需要更多的资源

25 4.3 触发器触发器是一种对边沿敏感的存储单元, 只在时钟脉冲的边沿时刻对输入信号做出反应, 抗干扰能力强可靠性高 4.3. 维持阻塞 D 触发器边沿 JK 触发器

26 4.3 触发器 4.3. 维持阻塞触发器边沿触发器次态仅取决于上升沿 ( 或下降沿 ) 到达时刻输入信号的状态, 克服了空翻, 提高了触发器的可靠性并增强了抗干扰能力, 此种触发器称为边沿触发器数字集成电路产品中的边沿触发器电路有 : 维持阻塞触发器 CMOS 传输门边沿触发器以及利用门电路传输延迟时间的边沿触发器等

27 维持阻塞 D 触发器. 锁存器回顾 : Xi an Jiaotong University 基本 -S 锁存器 S D G G2 D G3 G4 同步 -S 锁存器 S G5 G6 同步 D 锁存器 D

28 维持阻塞型 D 触发器就是在同步 D 锁存器的基础上增加维持线和阻塞线, 当从变为上升时, 触发器的状态由此时 D 的状态决定此后,D 再变化已无法使触发器翻转也称为上升沿触发的边沿触发器 ( 假设初态为 ) S D D D S D D D 图 4.3. 上升沿触发的 D 触发器 D 触发器状态表 D n+ D t t 2 图维持阻塞型 D 触发器波形图

29 维持阻塞 D 触发器 2. 逻辑功能当 = 时 G G2 Xi an Jiaotong University 触发器状态不变 S D D ()D = 当由到时触发器置 G3 G5 G4 G6 封锁在 = 期间, 保持不变 D 置维持线置阻塞线 28

30 维持阻塞 D 触发器 2. 逻辑功能 Xi an Jiaotong University 当 = 时 G G2 触发器状态不变 S D D 封锁 (2)D = 当由到时置维持线 G3 置阻塞线 G4 触发器置封锁 G5 G6 在 = 期间, 触发器保持不变 D

31 触发器直接清端 D 的作用, 时序图 ( 假设初态为 ) D D 2 D S D C S D D

32 D 触发器应用 : 二分频器电路如果把 D 触发器的输出端反馈回输入端与 D 连接, 如图 4.3.4(a) 所示, 则端脉冲波形的周期将是脉冲周期的二倍波形图见 4.3.4(b) 由波形图可以看到, 的输出状态可用来表示二进制数的一位数值, 具有计数功能 D >C (a) (b) 图 D 触发器接成分频电路 (a) 电路图 (b) 波形图

33 分析下面异步时序电路功能 D >C D >C 分析电路实现什么功能? 如将端接入下一个 D 触发器的时钟脉冲端, 依次相连, 可构成 n 位二进制计数器

34 触发器的脉冲工作特性 ( 动态特性 ) Xi an Jiaotong University 触发器的脉冲工作特性是指触发器工作时, 对时钟脉冲输入信号以及它们之间互相配合的要求以上述维持阻塞 D 触发器为例介绍其脉冲工作特性 : 建立时间 : t set 建立时间 : 输入信号应先于到达的时间保持时间 : t h 保持时间 : 为了 FF 可靠翻转, 触发有效后, 输入信号需要保持的时间传输延迟时间 : / t phl 从上沿到达时开始计算, 输出翻转的时间 t plh D t set t WL t PLH t PHL t h t WH 图维持阻塞 D 触发器的脉冲特性图对脉冲应该有什么要求? 频率 f 多大? t set t t t h plh phl 2t t pd pd 2t 3t pd pd

35 SN54/74LS74A 时序图 DUAL D-TYPE POSITIVE EDGE-TIGGEED FLIP-FLOP Xi an Jiaotong University

36 4.3.2 边沿 JK 触发器集成边沿 JK 触发器 (7479 和 749), 利用时钟边沿触发锁存数据逻辑符号状态转换表 D J S D K D J S D K J C K S 2 2J 2C 2K 2S 2 2 D S D J K X X X X X X n+ n n 功能异步置异步置保持置置翻转

37 JK 触发器次态卡诺图及特征方程特征方程为 : J K n n n n+ n JK J= K= J=,K= J= K= 次态卡诺图 J=,K= JKFF 状态转换图 JKFF 状态变化 : 不变 ; 翻转 ; 其它随 J 变

38 JK 触发器与 T 触发器 J T CLK K ST CLK ST J=K=T 称为 T 触发器 T= 称为 T 触发器 S D J K D CLK ST J CLK ST T K 4.3. JK 触发器波形图 T 触发器波形图

39 本章总结 :( 锁存器对电平敏感, 触发器对边沿敏感 ) 掌握状态转换表特征方程状态转换图波形图次态卡诺图类型电路符号特征方程状态转换图逻辑功能 SFF S n n S S= 具有置置 S= = = 保持的逻辑功能 JKFF DFF TFF C J C K D C T C S J K n n n n D n n T =,S= S=,= J =,K= J = K= J=,K= D= D= D= T= T= T= D= T= J = K= 置置保持计数的逻辑功能置置保持计数锁存的逻辑功能保持计数的逻辑功能

40 DFF 工作原理同步 DFF 基础上加反馈线! 直接清和置端? G S D D S D D S D D 4 图 4.3. 上升沿触发的 D 触发器过程分析 : 初态 := 时,3=4=, 保持 D= 时, 从到, 置保持线和置阻塞线的作用 ; D= 时, 从到, 置保持线的作用 ; D D S D 39

41 作业 : 4.3 FF3 和 FF (a)

数字电子技术与微处理器基础

数字电子技术与微处理器基础 ( 第 4-5 讲 ) 主讲 : 张国钢副教授西安交通大学电气工程学院 27 年春 8 时序逻辑电路与器件 8. 时序电路的结构分类和描述方式 8.2 基于触发器时序电路的分析和设计 8.3 集成计数器 8.4 寄存器 8.5 用 Verilog 描述计数器和寄存器 27-3-24 8. 时序电路的结构分类和描述方式时序逻辑电路 : 在任何时刻, 逻辑电路的输出状态