PowerPoint 演示文稿

Size: px

Start display at page:

Download "PowerPoint 演示文稿"

步秋
4 years ago
Views:

1 单总线温度传感器驱动王安然 STEP FPGA

2 DS18B20Z DS18B20 是我们日常设计中常用的一款温度传感器芯片, 只需要一根总线就可以实现通信, 非常的方便, 接下来一起学习 DS18B20 的驱动

3 DS18B20Z 配置

4 DS18B20Z 连接 Dot Matrix 板子上的温度传感器硬件连接如下 :

5 DS18B20Z 指令

6 DS18B20Z 驱动流程接下来简要介绍如何驱动 ( 更加详细的信息需要大家参考数据手册 ), 不同的功能需求对应不同寄存器配置, 本设计执行的操作案例如下

7 通信总线对比 SPI 总线 I2C 总线

8 单总线通信 vcc 单总线连接方式 FPGA DS18B20Z 单根总线通信需要考虑多个因素 : 双向通信, 分时收发, 两个设备收发控制 ( 不能同时发数据 ) 通信速率, 收发设备约定好数据传输的速率, 是的双方吞吐率一致通信同步处理

9 双向端口设计 FPGA 管脚模型如下 : 当端口输出时,control 端控制三态门导通,DataBus 状态受 DataOut 控制当端口输入时,control 端控制三态门高阻,FPGA 不能驱动 DataBus, DataBus 状态受外设电路控制, 并通过 DataIn 端输入

10 软件复位时序控制软件复位, 需要主机发送低电平, 持续至少 480us 时间, 然后释放单总线, 经过至少 60us 时间, 主机采样单总线状态, 判断温度传感器的响应状态

11 软件复位实现 INIT:begin if(cnt_init >= 3'd6) cnt_init <= 1'b0; else cnt_init <= cnt_init + 1'b1; case(cnt_init) 3'd0: begin one_wire_buffer <= 1'b0; end 3'd1: begin num_delay <= 20'd500;state <= DELAY;state_back <= INIT; end 3'd2: begin one_wire_buffer <= 1'bz; end 3'd3: begin num_delay <= 20'd100;state <= DELAY;state_back <= INIT; end 3'd4: begin if(one_wire) state <= IDLE; else state <= INIT; end 3'd5: begin num_delay <= 20'd400;state <= DELAY;state_back <= INIT; end 3'd6: begin state <= MAIN; end default: state <= IDLE; endcase end

12 收发时序控制主机发送数据 : 控制拉低至少 1us 输出数据至少 60us 释放总线至少 1us 主机接收数据 : 控制拉低至少 1us 主机释放总线自开始起 15us 内完成数据采样

13 发送数据实现发送数据时序 6'd1: begin one_wire_buffer <= 1'b0; end 6'd2: begin num_delay <= 20'd2;state <= DELAY;state_back <= WRITE; end 6'd3: begin one_wire_buffer <= data_wr_buffer[0]; end 6'd4: begin num_delay <= 20'd80;state <= DELAY;state_back <= WRITE; end 6'd5: begin one_wire_buffer <= 1'bz; end 6'd6: begin num_delay <= 20'd2;state <= DELAY;state_back <= WRITE; end 接收数据时序 6'd0: begin one_wire_buffer <= 1'b0; end 6'd1: begin num_delay <= 20'd2;state <= DELAY;state_back <= READ; end 6'd2: begin one_wire_buffer <= 1'bz; end 6'd3: begin num_delay <= 20'd10;state <= DELAY;state_back <= READ; end 6'd4: begin temperature_buffer[0] <= one_wire; end 6'd5: begin num_delay <= 20'd55;state <= DELAY;state_back <= READ; end

14 传感器分辨率配置

15 温度编码运算

16 温度传感器数据结构温度数据运算, 如果温度为正, 有效数据为自身, 如果温度为负, 有效数据为自身的补码温度运算为有效数据乘以

17 BCD 转码方法最后将温度值显示在点阵上, 数字系统为二进制数, 不符合人的阅读习惯, 需要将其转换成十进制的形式, 在数字系统一般采用 BCD 码的形式将二进制数转换成 BCD 码的形式, 采用左移加三的算法 ( 以 8 hff 为例 ): 1 左移要转换的二进制码 1 位 2 左移之后,BCD 码分别置于百位十位个位 3 如果移位后所在的 BCD 码列大于或等于 5, 则对该值加 3 4 继续左移的过程直至全部移位完成

18 BCD 转码实现 module bin_to_bcd # ( parameter B_SIZE = 21 ) ( input rst_n, // system reset, active low input [B_SIZE-1:0] bin_code, // binary code output reg [B_SIZE+3:0] bcd_code // bcd code ); 组合逻辑实现使用阻塞赋值语句 reg [2*B_SIZE+3:0] shift_reg; always@(bin_code or rst_n)begin shift_reg= {25'h0,bin_code}; if(!rst_n) bcd_code <= 0; else begin repeat(b_size)//repeat B_SIZE times begin if (shift_reg[24:21] >= 5) shift_reg[24:21] = shift_reg[24:21] + 2'b11; if (shift_reg[28:25] >= 5) shift_reg[28:25] = shift_reg[28:25] + 2'b11; if (shift_reg[32:29] >= 5) shift_reg[32:29] = shift_reg[32:29] + 2'b11; if (shift_reg[36:33] >= 5) shift_reg[36:33] = shift_reg[36:33] + 2'b11; if (shift_reg[40:37] >= 5) shift_reg[40:37] = shift_reg[40:37] + 2'b11; if (shift_reg[44:41] >= 5) shift_reg[44:41] = shift_reg[44:41] + 2'b11; shift_reg = shift_reg << 1; end bcd_code<=shift_reg[45:21]; end end

19 温度运算实现温度运算为有效数据乘以 , 这里乘以 625, 转码后移动小数点实现除以 // translate temperature_code to real temperature wire [20:0] bin_code = data_out[10:0] * 16'd625; wire [24:0] bcd_code; //Translate binary code to bcd code bin_to_bcd u2 (.rst_n (rst_n ), // system reset, active low.bin_code (bin_code ), // binary code.bcd_code (bcd_code ) // bcd code ); dot_array_driver u3 (.clk (clk ),.rst_n (rst_n ),.data (bcd_code[23:12]), // 保留一位小数.row (row ),.col (col ) );

20 点阵数据更新点阵显示温度的格式 XX.X, 两次数据之间间隔一个空白页 reg [15:0] dot = {8 h40, 8 h00}; // 小数点字库 reg [63:0] space = {8{8 h00}}; // 空白页字库 reg [7:0] cnt2; clk_800hz or negedge rst_n) if(!rst_n) cnt2 <= 1'b0; else if(cnt2 >= 8'd28) cnt2 <= 1'b0; else if(clk_5hz) cnt2 <= cnt2 + 1'b1; else cnt2 <= cnt2; reg [223:0] mem_r; clk_800hz or negedge rst_n) if(!rst_n) mem_r <= 1'b0; else if(cnt2 == 8'd28) mem_r <= {space,mem[data[11:8]],mem[data[7:4]],dot,mem[data[3:0]]}; else if(clk_5hz) mem_r <= {mem_r[215:0],mem_r[223:216]}; else mem_r <= mem_r;

21 Thanks 扫描二维码关注小脚丫微信公众号了解更多 FPGA 知识

a b c d e f g C2 C1 2

a b c d e f g C2 C1 2 IN1 IN2 0 2 to 1 Mux 1 IN1 IN2 0 2 to 1 Mux 1 Sel= 0 M0 High C2 C1 Sel= 1 M0 Low C2 C1 1 to 2 decoder M1 Low 1 to 2 decoder M1 High 3 BCD 1Hz clk 64Hz BCD 4 4 0 1 2 to 1 Mux sel 4