图片展示 : 资源简介 : FPGA Altera CycloneII EP2C5T144C8 (4608 个 LE) 2 路有源晶振 (50M,25M) AS & JTAG 标准接口 VGA 接口 UART 接口蜂鸣器 8bit 并行 DAC 8 路按键

Size: px

Start display at page:

Download "图片展示 : 资源简介 : FPGA Altera CycloneII EP2C5T144C8 (4608 个 LE) 2 路有源晶振 (50M,25M) AS & JTAG 标准接口 VGA 接口 UART 接口蜂鸣器 8bit 并行 DAC 8 路按键"

春靳
7 years ago
Views:

0 笔者 :MeTech 小芯技术支持 QQ : 417765928 1026690567 技术支持 QQ

2 图片展示 : 资源简介 : FPGA Altera CycloneII EP2C5T144C8 (4608 个 LE) 2 路有源晶振 (50M,25M) AS & JTAG 标准接口 VGA 接口 UART 接口蜂鸣器 8bit 并行 DAC 8 路按键 SD 卡, 支持 SPI 模式 DS1302 实时时钟 AT24C64 IIC 芯片 2 排扩展 IO 8 位 LED 小灯 MeTech 版权所有 2

3 8 位数码管 LCD12864 & LCD1602 接口串行 12bit ADC 接口 PS2 键盘接口 -- 扩展 TFT2.8 寸液晶板发货清单 : (1) 基本配置 280 元 >> 电源适配器一个 (5V) >> FPGA 开发板一块 >> 串口通信线一条 >> 开发板配套光盘 2 张 >> 1602 液晶模块 1 个 (2) 选购模块 >> LCD12864 液晶模块 ( 选购, 须另加 50 元 ) >> TFT 2.8 寸液晶 ( 选购, 须另加 80 元 ) >> RF 射频模块 ( 选购, 须另加 50 元 ) >> JTAG 调试器 ( 选购, 须另加 80 元 ) MeTech 版权所有 3

>> 开发板配套光盘 2 张 >> 1602 液晶模块 1 个 (2) 选购模块 >> LCD12864 液晶模块 ( 选购, 须另加 50 元 ) >>

..17 2.3 下载以及固化...22 2.3.1 AS 模式固化...23 2.3.2 生成 JIC 文件...25 第三章 : Modelsim 基本应用.

5 1.1 Type FPGA 开发说明第一章 : Type FPGA 简介 FPGA 与 EDA 技术是目前相当热门的技术, 翻遍各大招聘网站电子类招聘信息, 类似精通 FPGA 技术, 熟悉 VerilogVHDL 语言等字眼已经为应聘者所熟悉 ; 甚至, 有的时候, 熟悉 FPGA 就意味着高薪! 实际上,FPGA 技术已经成为目前电子行业应用最为广泛的技术之一, 未来的就业和发展前景相当好! 目前有众多朋友热切的期望能学习 FPGA 知识,FPGA 技术实践性极强, 拥有一块适合学习需求的 FPGA 开发板是非常有必要的! ME Tech TypeFPGA 开发板为此推出一套适合大众化的一款高性价比 FPGA 学习板, 很多同学或则初学者, 在接触 FPGA 的时候, 也许是收到 ARM 的影响, 认为操作系统很高端, 熟悉操作系统就成为了学习各类嵌入式开发的终极目标, 但是这里大家需要纠正这样的一个错误认识, 其实 FPGA 主要擅长的不是做哪些, 如果大家是为了跑操作系统, 那么我建议大家还是学习 ARM 系列, 因为 ARM 主要是跑操作系统, 图形界面, 都很擅长, 有 TFT,SPI,USB 等等硬件设备, 现在很多 CortexMX 系列的 CPU 也集成了很多外设, 主频都能达到一百多兆但是我们不能说不对 FPGA 的才做系统进行了解, 只是我们的大部分精力应该放在驱动级上面, 对于典型的 FPGA 系统 NIOS, 我们熟悉就好, 因为有时候 NIOS 可以帮助我们简化开发, 如果大家一味的在 FPGA 上跑 NIOS, 然后做 C 语言开发, 这样就失去了学 FPGA 的初衷, 因此大家选择 FPGA 就应该首先知道它是做什么用, 在今后的研发经历中, 对于产品的选型定位, 也会有很大的帮助, 比如我们跑一个 wince 的界面, 也去用 FPGA, 做图形界面去用 DSP, 这样我们就会走很多弯路, 因此我们学什么, 学来做什么用, 这些概念的建立, 对于我们今后的发展也是很有帮助的对于 FPGA 典型应用有信号的编解码一些校验算法 ( 比如 CRC FEC 等等 ) 数据采集 ( 图像采集 ADC,DAC 数据采集 ) 等等 ME Tech Type 开发板采用 CycloneII 系列处理器, 其内部逻辑资源为 4608 个 LE, 资源已经非常丰富, 如果大家能把这么多的 LE 全部用完的话, 那么您已经成为 FPGA 业内水平很不错的研发人员了同时我们也会相继推出更为高端的 altera 和 xinlinx 系列 FPGA, 供大家学习, 研究目前我们还有一款 EP2C20 系列 FPGA, 为 BGA484 封装, 其采用核心板和底板模式, 为方便我们开发总之,ME Tech FPGA 开发板是完全站在用户的角度精心设计开发, 简约不简单! 同时,ME Tech FPGA 开发板的配套光盘提供相当丰富的实验代码及各种参考文档 ME Tech FPGA 开发板用户群体面向广大的高校相关专业学生电子爱好者科研单位企事业单位的开发设计人员, 适合于产品原型的快速开发学生参加各种电子设计大赛学习 FPGA 技术入门, 课程设计以及毕业设计等, 亦可用于系统设计前期快速评估设计方案特别适合 FPGA NIOSII SOPC 快速入门和产品开发及验证 1.2 Type FPGA 资源简介 (1) 板载 JTAG & AS 接口 MeTech 版权所有 5

目前有众多朋友热切的期望能学习 FPGA 知识,FPGA 技术实践性极强, 拥有一块适合学习需求的 FPGA 开发板是非常有必要的!

6 (2) SD 卡模块 (3) VGA 接口 (4) LCD12864 & LCD1602 接口 (5) 8 位 LED 灯 (6) 8 位数码管 (7) 8 位按键按键 (8) 8 位 DAC (9) 并行 DAC 分辨率 8bit (10) 串行 ADC, 分辨率 12bit (11) DS18B20 温度传感器 (12) ds1302 实时时钟 (13) 标准串口 (14) 蜂鸣器 (15) 1 路 PS2 接口, 可外扩 PC 键盘 (14) 无线通信模块接口, 兼容大多数无线模块 ( 比如 RF905 RF903 等等 ) (16) 外扩 TFT 2.8 寸液晶 (17) 扩展排针, 可方便用户自己设计其他资源备注 : 配置资源中, 液晶均为单独购买对于 TFT 液晶, 是外扩 PCB 然后与 Type FPGA 通过扩展排针插接上 1.3 产品图片展示 MeTech 版权所有 6

键盘 (14) 无线通信模块接口, 兼容大多数无线模块 ( 比如 RF905 RF903 等等 ) (16) 外扩 TFT 2.

7 1.4 FPGA 开发板使用简介 1 数码管下方的跳线帽为 LED 电源跳线, 拔掉,LED 则不亮 2 2 个可调电阻, 左边一个为 ADC 电压测量调节电阻, 右边为 LCD1602 和 LCD12864 的对比度调节 3 ADC 附近的插针 REF+ 和 RE- 需要用跳线引到所需要的参考上面, 默认 REF+ 连接 VCC3.3,VREF- 连接 GND 4 数码管上面的跳线帽为 LCD12864 的串行和并行选择, 我们默认选择是并行 5 串口边上的插针和跳线为 DAC 插针, 我们默认把 DAC 输出到一个 LED 6 FPGA 右边的 2 个插针孔为外部 CLK 输入预留 7 PWR_LCD 是选择 LCD 供电电压, 通常我们的 LCD1602 为 5V, LCD12864 为 3.3V, 大家根据自己需求选择 8 电源电压为 5V, 一定不得超过 6V, 电源电路带有反向保护功能 9 FPGA 上的跳线操作, 插接操作, 均先断电, 后操作, 然后上电, 防止器件顺坏 MeTech 版权所有 7

3,VREF- 连接 GND 4 数码管上面的跳线帽为 LCD12864 的串行和并行选择, 我们默认选择是并行 5 串口边上的插针和跳线为 DAC 插针, 我们默认把 DAC 输出到一个 LED 6 FPGA 右边的 2 个

8 第二章 :Quartus II 操作入门指导本章节作为新手刚刚接触 FPGA 开发所编写的, 如果您已经对 altera 和 Quartus II 有所了解, 那么这章您可以跳过, 节省您的时间在本章开讲前, 您先安装好我们提供的 Quartus II 软件, 对于 Quartus II 的破解, 我们也有提供, 在光盘, 其中有讲解怎么破解, 这里不再重复 2.1 新建工程双击打开我们安装好的 Quartus II, 笔者使用的是 window 7,32bit 操作系统如果您破解好了, 那么打开 Quartus 将出现如下界面 : 在这里我们选择关闭, 我们可以先新建文件, 再建立工程, 或则先建立工程再建立文件, 其实都一样的, 我们这里选择先建立文件, 再建立工程 MeTech 版权所有 8

2.1 新建工程双击打开我们安装好的 Quartus II, 笔者使用的是 window 7,32bit 操作系统如果您破解好了, 那么打开 Quartus 将出现如下界面 : 在这里

11 然后编写底层模块代码 clk_1hz.v module clk_1hz ( sys_clk,reset_b, clk_out, ); input sys_clk,reset_b; output clk_out; reg clk_out; reg [31:0] count; (posedge sys_clk) begin if(!reset_b) begin count <= 32'd0; end else begin count<=count+1'b1; if(count==32'd ) begin count<=32'd0; clk_out <=! clk_out; end end end endmodule 顶层模块代码 : module led ( sys_clk,reset_b, led_out ); input sys_clk,reset_b; output led_out; reg led_out; wire clk_out; wire sys_clk,reset_b; clk_1hz U1 MeTech 版权所有 11

12 ( );.sys_clk.reset_b.clk_out (sys_clk), (reset_b), (clk_out) initial led_out <= 1'b1; (posedge clk_out ) begin if(!reset_b) begin led_out end else led_out <= 1'b1; <=! led_out; end endmodule 当我们保存编写好的代码的时候, 就会提示我们保存路径和保存的名字, 这里路径大家根据需要设置, 文件名要和模块名字一样, 下图为笔者保存顶层模块时候的提示 : 我们点击保存之后, 就会有下面提示, 我们点击是, MeTech 版权所有 12

location sys_clk, PIN_18 reset_b, PIN_53

22 2.3 下载以及固化首先下载代码到 FPGA 的 RAM 中验证, 当代码没有问题后, 我们再下载到 EPCS 芯片固化, 通常我们调试的时候, 都是在 FPGA RAM 中进行, 因为这样掉电就丢失调试数据, 方便我们调试, 另外 EPCS 存储芯片擦写次数都是有限的, 其实所有的存储器都是擦写有限次的因此我们尽量少擦写 EPCS 芯片, 尽量在 RAM 中调试下载代码到 ECS, 首先我们要插上 USB blaster 工具, 点击如下按钮进入下载界面如果您的软件没有发现下载器那么, 您可以点击 Hardware Setup, 添加硬件设备 MeTech 版权所有 22

30 第三章 : Modelsim 基本应用本章主要讲解 Modelsim 简单的仿真和 test bench 的基本写法大家需要先安装好光盘附带的 modelsim 3.1 新建工程我们以上一章的例子为例, 用 modelsim 仿真先新建一个目录, 大家注意, 在文件夹中最好有这样三个目录 : 其中 src 用来存放源文件,pin 隐射文件,q2 主要存放 Quartus II 工程, mode 存放 Modelsim 工程, 这样清晰明了好的习惯一定要注重点击 file >New 出现如下图对话框, 其中第一个是填写工程名字, 第二项为定位工程路径点击 OK MeTech 版权所有 30

31 到这里我们就需要 New 一个 test bench 文件, 到时候一并加进来, 我们写了一个 test bench 如下 : module led_tb ; reg sys_clk,reset_b; wire led_out,clk; led i3 (.sys_clk (sys_clk),.reset_b (reset_b),.led_out (led_out) ); always #10 sys_clk = ~sys_clk; initial begin #0 reset_b=1'b0; sys_clk=1'b0; #100 reset_b=1'b1; end endmodule 其实简单的说, test bench 就是一个顶层再次调用我们的工程顶层文件配置一些主要的激励源后, 保存为 led_tb.v 再接着上一步点击 OK 后出现如下对话框 : MeTech 版权所有 31

33 点击 OK 3.2 编译这里再介绍一个文件就是 do 文件, 通常, 通常 do 文件要放在 modelsim 目录下, 我们这里写了一个 do 文件如下, 文件名为 do.do # 映射工作库 vlib work vmap work # 编译文件 vlog../src/led.v vlog../src/led_tb.v # 添加文件 vsim -L work work.led_tb # 添加波形 add wave -hex /* # 运行时间 run 具体含义大致为, 定位工作路径, 编译, 添加波形, 最后是运行时间其实和我们手工执行一样, 这里就简单介绍一下我们先编译全部 compile > compile all 我们在命令窗口中输入 do do.do 执行后如下图 MeTech 版权所有 33

34 3.3 仿真 3.2 章节的图并非我们想要的, 为什么呢因为做了次技术, 但是我们的 test bench 才运行了 10000, 因此, 我们仿真的时候可以吧修改为 5, 来进行测试, 同时, 我们加入了一个测试量,clk, 他是 clk 分频后输出的信号, 先看仿真波形 : 上图为我们再次执行 compile > compile all, 在命令窗口中输入 do do.do 得到的结果, 经分析, 确实是我们所需要的, 我们加入测试量后, 代码如下 : Test bench module led_tb ; reg sys_clk,reset_b; wire led_out,clk; led i3 (.sys_clk (sys_clk),.reset_b (reset_b),.led_out (led_out),.clk (clk) ); always #10 sys_clk = ~sys_clk; initial begin #0 reset_b=1'b0; sys_clk=1'b0; #100 reset_b=1'b1; end endmodule LED.V module led ( MeTech 版权所有 34

35 ); sys_clk,reset_b, led_out,clk input sys_clk,reset_b,clk; output led_out; reg led_out; wire clk_out; wire sys_clk,reset_b; clk_1hz U1 (.sys_clk.reset_b.clk_out ); (sys_clk), (reset_b), (clk_out) initial led_out <= 1'b1; (posedge clk_out ) begin if(!reset_b) begin led_out end else led_out end assign clk=clk_out; endmodule CLK_1HZ.V module clk_1hz ( sys_clk,reset_b, clk_out, ); input sys_clk,reset_b; output clk_out; reg clk_out; reg [31:0] count; <= 1'b1; (posedge sys_clk) begin if(!reset_b) begin count <= 32'd0; clk_out<=1'b0; end else begin count<=count+1'b1; if(count==32'd5) begin count<=32'd0; <=! led_out; MeTech 版权所有 35

37 第四章联系我们 ME Tech 简介 ME Tech 由多年从事 ARM FPGA 研发的工程师组成, 对嵌入式系统开发有非常深入的了解, 团队主要从事于 ARM 与 FPGA 系列产品研发, 在此欢迎电子行业同仁前来访问和洽谈项目合作, 欢迎提出新产品需求 ME Tech 给您的承诺本产品提供以下质量保证 : 保修服务 : -> 时限 : 一年 -> 免费保修 ;( 正确使用下产生的质量问题, 免费保修, 主 CPU 物理损坏不在维修范围内 ) -> 收费保修 ;( 非正确使用情况下产生的质量问题, 视损坏程度收取维修费 ) -> 往来的运费由客户方承担技术支持 QQ : 技术支持 QQ 群 : China AET 讨论组笔者博客 : 地址 : 杭州市下沙开发区 MeTech 版权所有 37

KT-SOPCx开发套件简明教程

KT-SOPCx开发套件简明教程 V2.03 2005-9-1 FPGA SOC FPGA/SOPC IT QuartusII NiosII IDE FPGA/SOPC FPGA/SOPC FPGA/SOPC CT-SOPCx FPGA/SOPC CPLD/FPGA www.fpga.com.cn CPLD/FPGA FPGA QuartusII NiosII CPU SOPC SOPC Builder NiosII IDE 1 www.21control.com

图 片 展 示 : 资 源 简 介 : FPGA Altera CycloneII EP2C5T144C8 (4608 个 LE) 2 路 有 源 晶 振 (50M,25M) AS & JTAG 标 准 接 口 VGA 接 口 UART 接 口 蜂 鸣 器 8bit 并 行 DAC 8 路 按 键

图片展示 : 资源简介 : FPGA Altera CycloneII EP2C5T144C8 (4608 个 LE) 2 路有源晶振 (50M,25M) AS & JTAG 标准接口 VGA 接口 UART 接口蜂鸣器 8bit 并行 DAC 8 路按键