图 3. 采用模拟和数字滤波进行过采样 Σ-Δ 调制器和量化噪声整形一阶 Σ-Δ 型 ADC 的功能框图如图 6.4 所示转换器的第一部分是 Σ-Δ 调制器, 它以采样时钟频率 kf S 所决定的速率将输入信号转换为连续的 1 和 0 串行流该串行输出数据流驱动 1 位 DAC, 然后从输入

Size: px

Start display at page:

Download "图 3. 采用模拟和数字滤波进行过采样 Σ-Δ 调制器和量化噪声整形一阶 Σ-Δ 型 ADC 的功能框图如图 6.4 所示转换器的第一部分是 Σ-Δ 调制器, 它以采样时钟频率 kf S 所决定的速率将输入信号转换为连续的 1 和 0 串行流该串行输出数据流驱动 1 位 DAC, 然后从输入"

鹿米
5 years ago
Views:

1 应用笔记 Σ-Δ 型 ADC 和 DAC Σ-Δ 概述过去几年间,Σ-Δ 架构由于在混合信号 VLSI 工艺中有助于实现高分辨率 ADC, 因而日益受到青睐然而, 直到最近, 商业化生产这些器件所需的工艺技术尚未问世现在,1 微米及更小的 CMOS 几何结构的制造条件已经成熟, 因此 Σ-Δ 转换器在某些类型的应用中将变得更为常见, 特别是在单芯片上集成 ADC DAC 和 DSP 功能的混合信号 IC 中,Σ-Δ 转换器的使用将尤为普遍从概念上讲,Σ-Δ 转换器的数字特性多于模拟特性, 但这并未降低 Σ-Δ 型 ADC 的模拟部分的重要性五阶 Σ-Δ 调制器的设计 ( 例如在双通道 18 位 ADC AD1879 中 ) 绝不是轻而易举的小事一桩, 数字滤波器同样如此 Σ-Δ 转换器本质上是一种过采样转换器, 尽管过采样只是成就整体性能的多种技术中的一种总的说来,Σ-Δ 转换器是利用分辨率非常低 (1 位 ) 的 ADC 以极高采样速率对模拟信号进行数字化处理但通过将过采样技术与噪声整形和数字滤波技术结合使用, 使有效分辨率得以提高然后, 通过抽取过程降低 ADC 输出端的有效采样速率 1 位量化器和 DAC 的线性度使 Σ-Δ 型 ADC 表现出极佳的微分和积分线性度, 并且不必像其它 ADC 架构那样需要调整 Σ-Δ 转换器工作原理涉及到的关键概念包括过采样噪声整形 ( 使用 Σ-Δ 调制器 ) 数字滤波和抽取过采样过采样概念已在前文第三部分中讨论过, 下面的图 6.2 和图 6.3 再次阐释了这一概念正如前文所述, 过采样的一个重要好处是降低了对模拟抗混叠滤波器的滚降要求数字滤波器将 f S /2 和 kf f S /2 之间的量化噪声 ( 在奈奎斯特带宽范围, 其均方根值为 q/ 12, 其中 q 为 LSB 的权重 ) 从输出中消除 (k 为过采样比 ), 其结果是总信噪比提高了相当于 10log10(k) 的量不过, 对于所获得的额外分辨率而言, 这一代价太高 : 为使信噪比提高区区 6dB(1 位 ), 就要求过采样比达到 4 为使过采样比保持在合理范围内, 可以对量化噪声的频谱进行整形, 使得绝大部分噪声落在 f S /2 与 kf S /2 之间, 只有一小部分留在 DC 与 f S /2 之间这正是 Σ-Δ 调制器在 Σ-Δ 型 ADC 中所起到的作用噪声谱经过调制器的整形之后, 数字滤波器就可以消除大部分量化噪声能量, 从而大幅提高总信噪比 ( 以及相应的动态范围 ) 采用模拟低通滤波器进行奈奎斯特频率采样混合信号 VLSI 芯片的理想拓扑结构过采样利用 Σ-Δ 调制器进行噪声谱整形数字滤波抽取可实现 16 位及更高的分辨率图 1. Σ-Δ 概念图 2. 采用模拟低通滤波器进行奈奎斯特频率采样 Rev.0 Page 1 of 16

2 图 3. 采用模拟和数字滤波进行过采样 Σ-Δ 调制器和量化噪声整形一阶 Σ-Δ 型 ADC 的功能框图如图 6.4 所示转换器的第一部分是 Σ-Δ 调制器, 它以采样时钟频率 kf S 所决定的速率将输入信号转换为连续的 1 和 0 串行流该串行输出数据流驱动 1 位 DAC, 然后从输入信号中减去 DAC 输出反馈控制理论告诉我们, 如果环路的增益足够高,DAC 输出的平均值 ( 以及相应的串行位流 ) 必定接近输入信号的平均值积分器在频域中可以表示为一个滤波器, 其幅度响应与 1/f 成正比, 其中 f 为输入频率时钟式锁存比较器的作用类似于斩波器, 将输入信号转换为随输入平均值而变化的高频交流信号, 因此大大降低了低频有效量化噪声 ( 对于量化噪声, 积分器的作用类似于高通滤波器 ) 最终噪声的确切频谱取决于采样速率积分器时间常数和电压反馈的精确范围图 4. 一阶 Σ-Δ 型 ADC Rev.0 Page 2 of 16

3 图 5.Σ-Δ 调制器波形对于一个采样间隔内的任意给定输入值,1 位 ADC 的输出数据几乎毫无意义只有对大量样本求平均值时, 才会产生有意义的值由于一位数据输出具有明显的随机性, 因此很难在时域内对 Σ-Δ 调制器进行分析如果输入信号接近正满量程, 位流中的 1 将明显多于 0 同样, 如果输入信号接近负满量程, 位流中的 0 将明显多于 1 对于接近中间电平的信号,1 的数量与 0 的数量大致相当图 6.5 显示了两种输入条件下的积分器输出第一种条件是输入为 0( 中间电平 ) 为了解码输出, 需使输出样本通过一个简单的数字低通滤波器, 以对每 4 个样本求平均值滤波器的输出为 2/4, 此值代表双极性 0 如果对更多样本求平均值, 则可实现更高动态范围例如, 对 4 个样本求平均值可以得到 2 位的分辨率, 对 8 个样本求平均值则可得到 4/8, 或者说 3 位的分辨率在图 6.5 下方的波形中, 针对 4 个样本所获得的平均值为 3/4,8 个样本的平均值为 6/8 Σ-Δ 型 ADC 也可以视作一个后接计数器的同步电压频率转换器如果对足够多的样本计数输出数据流中 1 的数量, 则计数器输出将能代表输入的数字值很显然, 这种求平均方法仅对直流或变化非常慢的输入信号有效此外, 为了实现 N 位有效分辨率, 必须计数 2N 个时钟周期, 这将严重限制有效采样速率对 Σ-Δ 架构的进一步分析最好是在频域中进行, 并使用图 6.6 所示的线性模型请注意, 积分器表示为一个传递函数为 H(f) 的模拟滤波器, 该传递函数的幅度响应与输入频率成反比量化器用一个增益级和量化噪声来模拟使用频域分析的优势之一是可以用代数来描述信号输出值 y 可以表示为输入端求和节点的差值 x - y 乘以模拟滤波器 ( 积分器 ) 的传递函数, 再乘以增益模块, 然后加上量化噪声 Q 如果令增益为 1, 并将传递函数表示为 1/f, 则可获得以下数学关系 : x y y Q 经变换后可得 : f x Qf y f 1 f 1 Rev.0 Page 3 of 16

4 图 6. Σ-Δ 调制器的频域线性模型注意, 当频率 f 趋近 0 时, 输出趋近 x 且无噪声成分频率较高时,x 的值减小, 噪声成分的值增大对于高频输入, 输出主要由量化噪声构成本质上, 模拟滤波器对信号有低通效应, 对噪声成分有高通效应因此, 调制器的模拟滤波器可以视作噪声整形滤波器, 如图 6.7 所示与一般的模拟滤波器一样, 高阶滤波器可提供更好的性能只要采取一定的防范措施, 则 Σ-Δ 调制器也同样如此图 6.8 所示为一个二阶 Σ-Δ 调制器, 图 6.9 比较了一阶与二阶调制器的噪声整形函数图 6.10 显示了一阶与二阶调制器相应的带内信噪比 ( 动态范围 ) 与过采样比的关系请注意, 一阶传递函数的斜率为 9dB/ 倍频程, 而二阶传递函数的斜率为 15dB/ 倍频程更高阶调制器 ( 二阶以上 ) 可以实现更好的性能, 但使用简单线性模型时应极其小心, 并且需要采取复杂的设计技术才能确保稳定图 6.10 所示的三阶环路曲线代表一种无法实现的条件, 仅供参考在给定调制器阶数和过采样速率的情况下, 可以使用图 6.10 中的曲线确定大致可实现的 ADC 分辨率例如, 如果过采样速率为 64x, 则理想的二阶系统能够提供约 80dB 的信噪比, 这表示 ADC 分辨率约为 13 位虽然数字滤波器的滤波可以达到任何需要的精度, 但向外界提供 13 个以上的二进制位没有意义增加的位不含有用的信号信息, 将淹没于噪声中图 7. 整形量化噪声分布图 8. 二阶 Σ-Δ 型 ADC Rev.0 Page 4 of 16

5 图 9. 一阶和二阶噪声整形函数图 11. 数字滤波器对整形量化噪声的影响最终数据速率的降低是利用一个称为抽取的过程对滤波输出进行数字化重新采样而实现的离散时间信号的抽取如图 6.12 所示, 其中输入信号 x(n) 的采样速率需要降低 4 倍用较低的速率 ( 抽取速率 )s(n) 对该信号重新采样抽取也可以视作一种用来消除过采样过程所引入的冗余信号信息的方法在 Σ-Δ 型 ADC 中, 将抽取功能与数字滤波功能合二为一是很常见的如果运用得当, 这将能提高计算效率图 10. 一阶二阶和三阶环路的 SNR 与过采样比的关系数字滤波和抽取量化噪声经过调制器的整形并被推入目标频带以上的频率之后, 就可以对此整形量化噪声应用数字滤波技术, 如图 6.11 所示数字滤波器有两方面作用 : 一方面是相对于最终采样速率 f S, 它必须充当抗混叠滤波器 ; 另一方面是它必须滤除 Σ-Δ 调制器的噪声整形过程所产生的高频噪声如前所述, 有限脉冲滤波器 (FIR) 只是计算输入样本的移动加权平均值 ( 权重由各个滤波器系数确定 ) 通常, 每个输入样本都对应一个滤波器输出然而, 如果以较低的速率进行数字化重新采样, 以便抽取滤波器输出, 则不再需要针对每个输入样本计算滤波器输出相反, 我们只需以较低的抽取速率计算滤波器输出, 从而大幅提高计算过程的效率图 12. 离散时间信号的抽取 Rev.0 Page 5 of 16

6 但是, 如果使用无限脉冲响应 (IIR) 滤波器, 则必须针对每个输入计算输出 ( 由于存在反馈项 ), 导致抽取无法作为数字滤波过程的一部分予以执行在某些 Σ-Δ 型 ADC 设计中, 滤波分两级执行如果同时使用 FIR 和 IIR 滤波器, 则抽取在第一 FIR 级中执行, 最终滤波在最后的 IIR 级执行如果两级均使用 FIR 滤波器, 则将抽取分散于这两个滤波器级通常更具效率从以上讨论可以看出,Σ-Δ 型 ADC 数字滤波器的设计涉及到许多利弊权衡 FIR 滤波器适合抽取处理, 始终能保持稳定, 并且具有线性相位特性 ( 在音频和一些遥测应用中极其重要 ) 与 IIR 滤波器相比,FIR 滤波器一般更易于设计, 但通常需要更多的级才能实现特定的传递特性另一方面,IIR 滤波器采用反馈技术, 无法在滤波器内执行抽取, 但其效率更高 ( 以更少的计算实现更高的滤波器性能 ) IIR 滤波器所用的反馈可能导致滤波器不稳定此外,IIR 滤波器 ( 它将严格仿效模拟域中实现的滤波器功能 ) 还具有非线性相位特性由于反馈环路的稳定性问题和量化效应,IIR 滤波器的正确设计更为复杂 Σ-Δ 型 ADC 的空闲模式和干扰音考虑到目前为止, 我们的讨论假设 Σ-Δ 调制器所产生的量化噪声是随机的, 并且未利用输入信号进行校正遗憾的是, 事实并非完全如此, 特别是对于一阶调制器考虑这样一种情况 : 在一个 4 位 Σ-Δ 型 ADC 中, 对调制器输出的 16 个样本求平均值图 6.14 显示了两种输入信号条件下的位模式 : 一种是输入信号的值为 8/16, 另一种是输入信号的值为 9/16 对于 9/16 信号, 在调制器输出的位模式中, 每隔 16 个输出有一个多余的 1 这将在 fs/16 处产生能量, 转化为干扰音如果过采样比小于 16, 此音将落在通带以内图 6.15 显示了一阶 Σ-Δ 调制器的相关空闲模式特性, 图 6.16 显示了二阶调制器的相对不相关的模式因此, 几乎所有 Σ-Δ 型 ADC 都含有至少一个二阶调制器环路 FIR 滤波器 : 易于设计易于集成抽取功能线性相位响应可能需要大量系数 IIR 滤波器 : 稳定性溢出考虑反馈导致无法集成抽取功能效率高于 FIR 滤波器非线性相位响应组合 : 2 级 FIR 滤波器 FIR 滤波器后接 IIR 滤波器 2 级 IIR 滤波器图 14. Σ-Δ 调制器输出中的重复位模式图 13. Σ-Δ 型 ADC 数字滤波和抽取 Rev.0 Page 6 of 16

7 AD1879 通过计数调制器位流中连续 1 或 0 的数量来数字化检测五阶调制器的不稳定性如果出现足够长的 1 串或 0 串, 则表示调制器不稳定这将触发电路复位积分器的状态, 以使调制器进入稳定工作状态图 15. 一阶 Σ-Δ 调制器的空闲模式 ( 积分器输出 ) 18 位 Σ-Δ 型音频 ADC 描述 AD1879 是一款先进的双通道 18 位 Σ-Δ 型 ADC, 专为满足专业数字音频设备的严格要求而设计该器件的功能框图如图 6.18 所示, 工作特性如图 6.19 所示调制器采用五阶开关电容设计, 噪声谱整形特性如图 6.20 所示过采样比为 64x, 对于 48kHz 的标准音频采样速率, 过采样频率为 3.072MHz 由于过采样比非常高, 因此 ADC 输入端只需要一个单极点模拟抗混叠滤波器图 16. 二阶 Σ-Δ 调制器的空闲模式 ( 第二积分器输出 ) 高阶调制器环路为了实现宽动态范围, 必须使用二阶以上的 Σ-Δ 调制器环路, 但这会带来切实的设计挑战首先, 前文讨论的简单线性模型不再完全准确一般而言, 二阶以上的环路无法保证在所有输入条件下都能保持稳定, 原因在于比较器是一个非线性元件, 其有效增益与输入电平成反比这种不稳定机制会导致以下特性 : 如果环路正常工作, 并且将一个大信号施加于输入, 引起环路过载, 则比较器的平均增益减小在线性模型中, 比较器增益的减小会导致环路不稳定即使已消除了引起不稳定的信号, 这种增益减小仍然会导致环路不稳定在实际操作中, 上电瞬变所引起的初始条件一般会导致这种电路发生上电时振荡图 18. 双通道 18 位 Σ-Δ 型 ADC AD1879 可提高动态范围和分辨率高阶环路可最小化空闲模式和干扰音难以分析和稳定可以成功使用非线性稳定技术 : 18 位五阶 ADC AD1879 图 17. 高阶环路考虑 (>2) Rev.0 Page 7 of 16

8 2 个 18 位立体声数字音频通道通道间串扰 :-110dB(1 khz 时 ) SNR: 104dB THD: 100dB 过采样比 :64x 输出字速率 :55kHz( 最大值 ) 线性相位数字滤波器功耗 :900mW 28 引脚 600 密耳塑封封装图位 Σ-Δ 型 ADC AD1879 的主要特性现因此, 我们必须使用并行处理方法, 在同一时间执行多个乘法累加操作, 或者使用多速率方法, 将抽取分成多个步骤来完成 AD1879 选用了一种新颖的并行处理方法, 详见参考文献 1 此滤波器的特性如图 6.21 所示, 幅度响应如图 6.22 所示阻带衰减 :118dB 通带纹波 :±0.0008dB 截止频率 (48kHz 输出速率 ):21.7kHz 阻带频率 (48kHz 输出速率 ):26.2kHz 并行累加器数量 :64 个 27 位累加器系数字长 :22 位抽头数 :4096 图 21. AD1879 数字滤波器特性 AD1879 ADC 是一款复合单芯片 IC 一个芯片执行 Σ-Δ 调制功能, 另一个芯片执行数字滤波功能图 20. AD1879 调制器输出频谱对于 AD1879 等音频 ADC, 数字低通滤波器无法利用标准乘法累加结构和现有半导体技术实现例如, 假设我们要求滤波器工作在 3.072MHz (64 x 48kHz) 的采样速率, 平坦度达 20kHz, 并且具有 115dB 以上的阻带衰减 ( 从 26.2kHz 开始 ) 如果我们将这些要求纳入标准 FIR 等纹波设计图中, 则所需的系数数量为 4096 当输出采样速率为 48kHz, 乘法累加时间要求为 5.1ns 对于标准 FIR 滤波器结构而言, 由于半导体工艺限制, 如此快的速度显然无法实图 22. AD1879 数字滤波器响应 Rev.0 Page 8 of 16

9 低频测量应用 Σ-Δ 型 ADC 工业过程控制电子秤温度和压力测量仪表等应用要求 ADC 能以 16 位或更高的分辨率对低频信号 ( 通常小于 10Hz) 进行数字化处理过去, 这种需求几乎完全由积分 ( 或双斜率 )ADC 来满足 Σ-Δ 转换器提供了另一种有吸引力的选择除了成本更低和尺寸更小外, 低频 Σ-Δ 型 ADC 还能提供片上数字滤波以及系统和自校准功能采样速率允许处理最高 10Hz 带宽的信号, 而且与传统积分 ADC 相比,Σ-Δ 型 ADC 能在宽得多的频率变化范围内保持电力线频率抑制特性双斜率 ADC 的电源抑制特性取决于瞬时线路频率变化, 原因是采样时钟与线路频率同步单芯片 16 位 Σ-Δ 型 ADC AD7701 的功能框图如图 6.23 所示, 其主要特性如图 6.24 所示单片 16 位 ADC 线性度误差 :0.0015% 输出数据速率 :4 ksps 可编程低通滤波器 : 0.1Hz 到 10Hz 转折频率片内自校准电路输入范围 :0 至 +2.5V 或 ±2.5V 功耗 :40mW 待机模式功耗 :20μW 灵活的串行接口图 24. AD7701 低频测量 ADC 的主要特性图 25. AD7701 数字滤波器响应图 23. AD7701 功能框图 AD7701 内置一个二阶 Σ-Δ 调制器, 当外部时钟频率为 4.096MHz 时, 它以 16kHz 的速率采样模拟输入信号因此, 量化噪声分布于 0 至 8kHz 的带宽范围内该器件内置一个 6 极点高斯低通数字滤波器, 在最大时钟速率时, 其截止频率为 10Hz 相对于 10Hz 截止频率,16kHz 采样速率意味着过采样比为 800 滤波器在这些条件下提供 55dB 的 60Hz 抑制性能如果时钟频率减半, 使截止频率为 5Hz, 则 60Hz 抑制性能将优于 90dB 在 0.1Hz 至 10Hz 带宽内, 电源抑制比 (PSRR) 为 70dB; 由于数字滤波的影响,PSRR 在 60Hz 时超过 120dB 数字滤波器在各种时钟速率下的频率响应曲线如图 6.25 所示 AD7701 内部数字滤波器的建立时间较长 ( 如图 6.26 所示 ), 因而不适合通道按顺序高速切换和转换的多路复用应用信号电平不同的通道之间的切换可能导致输入发生阶跃变化 AD7701 主要用于一个通道使用一个 ADC 的分布式转换器系统多路复用是可能的, 不过在访问新通道的数据之前, 必须留有足够长的建立时间对于 4.096MHz 主时钟频率,±0.0007% (±0.5LSB) 的最差高斯响应建立时间为 125ms Rev.0 Page 9 of 16

10 AD7710 AD7711 和 AD7712 ADC 构成一个具备片内信号调理功能的 21 位 Σ-Δ 型 ADC 系列, 适合低频率低电平测量应用, 例如电子秤热电偶温度测量 RTD( 电阻式温度检测器 ) 温度测量过程控制器和可编程环路控制器等这些器件的共同特性如图 6.28 所示,AD7110 的功能框图如图 6.29 所示图 26. AD7701 数字滤波器阶跃响应 AD7701 利用片内校准微控制器和 SRAM, 提供两种校准模式在自校准模式下, 零电平相对于模拟地引脚 (AGND) 进行校准, 满量程相对于 Vref 引脚进行校准在系统校准模式下,AD7701 根据模拟输入引脚上的电压, 分两步先后校准零电平和满量程, 因而能够消除系统失调和 / 或增益误差 Σ-Δ 型 ADC AD7703 具有与 AD7701 相似的架构, 但实现了 20 位的分辨率和 % 的线性度误差 AD7703 的主要特性如图 6.27 所示 21 位 Σ-Δ 型 ADC,±0.0015% 非线性片内差分输入 PGA, 增益 :1 至 128; CMR:120dB(50/60Hz 时 ) 第一滤波器陷波频率和输出数据速率可在 10Hz 至 1kHz 范围内进行编程 Sinc3 滤波器响应, 截止频率为第一滤波器陷波频率的倍读 / 写校准系数双向微控制器串行接口内部外部基准电压源选择单电源或双电源供电低功耗 (20mW), 带省电模式 (10μW 图 28. AD7710/7711/7712 测量 ADC 共同的主要特性单片 22 位 ADC 线性度误差 :0.0003% 输出数据速率 :4 ksps 可编程低通滤波器 : 0.1Hz 到 10Hz 转折频率片内自校准电路输入范围 :0 至 +2.5V 或 ±2.5V 功耗 :40mW 待机模式功耗 :20μW 灵活的串行接口图 29. AD7710 功能框图图 27. AD7703 低频测量 ADC 的主要特性 Rev.0 Page 10 of 16

11 Σ-Δ 型 DAC 一般可以将 Σ-Δ 数模转换看作是模数转换的逆过程, 前文讨论的数字滤波器和 Σ-Δ 调制器的所有基本功能都相同 Σ-Δ 型 DAC 有着与 Σ-Δ 型 ADC 基本相同的优势由于过采样比非常大, 大大降低了对抗混叠重构滤波器的要求不过, 必须小心确保对 1 位 DAC 输出中所含的高频噪声成分进行充分滤波如果需要高阶滤波器来降低该噪声, 则会失去 Σ-Δ 型 DAC 架构的一些优势图 30. AD7710/7711/7712 数字滤波器响应用户可以利用片内差分输入 PGA( 增益为 1 到 128) 控制满量程电压和电压分辨率片内自校准可消除零电平和满量程误差, 从而使温度漂移效应最小化内部数字滤波器具有 (sin x/x) 3 的响应, 写入控制寄存器的 12 位数据决定了滤波器截止频率滤波器第一陷波频率的位置以及数据速率与增益选择配合使用, 它还可决定器件的有效分辨率第一陷波频率 ( 也是输出数据速率 ) 可以在 10Hz 至 1kHz 范围内进行编程相应的 -3dB 频率等于第一陷波频率的倍图 6.30 显示了截止频率为 2.62Hz( 对应于 10Hz 的第一滤波器陷波频率 ) 时的滤波器频率响应特性该滤波器响应提供的 50Hz 和 60Hz 共模抑制大于 100dB 这三款器件各自特有的主要特性如图 6.31 所示 AD7710: 双通道差分低电平 PGA 输入 AD7711: 单通道差分低电平 PGA 输入 RTD( 电阻式温度检测器 ) 激励电流源 AD7712: 单通道差分低电平 PGA 输入高电平模拟输入图 31. AD7710/7711/7712 各自特有的特性精确低成本高分辨率激光晶圆调整的 DAC 很容易购得, 因此设计人员在元件级别上充分发掘 Σ-Δ 型 DAC 性能的压力相对较小开发 Σ-Δ 型 DAC 技术的真正动力在于, 对于要求在芯片级别上集成 ADC DAC 和 DSP 功能的混合信号 IC, 它堪称是理想架构基本上是逆向的 Σ-Δ 型 ADC 元件级低成本高分辨率 R/2R DAC 器件大量涌现, 并具有过采样功能 Σ-Δ 型 DAC 非常适合在芯片级别上与 ADC 和 DSP 功能集成抗混叠滤波器必须消除高频噪声图 32. Σ-Δ 型 DAC 概念采用 R/2R DAC 实现高性能和宽动态范围的传统方法如图 6.33 所示由于内部 DAC 开关的二进制性质, 码相关瞬变或毛刺通常会在输出频谱中产生一定量的谐波失真在之前的 DAC 部分中已经讨论过, 一种称为分段的技术可以大幅降低这种影响为实现最高频谱纯度, 其余的毛刺可以用采样保持电路予以消除 ; 在毛刺持续时间内, 采样保持电路可以使 DAC 输出电压保持不变这种技术可以消除码相关毛刺, 从而消除谐波失真, 但代价是在采样频率下会引入一些额外能量 SHA 输出端需要使用低通或平滑滤波器, 以防止混叠并消除采样频率的能量适用于 ADC 之前的抗混叠滤波器的基本注意事项同样适用于 DAC 之后的平滑滤波器因此, 过采样同样会降低平滑滤波器的滚降要求事实上, 使用 R/2R 和 20 位 DAC 的 CD 播放器目前正广泛使用 2x 4x 和 8x 过采样技术 Rev.0 Page 11 of 16

12 图 33 传统 DAC 去毛刺技术用于实现 Σ-Δ 型 DAC 的主要元件如图 6.34 所示图 35. 离散时间信号的插值图 34. Σ-Δ 型 DAC 这里的示例是一个 16 位 DAC, 它以 8kHz 速率更新, 产生 4kHz 带宽的语音频带输出信号 16 位数字字被送到一个数字插值滤波器, 其中的采样速率提高到 1.024MHz, 对应于 128 的过采样比可以将该过程视为从一个旧的低速率数字信号重构一个新的高速率数字信号图 6.35 显示了一个离散时间信号进行 4 倍插值的情况通过在两个数据样本之间插入三个零值样本, 输入信号 x(m) 得以扩展由此产生的信号 w(m) 经过低通滤波, 产生采样速率提高 4 倍的信号 y(m) 数字输入 Σ-Δ 调制器对 16 位 1.024MHz 数据流进行噪声整形, 将样本宽度降至 1 位与 Σ-Δ 型 ADC 中的 Σ-Δ 调制器不同, 此调制器是全数字式传递函数利用 IIR 滤波器在数字域中实现此数字滤波器执行的调制器功能与在 ADC 中的相同, 其中输入信号经过有效低通滤波, 量化噪声经过高通滤波与 Σ-Δ 型 ADC 一样, 除非以某种方式求平均值, 否则 1 位 DAC 输出毫无意义此外还需要消除位于上部频率区域中的整形量化噪声最后, 还需要抑制任何位于输出奈奎斯特速率附近的镜像模拟平滑滤波器通常分多级来执行这些功能设计此滤波器时, 滤波器特性必须符合整体系统的要求例如, 音频系统需要保留其相位和幅度响应, 同时输出滤波器也要适当地抑制高频成分如果平滑滤波器为有源滤波器, 则必须注意, 所用的运算放大器不能在最终输出中引入压摆率限制和噪声导致的失真产物 Σ-Δ 型编解码器 ADSP-28msp02 ADSP-28msp02 是一款基于 Σ-Δ 设计的混合信号外设作为一款线性编解码器, 它内置 16 位 Σ-Δ 型 ADC 和 DAC, 从而为高性能语音频带 DSP 应用提供了一种完整的模拟前端和后端该 IC 的主要特性如图 6.36 所示, 功能框图如图 6.37 所示 Rev.0 Page 12 of 16

13 16 位 Σ-Δ 型 ADC 16 位 Σ-Δ 型 DAC 片内抗混叠和平滑滤波器采样速率 :8kSPS; 过采样比 :128 片内基准电压源 SNR 和 THD:65dB 与 DSP 芯片轻松接口 24 引脚 DIP/SOIC 封装 +5V 单电源,100mV 功耗语音频带应用的理想选择图 36. Σ-Δ 型编解码器 ADSP-28msp02 的主要特性与传统 m 法则和 A 法则编解码器相比,ADSP-28msp02 的线性编码 ADC 和 DAC 能够在整个传递函数上保持宽动态范围该器件有效采样速率为 8kSPS, 信噪比 (SNR) 和总谐波失真 (THD) 性能达到 65 db, 因而对于许多电信应用 ( 如数字蜂窝电话等 ) 而言, 该器件是一个很有吸引力的选择它采用 24 引脚 DIP/SOIC 封装, 构成一款高度集成的小尺寸解决方案, 能够满足语音频带模拟处理要求通过串行 I/O 端口, ADSP-28msp02 可以与 ADSP-2101 ADSP-2105 ADSP-2111 MC56001 和 TMS320C25 DSP 处理器轻松接口串行端口 (SPORT) 则用于收发数据或控制器件输入输出的信息 ADSP-28msp02 的编码器由两个可选模拟输入放大器和一个 Σ-Δ 型 ADC 组成通过外部电阻, 可以在 -12dB 至 +26dB 的范围内调整输入放大器的增益调制器之前可以插入一个可选的 20dB 前置放大器前置放大器和多路复用器由控制寄存器中的数据位控制 Σ-Δ 型 ADC 由 Σ-Δ 调制器抗混叠抽取滤波器和数字高通滤波器组成调制器对信号进行噪声整形, 并以 1.024MHz 的速率产生 1 位样本代表模拟输入信号的该位流被馈送到一个由两个低通滤波器级组成的抗混叠抽取滤波器第一级将采样速率降至 40kHz, 并将样本宽度增大到 16 位 ; 第二级将采样速率进一步降低到 8kSPS 所产生的每个样本随后被载入 SPORT 以供传输解码器由一个 Σ-Δ 型 DAC 和一个差分输出放大器组成 DAC 以 8kHz 速率从 SPORT 读取 16 位样本数字抗镜像滤波器和高通滤波器对样本进行低通和高通滤波抗镜像滤波器分两级对采样速率进行插值, 第一级插值到 40kHz, 第二级插值到 1.024MHz 由此得到的 16 位样本经过数字 Σ-Δ 调制器处理, 样本宽度减至 1 位此位流被馈送到一个模拟平滑滤波器, 以便将数据转换为模拟电压平滑滤波器的增益可以通过控制寄存器在 -15dB 至 +6dB 范围内以 3dB 步进进行调整图 37. ADSP-28msp02 功能框图 Rev.0 Page 13 of 16

14 多级噪声整形 (MASH) Σ-Δ 转换器如前所述,AD1879 音频 ADC 成功使用非线性稳定技术来设计五阶 Σ-Δ 环路还有一种方法是将稳定的一阶环路级联起来, 称为多级噪声整形 (MASH) 图 6.38 显示了一个三级 MASH ADC 的框图从第一个 DAC 输出中减去第一个积分器的输出, 产生第一级量化噪声 Q1 然后, 第二级对 Q1 进行量化从第二个 DAC 输出中减去第二个积分器的输出, 产生第二级量化噪声, 进而由第三级进行量化 MASH 将一阶环路级联起来, 因而容易确保稳定 MASH 转换器的增益和相位匹配对于消除误差至关重要 MASH 数字微分器必须与模拟积分器相匹配单环路高阶调制器受空闲模式的影响较小单环路高阶调制器较难理解分析和稳定, 但可以利用 AD1879( 五阶调制器 ) 所用的非线性技术来实现图 39. MASH 拓扑结构与高阶环路 Σ-Δ 转换器多位 Σ-Δ 转换器到目前为止, 我们只考虑了包含 1 位 ADC( 比较器 ) 和 1 位 DAC( 开关 ) 的 Σ-Δ 转换器图 6.40 的功能框图显示了一个使用 n 位 FlashADC 和 n 位 DAC 的多位 Σ-Δ 型 ADC 对于给定的过采样比和环路滤波器阶数, 这种架构显然能提供更高的动态范围由于可以使用二阶及以上的环路, 因此也更容易实现稳定空闲模式更具随机性, 因此干扰音影响更小图 38. 多级噪声整形 Σ-Δ 型 ADC (MASH) 第一级的输出与第二级输出的一重数字微分和第三级输出的二重微分相加, 产生最终输出因此, 量化噪声 Q1 被第二级抑制, 量化噪声 Q2 被第三级抑制, 这与三阶环路的抑制效果相同由于此结果是利用三个一阶环路获得的, 因此可以确保电路稳定工作图 6.39 对 MASH 架构与高阶单环路架构进行了比较图 40. 多位一阶 Σ-Δ 型 ADC 这种技术的最大缺点在于线性度取决于 DAC 的线性度, 并且需要采用薄膜激光调整才能达到 16 位性能水平因此, 要在混合信号 IC 上实现多位架构非常不切实际图 6.41 对多位与一位 Σ-Δ 转换器进行了比较 Rev.0 Page 14 of 16

15 多位 : 对于给定的过采样比和环路滤波器阶数, 动态范围更高高阶系统更容易稳定空闲模式引起的干扰音影响更小线性度取决于 DAC 要求薄膜激光调整一位 : 完美的线性度, 无严格匹配要求无需激光调整混合信号 VLSI 的理想拓扑结构需要采用非线性技术以稳定高阶环路 (AD1879) 图 41. 多位与一位 Σ-Δ 转换器 Σ-Δ 总结尽管 Σ-Δ 转换器所涉及的概念并非新生事物, 但之所以在最近得到迅速发展, 主要是受混合信号 VLSI 芯片对兼容转换器的需求所推动采用 Σ-Δ 架构的转换器是测量语音频带和音频应用的理想之选随着对各种 Σ-Δ 电路拓扑结构的探索进一步深入以及新工艺的发展,Σ-Δ 转换器的动态范围和采样速率必将越来越高显而易见,Σ-Δ 转换器并不是解决目前所有数据采集问题的万能钥匙采样频率存在上限, 因此不适合视频应用 ; 由于内部数字滤波器的建立时间较长, 多路复用输入难以实现 ; 超范围信号可能导致内部调制器饱和另一方面,Σ-Δ 转换器也有许多优点 : 内在的出色线性度性能消除了激光调整要求, 过采样降低了抗混叠和抗镜像滤波器要求, 架构的基本采样特性决定了它不需要 SHA 随着混合信号 IC 的普及,Σ-Δ 转换器将继续得到快速发展内在的出色线性度非常适合混合信号 IC 工艺, 无需调整无需采样保持放大器 (SHA) 采样速率存在上限, 目前仅限应用于测量语音频带和音频超范围信号可能导致调制器饱和由于内部滤波器限制, 不适合模拟多路复用应用 : 一个通道使用一个 Σ-Δ 型 ADC! 图 42. Σ-Δ 总结 Rev.0 Page 15 of 16

16 参考文献 1. J. Dattorro, A. Charpentier, D. Andreas, The Implementation of a One-Stage Multirate 64:1 FIR Decimator for use in One-Bit Sigma-Delta A/D Applications, AES 7th International Conference, May W.L. Lee and C.G. Sodini, A Topology for Higher-Order Interpolative Coders, ISCAS PROC P.F. Ferguson, Jr., A. Ganesan and R. W. Adams, One Bit Higher Order Sigma-Delta A/D Converters, ISCAS PROC. 1990, Vol. 2, pp R. Koch, B. Heise, F. Eckbauer, E. Engelhardt, J. Fisher, and F. Parzefall, A 12-bit Sigma-Delta Analogto-Digital Converter with a 15MHz Clock Rate, IEEE Journal of Solid-State Circuits, Vol. SC-21, No. 6, December Wai Laing Lee, A Novel Higher Order Interpolative Modulator Topology for High Resolution Oversampling A/D Converters, MIT Masters Thesis, June D. R. Welland, B. P. Del Signore and E. J. Swanson, A Stereo 16-Bit Delta-Sigma A/D Converter for Digital Audio, J. Audio Engineering Society, Vol. 37, No. 6, June 1989, pp R. W. Adams, Design and Implementation of an Audio 18-Bit Analog-to-Digital Converter Using Oversampling Techniques, J. Audio Engineering Society, Vol. 34, March 1986, pp B. Boser and Bruce Wooley, The Design of Sigma-Delta Modulation Analog-to-Digital Converters, IEEE Journal of Solid-State Circuits, Vol. 23, No. 6, December 1988, pp Y. Matsuya, et. al., A 16-Bit Oversampling A/D Conversion Technology Using Triple-Integration Noise Shaping, IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 6, December 1987, pp Y. Matsuya, et. al., A 17-Bit Oversampling D/A Conversion Technology Using Multistage Noise Shaping, IEEE Journal of Solid-State Circuits, Vol. 24, No. 4, August 1989, pp P. Ferguson, Jr., A. Ganesan, R. Adams, et. al., An 18-Bit 20-kHz Dual Sigma-Delta A/D Converter, ISSCC Digest of Technical Papers, February Steven Harris, The Effects of Sampling Clock Jitter on Nyquist Sampling Analog-to-Digital Converters and on Oversampling Delta Sigma ADCs, Audio Engineering Society Reprint 2844 (F-4), October, Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. Rev.0 Page 16 of 16

数字带通带阻高通滤波器的设计把一个归一化原型模拟低通滤波器变换成另一个所需类型的模拟滤波器, 再将其数字化直接从模拟滤波器通过一定的频率变换关系完成所需类型数字滤波器的设计先设计低通型的数字滤波器, 再用数字频率变化方法将其转换成所需类型数字滤波器

数字带通带阻高通滤波器的设计把一个归一化原型模拟低通滤波器变换成另一个所需类型的模拟滤波器, 再将其数字化直接从模拟滤波器通过一定的频率变换关系完成所需类型数字滤波器的设计先设计低通型的数字滤波器, 再用数字频率变化方法将其转换成所需类型数字滤波器数字带通带阻高通滤波器的设计把一个归一化原型模拟低通滤波器变换成另一个所需类型的模拟滤波器, 再将其数字化直接从模拟滤波器通过一定的频率变换关系完成所需类型数字滤波器的设计先设计低通型的数字滤波器, 再用数字频率变化方法将其转换成所需类型数字滤波器模拟原型方法 : 模拟低通 - 模拟带通 H ( j) H ( j) 3 3 3 模拟原型方法 : 模拟低通 - 模拟带通 H ( j) 模拟低通