AN-80 各单通道 ADC 采用先进的 CMOS 工艺制造, 提供引脚 LFCSP 封装, 额定温度范围为 0ºC 至 +8ºC 工业温度范围设计和布局考虑因素对于布局设计师, 引脚排列间的唯一差异是数据输出位的分配所有双通道转换器中, 引脚和引脚 8 分别为 A 和 B 的 MSB, 该

Size: px

Start display at page:

Download "AN-80 各单通道 ADC 采用先进的 CMOS 工艺制造, 提供引脚 LFCSP 封装, 额定温度范围为 0ºC 至 +8ºC 工业温度范围设计和布局考虑因素对于布局设计师, 引脚排列间的唯一差异是数据输出位的分配所有双通道转换器中, 引脚和引脚 8 分别为 A 和 B 的 MSB, 该"

根仰
5 years ago
Views:

1 AN-80 应用笔记 One Technology Way P.O. Box Norwood, MA 00- Tel: 8/-00 Fax: 8/- 利用引脚兼容高速 ADC 简化设计任务作者 :Robert M. Clarke 简介选择 ADC 可能是系统设计师最棘手的问题转换器分辨率和采样速率决定系统性能然而, 设计通常是基于一系列无法验证的假设, 除非原型系统经过测试根据结果的不同, 系统额定值可能过于严格, 其实只需较低速度或分辨率的转换器, 或者指标过低, 需要更快或更高分辨率的转换器前一情况下, 有机会通过更便宜的转换器降低成本而后一情况下, 重大设计变化会延长上市时间, 增加开发成本位单通道 ADC ( 引脚 LFCSP) 表 I. 单通道和双通道 ADC 速度 (MSPS) 双通道 ADC ( 引脚 LFCSP) 速度 (MSPS) AD, 80, AD, 80, AD 0, 0, A 0, 0, AD 80 AD 0, 0, AD 0, 0,, 80 A 0, 0, 此外, 有效设计中的任何变化也会带来风险将有效设计改善成了无效设计风险最小化的最佳办法是利用单一布 AD 局和引脚兼容转换器让设计能够适应未来的发展为此,ADI 开发了一系列基于常见 A/D 内核的 ADC, 使设计师可以提高或降低采样速度和分辨率, 而无需更改电路板布局 VIN+ VIN REFT REFB SHA A/D MDAC 8-STAGE /-BIT PIPELINE CORRECTION LOGIC A/D 系列描述 ADC 拥有单通道和双通道版本, 两种版本具有共同的封装引脚排列和尺寸这样, 如果需要更高或更低的性能, 设计师可以在原型设计和现场测试过程中改变转换器分辨率或采样速率, 或者同时改变两者转换器 ( 表 I) 提供和位引脚兼容版本, 速度从 0 MSPS 至 MSPS 不等所有版本均采用 CMOS 工艺和相同的内核 REF SELECT 0.V OUTPUT BUFFERS CLOCK DUTY CYCLE STABILIZER SELECT 图. ADC 系列功能框图 D (MSB) D0 (LSB) 转换器内核 ( 图 ) 由采样保持放大器 (SHA) 组成, 后接多级差分流水线架构, 内置输出纠错逻辑和集成基准电压源该转换器系列在 0 MSPS 至 MSPS 速度范围内提供至位分辨率, 在整个工作温度范围内无失码利用宽带宽差分输入 SHA, 用户可以选择包括单端应用在内的各种输入范围和共模电压既适用于在连续通道中切换满量程电平的多路复用应用, 也适合远超过奈奎斯特速率频率的单通道信号欠采样应用采用一个单端时钟输入来控制所有内部转换周期一个占空比稳定器 (DCS) 用来补偿较大的时钟占空比波动, 同时保持出色的 ADC 总体性能数字输出数据格式为标准二进制或二进制补码超量程 () 信号表示溢出状况, 可由最高有效位来确定是下溢还是上溢 REV. 0

2 AN-80 各单通道 ADC 采用先进的 CMOS 工艺制造, 提供引脚 LFCSP 封装, 额定温度范围为 0ºC 至 +8ºC 工业温度范围设计和布局考虑因素对于布局设计师, 引脚排列间的唯一差异是数据输出位的分配所有双通道转换器中, 引脚和引脚 8 分别为 A 和 B 的 MSB, 该引脚之后按顺时针方向依次排列到 A 和 B 的 LSB 图和显示的是引脚图和封装介绍 ; 表 II 和 III 列出了转换器的描述在所有单通道转换器中, 引脚 0 均为 MSB, 该引脚之后按顺时针方向依次排列到 LSB 0 VIN VIN+ 8 REFT REFB 8 PIN AD D (MSB) 0 8 D (LSB) D0 D D DRGND 0 VIN VIN+ 8 REFT REFB (LSB)D0 D 8 PIN AD D(MSB) 0 D 8 D 0 VIN VIN+ 8 REFT REFB D D (LSB)D0 D 8 PIN AD D(MSB) 0 D 8 D D D 0 VIN VIN+ 8 REFT REFB OE (LSB)D0 D 8 PIN AD D(MSB) 0 D 8 D D D 0 VIN VIN+ 8 REFT REFB (LSB)D0 D D 8 PIN AD D(MSB) D D 0 8 D D D = DO NOT CONNECT 图. 引脚 LFCSP 封装的 AD AD AD AD 和 AD 的引脚图图. 引脚 LFCSP 封装四方超薄体 (LFCSP_VQ) 尺寸 (CP--) 尺寸单位 :mm Rev. 0

3 AN-80 表 II. 引脚 LFCSP 封装 AD AD AD AD 和 AD 单通道 ADC 的描述引脚编号 AD 位 ADC AD AD AD 位 ADC AD 位 ADC ( 不连接 ) (AD: ) (AD: OE) D0 (LSB) D D0 (LSB) 8 D D D0 (LSB) D D D D D ( 数字输出地 ) ( 数字输出 VDD) D D D 8 D D D D D (MSB) ( 超量程指示 ) ( 数据格式选择和 DCS 模式选择 ) ( 基准电压模式选择, 参见数据手册 ) ( 基准电压输入 / 输出 ) REFB( 差分基准电压 ( )) REFT( 差分基准电压 (+)) ( 模拟电源 ) ( 模拟地 ) VIN+( 模拟输入引脚 (+)) VIN ( 模拟输入引脚 ( )) ( 模拟地 ) ( 模拟电源 ) D (MSB) REFB REFT VIN+ VIN D (MSB) REFB REFT VIN+ VIN Rev. 0

4 AN-80 图. LFCSP-8 封装 AD A 和 A 的引脚图 Rev. 0

5 AN-80 图. 引脚 LFCSP 封装, 四方超薄体 (LFCSP_VQ) (CP--) 尺寸单位 :mm Rev. 0

6 AN-80 表 III. 引脚 LFCSP 封装 AD A 和 A 双通道 ADC 的描述引脚编号 AD 位 ADC A 位 ADC A 位 ADC ( 模拟地 ) VIN+_A( 通道 A 的模拟输入引脚 (+)) VIN _A( 通道 A 的模拟输入引脚 ( )) ( 模拟地 ) ( 模拟电源 ) REFT_A( 通道 A 的差分基准电压 (+)) REFB_A( 通道 A 的差分基准电压 ( )) ( 基准电压输入 / 输出 ) 基准电压模式选择 ( 参见数据手册 ) REFB_B( 通道 B 的差分基准电压 ( )) REFT_B( 通道 B 的差分基准电压 (+)) ( 模拟电源 ) ( 模拟地 ) VIN _B( 通道 B 的模拟输入引脚 ( )) VIN+_B( 通道 B 的模拟输入引脚 (+)) ( 模拟地 ) ( 模拟电源 ) _B( 通道 B 的时钟输入引脚 ) DCS( 占空比稳定器模式引脚 - 高电平有效 ) DFS( 数据输出格式引脚 )( 低电平为偏移二进制, 高电平为二进制补码 ) _B( 通道 B 关断 - 高电平有效 ) OEB_B( 通道 B 输出使能 - 低电平使能通道 B 数据总线, 高电平将输出设置为高阻抗 ) VIN+_A VIN _A REFT_A REFB_A REFB_B REFT_B VIN _B VIN+_B _B DCS DFS _B OEB_B VIN+_A VIN _A REFT_A REFB_A REFB_B REFT_B VIN _B VIN+_B _B DCS DFS _B OEB_B ( 不连接 ) ( 不连接 ) ( 不连接 ) ( 不连接 ) D0_B (LSB) D_B D0_B (LSB) D_B _B D_B 8 D0_B (LSB) DRGND( 数字输出地 ) ( 数字输出 VDD) _B DRGND _B DRGND 0 D_B D_B _B _B _B D_B D_B _B _B _B D_B _B _B _B D_B D_B _B D_B _B D_B D_B _B D_B D_B Rev. 0

7 AN-80 引脚编号 AD 位 ADC A 位 ADC A 位 ADC 8 0 D_B (MSB) _B( 通道 B 的超量程指示 ) DRGND( 数字输出地 ) ( 数字输出 VDD) ( 不连接 ) ( 不连接 ) ( 不连接 ) ( 不连接 ) D_B (MSB) _B D0_A (LSB) D_A D_B (MSB) _B D0_A (LSB) D_A _A D_A D0_A (LSB) _A _A D_A D_A _A 8 _A _A D_A D_A _A _A 0 _A D_A _A _A ( 数字输出 VDD) DRGND( 数字输出地 ) _A D_A D_A _A D_A _A D_A D_A _A D_A D_A 8 0 D_A (MSB) _A( 通道 A 的超量程指示 ) OEB_A( 通道 A 输出使能 - 低电平使能通道 A 数据总线, 高电平将输出设置为高阻抗 ) _A( 通道 A 关断 - 高电平有效 ) MUX_SELECT( 数据多路复用模式 ) SHARED_REF( 低电平 = 独立, 高电平 = 共享 ) _A( 通道 A 的时钟输入引脚 ) ( 模拟电源 ) D_A (MSB) _A OEB_A _A MUX_SELECT SHARED_REF _A D_A (MSB) _A OEB_A _A MUX_SELECT SHARED_REF _A Rev. 0

8 AN-80 或位 ADC 的布局对电路设计师而言, 设计不同引脚排列的唯一差异是考虑未用的数据输出引脚, 这意味着为分配给位至的引脚添加选择性端接, 即最低有效位假设 ADC 输出驱动 DSP 或 FPGA, 用户将电路和布局设计成适应或位分辨率常用方法是将电阻与 ADC 输出串联, 以便端接 PCB 走线, 以及将标称 kω 电阻接地或连接至 DSP 或 FPGA 输入端的 VDD 电阻配置取决于制造商对于所用 FPGA 或 DSP 的建议电阻的使用与否取决于相应位是否使用图显示的是设计示例 BITS 0 BITS DSP, FPGA DATA IN BITS 图. 引脚兼容转换器的灵活设计芯片级封装的 PCB 设计指南芯片级封装 (CP- 和 CP-) 上的引脚焊盘为方形印刷电路板焊盘应比封装引脚焊盘长 0. mm, 宽 0.0 mm 为确保焊点最大, 引脚焊盘应位于电路板焊盘中央芯片级封装的底部有一个居中的裸露焊盘用于散热, 印刷电路板的散热焊盘至少应与裸露焊盘一样大在印刷电路板上, 散热焊盘与焊盘图形内边的间距至少应为 0. mm, 以确保不会发生短路印刷电路板散热焊盘上可以开散热通孔, 以改善封装的散热性能散热通孔应与散热焊盘合为一体, 间距为. mm 通孔直径应在 0. mm 至 0. mm 之间, 通孔管应镀以盎司的铜, 以堵住通孔用户应将印刷电路板散热焊盘连到结束语本应用笔记介绍了单通道和双通道高速 ADC 的常见引脚排列和尺寸, 以及设计师如何利用其引脚兼容特性文中列出了转换器, 并显示了数据输出位差异, 以便用户能够设计出适应不同分辨率和速度的单通道电路板, 从而在不改变布局的前提下更改转换器速度或分辨率, 节省上市时间如果未使用的位需要端接电阻, 可使用 RPU 或 RPD 某些器件从内部端接未使用的位, 不需要外部端接电阻引脚兼容转换器的最灵活设计是用串联端接电阻设计电路板布局, 后接上拉 (RPU) 和下拉 (RPD) 电阻焊盘根据 DSP 或 FPGA 的不同, 如果需要外部端接, 仅使用 RPU 或 RPD 之一, 采用内部端接时则不予使用 8 Rev. 0

专科疾病诊治（二十）

专科疾病诊治（二十） ...1... 11...19...32...43...50...52...53...58...61...64...66...69...84...89...92...95 I ...97... 100... 103... 107... 109 AD...111... 125... 128... 131... 135... 138... 140... 143... 146... 149... 152...