深圳大学光电工程学院 学年度 数字电路实验安排 实验一 (6 学时 ) 基本数字电路 ( 逻辑门, 三态门, 触发器 ) 实验二 (3 学时 ) 实验三 (3 学时 ) 实验四 (6 学时 ) 简单时序电路 计数器 555 时基电路及其应用 选做实验 : 实验 5-13 完成上述

Transcription

1 数字电路 实验指导书 深圳大学光电工程学院

2 深圳大学光电工程学院 学年度 数字电路实验安排 实验一 (6 学时 ) 基本数字电路 ( 逻辑门, 三态门, 触发器 ) 实验二 (3 学时 ) 实验三 (3 学时 ) 实验四 (6 学时 ) 简单时序电路 计数器 555 时基电路及其应用 选做实验 : 实验 5-13 完成上述实验同学在最后一次实验课可选做一实验 ( 可不做 ), 但需提前告知指 导教师, 且不计入成绩. 请提前预习并打印好实验报告, 实验数据测完需老师签字 0-1

3 目录 1 实验要求及注意事项 数字电路实验基本知识 基本实验...4 实验一基本数字电路 实验二简单时序电路 实验三计数器 实验四 555 时基电路及其应用 选作部分...X-1 实验五 TTL HC 和 HCT 器件的参数测试... X-1 实验六数据选择器和译码器... X-4 实验七全加器构成及测试... X-6 实验八组合逻辑中的冒险现象... X-8 实验九四相时钟分配器... X-10 实验十 A/D 转换器实验...X-12 实验十一 D/A 转换器实验... X-15 4 综合性实验...X-18 实验十二多路智力竞赛抢答器设计... X-18 实验十三数字钟电路设计... X-20 5 附录常用实验器件引线图...F-1 1 四 2 输入正与非门 74LS00... F-1 2 六反相器 74LS04... F-1 3 四 2 输入或非门 74LS28... F 与或非门 74LS54... F-2 5 双 JK 触发器 ( 带清零端 )74LS73...F-2 6 双 D 触发器 ( 带预置和清零端 )74LS74... F-3 7 四 2 输入异或门 74LS86... F-3 8 三态输出的四总线缓冲门 74LS F-3 9 2:4 线译码器 / 分配器 74LS F-4 10 双 4-1 线数据选择器 / 多路开关 74LS153...F-4 11 同步十进制计数器 74LS F 译码器 / 驱动器 74LS48...F 线优先编码器 74LS148...F-6 14 十进制计数器 74LS90... F-6 15 RS 触发器 74LS F-6 0-2

4 1 实验要求及注意事项 1 实验前必充分预习实验内容, 做到思路清晰, 实验任务明确 2 实验时认真阅读实验指导书, 按电路原理图正确连接实验导线, 仔细检查无误, 方可通电实验 3 实验中多注意观察, 如有元器件冒烟 发烫或有异味等应立即关断电源, 报告实验老师, 待找出原因 排除故障后才能重新实验 4 实验中须更改连线, 必须切断电源后才能进行 5 实验中应仔细观察实验现象, 认真记录实验结果 数据 波形 分析正确与否 6 实验结束关闭电源, 拔除电源插头, 并将仪器设备 工具 导线等按规定整理好 1

5 2 数字电路实验基本知识 一 数字集成电路封装中 小规模数字 IC 中最常用的是 TTL 电路和 CMOS 电路 TTL 器件型号以 74( 或 54) 作前缀, 称为 74/54 系列, 如 74LS10 74LS181 54S86 等 中 小规模 CMOS 数字集成电路主要是 4XXX/45XX(X 代表 0 9 的数字 ) 系列, 高速 CMOS 电路 HC(74HC 系列 ), 与 TTL 兼容的高速 CMOS 电路 HCT(74HCT 系列 ) TTL 电路与 CMOS 电路各有优缺点, TTL 速度高,CMOS 电路功耗小 电源范围大 抗干扰能力强 由于 TTL 在世界范围内应用很广, 所以在数字电路教学实验中, 我们主要使用 TTL74 系列电路作为实验用器件, 采用单一 +5V 作为供电电源 数字 IC 器件有多种封装形式 为了教学实验方便, 实验中所用的 74 系列器件封装选用双列直插式 图 1 是双列直插封装的正面示意图 双列直插封装有以下特点 : 图 1 DIP 双列直插式封装图图 2 PLCC 封装图 1 从正面( 上面 ) 看, 器件一端有一个半圆的缺口, 这是正方向的标志 缺口左边的引脚号为 1, 引脚号按逆时针方向增加 图 1 中的数字表示引脚号 双列直插封装 IC 引脚数有 等若干种 2 双列直插器件有两列引脚 引脚之间的间距是 2.54 毫米 两列引脚之间的距离有宽 (15.24 毫米 ) 窄 (7.62 毫米 ) 两种 两列引脚之间的距离能够少做改变, 引脚间距不能改变 将器件插入实验板上的插座中去, 从插座中拔出时要小心, 不要将器件引脚搞弯或折断 3 74 系列器件一般左下角的最后一个引脚是 GND, 右上角的引脚是 VCC 例如,14 引脚器件引脚 7 是 GND, 引脚 14 是 VCC ;20 引脚器件引脚 10 是 GND, 引脚 20 是 VCC 但也有一些例外, 例如 16 引脚的双 JK 触发器 74LS76, 引脚 13( 不是引脚 8) 是 GND, 引脚 5( 不是引脚 16) 是 VCC 所以使用集成电路器件时要先看清它的引脚图, 找对电源和地, 避免因接线错误造成器件损坏 数字电路综合实验中, 使用的复杂可编程逻辑器件 EPM7032 是 44 引脚的 PLCC(Plastic Leaded Chip Carrier) 封装, 图 2 是封装正面图 器件上的小圆圈指示引脚 1, 引脚号按逆时针方向增加, 引脚 2 在引脚 1 的左边, 引脚 44 在引脚 1 的右边 EPM7032 有多个电源引脚号 地引脚号, 器件的缺角要对准插座的缺角 PLCC 封装器件管脚较多拔出时应更加小心, 2

6 可以使用专门的起拔器, 也可以使用镊子从对角缝隙轻轻拔出 实验设备上的接线端上的接线采用自锁紧插头 插孔 ( 插座 ) 使用自锁紧插头 插孔接线时, 首先把插头插进插孔中, 然后将插头按顺时针方向轻轻一拧则锁紧 拔出插头时, 首先按逆时针方向轻轻拧一下插头, 使插头和插孔之间松开, 然后将插头从插孔中拔出 不要使劲拔插头, 以免损坏插头和连线 必须注意, 不能带电插 拔器件 插 拔器件只能在关断电源的情况下进行 三 数字电路测试及故障查找 排除设计好一个数字电路后, 要对其进行测试, 以验证设计是否正确 测试过程中, 发现问题要分析原因, 找出故障所在, 并解决它 数字电路实验也遵循这些原则 1 数字电路测试数字电路测试大体上分为静态测试和动态测试两部分 静态测试指的是, 给定数字电路若干组静态输入值, 测试数字电路的输出值是否正确 数字电路设计好后, 在实验台上连接成一个完整的线路 把线路的输入接逻辑开关输出, 线路的输出接逻辑状态指示灯, 按功能表或状态表的要求, 改变输入状态, 观察输入和输出之间的关系是否符合设计要求 静态测试是检查设计是否正确, 接线是否无误的重要一步 在静态测试基础上, 按设计要求在输入端加动态脉冲信号, 观察输出端波形是否符合设计要求, 这是动态测试 有些数字电路只需进行静态测试即可, 有些数字电路则必须进行动态测试 一般地说, 时序电路应进行动态测试 2 数字电路的故障查找和排除在数字电路实验中, 出现问题是难免的 重要的是分析问题, 找出出现问题的原因, 从而解决它 一般地说, 有四个方面的原因产生问题 ( 故障 ): 器件故障 接线错误 设计错误和测试方法不正确 在查找故障过程中, 首先要熟悉经常发生的典型故障 (1) 器件故障器件故障是器件失效或器件接插问题引起的故障, 表现为器件工作不正常 不言而喻, 器件失效肯定会引起工作不正常, 这需要更换一个好器件 器件接插问题, 如管脚折断或者器件的某个 ( 或某些 ) 引脚没插到插座中等, 也会使器件工作不正常 对于器件接插错误有时不易发现, 需仔细检查 判断器件失效的方法是用集成电路测试仪测试器件 需要指出的是, 一般的集成电路测试仪只能检测器件的某些静态特性 对负载能力等静态特性和上升沿 下降沿 延迟时间等动态特性, 一般的集成电路测试仪不能测试 测试器件的这些参数, 须使用专门的集成电路测试仪 (2) 接线错误接线错误是最常见的错误 据有人统计, 在教学实验中, 大约百分之七十以上的故障是由接线错误引起的 常见的接线错误包括忘记接器件的电源和地 ; 连线与插孔接触不良 ; 连线经多次使用后, 有可能外面塑料包皮完好, 但内部线断 ; 连线多接 漏接 错接 ; 连线过长 过乱造成干扰 接线错误造成的现象多种多样, 例如器件的某个功能块不工作或工作不正常, 器件不工作或发热, 电路中一部分工作状态不稳定等 解决方法大致包括 : 熟悉所用器件的功能及其引脚号, 知道器件每个引脚的功能 ; 器件的电源和地一定要接对 接好 ; 检查连线和插孔接触是否良好 ; 检查连线有无错接 多接 漏接 ; 检查连线中有无断线 最重要的是接线前要画出接线图, 按图接线, 不要凭记忆随想随接 ; 接线要规范 整齐, 尽量走直线 短线, 以免引起干扰 (3) 设计错误设计错误自然会造成与预想的结果不一致 原因是对实验要求没有吃透, 或者是对所用器件的原理没有掌握 因此实验前一定要理解实验要求, 掌握实验线路原理, 精心设计 初始设计完成后一般应对设计进行优化 最后画好逻辑图及接线图 3

7 (4) 测试方法不正确如果不发生前面所述三种错误, 实验一般会成功 但有时测试方法不正确也会引起观测错误 例如, 一个稳定的波形, 如果用示波器观测, 而示波器没有同步, 则造成波形不稳的假象 因此要学会正确使用所用仪器 仪表 在数字电路实验中, 尤其要学会正确使用示波器 在对数字电路测试过程中, 由于测试仪器 仪表加到被测电路上后, 对被测电路相当于一个负载, 因此测试过程中也有可能引起电路本身工作状态的改变, 这点应引起足够注意 不过, 在数字电路实验中, 这种现象很少发生 当实验中发现结果与预期不一致时, 千万不要慌乱 应仔细观测现象, 冷静思考问题所在 首先检查仪器 仪表的使用是否正确 在正确使用仪器 仪表的前提下, 按逻辑图和接线图逐级查找问题出现在何处 通常从发现问题的地方, 一级一级向前测试, 直到找出故障的初始发生位置 在故障的初始位置处, 首先检查连线是否正确 前面已说过, 实验故障绝大部分是由接线错误引起的, 因此检查一定要认真 仔细 确认接线无误后, 检查器件引脚是否全部正确插进插座中, 有无引脚折断 弯曲 错插问题以及实验板器件插接端与引出端是否有断路或旁接现象 确认无上述问题后, 取下器件测试, 以检查器件好坏, 或者直接换一个好器件 如果器件和接线都正确, 则需考虑设计问题 3 基本实验 4

8 深圳大学实验报告 课程名称 : 数字电子技术 实验项目名称 : 基本数字电路 ( 实验一 ) 学院 : 光电工程学院 专业 : 授课教师 : 实验指导教师 : 报告人 : 学号 : 实验时间 : 实验报告提交时间 : 教务处制 1-1

9 实验一 基本数字电路 一 实验目的 1.1 掌握 TTL 与非门 与或门和异或门输入与输出之间的逻辑关系 1.2 熟悉 TTL 中 小规模集成电路的外型 管脚和使用方法 2.1 掌握三态门逻辑功能和使用方法 2.2 掌握三态门构成总线的特点和方法 2.3 初步学会用示波器测量简单的数字波形 3.1 掌握 RS 触发器 D 触发器 JK 触发器的工作原理 3.2 学会正确使用 RS 触发器 D 触发器 JK 触发器 二 实验所用器件和仪表 1.1 二输入四与非门 74LS00 1 片 1.2 二输入四或非门 74LS28 1 片 1.3 二输入四异或门 74LS86 1 片 2.1 二输入四与非门 74LS00 1 片 2.2 三态输出的四总线缓冲门 74LS125 1 片 2.3 万用表 2.4 示波器 3.1 四 2 输入与非门 74LS00 1 片 3.2 双 D 触发器 74LS74 1 片 3.3 双 JK 触发器 74LS73 1 片 三 实验内容 1.1 测试二输入四与非门 74LS00 一个与非门的输入和输出之间的逻辑关系 1.2 测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系 1.3 测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系 LS125 三态门的输出负载为 74LS00 的一个与非门输入端 74LS00 同一个与非门的另一个输入端接低电平, 测试 74LS125 三态门三态输出 高电平输出 低电平输出的电压值 同时测试 74LS125 三态输出时 74LS00 输出值 LS125 三态输出负载为 74LS00 的一个与非门输入端 74LS00 同一个与非门的另一个输入端接高电平, 测试 74LS125 三态门三态输出 高电平输出 低电平输出的电压值 同时测试 74LS125 三态输出时 74LS00 输出值 2.3 用 74LS125 两个三态门输出构成一条总线 使两个控制端一个为低电平, 另一个为高电平 一个三态门的输入接 100kHZ 信号, 另一个三态门的输入接 10kHZ 信号 用示波器观察三态门的输出 3.1 用 74LS00 构成一个 RS 触发器,R S 端接逻辑开关输出,Q Q 端接逻辑状态指示灯, 改变 R S 的电平, 观察现象并记录 Q Q 的值 3.2 双 D 触发器 74LS74 中一个触发器功能测试 (1) 将 CLR( 复位 ) RP( 置位 ) 引脚接实验板上逻辑开关输出,Q Q 引脚接逻辑状态显示灯, 改变 CLR RP 的电平, 观察现象并记录 Q Q 的值 (2) 在步骤 (1) 的基础上, 置 CLR RP 引脚为高电平,D( 数据 ) 引脚接逻辑开关输出, CK( 时钟 ) 引脚接单次脉冲 在 D 为高电平和低电平的情况, 分别按单次脉冲按钮, 观察现象并记录 Q Q 的值 1-1

10 (3) 在步骤 (1) 的基础上, 将 D 引脚接 1kHz 脉冲源,CK 引脚端接 10kHz 脉冲源, 用示波器同时观察 D 端和 CK 端的波形, 并记录 ; 同时观察 D 端 Q 端的波形并记录分析原因 3.3 制定对双 JK 触发器 74LS73 中一个 JK 触发器的测试方案, 并进行测试 四 实验提示 1.1 将被测器件插入实验箱上的 14 脚插座中 1.2 将器件的引脚 7 与实验箱的 地 (GND) 连接, 将器件的引脚 14 与实验箱的 +5V 连接 1.3 用实验箱的逻辑开关输出作为被测器件的输入 按入或弹出逻辑开关, 则改变器件的输入电平 1.4 将被测器件的输出引脚与实验箱上的逻辑状态显示灯连接 指示灯亮红色表示输出电平为 1, 指示灯亮绿色表示输出电平为 三态门 74LS125 的控制端 EN 为低电平有效 2.2 用实验板上的逻辑开关输出作为被测器件的输入 按入或弹出开关, 则改变器件的输入电平 LS73 引脚 11 是 GND, 引脚 4 是 Vcc 五 实验接线图 步骤及实验结果 74LS00 中包含 4 个二与非门,74LS28 中包含 4 个二或非门,74LS86 中包含 4 个二异 或门, 下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果 测试其它逻辑门时的接 线图与之类似 测试时各器件的引脚 7 接地, 引脚 14 接 +5V 图中的 K1 K2 是逻辑开关 输出,LED0 是逻辑状态显示灯 1.1 测试 74LS00 逻辑关系接线图及测试结果 输 入 输 出 引脚 1 引脚 2 引脚 3 L L L H H L H H 图 1.1 测试 74LS00 逻辑关系接线图表 LS00 真值表 1.2 测试 74LS28 逻辑关系接线图及测试结果 输 入 输 出 引脚 2 引脚 3 引脚 1 L L L H H L H H 图 1.2 测试 74LS28 逻辑关系接线图 表 LS28 真值表 1-2

11 1.3 测试 74LS86 逻辑关系接线图及测试结果 输 入 输 出 引脚 1 引脚 2 引脚 3 L L L H H L H H 图 1.3 测试 74LS86 逻辑关系接线图表 LS86 真值表 2.1 实验内容 1 和内容 2 接线图 图 1.4 实验内容 1 和内容 2 接线图图中 K1 K2 和 K3 是逻辑开关输出, 电压表指示电压测量点 按入或弹出逻辑开关 K3 K2 K1, 则改变 74LS00 一个与非门输入端 74LS125 三态门控制端 三态门输入端的电平 1 当 74LS00 引脚 2 为低电平时, 测试 74LS125 引脚 3 和 74LS00 引脚 3, 结果如下 : 2.2 当 74LS00 引脚 2 为高电平时, 测试 74LS125 引脚 3 和 74LS00 引脚 3, 结果如下 : 1-3

12 用三态门构成总线接线图 K1 CP1 2 3 UA 7 4LS1 25 K2 OUT CP2 5 6 图 1.5 UB 三态门构成总线 结果 : 3.1 RS 触发器的接线图 测试步骤 测试结果 图 1.6 是 RS 触发器实验接线图, 图中 K1 K2 是逻辑开关输出,LED0 LED1 是逻辑状态指示灯 当 R 和 S 为如下取值时, 触发器的结果 (Q 和 Q ) 分别为 : (1) R=0, S=1, (2) R=1, S=1, (3) R=1, S=0, (4) R=1, S=1, (5) R=0, S=0, 1-4

13 10k R 1D C1 S 5 6 LED1 LED2 R 输入输出 S 0 0 图 1.6 RS 触 0 1 发器测试接线图 1 0 时序电路的值 1 1 与测试顺序有关, 应引起注意 根据 测试结果, 得出 RS 触发器的真值表如下 : 表 1.4 RS 触发器真值表 Q Q 根据触发器的定义, Q 和 Q 应互补, 因此 R=0, S=0 是非法状态 3.2 D 触发器接线图 测试步骤 测试结果 UA 74LS74 K2 K1 图 LS74 测试图 1 图 LS74 测试图 2 图 1.7 和图 1.8 是测试 D 触发器的接线图,K1 K2 K3 是逻辑开关输出,LED1 LED2 是逻辑状态指示灯,AK1 是单脉冲按钮,1kHz 10kHz 是时钟脉冲源, 测 Q 与 Q, 测试步骤及结果如下 : (1)CLR=0,PR=1, 测得 (2)CLR=1,PR=1, 测得 1-5

14 (3)CLR=1,PR=0, 测得 (4)CLR=1,PR=1, 测得 (5)CLR=0,PR=0, 测得 (6)CLR=1,PR=1,D=1,CK 接单脉冲, 按单脉冲按钮, 测得 (7)CLR=1,PR=1,D=0,CK 接单脉冲, 按单脉冲按钮, 测得 (8)CLR=1,PR=1,D 接 Q,CK 接 10kHz, 测得 Q 端波形如下 : (9) 在示波器上同时观测 Q CK 的波形, 观测到 Q 的波形只在 CK 的才发生变化 (10) 根据上述测试, 得出 D 触发器的功能表如下 : 输入输出 RP CLR CLK D Q L H X X H L X X L L X X H H H H H L H H L X 表 1.5 D 触发器 74LS74 真值表 3.3 双 JK 触发器 74LS73 中一个触发器的功能测试方案 (1)74LS73 功能测试接线图如下 : K1 K2 K3 是逻辑开关输出,LED0 LED1 是逻辑状态指示灯,AK1 是按单脉冲按钮, 100kHz 是时钟脉冲源 74LS73 引脚 4 接 +5V 引脚 11 接地, 测 Q 与 Q (2)CLR=0, 测得 (3)CLR=1,J=0,K=0, 按单脉冲按钮 AK1, 测得 (4)CLR=1,J=1,K=0, 按单脉冲按钮 AK1, 测得 (5)CLR=1,J=0,K=0, 按单脉冲按钮 AK1, 测得 (6)CLR=1,J=0,K=1, 按单脉冲按钮 AK1, 测得 (7)CLR=1,J=0,K=0, 按单脉冲按钮 AK1, 测得 (8)CLR=1,J=1,K=1, 按单脉冲按钮 AK1, 测得 Q 1-6

15 图 LS73 测试图 1 图 LS73 测试图 2 (9)CLR=1,J=1,K=1,CK 接 100kHz 脉冲源, 示波器显示出波形如下 : (10) 根据以上的测试, 得出 74LS73 真值表如下 : 输入输出 清零时钟 J K Q L X X X H L L H H L H L H H H H H X X 表 1.6 JK 触发器 74LS73 真值表 Q 六 实验数据处理及总结 1.1 分别测试三个门的逻辑关系, 整理实验数据, 分析实验结果 1.2 分析实验中出现的问题的原因 2.1 将实验数据与真值表比较, 确认三态门特性功能 2.2 分析实验中出现的问题的原因 3.1 将实验数据与真值表比较, 确认触发器功能 3.2 分析实验中出现的问题的原因 1-7

16 实验过程与结果记录 : 要求 : 如实记录实验过程和实验结果, 数据表格 图像应有相应的文字说明 1-8

17 实验结果分析及思考题 : 要求 : 对实验结果进行计算和分析, 回答实验讲义或实验现场遇到的思考题 1-9

18 实验收获 : 要求 : 简要阐述实验的收获, 或对实验提出自己的意见和建议 指导教师批阅意见 :( 在相应栏目中打 ) 预习情况实验过程报告撰写 评价等级 掌握实验原理和实验要求 实验态度 动手能力和团队协作能力 如实记录实验过程 正确记录实验结果并有适当的文字说 对实验结果进行适当的分析并回答思 总体 评价 明 考题 好 中 差 成绩评定 : 指导教师签字 : 年月日 备注 : 注意事项 : 实验过程与结果记录 实验结果分析及思考题两项应实事求是按照实验过程的具体操作 实验观察到的现象以及记录的数据或图像撰写, 对实验结果进行适当的分析, 并回答实验讲义上的思考题和指导教师现场提出的思考题 1-10

19 深圳大学实验报告 课程名称 : 数字电子技术 实验项目名称 : 简单时序电路 ( 实验二 ) 学院 : 光电工程学院 专业 : 授课教师 : 实验指导教师 : 报告人 : 学号 : 实验时间 : 实验报告提交时间 : 教务处制

20 实验二 简单时序电路 一 实验目的掌握简单时序电路的分析 设计 测试方法 二 实验所用器件和仪表 1 双 JK 触发器 74LS73 2 片 2 双 D 触发器 74LS74 2 片 3 四 2 输入与非门 74LS00 1 片 4 示波器 1 台 三 实验内容 1 双 D 触发器 74LS74 构成的二进制计数器 ( 分频器 ) (1) 按下图接线,CLR 接逻辑开关输出,LED 接逻辑状态指示 图 2.1 D 触发器 74LS74 构成的二进制计数器 (2) 使 CLR=0, 将 Q0 Q1 Q2 Q3 复位 (3) 由 CLK 端输入单脉冲, 测试并记录 Q0 Q1 Q2 Q3 的状态 (4) 由 CLK 端输入连续脉冲, 观察 Q0 Q1 Q2 Q3 的波形 2 用 2 片 74LS73 构成一个二进制计数器, 重做内容 1 的实验 3 异步十进制计数器 (1) 按图 2.2 构成一个十进制计数器,CLR 接逻辑开关输出,LED 接逻辑状态指示 (2) 将 Q0 Q1 Q2 Q3 复位 (3) 由时钟端 CLK 输入单次脉冲, 测试并记录 Q0 Q1 Q2 Q3 的状态 (4) 由时钟端 CLK 输入连续脉冲, 观察 Q0 Q1 Q2 Q3 的波形 图 2.2 异步十进制计数器 2-1

21 4 自循环计数器 (1) 用双 D 触发器 74LS74 构成一个四位自循环计数器 方法是第一级的 Q 端接第二级的 D 端, 依次类推, 最后第四级的 Q 端接第一级的 D 端 四个 D 触发器的 CLK 端连接在一起, 然后接单脉冲时钟 (2) 将触发器 Q0 置 1,Q1 Q2 Q3 清零 按单脉冲按钮, 观察并记录 Q0 Q1 Q2 Q3 的值 四 实验提示 1 74LS73 引脚 11 是 GND, 引脚 4 是 V CC 2 D 触发器 74LS74 是上升沿触发,JK 触发器 74LS73 是下降沿触发 五 实验接线及测试结果 1 D 触发器接线图及测试结果 (1) 接线图 图 LS74 构成二进制计数器接线图图中,K1 是逻辑开关,AK1 是单次按钮,LED0 LED1 LED2 LED3 是逻辑状态指示灯 (2) 置 K1 为低电平, 四个逻辑状态指示灯为绿色, 表示 Q 3 Q 2 Q 1 Q 0 为 0000 (3) 置 K1 为高电平, 按单次脉冲 AK1,Q 3 Q 2 Q 1 Q 0 的值变化如下 : Q3 Q2 Q1 Q0 表 LS74 构成的计数器状态转移表 2-2

22 (4) 将 CLK 端该接为 100kHz 连续脉冲信号, 用示波器观察 Q0 Q1 Q2 Q3 波形, 画出计数器在连续脉冲信号下 Q0 Q1 Q2 Q3 的波形图如下 : (5) 这是一个计数器 2 JK 触发器计数器接线图及测试结果 (1)JK 触发器计数器接线图 图 LS73 构成二进制计数器接线图图中,K1 是逻辑开关输出,AK1 是单次脉冲按钮,LED0 LED1 LED2 LED3 是逻辑状态指示灯 (2) 置 K1 为低电平, 四个逻辑状态指示灯为绿色, 表示 Q3Q2Q1Q0 为 0000 (3) 置 K1 为高电平, 按单次脉冲按钮 AK1,Q3Q2Q1Q0 的变化如下表 : Q3 Q2 Q1 Q0 表 LS73 构成的计数器状态转移表 2-3

23 (4) 将接 CLK 端的单次脉冲信号改接为 100kHz 连续脉冲, 用示波器观察 Q0 Q1 Q2 Q3 波形, 画出在连续脉冲下 Q0 Q1 Q2 Q3 的波形图如下 : 74LS73 构成的计数器波形图 3 异步十进制计数器接线图及测试结果 (1) 接线图 图 2.7 异步十进制计数器接线图图中,K1 是逻辑开关输出,AK1 是单次脉冲按钮,LED0 LED1 LED2 LED3 是逻辑状态指示灯 (2) 置 K1 为低电平, 四个逻辑状态指示灯为绿色, 表示 Q3Q2Q1Q0 为 0000 (3) 置 K1 为高电平, 按单次脉冲按钮 AK1,Q3Q2Q1Q0 的变化如下表 : Q3 Q2 Q1 Q0 表 2.3 异步十进制计数器状态转移表 2-4

24 (4) 将接 CLK 端的单次脉冲信号改接为 100kHz 连续脉冲, 用示波器观察 Q0 Q1 Q2 Q3 波形, 画出在连续脉冲下 Q0 Q1 Q2 Q3 的波形图如下 : 4 自循环计数器接线图及测试结果 (1) 接线图 图 2.9 自循环计数器接线图图中,K1 K2 是逻辑开关输出,AK1 是单次脉冲按钮,LED0 LED1 LED2 LED3 是逻辑状态指示灯 (2) 置 K1 为低电平,K2 为高电平, 四个逻辑状态指示灯亮绿色, 表示 Q3Q2Q1Q0 为 0000 (3) 置 K1 为高电平,K2 为低电平,LED0 灯亮红色, 其它亮绿色, 表示 Q3Q2Q1Q0 为 0001 (4) 置 K1 K2 为高电平, 按单次脉冲按钮 AK1,Q3Q2Q1Q0 的值变化表如下 : Q3 Q2 Q1 Q0 表 2.4 自循环计数器状态转移表 (5) 自启动判断, 反复开关电源, 每开一次电源, 分别按下单次触发脉冲, 记录状态变化情况, 确认该电路能否自启动 六 实验数据处理及总结 2-5

25 1 整理实验数据, 分析各种计数器波形图 2 分析实验中出现的问题的原因 2-6

26 实验过程与结果记录 : 要求 : 如实记录实验过程和实验结果, 数据表格 图像应有相应的文字说明 2-7

27 实验结果分析及思考题 : 要求 : 对实验结果进行计算和分析, 回答实验讲义或实验现场遇到的思考题 2-8

28 实验收获 : 要求 : 简要阐述实验的收获, 或对实验提出自己的意见和建议 指导教师批阅意见 :( 在相应栏目中打 ) 预习情况实验过程报告撰写 评价等级 掌握实验原理和实验要求 实验态度 动手能力和团队协作能力 如实记录实验过程 正确记录实验结果并有适当的文字说 对实验结果进行适当的分析并回答思 总体 评价 明 考题 好 中 差 成绩评定 : 指导教师签字 : 年月日 备注 : 注意事项 : 实验过程与结果记录 实验结果分析及思考题两项应实事求是按照实验过程的具体操作 实验观察到的现象以及记录的数据或图像撰写, 对实验结果进行适当的分析, 并回答实验讲义上的思考题和指导教师现场提出的思考题 2-9

29 2-10

30 深圳大学实验报告 课程名称 : 数字电子技术 实验项目名称 : 计数器 ( 实验三 ) 学院 : 光电工程学院 专业 : 授课教师 : 实验指导教师 : 报告人 : 学号 : 实验时间 : 实验报告提交时间 : 教务处制

31 实验三 计数器 一 实验目的 1 掌握计数器 74LS162 的功能 2 掌握计数器的级联方法 3 熟悉任意模计数器的构成方法 4 熟悉数码管的使用 二 实验说明计数器器件是应用较广的器件之一, 它有很多型号, 各自完成不同的功能, 可根据不同的需要选用 本实验选用 74LS162 做实验器件 74LS162 引脚图见附录 74LS162 是十进制 BCD 同步计数器 Clock 是时钟输入端, 上升沿触发计数触发器翻转 允许端 P 和 T 都为高电平时允许计数, 允许端 T 为低时禁止 Carry 产生 同步预置端 Load 加低电平时, 在下一个时钟的上升沿将计数器置为预置数据端的值 清除端 Clear 为同步清除, 低电平有效, 在下一个时钟的上升沿将计数器复位为 0 74LS162 的进位位 Carry 在计数值等于 9 时, 进位位 Carry 为高, 脉宽是 1 个时钟周期, 可用于级联 三 实验所用器件和仪器 1 同步 4 位 BCD 计数器 74LS162 2 片 2 二输入四与非门 74LS00 1 片 3 示波器 四 实验内容 1 用 1 片 74LS162 和 1 片 74LS00 采用复位法构一个模 7 计数器 用单脉冲做计数时钟, 观测计数状态, 并记录 用连续脉冲做计数时钟, 观测并记录 Q D,Q C,Q B,Q A 的波形 2 用 1 片 74LS162 和 1 片 74LS00 采用置位法构一个模 7 计数器 用单脉冲做计数时钟, 观测并记录 Q D,Q C,Q B,Q A 的波形 3 用 2 片 74LS162 和 1 片 74LS00 构成一个模 60 计数器 2 片 74LS162 的 Q D,Q C,Q B,Q A 分别接两个译码显示的 D,B,C,A 端 用单脉冲做计数时钟, 观测数码管数字的变化, 检验设计和接线是否正确 五 实验接线及测试结果 1 复位法构成的模 7 计数器接线图及测试结果 (1) 复位法构成的模 7 计数器接线图 图 3.1 复位法 7 进制计数器接线图 1 图 3.2 复位法 7 进制计数器接线图 2 3-1

32 图中,AK1 是按单脉冲按钮,LED0,LED1,LED2 和 LED3 是逻辑状态指示灯,100kHz 是连续脉冲源 (2) 按单脉按钮 AK1,Q D,Q C,Q B,Q A 的值变化如下 : Q D Q C Q B Q A 表 3.1 置位法 7 进制计数器状态转移表 (3) 将时钟端 CK 改接 100kHz 连续脉冲信号,( 见图 9.2) 用示波器观测 Q D,Q C,Q B,Q A 并在连续计数时钟下 Q D,Q C,Q B, 和 Q A 的波形图如图 3.3: 图 3.3 复位法 7 进制计数器状态波形图 2 置位法模 7 计数器接线图及测试结果 (1) 置位法模 7 计数器接线图 图 3.4 置位法 7 进制计数器接线图 1 图 3.5 置位法 7 进制计数器接线图 2 图中,AK1 是按单脉冲按钮,LED0,LED1,LED2 和 LED3 是逻辑状态指示灯图中,H L 分别为高电平 低电平接逻辑开关输出,100kHz 是连续脉冲源信号 (1) 按单脉冲按钮 AK1,Q D,Q C,Q B,Q A 的值变化如下 : 表 3.2 置位法模 7 计数器状态转移表 Q D Q C Q B Q A 3-2

33 (2) 将时钟端 CK 改接 100kHz 连续脉冲信号,( 见图 3.5) 用示波器观测 Q D,Q C,Q B,Q A 并在连续计数时钟下 Q A,Q B,Q C 和 Q D 的波形图如图 3.6: 图 模 60 计数器接线图 (1) 复位法模 60 计数器接线图 置位法模 7 计数器波形图 图 3.7 复位法模 60 计数器接线图图中, A B C D 是译码显示的数据输入端,AK1 是单脉冲按钮 (2) 置位法模 60 计数器接线图 3-3

34 图 3.8 置位法模 60 进制计数器接线图图中, A B C D 是译码显示的数据输入端,AK1 是单脉冲按钮 图中 接地, 观察单脉冲出发时计数器输出变化情况, 分析其动作原理 六 设计部分 1 自拟 100 进制计数器实验内容及实验步骤 七 实验数据处理及总结 1 整理实验数据, 分析实验波形 2 分析实验中出现的问题的原因 3-4

35 实验过程与结果记录 : 要求 : 如实记录实验过程和实验结果, 数据表格 图像应有相应的文字说明 3-5

36 实验结果分析及思考题 : 要求 : 对实验结果进行计算和分析, 回答实验讲义或实验现场遇到的思考题 3-6

37 实验收获 : 要求 : 简要阐述实验的收获, 或对实验提出自己的意见和建议 指导教师批阅意见 :( 在相应栏目中打 ) 预习情况实验过程报告撰写 评价等级 掌握实验原理和实验要求 实验态度 动手能力和团队协作能力 如实记录实验过程 正确记录实验结果并有适当的文字说 对实验结果进行适当的分析并回答思 总体 评价 明 考题 好 中 差 成绩评定 : 指导教师签字 : 年月日 备注 : 注意事项 : 实验过程与结果记录 实验结果分析及思考题两项应实事求是按照实验过程的具体操作 实验观察到的现象以及记录的数据或图像撰写, 对实验结果进行适当的分析, 并回答实验讲义上的思考题和指导教师现场提出的思考题 3-7

38 3-8

39 深圳大学实验报告 课程名称 : 数字电子技术 实验项目名称 : 555 时基电路及其应用 ( 实验四 ) 学院 : 光电工程学院 专业 : 授课教师 : 实验指导教师 : 报告人 : 学号 : 实验时间 : 实验报告提交时间 : 教务处制

40 实验四 555 时基电路及其应用 一 实验目的 1 熟悉 555 型集成时基电路结构 工作原理及其特点 2 掌握 555 型集成时基电路的基本应用 二 实验原理集成时基电路又称为集成定时器或 555 电路, 是一种数字 模拟混合型的中规模集成电路, 应用十分广泛 它是一种产生时间延迟和多种脉冲信号的电路, 其电路类型有双极型和 CMOS 型两大类, 二者的结构与工作原理类似 几乎所有的双极型产品型号最后的三位数码都是 555 或 556: 所有的 CMOS 产品型号最后四位数码都是 7555 或 7556, 二者的逻辑功能和引脚排列完全相同, 易于互换 555 和 7555 是单定时器 556 和 7556 是双定时器 双极型的电源电压 V CC =+5V--+15V, 输出的最大电流可这 200mA,CMOS 型的电源电压为 V 电路的工作原理 图 电路内部框图 555 电路的内部电路组成如图 4.1 所示 它含有两个电压比较器, 一个基本 RS 触发器, 一个放 电开关管 T, 比较器的参考电压由三只 5KΩ 的电阻器构成的分压器提供 它们分别使高电平比较器 A 1 的同相输入端和低电平比较器 A 2 的反相输入端的参考电平为 2/3V CC 和 1/3V CC A 1 与 A 2 的输出端控 制 RS 触发器状态和放电管开关状态 当输入信号自 6 端输入并超过参考电平 2/3 V CC 时, 触发器复位,555 的输出端 3 端输出低电平, 同时放电开关管导通 当输入信号自 2 端输入并低于时, 触发器置位,555 的 3 端输出高电平, 同时放电开关管截止 4-1

41 图 电路引脚图 R d 是复位端 (4 端 ), 当 R d =0 时,555 输出低电平 平时 R d 端开路或接 V CC VC 是控制电 压端 (5 端 ), 平时输出 2/3 V CC 作为比较器 A 1 的参考电平, 当 5 端外接一个输入电压, 即改变了比较器的参考电平, 从而实现对输出的另一种控制, 在不接外加电压时, 通常接一个 0.01uF 的电容器 到地, 起滤波作用, 以消除外来的干扰, 以确保参考电平的稳定 T 为放电管, 当 T 导通时, 给接于 7 端的电容器提供低阻放电通路 555 定时器主要是与电阻 电容构成充放电电路, 并由两个比较器来检测电容器上的电压, 以 确定输出电平的高低和放电开关管的通断 利用它可以构成从微秒到数十分钟的延时电路 单稳态 触发器 多谐振荡器 施密特触发器等脉冲产生或波形变换电路 定时器的典型应用 (1) 构成单稳态触发器由 555 定时器和外接定时元件 R C 构成的单稳态触发器, 稳态时 555 电路输入端处于电源电平 内部放电开关管 T 导通, 输出端为低电平, 当有一个外部负脉冲触 发信号经 C 1 加到 2 端时, 并使 2 端电位瞬时低于 1/3V CC, 低电平比较器动作, 单稳态电路即开始一个暂态过程, 电容 C 开始充电,V C 按指数规律增长 当 V C 充电到 2/3 V CC 时, 高电平比较器动作, 比较器 A 1 翻转, 输出 V 0 从高电平返回低电平, 放电开关管 T 重新导通, 电容 C 上的电荷很快经放电 开关管放电, 暂态结束, 恢复稳态 电路图如图 4.2, 波形如图 4.3 所示 图 4.2 单稳态触发器电路图 图 4.3 单稳态触发器波形图 暂稳态的持续时间 t w ( 即为延时时间 ) 决定于外接元件 R C 值的大小 t w =1.1RC 通过改变 R C 的大小, 可使延时时间在几个微秒到几十分钟之间变化 4-2

42 (2) 构成多谐振荡器电路图 波形图如图 11.4(a)(b), 由 555 定时器和外接元件 R 1 R 2 C 构成多谐振荡器 电路没有稳态, 仅存在两个暂稳态, 电路亦不需要外加触发信号, 利用电源通过 R 1 R 2 向 C 充电, 以及 C 通过 R 2 向放电端 C t 放电, 使电路产生振荡 电容 C 在 1/3V CC 和 2/3V CC 之间充电和放电, 输出信号的时间参数是 : T=t w1 +t w2 t w1 =0.7(R 1 +R 2 )C t w2 =0.7R 2 C 一般要求 R 1 与 R 2 均应大于或等于 1KΩ, 但 R 1 +R 2 应小于或等于 3.3MΩ (a) 图 4.4 多谐振荡器电路图 波形图 (b) (3) 构成施密特触发器 电路如图 4.5 所示 图 4.5 施密特触发器电路图 只要将 2 6 两端连在一起作为信号输入端, 即得到施密特触发器 图 11.6 是 V i 和 V 0 的波形变 4-3

43 换图 Vi 是正弦波经 C1 加到 555 定时器的 2 端和 6 端, 当 V i 波形上升到 2/3V CC 时,V 0 从高电平翻转 为低电平 ; 当 V i 下降到了 1/3V CC 时,V 0 又从低电平翻转为高电平 其回差电压为 : 回差电压 ΔU= 2/3V CC -1/3V CC = 1/3V CC 图 4.6 波形变换图及电压传输特性 三 实验所用器件和仪表 1 示波器 1 台 2 NE555 1 片 四 实验内容 1 单稳态触发器 (1) 按图 11.2 连线, 取 R=100KΩ,C=0.1uF, 输入信号 V i 为 1kHz 的连续脉冲, 用双踪示波器观测 V i V C V 0 波形, 测量幅度与暂稳时间 (2) 分别改变 R C, 观测 V i V C V 0 波形的变化, 测量幅度及暂稳时间 2 多谐振荡器 (1) 按图 11.4 按线, 用双踪示波器观测 V C 与 V 0 的波形, 测定振荡频率 (2) 分别改变 R 1 R 2 C 观测波形及频率的变化 3 施密特触发器按图 11.5 接线, 输入信号由交直流信号源提供,Vi 的频率为 1KHz, 接通电源, 顺时针调节幅度电位器逐渐加大 Vi 的幅度, 观测输出波形, 测绘电压传输特性, 算出回差电压 ΔU 五 实验数据处理及总结 1 给出详细的实验线路图及观测到的波形 2 分析 总结实验结果 3 分析实验中出现的问题的原因 4-4

44 实验过程与结果记录 : 要求 : 如实记录实验过程和实验结果, 数据表格 图像应有相应的文字说明 4-5

45 实验结果分析及思考题 : 要求 : 对实验结果进行计算和分析, 回答实验讲义或实验现场遇到的思考题 4-6

46 实验收获 : 要求 : 简要阐述实验的收获, 或对实验提出自己的意见和建议 指导教师批阅意见 :( 在相应栏目中打 ) 预习情况实验过程报告撰写 评价等级 掌握实验原理和实验要求 实验态度 动手能力和团队协作能力 如实记录实验过程 正确记录实验结果并有适当的文字说 对实验结果进行适当的分析并回答思 总体 评价 明 考题 好 中 差 成绩评定 : 指导教师签字 : 年月日 备注 : 注意事项 : 实验过程与结果记录 实验结果分析及思考题两项应实事求是按照实验过程的具体操作 实验观察到的现象以及记录的数据或图像撰写, 对实验结果进行适当的分析, 并回答实验讲义上的思考题和指导教师现场提出的思考题 4-7

47 4-8

48 选作部分 实验五 TTL HC 和 HCT 器件的参数测试 一 实验目的 1 掌握 TTL HCT 和 HCT 器件的传输特性 2 熟悉万用表的使用方法 二 实验所用器件和仪表 1 六反相器 74LS04 1 片 2 六反相器 74HC04 1 片 3 六反相器 74HCT04 1 片 4 万用表 三 实验说明非门的输出电压 V O 与输入电压 V I 的关系 V O =f(v I ) 叫做电压传输特性, 也叫做电压转移特性 它可以用一条曲线表示, 叫做电压传输特性曲线 从传输特性曲线可以求出非门的下列参数 : 1 输出高电平 (V OH ) 2 输出低电平 (V OL ) 3 输入高电平 (V IH ) 4 输入低电平 (V IL ) 5 门槛电平 (V T ) 四 实验内容 1 测试 TTL 器件 74LS04 一个非门的传输特性 2 测试 HC 器件 74HC04 一个非门的传输特性 3 测试 HCT 器件 74HC04 一个非门的传输特性 五 实验提示 1 注意被测器件的引脚 7 和引脚 14 分别接地和接 +5V 2 将实验箱上直流信号源的输出端作为被测非门的输入电压 旋转电位器改变非门的输入电压值 3 按步长 0.2V 调整率改变非门的输入电压 首先用万用表监视非门输入电压, 调好输入电压后, 再用万用表测试测量非门的输出电压, 并记录下来 六 实验接线图及实验结果 1 实验接线图由于 74LS04 74HC04 和 74HCT04 的逻辑功能相同, 因此三个实验的接线图是一样的 下面以第一个逻辑门为例, 画出实验接线图 (V I 表示非门输入电压, 电压表表示电压测试点 ) 如下 : x-1

49 图 5.1 实验接线图 2 输出无负载时 74LS04 74HC04 74HCT04 电压传输特性测试数据 表 LS04 74HC04 74HCT04 电压传输特性测试数据 输入 Vi (V) 输出 Vo(V) 74LS04 74HC04 74HCT04 x-2

50 5.0 3 输出无负载时 74LS04 74HC04 和 74HCT04 电压传输特性曲线 ( 请根据实验数据绘制 3 条曲线 ) 4 比较三条电压传输特性曲线, 说明各自的特性 七 实验数据处理及总结 1 认真观测实验现象, 根据实验数据画出所测器件的传输特性, 整理实验结果 2 分析实验中出现的问题的原因 x-3

51 实验六 数据选择器和译码器 一 实验目的 1 熟悉数据选择器的逻辑功能 2 熟悉译码器的逻辑功能 二 实验所用器件和仪表 1 双 4 选 1 数据选择器 74LS153 1 片 2 双 2 4 线译码器 74LS139 1 片 3 万用表 4 示波器 三 实验内容 1 测试 74LS153 中一个 4 选 1 数据选择器的逻辑功能 4 个数据输入引脚 1C0 1C3 分别接实验板上的 4 个固定脉冲信号源或 4 位逻辑电平 改变数据选择器引脚 A B 和使能引脚 G1 的电平, 产生 8 种不同的组合 观测每种组合下数据选择器的输出波形或逻辑电平 2 测试 74LS139 中一个 2 4 译码器的逻辑功能 4 个译码输出引脚 Y0 Y3 接逻辑状态指示灯 改变引脚 G B A 的电平, 产生 4 种组合 观测并记录指示灯的显示状态 四 实验接线图及实验结果 1 74LS153 实验接线图和 74LS153 真值表 U 14 K2 2 K3 G 0 _ 3 K1 C0 C1 C2 C MUX 7 9 G 图 6.174LS1 74LS153 实验接线图 图 6.1 中,K1 K2 K3 是逻辑开关输出 x-4

52 表 LS153 真值表 选择输入 数据输入 选通 输出 B A C0 C1 C2 C3 X X X X X X L L L X X X L L H X X X L H X L X X L H X H X X H L X X L X H L X X H X H H X X X L H H X X X H 2 74LS139 实验接线图和 74LS139 真值表 输入端 允许 G 选择 B A H X X L L L L L H L H L L H H 输出端 图 LS139 实验接线图表 LS139 真值表 图 6.2 中,K1 K2 K3 是逻辑开关输出,LED0 LED1 LED2 LED3 是逻辑状态指示灯 1 根据测试结果, 分析 74LS139 和 74LS153 中的逻辑功能 : 五 实验数据处理及总结 1 将实验数据与真值表比较, 确认数据选择器和译码器功能 2 分析实验中出现的问题的原因 x-5

53 实验七 全加器构成及测试 一 实验目的 1 了解全加器的实现方法 2 掌握全加器的逻辑功能 二 实验所用器件和仪表 与或非门 74S54 2 片 2 六反相器 74LS04 1 片 三 实验内容 1 用 2 片 74LS54 和 1 片 74LS04 组成下图所示逻辑电路 图 7.1 全加器 2 将 A B CI 接逻辑开关输出,F CO 接逻辑状态显示灯 3 按入或弹出逻辑开关, 产生 A B CI 的 8 种组合, 观测并记录 F 和 CO 的值 四 实验提示对与或非门而言, 如果一个与门中的一条或几条输入引脚不被使用, 则需将它们接高电平 ; 如果一个与门不被使用, 则需将此与门的至少一条输入引脚接低电平 另外 IC 的 14 脚接电源,7 脚接地 五 实验接线图 真值表和逻辑表达式 1 实验接线图图 7.2 是用 2 片 与或非门 74S54 和一片反相器 74LS04 组成的全加器接线图 图中 K1 K2 K3 是逻辑开关输出,LED0 LED1 是逻辑状态指示灯 x-6

54 2 全加器真值表 图 7.2 全加器实验接线图 输 入 输 出 A B CI F CO 全加器逻辑表达式 六 实验数据处理及总结 1 将实验数据与真值表比较, 确认全加器功能 2 根据全加器的电路图推导全加器的逻辑表达式 3 分析实验中出现的问题的原因 x-7

55 实验八 组合逻辑中的冒险现象 一 实验目的 了解组合逻辑中的竞争冒险现象的原因 二 实验所用器件和仪表 1 六反相器 74LS04 1 片 2 四 2 输入正与非门 74LS00 1 片 3 示波器 1 台 三 实验内容 1 将 74LS04 中的三个反相器串接在一起 ( 前级的输出作为下一级的输入 ) 第 1 级反相器的输入接 100kHz 脉冲源 将第 1 级反相器的输入和第 3 级反相器的输出分别作为 74LS00 中一与非门的输入, 用示波器观测与非门的输出 2 将 74LS04 中的五个反相器串接在一起 第一级反相器的输入接 100kHz 脉冲源 将第 1 级反相器的输入和第 5 级反相器的输出分别作为 74LS00 中一个与非门的输入, 用示波器观测与非门的输出 四 实验接线图 波形图 1 实验第 1 部分的接线图 波形图 图 8.1 实验第 1 部分的接线图 图 实验第 2 部分的接线图 波形图 实验第 1 部分的波形图 图 8.3 实验第 2 部分的接线图 图 8.4 实验第 2 部分的波形图 3 分析波形图上冒险现象产生的原因 假定第一级反相器的输入 100kHz 脉冲用 A 代表, 那末 OUTPUT=A A 如果仅考虑逻辑 x-8

56 表达式, 那么输出是固定的高电平, 示波器上应显示出一个代表高电平的直线 但是由于 A 是由 A 经过三级反相器 ( 或者五级反相器 ) 产生的, 它的跳变时间比 A 的跳变时间有所延迟, 产生了冒险现象, 在与非门的输出引起出现向下的毛刺 由于五级反相器的延迟时间大于三级反相器的延迟时间, 因此实验 2 中波形的毛刺与实验 1 中波形的毛刺相比, 既宽又长 x-9

57 实验九 四相时钟分配器 一 实验目的 1 学习译码器的使用 2 学习设计 调试较为复杂的数字电路 3 学会用示波器测量三个以上波形的时序关系 二 实验所用器件和仪表 1 双 JK 触发器 74LS73 1 片 2 双 2 4 线译码器 74LS139 1 片 3 六反相器 74LS04 1 片 4 示波器 1 台 三 实验内容 1 设计一个用上述器件构成的四相时钟分配器 要求的时序关系如下 : 图 9.1 四相时钟时序图 2 画出设计逻辑图 3 在实验箱上按逻辑图连接线路 示波器测量 CP A 相 B 相 C 相 D 相的时序关系, 画出时序图, 检查是否满足要求 四 实验提示 1 双 JK 触发器 74LS73 引脚 11 是 GND, 引脚 4 是 Vcc 2 用 74LS73 构成一个四进制计数器 3 计数器输出 Q 0 Q 1 作为译码器的输入 4 用示波器测量多个信号的时序关系是以测量两个信号的时序关系为基础的 本实验中, 可首先测量 CP 和 A 相时钟的时序关系, 然后测量其它相时钟和 A 相时钟的时序关系 五 实验接线图及测试结果 x-10

58 1 实验接线图 图 9.2 四相时钟分配器接线图 2 实验步骤及测得波形图 (1) 按图 9.2 接线, 双 JK 触发器 74LS73 引脚 11 是 GND, 引脚 4 是 Vcc (2) 用双踪示波器测量 CP 和 A 相时钟波形, 结果如下 : 图 9.3 CP 和 A 相时钟波形图 (3) 用双踪示波器测量 A 相时钟波形和 B 相时钟波形, 结果如下 : 图 9.4 A 相时钟波形和 B 相时钟波形图 (4) 用双踪示波器测量 B 相时钟波形和 C 相时钟波形, 结果如下 : 图 9.5 B 相时钟波形和 C 相时钟波形图 (5) 用双踪示波器测量 C 相时钟波形和 D 相时钟波形, 结果如下 : 图 9.6 C 相时钟波形和 D 相时钟波形图六 实验数据处理及总结 1 整理实验数据, 分析实验波形 2 分析实验中出现的问题的原因 x-11

59 实验十 A/D 转换器实验 一 实验目的 1 熟悉集成 A/D 转换器的工作原理 特性和使用方法 2 掌握大规模集成 A/D 转换器的功能及其典型应用 二 实验原理在数字电子技术的应用中需要把模拟信号转换为数字信号, 称为模 / 数转换器 (A/D 转换器, 简称 ADC) 完成这种转换的器件种类很多, 特别是单片大规模集成 A/D 转换器问世实现上述的转换提供了极大的方便 使用者可借助于手册提供的器件性能指标及典型应用电路, 即可正确使用这些器件 本实验将采用大规模集成电路 ADC0809 实现 A/D 转换 D/A 转换器 DAC0809 简介 ADC0809 是一个带有 8 通道多路模拟开关能与微处理器兼容的 8 位 A/D 转换器, 它是单片 CMOS 器件, 采用逐次逼近法进行转换 图 10.1 是它的逻辑框图和引脚图 图 10.1 逻辑框图与引脚图 ADC0809 的引脚功能说明如下 : IN 0 IN 7 :8 路模拟信号输入端 A 2 A 1 A 0 : 地址输入端 : 根据 A 2 A 1 A 0 的地址编码选通 8 路模拟信号 IN 0 IN 7 中的任何一路进行 A/D 转换, 地址译码与模拟输入通道的选通关系如下表所示 : 被选模拟通道 IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 A 地 A 址 A ALE: 地址锁存允许输入信号, 在此脚施加正脉冲, 上升沿有效, 此时锁存地址码, 从而选通相应的模拟信号通道, 以便进行 A/D 转换 START: 启动信号输入端, 应在此脚施加正脉冲, 当上升沿到达时, 内部逐次逼近寄存器复位, 在下降沿到达后, 开始 A/D 转换过程 EOC: 转换结束输出信号 ( 转换结束标志 ), 高电平有效 x-12

60 OE: 输入允许信号, 高电平有效 CP: 时钟信号输入端, 外接时钟频率一般为几百 KHz V CC :+5V 单电源供电 V REF(+) V REF( ) : 基准电压的正极 负极 一般 V REF(+) 接 +5V 电源,V REF( ) 接地 D7 D0: 数字信号端输出端 三 实验所用器件和仪表 1 双踪示波器 2 ADC 片 3 数字万用表 四 实验内容 1 将 ADC0809 插入集成电路管座中, 按图 10.2 连接实验电路 图 10.2 ADC0809 实验接线图 2 逐次改变直流信号源的输出量如下表数值变化, 每改变一次数值, 触发一下单次, 启动 A/D 转换器, 将转换结果填入下表中 x-13

61 输入模拟量 输 出 数 字 量 V i (V) D7 D6 D5 D4 D3 D2 D1 D0 十进制数 (D) 五 实验数据处理及总结 1 整理实验数据, 分析实验结果 2 分析实验中出现的问题的原因 x-14

62 实验十一 D/A 转换器实验 一 实验目的 熟悉集成 D/A 转换器的工作特性和使用方法 二 实验原理在数字电子技术的应用中把数字信号转换为模拟信号电路, 称为数 / 模转换器 (D/A 转换器, 简称 DAC) 完成这种转换的器件种类也很多, 使用者可借助于手册提供的器件性能指标及典型应用电路, 即可正确使用这些器件 本实验将采用集成电路 DAC0832 实现 D/A 转换 D/A 转换器 DAC0832 简介 DAC0832 是采用 CMOS 工艺制成的单片电流输出型 8 位数 D/A 转换器 器件的核心部分采用倒 T 型电阻网络的 8 位 D/A 转换器 它是由倒 T 型 R-2R 电阻网络 模拟开关 运算放大器和参考电压 V REF 四部分组成 一个 8 位的 D/A 转换器, 它有 8 个输入端, 每个输入端是 8 位二进制数的一位 有一个模拟输出端, 输入可有 2 8 =256 个不同的二进制组态, 输出为 256 个电压之一, 即输出电压不是整个电压范围内任意值, 而只能是 256 个可能值 DAC0832 可直接与微处理器相连, 采用双缓冲寄存器 这样可在输出的同时, 采集下一个数字量, 以提高转换速度 图 分别是它逻辑框图和引脚图, 各引脚的功能说明 : D0 D7:8 位数字量输入端, 其中 D0 是最低位 (LSB,D7 是最高位 (MSB) 图 11.1 I 01 :D/A 输出电流 1 端, 当 DAC 寄存器中全部为 1 时,I 01 为最大 ; 当 DAC 寄存器中全部为 0 时, I 01 为最小 I 02: D/A 输出电流 2 端, I 01 +I 02= 常数 x-15

63 图 11.2 Rf: 芯片内的反馈电阻, 用来为外接运放的反馈电阻 V REF : 基准电压输入端, 一般取 -10V-+10V V CC : 电源电压, 一般为 5V-15V DGND: 数字电路接地端 AGND: 模拟电路接地端, 通常与 DGND 相连 CS: 片选信号输入端 ( 低电平有效 ), 与 ILE 共同作用, 对 WE1 信号进行控制 ILE: 输入寄存器的锁存信号 ( 高电平有效 ) 当 ILE=1 且 CS 和 WR1 均为低电平时,8 位输入寄存器允许输入数据 : 当 ILE=0 时,8 位输入寄存器锁存数据 WR1: 写信号 1( 低电平有效 ), 用来将输入数据位送入寄存器中 当 WR1 时, 输入寄存器的数据被锁定 ; 当 CS=0,ILE=1 时, 在 WR1 为有效电平的情况下, 才能写入数字信号 WR2: 写信号 2( 低电平有效 ), 与 XFER 组合, 当 WR2 和 XFER 均为低电平时, 输入寄存器中的 8 位数据传送给 8 位 DAC 寄存器中 :WR2=1 时 8 位 DAC 寄存器锁存数据 XFER: 传递控制信号 ( 低电平有效 ), 用来控制 WR2 选通 DAC 寄存器 三 实验所用器件和仪表 1 DAC 片 2 LM358 1 片 3 数字万用表四 实验内容与方法 1 将 DAC0832 和 LM358 插入集成电路插座中, 按图 11.3 所示连接好电路, 接通电源后将输入数据开关均接 0, 即输入数据 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 = , 并调节运放的电位器, 使输出电压 U O =0 2 按上表所示输入数字量 ( 由输入数据开关控制 ), 逐次测量输出模拟电压 U O, 并将结果填入上表中 x-16

64 图 11.3 DAC0832 实验接线图 输入数字量 输出 (V) D7 D6 D5 D4 D3 D2 D1 D0 实验值 理论值 五 预习要求 1 复习 D/A 转换器的工作原理 ; 2 熟悉 DAC0832 芯片的功能 了解它们的外引线排列和使用方法 ; 3 预先绘好完整的实验线路和所需的实验记录表格 六 实验数据处理及总结 1 总结 DAC0832 的转换结果, 并与理论值进行比较 2 分析实验中出现的问题的原因 x-17

65 4 综合性实验 实验十二 多路智力竞赛抢答器设计 一 说明 : 智力竞赛抢答器是一个公正的裁判, 它的任务是从参赛的选手中选出最先抢答者, 并将最先抢答者显示出来 二 设计目的 : 掌握抢答器的工作原理及设计方法 三 设计抢答器的功能要求 1 设计一个智力竞赛抢答器, 可同时供 8 名选手参加比赛, 他们的编号分别是 , 各用一个抢答按钮, 按钮的编号与选手的编号相对应, 分别是 S 0 S 1 S 2 S 3 S 4 S 5 S 6 S 7 2 给节目主持人设置一个控制开关, 用来控制系统的清零 ( 编号显示数码管灭灯 ) 和抢答的开始 3 抢答器具有数据锁存和显示的功能 抢答开始后, 若有选手按动抢答按钮, 编号立即锁存, 并在 LED 数码管上显示出选手的编号 此外, 要封锁输入电路, 禁止其他选手抢答 优先抢答选手的编号一直保持到主持人将系统清零为止 四 抢答器的组成框图抢答器的总体框图如图 所示 此电路完成的功能, 即开始抢答后, 当选手按下抢答键时, 能显示选手的编号, 同时能封锁输入电路, 禁止其他选手抢答的功能 图 抢答器的总体框图 五 电路设计抢答电路的功能有两个 : 一是能分辨出选手按键的先后, 并锁存优先抢答者的编号, 供译码显示电路用 ; 二是要使其他选手按键操作无效 选用优先编码器 74LS148 和 RS 锁存器 74LS279 可以完成上述功能, 其电路组成如图 所示 其工作原理是 : 当主持人控制开关处于 清除 位置时, _ RS 触发器的 R 端为低电平, 输出端 (4Q~1Q) 全部为低电平, 于是 74LS48 的 BI=0, 显示器灭灯 ;74LS148 的选通输入端 ST=0,74LS148 处于工作状态, 此时锁存电路不工作, 当主持人开关拨到 开始 位置时, 优先编码电路和锁存电路同时处于工作状态, 即抢答器处于等待工作状态, 等待输入端 I 7 I 0 输入信号, 当有选手将键按下时 ( 如按下 S 5 ),74LS148 的输出 Y 2 Y 1 Y 0 =010, Y EX =0, 经 RS 锁存器后, CTR=1,BI=1,74LS279 处于工作状态, 4Q3Q2Q=101, 经 74LS48 译码后, 显示器显示出 5 此外 CTR=1, 使 74LS148 的 ST 端为高电平, 74LS148 处于禁止工作状态, 封锁了其他按键的输入, 当按下的键松开后,74LS148 的 Y EX 为高电平, 但由于 CTR 维持高电平不变, 所以 74LS148 仍处于禁止状态, 其它按键的输入信号不会被接收 这就保证了抢答者的优先性以及抢答电路的准确性 当优先者回答完问题后, 由主持人操作控制控制开关 S, 使抢答电路复位, 进行下一轮抢答 x-18

66 六 实验所用器件和仪表 1 74LS148 1 片 2 74LS48 1 片 3 74LS279 1 片 4 数码管 1 只 七 参考原理图如下图 : 图 接线图 八 接好线路图测试电路性能是否满足设计要求, 如果满足不了要求分析其原因, 排除故障 九 实际使用的抢答器需加定时电路和报警电路, 根据图 接线图原理自行完成定时电路和报 警电路的设计, 设计一个完整的抢答器整机电路 设计步骤 : 1 设计定时电路 2 设计报警电路 3 扩展电路设计完毕根据逻辑关系和主电路级连 4 测试扩展后抢答器的逻辑功能, 是否满足设计功能要求 5 整理整机电路原理图 6 写出设计性实验报告 x-19

67 实验十三 数字钟电路设计 一 说明 : 数字钟是能够准确的显示时 分 秒时间, 显示时间有误差可以校时 二 设计目的 : 熟悉数字逻辑电路 掌握数字电路系统的设计方法 三 数字钟的功能要求 : 1 准确计时, 以数字形式显示时 分 秒 2 小时的计时要求为 12 翻 1, 分和秒的计时要求为 60 进位 3 能校正时间 四 数字钟电路的组成框图 : 如图 所示 : 图 组成框图该系统的工作原理是 : 有固定脉冲信号源产生高稳定度的 1Hz 脉冲信号, 作为数字钟的时间基准, 秒计数器计满 60 后向分计数器进位, 分计数器计满后向时计数器进位, 小时计数器按 12 翻 1 的规律计数 计数器输出经译码器译码后送显示器显示 计时出现误差时可以用校时电路进行校时 校分 校秒 五 电路的设计 : 设计电路时应尽量选择常用的集成电路芯片, 并要考虑少用多种型号芯片 1 基准 1Hz 脉冲信号是数字钟的核心, 其稳定度及频率的精度决定了数字钟的准确度, 该实验设备上是采用 2MHz 石英晶体构成的振荡器电路, 振荡器的频率稳定度和准确度都很高, 经分频后获得的 1Hz 的标准脉冲 2 时 分 秒计数器的设计分 秒计数器都是模 M=60 的计数器, 其计数规律为 选择二 五 十进制计数器 74LS90, 再将它们级连组成模数 M=60 的计数器 时计数器是一个 12 翻 1 的特殊进制计数器, 即当数字钟计到 12 时 59 分 59 秒时, 秒的个位计数器再输入一个脉冲时, 数字钟应自动显示为 01 时 00 分 00 秒, 实现日常生活中习惯用的计时规律, 择二 五 十进制计数器 74LS90 级连组成 x-20

68 3 校时电路设计当数字钟接通电源或计时出现错误时, 需要校正时间, 校时是数字钟应具备的基本功能, 一般的电子手表都具有时 分 秒校时功能 为使电路简单, 这里只进行分和时的校时 对校时电路的要求是, 在小时校正时不影响分和秒的正常计数 ; 在分校时不影响秒和小时的正常计数 校时方式有 快校时 和 慢校时 两种, 快校时 是, 通过开关控制, 使计数器对 1Hz 的校时脉冲计数 慢校时 是用手动产生单次脉冲作校时脉冲 图 为校 时 分 电路 其中 S1 为校 分 用的控制开关,S2 为校 时 用的控制开关, 其控制功能如表 所示 S1 S2 功能 1 1 计数 1 0 校分 0 1 校时 表 校时控制功能表 图 校时电路校时电路是由与非门构成的组合逻辑电路, 开关 S2 S1 采取了去抖动电路 六 实验所用器件和仪表 1 74LS00 3 片 2 74LS04 1 片 3 74LS90 6 片 4 万用表 1 块 七 实验提示 : 74LS90 是二 五 十进制计数器,5 脚接 +5V,10 脚接地 八 参考原理图如下图 : x-21

69 九 接好线路图测试电路性能是否满足设计要求, 如果满足不了要求分析其原因, 排除故障 十 写出设计性实验报告 图 接线图 x-22

70 5 附录常用实验器件引线图 1 四 2 输入正与非门 74LS00 Y=AB 2 六反相器 74LS04 Y= A 3 四 2 输入或非门 74LS28 Y=A+B F-1

71 与或非门 74LS54 Y=AB+CDE+FGH+IJ VCC J I H G F NC LS A B C D E Y GND 5 双 JK 触发器 ( 带清零端 )74LS73 真值表 输入 输出 清零时钟 J K Q L X X X L H H L L Q0 Q0 H H L H L H L H L H H H H 反 转 H H X X Q0 Q0 Q F-2

72 6 双 D 触发器 ( 带预置和清零端 )74LS74 真值表 输入输出 预置清零时钟 D Q L H X X H L H L X X L H L L X X H H H H H H L H H L L H H H L X Q0 Q0 Q 7 四 2 输入异或门 74LS86 Y=A B=A B+ AB 8 三态输出的四总线缓冲门 74LS125 正逻辑 Y=A C 为高时输出截止 F-3

73 9 2:4 线译码器 / 分配器 74LS139 真值表 允许 G 输入端 选择 输出端 B A Y0 Y1 Y2 Y3 H X X H H H H L L L L H H H L L H H L H H L H L H H L H L H H H H H L 10 双 4-1 线数据选择器 / 多路开关 74LS153 F-4

74 真值表 选择输入 数据输入 选通 输出 B A C0 C1 C2 C3 G Y X X X X X X H L L L L X X X L L L L H X X X L H L H X L X X L L L H X H X X L H H L X X L X L L H L X X H X L H H H X X L X L L H H X X X H L H 11 同步十进制计数器 74LS LS162 是同步 BCD 计数器, 不同于 160, 它的输出端接 BCD 数码管才可以正常显示数字 2 CLOCK 是计数时钟, 上升沿计数 3 CLEAR 为同步清零, 低有效 4 LOAD 为同步预置, 低有效 5 D C B A 是数据预置端,D 是高位 6 QA QB QC QD 是计数输出,QD 为高位 7 CARRY 是进位位, 高有效, 脉宽与 QA 脉宽相等 8 ENABLE T 和 ENABLE P 为高时, 允许计数 ENABLE T 为低时, 禁止 CARRY 输出 F-5

75 译码器 / 驱动器 74LS 线优先编码器 74LS 十进制计数器 74LS90 15 RS 触发器 74LS279 F-6