<4D F736F F F696E74202D20B5DAC8FDB2BFB7D633A3BA CD3EFD1D42DCAFDBEDDC0E0D0CDD3EBB2D9D7F7B7FB2E707074>

Size: px

Start display at page:

Download "<4D F736F F F696E74202D20B5DAC8FDB2BFB7D633A3BA CD3EFD1D42DCAFDBEDDC0E0D0CDD3EBB2D9D7F7B7FB2E707074>"

读崇
5 years ago
Views:

1 第三部分 :VHDL 语言 (3) 北京理工大学雷达技术研究所陈禾

2 复习 LIBRARY ieee; ENTITY ent1 IS }... BEGIN }... END ENTITY ent1; CONFIGURATION cfg1 OF ent1 IS }... END CONFIGURATION cfg1; PACKAGE pkg1 IS }... NED PACKAGE pkg1 ARCHITCTURE arch3 OF ent1 IS ARCHITCTURE arch3 OF ent1 IS }... ARCHITECTURE }... arch2 OF ent1 IS }... ARCHITECTURE arch1 OF ent1 IS }... BEGIN }... END ARCHITECTURE arch1; PACKAGE BODY pkg1 IS }... END PACKAGE BODY pkg1;

3 复习 ( 续 ) 二进制数 ( 数 a 和数 b) 比较器实体的三种结构体描述例子 : 结构化结构体 : ARCHTECTURE structral OF compare IS SIGNAL i: BIT; COMPONENT XR2 PORT(A,B: IN BIT; I: OUT BIT); A a END COMPONENT; i XR2 COMPONENT inv b PORT( I:IN BIT; B U0 C:OUT BIT); END COMPONENT; BEGIN U0: xor PORT MAP(A,B,I); U1: inv PORT MAP(I,C); END structral; U1 c C

4 复习 ( 续 ) compare 的行为方式结构体描述如下 : ARCHITECTURE behavioral OF compare IS BEGIN PROCESS(A,B) BEGIN IF(A=B) THEN C<= 1 ; ELSE A a C<= 0 ; i XR2 END IF; b END PROCESS; B END behavioral; U0 U1 compare 的数据流结构体描述如下 : ARCHITECTURE data_flow OF compare IS BEGIN C<=NOT(A XOR B); END data_flow; compare 的数据流结构体最简单, 采用简单的行为描述可提高设计效率 c C

5 本节内容数据对象数据类型运算操作符

6 标识符的命名规则 ( 短标识符 ) 有效字符 : 英文字母, 数字和下划线必须以英文字母打头下划线的前后都必须有英文字母或数字短标识符不区分大小写不允许使用系统保留字作为用户自定义标识符

7 VHDL 语言的数据对象数据对象也称客体 (Object), 主要有三种 : 信号 (signal) 变量 (variable) 常量 (constant)

8 VHDL 语言的数据对象 ( 续 ) 常数 (constant): 是一个固定的值, 常数说明就是对某一常数名赋予一个固定的值句法 :constant 常数名 : 数据类型 := 表达式 ; 例 : constant VCC : real := 5.0; 变量 (variable): 只能在进程语句函数语句和过程语句结构中使用, 是一个局部量句法 :variable 变量名 : 数据类型约束条件 := 表达式 ; 例 :variable x,y : integer; variable count : integer range 0 to 255 := 10; 信号 (signal): 电路内部硬件连接的抽象句法 :signal 信号名 : 数据类型约束条件 := 表达式 ; 例 :signal clk : std_logic := 1 ;

9 VHDL 语言的数据对象 ( 续 ) 信号和变量区别变量 := 变量值一经赋值就变成新的值变量值可传递给信号信号 <= 信号量的值将进程语句最后所带入的值作为最终代入值信号值不能传递给信号

10 VHDL 语言的数据对象 ( 续 )

11 VHDL 语言的数据对象 ( 续 )

12 数据对象定义举例 constant delay : time := 10 ns; Contant fbus: bit_vector:= 0101 ; variable sum : real; signal clock : bit; Signal ground : bit :=`0`;

13 数据对象端口默认类为信号信号和变量都能够连续被赋值常量只能在说明时被赋值如果在说明信号或变量时没有指定初始值, 系统则认为取默认值, 即该类型的最左值或最小值可以采用函数调用方式给对象赋值

14 数据类型和子类型在 VHDL 语言中信号变量常数都要指定数据类型 VHDL 具有丰富的数据类型, 这使得 VHDL 能够创建高层次的系统和算法模型 VHDL 是强类型语言, 每一个对象具有 1 个类型且只能具有那个类型的值操作类型与对象类型要匹配标准数据类型和用户自定义类型

15 标准数据类型整数类型 integer 实数类型 real 布尔类型 boolean 位类型 bit 和位矢量 bit_vector 字符 character 和字符串 string 警告级别类型 severity_level 自然数 natural 和正整数 positive 物理类型 time

16 标准数据类型

17 标准数据类型说明整数不能看作是位矢量, 也不能按位来进行访问, 对整数不能用逻辑操作符当需要进行位操作时, 可以用转换函数, 将整数转换成位矢量部分 EDA 工具对以上规定有所突破建议 : 用位矢量描述数据对象

18 标准数据类型说明数据类型限定任何一个信号和变量都必须落入区间约束中所说明的值域有效范围内. 方式 : 数据范围前加上类型名例 : std_logic_vector(7 downto 0); integer range 1 to 10; std_logic_vector(0 to 2); 注意 : 数字系统设计中 std_logic_vector 应使用 downto

19 自定义类型语法 type 类型名 is 类型定义 ; type twos is range to 32767; type index is range 15 downto 0; type voltage is range 0.0 to 10.0;

20 自定义类型例如 : 整数类型 :type digit is integer range 0 to 9; 枚举类型 :type week is (sun, mon, tue, wed, thu, fri, sat); 时间类型 :type time is range E18 to 1E18 units fs; ps=1000fs;... hr=60min; end units;

21 复合类型数组 : 用于定义同一类型值的集合通常在总线定义及 ROM RAM 等的系统模型中使用记录 : 用于定义可能不同类型值的集合用记录描述 SCSI 总线及通信协议较方便数组和记录比较适合用于系统仿真, 不适合于电路实现

22 数组一维数组 : 有 1 个下标多维数组 : 有多个下标限定性数组 : 下标的取值范围在该数组类型定义时就被确定非限定性数组 : 下标的取值范围随后才确定

23 数组举例一维 : type word is array ( 31 downto 0 ) of bit; type mem is array ( address ) of word; 二维 type matrix is array ( 1 to 8, 1 to 8 ) of real; 无限定范围的数组 type lpc_coef is array ( natural range <> ) of real; variable item : ipc_coef ( 7 downto 0 );

24 记录 type month is ( Jan, Feb, Mar, Apr, May, Jun, Jul, Aug, Sep, Oct, Nov, Dec); type date is record day : integer range 1 to 31; month : month; year : integer range 0 to 3000; end record;

25 记录赋值 varialbe today : date; 整体赋值 today := (24, Apr, 2006); 分别赋值 today.day := 24; today.month := Apr; today.year := 2006;

26 存取类型实际上是指针类型, 用于在对象之间建立联系, 或者给新对象分配或释放存储空间很少用到存取类型只有变量才可以是存取类型

27 文件类型在主系统环境中定义代表文件的对象, 文件对象的值是主系统文件中值的序列预定义文件类型 type text is file of string 用户定义的文件类型 type input_type is file of character;

28 子类型当一个对象可能取值的值域是某个类型说明定义的值域的子集, 则需要用到 VHDL 提供的子类型子类型和父类型完全兼容为了增加可重用性, 只要有可能定义为子类型时, 就不要将其定义为新类型子类型对父类型施加限制条件, 也可以是简单地对父类型重新取名, 没有增加任何新的意义

29 子类型子类型 : 定义类型的一个子集例 : type integer is to subtype natural is integer range 0 to 子类型定义主要是为了对选择信号赋值语句或者 CASE 语句加约束.

30 子类型 subtype data is bit_vector (31 downto 0); subtype operand is data; type x_int is range 1 to 50; type y_int is range 1 to 30; subtype z_int is x_int range 1 to 30; subtype a_int is x_int range 3 to 32; subtype b_int is z_int range 5 to 20;

31 子类型 signal x : x_int := 1; signal z : z_int := 3; signal a : a_int := 4; z <= x; -- 正确, 但 x 越出 z_int 的界, 则运行出错 a <= z; -- 正确

32 类型转换 VHDL 是强类型语言, 每一个对象只能有 1 种类型, 并且只能取该类型的值如果值类型和对象类型不一致, 需要使用显式类型转换 VHDL 中没有隐式类型转换两种转换方式 : 用类型标记实现类型转换以及用户创建的类型转换

33 标准数据类型说明数据类型转换为了实现正确的带入操作, 必须将要带入的数据进行类型转换, 变换函数通常由 VHDL 语言的包集合提供, 例 num:std_logic_vector(2 downto 0); in_num:integer range 0 to 5; in_num <=conv_integer(num);

34 标准数据类型说明函数名功能 Std_logic_1164 包集合 To_stdlogicvector(a) To_bitvector(a) To_stdlogic(a) To_bit(a) Std_logic_arith 包集合 Conv_std_logic_vector(a, 位长 ) Conv_integer(a) Std_logic_unsigned 包集合 Conv_integer(a) 由 bit_vector 转换为 std_logic_vector 由 std_logic_vector 转换为 bit_vector 由 bit 转换为 std_logic 由 std_logic 转换为 bit 由整数, 符号数转换成 std_logic_vector 由符号数转换成整数由 std_logic_vector 转换成整数

35 用类型标记实现类型转换类型标记实际上是类型的名字举例 variable I : integer; variable r : real; I := integer ( r ); r := real ( I ); 不同类型的数据进行操作必须先进行类型的转换

36 用户创建的类型转换用函数实现类型转换举例 function to_bit(s : std_ulogic; xmap : bit := 0 ) return bit is begin case s is when 0 L => return ( 0 ); when 1 H => return ( 1 ); when others => return xmap; end case; end;

37 运算符运算符 : 算术运算符关系运算符逻辑运算符并置运算符被操作符所操作的对象是操作数, 操作数的类型应该和操作符所要求的类型相一致运算操作符有优先级

38 运算符 + SLA < XOR - SRA > XNOR * ROL <= NOT / ROR >= + MOD ** AND - REM ABS OR & SLL = NAND SRL /= NOR

39 VHDL 操作符操作左操作数右操作数结果类型 VHDL 操作符操作左操作数右操作数结果类型算术 ( 乘 ) 操作 * 乘法任意整数或浮点数相同类型相同类型关系算符 = /= 相等不等任意类型任意类型任意类型任意类型布尔型布尔型 / 除法任意整数相同类型 < 小于任意的标任意的标布尔型或浮点数相同类型 <= 小于等于量或离散量或离散布尔型 mod 求模任意整数相同类型相同类型 > 大于数组类型数组类型布尔型 rem 求余任意整数相同类型相同类型 >= 大于等于布尔型单目 ( 符号 ) + 算符 - 加算符 + - & 移位算符 sll srl sla 正号负号加法减法连接逻辑左移逻辑右移算术左移任意数字任意数字类型类型任意数字任意数字类型类型任意数字类型相同类型任意数字类型相同类型任意数组相同数组类型类型任意数组类型元素类型元素类型任意数组类型元素类型元素类型比特型或布尔型整数一维数组相同类型相同类型相同类型相同类型相同数组类型相同数组类型相同数组类型任意数组类型同左操作数其它 ** abs 逻辑算符 not and nand nor xor xnor 移位算符 sra rol ror 指数绝对值逻辑 NOT 逻辑 AND 逻辑 NAND 逻辑 NOR 逻辑 XOR 逻辑 XN OR 算术右移循环左移循环右移任意整数整数或浮点数任意数字任意数字类型类型比特型布尔型或 BIT_VETCTOR 型比特型或布尔型整数一维数组同左操作数相同数字类型同左操作数同左操作数

40 运算符优先级 ** ABS NOT * / MOD REM +( 正号 ) -( 负号 ) + - & SLL SLA SRL SRA ROL ROR = /= < <= > >= AND OR NAND NOR XOR XNOR

41 运算符 and, or, nand, nor, xor, xnor 及 not 对 bit 和 boolean 类型的对象进行运算, 也可以对这些类型的一维数组做运算关系运算符的两边必须为相同的类型, 结果为 boolean 乘除运算符用于整数浮点数与物理类型 mod 与 rem 只用于整数类型 abs 可用于任何数据类型

42 运算符乘方的左边可以是整数或浮点数, 但右边必须为整数 sll, srl, sla, sra, rol, ror 为二元运算符, 只能定义在一维数组上, 其元素类型必须为 bit 或 boolean 允许一个表达式中有 2 个或多个 and, or, xor, xnor 运算符而不加括号, 但是对于 nand, nor, ** 而言不允许不加括号在一个表达式中不允许不用括号而把不同的运算符结合在一起

43 运算符逻辑运算符 : 运算符的右边和左边, 以及代入的信号的数据类型必须相同注意优先级 NOT 优先级最高多个逻辑运算符时, 要加括号

44 运算符算术运算符 : 参加加, 减法运算的操作数的类型也必须相同乘除法的操作数可以同位整数类型对 std_logic_vector 进行加, 减法运算时, 两边的操作数和代入的变量位长应相同, 乘法运算符两边的位长相加後的值和要代入的变量的位长不相同时, 同样也会出现语法错误能够真正综合逻辑电路的算术运算符只有 +,-,*, 对于 /, MOD, REM, 分母的操作数为 2 乘方的常数时, 逻辑电路综合是可能的

45 运算符关系运算符 : 结果为布尔值, 左右两边的操作数的数据类型必须相同, 但是位长度不一定相同

46 运算符并置运算符用于位的连接例 : constant S1 :string := ABC ; constant S2 :string := DEF ; constant S3 :string :=S1&S2; 结果产生 ABCDEF

47 总结数据对象注意信号与变量的区别数据类型主要用 std_logic 或 std_logic_vector 类型操作符部分算数运算符慎用

48 STD_LOGIC 型数据逻辑值逻辑强度逻辑值逻辑强度 0 强强度低 X 强强度不确定 1 强强度高 W 弱强度不确定 L 弱强度低 Z 高阻 H 弱强度高 - 任意项 U 初始状态

untitled

untitled 1 2 3 4 5 A 800 700 600 500 400 300 200 100 0-100 10000 9500 9000 8500 8000 7500 7000 6500 6000 2006.1-2007.5 A 1986.1-1991.12 6 7 6 27 WIND A 52.67 2007 44 8 60 55 50 45 40 35 30 25 20 15 10 2001-05 2002-02