ICN2028

Size: px

Start display at page:

Download "ICN2028"

赤邱
8 years ago
Views:

1 概述 DP5220B 是一款专为 LED 显示屏设计的驱动 IC, 采用 16 路恒流灌电流输出 DP5220B 集成了 Noise Free TM 技术, 具有极佳的抗干扰特性, 使恒流及低灰效果不受 PCB 板的影响并可选用不同的外挂电阻对输出级电流大小进行调节, 精确控制 LED 的发光亮度 DP5220B 在显示过程中 (OE=0) 会缓存 16bit 显示数据, 所以系统在 DP5220B 显示的过程中可以再继续存入 16bit 串行数据, 相比通用恒流源芯片, 刷新率可以提高 50% 以上 DP5220B 内部采用了电流精确控制技术, 可使片间误差低于 ±2.5%, 通道间误差低于 ±2.3% 特性 DP5220B 16 路恒流灌电流输出输出电流设定范围 : 0.5~45mA@VDD=5V 0.5~25mA@VDD=3.3V 电流精度 DP5220B ( 最小值 ):60ns@VDD=5V I/O 施密特触发器触发输入最大数据传输频率 : 25MHz 芯片工作电压 :VDD=3.3~6V 工作温度范围 : -40~85 具有极佳的抗干扰能力和低灰度效果集成双缓存, 刷新率比通用恒流芯片提高 50% 以上通道内集成双向钳位保护电路, 能够有效减少灯珠的损坏通道间 :±0.7%( 典型值 ) ±2.3%( 最大值 ) 芯片间 :±1.1%( 典型值 ) ±2.5%( 最大值 ) 快速输出电流响应 OE 封装 QSOP24-P

2 OE OE 低电平时, 打开 OUT0 ~ OUT15 22 SOUT 串行数据输出端 23 R-EXT 外挂电阻输入端, 可调节输出端恒流值 24 VDD 电源输入端 DP5220B 引脚说明 QSOP24-P DP5220B(QSOP24) Pin No. Pin 名称功能 1 GND 接地端 2 SIN 串行数据输入端 3 CLK 时钟信号输入端, 上升沿采样数据 4 LE 锁存信号输入端 LE 高电平时, 数据传入锁存器 ;LE 低电平时, 数据被锁存 5~20 OUT0 ~ OUT15 高电平时, 关断 OUT0 ~ OUT15 恒流灌电流输出端 OE 21 OE 使能信号输入端 OE - 2 -

3 DP5220B 框图 OUT0 OUT1 OUT14 OUT15 REXT Output current adjuster VDD OE 16 bit output driver bit output register (reg2) 16 LE 16 bit output latch (latch1) GND 16 SIN CLK 16 bit shift register (reg1) SOUT - 3 -

4 I/O 等效电路 1. CLK, SIN 2. OE V DD OE GND 3. LE 4.SOUT V DD SLAT GND V DD SOUT GND 时序图 Note 1: 当 LE 引脚设定为 L, 锁存电路保持数据 ; 当 LE 引脚设定为 H, 则锁存电路不保持数据, 数据直接输出当 OE 引脚为 L 时, OUT0 到 OUT15 输出引脚将变为 ON 和 OFF 以响应数据 ; 设定 OE 引脚为 H, 不论数据如何, 所有输出引脚将为 OFF - 4 -

5 DP5220B 提高刷新率的原理通用恒流源驱动芯片数据传送及数据显示时序图 SIN Data(MSB) Data(LSB) Data(MSB) CLK LE Data(MSB) Data(LSB) OE Data(MSB) Data(LSB) 通用恒流芯片在数据传输及数据显示如上图所示, 数据传输及数据显示利用率低的原因 : 1. 当显示一个高位数据的时候, 数据显示的时间可能会比数据传输的时间大得多, 在数据显示多余的时间内不能进行数据传输 2. 当显示一个低位数据的时候, 数据显示的时间可能会比数据传输的时间小得多, 在数据传输多余的时间内不能进行数据显示 DP5220B 数据传送及数据显示时序图 SIN Data(A) Data(B) Data(C) Data(D) CLK LE latch1=data(a) Data(B) Data(C) OE 消影 reg2=data(a) 消影 Data(B) 消影 Data(C) DP5220B 数据传送及数据显示时序见上图所示,data(A) 和 data(c) 为高位数据,data(B) 和 data(d) 高低位数据将显示数据高低位按时间进行组合, 使显示高位数据多余时间可以利用起来进行数据传送, 或者说利用传数据的时间来进行高位的显示, 将传数据和显示数据完美的配合起来, 可以有效的提高显示刷新率, 基本步骤如下 : 1. 当 data(a) 传送完成后, 在 LE 上产生一个 latch 信号, 锁存 data(a) 2. 完成 data(a) 锁存后, 由 1~>0, 寄存 data(a) 并显示 data(a) 3. 在显示 data(a) 的同时, 对 data(b) 进行传送 4. data(b) 传送完成后, 由 LE 产生 latch 信号, 锁存 data(b), 并接着传送 data(c) 5. 完成 data(a) 的显示后, 寄存 data(b) 并显示 data(b) 6. 完成 data(c) 的传送, 完成 data(b) 的显示 7. 寄存 data(c) 和传送 data(d),( 同步骤 1) - 5 -

6 真值表 CLK LE OE SIN OUT0 OUT7 OUT15 SOUT H L Dn Dn Dn-7 Dn-15 Dn-15 L L Dn+1 无变化 Dn-14 H L Dn+2 Dn+2 Dn-5 Dn-13 Dn-13 L Dn+3 Dn+2 Dn-5 Dn-13 Dn-13 H Dn+3 OFF Dn-13 最大工作范围 (Ta=25 ) 特性符号额定值单位电源电压 VDD 0~7.0 V 输出电流 IO 65 ma 输入电压 VIN -0.4~VDD+0.4 V 输出耐受电压 VOUT 11V 时钟频率 FCLK 30 MHz 接地端电流 IGND ma 消耗功耗 ( 印刷电路板上,25 ) DN-type PD 3.19 W 热阻抗 DN-type Rth(j-a) /W 工作温度 Topr -40 ~ 85 存储温度 Tstg -55 ~ 150 直流特性 (Ta=-40 ~85, 如不另外说明 ) 特性符号测试条件最小值典型值最大值单位电源电压 VDD V ON 时的输出电压 VO(ON) OUTn V 高电平逻辑输入电压 VIH - 0.7*VDD - VDD V 低电平逻辑输入电压 VIL - GND - 0.3*VDD V SOUT 高电平输出电流 IOH VDD=5V ma SOUT 低电平输出电流 IOL VDD=5V ma 恒流输出 IO OUTn ma - 6 -

7 动态特性 (VDD=4.5~5.5V,Ta=-40 ~85, 如不另外说明 ) 特性符号测试电路测试条件最小值典型值最大值单位串行数据传输频率 FCLK MHz 时钟脉冲宽度 twclk 6 SCK=H 或者 L ns 锁存脉冲宽度 twle 6 LE=H ns 使能脉冲宽度 twoe 6 OE =H 或者 L, REXT=890Ω ns 保持时间 thold ns thold ns 建立时间 tsetup ns tsetup ns 最大时钟上升时间 tr ns 最大时钟下降时间 tf ns 电气特性 (VDD=4.5~5.5V,Ta=25, 如不另外说明 ) 特性符号测试电路测试条件最小值典型值最大值单位高电平逻辑输出电压 VOH 1 IOH=-1mA, SOUT VDD VDD V 低电平逻辑输出电压 VOL 1 IOH=+1mA, SOUT V 高电平逻辑输入电流 IIH 2 VIN=VDD, OE, SIN, CLK μa 低电平逻辑输入电流 IIL 3 VIN=GND, LE, SIN, CLK μa IDD1 4 Rext= 未接,OUT off ma IDD2 4 Rext=1.24KΩ,OUT off ma 电源电流 IDD3 4 Rext=620Ω,OUT off ma IDD4 4 Rext=1.24KΩ,OUT on ma IDD5 4 Rext=620Ω,OUT on ma 恒流输出 IO1 5 IO2 5 VDD=5.0V, VO=1.0V, REXT=1.23kΩ ma VDD=5.0V, VO=1.0V, REXT=615Ω ma VDD=5.0V, VO=1.0V, 恒流误差 ΔIO 5 REXT=1.23 kω, - ±0.15 ±0.37 ma OUT0~ OUT15 VDD=4.5~5.5V, VO=1.0V, 恒流电源电压调节 %VDD 5 REXT=1.24 kω, - ±0.2 - %/V OUT0~ OUT15 VDD=5.0V, VO=1.0~3.0V, 恒流输出电压调节 %VOUT 5 REXT=1.24 kω, - ±0.1 %/V OUT0~ OUT15 上拉电阻 RUP 3 OE kω 下拉电阻 RDOWN 2 LE kω - 7 -

8 开关特性 (Ta=25,VDD=5.0V, 如不另外说明 ) 特性符号最典最测试单测试条件小型大电路位值值值 CLK- OUT0 tplh1 6 LE=H, OE =L LE- OUT0 tplh2 6 OE =L OE - OUT0 tplh3 6 LE=H 传输 CLK-OUT1 tphl1 6 LE=H, OE =L 延迟时间 LE-OUT1 tphl2 6 OE =L ns OE - OUT1 tphl3 6 LE=H CLK-SOUT tphl 输出端上升时间 tor 6 电压波形的 10~90% ns 输出端下降时间 tof 6 电压波形的 90~10% ns 测试电路测试电路 1: 高电平逻辑输入电压 / 低电平逻辑输入电压 - 8 -

9 测试电路 2: 高电平逻辑输入电流 / 下拉电阻测试电路 3: 低电平逻辑输入电流 / 上拉电阻测试电路 4: 电源电流 - 9 -

10 测试电路 5: 恒流输出 / 输出 OFF 漏电流 / 恒流误差恒流电源电压调节 / 恒流输出电压调节测试电路 6: 开关特性

11 时序波形 1. CLK, SIN, SOUT twclk 2. CLK, SIN, LE, OE, OUT0 3. OUT0-11 -

12 应用信息 DP5220B 采用了精确电流驱动控制技术, 同一芯片的不同通道间, 不同芯片之间的电流差异极小 1) 通道间电流差异 <±1.3%, 芯片间的电流差异 <±2.5% 2) 具有不受负载端电压影响的电流输出特性, 如下图所示输出电流将不随 LED 顺向电压 VF 的变化而变化调节输出电流 DP5220B 通过外接电阻 Rext 来调节输出电流 (Iout), 计算公式为 : VR-EXT=1.232V; Iout=(VR-EXT/Rext)*

13 封装尺寸

14 产品订购信息产品编号封装 ( 无铅环保 ) 重量 (mg) DP5220B QSOP 声明 : 深圳市德普微电子有限公司保留说明书的更改权, 恕不另行通知! 任何半导体产品在特定条件下都有一定的失效或发生故障的可能, 用户有责任在使用本公司产品进行系统设计和整机制造时遵守安全标准并采取安全措施, 以避免潜在失败风险及可能造成人身伤害或财产损失情况的发生! 我公司将竭诚为客户提供更优秀的产品!

ICN2028

ICN2028 ICN2028 (16 路双缓存恒流输出 LED 驱动芯片 ) 概述 ICN2028 是一款专为 LED 显示屏设计的驱动 IC, 采用 16 路恒流灌电流输出 ICN2028 集成了 Noise Free TM 技术, 具有极佳的抗干扰特性, 使恒流及低灰效果不受 PCB 板的影响并可选用不同的外挂电阻对输出级电流大小进行调节, 精确控制 LED 的发光亮度 ICN2028 在显示过程中 (OE=0)