Presentation Title

Size: px

Start display at page:

Download "Presentation Title"

册查秦
5 years ago
Views:

1 化繁为简 : 软件定义无线电设计的原型实现阮卡佳 MathWorks 应用工程师 1

2 复杂的下一代无线系统天线设计 RF 设计混合信号数字硬件 DSP 算法软件开发系统构架至少七项需要设计技能才能设计成功的产品! 2

3 系统设计常见挑战数字信号处理复杂度不断增加无线, 宽带, 半导体产品上市时间压力设计验证太晚设计错误的风险, 影响上市时间设计团队的合作模拟 / 混合信号, 数字硬件,DSP, 嵌入式系统开发, 控制部分设计 3

4 工程师关心什么? 系统工程师和射频工程师模拟系统性能, 然后才确认硬件在原型和生产阶段可以灵活的测试和验证系统性能算法工程师设计并仿真新的无线电算法在 FPGA 和 SoC 硬件实现设计原型 4

5 今天的 MATLAB 和 Simulink 可以帮您做什么? 仿真端到端链路建模与仿真设计并验证无线系统测试 Over-the-air 测试利用 SDR 设备和射频设备验证模型实现原型与实现将算法部署到 SDR 平台设计一致性 : 从仿真原型到实现 5

6 典型的 SDR 系统模拟前端 Filters, Mixer, ADC/DAC 数字前端 Digital Filters, Sample Rate Conversion 基带处理 Modulation 商用 SDR 平台 FMC GigE 可调 RF 卡 ( 比如 :70 MHz to 6 GHz) FPGA 或 SoC 开发板主机 6

7 SDR 硬件支持 Xilinx Zynq-Based Radio ZC706, ZedBoard, PicoZed ADI FMCOMMS1/2/3/4 Xilinx FPGA-Based Radio Virtex-6 ML605, Spartan-6 SP605 ADI FMCOMMS1, Epiq FMC-1Rx USRP Radio USRP2, N200/210 B200/B210, X300/310 E310 Analog Devices ADALM Pluto Radio RTL-SDR Radio 7

8 下载 SDR 支持包从 MATLAB 菜单栏 : Add-Ons Get Hardware Support Packages 从 MATLAB 命令行窗口 >> supportpackageinstaller 8

9 自动 SDR 硬件设置 9

10 什么是 Zynq? ARM Processor Dual Core Cortex -A9 Interface FPGA Fabric 7-series fabric Zynq: 赛灵思公司推出的可扩展处理平台全可编程片上系统 (SoC) ARM 处理器 + 可编程 FPGA 基于 Zynq 的 SDR 硬件平台 ZC706 / ZedBoard + FMCOMMS1/2/3/4 PicoZed SDR 10

11 测试 SDR Radio I/O 设计流程 - Over-the-air 测试 11

12 SDR Radio I/O 使用真实的无线电信号开发基带算法射频收发器参数可调轻松的开盒即用体验 RF I/O 数字信号流 AD9361 Zynq 数字前端基带处理测试与评估平台 SDR SoC 硬件 PC 端设计和仿真 12

13 Zynq-SDR Radio I/O 接口模块 (Simulink) f RF f s f RF f s RF 中心频率 (70MHz to 6GHz) 采样频率 ( 上至 61.44MHz) 可调增益,Burst 模式 13

sdrtxzc706fmc234 comm.sdrrxzedboardfmc234 comm.

14 Zynq-SDR Radio I/O 接口系统对象 (MATLAB) Radio IO System Object f s f RF comm.sdrrxpicozedsdr comm.sdrtxpicozedsdr comm.sdrrxzc706fmc234 comm.sdrtxzc706fmc234 comm.sdrrxzedboardfmc234 comm.sdrtxzedboardfmc234 访问 MATLAB 帮助文档, 了解 Zynq System Object. f RF f s RF 中心频率 (70MHz to 6GHz) 采样频率 ( 上至 61.44MHz) 可调增益,Burst 模式 14

15 SDR 波形重复发射功能 Repeated Waveform Transmitter 模式参考信号由 MATLAB 预生成存储于 SDR 硬件, 并由发送天线重复连续发送符合标准的 LTE WLAN 测试波形基带信号生成射频信号发生器 & LTE System Toolbox WLAN System Toolbox HW Support Package transmitrepeat Over the - Air SDR platform 15

16 Demo: LTE 发射分集 - Zynq (Zedboard) 和 AD9361 (2x2) 使用一个或两个天线, 利用 Repeated Waveform Transmission 模式发送图片使用一个或两个天线, 解调信号显示图像并且显示传输统计结果 (BER 和 EVM) Available here 16

17 LTE 物理层处理链 & LTE System Toolbox LTE Transmitter Propagation channel LTE Receiver channel coding TRANSMITTER scrambling & modulation synch. layer mapper OFDM demodulation OFDM demodulation Over precoding the air channel estimation channel estimation resource mapper resource mapper OFDM modulation OFDM modulation RECEIVER equalisation equalisation decode 17

18 Demo: LTE 发射分集 - Zynq (Zedboard) 和 AD9361 (2x2) 使用一个或两个天线, 使用 Repeated Waveform Transmission 模式发送图片使用一个或两个天线, 解调信号显示图像并且显示传输统计结果 (BER 和 EVM) Available here 18

19 Demo: LTE 发射分集 - Zynq (Zedboard) 和 AD9361 (2x2) 使用一个或两个天线, 使用 Repeated Waveform Transmission 模式发送图片使用一个或两个天线, 解调信号显示图像并且显示传输统计结果 (BER 和 EVM) Available here 19

20 Demo: LTE 发射分集 - Zynq (Zedboard) 和 AD9361 (2x2) 使用一个或两个天线, 使用 Repeated Waveform Transmission 模式发送图片使用一个或两个天线, 解调信号显示图像并且显示传输统计结果 (BER 和 EVM) Available here 20

21 Demo: LTE 发射分集 - Zynq (Zedboard) 和 AD9361 (2x2) 使用一个或两个天线, 使用 Repeated Waveform Transmission 模式发送图片使用一个或两个天线, 解调信号显示图像并且显示传输统计结果 (BER 和 EVM) Available here 21

22 Demo: Zynq (Zedboard) 和 AD9361 (2x2) 22

23 SDR Radio I/O 设计流程小结利用 Zynq SDR Support from Communications System Toolbox, 你可以直接将 AD9361 的数据传输到 MATLAB 和 Simulink 中支持包还可以实现收发器的参数控制 SDR 硬件作为 over-the-air 信号捕捉或者传输的射频前端在 PC 端, 使用 MATLAB/Simulink 搭建快速验证平台真实的模型信号作为输入激励 / 生成输出 LTE WLAN 标准无线电波形 Zynq 上没有代码运行基带算法在 MATLAB 和 Simulink 上实现 Zynq 的 ARM 处理器打包数据, 并通过以太网传输 24

24 SDR HW/SW Co-design 设计流程 - 基于 SoC 硬件的原型实现 25

25 如果你的 SDR 设计原型需要 FPGA 和 ARM? 我们如何 : 将设计部署到 SoC? MATLAB/Simulink Algorithm Design 划分 FPGA 硬件设计和 ARM 软件设计? 设计 FPGA 和 ARM 接口? 设计 SoC 硬件与射频卡接口? 开发 ARM/FPGA 算法? FPGA MCU SoC ASIC DSP FPGA s ASIC 26

26 SDR HW/SW Co-design SDR 设计系统级部署与实现实时无线电信号验证与测试 HDL 和 C 代码自动生成 RF I/O 数字信号流 AD9361 数字前端 FPGA Zynq 基带处理 ARM 测试与评估平台 SDR SoC 硬件 PC 端设计与仿真 27

基于模型设计 : - 高级 SoC 设计流程系统级设计与仿真, 用户定义分区系统仿真 Algorithm C Model Algorithm HDL Model 算法实现 MathWorks 通过 FPGA 工具实现编译和下载自动化集成和部署 ARM Reference Design

27 基于模型设计 : - 高级 SoC 设计流程系统级设计与仿真, 用户定义分区系统仿真 Algorithm C Model Algorithm HDL Model 算法实现 MathWorks 通过 FPGA 工具实现编译和下载自动化集成和部署 ARM Reference Design Algorithm C Code Algorithm C Code Algorithm HDL Code Algorithm HDL Code FPGA Reference Design MathWorks 自动生成代码和接口模型 Verification (PIL) 实时参数调优和验证 28

自动代码生成 Embedded Coder: 优化的 C/C++ 代码 C 适用于 MCU 和 DSP (

and Incisive* 联合仿真集成的 Xilinx and Altera 综合工具接口 * HDL

28 自动代码生成 Embedded Coder: 优化的 C/C++ 代码 C 适用于 MCU 和 DSP ( 定点浮点支持 ) 验证 Embedded Coder C++ SIL PIL 仿真代码生成 HDL Coder VHDL HDL Coder: 目标独立的可综合 HDL 代码 Verilog 适用于 ASIC 和 FPGA ( 定点浮点支持 ) 生成 HDL Testbench,FIL 仿真 ModelSim and Incisive* 联合仿真集成的 Xilinx and Altera 综合工具接口 * HDL Verifier 支持 co-simulation 和 FPGA-in-the-loop verification 29

Demo: QPSK 收发器设计的 HW/SW Co-design 流程 QPSK 调制 /

Generation and Message Display Tx Rx AD9361

29 Demo: QPSK 收发器设计的 HW/SW Co-design 流程 QPSK 调制 / 解调部分在 FPGA 实现编解码算法在 ARM 实现 ARM 部分参数实时可调真实无线电信号收发 Zynq Board ARM (PS) FPGA (PL) AXI - Lite TCP/IP External Mode TCP/IP Data Generation and Message Display Tx Rx AD9361 Tx/Rx Block AXI - DMA QPSK Tx/Rx AD9361 HDL IP Radio Out Radio In 30

30 Demo: QPSK 收发器设计的 HW/SW Co-design 流程 AXI FPGA Hardware AXI ARM Software 31

31 1. 生成 HDL IP 核 MATLAB 和 Simulink 算法和系统设计 Simulink Model HW 使用 HDL Coder 生成 HDL IP 核 SW Simulink Model 使用 HDL Coder 生成 HDL IP 核 AXI Lite Accessible Registers AXI4-Stream Video In AXI4-Stream Video Out Algorithm from MATLAB/ Simulink External Ports Programmable Logic IP Core 32

32 AXI4-Lite 2. 嵌入式系统集成 MATLAB 和 Simulink 算法和系统设计使用 HDL Coder 生成 HDL IP 核嵌入式系统集成嵌入式系统集成 FPGA Bitstream Zynq 平台 AXI Lite Accessible Registers Processing System AXI AXI4-Stream Video In Video DMA AXI Lite Accessible Registers Algorithm from MATLAB/ Simulink AXI4-Stream Video In AXI4-Stream Video Out Algorithm from MATLAB/ Simulink AXI4-Stream Video Out Programmable Logic IP Core Xilinx Embedded System Project Programmable Logic IP Core External Ports External Ports 33

33 3. 生成软件接口模型 MATLAB 和 Simulink 算法和系统设计 Simulink Model HW 使用 HDL Coder 生成 HDL IP 核 SW 嵌入式系统集成生成软件接口模型 Simulink Model 生成软件接口模型 FPGA Bitstream Zynq 平台 SW I/O Driver Blocks SW SW Interface Model SW Interface Model 34

Bitstream Zynq 平台使用 Embedded Coder 编译软件模型 SW I/O Driver Blocks

34 4. Zynq 平台上实时运行 SW Interface Model MATLAB 和 Simulink 算法和系统设计使用 HDL Coder 生成 HDL IP 核嵌入式系统集成生成软件接口模型使用 Embedded Coder 编译软件模型 FPGA Bitstream Zynq 平台使用 Embedded Coder 编译软件模型 SW I/O Driver Blocks 实时参数调制与验证 External 模式处理器在环 (PIL) 仿真 SW External 模式 PIL SW Interface Model 35

35 设计自动化 :HDL Workflow Advisor 工具 36

36 模型代码双向可追踪 37

37 Zynq HW/SW Co-Design 设计流程小结基于标准的 Zynq HW/SW Co-design 构架 ARM : 与 Simulink 平台数据传输 + 软硬件接口 + 软件算法 FPGA : 硬件算法 + 实时无线电信号收发利用 Simulink 的 External 模式实现参数调制和数据可视化 39

38 化繁为简 :MATLAB/Simulink 的软件定义无线电设计从系统建模仿真到硬件部署 SDR Radio I/O SDR HW/SW Co-design 多个团队共同的统一开发环境精简开发流程针对现成硬件开发原型具有生产的路径无需丰富的 HDL 开发经验, 即可实现快速原型开发通过目标原型进行早期验证快速代码迭代允许更好的设计权衡模型与测试平台灵活复用在统一的设计环境中包含所有系统元素射频基带算法 FPGA 编程软件接口开发 40

39 我们的目标基于 MATLAB 和 Simulink 平台以及商业 SDR 硬件, 协助无线工程团队从容应对软件无线电设计中的常见挑战 41

40 谢谢! 42

Presentation Title

Presentation Title 基于模型的可编程 SoC 设计与调试 MathWorks China Tom Shan Application Engineer 2015 The MathWorks, Inc. 1 主要内容介绍什么是 Zynq? 设计挑战 Zynq 设计基于 MBD 的可编程 SoC 设计代码生成流程验证和软硬件划分 UDP 接口 Processor In the Loop(PIL) 验证新增功能