工业和信息化部人才交流中心

Size: px

Start display at page:

Download "工业和信息化部人才交流中心"

溥纱俞
7 years ago
Views:

1 乐麦夫教育电子信息 - 集成电路紧缺人才培养计划集成电路设计系列培训课程超大规模集成电路可测性设计 (DFT) 技术与实践培训课程 VLSI DFT Technology and Practice 第一期中国. 上海 2016 年 4月 22 日 4 月 23日各有关单位 : 为贯彻落实国家集成电路产业发展推进纲要, 助推工业和信息化部软件和集成电路人才培养计划的实施, 培养一批掌握核心关键技术处于世界前沿水平的中青年专家和技术骨干, 以高层次人才队伍建设推动共性关键性基础性核心领域的整体突破, 促进我国软件集成电路产业持续快速发展, 由国家集成电路封测产业链技术创新战略联盟深圳市半导体行业协会主办, 上海乐麸教育科技有限公司中科院深圳先进技术研究院 ( 先进电子封装材料广东省创新团队 ) 上海张江创新学院深圳集成电路设计产业化基地管理中心电子科技大学机电工程学院承办的集成电路可测性设计技术 IC DFT Technology Training Course 专题培训班, 特邀请上海盈方微电子 DFT 技术经理贺海文 GLOBALFOUNDRIES 中国芯片设计中心 ( 原 IBM 中国芯片设计中心 )DFT 经理吕寅鹏担任授课教师此次精心设计的理论与实践相结合的培训课程, 将涉及到超大规模集成电路可测性设计领域最先进的 DFT EDA 工具, 最新 DFT 技术和集成技术解决方案, 包括 TestKompress TetraMAX TessentMBIST MBISTArchitect At-speed SCAN TessentBoundaryScan SCAN Chain Compression At-speed MBIST Cell-Aware ATPG ATPG Hierarchy scan LogicBIST/SCAN Hybird IP test 等 ; 同时还将重点讨论长期困扰大多数同行的常见技术难题及其对应的策略与建议 : 包括可测性设计技术发展历史和现状可测性设计的主要原理如何进行全芯片级的可测性设计如何建立可测性设计的设计流程如何进行可测性设计的质量检查如何提高测试覆盖率如何进行低功耗测试如何通过合理设计降低测试成本如何有效通过测试向量的调试提高产品良率如何进行通过 DFT 技术实现芯片故障的诊断如何与 1/14

人才队伍建设推动共性关键性基础性核心领域的整体突破, 促进我国软件集成电路产业持续快速发展, 由国家集成电路封测产业链技术创新战略联盟深圳市半导体行业协会主办, 上海乐麸教育科技有限公司中科院深圳先进技术研究

2 测试工程师协同工作如何在整个芯片设计流程中与前端及后端工程师协同工作等通过对这些技术问题的深入讨论与适用技术培训, 将有助于快速提升工程师或相关技术人员的对 DFT 技术的理解与应用能力, 解决实际工作中 DFT 有关的技术问题, 尽快通过 ATE 的测试, 确保最终芯片产品的质量可靠性, 加速产品的上市, 提升企业产品的竞争力将有助于集成电路设计企业更好地制定产品可测试设计研发测试需求定义产品测试规格以及测试方案, 同时主办方将建立 DFT 技术交流群, 以利于促进集成电路与半导体产业生态圈的同行之间更好地合作与交流现将有关事宜通知如下 : 一主办单位 : 上海乐麸教育科技有限公司上海张江创新学院二参加对象课程面向相关电子信息与集成电路企业 ( 包括晶圆制造厂集成电路设计公司集成电路 IP 供应商高校及研究院所 ) 的在校大学生研究生研究员大学教授企业高管技术主管前端设计工程师后端设计工程师电路工程师 ESD/IO 设计工程师模拟电路设计封装设计工程师以及项目主管业务经理等, 有职业转型规划的 DFT 工程师数字前端设计工程师器件工艺工程师等以及相关行业市场研究人员与 VC 投资者课程 PPT 为中英文, 授课为中文三课程安排培训时间 :2016 年 4 月 22 日 -4 月 23 日 ( 共二天 ) 培训地点 : 中兴和泰酒店二楼会议厅上海市浦东新区张江高科技园区科苑路 866 号课程体系 : 1) 理论与方法学集中授课 : 2016 年 4 月 22 日 -23 日 ( 共二天 ), 老师将系统讲授 DFT 技术与验证的方法学与流程,DFT 项目演示 2) 课后云端项目案例实训 :2016 年 5 月 02 日 -8 月 01 日 ( 共三个月 ), 课后给每个学员提供云端服务器登录账号, 学员根据项目实训手册,EDA 软件 ( 业界主流数字 DFT 设计验证工具 ) 及项目数据 database,, 授课老师提供技术支持与答疑 3) 培训班结束后, 将颁发上海乐麸教育 - 超大规模集成电路可测性设计技术与实践技能证书 2/14

DFT 技术交流群, 以利于促进集成电路与半导体产业生态圈的同行之间更好地合作与交流现将有关事宜通知如下 : 一主办单位 : 上海乐麸教育科技有限公司上海张江创新学院二参加对象课程面向相关电子信息与集成电路企业 ( 包

3 参加培训者可推荐参加国家软件和集成电路人才培养计划评选四培训费用本次课程培训费 4000 元 / 人 ( 含授课费场地费资料费培训期间午 / 晚餐证书以及纪念品 ), 学员交通食宿等费用自理 ( 开课前将提供相关协议酒店信息供选择 ) 请于 2016 年 4 月 12 日前将课程培训费汇至如下银行账号户名 : 上海乐麸教育科技有限公司开户行 : 中信银行上海张江支行帐号 : 五报名方式请各单位收到通知后, 积极选派人员参加报名截止日期为 2016 年 4 月 12 日, 请在此日期前将报名回执表发送至乐麦夫教育组委会乐麦夫教育 : 地址 : 上海市张江高科技园区祖冲之路 2305 号 B 幢 1204 室联系人 : 谭乐怡手机 : 电话 : vsa.tan@lemaifu.com 附件 :1. 报名回执表 2. 课程介绍 3. 课程大纲 4. 授课专家简介 5. 主办单位介绍 training@lemaifu.com 3/14

收到通知后, 积极选派人员参加报名截止日期为 2016 年 4 月 12 日, 请在此日期前将报名回执表发送 Email 至乐麦夫教育组委会乐麦夫教育 : 地址 : 上海市张江高科技园区祖冲之路 2305 号 B 幢 1204 室联系

4 附件 2: 课程介绍随着芯片复杂度的提高, 工业界先进的超大规模集成电路芯片的测试成本已经达到整个芯片开发成本的 70% 现在,DFT 技术已经成为保证芯片质量和公司质量信誉, 降低测试成本的关键技术芯片可测试验性设计 (Design For Test) 已成为当今超大规模集成电路开发流程中的重要环节本课程将结合工程实践讨论与分享主流 DFT 工具的使用, 最新量产的芯片可测性设计技术方案, 并将重点谈论集成电路可测性设计的主要原理降低测试成本的主要途径提高测试覆盖率的主要方法 DFT 设计规则芯片量产提高良率的方法故障分析及验证技术方法 DFT 的相关流程的建立,DFT 设计结果评判与验证 Checklist 等工程技术课程还将讨论到最新的 DFT 技术的发展现状和行业领跑者的革新技术, 包括 2.5D/3D Test 技术, Physical aware scan insertion 技术,Channel Sharing of scan 技术, Cell-Aware ATPG 技术,ATPG Hierarchy scan 技术,LogicBIST/SCAN Hybrid 技术, IJTAG(IEEE 1687) 等 With the increase of complexity of chips, the test cost of advanced chips in industry has reached 70% of the development cost of the entire design. Nowadays, Design-For-Test (DFT) technology has become a key technology to ensure the quality of the chip and the reputation of the company, and to reduce the cost of chip design. DFT process has become an indivisible part of the development process of large scale integrated circuit. This course will cover comprehensive DFT related topics, include introduction of mainstream DFT EDA Tools, widely used DFT methodologies, leading edge DFT technologies, as well as frequently see DFT issues in DFT architect, design, debug and ATE test. Meanwhile, the course will focus on the experience sharing of DFT related engineering skills, include methods to reduce test cost, methods to improve test coverage, method to improve yield of mass production, best practice of fault analysis and verification, as well as DFT sign-off checklist.. Moreover, this course will share with you a broad view of entire DFT 4/14

主要途径提高测试覆盖率的主要方法 DFT 设计规则芯片量产提高良率的方法故障分析及验证技术方法 DFT 的相关流程的建立,DFT 设计结果评判与验证 Checklist 等工程技术课程还将讨论到最新的 DFT 技术的发展现状和行业领跑者

5 industry, include the history, current status as well as future of DFT skill. Especially, some leading edge DFT technologies to deal with design challenge will be introduced, eg. 2.5D/3D stacked IC Test, Physical Aware Scan Insertion Technology, Cell aware ATPG technique, ATPG Hierarchy scan technique, LBIST/SCAN Hybrid technique, IJTAG(IEEE 1687) and so on. 5/14

6 附件 3: 课程大纲授课讲师授课内容 Fred Lv ( 吕寅鹏 ) 课程大纲 1-8 Kevin He ( 贺海文 ) 课程大纲 DFT overview DFT 概述 What is and Why DFT VLSI implementation process Manufacturing Defect Manufacturing Test Automatic Test Equipment (ATE) introduction 2 Test and fault 测试和故障 Observability and Controllability Role of Test Test Development Flow Real Tests DFT Cost Fault Modeling 3 DFT Methods introduction DFT 方法学介绍 DFT Methods Ad Hoc DFT 6/14

Equipment (ATE) introduction 2 Test and fault 测试和故障 Observability and Controllability Role of Test Test

7 Scan Basic Concept MBIST Basic Concept LBIST Basic Concept BSCAN Basic Concept JTAG Architecture IP Test 4 Mainstream DFT EDA tools and chip DFT integrated solutions 主流 DFT 工具与芯片 DFT 技术介绍 DFT Compiler (DC) Mentor Testkompress/TessentMbist/TessentBoundaryScan Synopsys TetraMAX Cadence Modus DFT integrated solutions 5 Scan introduction ( with DFT compiler) 芯片 scan 技术介绍 Understanding Scan Testing Scan Chain Insertion Flow Preview Test Protocols and DRC Test Ready Compile Top Down Scan Insertion Flow Bottom Up Scan Insertion Flow Scan Compression method(xor vs OPMISR) Lab DFT Compiler introduce 7/14

DFT integrated solutions 5 Scan introduction ( with DFT compiler) 芯片 scan 技术介绍 Understanding Scan Testing Scan Chain Insertion Flow Preview Test

8 6 ATPG introduction 芯片 ATPG 技术介绍 What is testing and ATPG Stuck at ATPG Transition ATPG Path delay ATPG IDDQ ATPG D algorithm 7 ATPG implementation ( with TestKompress/TetraMAX Lab) 芯片 ATPG 技术实现 ATPG Flow Preview Building Design Design Rules Check Controlling ATPG Saving Pattern and Pattern Validation Lab TestKompress/TetraMAX introduce 8 Understanding MBIST 芯片 MBIST 技术介绍 Why Memory testing is required? Memory Faults Memory Testing Techniques Memory BIST algorithms Memory interface test (RAM Sequential Test) 8/14

Controlling ATPG Saving Pattern and Pattern Validation Lab TestKompress/TetraMAX introduce 8 Understanding MBIST 芯片 MBIST 技术介绍

9 9 MBIST Implement ( with Tessent MBIST Lab) 芯片 MBIST 技术实现 Tessent MBIST generation and insertion flow ETChecker Introduction Block Flow Planning with ETPlanner ETAssemble and ETSignoff in the Block Flow Memory BIST Hierarchical Top Level Flow MBIST Diagnostics Tessent MBIST parameters setting Lab Tessent MBIST introduce 10 DFT latest innovative technologies 最新的 DFT 技术介绍 Channel Sharing of scan Cell aware ATPG technique ATPG Hierarchy scan technique Logic BIST/SCAN Hybrid technique Physical aware scan insertion 2.5D/3D Test IJTAG(IEEE 1687) Partial Good Test 11 DFT Flow and tools 芯片项目中的 DFT 流程和工具 DFT engineer 5 tasks DFT flow (top and block level) 9/14

latest innovative technologies 最新的 DFT 技术介绍 Channel Sharing of scan Cell aware ATPG technique ATPG Hierarchy scan technique Logic BIST/SCAN Hybrid technique

10 DFT flow inputs/outputs in each step DFT tools (flow used) 12 DFT SPEC and Checklist 芯片项目中的 DFT 规格书和检查表 DFT spec of one chip DFT check-list in project DFT patterns check-list 13 Frequently see DFT problems (DFT architecture) 工程实践中的 DFT 常见问题 ( 架构方案 ) Consider the three keys for DFT - Test costs/quality/yield Define the whole chip DFT SPEC and test plan Implement Low-power scan inserting Implement Low-power MBIST Implement Low-power ATPG 14 Frequently see DFT problems (Design and debug) 工程实践中的 DFT 常见问题 ( 电路设计和调试 ) Tessent MBIST debug skills Improve the scan test coverage Insert test points InsertOn-Chip Clock Control Deliver the DFT related SDC files for timing DFT timing issue debug Debug the mismatches in scan/mbist/bscan simulation 10/14

Implement Low-power scan inserting Implement Low-power MBIST Implement Low-power ATPG 14 Frequently see DFT problems (Design and debug) 工程实践中的 DFT 常见问题 ( 电路设计和调试 ) Tessent MBIST

11 15 Frequently see DFT problems (ATE test) 工程实践中的 DFT 常见问题 (ATE 测试 ) Troubleshooting Test Patterns ATE patterns fail - debug Scan diagnose flow Fault analysis Improve the yield 16 DFT Summary DFT 小结 The history and DFT The current situation of DFT The future of DFT DFT EDA tools compare and evaluate Thinking Design in DFT How to be a good DFT engineer The course summary 11/14

DFT Summary DFT 小结 The history and DFT The current situation of DFT The future of DFT DFT EDA

12 附件 4: 授课专家介绍贺海文 Kevin He 上海盈方微电子有限公司芯片可测试性设计 DFT 技术经理贺海文先生在 2015 年 8 月加入上海盈方微电子有限公司, 组建了芯片可测试性设计团队 (DFT Team), 目前担任该部门的负责人, 带领团队负责数字芯片 DFT 方案制定,DFT 设计验证,DFT 诊断分析与工具评估等工作, 同时负责有关的设计流程方法学开发与技术管理工作贺海文先生曾供职英飞凌微电子,Intel 资深 DFT 工程师, 灿芯半导体 DFT 主任工程师, 现任上海盈方微 DFT 部门主管, 主要从事 VLSI/SOC 产品的 DFT 相关工作 Kevin 是国内第一批在专业芯片设计公司从事 DFT 设计的工程师, 有 10 年以上 DFT 设计和验证的丰富经验, 对 DFT 技术有深刻认识, 实战经验丰富, 完成了多款大规模量产基带芯片 SOC 的 DFT 设计在加入盈方微之前,Kevin 曾在国际一流的芯片设计公司 Intel 工作超过 3 年, 在年期间, 参与了手机基带芯片项目的 DFT 设计和验证, 完成了多颗复杂手机基带 SOC 芯片 ( 如 XG632/XG631) 的一次性成功 Tapeout 的设计在灿芯半导体工作期间, 负责完成了国内第一款 40nm 级北斗基带射频 SOC 芯片的全部 DFT 方案的规划设计验证以及量产测试的技术支持工作贺海文先生在 2005 年获得清华大学集成电路设计与制造学士学位, 是 EETOP 的特约作者, 发表多篇技术文章, 翻译完成国外经典教材数字系统测试和可测试性设计 ( 已由机械工业出版社出版 ), 同时作为 DFT 专家, 多次在公司内部主持 DFT 相关培训讲座 12/14

方微 DFT 部门主管, 主要从事 VLSI/SOC 产品的 DFT 相关工作 Kevin 是国内第一批在专业芯片设计公司从事 DFT 设计的工程师, 有 10 年以上 DFT 设计和验证的丰富经验, 对 DFT 技术有深刻认识, 实战经验丰富, 完成了多款大规模量产

13 吕寅鹏 Fred Lv 格罗方德半导体科技 ( 上海 ) 有限公司芯片可测试性设计高级经理,DFT 技术专家吕寅鹏先生在 2015 年 7 月由于格罗方德半导体科技有限公司整体收购 IBM 全球半导体业务而加入格罗方德半导体科技有限公司 (GLOBALFOUNDREIS) 目前担任格罗方德半导体科技有限公司中国芯片设计中心的高级经理职务, 并且作为 DFT 技术专家领导中国 DFT 设计团队在加入格罗方德半导体科技有限公司之前, 吕寅鹏服务于 IBM 中国芯片设计中心, 专注于芯片可测性设计工作, 组建并领导了 IBM 中国芯片设计中心的芯片可测性设计团队吕寅鹏先生拥有丰富的芯片可测性设计经验和经历他目前承担的职责包括但不限于 : 芯片售前, 设计执行以及硬件调试阶段的 DFT 解决方案的技术指导和监督 ; 中国 DFT 团队的建设以及技术能力的培养 ; 通过全球合作, 整合 DFT 方法学开发与设计实践, 满足客户的定制化需求在 8 年多的职业生涯中, 吕寅鹏曾经为 16 块采用 IBM 和 GLOBALFOUNDRIES 先进工艺的超大规模网络通信以及大型服务器配套芯片设计 DFT 解决方案, 并且实现了成功流片和测试吕寅鹏在 DFT 领域发表过 3 篇专利 ( 美国 ), 并且在 2015 年由于对 IBM Cu32(32nm) 工艺 ASIC 芯片的 DFT 解决方案的杰出贡献获得了 IBM 公司的杰出技术成就奖 (Outstanding Technical Achievement Award) 吕寅鹏先生分别于 2008 年和 2005 年获得上海交通大学电子工程系硕士和学士学位他拥有丰富的公开演讲经验, 曾多次应邀作为演讲嘉宾, 访问上海交通大学, 复旦大学以及西安交通大学等高校, 进行 DFT 相关技术讲座并于 2015 年应邀做为 Cadence CDNLive 演讲嘉宾, 代表格罗方德半导体科技有限公司发表主题演讲, 介绍了格罗方德半导体科技公司先进的 DFT 技术 --PGT (Partial Good Test) 技术 13/14

芯片可测性设计工作, 组建并领导了 IBM 中国芯片设计中心的芯片可测性设计团队吕寅鹏先生拥有丰富的芯片可测性设计经验和经历他目前承担的职责包括但不限于 : 芯片售前, 设计执行以及硬件调试阶段的 DFT 解决方案的技术指

14 附件 5: 主办单位介绍 R 乐麦夫教育, 是国内首家专注提供电子信息与集成电路全领域 ( 包括集成电路设计芯片封装设计高速系统设计信号完整性与电源完整性 SI/PI/EMC /EMI IBIS/AMI Modeling 晶圆制造封装制造测试半导体设备与原材料系统软硬件等 ) 技能类培训课程的教育机构乐麦夫目前承担国家软件和集成电路人才培养计划和高端装备人才培养计划的组织实施工作与集成电路半导体行业资源企业一线资深工程师国际顶尖研究机构的紧密合作, 应用便利的互联网大数据云计算等最新技术, 将最适用的职业技能, 通过灵活的在线课程服务于全球的高校大学生企业员工, 同时也推出线下专题类公开技能课程, 旨在为我国的半导体企业与电子产品系统公司定向培养与输送高质量的紧缺技能人才 ; 同时为整个行业上下游产业链的工厂企业与公司, 建立一个合作与共赢的生态圈, 包括资源共享市场推广业务对接等乐麦夫讲师导师团队来自业内著名企业 (Intel 华为海思紫光展讯 Cadence Synopsys 美满科技 NVIDIA AMD 日月光中芯国际等 ) 的一线工程师和技术专家 ; 和相关资源平台合作, 乐麦夫拥有业内最全的 EDA 工具与高速云服务器资源, 提供和企业同步的设计仿真分析的项目实训环境 ; 借助于移动互联网与随时随地可以访问的云端资源, 充分利用互联网线上直播视频录播结合线下面授专题培训灵活的学习模式, 为高校学生年轻教师企业在职工程师提供适用的职业技能学习与培训 : 1) 作为高校理论教学的补充, 为社会企业培养具备企业岗位专业技能上岗或入职后能直接适应企业的实际岗位工作的紧缺型技能人才 ; 2) 帮助高校年轻教师更新与提升专业技能, 在传授理论的同时能更好地培养符合企业岗位需求的人才, 并提高产学研结合的竞争能力 ; 3) 提供在职工程师可以终身学习并提高自己职业技能与就业竞争力的有效途径和深造平台上海张江创新学院 (ZJII), 是在商务部和上海市政府浦东新区区委和区政府的领导下, 上海张江创新学院诞生于 2006 年 10 月, 是上海张江 ( 集团 ) 有限公司负责承办的一个大学学历后学位后高层次职业培训机构上海张江创新学院拥有软件与信息技术分院微电子设计与应用分院和科技创业培训分院等七家分院 ; 上海张江创新学院向上海市其他社会培训机构输出品牌和培训管理 14/14

用便利的互联网大数据云计算等最新技术, 将最适用的职业技能, 通过灵活的在线课程服务于全球的高校大学生企业员工, 同时也推出线下专题类公开技能课程, 旨在为我国的半导体企业与电子产品系统公司定向培养与输送高质量的

工业和信息化部人才交流中心

工业和信息化部人才交流中心乐麦夫教育电子信息 - 集成电路紧缺人才培养计划集成电路设计系列培训课程超大规模集成电路可测性设计 (DFT) 技术与实践培训课程 VLSI DFT Technology and Practice 第一期中国. 上海 2016 年 4 月 22 日 4 月 23日各有关单位 : 为贯彻落实国家集成电路产业发展推进纲要, 助推工业和信息化部软件和集成电路人才培养计划的实施, 培养一批掌握核心关键技术