计算机组成与系统结构

Transcription

1 第5章 中央处理器 CPU 计算机的工作过程就是计算机执行程序的过程 程序是一个指令序列 这个序列明确告诉计算机应该 执行什么操作 在什么地方能够找到用来操作的数据 一旦把程序装入主存储器 计算机就可以自动执行取出指令和执行指令的任务 专门用来完成此项工 作的计算机部件称为中央处理器 Central Processing Unit CPU 做成单片集成电路的 CPU 通常又称 为微处理器 Microprocessor 计算机工业从 20 世纪 60 年代早期开始使用 CPU 这个术语 迄今为止 CPU 从形态 设计到实现都已 发生了巨大的变化 但是其基本工作原理却一直没有大的变化 早期的 CPU 通常是为大型 特定的应用而定制的 这种为特定应用而设计定制 CPU 的昂贵方法 目 前在很大程度上已经让位于开发可大规模生产的通用处理器 这种标准化趋势 大致开始于分立晶体管大 型机 Mainframe 和小型机 Minicomputer 的年代 并且随着集成电路 IC 的普及而大大加速 集成 电路可以把日益复杂的 CPU 设计制造在很小的空间里 CPU 的小型化和标准化 大大增加了这些数字器件 在现代生活中的应用范围 远远超出了专用运算机器这一有限的应用 现代微处理器已经随处可见 从汽 车到手机 甚至儿童玩具 5.1 CPU的功能和组成 作为控制并执行指令的部件 CPU 对整个计算机系统的运行是至关重要的 它不仅要与计算机的其他 功能部件进行信息交换 还要控制这些功能部件的操作 当用计算机解决某个问题时 应当首先编写相应的程序 把程序连同原始数据预先通过输入设备送到 主存储器中保存起来 计算机工作时 按顺序逐条取出指令 分析指令 执行指令 并自动转到下一条指 令 计算机一条一条地执行指令 实现预先设计的程序控制 直到程序规定的任务完成为止 CPU的基本功能 CPU 控制整个程序的执行 具有以下基本功能 1 程序控制 程序控制就是控制指令的执行顺序 程序是指令的有序集合 这些指令的相互顺序不能任意颠倒 必须严格按照程序规定的顺序执行 保证计算机按一定顺序执行程序是 CPU 的首要任务 2 操作控制 操作控制就是控制指令进行操作 一条指令的功能往往由若干个操作信号的组合来实现 因此 CPU 管理并产生每条指令的操作信号 把各种操作信号送往相应的部件 从而控制这些部件按指令的要求进行操作 3 时间控制 时间控制就是对各种操作实施定时控制 在计算机中 各种指令的操作信号和指令的整个执行过程都受到严格定时 只有这样 计算机才能有 条不紊地工作 4 数据加工 数据加工就是对数据进行算术和逻辑运算 完成数据的加工处理 是 CPU 的根本任务 CPU的基本组成 传统上 CPU 由控制器和运算器这两个主要部件组成 随着集成电路技术的不断发展和进步 新型 CPU 纷纷集成了一些原先置于 CPU 之外的分立功能部件 如浮点处理器 高速缓存 Cache 等 在大大提高 CPU 性能指标的同时 也使得 CPU 的内部组成日益复杂 化 67

2 1 控制器 控制器是整个计算机系统的指挥中心 在控制器的指挥控制下 运算器 存储器和输入/输出设备等部 件协同工作 构成一台完整的通用计算机 控制器根据程序预定的指令执行顺序 从主存取出一条指令 按照该指令的功能 用硬件产生带有时 序标志的一系列微操作控制信号 控制计算机内各功能部件的操作 协调和指挥整个计算机实现指令的功 能 控制器通常由程序计数器 PC 指令寄存器 IR 指令译码器 时序发生器和操作控制器组 成 其主要功能包括 ⑴从主存中取出一条指令 并指出下一条指令在主存中的位置 ⑵对指令进行译码 并产生相应的操作控制信号 以便启动规定的动作 ⑶指挥并控制 CPU 主存和输入/输出设备之间数据流动的方向 2 运算器 运算器是计算机中用于实现数据加工处理功能的部件 它接受控制器的命令 负责完成对操作数据的 加工处理任务 其核心部件是算术逻辑单元 ALU 相对控制器而言 运算器接受控制器的命令而进行动作 即运算器所进行的全部操作都是由控制器发 出的控制信号来指挥的 所以它是执行部件 运算器由算术逻辑单元 ALU 累加寄存器 AC 数据寄存器 DR 和程序状态字寄存器 PSW 组 成 它有两个主要功能 ⑴执行所有的算术运算 ⑵执行所有的逻辑运算 并进行逻辑测试 CPU中的主要寄存器 在 CPU 中至少要有六类寄存器 指令寄存器 IR 程序计数器 PC 地址寄存器 AR 数据寄存 器 DR 累加寄存器 AC 程序状态字寄存器 PSW 这些寄存器用来暂存一个计算机字 其数目可以 根据需要进行扩充 1. 数据寄存器 数据寄存器 Data Register DR 又称数据缓冲寄存器 其主要功能是作为 CPU 和主存 外设之间信 息传输的中转站 用以弥补 CPU 和主存 外设之间操作速度上的差异 数据寄存器用来暂时存放由主存储器读出的一条指令或一个数据字 反之 当向主存存入一条指令或 一个数据字时 也将它们暂时存放在数据寄存器中 数据寄存器的作用是 ⑴作为 CPU 和主存 外围设备之间信息传送的中转站 ⑵弥补 CPU 和主存 外围设备之间在操作速度上的差异 ⑶在单累加器结构的运算器中 数据寄存器还可兼作操作数寄存器 2. 指令寄存器 指令寄存器 Instruction Register IR 用来保存当前正在执行的一条指令 当执行一条指令时 首先把该指令从主存读取到数据寄存器中 然后再传送至指令寄存器 指令包括操作码和地址码两个字段 为了执行指令 必须对操作码进行测试 识别出所要求的操作 指令译码器 Instruction Decoder 就是完成这项工作的 指令译码器对指令寄存器的操作码部分进 行译码 以产生指令所要求操作的控制电位 并将其送到微操作控制线路上 在时序部件定时信号的作用 下 产生具体的操作控制信号 指令寄存器中操作码字段的输出就是指令译码器的输入 操作码一经译码 即可向操作控制器发出具 体操作的特定信号 3. 程序计数器 程序计数器 Program Counter PC 用来指出下一条指令在主存储器中的地址 68

3 在程序执行之前 首先必须将程序的首地址 即程序第一条指令所在主存单元的地址送入 PC 因此 PC 的内容即是从主存提取的第一条指令的地址 当执行指令时 CPU 能自动递增 PC 的内容 使其始终保存将要执行的下一条指令的主存地址 为取下 一条指令做好准备 若为单字长指令 则(PC)+1 PC 若为双字长指令 则(PC)+2 PC 以此类推 但是 当遇到转移指令时 下一条指令的地址将由转移指令的地址码字段来指定 而不是像通常的那 样通过顺序递增 PC 的内容来取得 因此 程序计数器的结构应当是具有寄存信息和计数两种功能的结构 4. 地址寄存器 地址寄存器 Address Register AR 用来保存 CPU 当前所访问的主存单元的地址 由于在主存和 CPU 之间存在操作速度上的差异 所以必须使用地址寄存器来暂时保存主存的地址信息 直到主存的存取操作完成为止 当 CPU 和主存进行信息交换 即 CPU 向主存存入数据/指令或者从主存读出数据/指令时 都要使用地 址寄存器和数据寄存器 如果我们把外围设备与主存单元进行统一编址 那么 当 CPU 和外围设备交换信息时 我们同样要使 用地址寄存器和数据寄存器 5. 累加寄存器 累加寄存器通常简称累加器 Accumulator AC 是一个通用寄存器 累加器的功能是 当运算器的算术逻辑单元 ALU 执行算术或逻辑运算时 为 ALU 提供一个工作区 可 以为 ALU 暂时保存一个操作数或运算结果 显然 运算器中至少要有一个累加寄存器 6. 程序状态字寄存器 程序状态字 Program Status Word PSW 用来表征当前运算的状态及程序的工作方式 程序状态字寄存器用来保存由算术/逻辑指令运行或测试的结果所建立起来的各种条件码内容 如运 算结果进/借位标志 C 运算结果溢出标志 O 运算结果为零标志 Z 运算结果为负标志 N 运 算结果符号标志 S 等 这些标志位通常用 1 位触发器来保存 除此之外 程序状态字寄存器还用来保存中断和系统工作状态等信息 以便 CPU 和系统及时了解机器 运行状态和程序运行状态 因此 程序状态字寄存器是一个保存各种状态条件标志的寄存器 操作控制器和时序发生器 1 微操作与数据通路 控制器在实现一条指令的功能时 总是把每一条指令分解成时间上先后有序的一系列最基本 最简单 不可再分的操作控制动作 这种最基本 最简单 不可再分的操作称为微操作 Microoperation 我们通常把许多寄存器之间传输信息的通路称为数据通路 Data Path 它控制信息从什么地方开 始 中间经过哪个寄存器或多路开关 最后传送到哪个寄存器 在数据通路中 微操作通过自身的控制作用和彼此之间的密切配合 使指令流 数据流等信息流按照 预定的路径流动 以实现指令的功能 每一条指令的功能决定了它所需要的一系列带时序的微操作信号 2 操作控制器 控制器的基本功能是负责指令的读出 识别和解释 并指挥协调各功能部件执行指令 操作控制器是 CPU 中完成取指令和执行指令全过程的部件 其主要功能是根据指令操作码和时序信号 的要求 产生各种操作控制信号 以便在各寄存器之间正确地建立数据通路 从而完成取指令和执行指令 的控制 根据设计方法不同 操作控制器可分为组合逻辑控制器和微程序控制器两种 二者的区别在于其中的 控制信号形成部件不同 进而反映出不同的设计原理和方法 根据使用器件的不同 组合逻辑控制器又可 进一步细分为硬连线控制器和门阵列控制器 69

4 3 时序发生器 CPU 中除了操作控制器外 还必须包括时序发生器 由于计算机的高速工作 每一个动作的时间必须非常严格 不能有任何差错 时序发生器的作用 就 是对操作控制器产生的各种控制信号实施时间上的严格控制 产生各功能部件所需要的定时控制信号 5.2 CPU的工作过程 CPU 的基本工作是执行预先存储的指令序列 即程序 程序的执行过程实际上是不断地取出指令 分 析指令 执行指令的过程 CPU 从存放程序的主存储器里取出一条指令 译码并执行这条指令 保存执行结果 紧接着又去取指 令 译码 执行指令 如此周而复始 反复循环 使得计算机能够自动地工作 其过程如图 5-3 所示 除非遇到停机指令 否则这个循环将一直进行下去 开始 取指令 指令译码 执行指令 图 5-3 程序的执行过程 指令的执行过程 几乎所有的冯 诺伊曼型计算机的 CPU 其工作都可以分为 5 个阶段 取指令 指令译码 执行指令 访 存取数 结果写回 1 取指令阶段 取指令 Instruction Fetch 阶段是将一条指令从主存中取到指令寄存器的过程 程序计数器 PC 中的数值 用来指示当前指令在主存中的位置 当一条指令被取出后 PC 中的数值将 根据指令字长度而自动递增 若为单字长指令 则(PC)+1 PC 若为双字长指令 则(PC)+2 PC 依此 类推 2 指令译码阶段 取出指令后 计算机立即进入指令译码 Instruction Decode 阶段 在指令译码阶段 指令译码器按照预定的指令格式 对取回的指令进行拆分和解释 识别区分出不同 的指令类别以及各种获取操作数的方法 在组合逻辑控制的计算机中 指令译码器对不同的指令操作码产生不同的控制电位 以形成不同的微 操作序列 在微程序控制的计算机中 指令译码器用指令操作码来找到执行该指令的微程序的入口 并从 此入口开始执行 在传统的设计里 CPU 中负责指令译码的部分是无法改变的 不过 在众多运用微程序控制技术的新 型 CPU 中 微程序有时是可重写的 可以通过修改成品 CPU 来改变 CPU 的译码方式 3 执行指令阶段 在取指令和指令译码阶段之后 接着进入执行指令 Execute 阶段 此阶段的任务是完成指令所规定的各种操作 具体实现指令的功能 为此 CPU 的不同部分被连接起 来 以执行所需的操作 例如 如果要求完成一个加法运算 算术逻辑单元 ALU 将被连接到一组输入和一组输出 输入端提供 需要相加的数值 输出端将含有最后的运算结果 4 访存取数阶段 根据指令需要 有可能要访问主存 读取操作数 这样就进入了访存取数 Memory 阶段 此阶段的任务是 根据指令地址码 得到操作数在主存中的地址 并从主存中读取该操作数用于运算 70

5 5 结果写回阶段 作为最后一个阶段 结果写回 Writeback 阶段把执行指令阶段的运行结果数据 写回 到某 种存储形式 结果数据经常被写到 CPU 的内部寄存器中 以便被后续的指令快速地存取 在有些情况下 结果数据也可被写入相对较慢 但较廉价且容量较大的主存 许多指令还会改变程序状态字寄存器中标志位 的状态 这些标志位标识着不同的操作结果 可被用来影响程序的动作 在指令执行完毕 结果数据写回之后 若无意外事件 如结果溢出等 发生 计算机就接着从程序计 数器 PC 中取得下一条指令地址 开始新一轮的循环 下一个指令周期将顺序取出下一条指令 许多新型 CPU 可以同时取出 译码和执行多条指令 体现并行处理的特性 指令周期 1 指令周期 指令周期是 CPU 取出一条指令并执行该指令所需的时间 指令周期的长短与指令的复杂程度有关 2 CPU 周期 指令周期常常用若干个 CPU 周期数来表示 由于 CPU 内部的操作速度较快 而 CPU 访问一次主存所花的时间较长 因此通常用从主存读取一条指 令的最短时间来规定 CPU 周期 CPU 周期也称为机器周期 3 时钟周期 一个 CPU 周期包含若干个时钟周期 时钟周期是处理操作的最基本时间单位 由机器的主频决定 一个 CPU 周期的时间宽度由若干个时钟周期的总和来决定 图 5-5 为采用定长 CPU 周期的指令周期示意图 时钟 周期 T1 T2 T3 T4 T1 取指周期() T2 T3 T4 执行周期() 指令周期 图 5-5 指令周期 4 取出和执行任何一条指令所需的最短时间为 2 个 CPU 周期 任何一条指令 它的指令周期至少需要 2 个 CPU 周期 而复杂指令的指令周期则需要更多的 CPU 周期 这是因为 一条指令的取出阶段需要一个 CPU 周期时间 而一条指令的执行阶段则需要至少一个 CPU 周期 时间 由于不同复杂度的指令其执行周期所需的 CPU 周期数不尽相同 因此 各种指令的指令周期也是不 尽相同的 5 用指令流程图表示指令周期 在进行计算机设计时 可以像画程序流程图那样 采用指令流程图来表示一条指令的指令周期 在指令流程图中 方框 代表一个操作步骤 方框中的内容表示数据通路的操作或某种控制操作 菱形框 通常用来表示某种判别或测试 其动作依附于它前面的一个方框 公操作符号 表示一条指令已经执行完毕 转入公操作 所谓公操作 就是一条指令执行完毕 后 CPU 进行的一些操作 这些操作主要是 CPU 对外设请求的处理 如果外设没有向 CPU 请求交换数据 那 么 CPU 又转向主存取下一条指令 一般的指令流程图有一个公共的流程段和许多并列的分支 公共流程段是取指令操作的流程序列 由 于取指令操作是每条指令共同的操作步骤 而且指令读取步骤都是相同的 所以取指令的操作流程也是相 71

6 同的 由于每条指令在执行指令阶段的操作是互不相同的 所以在取指令阶段之后 流程就根据指令分成 许多个分支 通常为每种指令都安排一个分支流程 时序发生器 1 时序信号 在计算机高速运行过程中 计算机内各部件的每一个动作都必须严格遵守时间规定 不能有任何差错 计算机内各部件的协调动作需要时间标志 而时间标志则是用时序信号来体现的 计算机各部分工作所需的时序信号 在 CPU 中统一由时序发生器来产生 2 时序发生器 CPU 中的时序发生器 其功能是用逻辑电路来发出时序信号 实现时序控制 使计算机可以准确 迅 速 有条不紊地工作 时序发生器是产生控制指令周期的时序信号的部件 当 CPU 开始取指令并执行指令时 操作控制器利 用时序发生器产生的定时脉冲的顺序和不同的脉冲间隔 提供计算机各部件工作所需的各种微操作定时控 制信号 有条理 有节奏地指挥机器各个部件按规定时间动作 从操作控制器设计方法而言 组合逻辑控制器的时序电路比较复杂 而微程序控制器的时序电路则相 对简单 控制方式 控制器控制一条指令运行的过程是依次执行一个确定的操作序列的过程 为了使机器能够正确执行指 令 控制器必须能够按照正确的时序产生操作控制信号 控制不同操作序列的时序信号的方法 称为控制器的控制方式 控制方式通常分为三种 同步控制方式 异步控制方式 联合控制方式 其实质反映了时序信号的定时 方式 1. 同步控制方式 同步控制方式有时又称为固定时序控制方式或无应答控制方式 是指操作序列中每一步操作的执行 都由确定的具有基准时标的时序信号来控制 其特点是系统有一个统一的时钟 所有的控制信号均来自这 个统一的时钟信号 在同步控制方式中 在任何情况下 给定的指令在执行时所需的 CPU 周期数和时钟周期数都是固定不 变的 根据不同情况 同步控制方式可选取以下几种方案 ⑴采用完全统一的机器周期执行各种不同指令 显然 对简单指令和简单操作而言 这将造成时间上 的浪费 ⑵采用不定长机器周期 将大多数操作安排在一个较短的机器周期内完成 而对于某些费时较多的操 作 则采取延长机器周期的办法加以解决 ⑶中央控制与局部控制相结合 将大部分指令安排在固定的机器周期完成 称为中央控制 而对于 少数复杂指令 如乘 除 浮点运算 则采用另外的时序进行定时 称为局部控制 同步控制方式设计简单 操作控制容易实现 2. 异步控制方式 异步控制方式有时又称为可变时序控制方式或应答控制方式 是一种按每条指令 每个操作的实际需 要而占用时间的控制方式 不同指令所占用的时间完全根据需要来决定 在异步控制方式中 每条指令的指令周期既可由数量不等的机器周期数组成 也可由执行部件完成 CPU 要求的操作后发回控制器的应答信号来决定 也就是说 每条指令 每个操作控制信号的时间由其需要 占用的时间来决定 需要多少时间就占用多少时间 显然 用这种方式形成的操作控制序列 没有固定的 CPU 周期数和严格的时钟周期与之同步 所以称 为异步方式 在异步控制方式下 指令的运行效率高 但控制线路的硬件实现比较复杂 72

7 异步控制方式在计算机中得到了广泛的应用 例如 CPU 对主存的读写 I/O 设备与主存的数据交换等 一般都采用异步控制方式 以保证执行时的较高速度 3. 联合控制方式 现代计算机系统中一般采用的控制方式是同步控制和异步控制相结合的方式 即联合控制方式 联合控制方式的设计思想是 在功能部件内部采用同步控制方式 而在功能部件之间采用异步控制方 式 并且在硬件实现允许的情况下 尽可能多地采用异步控制方式 联合控制方式通常选取以下两种方案 ⑴大部分操作序列安排在固定的机器周期中 对某些时间难以确定的操作则以执行部件的应答信号作 为本次操作的结束 ⑵机器周期的时钟周期数固定 但是各指令周期的机器周期数不固定 5.3 操作控制器 根据设计方法不同 操作控制器可分为组合逻辑控制器和微程序控制器两种 二者的区别在于其中的 控制信号形成部件不同 进而反映出不同的设计原理和方法 根据使用器件的不同 组合逻辑控制器又可 进一步细分为硬连线控制器和门阵列控制器 组合逻辑控制器 组合逻辑控制器包括硬连线控制器与门阵列控制器两种 1 硬连线控制器 硬连线 Hard-wired 控制器是早期设计计算机控制器的一种方法 这种方法是把控制部件看作为产 生专门固定时序控制信号的逻辑电路 而此逻辑电路以使用最少门电路和取得最高操作速度为设计目标 这种逻辑电路是一种由门电路和触发器构成的复杂逻辑网络 一旦控制部件构成后 除非重新设计和物理 上对它重新连线 否则要想增加新的控制功能是不可能的 硬连线控制器主要由组合逻辑网络 指令寄存器和指令译码器 时序发生器等部分组成 如图 5-13 所 示 其中 组合逻辑网络产生计算机所需的全部操作命令 是控制器的核心 微操作控制信号 C 执行部件反馈信息 B I 组合逻辑网络 N 指令译码器 IR T 指令寄存器 启动 停止 时钟 复位 时序发生器 图 5-13 硬连线控制器结构方框图 组合逻辑网络的输入信号有三个来源 ⑴来自指令译码器的输出 I ⑵来自执行部件的反馈信息 B ⑶来自时序发生器的时序信号 T 组合逻辑网络的输出信号就是微操作控制信号 C 它用来对执行部件的操 作进行控制 因此 组合逻辑网络输出的微操作控制信号 C 就是以上输入信号的逻辑函数 即 C = f ( I, B, T ) 73

8 硬连线控制器的设计步骤如下 首先根据各条指令的功能要求 按照给出的数据通路 编写每条指令 的操作流程 然后根据全部指令的操作流程 并与适当的时序信号相结合 写出每个微操作控制信号的逻 辑表达式 并进行化简 最后按此逻辑表达式 用与门 或门和非门等逻辑门电路及触发器来产生微操作 控制信号 2 门阵列控制器 由大量的与门 或门阵列等电路构成的器件 称为门阵列 Gate Array 器件 典型代表产品包括 可 编程逻辑阵列 Programmable Logic Array PLA 可编程阵列逻辑 Programmable Array Logic PAL 通用阵列逻辑 Generic Array Logic GAL 等 用门阵列器件设计的操作控制器 称为门阵列控制器 其工作原理与硬连线控制器基本相同 但门阵 列控制器用门阵列器件代替硬连线控制器中的组合逻辑网络 用门阵列实现微操作信号发生器时 把操作码 时序信号和状态条件作为门阵列的输入 按一定的 与 或 关系编排后 其输出便是微操作控制信号 显然 门阵列控制器也是一种组合逻辑控制器 但是与常规的硬连线控制器不同 它是可编程的 并 且不需要把一系列门电路和触发器通过硬连线组织起来 门阵列控制器的设计步骤如下 首先根据各条指令的功能要求 按照给出的数据通路 编写每条指令 的操作流程 然后根据全部指令的操作流程 并与适当的时序信号相结合 写出每个微操作控制信号的逻 辑表达式 并进行化简 最后按此逻辑表达式 用门阵列器件来产生微操作控制信号 3 组合逻辑控制的特点 组合逻辑控制方法包括硬连线方法与门阵列方法两种 硬连线方法是分立元件时代的产物 采用这种方法的一项重要指标是尽量减少所用的逻辑门数目 以 降低成本 但这样造成控制器结构不规整 各种操作控制信号以明显的随机形式散布在整个计算机中 不 便于维修 可靠性低 并且造价高 而门阵列方法则是用大规模集成电路来实现上述随机逻辑 从而克服了前者的缺点 组合逻辑控制的特点如下 ⑴组合逻辑控制的设计和调试均非常复杂 且代价很大 ⑵与微程序控制相比 组合逻辑控制的速度较快 其速度主要取决于逻辑电路的延迟 因此 尽管微程序控制技术已经在现代计算机设计中被广泛采用 但是近年来在某些新型的超高速计 算机结构中 又重新选用了组合逻辑控制器 或与微程序控制器混合使用 微程序控制器 微程序控制器是用微程序 Microprogram 实现计算机控制的控制器 具有规整性 灵活性 可维护性 等一系列优点 因而在计算机设计中被广泛采用 1 基本思想 微程序控制器的基本思想 将程序设计的思想方法引入控制器的控制逻辑 将微操作控制信号按一定 规则进行编码 形成微指令 存放到一个只读存储器里 当机器运行时 逐条读出这些微指令 从而产生 全机所需要的各种操作控制信号 使相应部件执行所规定的操作 微程序控制技术 其实质是用程序设计的思想方法来组织操作控制逻辑 存放微程序的存储器称为控 制存储器 Control Memory CM 简称控存 由于用微程序实现计算机的机器指令功能时 微程序是存 储在控制存储器之中的 因此 改变控制存储器的内容就可以方便地改变指令特性 增删指令 甚至改变指 令系统 这给计算机设计者和用户提供了相当大的灵活性 在计算机系统中 微程序控制技术是利用软件方法来设计硬件的一项技术 能使机器逻辑设计规整 同时提高可靠性 可利用性和可维护性 微程序开发在许多方面类似于软件开发 所以 软件工程中行之有效的一系列开发手段都可应用于微 程序的开发上 2 基本概念 74

9 1 微命令 由微程序控制器通过控制线向执行部件发出的微操作控制信号称为微命令 Microorder 执行部件接受微命令后所进行的操作就是微操作 微操作是计算机中最基本的操作 2 微指令 在一个 CPU 周期中 实现一定操作功能的一组微命令的集合构成一条微指令 Microinstruction 微指令存放在控制存储器中 3 微地址 微地址 Microaddress 就是微指令在控制存储器中的地址 4 微程序 一条机器指令的功能是用若干条微指令组成的序列来实现的 这个微指令序列通常称为微程序 Microprogram 换句话说 微程序是由微指令组成 用以实现指令功能的程序 由此可见 微命令按照一定的要求组合成微指令 微指令按照指令功能的要求组合成微程序 一条机 器指令的功能是用一段微程序来实现的 机器指令执行的过程就是微程序执行的过程 而微程序的总和便 可实现整个指令系统的功能 微程序控制器将有关微操作控制信号写成微指令 若干微指令组成一个微程序 所有微程序都存放在 控制存储器中 读出一条微指令就产生一组微操作控制信号 从而将原来的组合逻辑变成了存储逻辑 并 且可用类似程序设计的方法来设计控制逻辑 组合逻辑控制器与微程序控制器的比较 1 实现方式 从实现方式上说 组合逻辑控制方法由逻辑门电路组合实现 而微程序控制器的控制功能则是在存放 微程序的控制存储器和存放当前微指令的微指令寄存器的直接控制之下实现的 组合逻辑控制器的控制信号首先用逻辑表达式列出 经过简化后用门电路或门阵列器件实现 因而显 得较为复杂 当修改指令或增加指令时非常麻烦 有时甚至没有可能 微程序控制器的结构比较规整 大大减少了控制器的复杂性和非标准化程度 可以把硬件的用量限制 在很小的范围内 由于各条指令控制信号的差别都反映在微程序上 因此 增加或修改指令只要增加或修 改控制存储器中的内容即可 从而提供了很大的灵活性 使得控制器设计的变更 修改以及指令系统的扩 充都不再成为难事 因此 微程序控制得到了广泛的应用 尤其是指令系统复杂的计算机 一般都采用微程序控制方式来 实现控制功能 2 性能 从性能上来比较 在同样的半导体工艺条件下 组合逻辑控制方式比微程序控制的速度快 这是因为 执行每一条微指令都要从控制存储器中读取一次微指令 从而影响了速度 而组合逻辑控制方式的速度则 仅取决于电路的延迟 因此 在超高速计算机的设计中 往往采用组合逻辑控制方法 5.4 流水线技术 为了充分发挥计算机的效能 满足人们不断增长的应用需求 近几十年来 CPU 的新技术层出不穷 其中 基于时间并行原理的流水线技术 使计算机系统结构产生了重大的变革 CPU 技术的进一步发展 还包括优化编译 采用好的指令调度算法 重新组织指令执行顺序 降低相关技术带来的干扰 以及开发 多发射技术 即设法在一个时钟周期内发出多条指令 等等 并行处理技术概述 早期的计算机采用的是串行处理 计算机的各个操作只能串行地完成 即任一时刻只能进行一个操作 并行处理使得多个操作能同时进行 从而大大提高了计算机的速度 广义地讲 并行性有两种含义 75

10 一是同时性 指两个以上事件在同一时刻发生 二是并发性 指两个以上事件在同一时间间隔内发生 计算机的并行处理技术 概括起来主要有三种形式 1. 时间并行 时间并行指时间重叠 就是让多个处理过程在时间上相互错开 轮流重叠地使用同一套硬件设备的各 个部分 以加快硬件周转而赢得速度 时间并行的实现方式就是采用流水处理部件 这是一种非常经济实用的并行技术 能保证计算机系统 具有较高的性能价格比 目前的高性能计算机几乎无一例外地使用了流水技术 2. 空间并行 空间并行指资源重复 就是以资源的重复配置来大幅度提高计算机的处理速度 大规模和超大规模集成电路的迅速发展 为空间并行技术带来了巨大生机 因而成为目前实现并行处 理的一个主要途径 空间并行技术主要体现在多处理器系统和多处理机系统 但是在单处理器系统中也得到了广泛应用 3. 时间并行+空间并行 指时间重叠和资源重复的综合应用 既采用时间并行性又采用空间并行性 相对而言 这种并行技术 带来的高速效益是最好的 现代计算机往往同时具有时间并行性和空间并行性 流水线技术 在任一条指令的执行过程中 各个功能部件都会随着指令执行的进程而呈现出时忙时闲的现象 要加 快计算机的工作速度 就应使各个功能部件并行工作 即以各自可能的高速度同时 不停地工作 使得各 部件的操作在时间上重叠进行 实现流水式作业 从原理上说 计算机的流水线 Pipeline 工作方式就是将一个计算任务细分成若干个子任务 每个 子任务都由专门的功能部件进行处理 一个计算任务的各个子任务由流水线上各个功能部件轮流进行处理 即各子任务在流水线的各个功能阶段并发执行 最终完成工作 这样 不必等到上一个计算任务完成 就可以开始下一个计算任务的执行 流水线的硬件基本结构如图 5-18 所示 流水线由一系列串联的功能部件 Si 组成 各个功能部件之 间设有高速缓冲寄存器 L 以暂时保存上一功能部件对子任务处理的结果 同时又能够接受新的处理 任务 在一个统一的时钟 C 控制下 计算任务从功能部件的一个功能段流向下一个功能段 在流水线中 所有功能段同时对不同的数据进行不同的处理 各个处理步骤并行地操作 L 输入 时钟 L S1 L S2 L L Sk 输出 C 图 5-18 流水线的硬件基本结构 当任务连续不断地输入流水线时 在流水线的输出端便连续不断地输出执行结果 流水线达到不间断 流水的稳定状态 从而实现了子任务级的并行 当指令流不能顺序执行时 流水过程会中断 即断流 为了保证流水过程的工作效率 流水过程不 应经常断流 在一个流水过程中 实现各个子过程的各个功能段所需要的时间应该尽可能保持相等 以避 免产生瓶颈 导致流水线断流 流水线技术本质上是将一个重复的时序过程分解成若干个子过程 而每一个子过程都可有效地在其专 用功能段上与其他子过程同时执行 采用流水线技术通过硬件实现并行操作后 就某一条指令而言 其执 行速度并没有加快 但就程序执行过程的整体而言 程序执行速度大大加快 76

11 流水线技术适合于大量的重复性的处理 流水线的分类 1 按级别分类 一个计算机系统 可以在不同的并行等级上采用流水线技术 按照流水的级别 可以把流水线分为以 下几类 1 算术流水线 算术流水线指运算操作步骤的并行 它是部件级流水线 我们可以把处理器的算术逻辑部件分段 使各种数据类型均能进行流水操作 如流水加法器 流水乘 法器 流水除法器等 也可以将具体的算术逻辑运算分成多个阶段 分别由不同的部件实现 例如 可将浮 点加法操作分成求阶差 对阶 尾数相加以及结果规格化 4 个子过程来进行流水处理 现代计算机中已广泛采用了流水的算术运算器 2 指令流水线 指令流水线表示指令步骤的并行 它是处理器级流水线 通常可以将指令的执行过程划分为取指令 译码 执行 取数 写回 5 个并行处理的过程段 并按流水方 式组织起来 形成指令流水线 目前 几乎所有的高性能计算机都采用了指令流水线 3 处理机流水线 处理机流水线指程序步骤的并行 又称为宏流水线 处理机流水线由一串级联的处理机构成流水线的各个过程段 每台处理机负责某一特定的任务 数据 流从第一台处理机输入 经处理后被送入与第二台处理机相连的缓冲存储器中 第二台处理机从该存储器 中取出数据进行处理 然后传送给第三台处理机 如此一直串联下去 处理机流水线大多应用在多机系统中 但随着高档微处理器芯片的出现 构造处理机流水线现在变得 更为容易了 2 按数据分类 按照数据表示 流水线可分为标量流水线和向量流水线两种 1 标量流水线 只能对标量数据进行流水处理 2 向量流水线 具有向量指令 能对向量数据的各元素进行流水处理 流水计算机的组成 现代流水计算机系统的组成 包括存储器体系和流水 CPU 两大部分 如图 5-19 所示 77

12 存 储 器 体 系 多模块交叉存储器 Cache 取指令 指令译码 计算操作数地址 取操作数 指令部件 (指令I+k+1) 流 水 的 中 央 处 理 器 (指令I+k) (指令I+2) (指令I+1) FO指令队列 执行部件 (指令I) 算术逻辑运算流水线 图 5-19 流水计算机系统组成原理示意图 1 存储器体系 为了解决存储器的速度匹配问题 使存储器的存取时间与流水线其他各过程段的速度相匹配 一般都 采用多模块交叉存储器 在现有的流水线计算机中 存储器几乎都是采用交叉存取的方式工作的 另一方面 高速缓存 Cache 的普遍采用 也大大提高了 CPU 对存储器的访问速度 2 流水 CPU CPU 内部通常按流水线方式进行组织 由指令部件 指令队列 执行部件 3 部分组成 这 3 个功能部件 可以组成一个 3 级流水线 1 指令部件 指令部件本身又构成一个流水线 即指令流水线 由取指令 指令译码 执行指令 访存取数 结果写回 等几个过程段组成 2 指令队列 指令队列是一个先进先出 FO 的寄存器栈 用于存放经过译码的指令和取来的操作数 同时也是 由若干个过程段组成的流水线 3 执行部件 执行部件可以具有多个算术逻辑运算部件 这些部件本身又用流水线方式构成 由图 5-19 可见 当执行部件正在执行第 I 条指令时 指令队列中存放着 I+1 I+2 I+k 条指令 而与此同时 指令部件正在取第 I+k+1 条指令 执行段的速度匹配问题 通常采用并行的运算部件以及部件流水线的方式来解决 一般采用的方法包 括 ①将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分 分别处理定点运算指令和浮 点运算指令 ②在浮点执行部件中 包括浮点加法部件和浮点乘/除法部件 它们可以同时执行不同的指令 ③浮点运算部件均以流水线方式工作 流水计算机的时空图 描述流水线的工作过程 通常采用时 间 空 间 图的方法 在时空图中 纵坐标表示指令序列 横坐标表示时间 1 指令流水线过程段 78

13 图 5-20 表示流水 CPU 中一个指令周期的任务分解 假设指令周期包含取指令 指令译码 指令执行 访存取数 结果写回 5 个子过程 过程段 流水线由这 5 个串联的过程段 组成 各个过程段之间设有高速缓冲寄存器 以暂时保存上一过程段子任务处理的结果 在统一的时钟信 号控制下 数据从一个过程段流向相邻的过程段 图 5-20 指令流水线过程段 2 非流水计算机工作方式 图 5-21 表示非流水计算机的时空图 周期时间t 指令序列i 图 5-21 非流水计算机时空图 对于非流水计算机而言 上一条指令的 5 个子过程全部执行完毕后才能开始下一条指令 每隔 5 个时 钟周期才有一个输出结果 因此 图 5-21 中用了 15 个时钟周期才完成 3 条指令 每条指令平均用时 5 个时 钟周期 非流水线工作方式的控制比较简单 但部件的利用率较低 系统工作速度较慢 3 标量流水计算机工作方式 标量 Scalar 流水计算机是只有一条指令流水线的计算机 图 5-22 表示标量流水计算机的时空图 周期时间t 指令序列i 图 5-22 标量流水计算机时空图 对标量流水计算机而言 上一条指令与下一条指令的 5 个子过程在时间上可以重叠执行 当流水线满 载时 每一个时钟周期就可以输出一个结果 因此 图 5-22 中仅用了 9 个时钟周期就完成了 5 条指令 每 条指令平均用时 1.8 个时钟周期 采用标量流水线工作方式 虽然每条指令的执行时间并未缩短 但 CPU 运行指令的总体速度却能成倍 提高 当然 作为速度提高的代价 需要增加部分硬件才能实现标量流水 4 超标量流水计算机工作方式 一般的流水计算机因只有一条指令流水线 所以称为标量流水计算机 所谓超标量 Superscalar 流 水计算机 是指它具有两条以上的指令流水线 图 5-23 表示超标量流水计算机的时空图 79

14 周期时间t 指令序列i 图 5-23 超标量流水计算机时空图 当流水线满载时 每一个时钟周期可以执行 2 条以上的指令 因此 图 5-23 中仅用了 9 个时钟周期就 完成了 10 条指令 每条指令平均用时 0.9 个时钟周期 超标量流水计算机是时间并行技术和空间并行技术的综合应用 指令的相关性 指令流水线的一个特点是流水线中的各条指令之间存在一些相关性 使得指令的执行受到影响 要使流水线发挥高效率 就要使流水线连续不断地流动 尽量不出现断流情况 然而 由于流水过程 中存在的相关性冲突 断流现象是不可避免的 1 数据相关 在流水计算机中 指令的处理是重叠进行的 前一条指令还没有结束 第二 三条指令就陆续开始工 作 由于多条指令的重叠处理 当后继指令所需的操作数刚好是前一指令的运算结果时 便发生数据相关 冲突 由于这两条指令的执行顺序直接影响到操作数读取的内容 必须等前一条指令执行完毕后才能执行 后一条指令 在这种情况下 这两条指令就是数据相关的 因此 数据相关是由于指令之间存在数据依赖性 而引起的 根据指令间对同一寄存器读和写操作的先后次序关系 可将数据相关性分为写后读 Read-AfterWrite RAW 相关 读后写 Write-After-Read WAR 相关 写后写 Write-After-Write WAW 相关三 种类型 解决数据相关冲突的办法如下 ⑴采用编译的方法 编译程序通过在两条相关指令之间插入其他不相关的指令 或空操作指令 而推迟指令的执行 使数 据相关消失 从而产生没有相关性的程序代码 这种方式简单 但降低了运行效率 ⑵由硬件监测相关性的存在 采用数据旁路技术设法解决数据相关 当前一条指令要写入寄存器而下一条指令要读取同一个寄存器时 在前一条指令执行完毕 结果数据 还未写入寄存器前 由内部数据通路把该结果数据直接传递给下一条指令 也就是说 下一条指令所需的 操作数不再通过读取寄存器获得 而是直接获取 这种方式效率较高 但控制较为复杂 2 资源相关 所谓资源相关 是指多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突 例如 在图 5-22 所示的标量流水计算机中 在第 4 个时钟周期时 第 1 条指令处于访存取数 阶段 而第 4 条指令处于取指令 阶段 如果数据和指令存放在同一存储器中 且存储器只有一个端 口 这样便会发生这两条指令争用存储器的资源相关冲突 因为每一条指令都可能需要 2 次访问存储器 读指令和读写数据 在指令流水过程中 可能会有 2 条指令同时需要访问存储器 导致资源相关冲突 80

15 解决资源相关冲突的一般办法是增加资源 例如增设一个存储器 将指令和数据分别放在两个存储器 中 3 控制相关 控制相关冲突是由转移指令引起的 当执行转移指令时 依据转移条件的产生结果 可能顺序取下一 条指令 也可能转移到新的目标地址取指令 若转移到新的目标地址取指令 则指令流水线将被排空 并 等待转移指令形成下一条指令的地址 以便读取新的指令 这就使得流水线发生断流 为了减小转移指令对流水线性能的影响 通常采用以下两种转移处理技术 ⑴延迟转移法 由编译程序重排指令序列来实现 其基本思想是 先执行再转移 即发生转移时并不排空指令流水 线 而是继续完成下几条指令 如果这些后继指令是与该转移指令结果无关的有用指令 那么延迟损失时 间片正好得到了有效的利用 ⑵转移预测法 用硬件方法来实现 依据指令过去的行为来预测将来的行为 即选择出现概率较高的分支进行预取 通 过使用转移取和顺序取两路指令预取队列以及目标指令 Cache 可将转移预测提前到取指令阶段进行 以 获得良好的效果 5.5 CPU新技术 上 SIMD技术 单指令流多数据流 SIMD 是一种实现数据级并行的技术 其典型代表是向量处理器 Vector Processor 和阵列处理器 Array Processor SIMD 技术最初主要应用在大规模的超级计算机中 但是近些年来 小规模 SIMD 技术也开始在个人计 算机上得到广泛应用 SIMD 技术的关键是在 1 条单独的指令中同时执行多个运算操作 以增加处理器的吞吐量 为此 SIMD 结构的 CPU 有多个执行部件 但都在同一个指令部件的控制之下 中央控制器向各个处理单元发送指令 整个系统只要求有一个中央控制器 只要求存储一份程序 所有的计算都是同步的 为了了解 SIMD 在性能上的优势 我们以加法指令为例进行说明 单指令流单数据流 SISD 型 CPU 对加法指令译码后 执行部件先访问主存 取得第一个操作数 之 后再一次访问主存 取得第二个操作数 随后才能进行求和运算 而在 SIMD 型 CPU 中 指令译码后 几 个执行部件同时访问主存 一次性获得所有操作数进行运算 这一特点使得 SIMD 技术特别适合于多媒体应用等数据密集型运算 1 MMX 技术 MMX Multi-Media Extension 多媒体扩展 是 Intel 设计的一种 SIMD 多媒体指令集 作为一种多媒 体扩展技术 MMX 大大提高了计算机在多媒体和通信应用方面的能力 带有 MMX 技术的 CPU 适合于数据量 很大的图形 图像数据处理 从而使三维图形 动画 视频 音乐合成 语音识别 虚拟现实等数据处理的速度 有了很大提高 MMX 技术的优点是增加了多媒体处理能力 可以一次处理多个数据 缺点则是仅仅只能处理整型数 并且由于占用浮点数寄存器进行运算 以至于 MMX 指令集与 x87 浮点运算指令不能够同时执行 必须做密 集的切换才可以正常执行 这种情况势必造成整个系统运行质量的下降 2 SSE 技术 1999 年 Intel 在其 Pentium III 微处理器中集成了 SSE Streaming SIMD Extensions 技术 有效 增强了 CPU 浮点运算的能力 SSE 兼容 MMX 指令 可以通过 SIMD 和单时钟周期并行处理多个浮点数据来有效提高浮点运算速度 对 图像处理 浮点运算 3D 运算 视频处理 音频处理等诸多多媒体应用起到全面强化作用 81

16 具有 SSE 指令集支持的处理器有 8 个 128 位的寄存器 每一个寄存器可以存放 4 个单精度 32 位 浮 点数 SSE 同时提供了一个指令集 其中的指令允许把浮点数加载到这些 128 位寄存器中 这些数就可以在 这些寄存器中进行算术逻辑运算 然后把结果送回主存 也就是说 SSE 中的所有计算都可以针对 4 个浮点 数一次性完成 这种批处理带来了效率的提升 例如 考虑下面这个任务 计算一个很长的浮点型数组中每一个元素的平方根 实现这个任务的算法一般可以写为 for each f in array { 把 f 从主存加载到浮点寄存器 计算平方根 再把计算结果从寄存器中取出写入主存 } 而在采用 SSE 技术后 算法可以改写为 for each 4 members in array //对数组中的每 4 个元素 { 把数组中的这 4 个数加载到一个 128 位的 SSE 寄存器中 在一个 CPU 指令执行周期中完成计算这 4 个数的平方根的操作 把所得的 4 个结果取出写入主存 } 3 SSE2 技术 2001 年 Intel 配合其 Pentium 4 微处理器 推出了 SSE2 Streaming SIMD Extensions 2 指令集 扩展了 SSE 指令集 并可完全取代 MMX SSE2 指令集是 Intel 公司在 SSE 指令集的基础上发展起来的 相比于 SSE SSE2 使用了 144 个新增指 令 扩展了 MMX 技术和 SSE 技术 提高了诸如 MPEG-2 MP3 3D 图形等应用程序的运行性能 在整数处理方面 随 MMX 技术引进的 SIMD 整数指令从 64 位扩展到了 128 位 使 SIMD 整数类型操作 的执行效率成倍提高 在浮点数处理方面 双精度浮点 SIMD 指令允许以 SIMD 格式同时执行两个浮点操作 提供双精度操作支持有助于加速内容创建 财务 工程和科学应用 除 SSE2 指令之外 最初的 SSE 指令也得 到增强 通过支持多种数据类型 例如双字 四字 的算术运算 支持灵活 动态范围更广的计算功能 4 SSE3 技术 2004 年 Intel 在其基于 Prescott 核心的新款 Pentium 4 处理器中 开始使用 SSE3 Streaming SIMD Extensions 3 技术 SSE3 指令集是 Intel 公司在 SSE2 指令集的基础上发展起来的 相比于 SSE2 SSE3 在 SSE2 的基础上又 增加了 13 条 SIMD 指令 以提升 Intel 超线程 Hyper-Threading 技术的效能 最终达到提升多媒体和 游戏性能的目的 RISC技术 按照指令系统分类 计算机大致可以分为两类 复杂指令系统计算机 Complex Instruction Set Computer CISC 和精简指令系统计算机 Reduced Instruction Set Computer RISC CISC 是 CPU 的 传统设计模式 其指令系统的特点是指令数目多而复杂 每条指令的长度不尽相等 而 RISC 则是 CPU 的 一种新型设计模式 其指令系统的主要特点是指令条数少且简单 指令长度固定 1 CISC 的产生和发展 计算机的指令系统最初只有很少一些基本指令 而其他的复杂指令全靠软件编译时通过简单指令的组 合来实现 后来 越来越多的复杂指令被加入到了指令系统中 可用硬件实现复杂的运算 但是 一个新的 82

17 问题很快就产生了 一个指令系统的指令条数受到指令操作码位数的限制 如果操作码为 8 位 那么指令 条数最多为 256 条 28 而指令的宽度则是很难增加的 聪明的设计师们想出了一种解决方案 操作码扩展 在指令格式中 操作码后面跟的是地址码 而 有些指令是用不着地址码或只用少量位数的地址码的 那么就可以把操作码扩展到地址码的位置 使操作 码的位数得以增加 举个简单的例子 如果一个指令系统的操作码为 2 位 那么可以有 四条不同的指令 现 在把 11 作为保留 把操作码扩展到 4 位 那么就可以有 七条指令 其中 这四条指令的地址码部分必须减少两位 然后 为了达到减少地址码这一操作码扩展的先决条件 设计师们又发明了各种各样的寻址方式 如 基址寻址 相对寻址等 以最大限度地压缩地址码长度 为操作码留出空间 于是 CISC 指令系统逐渐形成 大量的复杂指令 可变的指令长度 多种寻址方式是 CISC 的特点 也是 CISC 的缺点 因为这些都大大增加了译码的难度 而在高速硬件迅猛发展的今天 复杂指令所带来的速 度提升早已不及在译码上所浪费的时间了 2 RISC 的产生 1975 年 IBM 的设计师 John Cocke 研究了当时的 IBM 370 CISC 系统 发现其中仅占总指令数 20%的 简单指令却在程序调用中占据了 80% 而占指令数 80%的复杂指令却只有 20%的机会被调用到 由此 他提 出了 RISC 的概念 第一台 RISC 计算机于 1981 年在美国加州大学伯克利分校问世 20 世纪 80 年代末开始 各家公司的 RISC CPU 如雨后春笋般出现 占据了大量的市场 到了 20 世纪 90 年代 x86 的 CPU 如 Pentium 也开始 使用先进的 RISC 技术 3 RISC 的特点 RISC 的主要特点是指令长度固定 指令格式和寻址方式种类少 大多数是简单指令且都能在一个时 钟周期内完成 易于设计超标量与流水线 寄存器数量多 大量操作在寄存器之间进行 RISC 体系结构的基本思想 针对 CISC 指令系统指令种类太多 指令格式不规范 寻址方式太多的缺点 通过减少指令种类 规范指令格式 简化寻址方式 方便处理器内部的并行处理 提高 VLSI 器件的使用效 率 从而大幅度地提高处理器的性能 RISC 的目标决不是简单的缩减指令系统 而是使处理器的结构更简单 更合理 具有更高的性能和 执行效率 同时降低处理器的开发成本 由于 RISC 指令系统仅包含最常用的简单指令 因此 RISC 技术可以通过硬件优化设计 把时钟频率 提得很高 从而实现整个系统的高性能 同时 RISC 技术在 CPU 芯片上设置大量寄存器 用来把常用的数 据保存在这些寄存器中 大大减少对存储器的访问 用高速的寄存器访问取代低速的存储器访问 从而提 高系统整体性能 RISC 的三个要素是 ⑴一个有限的简单的指令集 ⑵ CPU 配备大量的通用寄存器 ⑶强调对指令流水 线的优化 RISC 的典型特征包括 ⑴指令种类少 指令格式规范 RISC 指令集通常只使用一种或少数几种格式 指令长度单一 一般 4 个字节 并且在字边界上对齐 字段位置 特别是操作码的位置 固定 ⑵寻址方式简化 几乎所有指令都使用寄存器寻址方式 绝不出现存储器间接寻址方式 寻址方式总 数一般不超过 5 个 其他更为复杂的寻址方式 如间接寻址等 则由软件利用简单的寻址方式来合成 ⑶大量利用寄存器间操作 RISC 强调通用寄存器资源的优化使用 指令集中大多数操作都是寄存器 到寄存器的操作 只有取数指令 存数指令访问存储器 指令中最多出现 RS 型指令 绝不出现 SS 型指令 因此 每条指令中访问的主存地址不会超过 1 个 访问主存的操作不会与算术操作混在一起 ⑷简化处理器结构 使用 RISC 指令集 可以大大简化处理器中的控制器和其他功能单元的设计 不 必使用大量专用寄存器 特别是允许以硬连线方式来实现指令操作 以期更快的执行速度 而不必像 83

18 CISC 处理器那样使用微程序来实现指令操作 因此 RISC 处理器不必像 CISC 处理器那样设置微程序控制 存储器 从而能够快速地直接执行指令 ⑸便于使用 VLSI 技术 随着 LSI 和 VLSI 技术的发展 整个处理器 甚至多个处理器 都可以放在一 片芯片上 RISC 体系结构为单芯片处理器的设计带来很多好处 有利于提高性能 简化 VLSI 芯片的设计和 实现 基于 VLSI 技术 制造 RISC 处理器的工作量要比 CISC 处理器小得多 成本也低得多 ⑹加强处理器的并行能力 RISC 指令集非常适合于采用流水线 超流水线和超标量技术 从而实现指 令级并行操作 提高处理器的性能 目前常用的处理器的内部并行操作技术 基本上都是基于 RISC 体系结 构而逐步发展和走向成熟的 ⑺ RlSC 技术的复杂性在于它的优化编译程序 因此软件系统开发时间比 CISC 机器要长 4 RISC 与 CISC 的主要特征对比 RISC 与 CISC 的主要特征对比如表 5-2 所示 表 5-2 RISC 与 CISC 的主要特征对比 比较内容 指令系统 指令数目 指令格式 寻址方式 指令字长 可访存指令 各种指令使用频率 各种指令执行时间 优化编译实现 程序源代码长度 控制器实现方式 软件系统开发时间 CISC 复杂 庞大 一般大于 200 一般大于 4 种 一般大于 4 种 不固定 不加限制 相差很大 相差很大 很难 较短 绝大多数为微程序控制 较短 RISC 简单 精简 一般小于 100 一般小于 4 种 一般小于 4 种 等长 只有取数 存数指令 相差不大 绝大多数在一个周期内完成 较容易 较长 绝大多数为硬连线控制 较长 超线程/多核技术 1 超线程技术 每个单位时间内 CPU 只能处理一个线程 Thread 除非有两个核心处理单元 否则要想在单位时 间内处理超过一个的线程是不可能的 超线程 HT Hyper-Threading 技术是在单个核心处理单元中集成两个逻辑处理单元 也就是一个实 体内核 共享的运算单元 两个逻辑内核 有各自独立的处理器状态 从而可以在单位时间内处理两 个分别进行整数和浮点运算的线程 模拟双内核运作 线程是程序执行的基本原子单位 一个进程可以由多个线程组成 在分布式程序设计中正确使用线程 能够很好地提高应用程序的性能及运行效率 其实现原理是将一 个进程分成多个线程 然后让它们并发异步执行 从而提高运行效率 所谓 并发执行 在单核情形下并不是各线程同时执行 占有 CPU 在任意时刻还是只能有一个 线程占用 CPU 只不过它们彼此轮换使用 CPU 相对频繁一些 感觉上似乎都在运行 下面通过一个简单的例子来说明超线程的工作原理 设一个进程要完成两个任务 任务 1 和任务 2 并且任务 1 要经历 A1 B1 C1 三个步骤才能完成 任 务 2 要经历 A2 B2 C2 三个步骤才能完成 ①如果两个任务同步执行的话 完成两个任务是这样执行的 花费时间段: A1 B1 C1 A2 B2 C2 这样从 A1 到 C2 只能一个一个地执行 当 A1 执行时 CPU 被占用 B1 到 C2 的线程只能等待 甚至当 它们彼此之间并不竞争同一个资源时 也要等待前面的线程执行完毕后才能执行 ②如果两个任务异步执行的话 完成两个任务是这样执行的 花费时间段: A1 B1 C1 A2 B2 C

19 这样 任务 1 和任务 2 就分成两个独立的执行对象 也就是说 A1 B1 C1 和 A2 B2 C2 是并发执 行的 当 A1 在执行某个运算时 A2 线程可以去做其他的一些事情 比如访问磁盘等外部设备等 对比①和②两种执行方式 完成所有任务 方式①需要 6 个时间段 而方式②只需要 3 个时间段 方 式②所需时间是方式①的一半 所以方式②完成整个任务要快于方式① 2 多核技术 多核 Multi-Core 是指在一片处理器中包含两个或两个以上的独立的内核 可以在单位时间内同时 处理多个线程 如图 5-25 所示 双核CPU芯片 CPU核 和 L1 Cache CPU核 和 L1 Cache 总线接口 和 L2 Cache 图 5-25 多核 CPU 示意图 多核技术的开发源于这样的认识 在单核芯片中 仅仅提高芯片的速度会产生过多的热量 且无法带 来所预期的性能改善 多核处理器是单片芯片 能够直接插入单一的处理器插槽中 但操作系统会利用所有相关的资源 将 它的每个执行内核作为分立的逻辑处理器使用 通过在两个执行内核之间划分任务 多核处理器可以在特 定的时钟周期内执行更多的任务 处理器的超线程/多核发展 如图 5-26 所示 线程 线程 线程 芯片 芯片 芯片 核 核 (a)普通处理器 单芯片单核单运行线程 (b)超线程处理器 单芯片单核多运行线程 核 核 (c)多核处理器 单芯片多核多运行线程 图 5-26 处理器的超线程/多核发展示意图 5.6 CPU新技术 下 动态执行技术 1 指令调度 为了减少指令相关性对执行速度的影响 可以在保证程序正确性的前提下 调整指令的顺序 即进行 指令调度 指令调度可以由编译程序进行 也可以由硬件在执行的时候进行 分别称为静态指令调度和动态指令 调度 静态指令调度是指编译程序通过调整指令的顺序来减少流水线的停顿 提高程序的执行速度 动态 指令调度用硬件方法调度指令的执行以减少流水线停顿 85

20 流水线中一直采用的有序 in-order 指令启动是限制流水线性能的主要因素之一 如果有一条指令 在流水线中停顿了 则其后的指令就都不能向前流动了 这样 如果相邻的两条指令存在相关性 流水线 就将发生停顿 如果有多个功能部件 这些部件就有可能被闲置 消除这种限制流水线性能的因素从而提 高指令执行速度 其基本思想就是允许指令的执行是无序的 out-of-order 也称乱序 也就是说 在 保持指令间 数据间的依赖关系的前提下 允许不相关的指令的执行顺序与程序的原有顺序有所不同 这 一思想是实行动态指令调度的前提 2 乱序执行技术 乱序执行 Out-of-order Execution 是以乱序方式执行指令 即 CPU 允许将多条指令不按程序规定 的顺序而分开发送给各相应电路单元进行处理 这样 根据各个电路单元的状态和各指令能否提前执行的 具体情况分析 将能够提前执行的指令立即发送给相应电路单元予以执行 在这期间不按规定顺序执行指 令 然后由重新排列单元将各执行单元结果按指令顺序重新排列 乱序执行的目的 就是为了使 CPU 内部 电路满负荷运转 并相应提高 CPU 运行程序的速度 实现乱序执行的关键在于取消传统的 取指 和 执行 两个阶段之间指令需要线性排列的限制 而 使用一个指令缓冲池来开辟一个较长的指令窗口 允许执行单元在一个较大的范围内调遣和执行已译码的 程序指令流 3 分支预测 分支预测 Branch Prediction 是对程序的流程进行预测 然后读取其中一个分支的指令 采用分支 预测的主要目的是为了提高 CPU 的运算速度 分支预测的方法有静态预测和动态预测两类 静态预测方法比较简单 如预测永远不转移 预测永远 转移 预测后向转移等等 它并不根据执行时的条件和历史信息来进行预测 因此预测的准确性不可能很 高 动态预测方法则根据同一条转移指令过去的转移情况来预测未来的转移情况 由于程序中的条件分支是根据程序指令在流水线处理后的结果来执行的 所以当 CPU 等待指令结果时 流水线的前级电路也处于等待分支指令的空闲状态 这样必然出现时钟周期的浪费 如果 CPU 能在前条指 令结果出来之前就预测到分支是否转移 那么就可以提前执行相应的指令 这样就避免了流水线的空闲等 待 也就相应提高了 CPU 的运算速度 但另一方面 一旦前条指令结果出来后证明分支预测是错误的 那 么就必须将已经装入流水线执行的指令和结果全部清除 然后再装入正确的指令重新处理 这样就比不进 行分支预测而是等待结果再执行新指令还要慢了 因此 分支预测的错误并不会导致结果的错误 而只是导致流水线的停顿 如果能够保持较高的预测 准确率 分支预测就能提高流水线的性能 多重指令启动技术 为了进一步提高指令流水线的性能 可以设法在一个时钟周期内启动多条指令 使得每个周期平均能 完成多条指令 这样就构成了多重指令启动 Multi-Launch 也称多发射 的流水方式 多重指令启动的方法有两种 动态多重指令启动和静态多重指令启动 1 动态多重指令启动 动态多重指令启动方法是指由硬件在每个时钟周期内启动可变数量的指令 这些指令可以采用静态指 令调度 也可以采用动态指令调度 常见的技术有超标量技术 超流水线技术 1 超标量技术 超标量 Superscalar 技术就是在每个时钟周期内同时并发多条独立指令 即将两条或两条以上的 指令并行编译 执行 超标量处理器支持指令级并行 每个时钟周期可以发射多条指令 2-4 条居多 这样可以使得 CPU 的 IPC Instruction Per Clock 每时钟指令数 > 1 从而提高 CPU 的处理速度 超标量流水计算机具有两条或两条以上指令流水线 当流水线满载时 每一个时钟周期可以执行 2 条 以上指令 采用超标量流水线工作方式 机器速度更高 但硬件也更为复杂 86

21 2 超流水线技术 超流水线 Superpipeline 技术是使指令周期的各个子过程内部的流水线进一步细化 使其工作速 度加倍 从而在一个时钟周期中执行两条或更多条指令 超流水线技术通过将一些流水线寄存器插入到流水线各个过程段中 对流水线再分 使每段的长度近 似相等 以便现有的硬件在每个周期内使用多次 即每个超流水线段都以数倍于基本时钟频率的速度运行 在超流水结构中 由于时钟频率提高了 而功能部件的速度不变 实际上使得流水线的周期数更多 这样会使得指令相关性对流水线性能的影响更大 从而对分支预测等部件提出更高的要求 而且由于并行 执行的指令数量更多 要求具有更多的功能部件或者功能部件的流水速度更高 图 5-28 是四种标量流水技术执行指令的时空比较 周期时间 指令 序列 周期时间 指令 序列 (b) 超标量流水 (a) 标量流水 周期时间 指令 序列 周期时间 指令 序列 (c) 标量超流水 (d) 超标量超流水 图 5-28 四种标量流水技术的时空图 阴影方框表示指令的执行阶段 从图中可见 ①在一般标量流水中 每个时钟周期启动 1 条指令 如图 5-28(a)所示 ②在超标量流水中 每个时钟周期启动 2 条指令 如图 5-28(b)所示 ③在超流水技术中 每个时钟周期启动 2 次 每次 1 条指令 如图 5-28(c)所示 ④在超标量超流水技术中 每个时钟周期启动 2 次 每次启动 2 条指令 每个周期共启动 4 条指令 如图 5-28(d)所示 2 静态多重指令启动 静态多重指令启动方法是指每次启动固定数量的指令 这些指令由编译程序组合成一条超长指令 或 指令包 常见的技术有超长指令字技术 超长指令字 Very Long Instruction Word VLIW 技术将多条指令放入一个指令字 可以有效提高 CPU 各个功能部件的使用效率 提高程序性能 首先由编译程序在编译时挖掘出指令间潜在的并行性 然后把多条能并行执行的指令组合成一条具有 多个操作段的超长指令 再由这条超长指令的超长指令字来控制机器中多个独立工作的部件 每个操作段 控制一个部件 相当于同时执行多条指令 VLIW 计算机使用多个独立的功能部件 所有功能部件由同一个机器时钟来驱动 一般具有以下特点 ⑴单一控制流 机器中只有一个程序计数器 一个控制单元 每个时钟周期启动一条 VLIW 指令 ⑵指令被划分为许多字段 每段控制一个特定的功能部件 ⑶机器中设置大量的数据通路和功能部件 功能部件的操作可采用流水技术来进一步提高机器性能 每个操作的执行周期数是已知的 编译器在对操作进行调度时已经考虑了可能出现的数据相关和资源冲突 控制硬件比较简单 87

22 在动态多重指令启动方式下 随着启动数量的增加 确定多个指令是否可同时启动的硬件的复杂性越 来越大 而 VLIW 则可以减少实现多重启动处理所需要的硬件数量 VLIW 使用多个独立的功能部件完成多个 操作 并将多个操作命令包装在一个很长的指令中 将选择同时启动的多个操作的工作交给了编译程序 因此 提高 VLIW 计算机性能的关键在于其编译器 低功耗管理技术 对于高性能通用处理器而言 低功耗研究主要解决处理器局部过热和功率过高的问题 局部过热 Hotspot 会导致芯片不能正常工作 功率过高则使得散热设备日趋昂贵 节省散热设备成本和能量损 耗可以提高产品的竞争力 对于移动计算 嵌入式处理器 来说 最重要的是提高能量的效率 即计算相 同的问题 使用更少的能量 一方面降低功率 一方面减少计算时间 其主要目的在于延长电池的寿命 提高产品竞争力 1 制程提升 解决 CPU 的高功耗 制程的提升是最直接的改善方法 一条粗的电阻丝比一条细的电阻丝的功耗更大 在 CPU 中使用了电路与各个细小元件的连接 虽然这 些电路极其细微 但如果全部连接起来的话 CPU 这类超大规模集成电路的线路长度将达到可观的数量级 其功耗会在这些线路中被转换成热量 制程的提升就是把这些线路变得更细 功耗可因此而大幅下降 用 65nm 工艺制造的奔腾 CPU 比 90nm 工艺制造的同样 CPU 功耗下降 30W 就是最好的例证 2 降低电压 高电压是造成功耗提升的另一个重要因素 电压与功耗总是成正比关系 在 CPU 中 最大功耗可由核心电压 最大电流简单计算而估得 通常 CPU 内部的电流都较大 而且是 不易减小的 因此 虽然供给 CPU 的电压并不高 但与大电流相乘后 带来的功耗也是不容忽视的 所以 降低电压 即使降低的幅度不太大 所带来的功耗下降也将相当明显 但是如果电压降得过低 CPU 内部 的 CMOS 管就会变得不稳定 工作可靠性也随之大大降低 3 减少晶体管数量 微处理器领域总是使用晶体管的数量来衡量集成技术的高低 在 Prescott 核心的奔腾 4 芯片上 晶体 管数量已经达到了 1.69 亿的水平 比前辈 Northwood 核心增加了 2 倍以上 因此虽然工艺更先进 但功 耗反而继续提升 随着多核和大缓存技术的流行 晶体管的数量也成几何速度直线增长 数以亿计的晶体 管本身就是消耗能源的大户 在相同制程下 越少的晶体管数量可以拥有越低的功耗 因此 通过优化设计 减少晶体管数量是行 之有效的降低功耗手段之一 4 降低频率 实际上 过于注重频率的提升 也是导致 CPU 功耗日益加大的重要因素 之前 人们一直认为频率是衡量 CPU 性能的最重要标志 频率并不等于性能的说法直到近几年才被意 识到 提高频率有很多方法 如采用全新的设计 提升电压 制程提升等 但更为简单直接的却是采用超长流 水线设计 在此设计中 CPU 的流水线被划分得相当细密 频率提升的空间也相应增大 这就如同更细密 的生产流水线拥有更高的效率一样 但是问题在于 流水线过多 其延时和错误率也会增加 最终导致 CPU 效率直线下降 性能反而不佳 降低流水线等级在近几年中得到了大量的应用 如 Intel 启用了短流水线设计的酷睿 2 Core 2 除此之外 降低功耗的技术还有以下几种 高级分支预测 Advanced Branch Prediction 采用多分支预测机制 大幅度提高预测的准确度 缩短任务执行时间 进而降低功耗 宏指令融合 Macro-Op Fusion 将两个宏指令归并为一个 实现 两个操作一次执行 从而加 快执行速度 降低功耗 88

23 功耗优化总线 Power Optimized Bus 根据需要打开或关闭处理器总线 从而降低非使用状态部 分总线的能耗 专属堆栈管理器 Dedicated Stack Manager 通过设置硬件堆栈管理器 可以明显减少堆栈管理 的微操作数 达到降低功耗的目的 89