Training

Size: px

Start display at page:

Download "Training"

访蒋
5 years ago
Views:

1 计算机组织与系统结构流水技术引论 Introduction to Pipelining ( 第六讲 ) 程旭

2 MUX 0 1 MUX 0 1 Mux ctr Clk busw Wr busa 32 busb Rw Ra Rb bit isters Rs Rt Rt Rd Dst Extender imm16 Src ExtOp to Clk Data In WrEn 32 Adr Data ory 32 Wr Zero Instruction Fetch Unit Clk Instruction<31:0> Jump Branch <21:25> <16:20> <11:15> <0:15> Imm16 Rd Main Control op Control func op 3 Dst Src : <5:0> <31:26> Instr<15:0> Zero 3 单周期处理器

3 该单周期处理器的缺陷时钟周期时间长 : 对于装入指令, 周期时间必须足够长 : PC 的 Clock -to-q + 指令存储器访问时间 + 寄存器堆访问时间 + 延迟 ( 地址计算 ) + 数据存储器访问时间 + 寄存器对建立时间 + 时钟纽斜对于所有其他指令, 周期时间都比所需的要长很多!

4 多周期实现概述单周期处理器的问题根源 : 对于最慢的指令, 周期时间必须足够长解决方案 : 将指令处理分为更小的步骤每个周期执行一步 ( 而不是整个指令 ) - 周期时间 : 执行最长步所需的时间 - 使所有的步骤尽量具有相同的长度这个多周期处理器的本质所在多周期处理器的优点 : 周期时间非常短不同的指令需要不同的周期数来完成 - 装入需要 5 个周期 - 跳转仅仅需要 3 个周期允许每条指令多次使用同一个功能部件

5 多周期处理器在每条指令的执行过程中, 可以多次使用同一功能部件 PCWr PC IorD 0 Mux 1 32 PCWrCond PCSrc BrWr Zero Wr IRWr Dst Wr SelA Target RAdr Ideal ory WrAdr Din Dout 32 Instruction 32 Rs Rt Rt Rd 1 0 Mux Mux 0 Ra Rb busa File Rw busw busb << Mux Mux 1 Control Zero 32 Out Imm 16 ExtOp Extend 32 to SelB Op

6 微程序设计精心设计的状态图易于用微序列器实现简单地递增和转移场位数据通路控制场位控制设计可以简化为微程序设计微程序设计是一个基本概念通过建造一个非常简单地处理器, 并对指令进行解释执行, 来实现指令系统特别适用于非常复杂的指令, 以及寄存器传输比较少的情况

7 微程序设计对 RISC 产生的灵感如果简单指令能够以很高的时钟频率执行如果人们有能力编写产生微指令的编译器如果绝大多数程序仅仅使用简单指令和简单的寻址方式如果微码保存在 RAM 中, 而非 ROM 中, 那么就易于排错如果用于控制存储器的同一存储器还可被用为宏指令的 cache 那么, 为什么不用微程序和可直接产生机器最低级语言的编译器来跨越指令解释器呢?

8 意外事件和中断意外处理是控制部分的难点需要找到可以保存 PC 并激活操作系统功能的方便地方来放置检测意外事件转移到状态或微指令当以后我们学习支持存储访问出现页面失效的流水化 CPU 时, 由于指令不能完成, 并且恰好要在产生意外事件的指令处重启程序, 这使得控制的设计难上加难!

SX BEQ S <= A - B 0010 ~Equal overflow M <= MEM[S] MEM[S] <= B Equal PC <= PC + SX 00 0011

9 对控制描述进行修改 IR <= MEM[PC] PC <= PC + 4 未定义指令 A <= R[rs] B <= R[rt] other EPC <= PC - 4 PC <= exp_addr cause <= 10 (RI) R-type S <= A fun B ORi S <= A op ZX LW S <= A + SX SW S <= A + SX BEQ S <= A - B 0010 ~Equal overflow M <= MEM[S] MEM[S] <= B Equal PC <= PC + SX R[rd] <= S R[rt] <= S R[rt] <= M EPC <= PC - 4 PC <= exp_addr cause <= 12 (Ovf) 来自数据通路的其他条件

10 教学目标 : 已经掌握的内容计算机的五个基本部件处理器控制存储器输入数据通路输出本讲主题 : 流水技术

11 流水技术的思想非常自然! 洗衣房张三李四王五赵六每人有一包衣服需要洗涤烘干熨整 A B C D 洗衣机需要 30 分钟烘干机需要 30 分钟熨斗需要 30 分钟洗衣工需要 30 分钟将衣物放到抽屉里

12 串行洗衣店 6 PM AM 任务次序 A B C D 工作时间串行洗衣店需要 8 个小时完成 4 个工作量如果他们了解流水技术, 那么需要多长时间完成上述工作呢?

13 流水化的洗衣店 : 尽可能早地开始工作 12 2 AM 6 PM 任务次序 A B C 工作时间 D 流水化洗衣店需要 3.5 个小时完成 4 个工作量

14 任务顺序流水技术性质 6 PM 时间 A B C D 流水技术无助于减少单个任务的处理延迟 (latency), 但有助于提高整体工作负载的吞吐率多个不同任务同时操作, 使用不同资源潜在加速比 = 流水线级数流水线的速率受限于最慢的流水段流水段的执行时间如果不均衡, 那么加速比就会降低开始填充流水线的时间和最后排放流水线的时间降低加速比相关将导致流水线暂停

15 装入操作的五级 Ifetch: 取指从指令存储器中取出指令 /Dec: 取操作数和译码取寄存器和指令译码 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Exec: 执行计算存储器的地址 Load Ifetch /Dec Exec Wr : 存储器访问从数据存储器中读取数据 Wr: 写回将数据写回到寄存器堆

16 指令执行次序指令执行次序流水技术通过增加指令吞吐率来改进性能 Lw $1, 100($0) Lw $2, 200($0) Lw $3, 300($0) Lw $1, 100($0) Lw $2, 200($0) Lw $3, 300($0) TIME TIME 取指 access 取指 2ns 8ns 取指 2ns 取指 2ns access 2ns 取指取指 access 2ns access 2ns 8ns access 取指 8ns 流水线加速比等于流水线的级数? 2ns

基本思路 Mux 取指译码 / 取操作数执行存储器访问回写 1 0 +4 Shift add result Ra

File Rw busw busb Sign Extend 0 Mux 1 Zero result

17 基本思路 Mux 取指译码 / 取操作数执行存储器访问回写 Shift add result Ra left 2 P C Address Instruciton Instruction ory Rb busa File Rw busw busb Sign Extend 0 Mux 1 Zero result Address Read Data Data ory Wr Data 1 Mux 0 将数据通路实际划分成流水段, 需要增加什么?

18 流水线的图形化表示执行某段代码需要多少周期? 在某一周期, 正在做什么? 该表示有助于加强对数据通路的理解

19 常规流水化执行的表示时间 IFetch Dcd Exec WB IFetch Dcd Exec WB IFetch Dcd Exec WB IFetch Dcd Exec WB 程序流 IFetch Dcd Exec WB IFetch Dcd Exec WB

20 单周期多周期与流水线 Clk 单周期实现 : Cycle 1 Cycle 2 Load Store Waste Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9 Cycle 10 Clk 多周期实现 : Load Store Ifetch Exec Wr Ifetch Exec R-type Ifetch 流水线实现 : Load Ifetch Exec Wr Store Ifetch Exec Wr R-type Ifetch Exec Wr

21 为什么需要流水线? 假设我们需要执行 100 条指令单周期机器 45 ns/cycle x 1 CPI x 100 inst = 4500 ns 多周期机器 10 ns/cycle x 4.6 CPI (due to inst mix) x 100 inst = 4600 ns 理想的流水化机器 10 ns/cycle x (1 CPI x 100 inst + 4 cycle drain) = 1040 ns

22 为什么需要流水线? 因为需要提高资源利用率时间 ( 时钟周期 ) Inst 0 Im Dm 指令执行次序 Inst 1 Inst 2 Inst 3 Im Im Im Dm Dm Dm Inst 4 Im Dm

23 流水技术会产生哪些问题? 流水线冒险 (Pipeline Hazards) 结构冒险 (structural hazards): 试图同时以两种不同的方式使用同一资源 - 例如, 组合式洗衣机 / 烘干机可能产生结构冒险或者熨整工工作时偷看电视数据冒险 (data hazards): 在产生数据之前, 就试图使用它们 - 例如, 一包衣物在洗衣机中, 另一包衣物在干衣机中, 那么就不能对这些衣物进行熨整 - 流水线中的一条指令等待使用上一条指令的结果控制冒险 (control hazards): 在判定转移条件之前, 就试图决策转移方向 - 例如, 在洗一件非常脏的衣物之前, 需要判定加多少洗衣粉 ; - 转移指令

24 流水技术会产生哪些问题 ( 续 )? 等待总是可以解决冒险问题流水线控制必须检测冒险采取必要措施 ( 或延迟等待 ) 来解决冒险

25 单存储器是一种结构冒险时间 ( 时钟周期 ) 指 Load 令 Instr 1 次序 Instr 2 Instr 3 Instr 4 此例中, 检测非常容易! 读写

26 结构冒险限制性能示例 : 如果每条指令平均访问 1.3 次存储器, 而每个周期只能完成一次存储器访问, 那么平均 CPI 1.3 否则, 资源的利用率 > 100%

27 解决方案一 : 暂停解决单存储器结构冒险时间 ( 时钟周期 ) 指 Load 令 Instr 1 次序 Instr 2 Instr 3(stall) bubble Instr 4 读写

28 解决方案二 : 资源复置解决存储器结构冒险分离指令 Cache (Im) 和数据 Cache (Dm) 时间 ( 时钟周期 ) 指 Load IM DM 令 Instr 1 IM DM 次序 Instr 2 IM DM Instr 3 IM DM Instr 4 IM DM 读写

29 控制冒险的解决策略暂停 (Stall): 等待直到决策明朗通过增设硬件在读取寄存器的周期就对转移方向进行判定, 从而可以在第二流水段完成转移方向的判定时间 ( 时钟周期 ) 指 Add 令 Beq 次序 Load 影响 : 每条转移指令需要两个时钟周期完成 => 速度慢

30 控制冒险的解决策略预测 : 猜测某一转移方向, 如果猜测错误, 就用备份恢复猜测转移不发生时间 ( 时钟周期 ) 指 Add 令 Beq 次序 Load 效果 : 如果猜测正确, 每条指令一个时钟周期完成, 如果猜错每条转移指令两个周期 ( 正确率 50%) 较复杂的硬件预测 : 一条指令的历史 (( 正确率 90%)

31 控制冒险的解决策略重新定义转移指令的行为延迟转移 : 转移行为在下一条指令之后发生时间 ( 时钟周期 ) 指 Add 令 Beq 次序 Misc Load 影响 : 如果能够将有效指令调度到延迟槽中, 每条转移指令的完成将不占用时钟周期 ( 50% 的可能 )

32 关于 r1 的数据冒险立即向后相关就可能出现冒险时间 ( 时钟周期 ) IF ID/RF EX MEM WB add r1,r2,r3 IM DM 指 sub r4,r1,r3 IM DM 令次 and r6,r1,r7 IM DM 序 or r8,r1,r9 IM DM xor r10,r1,r11

33 数据冒险解决策略从某流水段向其他流水段前递 (forward) 结果时间 ( 时钟周期 ) IF ID/RF EX MEM WB add r1,r2,r3 IM DM 指 sub r4,r1,r3 IM DM 令次 and r6,r1,r7 IM DM 序 or r8,r1,r9 IM DM xor r10,r1,r11 如果适当定义读 / 写次序, 就可能正常工作

34 前递或旁路 (forward or bypass): 装入指令立即向后相关就可能出现冒险时间 ( 时钟周期 ) IF ID/RF EX MEM WB 指令 lw r1,0(r2) IM Dm 次序 sub r4,r1,r3 IM DM 不能通过前递技术解决必须延迟 / 暂停与装入指令相关的指令

35 设计一个流水化的处理器回顾我们设计的数据通路和控制图将资源和状态联系起来保证处理流程没有冲突, 或考虑出解决方案在适当的流水段发出正确的控制信号

36 教科书上的流水化的数据通路

37 多周期数据通路中介绍的基本流水化的处理器 Next PC PC Instruction Fetch IR File. Ctrl IRex Exec Ex Ctrl IRmem Access Ctrl Data IRwb. File WB Ctrl Equal 如果每周期, 开始一条新指令的处理, 会发生什么情况? Valid A S B M

38 控制和数据通路 Next PC PC Instruction ory IR File Exec Equal Access Data. File Equal IR [PC], PC PC+4; A R[rs]; B R[rt] S A + B S A or ZX S A + SX M [S] S A + SX [S] B If cond PC PC+SX; R[rd] S; R[rt] S R[rd] M A S B D M

39 流水化装入指令 Clock Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 1st lw Ifetch /Dec Exec Wr 2nd lw Ifetch /Dec Exec Wr 3rd lw Ifetch /Dec Exec Wr 流水线数据通路中的五个独立功能部件是 : 取指段 (Ifetch) 的指令存储器寄存器 / 译码段 (/Dec ) 的寄存器堆的读端口 (busa 和 busb) 执行段 (Exec) 的存储器段 () 段的数据存储器回写段 (Wr) 的寄存器堆的写端口 (busw)

40 R 型指令的四段 Cycle 1 Cycle 2 Cycle 3 Cycle 4 R-type Ifetch /Dec Exec Wr Ifetch: 取指从指令存储器中读取指令 /Dec: 取寄存器和指令译码 Exec: 对两个寄存器操作数执行操作 Wr: 将的输出回写到寄存器堆

41 流水化 R 型指令和装入指令 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9 Clock R-type Ifetch /Dec Exec Wr 冒险! 出现问题! R-type Ifetch /Dec Exec Wr Load Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr 产生了流水线冲突或者结构冒险 : 两条指令都试图同时回写寄存器堆! 寄存器堆只有一个写入端口

42 重要发现每个功能部件只能被每条指令使用一次每个功能部件必须被所有指令在相同的流水段使用 : 装入指令在它的第五级使用寄存器堆的写端口 Load Ifetch /Dec Exec Wr R 型指令在它的第四级使用寄存器堆的写端口 R-type Ifetch /Dec Exec Wr 有两种方法解决流水线冒险

43 第一种解决方案 : 在流水线中插入空泡 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9 Clock Ifetch /Dec Exec Wr Load Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr R-type bubble Ifetch /Dec Exec Wr Ifetch /Dec Exec 在流水线中插入空泡从而避免了在同一周期出现两次写入操作控制逻辑变得更加复杂失去了取指和发送的机会在第六周期没有任何指令启动!

44 第二种解决方案 : 将 R 型指令的回写延迟一个周期将 R 型指令的写寄存器操作延迟一个周期 : 现在,R 型指令也在第五段才使用寄存器堆的写端口存储器段是一个空段 : 无所事事 R-type Ifetch /Dec Exec Wr Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9 Clock R-type Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr Load Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr R-type Ifetch /Dec Exec Wr

45 流水化的数据通路 Clk Ifetch /Dec Exec Wr Wr ExtOp Op Branch 1 PC 0 A IUnit I PC+4 IF/ID ister PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex ister 0 1 PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr ister 1 Mux 0 Dst Src Wr to

46 取指段 Location 10: lw $1, 0x100($2) $1 [($2) + 0x100] Clk Ifetch /Dec Exec Wr Wr ExtOp Op Branch 1 PC 0 A IUnit I PC+4 IF/ID: lw $1, 100 ($2) PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex ister 0 1 PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr ister 1 Mux 0 Dst Src Wr to

47 指令部件探秘 Location 10: lw $1, 0x100($2) Clk 注意这里! Ifetch /Dec PC = Address Instruction ory Instruction Adder IF/ID: lw $1, 100 ($2)

48 译码 / 寄存器访问段 Location 10: lw $1, 0x100($2) $1 [($2) + 0x100] Clk Ifetch /Dec Exec Wr Wr ExtOp Op Branch 1 PC 0 A IUnit I PC+4 IF/ID ister PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex:. 2 & 0x PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr ister 1 Mux 0 Dst Src Wr to

49 装入指令的地址计算段 Location 10: lw $1, 0x100($2) $1 [($2) + 0x100] Clk Ifetch /Dec Exec Wr Op=Add Wr ExtOp Branch 1 PC 0 A IUnit I PC+4 IF/ID ister PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex ister 0 1 PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr ister 1 Mux 0 Dst=0 Src=1 Wr to

50 执行部件探秘 Clk Exec ID/Ex ister PC+4 busa busb imm Extender << Mux 1 ADD Target 32 3 Control Zero out 32 ctr Ex/: Load 抯 ory Address ExtOp=1 Src=1 3 Op=Add

51 装入指令的存储器访问段 Location 10: lw $1, 0x100($2) $1 [($2) + 0x100] Clk Ifetch /Dec Exec Wr Wr ExtOp Op Branch=0 1 PC 0 A IUnit I PC+4 IF/ID ister PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex ister 0 1 PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr: Load s Data 1 Mux 0 Dst Src Wr=0 to

52 装入指令的回写段 Location 10: lw $1, 0x100($2) $1 [($2) + 0x100] Clk Ifetch /Dec Exec Wr Wr=1 ExtOp Op Branch 1 PC 0 A IUnit I PC+4 IF/ID ister PC+4 Imm16 Rs Ra Rb Rt RFile Rt Rw Di Rd ID/Ex ister 0 1 PC+4 Imm16 busa busb Exec Unit Ex/ ister Zero Data RA Do WA Di /Wr ister 1 Mux 0 Dst Src Wr to=1

53 Access Data Next PC PC Instruction ory IR Exec File. File Equal Equal 修改控制和数据通路 IR [PC], PC PC+4; A R[rs]; B R[rt] S A + B S A or ZX S A + SX S A + SX If cond PC PC+SX; M S M S M [S] [S] B R[rd] M; R[rt] M R[rd] M A S M B D

54 存储指令的四段 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Store Ifetch /Dec Exec Wr Ifetch: 取指从指令存储器中读取指令 /Dec: 取寄存器和指令译码 Exec: 计算存储访问的地址 : 将数据写入到数据存储器

55 Beq 指令的三段 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Store Ifetch /Dec Exec Wr Ifetch: 取指从指令存储器中读取指令 /Dec: 取寄存器和指令译码 Exec: 比较两个寄存器操作数择取正确的转移目标地址锁存到 PC

56 Access Data Next PC PC Instruction ory IR Exec File. File Equal Equal 控制图 IR [PC], PC PC+4; A R[rs]; B R[rt] S A + B S A or ZX S A + SX S A + SX If cond PC PC+SX; M S M S M [S] [S] B R[rd] M; R[rt] M R[rd] M A S M B D

57 Next PC PC Access Data File Exec. File Inst. Decode 数据通路 + 数据固定控制 IR fun rt rs op rs rt v rw wb me ex im v rw wb me Ctrl v rw wb WB Ctrl A S M B D

58 指令流水示例 10 lw r1, r2(35) 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15 地址以八进制表示

59 PC Next PC 10 Access Data File Exec. File Inst. Decode 开始 : 从地址 10 取指 n n n n IR rs rt im Ctrl WB Ctrl A S M B 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

60 PC Next PC 14 Access Data File Exec. File Inst. lw r1, r2(35) Decode Fetch14 并 Decode10 n n n IR 2 rt im Ctrl WB Ctrl A S M B 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

61 PC Next PC 20 Access Data File Exec. File Inst. addi r2, r2, 3 Decode lw r1 Fetch20 并 Decode 14 并 Exec10 n n IR 2 rt 35 Ctrl WB Ctrl r2 S M B 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

62 PC Next PC Access Data File Exec r2+35. File Inst. sub r3, r4, r5 Decode addi r2 Fetch24 并 Decode20 并 Exec14 并 10 n IR r2 B 24 lw r1 D Ctrl M WB Ctrl 10 lw r1, r2(35) 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

63 PC Next PC 30 Access Data File Exec R2+3 M[r2+35]. File Inst. beq r6, r7 100 Decode sub r3 addi r2 lw r1 Fetch30 并 Decode24 并 Exec20 并 14 并 WB10 IR 6 7 Ctrl WB Ctrl r4 r5 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

64 PC Next PC 34 Access Data File Exec r4-r5 r2+3. File 100 r1=m[r2+35] Inst. ori r8, r9 17 Decode beq 100 sub r3 addi r2 Fetch34 并 Decode30 并 Exec24 并 20 并 WB14 IR 9 xx Ctrl WB Ctrl r6 r7 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

65 PC Next PC 100 Access Data File Exec R4-r5. File 17 Inst. add r10, r11, r12 Decode ori r8 sub r3 Fetch100 并 Decode34 并 Exec30 并 24 并 WB20 IR r9 XXX beq 100 Ctrl WB Ctrl r1=m[r2+35] r2 = r2+3 X 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

66 PC Next PC 104 Access Data File Exec r9 17 xxx. File xx Inst. and r13, r14, r15 Decode add r10 ori r8 beq 100 Fetch104 并 Decode100 并 Exec34 并 30 并 WB24 IR r11 Ctrl WB Ctrl r1=m[r2+35] r2 = r2+3 r3 = r4-r5 r12 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r and r13, r14, 15

67 PC Next PC 110 Access Data File Exec R11+r12 r9 17. File xx Inst. Decode and r13 add r10 ori r8 Fetch110 并 Decode104 并 Exec100 并 34 并 WB30 n IR Ctrl WB Ctrl r1=m[r2+35] r2 = r2+3 r14 r3 = r4-r5 r15 10 lw r1, r2(35) D 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r12 Squash the extra instruction in the branch shadow! 100 and r13, r14, 15

68 PC Next PC 114 Access Data File Exec r14 & R15 R11+r12. File Inst. Decode and r13 add r10 Fetch114 并 Dcd110 并 Exec104 并 100 并 WB34 IR Ctrl n WB Ctrl NO WB NO Ovflow r1=m[r2+35] r2 = r2+3 r3 = r4-r5 r8 = r9 17 D 10 lw r1, r2(35) 14 addi r2, r2, 3 20 sub r3, r4, r5 24 beq r6, r7, ori r8, r9, add r10, r11, r12 Squash the extra instruction in the branch shadow! 100 and r13, r14, 15

69 总结哪些策略使得流水容易实现? 所有的指令长度相同只有少量的指令格式 Ld/St 结构哪些方面使得流水线难以实现? 结构冒险 : 假设我们只有一个存储器控制冒险 : 需要考虑转移指令数据冒险 : 一条指令依赖于上一条指令的结果

70 总结我们将建造一条简单的流水线, 并考虑上述因素我们将讨论现代微处理器, 并分析它的真正难点 : 意外事件处理利用乱序执行等技术改进性能

Microsoft PowerPoint - chx09_org14_pipelining_1.ppt

Microsoft PowerPoint - chx09_org14_pipelining_1.ppt 计算机组织与系统结构流水技术引论 Itroductio to Pipeliig ( 第十四讲 ) 程旭 29.5 rach Jump st 单周期处理器 busw Wr 5 5 Istructio Fetch Uit Rd imm6 Istr Rs 5 Rw Ra Rb -bit isters 6 Istructio op bus Exteder