计算机组成原理 教案.doc

Transcription

1 张明武计算机组成原理教案 计算机的分类和应用 计算机的分类计算机分类 : 模拟 : 处理在时间和数值上连续的量 数字 : 处理离散的量数字计算机分类 : 专用计算机 : 如工控机 DSP IOP 等 通用计算机 :GPP 通用机分类 : 巨型机 (Super-Computer) 大型机(Mainframe) 中型机(Medium-size Computer) 小型机 (minicomputer) 微型机(microcomputer) 单片机(Single-Chip Computer) 计算机的应用 科学计算传统方式 : 工作量大 人工处理慢 自动控制 : 数控机床 流水线控制 测量和测试 : 提高精度 在恶劣条件下的测量 信息处理 : 教育 卫生 : 计算机辅助教学 (CAI) 多媒体教室 CT(Computerized tomography) 家电 人工智能 1.2 计算机的硬件 数字计算机的硬件组成五大组成部分 : 运算器 控制器 存储器 输入 / 输出设备 概念 : 存储单元 地址 存储容量 外存储器 内存储器 指令 程序 指令的组成 存储程序 程序控制 指令系统 指令周期 执行周期 CPU 主机 数据字 指令字 数据流 指令流 适配器 冯 诺依曼体系结构 : (1) 采用二进制形式表示数据和指令数据和指令在代码的外形上并无区别. 都是由 0 和 1 组成的代码序列, 只是各自约定的含义不同而已 采用二进制 使信息数字化容易实现, 可以用二值逻辑工具进行处理 程序信息本身也可以作为被处理的对象, 进行加工处理, 例如对照程序进行编译, 就是将源程序当作被加工处理的对象 (2) 采用存储程序方式这是诺依曼思想的核心内容 如前所述, 它意味着事先编制程序, 事先将程序 ( 包含指令和数据 ) 存入主存储器中, 计算机在运行程序时就能自动地 连续地从存储器中依次取出指令且执行 这是计算机能高速自动运行的基础 计算机的工作体现为执行程序, 计算机功能的扩展在很大程度上体现为所存储程序的扩展 计算机的许多具体工作方式也是由此派生的 诺依曼机的这种工作方式, 可称为控制流 ( 指令流 ) 驱动方式 即按照指令的执行序列, 依次读取指令 ; 根据指令所含的控制信息, 调用数据进行处理 因此在执行程序的过程中, 始终以控制信息流为驱动工作的因素, 而数据信息流则是被动地被调用处理 为了控制指令序列的执行顺序, 我们设置一个程序 ( 指令 ) 计数器 PC(Program Counter), 让它存放当前指令所在的存储单元的地址 如果程序现在是顺序执行的, 每取出一条指令后 PC 内容加 l, 指示下一条指令该从何处取得 如果程序将转移到某处, 就将转移后的地址送入 PC, 以便按新地址读取后继指令

2 张明武计算机组成原理教案 所以,PC 就像一个指针, 一直指示着程序的执行进程, 也就是指示控制流的形成 虽然程序与数据都采用二进制代码, 仍可按照 PC 的内容作为地址读取指令, 再按照指令给出的操作数地址去读取数据 由于多数情况下程序是顺序执行的, 所以大多数指令需要依次地紧挨着存放, 除了个别即将使用的数据可以紧挨着指令存放外 一般将指令和数据分别存放在该程序区户的不同区域 (3) 由运算器 存储器 控制器 输入装置和输出装置等五大部件组成计算机系统, 并规定了这五部分的基本功能 上述这些概念奠定了现代计算机的基本结构思想, 并开创了程序设计的新时代 到目前为止, 绝大多数计算机仍沿用这一体制, 称为诺依曼机体制 学习计算机工作原理也就从诺依曼概念入门 传统的诺依曼机从本质上讲是采取串行顺序处理的工作机制, 即使有关数据巳经准备好, 也必须逐条执行指令序列 ; 而提高计算机性能的根本方向之一是并行处理 : 因此, 近年来人们在谋求突破传统诺依曼体制的束缚, 这种努力被称为非诺依曼化 对所谓非诺依曼化的探讨仍在争议中, 一般认为它表现在以下三个方面的努力 在诺依曼体制范畴内, 对传统诺依曼机进行改造, 如采用多个处理部件形成流水处理, 依靠时间上的重叠提高处理效率 ; 又如组成阵列机结构, 形成单指令流多数据流, 提高处理速度 这些方向已比较成熟, 成为标准结构 用多个诺依曼机组成多机系统, 支持并行算法结构 这方面的研究目前比较活跃 从根本上改变诺依曼机的控制流驱动方式 例如, 采用数据流驱动工作方式的数据流计算机, 只要数据已经准备好, 有关的指令就可并行池执行 这是真正非诺依曼化的计算机, 它为并行处理开辟了新的前景, 但由于控制的复杂性, 仍处于实验探索之中 计算机系统结构的过去和未来发展 : 电子管 晶体管 集成电路 大规模 超大规模集成电路趋势 : 由于计算机网络和分布式计算机系统能为信息处理提供廉价的服务, 因此计算机系统的进一步发展, 三网合一, 将进入以通信为中心的体系结构 计算机智能化将进一步发展, 各种知识库及人工智能技术将进一步普及, 人们将用自然语言和机器对话 计算机从数值计算为主过渡到知识推理为主, 从而使计算机进入知识处理阶段 随着大规模集成电路的发展, 不仅用多处理机技术来实现大型机系统功能, 而且会出现计算机的动态结构, 即所谓模块化计算机系统结构 多媒体技术将有重大突破和发展, 并在微处理机 计算机网络与通信等方面引起一次巨大变革 1.3 计算机的软件计算机硬件是载体, 软件是灵魂 软件的组成与分类分类 : 系统程序 应用程序 软件的发展演变手编程序 ( 目的程序 ) 汇编程序 算法语言 ( 高级语言 ) 高级语言与机器语言的转换 : 编译系统 解释系统操作系统 数据库

3 张明武计算机组成原理教案 计算机系统的层次结构 多级组成的计算机系统图 1.6 五个级别 : 第一级微程序设计级 第二级是一般机器级 第三级是操作系统级 第四级是汇编语言级 第五级是高级语言级 软件与硬件的逻辑等价性 补充 : 计算机的性能指标 基本字长基本字长是指参与运算的数的基本位数, 它标志着计算精度 位数越多, 精度越高, 但硬件成本也越高, 因为它决定着寄存器 运算部件 数据总线等的位数 主存容量主存储器是 CPU 可以直接访问的存储器, 需要执行的程序与需要处理的数据就放在主存之中 主存容量大则可以运行比较复杂的程序, 并可存入大量信息, 可利用更完善的软件支撑环境 所以, 计算机处理能力的大小在很大程度上取决于主存容量的大小 外存容量外存容量一般是指计算机系统中联机运行的外存储器容量 由于操作系统 编译程序及众多的软件资源往往存放在外存之中, 需用时再调入主存运行 在批处理 多道程序方式中, 也常将各用户待执行的程序 数据以作业形式先放在外存中, 再陆续调入主存运行 所以, 联机外存容量也是一项重要指标, 一般以字节数表示 运算速度同一台计算机, 执行不同的运算所需时间可能不同, 因而对运算速度的描述常采用不同方法 常用的有 CPU 时钟频率 每秒平均执行指令数 (ips) 单独注明时间等 所配置的外围设备及其性能指标外围设备配置也是影响整个系统性能的重要因素, 所以在系统技术说明中常给出允许配置情况与实际配置情况 系统软件配置情况作为一种硬件系统, 允许配置的系统软件原则上是可以不断扩充的, 但实际购买的某个系统究竟已配置哪些软件, 则表明它的当前功能

4 张明武计算机组成原理教案 数据与文字的表示方法 数据格式在选择计算机的数的表示方式时, 应当全面考虑以下几个因素 : 要表示的数的类型 ( 小数 整数 实数和复数 ): 决定表示方式 可能遇到的数值范围 : 确定存储 处理能力 数值精确度 : 处理能力相关 数据存储和处理所需要的硬件代价 : 造价高低两种常用格式 : 定点格式 : 定点格式容许的数值范围有限, 但要求的处理硬件比较简单 ; 浮点格式 : 容许的数值范围很大, 但要求的处理硬件比较复杂 1) 定点数表示法定点指小数点的位置固定, 为了处理方便, 一般分为定点纯整数和纯小数 2) 浮点数表示法由于所需表示的数值取值范围相差十分悬殊, 给存储和计算带来诸多不便, 因此出现了浮点运算法 浮点表示法, 即小数点的位置是浮动的 其思想来源于科学计数法 IEEE754 的浮点数 ( 比较特殊 ) 浮点数的规格化 : 主要解决同一浮点数表示形式的不唯一性问题 规定, 否则尾数要进行左移或右移 机器零的概念 : 尾数为 0 或是阶码值小于所能表示的最小数 3) 十进制数串的表示方法由于人们对十进制比较熟悉, 因此在计算机中要增加对十进制运算的支持 两种方式 : 将十进制数变为二进制数运算, 输出时再由二进制变为十进制 直接的十进制运算直接运算的表示方法 : 字符串形式 : 用于非数值计算领域 压缩的十进制数串 : 分为定长和不定长两种 需要相应的十进制运算器和指令支持 4) 自定义数据表示标志符数据表示 描述符数据表示区别 : 标志符与每个数据相连, 二者合起来存放在一个存储单元, 而描述符要和数据分开存放 ; 描述符表示中, 先访问描述符, 后访问数据, 至少增加一次访存 ; 描述符是程序的一部分, 而不是数据的一部分 数的机器码表示真值 ( 书写用 ) 机器码( 机器内部使用 ) 的概念 1) 原码 : 比较自然的表示法, 最高位表示符号,0 为正,1 为负 优点 : 简单易懂 缺点 : 加减法运算复杂 2) 补码 : 加减法运算方便, 减法可以转换为加法 定点小数的补码, 公式 2.9 定点整数的补码, 公式 ) 反码 : 为计算补码方便而引入计算公式, 小数公式 2.11, 整数公式 2.12

5 张明武计算机组成原理教案 由反码求补码 : 符号位置 1, 各位取反, 末位加 1 4) 移码 : 用于阶码的表示, 两个移码容易比较大小, 便于对阶 定义 : 公式 2.14 即将数值向 X 轴正方向平移 2 n 字符与字符串的表示方式 ASCII 码 汉字的表示方式 1) 输入码 : 用于汉字输入 2) 内码 : 用于汉字的存储 3) 字模码 : 用于汉字的显示 校验码奇 偶校验码 2.2 定点加法 减法运算 补码加法加法公式 : 公式 2.17 证明 :P 补码减法加法公式 : 公式 2.18 证明 :P 溢出概念与检测方法溢出概念 : 上溢 下溢检测方法 : 双符号位 单符号位 基本的二进制加法 / 减法器进位处理方式 : 串行进位 ( 行波进位 ) 并行进位二进制加法 / 减法器图 2.2, 十进制加法器十进制加法 / 减法器图 定点乘法运算 原码并行乘法二进制乘法公式 : 公式 2 26 人工乘法过程与二进制乘法乘法器分类 : 串行 并行 由于串行乘法速度太慢, 已被淘汰 不带符号的阵列乘法器图 2.5 不带符号的阵列乘法器执行时间分析带符号的阵列乘法器原理 : 首先取补 不带符号乘法 结果取补取补器电路图, 图 2.6 方法: 从右向左找到第一个 1, 这个 1 向右, 包括本身保持不变, 向左都取反 取补器电路执行时间分析 补码并行乘法补码与真值的转换公式, 公式 推导过程 一般化的加法器 : 有负权输入的, 即可以做减法的 直接补码阵列除法器 : 节省了取补时间, 大大的加快了乘法的速度 结构图见图 2.8

6 张明武计算机组成原理教案 定点除法运算 原码除法算法原理二进制除法公式 :P45 公式余数处理的两种方法 : 恢复余数法 : 运算步骤不确定, 控制复杂, 不适合计算机运算 加减交替法 : 不恢复余数, 运算步骤确定, 适合计算机操作 并行除法器 CAS 的结构, 图 2.9(a), 并行除法器结构图 2.9(b) 并行除法器执行时间分析 2.5 定点运算器的组成 逻辑运算逻辑数概念 : 不带符号的二进制数 四种逻辑运算 : 逻辑非 逻辑加 逻辑乘 逻辑异 多功能算术 / 逻辑运算单元 (ALU) 并行进位, 行波进位加 / 减法器存在的两个问题 : 运算时间长 行波进位加 / 减法器只能完成加法和减法, 而不能完成逻辑操作图 2.11 说明 : 控制端 M 用来控制作算术运算还是逻辑运算, 两种运算的区别在于是否对进位进行处理 M=0 时, 对进位无影响, 为算术运算 ;M=1 时, 进位被封锁, 为逻辑运算 正逻辑中, 1 用高电平表示, 0 用低电平表示, 而负逻辑刚好相反 正逻辑与负逻辑的关系为, 正逻辑的 与 到负逻辑中变为 或, 即 + 互换 表 2.5 的正负逻辑之间的转换可用上述规则实现 先行进位的实现 : 公式 内部总线总线分类 : 内部总线 外部总线 ( 系统总线 ) 通信总线 总线又可分为单向总线和双向总线 带锁存器的总线可实现总线的复用 定点运算器的基本结构运算器包括 ALU 阵列乘除器件 寄存器 多路开关 三态缓冲器 数据总线等逻辑部件 运算器的设计, 主要是围绕着 ALU 和寄存器同数据总线之间如何传送操作数和运算结果而进行的 运算器的三种结构形式 : 单总线结构的运算器 : 这种结构的主要缺点是操作进度较慢, 但控制电路比较简单 双总线结构的运算器 三总线结构的运算器 : 三总线结构的运算器的特点是操作时间快 2.6 浮点运算方法和浮点运算器 浮点加法 减法运算浮点加减法的规则, 见公式 2.39 运算步骤 :0 操作数检查 对阶 尾数加 / 减 规格化 舍入注意 : 对阶时, 小阶向大阶看齐, 否则会丢失高有效位 规格化时, 左规 右规是指尾数移动方向

7 张明武计算机组成原理教案 舍入处理的方法 浮点乘 除法运算浮点乘 除法规则, 公式 2.40 公式 2.41 运算步骤 :0 操作数检查 阶码加 / 减 尾数乘 / 除 规格化 舍入移码的加减运算规律, 公式 2.42 公式 浮点运算流水线为了实现流水, 首先必须把输入的任务分割成一系列的子任务, 使各子任务能在流水线的各个阶段并发的执行 对于流水线方式, 某一个任务的总体运算时间并没有缩短, 而是系统的整体运算时间缩短了 流水线分类 : 线性流水线 : 不带反馈线 非线性流水线 : 带反馈线加速比的定义, 公式 浮点运算器实例

8 张明武计算机组成原理教案 存储器概述 存储器分类存储器是计算机系统中的记忆设备, 用来存放程序和数据 概念 : 存储位 ( 存储元 ) 存储单元 存储器 存储器分类方式 : 按存储介质分 按存取方式分 按存储器的读写功能分 按信息的可保存性分 按在计算机系统中的作用分 存储器的分级结构理想的存储器应该是容量大 速度高 成本低, 但现实中没有这样的存储器, 因此就要使用分级存储体系 三个层次 :( 寄存器 ) Cache 主存 辅存, 按照这个顺序速度递减, 容量大, 成本低 主存储器的技术指标存储器编址方式 : 按字编址 按字节编址 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量 存取时间又称存储器访问时间, 是指从启动一次存储器操作到完成该操作所经历的时间 存储周期是指连续启动两次独立的存储器操作 ( 如连续两次读操作 ) 所需间隔的最小时间 通常, 存储周期略大于存取时间 存储器带宽是单位时间里存储器所存取的信息量, 单位为位 / 秒或字节 / 秒 3.2 随机读写存储器常用的 RAM 按半导体材料分有双极型 (TTL) 半导体存储器和金属氧化物 (MOS) 半导体存储器两种 根据存储信息机构的原理不同, 又分为静态 MOS 存储器 (SRAM) 和动态 MOS 存储器 (DRAM) 半导体存储器的主要优点是存取速度快, 存储体积小, 可靠性高, 价格低廉 ; 主要缺点是断电时读写存储器不能保存信息 SRAM 存储器存储元的结构图, 见图 3.2 三种操作: 保持 读出 写入 SRAM 存储器的组成, 见图 3.3, 包括存储体 地址译码器 驱动器 I/O 电路 片选与读 / 写控制电路 输出驱动电路 SRAM 与 CPU 的连接 : 位扩展法 字扩展法 要求掌握 SRAM 的读写周期, 图 3.8, 注意, 地址 数据以及控制信号的先后顺序 DRAM 存储器 SRAM 的外围电路简单, 速度快, 但其使用的器件多, 集成度不高 DRAM 则可大幅度提高集成度 四管 DRAM 和单管 DRAM 的结构见图 3.10 DRAM 的操作 : 读 写 刷新 DRAM 的实例见图 3.11 DRAM 的刷新方式 : 集中式 分散式 异步式 DRAM 的控制电路见图 3.16, 主要包括刷新计数器 刷新 / 访存裁决 刷新控制逻辑等 DRAM 控制器的组成 : 地址多路开关 刷新定时器 刷新地址计数器 仲裁电路 定时发生器 主存储器组成实例

9 张明武计算机组成原理教案 高性能的主存储器 EDRAM 的特点, 在 DRAM 芯片上集成了一个小容量的 SRAM 作为 Cache 3.3 只读存储器和闪速存储器 只读存储器 ROM 的工作方式 : 给定一个地址码, 得到事先存入的确定数据 ROM 的优点 : 具有不易失性, 即是电源被切断,ROM 的信息也不会丢失 而使用 SRAM 进行存储, 需要有电池等设备 ROM 的分类 : 掩模式只读存储器 : 优点 : 可靠性高, 集成度高, 价格便宜 缺点 : 不能重写 一次编程只读存储器 : 分为 PN 结击穿型和熔丝烧断型两种 第一种写入原理属于结破坏型, 即在行列线交点处制作一对彼此反向的二级管, 它们由于反向而不能导通, 称为 0 若该位需要写入 1, 则在相应行列线之间加较高电压, 将反偏的一只二极管永久性击穿, 留下正向可导通的一只二极管, 称为写入 1 显然这是不可逆转的 更常用的一种写入原理属于熔丝型, 制造时在行列交点处连接一段熔丝, 即易熔材料称为存入 0 若该位需写入 1, 则让它通过较大电流, 使熔丝熔断 显然这也是不可逆转的 多次编程只读存储器 : 分为 EPROM EEPROM FLASH ROM EPROM 原理 : 图 3.21(b) EPROM 实例 : 表 的工作模式例 3 为一计算机存储器的典型配置, 包括 ROM 和 RAM, 要求掌握其逻辑结构图的画法 闪速存储器闪速存储器的存储元电路是在 CMOS 单晶体管 EPROM 存储元基础上制造的, 因此它具有非易失性 不同的是,EPROM 通过紫外光照射进行擦除, 而闪速存储器则是在 EPROM 沟道氧化物处理工艺中特别实施了电擦除和编程次数能力的设计 闪速存储器的性能 : 表 3.3 闪速存储器的特点 : 固有的非易失性 廉价的高密度 可直接执行 固态性能闪速存储器的逻辑结构图 3.25, 包含一个指令寄存器, 用于擦除和重写 闪速存储器工作模式表 3.4 闪速存储器与 CPU 的连接较为简单, 见图 3.26

10 张明武计算机组成原理教案 高速存储器传统存储器的问题 : 速度慢, 和 CPU 的速度不匹配, 原因如下 : CPU 和主存储器是用不同的材料制成的 一个 CPU 周期可能需要几个存储器字这种情况便成为限制高速计算的主要问题, 解决方法有 : 主存储器采用更高速的技术来缩短存储器的读出时间, 或加长存储器的字长 采用并行操作的双端口存储器 在 CPU 和主存储器之间插入一个高速缓冲存储器 (cache), 以缩短读出时间 在每个存储器周期中存取几个字 双端口存储器双端口存储器的典型实例是显示存储器 ( 显存 ),CPU 向显存的一个端口中写入数据, 显示控制器从另一个端口中读出数据送显示器 图 3.27 是双端口存储器的逻辑结构框图, 图中两个端口共享同一存储矩阵, 但其地址 数据和控制信号都是独立的 当两个端口的地址不相同时, 在两个端口上进行读写操作, 则不会发生冲突 当两个端口同时存取存储器同一存储单元时, 便发生读写冲突 此时, 由判断逻辑来决定哪一个端口进行读写操作 判断的方法有两种 : (1) 如果地址匹配且在之前有效, 片上的控制逻辑在和之间进行判断来选择端口 ( 判断 ) (2) 如果在地址匹配之前变低, 片上的控制逻辑在左 右地址间进行判断来选择端口 ( 地址有效判断 ) 多模块交叉存储器多模块存储器的两种编址方式 : 顺序方式和交叉方式顺序方式的可靠性高, 可扩展性好, 但其是串行工作, 存储器的带宽受限制 交叉方式的存储器可以实现多模块流水式并行存取, 大大提高存储器的带宽 由于 CPU 的速度比存储器快, 假如我们能同时从存储器取出 M 条指令, 这必然会提高机器的运行速度 多体交叉存储器就是基于这种思想提出来的 存储器地址交叉的方式 : 采用模除的方法, 即二进制地址的低位表示该单元所在的模块 多模块交叉存储器存取时间的定量分析 : 公式 3.2, 公式 3.3 在二模块交叉存储器实例中, 主存储器按字节编址, 而不是按字编址 注意四个字节允许信号 相联存储器相联存储器的特点 : 按内容寻址相联存储器的组成 : 见图 3.34 在计算机系统中, 相联存储器主要用于虚拟存储器中存放分段表 页表和快表 ; 在高速缓冲存储器中, 相联存储器作为存放从主存调入快存的页面单元地址之用 这是因为, 在这两种应用中, 都需要快速查找 具体可参考下节内容 :Cache 存储器 3.5 Cache 存储器 Cache 基本原理 Cache 是为了解决 CPU 和主存之间速度匹配问题而采用的一项重要技术 它的存取速度要比主存快, 由高速的 SRAM 组成, 全部功能由硬件实现, 保证了其高速度 Cache 与存储系统的关系见图 3.35 Cache 除了有 SRAM 外, 还要有控制逻辑 注意 :Cache 与主存之间数据交换的单位是 块

11 张明武计算机组成原理教案 Cache 的基本操作方式 :CPU 首先在 Cache 中进行比较 ( 可使用相联存储器 ), 若 Cache 中有要访问的数据, 则无需访存, 若没有在进行主存读写, 同时, 把该数据所在的块复制到 Cache 中 Cache 的这种操作是基于程序执行的局部性原理, 程序的局部性包括时间局部性 空间局部性等, 例如, 循环程序 具体内容可参考操作系统中的存储管理 几个计算公式 : 命中率的计算, 公式 3.4, 存储系统的平均访问时间, 公式 3.5, 访问效率, 公式 主存与 Cache 的地址映射由于 Cache 比主存小的多, 因此必须使用一种机制将主存地址定位到 Cache 中, 即地址映射 这个映射过程全部由硬件实现, 对程序员透明 映射的三种方式 : 全相联 : 灵活, 不易产生冲突 其缺点是比较电路难于实现, 且效率低, 速度慢 直接映射 : 硬件简单, 成本低, 但容易产生冲突, 不能有效利用 Cache 空间 组相联 : 结合上面两种的优点 替换策略当使用全相联和组相联方式时, 就会使用到替换策略或是替换算法 较为简单的替换算法有 FIFO, 但其效果不是很好, 不符合程序的局部性原则, 经常出现所谓的 颠簸 现象 常用的替换算法有如下三种 : 最不经常使用 (LFU) 算法 : 这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内, 因而不能严格反映近期访问情况 没有考虑对新调入行的处理, 因为新调入行的计数值小, 容易被替换出去 近期最少使用 (LRU) 算法 : 目前使用较多的一种策略, 能够有效的提高命中率 随机替换 : 硬件上容易实现并且速度快, 虽然表面看起来算法比较随意, 但实际模拟显示, 其性能还是不错的 Cache 的写操作策略即 Cache 的数据一致性维护策略 主要有三种方式 : 写回法 : 优点是速度快, 缺点是存在数据不一致隐患 全写法 : 优点是数据不会出现不一致, 缺点是对写操作没有高速缓存的作用 写一次法 : 上述两种方法的结合, 主要用于多个 Cache 数据不一致的维护, 具体策略可参考体系结构的相关内容 奔腾 PC 机的 Cache 3.6 虚拟存储器虚拟存储器属于操作系统中存储管理的内容, 因此, 其大部分功能由软件实现 虚拟存储器的基本概念虚拟存储器是一个逻辑模型, 并不是一个实际的物理存储器 虚拟存储器不仅解决了存储容量和存取速度之间的矛盾, 而且也是管理存储设备的有效方法 有了虚拟存储器, 用户无需考虑所编程序在主存中是否放得下或放在什么位置等问题 虚拟地址 虚拟地址空间的定义, 物理地址 物理地址空间的定义 虚拟存储器和 Cache 都是基于程序局部性原理, 它们的相同点在于 : 1) 把程序中最近常用的部分驻留在高速度的存储器中 2) 一旦这部分变的不常用了, 把它们送回到低速的存储器中 3) 这种换入 换出操作是由硬件或是 OS 完成, 对用户透明 4) 力图使存储系统的性能接近高速存储器, 价格接近低速存储器

12 张明武计算机组成原理教案 两者的不同点在于 : 1) Cache 用硬件实现, 对操作系统透明, 而虚拟存储器是用软件 硬件相结合组成 2) 虚拟存储器对未命中更加明感 主存 - 外存的基本信息传送单位有 : 段是利用程序的模块化性质, 按照程序的逻辑结构划分成的多个相对独立部分 把段作为基本信息单位在主存 - 外存之间传送和定位是比较合理的 把主存按段分配的存储管理方式称为段式管理 优点 : 段的分界与程序的自然分界相对应 ; 段的逻辑独立性使它易于编译 管理 修改和保护 也便于多进程序共享 ; 某些类型的段 ( 堆栈 队列 ) 具有动态可变长度, 允许自由调度以便有效利用主存空间 缺点 : 因为段的长度各不相同, 段的起点和终点不定. 给主存空间分配带来麻烦 而且容易在段间留下许多空余的零碎存储空间不好利用, 造成浪费 页式管理系统的基本信息传送单位是定长的页 主存的物理空间被划分为等长的固定区域, 称为页面 优点 : 页面的起点相终点地址是固定的, 给造页表带来了方便 新页调入主存也很容易掌握, 只要有空白页面就可容纳 比段式管理系统的段外空间浪费要小得多 缺点 : 由于页不是逻辑上独立的实体, 所以处理 保护和共享都不及段式来得方便 段式存储和页式存储管理各有其优缺点, 可以采用分段和分页结合的段页式存储管理系统 程序按模块分段, 段内再分页, 进入主存仍以页为基本信息传送单位 用段表和页表 ( 每段一个页表 ) 进行两级定位管理 页式虚拟存储器逻辑页 物理页的概念 虚拟地址到主存实地址的变换是由放在主存的页表来实现 在页表中, 对应每一个虚拟逻辑页号有一个表目, 表目内容至少要包含该逻辑页所在的主存页面地址 ( 物理页号 ), 用它作为实 ( 主 ) 存地址的高字段, 与虚存地址的页内行地址字段相拼接, 就产生了完整的实主存地址, 据此访问主存 页式虚拟存储器的地址变换见图 3.42 通常, 在页表的表项中还包括装入位 ( 有效位 ) 修改位 替换控制位及其他保护位等组成的控制字段 为了提高查询页表的速度, 可使用高速存储器或是相联存储器作为快表, 也可以采用快表 慢表相结合的方法 快表 慢表法的地址变换见图 段式虚拟存储器虚拟地址由段号和段内地址组成, 地址变换需要一个段表, 具体方式见图 段页式虚拟存储器基本原则 : 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合 在这种方式中, 把程序按逻辑单位分段以后, 再把每段分成固定大小的页 程序对主存的调入调出是按页面进行的, 但它又可以按段实现共享和保护 因此, 它可以兼备页式和段式系统的优点 其缺点是在地址映象过程中需要多次查表 在段页式虚拟存储系统中, 每道程序是通过一个段表和一组页表来进行定位的 段表中的每个表目对应一个段, 每个表目有一个指向该段的页表起始地址 ( 页号 ) 及该段的控制保护信息 由页表指明该段各页在主存中的位置以及是否已装入 已修改等状态信息 段页式管理的地址变换方法见例 6

13 张明武计算机组成原理教案 层次页表 : 当一个页表的大小超过一个页面的大小时, 页表就可能分成几个页, 分存于几个不连续的主存页面中, 然后, 将这些页表的起始地址又放入一个新页表中 这样, 就形成了二级页表层次 一个大的程序可能需要多级页表层次 替换算法与 Cache 相似, 虚拟存储器也需要使用到替换算法 方法基本与 Cache 的相同, 但也有不同之处, 主要体现在 : 对缺页 ( 及未命中 ) 更为明感 页面替换由软件 (OS) 完成 页面替换的选择余地大具体算法有 FIFO LRU 和 LRU+FIFO, 参考例 虚拟存储器实例奔腾机的三种虚地址模式 : 分段不分页 分段分页 不分段分页 保护模式下的分页地址转换方式, 见图 存储保护进行存储保护的原因 : 当多个用户共享主存时, 就有多个用户程序和系统软件存于主存中 为使系统能正常工作, 应防止由于一个用户程序出错而破坏其他用户的程序和系统软件, 还要防止一个用户程序不合法地访问不是分配给它的主存区域 为此, 系统应提供存储保护 通常采用的方法是 : 存储区域保护和访问方式保护 存储区域保护不是虚拟存储器的主存系统中, 可采用界限寄存器方式 在虚拟存储器中, 有如下方法 : 页表 段表保护 : 用于地址变换之前, 防止形成错误的物理地址 用虚存页面到实存的转换和限制段长的方法 键保护 : 用于形成物理地址之后, 防止非法访问 使用存储键和访问键法 环保护 : 保护自身程序不被非法执行 使用分层访问原则 访问方式保护对数据信息的保护, 主要使用访问方式控制

14 张明武计算机组成原理教案 指令系统的发展与性能要求 指令系统的发展计算机的程序是由一系列的机器指令组成的 指令就是要计算机执行某种操作的命令 从计算机组成的层次结构来说, 计算机的指令有微指令 机器指令和宏指令之分 : 微指令是微程序级的命令, 它属于硬件 ; 宏指令是由苦干条机器指令组成的软件指令, 它属于软件 ; 机器指令则介于微指令与宏指令之间, 通常简称为指令 每一条指令可完成一个独立的算术运算或逻辑运算操作 本章所讨论的指令, 是机器指令 一台计算机中所有机器指令的集合, 称为这台计算机的指令系统 指令系统是表征一台计算机性能的重要因素, 它的格式与功能不仅直接影响到机器的硬件结构, 而且也直接影响到系统软件, 影响到机器的适用范围 系列计算机, 是指基本指令系统相同 基本体系结构相同的一系列计算机 其必要条件是同一系列的各机种有共同的指令集. 而且新推出的机种指令系统一定包含所有旧机种的全部指令, 即实现一个 向上兼容 因此旧机种上运行的各种软件可以不加任何修改便可在新机种上运行, 大大减少了软件开发费用 系列机解决了各机种的软件兼容问题复杂指令系统计算机 (CISC) 和精简指令系统计算机 (RISC) 的概念 对指令系统性能的要求一个完善的指令系统应满足如下四方面的要求 : 1) 完备性是指用汇编语言编写各种程序时, 指令系统直接提供的指令足够使用, 而不必用软件来实现 完备性要求指令系统丰富 功能齐全 使用方便 2) 有效性是指利用该指令系统所编写的程序能够高效率地运行 高效率主要表现在程序占据存储空间小 执行速度快 3) 规整性包括指令系统的对称性 匀齐性 指令格式和数据格式的一致性 对称性是指 : 在指令系统中所有的寄存器和存储器单元都可同等对待, 所有的指令都可使用各种寻址方式 ; 匀齐性是指 : 一种操作性质的指令可以支持各种数据类型 ; 指令格式和数据格式的一致性是指 : 指令长度和数据长度有一定的关系, 以方便处理和存取 4) 兼容性 : 至少要能做到 向上兼容, 即低档机上运行的软件可以在高档机上运行 低级语言与硬件结构的关系计算机语言有高级语言和低级语言之分 高级语言语句和用法与具体机器的指令系统无关 低级语言分机器语言 ( 二进制语言 ) 和汇编语言 ( 符号语言 ), 这两种语言都是面向机器的语言, 它们和具体机器的指令系统密切相关 高级语言和低级语言的异同可参考表 指令格式表示一条指令的机器字, 就称为指令宇, 通常简称指令 指令格式, 则是指令字用二进制代码表示的结构形式 一条指令的结构可用如下形式来表示 : 操作码字段地址码字段 操作码指令的操作码表示该指令应进行什么性质的操作 组成操作码字段的位数一般取决于计算机指令系统的规模 地址码

15 张明武计算机组成原理教案 根据一条指令中有几个操作数地址, 可将该指令称为几操作数指令或几地址指令 目前二地址和一地址指令格式用的得最多 零地址指令的指令子中只有操作码, 而没有地址码 一地址指令常称单操作数指令 (AC) OP (A) AC 二地址指令常称双操作数指令, 它有两个地址码字段 A1 和 A2, 分别指明参与操作的两个数在内存中或运算器通用寄存器的地址, 其中地址 A1 兼做存放操作结果的地址 (A1) OP (A2) A1 三地址指令字中有三个操作数地址 A1,A2 和 A3 (A1) OP (A2) A3 从操作数的物理位置来说, 又可归结为三种类型 : 访问内存的指令格式, 我们称这类指令为存储器 - 存储器 (SS) 型指令 ; 访问寄存器的指令格式, 我们称这类指令为寄存器 - 寄存器 (RR) 型指令 ; 第三种类型为寄存器 - 存储器 (RS) 型指令 指令字长度一个指令字中包含二进制代码的位数, 称为指令字长度 机器字长是指计算机能直接处理的二进制数据的位数, 它决定了计算机的运算精度 指令字长度等于机器字长度的指令, 称为单字长指令 ; 指令字长度等于半个机器字长度的指令, 称为半字长指令 ; 指令字长度等于两个机器字长度的指令, 称为双字长指令 使用多字长指令的目的, 在于提供足够的地址位来解决访问内存任何单元的寻址问题, 但是主要缺点是必须两次或多次访问内存以取出整条指令, 这就降低了 CPU 的运算速度, 同时又占用了更多的存储空间 在一个指令系统中, 如果各种指令字长度是相等的, 称为等长指令字结构, 这种指令字结构简单, 且指令字长度是不变的 如果各种指令字长度随指令功能而异, 就称为变长指令字结构 这种指令字结构灵活, 能充分利用指令长度, 但指令的控制较复杂 指令助记符为便于书写和记忆而设定的, 与机器指令一一对应 指令格式举例 4.3 指令和数据的寻址方式当采用地址指定方式时, 形成操作数或指令地址的方式, 称为寻址方式 寻址方式分为两类, 即指令寻址方式和数据寻址方式 指令的寻址方式指令寻址的基本方式有两种, 一种是顺序寻址方式, 另一种是跳跃寻址方式 操作数寻址方式所谓操作数的寻址方式, 就是形成操作数的有效地址的方法 在很多情况下, 形式地址 ( 偏移量 ) 并不是有效地址 典型的寻址方式有 : 隐含寻址 : 这种类型的指令, 不是明显地给出操作数的地址, 而是在指令中隐含着操作数的地址 立即寻址 : 指令的地址字段指出的不是操作数的地址, 而是操作数本身, 这种寻址方式称为立即寻址 直接寻址 : 是一种基本的寻址方法, 其特点是 : 在指令格式的地址字段中直接指出操作数在内存的地址 D

16 张明武计算机组成原理教案 间接寻址 : 是相对于直接寻址而言的, 在间接寻址的情况下, 指令地址字段中的形式地址 D 不是操作数的真正地址, 而是操作数地址的指示器, 或者说 D 单元的内容才是操作数的有效地址 寄存器寻址方式和寄存器间接寻址方式 : 当操作数不放在内存中, 而是放在 CPU 的通用寄存器中时, 可采用寄存器寻址方式 寄存器寻址方式和寄存器间接寻址方式的区别在于 : 指令中的寄存器内容不是操作数, 而是操作数的地址, 该地址指明的操作数在内存中 相对寻址 : 是把程序计数器 PC 的内容加上指令格式中的形式地址 D 而形成操作数的有效地址 基址寻址方式 : 将 CPU 中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地址 变址寻址方式 : 把 CPU 中某个变值寄存器的内容与偏移量 D 相加来形成操作数的有效地址 块寻址方式 : 段寻址方式 : 寻址方式举例 PDP/11 系列机 Pentium 的寻址方式 参考例 3 和例 堆栈寻址方式堆栈和其他形式的存储器之间的差别就在于, 它们对数据的存取方法或寻址方法有所不同 串联堆栈串行堆栈是由 CPU 当中的一组专门的寄存器构成 串行堆栈的最大优点是速度快 存储器堆栈串行堆栈存的容量有限, 为了突破这种限制, 使用了存储器堆栈, 其优点在于 : 堆栈能够具有程序员要求的任意长度 ; 只要程序员喜欢, 愿意建立多少堆栈, 就能建立多少堆栈 ; 可以用对存储器寻址的任何一条指令来对堆栈中的数据进行寻址 存储器堆栈使用 CPU 中的一个特殊寄存器作为堆栈指示器 串联堆栈和存储器堆栈的操作方式不同, 在串联堆栈中, 移动的是数据, 而在存储器堆栈中, 移动的是栈顶 这主要和两种堆栈的速度有关 4.5 典型指令 指令的分类一个较完善的指令系统应当包括数据传送类指令 算术运算类指令 逻辑运算类指令 程序控制类指令 输入输出指令 字符串类指令 系统控制类指令 基本指令系统指令系统的基本指令见表 精简指令系统 RISC 指令系统的特征 : 选取使用频率最高的一些简单指令 ; 指今长度固定, 指令格式种类少, 寻址方式种类少 ; 只有取数 / 存数指令访问存储器, 其余的指令操作都在寄存器之间进行 因此,RISC 的 CPU 的寄存器较多

17 张明武计算机组成原理教案 CPU 的功能和组成 CPU 的功能使用 CPU 可以自动完成取出指令和执行指令的任务 CPU 的基本功能 : 指令控制 : 程序的顺序控制, 称为指令控制 操作控制 : 管理并产生由内存取出的每条指令的操作信号, 把各种操作信号送往相应的部件, 从而控制这些部件按指令的要求进行动作 时间控制 : 对各种操作实施时间上的定时, 称为时间控制 数据加工 : 所谓数据加工, 就是对数据进行算术运算和逻辑运算处理 CPU 的基本组成传统 CPU 的组成 : 运算器 控制器 ( 在诺曼机的定义中 ) 现代的 CPU 的基本部分有 : 运算器 Cache 和控制器 控制器的组成 : 程序计数器 指令寄存器 指令译码器 时序产生器和操作控制器 控制器的主要功能 : 1) 从内存中取出一条指令, 并指出下一条指令在内存中的位置 2) 对指令进行译码或测试, 并产生相应的操作控制信号, 以便启动规定的动作 指挥并控制 CPU 内存和输入/ 输出设备之间数据流动的方向 运算器的组成 : 算术逻辑单元 (ALU) 累加寄存器 数据缓冲寄存器和状态条件寄存器 运算器的主要功能 : 1) 执行所有的算术运算 2) 执行所有的逻辑运算, 并进行逻辑测试 这一章的主要内容是对控制器的讲解 CPU 中的主要寄存器 CPU 中最基本的六类寄存器 : 指令寄存器 (IR) 程序计数器(PC) 地址寄存器(AR) 缓冲寄存器 (DR) 累加寄存器(AC) 状态条件寄存器(PSW) CPU 操作控制器与时序产生器操作控制器可分为 : 硬布线控制器, 它是采用组合逻辑技术来实现的 ; 微程序控制器, 它是采用存储逻辑来实现的 ; 门阵列控制器, 它是吸收前两种的设计思想来实现的 本章重点介绍微程序控制器, 因为这种控制方式较为灵活 5.2 指令周期 指令周期的基本概念存储器中指令和数据的区分, 使用的是指令周期的方法 指令周期是取出并执行一条指令的时间, 由于各种指令的操作功能不同, 有的简单, 有的复杂, 因此各种指令的指令周期是不尽相同的 指令周期常常用若干个 CPU 周期数来表示,CPU 周期也称为机器周期 通常用内存中读取一个指令字的最短时间来规定 CPU 周期 一个 CPU 周期时间又包含有若干个时钟周期 通常情况下, 取出和执行任何一条指令所需的最短时间为两个 CPU 周期 CLA 指令的指令周期 CLA 指令是一个非访内指令, 需要两个 CPU 周期, 其中取指令阶段需要一个 CPU 周期, 执行指令阶段需要一个 CPU 周期

18 张明武计算机组成原理教案 在第 个 CPU 周期, 即取指令阶段,CPU 完成三件事 :(1) 从内存取出指令 ;(2) 对程序计数器 PC 加 1, 以便为取下一条指令做好准备 ;(3) 对指令操作码进行译码或测试, 以便确定进行什么操作 在第二个 CPU 周期, 即执行指令阶段,CPU 根据对指令操作码的译码或测试, 进行指令所要求的操作 具体描述见 P158~P ADD 指令的指令周期 ADD 指令是一条访问内存取数并执行加法的指令, 它由三个 CPU 周期组成, 第一个是取指令周期 ; 第二个 CPU 周期将操作数的地址送往地址寄存器并完成地址译码, 在第三个 CPU 周期中从内存取出操作数并执行相加的操作 STA 指令的指令周期第一个 CPU 周期为取指令 译码阶段, 第二个 CPU 周期为送操作数地址, 第三个 CPU 周期是送操作数和执行写操作阶段 NOP 指令和 JMP 指令的指令周期 NOP 指令在第二 CPU 周期中不发出任何控制信号 JMP 指令是一个程序控制指令, 它在第二 CPU 周期中只是改变了 PC 的内容 用方框图语言表示指令周期公操作的概念 : 是指一条指今执行完毕后,CPU 所开始进行的一些操作, 这些操作正要是 CPU 对外设请求的处理, 如中断处理 通道处理等 方框图的画法是一项较为重要的内容, 见例 时序产生器和控制方式 时序信号的作用和体制对时序信号的理解,CPU 的时间表 CPU 识别指令和数据的方法 : 从时间上来说, 取指令事件发生在指令周期的第一个 CPU 周期中, 即发生在 取指令 阶段, 而取数据事件发生在指令周期的后面几个 CPU 周期中, 即发生在 执行指令 阶段 从空间上来说, 如果取出的代码是指令, 那么一定送往指令寄存器, 如果取出的代码是数据, 那么一定送往运算器 这个方法体现了时序控制的重要性 对电位 - 脉冲制的理解 : 脉冲到达之前, 电平信号必须要稳定 硬布线控制器中, 时序信号往往采用主状态周期 - 节拍电位 - 节拍脉冲三级体制 个节拍电位表示一个 CPU 周期的时间, 它表示了一个较大的时间单位 ; 在一个节拍电位中又包含若干个节拍脉冲, 以表示较小的时间单位 ; 而主状态周期可包含若干个节拍电位, 所以它是最大的时间单位 在微程序控制器中, 时序信号比较简单, 一般采用电位 - 节拍脉冲二级体制 就是说, 它只有一个节拍电位, 在节拍电位中又包含若干个节拍脉冲 ( 时钟周期 ) 节拍电位表示一个 CPU 周期的时间, 而节拍脉冲把一个 CPU 周期划分成几个较小的时间间隔 时序信号产生器微程序控制器中使用的时序信号产生器由 : 时钟源 环形脉冲发生器 节拍脉冲和读写时序译码逻辑 启停控制逻辑等部分组成 控制方式形成控制不同操作序列的时序信号的方法, 称为控制器的控制方式 常用的有同步控制 异步控制 联合控制三种方式 同步控制方式 : 在任何情况下, 已定的指令在执行时所需的机器周期数和时钟周期数都固定不变 异步控制方式 : 每条指令 每个操作控制信号需要多少时间就占用多少时间

19 张明武计算机组成原理教案 联合控制方式 : 同步控制和异步控制的结合, 有两种情况 一种情况是, 大部分操作序列安排在 固定的机器周期中, 对某些时间难以确定的操作则以执行部件的 回答 信号作为本次操作的结 束 另一种情况是, 机器周期的节拍脉冲数固定, 但是各条指令周期的机器周期数不固定 5.4 微程序控制器优点 : 微程序控制器同组合逻辑控制器相比较, 具有规整性 灵活性 可维护性等一系列优点, 因而在计算机设计中逐渐取代了早期采用的组合逻辑控制器, 并已被广泛地应用 基本思想 : 微程序设计技术是利用软件方法来设计硬件的一门技术 即仿照通常的解题程序的方法, 把操作控制信号编成所谓的 微指令, 存放到一个只读存储器里 当机器运行时, 一条又 条地读出这些微指令, 从而产生全机所需要的各种操作控制信号, 使相应部件执行所规定的操作 微命令和微操作控制部件与执行部件之间联系的方法 : 控制部件与执行部件的一种联系, 就是通过控制线 控制部件通过控制线向执行部件发出各种控制命令, 通常把这种控制命令叫做微命令, 而执行部件接受微命令后所进行的操作, 叫做微操作 控制部件与执行部件之间的另一种联系是反馈信息 执行部件通过反馈线向控制部件反映操作情况, 以便使控制部件根据执行部件的 状态 来下达新的微命令, 这也叫做 状态测试 微操作在执行部件中是最基本的操作 微操作可分为两种 : 相容性的微操作, 是指在同时或同一个 CPU 周期内可以并行执行的微操作 ; 相斥性的微操作, 是指不能在同时或不能在同一个 CPU 周期内并行执行的微操作 微指令和微程序在机器的一个 CPU 周期中, 一组实现一定操作功能的微命令的组合, 构成一条微指令 一般由操作控制和顺序控制两大部分组成 一条机器指令的功能是用许多条微指令组成的序列来实现的, 这个微指令序列通常叫做微程序 微程序控制器原理框图微程序控制器原理框图如图 5.24 所示 它主要由 : 控制存储器 : 用来存放实现全部指令系统的微程序, 它是一种只读型存储器 要求速度快, 读出周期短 微指令寄存器 : 微指令寄存器用来存放由控制存储器读出的一条微指令信息, 分为微地址寄存器和微命令寄存器两个部分 其中微地址寄存器决定将要访问的下一条微指令的地址, 微命令寄存器则保存一条微指令的操作控制字段和判别测试字段的信息 地址转移逻辑 : 地址转移逻辑就承担自动完成修改微地址的任务 微程序举例注意微指令的划分, 微命令的执行 CPU 周期与微指令周期的关系在串行方式的微程序控制器中, 微指令周期等于读出微指令的时间加上执行该条微指令的时间 一般来讲, 一个微指令周期时间设计得恰好和 CPU 周期时间相等 机器指令与微指令的关系 1) 一条机器指令对应一个微程序, 这个微程序是由若干条微指令序列组成的 因此, 一条机器指令的功能是由若干条微指令组成的序列来实现的 简言之, 一条机器指令所完成的操作划分成若干条微指令来完成, 由微指令进行解释和执行

20 张明武计算机组成原理教案 ) 从指令与微指令, 程序与微程序, 地址与微地址的一一对应关系来看, 前者与内存储器有关, 后者与控制存储器有关 与此相关, 也有相对应的硬设备 3) 每一个 CPU 周期就对应一条微指令 5.5 微程序设计技术微程序设计的关键是如何确定微指令的结构 微指令编码 直接表示法 : 特点是操作控制宇段中的每一位代表一个微命令 这种方法的优点是简单直观, 其输出直接用于控制 缺点是微指令字较长, 因而使控制存储器容量较大 编码表示法 : 编码表示法是把一组相斥性的微命令信号组成一个小组 ( 即一个字段 ), 然后通过小组 ( 字段 ) 译码器对每一个微命令信号进行译码, 译码输出作为操作控制信号 优点是可以用较小的二进制信息位表示较多的微命令信号, 可使微指令字大大缩短 缺点是微程序的执行速度稍稍减慢 混合表示法 : 这种方法是把直接表示法与字段编码法混合使用, 以便能综合考虑微指令字长 灵活性和执行微程序速度等方面的要求 微地址形成的方法产生后继地址的方法有两种 : 计数器法方式 : 这种方法同用程序计数器来产生机器指令地址的方法相类似 计数器方式的基本特点是 : 微指令的顺序控制字段较短, 微地址产生机构简单 但是多路并行转移功能较弱, 速度较慢, 灵活性较差 多路转移方式 : 一条微指令具有多个转移分支的能力称为多路转移 多路转移方式的特点是 : 能以较短的顺序控制字段配合, 实现多路并行转移, 灵活性好, 速度较快, 但转移地址逻辑需要用组合逻辑方法设计 微指令格式水平型微指令 : 一次能定义并执行多个并行操作微命令的微指令, 叫做水平型微指令 垂直型微指令 : 微指令中设置微操作码字段, 采用微操作码编译法, 内微操作码规定微指令的功能, 称为垂直型微指令 垂直型微指令的结构类似于机器指令的结构 比较 : 水平型微指令并行操作能力强, 效率高, 灵活性强 垂直型微指令则较差 水平型微指令执行一条指令的时间短, 垂直型微指令执行时间长 由水平型微指令解释指令的微程序, 具有微指令字比较长, 但微程序短的特点 垂直型微指令则相反, 微指令字比较短而微程序长 水平型微指令用户难以掌握, 而垂直型微指令与指令比较相似, 相对来说, 比较容易掌握 动态微程序设计对应于一台计算机的机器指令只有一组微程序, 而且这一组微程序设计好之后, 一般无需改变而且也不好改变, 这种微程序设计技术称为静态微程序设计 通过改变微指令和微程序来改变机器的指令系统, 这种微程序设计技术称为动态微程序设计 5.6 硬布线控制器硬布线控制器是一种由门电路和触发器构成的复杂树形网络 硬布线控制器是早期设计计算机的一种方法, 但是随着新一代机器及 VLSI 技术的发展, 硬布线逻辑设计思想又得到了重视

21 张明武计算机组成原理教案 与微程序控制相比, 硬布线控制的速度较快 其原因是微程序控制中每条微指令都要从控存中读 取一次, 影响了速度, 而硬布线控制主要取决于电路延迟 因此, 近年来在某些超高速新型计算 机结构中, 又选用了硬布线控制, 或与微程序控制器混合使用 5.7 传统 CPU M68000 CPU 为一典型的单总线结构的微处理器 M6800 的主存和外设是统一编址的 Intel 8088 CPU 产生于 8086 之后, 被设计成准 16 位结构, 为了和早期的 8085 兼容 IBM 370 系列 CPU 使用了定点运算和浮点运算两种部件 Intel CPU 使用了流水线技术 5.8 流水 CPU 并行处理技术标准的冯 诺依曼体系结构, 采用的是串行处理, 即一个时刻只能进行一个操作 并行性的两种含义 : 同时性 : 两个以上事件在同一时刻发生 如多机系统中, 同一时刻多个进程在运行 并发行 : 两个以上事件在同一间隔内发生 如并发程序, 某一时刻 CPU 中只有一个进程在运行, 而在一个时间段内, 多个进程同时运行 并行性的三种形式 : 时间并行 : 即使用流水处理部件, 时间重叠 空间并行 : 设置重复资源, 同时工作 时间并行 + 空间并行 : 时间重叠和资源重复的综合应用 流水 CPU 的结构流水 CPU 的组成 : 指令部件, 指令队列, 执行部件 执行段的速度匹配问题的解决 : 将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分, 分别处理定点运算指令和浮点运算指令 ; 在浮点执行部件中, 又有浮点加法部件和浮点乘 / 除部件, 它们也可以同时执行不同的指令 ; 浮点运算部件都以流水线方式工作 标量流水计算机 : 只有一条指令流水线 超标量流水计算机 : 具有两条以上的指令流水线 常见的流水线形式 : 指令流水线 算术流水线 处理机流水线 流水线中的主要问题 资源相关 : 指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突 解决方法 : 指令推迟执行, 或是设置重复资源 数据相关 : 在一个程序中, 如果必须等前一条指令执行完毕后, 才能执行后一条指令, 这两条指令就是数据相关 解决方法 : 定向传送技术

22 张明武计算机组成原理教案 控制相关 : 当执行转移指令时, 根据转移条件是否发生来控制指令的执行顺序 解决方法 : 延迟转移法 转移预测法 奔腾 CPU 主要掌握其超标量流水线 指令 Cache 和数据 Cache 浮点单元 转移预测四个方面的特性 5.9 RISC CPU RISC 机器的特点 RISC 的三个基本要素 : 有限 简单的指令集 CPU 配备大量的通用寄存器 强调对指令流水线的优化 RISC 机器的特征 : 使用等长指令 寻址方式少, 绝不出现存储器间接寻址 只有取数 存数指令访问存储器 指令中最多出现 RS 型指令, 绝不出现 SS 型指令 指令集中指令数一般少于 100 条, 指令格式少于 4 种 指令功能简单, 控制器多采用硬布线方式 大部分指令在一个机器周期内完成 CPU 中通用寄存器数量相当多 强调通用寄存器和流水线的优化使用 般用高级语言编程, 特别重视编译优化工作 以减少程序执行时间 CISC 与 RISC 的比较见表 RISC CPU 实例 5.10 多媒体 CPU 多媒体技术的主要问题 图像与声音的压缩技术 适应多媒体技术的软件技术 计算机系统结构方面的技术 MMX 技术 MMX 指令是一种 SIMD 并行处理指令, 其先进性主要体现在 : SIMD 结构 饱和运算方式 积和运算方式 比较指令 转换指令 动态执行技术动态执行技术就是通过预测程序流来调整指令的执行, 并且分析程序的数据流来选择指令执行的最佳顺序 实现动态执行的关键是使用一个指令缓冲池以开辟一个较长的指令窗口, 以便允许执行单元能在一个较大的范围内调遣和执行已译码过的程序指令流

23 张明武计算机组成原理教案 总线的概念和结构形态 总线的基本概念计算机的若干功能部件之间不可能采用全互联形式, 因此就需要有公共的信息通道, 即总线 总线是构成计算机系统的互联机构, 是多个系统功能部件之间进行数据传送的公共通路 总线可分为三类 : 内部总线 :CPU 内部连接各寄存器及运算器部件之间的总线 系统总线 : 外部总线 CPU 和计算机系统中其他高速功能部件相互连接的总线 I/O 总线 : 中低速 I/O 设备相互连接的总线 通信总线 : 多个计算机之间相互连接的通信线路 总线的特性可分为 : 物理特性 功能特性 电气特性 时间特性 为了使不同厂家生产的相同功能部件可以互换使用, 就需要进行系统总线的标准化工作 目前, 已经出现了很多总线标准, 如 PCI ISA STD 等 总线带宽 : 总线本身所能达到的最高传输速率 总线的连接方式适配器 ( 接口 ): 实现高速 CPU 与低速外设之间工作速度上的匹配和同步, 并完成计算机和外设之间的所有数据传送和控制 单机系统中总线结构的三种基本类型 : 单总线 : 使用一条单一的系统总线来连接 CPU 内存和 I/O 设备 双总线 : 在 CPU 和主存之间专门设置了一组高速的存储总线 三总线 : 系统总线是 CPU 主存和通道(IOP) 之间进行数据传送的公共通路, 而 I/O 总线是多个外部设备与通道之间进行数据传送的公共通路 总线结构对计算机系统性能的影响对最大存储容量和指令系统的主要影响体现在主存与外设的编址方式上 对吞吐量的影响主要体现在数据的传输方式上 总线的内部结构总线按功能分类可分为 : 地址线 ( 单向 ) 数据线( 双向 ) 和控制线 ( 每一根是单向的 ) 早期总线实际上就是 CPU 芯片引脚的延伸和驱动能力的增强, 存在以下不足 : 1) CPU 是总线上惟一的主控者 2) 总线结构与 CPU 紧密相关, 通用性较差 现代总线的趋势是标准总线, 与结构 CPU 技术无关, 又被称为底板总线 现代总线可分为四个部分 : 数据传送总线 : 由地址线 数据线 控制线组成 仲裁总线 : 包括总线请求线和总线授权线 中断和同步总线 : 包括中断请求线和中断认可线 公用线 : 时钟信号 电源等 总线结构实例 Pentium 机的总线结构分为三层 :CPU 总线 PCI 总线和 ISA 总线 6.2 总线接口 信息的传送方式计算机系统中, 传输信息基本有四种方式 : 串行传送 并行传送 和分时传送 但是出于速度和效率上的考虑, 系统总线上传送的信息必须采用并行传送方式 分时传送即总线的分时复用

24 张明武计算机组成原理教案 串行传送 : 使用一条传输线, 采用脉冲传送 主要优点是只需要一条传输线, 这一点对长距离传输显得特别重要, 不管传送的数据量有多少, 只需要一条传输线, 成本比较低廉 缺点就是速度慢 并行传送 : 每一数据位需要一条传输线, 一般采用电位传送 分时传送 : 总线复用或是共享总线的部件分时使用总线 接口的基本概念接口的典型功能 : 控制 缓冲 状态 转换 整理 程序中断 一个适配器的两个接口 : 一个同系统总线相连, 采用并行方式, 另外一个同设备相连, 可能采用并行方式或是串行方式 6.3 总线的仲裁 定时和数据传送模式 总线的仲裁连接到总线上的功能模块有主动和被动两种形态, 其中主方可以启动一个总线周期, 而从方只能响应主方请求 每次总线操作, 只能有一个主方, 但是可以有多个从方 为了解决多个功能模块争用总线的问题, 必须设置总线仲裁部件 总线占用期 : 主方持续控制总线的时间 按照总线仲裁电路的位置不同, 仲裁方式分为集中式和分布式两种 集中式仲裁有 : 链式查询方式特点 : 离中央仲裁器最近的设备具有最高优先权, 离总线控制器越远, 优先权越低 优点 : 只用很少几根线就能按一定优先次序实现总线控制, 并且这种链式结构很容易扩充设备 缺点 : 是对询问链的电路故障很敏感, 优先级固定 计数器定时查询方式 : 可方便的改变优先级 独立请求方式 : 优点是响应时间快, 即确定优先响应的设备所花费的时间少 对优先次序的控制也是相当灵活的 在单机系统中, 中央仲裁器即为总线控制器 分布式仲裁 : 不需要中央仲裁器, 而是多个仲裁器竞争使用总线 总线的定时总线的信息传送过程 : 请求总线 总线仲裁 寻址 信息传送 状态返回 定时 : 事件出现在总线上的时序关系 同步定时 : 事件在总线上的时刻由总线时钟信号来确定, 传输频率较高, 适用于各功能模块速度相差不多的情况 异步定时 : 应答方式或互锁机制 总线周期长度可变, 适用于快速 慢速设备连接到同一总线 总线数据传送模式四类数据传送模式 : 读 写操作, 块传送操作, 写后读 读修改写操作, 广播 广集操作 6.4 PCI 总线 多总线结构即多层总线的概念 各层之间使用桥进行连接 有三种不同的总线 : HOST 总线用于连接 CPU Cache 和主存 PCI 总线用于连接高速的外围设备 LAGACY 总线用于连接中 低速设备 PCI 总线信号 总线周期类型 总线周期操作

25 张明武计算机组成原理教案 总线仲裁 6.5 ISA 总线和 Futurebus+ 总线 ISA 总线 Futurebus+ 总线

26 张明武计算机组成原理教案 外围设备概述 外围设备的一般功能除了 CPU 和主存之外, 计算机系统中的每一个部分都可作为一个外围设备看待 一般说来, 外围设备由三个基本部分组成 : 1) 存储介质, 它具有保存信息的物理特征 2) 驱动装置, 它用于移动存储介质 3) 控制电路, 它向存储介质发送数据或从存储介质接受数据 外围设备的分类外围设备可分为输入设备 输出设备 外存设备 数据通信设备和过程控制设备几大类 7.2 显示设备 显示设备的分类与有关概念以可见光的形式传递和处理信息的设备叫显示设备 分辨率是指显示器所能表示的象素个数 灰度级是指黑白显示器中所显示的像素点的亮暗差别, 在彩色显示器中则表现为颜色的不同, 及颜色数 刷新, 刷新存储器即视频存储器的概念, 以及视频存储器与显示器分辨率之间的关系 字符 / 图形显示器图 7.2 字符显示的基本原理, 待显示的字符以 ASCII 编码形式存放在 VRAM 中, 字符点阵存放在字符发生器 ROM 中 图像显示设备 IBM PC 系列机的显示系统刷新存储器带宽的计算 7.3 输入与打印设备 输入设备常用的计算机输入设备分为图形输入 图像输入 声音输入等几类 打印设备打印输出是计算机最基本的输出形 7.4 硬磁盘存储设备 磁记录原理与记录方式计算机的外存储器使用磁表面存储设备 所谓 磁表面存储, 是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息 磁表面存储器的优点 : 存储容量大, 位价格低 ; 记录介质可以重复使用 ; 记录信息可以长期保存而不丢失, 甚至可以脱机存档 ; 非破坏性读出, 读出时不需要再生信息 缺点 : 存取速度较慢, 机械结构复杂, 对工作环境要求较高 硬磁盘机的基本组成和分类 硬磁盘驱动器和控制器 磁盘上信息的分布

27 张明武计算机组成原理教案 记录面 磁道 扇区的概念 磁盘存储器的技术指标磁盘存储器的主要指标包括存储密度 存储容量 存取时间及数据传输率 计算参看例 软磁盘存储设备 软磁盘存储器与硬磁盘存储器的异同 软磁盘片 软盘的记录格式 软磁盘驱动器和控制器 软磁盘存储器与硬磁盘存储器的异同 软磁盘片 软盘的记录格式 软磁盘驱动器和控制器 7.6 磁带存储设备 磁带机的分类和结构 磁带的记录格式计算见例 光盘存储设备 光盘的分类 CD-ROM 光盘 CD-ROM 驱动器及其接口

28 张明武计算机组成原理教案 外围设备的定时方式与信息交换方式 外围设备的定时方式输入 / 输出设备本身的速度差异很大, 因此, 对于不同速度的外围设备, 需要有不同的定时方式 CPU 与外围设备之间的定时有三种方式 : 速度极慢或简单的外围设备 : 在这种情况下,CPU 只要接收或发送数据就可以了 慢速或中速的外围设备 :CPU 与这类设备之间的数据交换通常采用异步定时方式, 或称为应答式数据交换 高速的外围设备 : 采用同步定时方式, 即 CPU 以等间隔的速率执行输入 / 输出指令 信息交换方式程序查询方式 程序中断方式 直接内存访问 (DMA) 方式 通道方式 外围处理机方式 程序查询方式和程序中断方式适用于数据传输率比较低的外围设备, 而 DMA 方式 通道方式和 PPU 方式适用于数据传输率比较高的设备 8.2 程序中断方式 中断的基本概念中断方式是计算机系统结构设计中的一个重大变革, 它特别适合于随机出现的服务 没有中断, 就没有操作系统 中断处理的时刻一定是在一条指令执行结束, 转入公操作时 中断处理过程 : 关中断, 保存现场,( 开中断 ), 执行中断服务程序,( 关中断 ), 恢复现场, 开中断, 返回原先的程序 程序中断方式的基本接口基本接口见图 8.4 所示, 主要掌握几个触发器的作用, 为 RD EI IR 和 IM 单级中断单级中断中, 所有的中断源都属于同一个级别, 不允许有中断嵌套 多级中断每一个中断源都有一个优先级, 优先级高的中断可以打断优先级低的中断的执行, 即中断可以嵌套执行 中断控制器以 8259 为例 Pentium 中断机制 8.3 DMA 方式 DMA 的基本概念直接内存访问 (DMA) 方式, 是一种完全由硬件执行 I/O 交换的工作方式 在这种方式中,DMA 控制器从 CPU 完全接管对总线的控制, 数据交换不经过 CPU, 而直接在内存和 I/O 设备之间进行 DMA 方式一般用于高速传送成组的数据 DMA 控制器将向内存发出地址和控制信号, 修改地址, 对传送的字的个数计数, 并且以中断方式向 CPU 报告传送操作的结束 DMA 方式的优点主要是速度快 DMA 能够执行的一些基本操作 : 1) 从外围设备发出 DMA 请求 ; 2) CPU 响应请求, 把 CPU 工作改成 DMA 操作方式,DMA 控制器从 CPU 接管总线的控制 ; 3) 由 DMA 控制器对内存寻址, 即决定数据传送的内存单元地址及数据传送个数的计数, 并执行数据传送的操作 ;

29 张明武计算机组成原理教案 ) 向 CPU 报告 DMA 操作的结束 DMA 传送方式 停止 CPU 访问内存 周期挪用 DMA 与 CPU 交替访内 基本的 DMA 控制器 DMA 的基本组成见图 8.12 DMA 的数据块传送过程可分为三个阶段 : 传送前预处理 ; 正式传送 ; 传送后处理 选择型和多路型 DMA 控制器选择型 DMA 控制器 : 物理上可以连接多个设备, 而在逻辑上只允许接 个设备 即在某一段时间内只能为一个设备服务 适合快速的外围设备 多路型 DMA 控制器 : 不仅在物理上可以连接多个外围设备, 而且在逻辑上也允许这些外围设备同时工作, 各设备以字节交叉方式通过 DMA 控制器进行数据传送 适合同时连接多个慢速的外围设备 8.4 通道方式 通道的功能通道是一个特殊功能的处理器, 它有自己的指令和程序专门负责数据输入输出的传输控制 通道的任务 : 1) 接受 CPU 的 I/O 指令, 按指令要求与指定的外围设备进行通信 2) 从内存选取属于该通道程序的通道指令, 经译码后向设备控制器和设备发送各种命令 3) 组织外围设备和内存之间进行数据传送, 并根据需要提供数据缓存的空间, 以及提供数据存入内存的地址和传送的数据量 4) 从外围设备得到设备的状态信息, 形成并保存通道本身的状态信息, 根据要求将这些状态信息送到内存的指定单元, 供 CPU 使用 5) 将外围设备的中断请求和通道本身的中断请求, 按次序及时报告 CPU 通道的类型选择通道 : 高速通道, 在物理上它可以连接多个设备, 但是这些设备不能同时工作, 在某 段时间内通道只能选择一个设备进行工作 选择通道主要用于连接高速外围设备, 如磁盘 磁带等, 信息以成组方式高速传输 数组多路通道 : 数组多路通道是对选择通道的一种改进, 它的基本思想是当某设备进行数据传送时, 通道只为该设备服务 ; 当设备在执行寻址等控制性动作时, 通道暂时断开与这个设备的连接, 挂起该设备的通道程序, 去为其他设备服务, 即执行其他设备的通道程序 字节多路通道 : 字节多路通道主要用于连接大量的低速设备 通道结构的发展两个分支 : 一个是 IOP, 另外一个是 PPU 8.5 通用 I/O 标准接口 并行 I/O 标准接口 SCSI 串行 I/O 标准 IEEE 1394 Firewire,IEEE-1394 允许设备的最大传输速度可达到 400Mbps, 支持热拔插