Ch2.1

Transcription

1 2.1 指令系统 王超 中国科学技术大学计算机学院嵌入式系统实验室 2019 年春

2 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据在存储器中的存储方式 3.3 操作类型 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. CISC 与 RISC 6.1 CISC 技术 6.2 RISC 技术 6.3 CISC 与 RISC 的比较 6. 指令系统设计与举例 5.1 典型指令 5.2 典型指令系统 5.3 指令系统设计及举例

3 1.1 指令系统的发展 指令 计算机执行某种操作的命令 从计算机组成的层次结构看, 指令分为 微指令 : 微程序级的命令, 属于硬件 宏指令 : 若干条机器指令组成的命令, 属于软件 机器指令 : 通常所说的指令, 介于微指令和宏指令之前, 可完成一个独立的算术运算或逻辑运算操作 指令系统 一台计算机所有机器指令的集合, 称为该计算机的指令系统 表征计算机性能的重要因素 指令的格式和功能直接影响机器的硬件结构, 也直接影响系统软件, 影响到机器的适用范围

4 1.1 指令系统的发展 (2) 系列计算机 基本指令系统相同 基本体系结构相同的一系列计算机 不同型号, 推出时间不同 器件不同, 结构和性能上有差异 解决软件兼容的问题 新机器的指令系统包含旧机器的所有指令 计算机 时间 处理器 字宽 主要 I/O 总线 存储空间 PC 和 PC XT 位 PC 总线 20 位 PC AT 位 AT(ISA) 24 位 PC 位 ISA/EISA 32 位 PC 位 ISA+VL 32 位 Pentium PC 1993 Pentium 32 位 ISA+PCI 32 位 Pentium II PC 1997 Pentium II 32 位 ISA+PCI+AGP 32 位 Pentium III PC 1999 Pentium III 32 位 PCI+AGP +USB 32 位 Pentium 4 PC 2000 Pentium 4 32 位 PCI-X+AGP +USB 32 位

5 兼容性 向上 ( 下 ) 兼容指的 是按某档机器编制 的程序, 不加修改 机器档次 高 向上兼容 向上兼容 向下兼容 向前兼容和向后兼容 当前机器 的就能运行于比它 高 ( 低 ) 档的机器 低 向下兼容 向前兼容 向后兼容 时间 向前 ( 后 ) 兼容指的是按某个时期投入市场的某种型号机器编制的程序, 不加修改地就能运行于在它之前 ( 后 ) 投入市场的机器 性能和成本的权衡

6 1.1 指令系统的发展 (3) 指令系统的复杂化和精简 复杂指令集计算机 CISC VLSI 技术的发展, 计算机硬件结构复杂化, 指令系统庞大 二八定律 精简指令集计算机 RISC 为什么会出现 CISC 到 RISC 的转变?

7 1.1 指令系统的发展 (3) 执行频率排序 80X86 指令 指令执行频率 1 Load 22% 2 条件分支 20% 3 比较 16% 4 Store 12% 5 加 8% 6 与 6% 7 减 5% 8 寄存器 - 寄存器间数据移动 4% 9 调用 1% 10 返回 1% 合 计 96%

8 1.2 指令系统的性能要求 指令系统的设计是计算机系统设计的核心问题 指令系统的性能, 决定了计算机的基本功能 与计算机硬件密切相关, 也直接关系到用户的使用需要 完善的指令系统的四方面要求 完备性 指令系统直接提供的指令足够使用, 相关功能不需用软件实现 ( 乘法指令 V.S. 加法指令 ) 有效性 指令级程序占据的存储空间小, 执行速度快, 能够高效运行 ( 访存效率 + 执行效率 ) 规整性 对称性 匀齐性 指令格式与数据格式的一致性 ( 变长指令 V.S. 定长指令 ) 兼容性 向上兼容 低档机器的软件能在高档机器上运行 向前兼容

9 1.3 编程语言与硬件的关系 计算机语言 程序设计中使用的工具, 分为高级语言和低级语言 高级语言 : 如 C C++ JAVA 等, 语句和用法与具体机器的指令系统无关 低级语言 : 机器语言 / 汇编语言, 和具体机器的指令系统密切相关 计算机只能识别和执行机器语言程序, 需借助汇编器 编译器或解释器, 将汇编语言或高级语言翻译为机器语言 高级语言与低级语言的比较 高级语言在编程方面更便利和优越, 但其不知硬件结构, 性能上相对低级语言较差 高级语言不能编写直接访问机器硬件资源的系统软件或设备驱动 一些高级语言, 如 C 语言, 提供了与汇编语言之间的调用接口

10 编程语言与硬件的关系 比较内容高级语言低级语言 1 对程序员的训练要求 (1) 通用算法 (2) 语言规则 (3) 硬件知识 有较少不要 有较多要 2 对机器独立的程度 独立 不独立 3 编制程序的难易程度 易 难 4 编制程序所需时间 短 较长 5 程序执行时间 较长 短 6 编译过程中对计算机资源的要求 多 少

11 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据在存储器中的存储方式 3.3 操作类型 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. 指令系统设计与举例 5.1 典型指令 5.2 典型指令系统 5.3 指令系统设计及举例 6. CISC 与 RISC 6.1 CISC 技术 6.2 RISC 技术 6.3 CISC 与 RISC 的比较

12 指令的一般格式 指令格式 指令字用二进制代码表示的结构形式 通常由操作码和地址码两部分组成 操作码 : 指明指令要完成的操作特性和功能 地址码 ( 操作数 ): 指明参与操作的操作数的存储位置 操作码字段 OP 地址码字段 A

13 操作码 操作码作用 指明指令要完成的操作, 如加法 传送 移位等 通过操作码字段的不同编码实现 操作码长度 操作码的位数反映了机器的操作种类, 即机器最多允许的指令种类数 操作码包含 n 位的机器, 最多能够有 2 n 种指令 如操作码占 7 位, 则该机器最多包含 2 7 =128 种指令 操作码长度可变 形式优缺点应用 固定长度 操作码集中在指令字的某一字段 便于硬件设计, 指令译码时间短 大中型计算机,RISC 可变长度 操作码分散在指令字的不同字段 有效压缩操作码平均长度, 指令译码分析难度增加 单片机, Intel X86

14 操作码 (2) 扩展操作码技术 操作码长度随指令字中地址数的变化而变化 尽可能以较短的指令字长表示较多的操作种类 变长操作码设计原则 尽量安排使用频度较高的指令占用短的操作码, 使用频度低的指令占用长的操作码, 以加速常用指令的译码分析 固定 4 位操作码, 能表示的指令种数 2 4 =16 种 扩展操作码, 指令种数 61 种

15 地址码 地址码 指出指令的源操作数的地址 ( 一个或两个 ) 结果的地址或者下一条指令的地址 这里的 地址, 可以是主存地址 寄存器地址 I/O 设备地址等 按地址个数分类指令 三地址指令 OP 码 A 1 A 2 A 3 二地址指令 OP 码 A 1 A 2 一地址指令 OP 码 A 1 零地址指令 OP 码

16 地址码 (2) 三地址指令 最典型的指令格式 OP 码 A 1 A 2 A 3 操作 :(A 1 ) op (A 2 ) A 3 若指令字长 32 位, 操作码 8 位, 地址字段各 8 位, 则三地址指令操作数的直接寻址范围为 2 8 =256 若地址字段都为主存地址, 则完成一条三地址指令操作, 共需访问 4 次主存 二地址指令 取指令 1 次, 取两个操作数 2 次, 存放结果 1 次 将指令的操作结果保存到某个操作数的地址位置 操作 :(A 1 ) op (A 2 ) A 1 或 A 2 可以将结果暂存在 CPU 的累加器 ACC 中,(A 1 ) op (A 2 ) ACC 4 次或 3 次访存 OP 码 A 1 A 2

17 地址码 (3) 一地址指令 把一个操作数隐含在累加器 ACC 中, 操作结果又放回 ACC 中 操作 : (A 1 ) op (ACC) ACC 只需 2 次访存 零地址指令 指令字中只有操作码, 没有地址码 零地址指令示例 空操作 NOP 停机指令 HLT OP 码 OP 码 函数返回指令 RET 中断返回指令 IRET A 1

18 指令格式示例 例 3.1 假设指令字长为 16 位, 操作数的地址码为 6 位, 指令分零地址 一地址 二地址三种格式 1) 设操作码固定, 若零地址指令有 P 种, 一地址指令有 Q 种, 问二地址指令最多有几种? 2) 采用扩展操作码技术, 若二地址指令有 X 种, 零地址指令最多有 Y 种, 则一地址指令有几种? 解 : 1) 操作数地址码 6 位, 则二地址指令中操作码的位数为 =4 位, 则操作码 ( 即指令种类 ) 可有 2 4 =16 种 因为操作码固定, 所以二地址指令最多有 16-P-Q 种 2) 采用扩展操作码技术, 二地址 一地址 零地址操作码长度分别为 位 可见, 二地址指令操作码每减少一种, 就可多构成 =6 种一地址指令 ; 一地址 指令操作码每减少一种, 就可多构成 =6 种零地址指令 二地址指令有 X 种, 则一地址指令最多有 ( 2 4 -X ) 2 6 种 设实际一地址指令有 M 种, 则零地址指令最多有 [(2 4 -X) 2 6 -M] ) 2 6 种, 即 : 则一地址指令 Y=[(2 4 -X) 2 6 -M] ) 2 6 M=(2 4 -X) Y 2-6

19 按操作数物理位置的指令分类 按操作数物理位置的指令分类 存储器 - 存储器 (SS) 型指令 操作数都存放在主存中, 指令执行过程需多次访问主存 寄存器 - 寄存器 (RR) 型指令 操作数都存放在 CPU 的寄存器中, 指令执行过程需使用到多个通用寄存器或个别专用寄存器 执行速度相对较快 RISC 型指令系统中, 多数指令都设计为此种类型 寄存器 - 存储器 (RS) 型指令 操作数可能存放在寄存器或存储器中 在计算机的具体设计实现, 特别是 CISC 型指令系统计算机中, 指令字长度和指令中的地址结构常不是单一的, 往往采用各种格式的混合使用

20 2.2 指令字长 指令字长 一个指令字中包含的二进制代码的位数 取决于操作码长度 操作数地址的长度和操作数地址的个数 指令字长与机器字长的关系 指令字长等于机器字长时 单字长指令 早期机器中, 存储字长也与两者相等, 一次访存可以取出一条完整指令或数据 指令字长等于机器字长的一半 半字长指令 指令字长等于机器字长的两倍 / 多倍 双 / 多字长指令 为了能够提供足够的地址位以解决访问内存任意单元的寻址问题 需多次内存访问才能取出一条完整指令,CPU 速度降低, 占用更多存储空间

21 指令字长 (2) 按指令字长是否可变划分 等长指令结构 指令系统中的所有指令字的长度都相等 可以都为单字长指令或半字长指令等 结构简单, 控制方便 变长指令结构 指令系统中的各种指令字的长度因功能而异, 可以采用不同位数 结构灵活, 充分利用指令长度, 但控制较复杂 为提高指令运行速度和节省存储空间, 设计指令系统时, 通常尽可能把常用的指令设计为单字长或半字长格式 DEC PDP-8 的指令字长固定为 12 位 IBM 370 指令字长可为 16 位 ( 半字 ) / 32 位 ( 单字 ) / 48 位 ( 一字半 ) Intel X86 系列的指令字长可为 8/16/24/32/40/48/64 位 一般指令字长都取 8 的整数倍

22 2.3 指令助记符 指令助记符 由于二进制码 0 和 1 用于书写和阅读程序十分麻烦, 常用 3 个或 4 个英文缩写来表示指令, 这种缩写码叫做指令助记符 不同计算机指令系统的指令助记符的规定是不一样的 助记符到二进制操作码的转换 汇编程序 ( 汇编器 )

23 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据在存储器中的存储方式 3.3 操作类型 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. 指令系统设计与举例 5.1 典型指令 5.2 典型指令系统 5.3 指令系统设计及举例 6. CISC 与 RISC 6.1 CISC 技术 6.2 RISC 技术 6.3 CISC 与 RISC 的比较

24 3.1 操作数类型 计算机中常见的操作数类型 地址 : 被看做一个无符号整数 很多情况下, 对指令中的操作数的引用必须完成某种计算, 才能确定其在主存中的有效地址 数值 : 定点数 浮点数 十进制数等 字符 : 文本或字符串 普遍采用 ASCII 字符编码, 以 8 位的字节来存储和传送字符 其他的一些字符编码, 如 8 位 EBCDIC( 扩展 BCD 交换码 ) 逻辑数据 存储单元中的每一位 0 或 1 都代表真或假的布尔型值, 这些 0 和 1 组合的数就被看做逻辑数 能够对某个具体位进行逻辑运算

25 3.2 数据的存放方式 关于数据存储的要求 存放在存储器或寄存器中 寄存器位数反映机器字长 数据在存储器中一般是以字节 (8 位 ) 为最小单位来存储 对数据的访问, 可以按字节 半字 字或者双字进行 一个存储单元 32 位 ( 存储字长 ) 按字节编址 按字节访问 多字节数据的存储引发的两个问题 : 1. 边界对齐 2. 字节顺序 按半字 (16 位 ) 访问 按字 (32 位 ) 访问

26 3.2 数据的存放方式 (2) 边界对齐问题 多字节的数据, 在存储时需要 边界对齐 因数据的访问方式而引发的存储限制 假设数据按半字访问, 要存储两个数据, 一个 24 位的 A, 一个 16 位的 B A 存在 0-2 三个字节, 因为边界对齐,3 地址的字节放空,B 存在 4 5 字节中 数据不做边界对齐带来的问题 : 读取一个数据时, 可能需要两次访存操作才能取到完整的数据, 降低了 CPU 的处理速度

27 3.2 数据的存放方式 (3) 存储字长 32 位, 对准边界的情况下, 半字地址应是 2 的整数倍, 字地址应该是 4 的整数倍, 双字地址应该是 8 的整数倍 当所存储的数据不满足上述要求时, 应填充一个或多个空白字节

28 3.2 数据的存放方式 (4) 字节顺序的问题 多字节数据的存储, 涉及到字节顺序问题 大尾端与小尾端 0X0123 字地址 X0 0X1 0X2 0X3 4 字地址 X3 0X2 0X1 0X0 4 小尾端 低位在低地址 大尾端 高位在低地址 如下数据 的存储小尾端 : addr+3 addr+2 addr+1 addr+0 // 低位在低地址 大尾端 : addr+3 addr+2 addr+1 addr+0 // 高位在低地址

29 3.3 操作类型 计算机指令系统的操作类型 不同的机器, 指令系统不尽相同, 所支持的操作类型也就不同 几乎所有机器都会具有一些通用的操作 : 数据传送 算术逻辑运算 移位 跳转等 数据传送操作 寄存器与寄存器 寄存器与存储单元 存储单元与存储单元之间 典型的操作 : 存储器读取 LOAD 和存入 STORE; 从源到目的的传送 MOVE; 进栈 PUSH 出栈 POP 算术逻辑操作 实现算术运算和逻辑运算 一般机器都支持基本的二进制加减 比较等, 有些支持浮点运算和十进制运算 有些机器还支持位操作功能, 如位测试 位清除 位求反等

30 3.3 操作类型 (2) 移位操作 分算术移位 ( 有符号 ) 逻辑移位 ( 无符号 ) 循环移位 算数移位常被用来代替简单的乘法和除法运算 左移 n 位 : 乘以 2 n ; 右移 n 位, 除以 2 n 循环移位 转移跳转操作 一般情况下, 计算机顺序执行指令, 可以通过转移类指令改变 转移类指令 ( 控制指令 ): 无条件转移 条件转移 过程调用与返回 陷阱等 无条件转移 : 不受条件约束, 直接把程序转移到指定的下一条指令位置继续执行 条件转移 : 根据当前指令的执行结果来判断条件是否满足, 从而决定是否进行转移

31 3.3 操作类型 (3) 调用与返回 : 将一些特定的功能编写成独立的子程序, 当程序中需要该功能时, 通过调用指令进行调用, 执行完后返回 子程序可以多处被调用 子程序调用可以嵌套 每条调用指令对应一条返回指令 返回地址可能存放的地方 : 寄存器 : 机器中设有专门的返回地址寄存器 子程序的入口地址中 栈顶 : 执行返回指令后, 自动从栈顶取出返回地址

32 过程调用和返回的状态保存 调用者保存 (caller saving) 方法 : 如果采用调用者保存策略, 那么在一个调用者调用别的过程时, 必须保存调用者所要保存的寄存器, 以备调用结束返回后, 能够再次访问调用者 被调用者保存 (callee saving) 方法 : 如果采用被调用者保存策略, 那么被调用的过程必须保存它要用的寄存器, 保证不会破坏过程调用者的程序执行环境, 并在过程调用结束返回时, 恢复这些寄存器的内容

33 两种保存策略的比较 过程 P1 过程 P1 过程 P2 过程 P3 保存状态 过程 P2 R1 调用 R1 保存状态 R1 保存状态 调用返回 执行 调用返回 执行 恢复状态 (a) 调用者保存 返回 R1 恢复状态 R1 (b) 被调用者保存 恢复状态 R1

34 控制指令的使用频率 100% 80% 整型平均 浮点平均 81% 87% 60% 40% 20% 0% 13% 11% 6% 4% 调用 / 返回跳转条件分支

35 3.3 操作类型 (4) 陷阱 : 一种意外事故中断, 如除 0 运算溢出等 一般不提供给用户直接使用, 而作为隐含指令由 CPU 在出现意外时自动产生并执行 也有机器设置供用户使用的陷阱指令, 利用它来完成系统调用和程序请求, 如 IBM PC (Intel 8086) 的软中断 INT TYPE 输入输出操作 对于 I/O 独立编址的计算机, 通过此类指令完成从外设中取数据和将数据输出到某个外设的操作 其他操作 控制类 : 等待指令 停机指令 空指令 开 / 关中断指令等 字符串传送 比较 查询及转换等 向量指令

36 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据存储方式 ( 边界对齐 存放顺序问题 ) 3.3 操作类型 ( 数据传送 算术逻辑运算 移位 跳转等 ) 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. 指令系统设计与举例 5.1 典型指令 5.2 典型指令系统 5.3 指令系统设计及举例 6. CISC 与 RISC 6.1 CISC 技术 6.2 RISC 技术 6.3 CISC 与 RISC 的比较

37 寻址方式 地址 操作数或指令存放在某个存储单元时, 该存储单元的编号, 称为该操作数或指令在存储器中的地址 寻址方式 确定本条指令中的数据地址以及下一条将要执行的指令地址的方法 与硬件结构紧密相关, 直接影响指令格式和指令性能 分为指令寻址和数据寻址两类 前者简单, 后者复杂 在冯 诺依曼型计算机中, 指令寻址和数据寻址交替执行

38 4.1 指令寻址 指令寻址 分为顺序寻址和跳跃寻址两种 顺序寻址 通过程序计数器 PC 加 1, 自动形成下一条指令的地址 跳跃寻址 由当前指令 ( 转移类指令 ) 的地址码域给出下一条指令的地址 跳跃后按新的指令地址再顺序寻址, 直到又碰到转移类指令 可以实现程序转移或构成循环程序

39 4.2 数据寻址 数据寻址 形成数据的有效地址的方法, 称为数据的寻址方式 形式地址 A: 指令的地址码字段所表示的地址, 通常不代表操作数的真实地址 有效地址 EA: 相对于形式地址而言, 是操作数的真实地址, 由寻址特征和形式地址共同确定 寻址特征字段 操作码寻址特征形式地址 A 用于确定指令的操作数据应使用何种寻址方式 间接寻址位 + 变换寻址位 + 其他寻址位 数据寻址过程, 就是把操作数的形式地址, 通过寻址特征, 变换为操作数的有效地址的过程

40 4.2 数据寻址 (2) 基本的数据寻址方式分析 方式 算法 主要优点 主要缺点 隐含寻址 操作数在专用寄存器 无存储器访问 数据范围有限 立即寻址 操作数 =A 无存储器访问 操作数幅值有限 直接寻址 EA=A 简单 地址范围有限 间接寻址 EA=(A) 大的地址范围 多重存储器访问 寄存器寻址 EA=R 无存储器访问 地址范围有限 寄存器间接寻址 EA=(R) 大的地址范围 额外存储器访问 偏移寻址 EA=A+(R) 灵活 复杂 段寻址 ( 偏移 ) EA=A+(R) 灵活 复杂 堆栈寻址 EA= 栈顶 无存储器访问 应用有限

41 数据寻址方式示意图

42 4.2 数据寻址 隐含寻址 隐含寻址 指令中不明显给出操作数的地址, 而是隐含在特定的寄存器中 如单地址指令, 第二操作数地址隐含在累加寄存器 ACC 中 有利于缩短指令字长 OP 寻址特征 A 主存 另一个操作数隐含在 ACC 中 操作数 ACC ALU 暂存

43 4.2 数据寻址 立即寻址 立即寻址 指令的地址字段指出的不是操作数地址, 而是操作数本身 指令中的操作数又称为立即数, 一般采用补码形式存放 取出指令就可同时获得操作数, 不必访问内存 A 的位数限制了立即数的取值范围 OP 寻址特征 A 立即数

44 4.2 数据寻址 直接寻址 直接寻址 基本寻址方式, 指令字中的形式地址 A 就是真实地址 EA EA = A 优点 : 寻找操作数比较简单, 无需专门计算操作数地址, 访存一次即取得操作数 缺点 :A 的位数限制了操作数的寻址范围 OP 寻址特征 A 主存 A 操作数

45 4.2 数据寻址 间接寻址 间接寻址 形式地址 A 指出操作数有效地址 EA 所在的存储单元, 即有效地址由形式地址间接提供 EA = (A) 优点 :1) 扩大了操作数的寻址范围 ; OP 寻址特征 A 主存 OP 寻址特征 A 主存 A EA A A 1 1 EA 操作数 A 1 EA 0 EA 操作数

46 4.2 数据寻址 间接寻址 (2) 优点 :2) 便于编程 调用子程序前, 将返回地址存入子程序最末条指令的形式地址的存储单元, 便可准确返回原程序 第一次调用前, 将 81 A 第二次调用前, 将 202 A 缺点 : 需要两次或多次访存, 指令执行时间变长

47 4.2 数据寻址 寄存器寻址与寄存器间接寻址 寄存器寻址 操作数不在内存中, 而放在 CPU 的通用寄存器里 ; 形式地址 A 表示的是寄存器的编号 R, 即 OP 寻址特征 R i EA = R 无须访存, 减少了指令执行时间 ; 因寄存器编号较短, 故可以压缩指令字, 节省存储空间 R 0 R i 寄存器组 操作数 R n 寄存器间接寻址 形式地址 A 所表示的寄存器中, 存放的不是实际操作数, 而是操作数在内存中的地址, 即 EA = (R) R 0 OP 寻址特征 寄存器组 R i 主存 需访存操作, 不过相比于间接寻址, 减少了一次访存 R i 操作数 R n

48 4.2 数据寻址 偏移寻址 偏移寻址 直接寻址 + 寄存器间接寻址 EA = A + (R) 一般有两个地址字段 : A, 内存形式地址, 直接使用 ; R, 某寄存器编号, 间接使用 根据使用的寄存器是专用或通用寄存器, 可以分为隐式或显式两种 OP 寻址特征 A OP 寻址特征 R 0 A 主存 主存 BR R 0 隐式偏移, 使用专门的寄存器, 不需在指令中指明寄存器编号 ALU 操作数 R 1 通用寄存器堆 R n-1 ALU 操作数 常用的三种形式 : 相对寻址 基址寻址 变址寻址

49 复习 : 指令跳跃寻址的问题 指令寻址 分为顺序寻址和跳跃寻址两种 顺序寻址 通过程序计数器 PC 加 1, 自动形成下一条指令的地址 跳跃寻址 由当前指令 ( 转移类指令 ) 的地址码域给出下一条指令的地址 跳跃后按新的指令地址再顺序寻址, 直到又碰到转移类指令 可以实现程序转移或构成循环程序

50 4.2 偏移寻址 相对寻址 相对寻址 使用程序计数器 PC 提供基准地址, 指令字中的形式地址 A 给出相对位移量, 即 EA = A + (PC) A 称为偏移量, 通常用补码表示 有效地址是相对当前指令地址的一定范围内的偏移 基于程序的局部性原理

51 程序的局部性原理 程序的局部性原理 程序的执行过程, 总是趋向于使用最近使用过的数据和指令, 也就是说程序执行时所使用的信息和访问的存储器地址分布不是随机的, 而是相对地集中 这种集中包括时间和空间两个方面 : 程序的时间局部性 指如果程序中的某条指令一旦执行, 则不久之后该指令可能再次被执行 ; 如果某数据被访问, 则不久之后该数据可能再次被访问 ( 循环 ) 程序的空间局部性 指一旦程序访问了某个存储单元, 则不久之后, 其附近的存储单元也将被访问 ( 数组 )

52 4.2 偏移寻址 相对寻址 (2) 相对寻址方式的用处 代码模块可采用浮动地址, 程序在内存中可以任意放置 编程只需确定程序内部操作数与指令之间的相对距离, 而无需确定操作数在主存储器中的绝对地址, 这样, 程序可以安排在主存的任意位置而不会影响其正确性 常用于转移类指令, 转移地址随 PC 值变化 M ADD X, D M+1 INX M+2 CPX #N M+3 BNE M 指令中 M 表示的地址, 随整段程序在内存中的存放位置的不同而需要进行修改 采用相对寻址, 将 BNE M 改为 BNE * -3 ( 假设 * 为相对寻址特 征 ), 就能够避免这种修改 EA = (PC) + (-3) = M+3-3 = M

53 4.2 偏移寻址 基址寻址与变址寻址 基址寻址与变址寻址 两者有效地址的形成过程极为相似, 即 EA = A + (R) 使用哪个寄存器用作基址 / 变址寄存器, 需在硬件设计时明确指定 OP 寻址特征 A OP 寻址特征 R 0 A 主存 主存 BR R 0 ALU 操作数 R 1 通用寄存器堆 ALU 操作数 R n-1 a) 专用基址寄存器 BR b) 通用寄存器用作基址寄存器 OP 寻址特征 A OP 寻址特征 R 1 A 主存 主存 IX R 0 ALU 操作数 R 1 通用寄存器堆 ALU 操作数 R n-1 a) 专用变址寄存器 BR b) 通用寄存器用作变址寄存器

54 4.2 偏移寻址 基址寻址与变址寻址 (2) 寻址本质 基址寻址 寄存器中含有一个主存地址, 指令中的形式地址 A 表示相对于该地址的偏移量 基址寄存器的内容通常由操作系统或管理程序确定, 在程序执行过程中不可变, 可变的是形式地址 A 变址寻址 指令中的形式地址 A 表示一个主存地址, 寄存器中含有相对于该地址的偏移量 应用场合 变址寄存器的内容由用户设定, 在程序执行过程中可变, 但形式地址 A 的内容是不可变的 基址寻址的用处 扩大操作数的寻址范围 基址寄存器位数可设置得很长 用于为程序或数据分配存储空间, 实现存储透明性 实现段寻址 变址寻址的用处 常用于需要频繁修改操作数地址的处理, 如数组运算 字符串操作以及循环重复等

55 关于基址寻址的进一步说明 基址寻址可以扩大操作数的寻址范围 主存容量较大时, 采用直接寻址无法对主存所有单元进行访问 而采用基址寻址, 由于基址寄存器的位数可以大于形式地址位数, 可以实现对主存空间的更大范围的访问 存储透明性 用户不必考虑自己的程序在主存中的位置, 由操作系统或管理程序根据主存情况, 赋予基址寄存器一个初始基地址 用户在程序执行过程中不可修改基址寄存器的内容 段寻址方式 将主存空间分为若干段, 每段的首地址存于基址寄存器, 段内偏移量由指令字中的形式地址 A 指出

56 关于变址寻址的进一步说明 例求具有 N 个数的一个数组 D 的平均值 程序所用的指令数为 N+2 仅用 8 条指令, 且不因 N 的增大而增加指令

57 基址寻址 V.S. 变址寻址 基址寻址 (Base or Displacement addressing) 以基址寄存器 (BR) 为基准进行寻址 EA= 形式地址 +BR 基址寄存器 : 专用 通用 显式 ( 通用寄存器 ) 隐式 ( 专用寄存器 ) 变址寻址 (index) 以变址寄存器 ( IX ) 的值为基准寻址 EA= 形式地址 +IX 变址寄存器 : 专用 通用 显式 ( 通用寄存器 ) 隐式 ( 专用寄存器 ) 基址寻址 vs. 变址寻址 基址 :BR 由 OS 赋值, 不变 ; 形式地址可变 变址 :IX 由程序员赋值, 可变 ; 形式地址不变 用途不同 : 基址 段寻址, 变址 数组 字符串 循环

58 4.2 数据寻址 堆栈寻址 堆栈寻址 要求计算机系统中设有堆栈才能够实现 两种形式 : 硬堆栈, 寄存器组 ; 软堆栈, 主存的一部分空间 先进后出, 数据存取只在栈顶地址进行 使用一个隐式或显式的堆栈指针 SP 堆栈寄存器 数据进栈或出栈, 相应地修改 SP 的值 可视为是一种隐含寻址, 操作数地址隐含在 SP 中 ; 也可视为寄存器间接寻址,SP 为寄存器, 存放操作数有效地址

59 数据寻址小结 基本的数据寻址方式分析 方式 算法 主要优点 主要缺点 隐含寻址 操作数在专用寄存器 无存储器访问 数据范围有限 立即寻址 操作数 =A 无存储器访问 操作数幅值有限 直接寻址 EA=A 简单 地址范围有限 间接寻址 EA=(A) 大的地址范围 多重存储器访问 寄存器寻址 EA=R 无存储器访问 地址范围有限 寄存器间接寻址 EA=(R) 大的地址范围 额外存储器访问 偏移寻址 EA=A+(R) 灵活 复杂 段寻址 ( 偏移 ) EA=A+(R) 灵活 复杂 堆栈寻址 EA= 栈顶 无存储器访问 应用有限

60 数据寻址方式示意图

61 基址寻址 V.S. 变址寻址 基址寻址 (Base or Displacement addressing) 以基址寄存器 (BR) 为基准进行寻址 EA= 形式地址 +BR 基址寄存器 : 专用 通用 显式 ( 通用寄存器 ) 隐式 ( 专用寄存器 ) 变址寻址 (index) 以变址寄存器 ( IX ) 的值为基准寻址 EA= 形式地址 +IX 变址寄存器 : 专用 通用 显式 ( 通用寄存器 ) 隐式 ( 专用寄存器 ) 基址寻址 vs. 变址寻址 基址 :BR 由 OS 赋值, 不变 ; 形式地址可变 变址 :IX 由程序员赋值, 可变 ; 形式地址不变 用途不同 : 基址 段寻址, 变址 数组 字符串 循环

62 常用的一些操作数寻址示例 寄存器寻址 指令实例 :Add R4, R3 含义 :Regs[R4] Regs[R4]+Regs[R3] 立即寻址 指令实例 :Add R4, #3 含义 :Regs[R4] Regs[R4]+3

63 常用的一些操作数寻址方式 直接寻址 指令实例 :Add R1, (1001) 含义 : Regs[R1] Regs[R1]+Mem[1001] 寄存器间接寻址 指令实例 :Add R4, (R1) 含义 : Regs[R4] Regs[R4]+Mem[Regs[R1]]

64 常用的一些操作数寻址方式 存储器间接寻址 指令实例 :Add 含义 : Regs[R1] Regs[R1]+Mem[Mem[Regs[R3]]] 偏移寻址 指令实例 :Add R4, 100(R1) 含义 : Regs[R4] Regs[R4]+Mem[100+Regs[R1]]

65 常用的一些操作数寻址方式 自增寻址 指令实例 :Add R1, (R2)+ 含义 : Regs[R1] Regs[R1]+Mem[Regs[R2]] Regs[R2] Regs[R2]+d 自减寻址 指令实例 :Add R1, -(R2) 含义 : Regs[R2] Regs[R2]-d Regs[R1] Regs[R1]+Mem[Regs[R2]]

66 常用的一些操作数寻址方式 索引寻址 指令实例 :Add R3, (R1 + R2) 含义 : Regs[R3] Regs[R3]+Mem[Regs[R1]+Regs[R2]] 缩放寻址 指令实例 :Add R1, 100(R2)[R3] 含义 : Regs[R1] Regs[R1]+Mem[100+Regs[R2]+Regs[R3]*d]

67 寻址方式总结 当今计算机种类繁多, 指令系统各不相同, 各类机器的寻址方式有着各自的特点 从高级语言编程角度考虑, 寻址方式对用户无关紧要 ; 但若采用汇编语言编程或是参与机器指令系统的设计, 则了解和掌握机器的寻址方式, 是成功完成工作必不可少的 另一个角度看, 透彻了解机器指令的寻址方式, 能使得自身进一步加深对机器内信息流程和整机工作概念的理解, 对提高工作效率和工作产品的性能具有很大的帮助

68 常用的一些操作数寻址方式 70% 60% 50% 40% 30% 20% 10% 0% Tex Spice gcc 寻址方式使用情况统计结果 24% 16% 11% 6% 6% 1% 1% 0% 3% 43% 17% 39% 32% 55% 40% 存储器间接寻址 缩放寻址 寄存器间接寻址 立即寻址 偏移寻址

69 偏移寻址 SPECint92 测量统计结果 SPECfp92 测量统计结果 占偏移寻址方式的百分比 30% 25% 20% 15% 10% 5% 0% Add R4, 100(R1) 各种偏移量字段大小的使用情况

70 偏移寻址 - 相对寻址分支目标地址的表示 30% 25% 20% 15% 10% 5% Spice Tex GCC PC- 相对寻址 0%

71 立即寻址 100% 80% 60% 40% 整型平均 浮点平均 45% 87% 77% 78% 58% 35% 20% 10% 10% 0% Load 指令比较指令 ALU 指令所有指令 指令使用立即值寻址方式的频率

72 立即寻址 60% 50% 40% gcc Tex spice 不同立即值大小的使用分布图 百分比 30% 20% 10% 0% 表示立即值的位数

73 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据在存储器中的存储方式 3.3 操作类型 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. CISC 与 RISC 6.1 CISC 技术 6.2 RISC 技术 6.3 CISC 与 RISC 的比较 6. 指令系统设计与举例 5.1 典型指令 5.2 典型指令系统 5.3 指令系统设计及举例

74 指令集结构功能设计方向 一个方向是强化指令功能, 实现软件功能向硬件功能转移, 基于这种指令集结构而设计实现的计算机系统称为复杂指令集计算机 (CISC) 另一个方向是八十年代发展起来的精简指令集计算机 (RISC), 其目的是尽可能地降低指令集结构的复杂性, 以达到简化实现, 提高性能的目的

75 5.1 CISC 技术 Complex Instruction Set Computer 复杂指令集计算机 形成原因 特点 早期计算机部件昂贵, 主频低, 运算慢 ; 为提高速度, 将越来越多的复杂指令加入到指令系统中 指令系统庞大, 指令功能丰富 指令格式和寻址方式较多, 多数指令需多个指令周期完成 各种指令都可以访问存储器, 少量的专用寄存器 通过复杂化硬件来简化软件实现 相关技术 操作码扩展 各种寻址方式

76 CISC 指令集功能设计 面向目标程序增强指令功能 提高运算型指令功能 ; 提高传送指令功能 ; 增加程序控制指令功能 面向操作系统和编译程序改进指令系统 主要表现在对中断处理 进程管理 存储管理和保护 系统工作状态的建立与切换 进程同步和互斥等的支持 增加对编译系统支持的指令功能

77 RISC 指令集功能设计 CISC 结构存在着如下缺点 : 在 CISC 结构的指令系统中, 各种指令的使用频率相差悬殊 据统计, 有 20% 的指令使用频率最大, 占运行时间的 80% 也就是说, 有 80 % 的指令在 20% 的运行时间内才会用到 CISC 结构指令系统的复杂性带来了计算机体系结构的复杂性, 这不仅增加了研制时间和成本, 而且还容易造成设计错误 CISC 结构指令系统的复杂性给 VLSI 设计增加很大负担, 不利于单片集成 许多指令需要很复杂的操作, 因而运行速度慢 在 CISC 结构的指令系统中, 由于各条指令的功能不均衡, 不利于采用先进的计算机体系结构技术 ( 如流水技术 ) 来提高系统的性能

78 指令集功能设计 执行频率排序 80X86 指令 指令执行频率 1 Load 22% 2 条件分支 20% 3 比较 16% 4 Store 12% 5 加 8% 6 与 6% 7 减 5% 8 寄存器 - 寄存器间数据移动 4% 9 调用 1% 10 返回 1% 合计 96%

79 5.2 RISC 技术 Reduced Instruction Set Computer 精简指令集计算机 形成原因 特点 二八 定律,VLSI 技术的发展 1975 年,IBM 的 John Cocke 提出了精简指令系统的设想 指令系统简单 规则 ( 所有指令长度均相同, 在一个机器周期内完成 ) 只选取实现使用频率较高的一些简单指令, 复杂功能通过简单指令的组合来实现 指令字长固定, 指令格式种类少, 寻址方式少 只有取数 / 存数指令访问存储器, 其余指令的操作在寄存器间进行 寄存器数目相对较多 相关技术 流水线技术 超标量技术

80 RISC 指令集功能设计原则 选取使用频率最高的指令, 并补充一些最有用的指令 ; 每条指令的功能应尽可能简单, 并在一个机器周期内完成 ; 所有指令长度均相同 ; 只有 load 和 store 操作指令才访问存储器, 其它指令操作均在寄存器之间进行.

81 早期的 RISC 指令系统基本特征 型号 指令数 寻址方式 指令格式 通用寄存器数 主频 /MHz RISC-I RISC-II MIPS SPARC MIPSR i Power PC

82 5.3 CISC VS. RISC CISC RISC 指令数目 一般多于 200 一般小于 100 指令格式 较多, 一般多于 4 种 较少, 一般小于 4 种 寻址方式 一般多于 4 种 一般小于 4 种 指令字长 不固定 等长 可访存指令 不限制 只有 load/store 各种指令使用频率 相差很大 基本相当 各种指令执行时间 相差很大 多数为一个周期 程序代码长度 较短 较长 优化编译实现 很难 较容易 程序控制 微程序 组合逻辑

83 主要内容 1. 指令系统概述 1.1 指令系统的发展 1.2 指令系统的性能要求 1.3 编程语言与硬件的关系 2. 指令格式 2.1 指令的一般格式 2.2 指令字长 2.3 指令助记符 3. 操作数与操作类型 3.1 操作数类型 3.2 数据在存储器中的存储方式 3.3 操作类型 4. 寻址方式 4.1 指令寻址 4.2 数据寻址 5. CISC 与 RISC 5.1 CISC 技术 5.2 RISC 技术 5.3 CISC 与 RISC 的比较 6. 指令系统设计与举例 6.1 简单指令集 6.2 MIPS 指令集 6.3 x86 指令集

84 6.1 简单指令集 堆栈指令集 累加器指令集 寄存器指令集

85 简单指令集 C=A+B 表达式在这三种类型指令集结构上的实现方法 堆栈 累加器 寄存器 ( 寄存器 - 存储器 ) 寄存器 ( 寄存器 - 寄存器 ) PUSH A PUSH B ADD POP C LOAD A ADD B Store C LOAD R1,A ADD R3,R1,B Store R3,C LOAD R1,A LOAD R2,B ADD R3,R1,R2 Store R3,C

86 ISA Classes

87 1) 堆栈指令集 早期编译技术发挥寄存器的效率很困难, 因此某些设计者完全放弃寄存器, 而采用堆栈执行模型 基于堆栈的操作可以有效的缩短指令字长, 可以减少存储和传输的开销 JAVA 虚拟机即采用堆栈模型 Stack 在处理器中还是主存中?

88 1) 堆栈型指令集 PUSH x stack[sp] M[x];sp=sp-1 POP x M[x] stack[sp];sp=sp+1 ADD stack[sp+1] stack[sp]+stack[sp+1];sp=sp+1 0 N

89 计算一个表达式 Expression Reverse Polish 后缀表达式 b c a b*c a a+b*c (a+b*c) / (d*c-e) abc*+dc*e-/ d c a+b*c d*c a+b*c (a+b*c)/(d*c-e) (a+b*c)(d*c-e)/ (a(b*c)+)((d*c)e-)/ (abc*+)(dc*e-)/ abc*+dc*e-/ e d*c a+b*c d*c-e a+b*c (a+b*c)/ (d*c-e)

90 2) 累加器指令集 早期硬件太昂贵, 所以使用的寄存器很少 早期 : 只有一个用于算术指令的寄存器 被称为 Accumulator, 所以这种结构被称为 Accumulator Architectures 如 EDSAC( 第一台存储程序计算机,1949) 进化 : 采用一些专用寄存器, 如数组指针 堆栈指针 乘除运算寄存器等 如 x86, 称为 extended accumulator arch

91 2)IBM 650- 累加器 累加器型指令集结构 LOAD X AC M[x] STORE X M[x] (AC) ADD X AC (AC)+ M[x] JUMP X PC x JGE X if (AC) 0 then PC x LOAD ADR X AC Extract addr field(m[x]) STORE ADR X Extract addr field(m[x]) AC

92 计算一个数组加 LOOP LOAD N JGE DONE ADD ONE STORE N F1 LOAD A F2 ADD B F3 STORE C LOAD ADR F1 ADD ONE STORE ADR F1 LOAD ADR F2 ADD ONE STORE ADR F2 LOAD ADR F3 ADD ONE STORE ADR F3 JUMP LOOP DONE HLT Ci Ai + Bi, 1 i n A B C N -n ONE 1 code

93 2)+ index Register(IX) LOAD x,ix AC M[x+(IX)] ADD x,ix AC (AC)+ M[x+(IX)] JZi x,ix if (IX)=0 then PC x else IX (IX)+1 LOADi x,ix IX M[x] A B C LOADi N,IX ; IX= -n LOOP JZi DONE,IX N -n LOAD LASTA,IX ONE 1 ADD LASTB,IX A 0 STORE LASTC,IX code JUMP LOOP. DONE HLT LASTA n-1

94 3) 典型指令系统 IBM 360 IBM 360 的特点 第一个基于寄存器的指令集结构 IBM 360 的机器属性 32 位机器, 按字节寻址 支持多种数据类型 字节 半字 字 双字 压缩十进制 字符串等 16 个 32 位通用寄存器,4 个双精度 (64 位 ) 浮点寄存器 用户可以任选一个通用寄存器作为基址寄存器或者变址寄存器 指令字长有 16 位 32 位 48 位三种 IBM 的指令格式

95 典型指令系统 IBM 360 寄存器 - 寄存器 (R 1 ) OP (R 2 ) R 1 变址 基址 (R 1 ) OP M [ (X) + (B) + D ] R 1 (R 3 ) OP M [ (B) + D ] R 1 寄存器 - 存储器 立即数 I M [ (B) + D ] 数据长度 存储器 - 存储器 M [ (B 1 ) + D 1 ] OP M [ (B 2 ) + D 2 ] M [ (B 1 ) + D 1 ]

96 6.2. MIPS 指令集 MIPS:Microprocessor without Interlocked Pipeline Stages MIPS 的特点 流行的一种 RISC 类型指令系统 机器字长有 位多种 中国计算所研制的 龙芯 处理器使用 64 位的 MIPS 指令架构 100 余条指令 (Hennessy 中 33 条 ), 32 个通用寄存器 MIPS 的指令格式 R-type reg-reg op(6 bits) rs(5 bits) rt(5 bits) rd(5 bits) shamt(5 bits) funct(6 bits) op(6 bits) rs(5 bits) rt(5 bits) addr/immediate(16 bits) I-type reg-mm op(6 bits) rs(5 bits) rt(5 bits) addr(16 bits) J-type op(6 bits) addr(26 bits)

97 MIPS 寄存器 0 zero constant 0 1 at reserved for assembler 2 v0 expression evaluation & 3 v1 function results 4 a0 arguments 5 a1 6 a2 7 a3 8 t0 temporary: caller saves t7 16 s0 callee saves... (callee must save) 23 s7 24 t8 temporary (cont d) 25 t9 26 k0 reserved for OS kernel 27 k1 28 gp Pointer to global area 29 sp Stack pointer 30 fp frame pointer 31 ra Return Address (HW)

98 MIPS 指令集结构 : 指令格式 I 类型指令 操作码 rs rt 立即数 字节 半字 字的载入和存储 ; rt rs op 立即值 LW R1,30(R2) LW $s0,30($s1)

99 MIPS 指令集结构 : 指令格式 R 类型指令 操作码 rs rt rd shamt Funct 1. 寄存器 - 寄存器 ALU 操作 :rd rs func rt 2. 函数对数据的操作进行编码 : 加 减 ; 3. 对特殊寄存器的读 / 写和移动 4. Shamt: 位移量 5. Func: 函数, 为 Opcode 操作某个特定变体 ADD R1,R2,R3 ADD $s0,$s1,$s2 SLT R1,R2,R3(IF RS<=R3 R1=1)

100 MIPS 指令集结构 : 指令格式 J 类型指令 6 26 操作码与 PC 相加的偏移量 跳转, 跳转并链接, 从异常 (exception) 处自陷和返回 J name

101 MIPS 寻址模式 立即寻址 : I-type 寄存器寻址 :R-type 基址寻址 :I-type 相对寻址 :I-type 伪直接寻址 :J-type 26 位形式地址左移 2 位, 与 PC 的高 4 位拼接 1. Immediate addressing op rs rt Immediate 2. Register addressing op rs rt rd... funct 3. Base addressing op rs rt Address Register 4. PC-relative addressing op rs rt Address 立即寻址寄存器寻址基址寻址 + PC 相对寻址 Registers Register Memory Byte Halfword Word Memory PC + Word 5. Pseudodirect addressing op Address 伪直接寻址 Memory PC Word

102 6.2. MIPS 指令集 设计特色 : RISC/ 高效 / 指令流水线 / 编译 算术逻辑指令 访存指令 分支跳转指令 算术逻辑指令 Arithmetic Logical: Add, AddU, AddI, AddIU, Sub, SubU, And, AndI, Or, OrI, Xor, XorI, Nor, SLT, SLTU, SLTI, SLTIU SLL, SRL, SRA, SLLV, SRLV, SRAV

103 MIPS 算术指令 Instruction Example Meaning Comments add add $1,$s2,$s3 $s1 = $s2 + $s3 3 operands; subtract sub $s1,$s2,$s3 $s1 = $s2 $s3 3 operands; add immediate addi $s1,$s2,100 $s1 = $s constant; add unsigned addu $s1,$s2,$s3 $s1 = $s2 + $s3 3 operands; subtract unsigned subu $s1,$s2,$s3 $s1 = $s2 $s3 3 operands; add imm. unsign. addiu $s1,$s2,100 $s1 = $s constant; multiply mult $s2,$s3 Hi, Lo = $s2 x $s3 64-bit signed product multiply unsigned multu$s2,$s3 Hi, Lo = $s2 x $s3 64-bit unsigned product divide div $s2,$s3 Lo = $s2 $s3, Lo = quotient, Hi = remainder Hi = $s2 mod $s3 divide unsigned divu $s2,$s3 Lo = $s2 $s3, Unsigned quotient & remainder Hi = $s2 mod $s3 Move from Hi mfhi $s1 $s1 = Hi Used to get copy of Hi Move from Lo mflo $s1 $s1 = Lo Used to get copy of Lo

104 MIPS 逻辑指令 Instruction Example Meaning Comment and and $s1,$s2,$s3 $s1 = $s2 & $s3 3 reg. operands; Logical AND or or $s1,$s2,$s3 $s1 = $s2 $s3 3 reg. operands; Logical OR xor xor $s1,$s2,$s3 $s1 = $s2 $s3 3 reg. operands; Logical XOR nor nor $s1,$s2,$s3 $s1 = ~($s2 $s3) 3 reg. operands; Logical NOR and immediate andi $s1,$s2,10 $s1 = $s2 & 10 Logical AND reg, constant or immediate ori $s1,$s2,10 $s1 = $s2 10 Logical OR reg, constant xor immediate xori $s1,$s2,10 $s1 = ~$s2 &~10 Logical XOR reg, constant shift left logical sll $s1,$s2,10 $s1 = $s2 << 10 Shift left by constant shift right logical srl $s1,$s2,10 $s1 = $s2 >> 10 Shift right by constant shift left logical sllv $s1,$s2,$s3$s1 = $s2 << $s3 Shift left by variable shift right logical srlv $s1,$s2,$s3 $s1 = $s2 >> $s3 Shift right by variable

105 MIPS 算术指令特点 设计原则 : simplicity favors regularity. ( 简单有益于规整 ) 算术指令大都有 3 个操作数 ( 乘除除外 ) 操作数的次序是固定的 ( 目标操作数在前 ) 示例 : C 代码 : A = B + C MIPS 代码 : add $s0, $s1, $s2

106 MIPS 算术指令 C code: A = B + C + D; E = F - A; MIPS code: add $t0, $s1, $s2 add $s0, $t0, $s3 sub $s4, $s5, $s0 Operands must be registers, only 32 registers provided

107 MIPS 数据访问指令 Instruction Comment SW $s3, 500($s4) Store word SH $s3, 502($s2) Store half SB $s2, 41($s3) Store byte 访存指令 Memory Access: LB, LBU, LH, LHU, LW, LWL,LWR SB, SH, SW, SWL, SWR LW $s1, 30($s2) LH $s1, 40($s3) LHU $s1, 40($s3) LB $s1, 40($s3) LBU $s1, 40($s3) Load word Load halfword Load halfword unsigned Load byte Load byte unsigned LUI $s1, 40 Load Upper Immediate (16 bits shifted left by 16)

108 Load and Store Example: C code: A[8] = h + A[8]; MIPS code: lw $t0, 32($s3) add $t0, $s2, $t0 sw $t0, 32($s3)

109 An Example

110 控制指令 MIPS 跳转指令 指令实例指令名称含义 J name 跳转 PC name+pc+4; name 2 25 JAL name 跳转并链接 Regs[R31] PC+4; PC name +PC+4;-2 25 name 2 25 JR $t0 寄存器型跳转 PC Regs[$t0]; JALR $t0 寄存器型跳转并链接 Regs[R31] PC+4; PC Regs[$t0];

111 控制指令 MIPS 条件分支指令 : bne $t0, $t1, Label beq $t0, $t1, Label beqz $t0, Label bnez $t0, Label Example: if (i==j) h = i + j; bne $s0, $s1, Label add $s3, $s0, $s1 Label:...

112 控制指令 MIPS unconditional branch instructions: J label Example: if (i!=j) else h=i+j; h=i-j; beq $s4, $s5, Lab1 add $s3, $s4, $s5 J Lab2 Lab1: sub $s3, $s4, $s5 Lab2:...

113 MIPS R3000 的特点 MIPS 指令系统总结 使用通用寄存器的 load-store 结构 提供至少 16 个通用寄存器, 以及单独的浮点寄存器 : 支持如下寻址方式 : 寄存器寻址 偏移量寻址 立即数寻址 支持如下数据大小和类型 :8 位 16 位 32 位整数 ; 以及 32 位和 64 位 IEEE 754 浮点数 支持如下指令 load store add subtract move register-register and shift compare equal compare not equal branch jump call, 以及 return

114 练习 - 写出下面函数的汇编代码 cswap(int v[], int k, int l) k -> $s5 { l->$s6 int temp; v[0]->$s4 if(v[k]!=v[l]) 1. 计算地址 V[K], V[L] 的地址 { 2. 获得 V[K] 和 V[L] temp=v[k]; 3. 比较 V[K] 和 V[L] v[k]=v[l]; 4. 交换 V[K] 和 V[L] v[l]=temp; 5. 备用指令 } } muli $s2,$s5,4 add $s7,$s2,$s4 LW $s9, 0($s7) beq $s9, $s10, Done SW $s9, 0($s8) Done: JR $31

115 k -> $5 l->$6 v[0]->$4 cswap(int v[], int k, int l) { } int temp; if(v[k]!=v[l]) { temp=v[k]; v[k]=v[l]; v[l]=temp; } muli $s2,$s5,4 muli $s3,$s6,4 add $s7,$s2,$4 add $s8,$s3,$4 LW $s9,($s7) LW $s10,($s8) BEQ $s9,$s10,label SW $s9,($s8) SW $s10,($s7) Label: JR $31 BEQ BEQZ 指令 muli $s2,$s5,4 muli $s3,$s6,4 add $s7,$s2,$4 add $s8,$s3,$4 LW $s9,($s7) LW $s10,($s8) Sub $s11, $s9, $s10 BEQZ $s11, Label SW $s9,($s8) SW $s10,($s7) Label: JR $31

116 6.3 X86 指令系统 Pentium 指令系统 (Intel x86) 还存活且 坚强活着 的唯一 CISC 类型指令系统 指令系统属性 指令字长不定长, 为 1~12 个字节, 还可以带前缀 前缀为可选项, 作用是对其后的指令本身进行显示约定 指令格式 1 或 2 字节 0 或 1 字节 0 或 1 字节 0~4 字节 0~4 字节 操作码 Mod Reg 或操作码 R/M 比例 S 变址 I 基址 B 位移量立即数 2 位 3 位 3 位 2 位 3 位 3 位

117 X86 指令格式 a. JE EIP + displacement JE Condition Displacement b. CALL 8 32 CALL Offset c. MOV EBX, [EDI + 45] MOV d w 8 8 r-m postbyte Displacement d. PUSH ESI 5 3 PUSH Reg e. ADD EAX, # ADD Reg w Immediate f. TEST EDX, # TEST w Postbyte Immediate

118 X86 指令数量的增长

119 X86 指令分布

120 X86 寄存器与段式存储

121 程序内存空间布局 代码段 CS 数据段 DS 堆栈段 SS 附加段 ES

122 X86 存储管理模式 : 段式 内存空间 :20 位 存储模型 段基址寄存器 16 位 (64K) 数据段 (ds) 代码段 (cs) 堆栈段 (ss) 扩展段 (es) 16 位基址 :16 位偏移

123 8086 内部结构 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 16 位 地址加法器 CS DS SS ES IP 内部暂存器 20 位 16 位 输入 / 输出控制电路 外部总线 ALU 执行部分控制电路 8 位 指令队列缓冲器 标志寄存器 执行部件 (EU) 总线接口部件 (BIU)

124 8086 标志寄存器 : 系统当前状态与控制 堆栈段的段基址由段寄存器 SS 指定, 栈顶地址由堆栈指示器 SP 指定 8086 系统中的堆栈是一个向上生长型的, 堆栈地址由高向低变化 SS:0000 TF( 陷阱 ) sp=ffee-> SS:FFFF

125 x86 汇编语言程序设计 指令 : 机器指令助记符 伪指令 DW 定义字 (2 字节 ) PROC 定义过程 ENDP 过程结束 SEGMENT 定义段 ASSUME 建立段寄存器寻址 ENDS 段结束 END 程序结束 系统调用 (system calls):bios,dos 显示 键盘 磁盘 文件 打印机 时间

126 INT 21H 指令自动转入中断子程序

127 6.4 RISC-V Prof.Krste Asanovic RISC-V:40 integer instructions Rocket Chip Generator, 开源处理器 Rocket: 标量 机器字长 64 位 ; 5 级 pipeline, 采用单发射 ; 支持虚拟内存, 可以兼容的移植开源操作系统 ; 分支推断缓存 (Branch Prediction Buff) 分支历史表(Branch History Table) 返回栈(Return Address Stack) Rocket Custom Coprocessor Interface (RoCC) BOOM(Berkeley Out-of-Order Machine): 超标量 机器字长为 64 位, 支持指令集为 RV64G; 6 级流水线, 乱序发射 ;

128 6.4 RISC-V AHB-Lite buses ISA simulator

129 小结 作业 COD4: 2.10,2.13, 思考 ( 不交 ) CPU 的 ISA 要定义哪些内容? 8086 为什么要采用段式内存管理模式? Windows 系统中可执行程序的格式? 调研现在常用的处理器是大尾端还是小尾端, 如 x86,arm,mips,powerpc 等? 实验报告 : 基于 x86 或 MIPS 汇编, 设计一个冒泡排序程序, 并用 Debug 工具调试执行 测量冒泡排序程序的执行时间

130 Bubble sort (trace)

131 联系方式 中国科学技术大学计算机学院嵌入式系统实验室 ( 西活科住物业对面 ) 高效能智能计算实验室 ( 中科大苏州研究院 ) 主要研究方向 : 基于分布式系统, GPU,FPGA 的神经网络 图计算加速 人工智能和深度学习 ( 寒武纪 ) 芯片及智能计算机 课程问题 研究方向问题 实验室问题欢迎大家邮件 cswang@ustc.edu.cn