<4D F736F F D20BCC6CBE3BBFAD7E9B3C9D4ADC0EDD6D8B5E3A1A2C4D1B5E32E646F63>

Transcription

1 1. 计算机有哪些分类? 传统计算机可从用途 规模或处理对象等多方面进行划分 (1) 按用途划分通用机 : 用于解决多种一般问题, 该类计算机使用领域广泛 通用性较强, 在科学计算 数据处理和过程控制等多种用途中都能适应 专用机 : 用于解决某个特定方面的问题, 配有为解决某问题的软件和硬件, 如在生产过程自动化控制 工业智能仪表等专门应用 (2) 按规模划分巨型计算机 : 应用于国防尖端技术和现代科学计算中 巨型机的运算速度可达每秒百万亿次 巨型机运算速度快, 存储量大, 结构复杂, 价格昂贵, 主要用于尖端科学研究领域, 如 IBM390 系列 银河机等 大 / 中型计算机 : 大型机规模次于巨型机, 有比较完善的指令系统和丰富的外部设备, 具有较高的运算速度, 每秒可以执行几千万条指令, 而且有较大的存储空间 往往用于科学计算 数据处理或作为网络服务器使用, 如 IBM4300 小型计算机 : 小型机较大型机成本较低, 维护也较容易, 规模较小 结构简单 运行环境要求较低, 一般应用于工业自动控制 测量仪器 医疗设备中的数据采集等方面 小型机在用作巨型计算机系统的辅助机方面也起了重要作用 微型计算机 : 它较之小型机体积更小 价格更低 灵活性更好, 可靠性更高, 使用更加方便 目前许多微型机的性能已超过以前的大中型机 中央处理器 (CPU) 采用微处理器芯片, 体积小巧轻便, 广泛用于商业 服务业 工厂的自动控制 办公自动化以及大众化的信息处坪 单片机 : 微处理器 一定容量的存储器以及输入 / 输出接口电路等集成在一个芯片上, 就构成了单片计算机 (Single Chip computer) 可见单片机仅是一片特殊的 具有计算机功能的集成电路芯片 从 20 世纪 70 年代开始, 出现了 4 位单片计算机和 8 位单片计算机,20 世纪 80 年代出现 16 位单片机, 性能得到很大的提升,20 世纪 90 年代又出现了 32 位单片机和使用 FLASH 存储的微控制器 单片机的特点是体积小 功耗低 使用方便 便于维护和修理, 缺点是存储器容量较小, 一般用来做专用机或做智能化的一个部件, 例如, 用来控制高级仪表 家用电器 网络通信设备和医疗卫生行业等 单板机 : 微处理器 存储器 输入 / 输出接口电路安装在一块印刷电路板上, 就成为单板计算机 (Single Board Computer) 一般在这块板上还有简易键盘 液晶

2 或数码管显示器 盒式磁带机接口, 只要再外加上电源便可直接使用, 极为方便 单板机广泛应用于工业控制 微型机教学和实验, 或作为计算机控制网络的前端执行机 它不但价格低廉, 而且非常容易扩展, 用户买来这类机器后主要的工作是根据现场的需要编制相应的应用程序并配备相应的接口 (3) 按处理对象划分数字计算机 : 计算机处理时输入和输出的数值都是数字量 模拟计算机 : 处理的数据对象直接为连续的电压 温度 速度等模拟数据 数字模拟混合计算机 : 输入输出既可是数字也可是模拟数据 混合计算机一般由数字计算机 模拟计算机和混合接口三部分组成, 其中模拟计算机部分承担快速计算的工作, 而数字计算机部分则承担高精度运算和数据处理 混合计算机同时具有数字计算机和模拟计算机的特点 : 运算速度快 计算精度高 逻辑和存储能力强 存储容量大和仿真能力强 随着电子技术的不断发展, 混合计算机主要应用于航空航天 导弹系统等实时性的复杂大系统中 现代混合计算机已发展成为一种具有自动编排模拟程序能力的混合多处理机系统 它包括一台超小型计算机 一两台外围阵列处理机 几台具有自动编程能力的模拟处理机 ; 在各类处理机之间, 通过一个混合智能接口完成数据和控制信号的转换与传送 这种系统具有很强的实时仿真能力, 但价格昂贵 (4) 按工作模式划分工作站 : 以个人计算环境和分布式网络环境为前提的高机能计算机, 工作站不单纯是进行数值计算和数据处理的工具, 而且是支持人工智能作业的作业机, 通过网络连接包含工作站在内的各种计算机可以互相进行信息的传送, 资源 信息的共享, 负载的分配 服务器 : 在网络环境下为多个用户提供服务的共享设备, 一般分为文件服务器 打印服务器 计算服务器和通信服务器等 服务器是一种可供网络用户共享的, 高性能和计算机 服务器一般具有大容量的存储设备和丰富的外部设备, 其上运行网络操作系统, 要求较高的运行速度, 对此, 很多服务器都配置了双 CPU 服务器上的资源可供网络用户共享 2. 计算机的主要部件及其功能是什么? 计算机作为一个整体, 由软件和硬件两大部分组成, 其主要组成如图 2.1 所示 :

3 图 2.1 计算机系统组成 (1) 计算机硬件系统 计算机的硬件系统结构有哈佛结构和冯 诺伊曼结构两种 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构 中央处理器首先到程序指令存储器中读取程序指令内容, 解码后得到数据地址, 再到相应的数据存储器中读取数据, 并进行下一步的操作 ( 通常是执行 ) 程序指令存储和数据存储分开, 可以使指令和数据有不同的数据宽度, 如 Microchip 公司的 PICl6 芯片的程序指令是 14 位宽度, 而数据是 8 位宽度 哈佛结构的微处理器通常具有较高的执行效率 其程序指令和数据指令分开组织和存储的, 执行时可以预先读取下一条指令 目前使用哈佛结构的中央处理器和微控制器有很多, 多数是嵌入式系统, 除了上面提到的 Microchip 公司的 PIC 系列芯片, 还有摩托罗拉公司的 MC68 系列 Zi log 公司的 Z8 系列 ATMEL 公司的 AVR 系列和安谋公司的 ARM9 ARMlO 和 ARMll 冯 诺伊曼结构, 也称普林斯顿结构, 是一种将程序指令存储器和数据存储器合并在一起的存储器结构 程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置, 因此程序指令和数据的宽度相同, 如英特尔公司的 8086 中央处理器的程序指令和数据都是 16 位宽 目前使用冯 诺伊曼结构的中央处理器和微控制器有很多, 流行的各种 PC 主要都采用这种结构 除了上面提到的英特尔公司的 8086, 英特尔公司的其他中央处理器 安谋公司的 ARM7 MIPS 公司的 MIPS 处理器也采用了冯 诺伊曼结构

4 计算机的硬件主要由输入设备 输出设备 运算器 存储器和控制器五部分组成, 其中运算器和控制器构成了中央处理器 计算机硬件之间的连接线路分为网状结构与总线结构 通常采用的总线 (BUS) 结构有以 CPU 为中心的双总线结构 以存储器为中心的双总线结构和单总线结构 3 种 图 2.2 给出了两种方式表示的硬件结构, 其中上图为总线方式表示法, 下图硬件是网状结构表示 图 2.2 计算机硬件结构示意图主要功能是存放程序和数据, 程序是计算机操作的依据, 数据是计算机操作的对象 存储器是由存储体 地址译码器 读写控制电路 地址总线和数据总线组成 能由中央处理器直接随机存取指令和数据的存储器称为主存储器, 磁盘 磁带 光盘等大容量存储器称为外存储器 ( 或辅助存储器 ) 由主存储器 外部存储器和相应的软件, 组成计算机的存储系统 2 中央处理器 (CPU) 中央处理器的主要功能是按存在存储器内的程序, 逐条地执行程序所指定的操作 中央处理器由运算器和控制器构成 控制器由指令单元 时序单元和操作控制单元三大部件组成, 其中指令单元包括程序计数器 (PC), 指令寄存器 (IR) 和指令译码器 (ID), 而时序单元产生定时节拍, 一般由时钟信号源 节拍发生器及微操作电路组成 运算器完成二进制编码的算术或逻辑运算, 由累加器 LA 通用寄存器 LB 和算术逻辑单元 ALU 组成 3 外部设备用户与机器之间的桥梁 输入设备的任务是把用户要求计算机处理的数据 字符 文字 图形和程序等各种形式的信息转换为计算机所能接受的编码形式存入到计

5 算机内 输出设备的任务是把计算机的处理结果以用户需要的形式 ( 如屏幕显示 文字打印 图形图表 语言音响等 ) 输出 输入输出接口是外部设备与中央处理器之间的缓冲装置, 负责电气性能的匹配和信息格式的转换 (2) 计算机软件系统计算机软件是能指挥计算机工作的程序与程序运行时所需要的数据, 以及与这些程序和数据有关的文字说明和图表资料, 其中文字说明和图表资料又称为文档 计算机软件分系统软件 应用软件两类 系统软件是计算机系统必备的软件, 主要功能是管理 控制和维护计算机资源以及开发应用软件, 包括操作系统 各种程序语言处理程序 系统支撑和服务程序 数据库管理系统等 应用软件是为解决某个实际问题而由用户自己编写的程序, 可分为用户程序和应用软件包 3. 阐述数的机器码表示方法 (1) 原码表示法对于定点小数 X=X.X1X2 Xn, 其原码的数学定义为 : [X] 原 3=X 当 0 X<1 [X] 原 =l X=1+ X 当一 1<X 0 对于定点整数 X=X 0 X 1 X 2 X n, 其原码的数学定义为 : [x] 原 =X 当 0 X<2n [x] 原 =2n X 一 2n + X 当一 2n<X 0 原码机器中有 +0, 一 0 之分 (2) 补码表示法对于定点小数 X= X 0 X 1 X 2 X n, 其补码的数学定义为 : [X] 补 =X 当 0 X<1 [X] 补 =2+X 一 2 一 X 当一 1 x o 对于顶点整数 X=X 0 X 1 X 2 X n, 其补码的数学定义为 :

6 4. 什么是存储器的分级结构? 对存储器的要求是容量大 速度快 成本低, 但是在一个存储器中要求同时兼顾这三方面是困难的 为了解决这方面的矛盾, 目前在计算机系统中, 统称采用多级存储器体系统结构, 即使用高速缓冲存储器 主存储器

7 CPU 能或字节访问的存储器称为内存储器, 它包括高速缓冲存储器和主存储器 CPU 不能直接访问外存储器, 外存储器的信息必须调入内存储器后才能为 C PU 进行处理 5. 闪速存储器有哪些特点? 固有的非易失性 :SRAM 和 DRAM 断电后保存的信息随即丢失, 为此 SRAM 需要备用电池来确保数据存留, 而 DRAM 需要磁盘作为后援存储器 由于闪速存储器具有可靠的非易失性, 它是一种理想的存储器 廉价的高密度 : 不计 SRAM 电池的额外花费和占用空间,1M 位闪速存储器的位成本比 SRAM 低一半以上, 而 16M 位闪速存储器的位成本更低 相同存储器容量的闪速存储器和 DRAM 相比, 位成本基本相近, 但闪速存储器节省了后援存储器 ( 磁盘 ) 的额外费用和空间 可直接执行 : 闪速存储器直接与 CPU 连接, 由于省去了从磁盘到 RAM 的加载步骤, 工作速度仅取决于闪速存储器的存取时间 固态性能 : 闪速存储器是一种低功耗 高密度且没有机电移动装置的半导体技术, 因而特别适合于便携式等微型计算机系统, 使它成为替代磁盘的一种理想工具 6. 什么是多模块交叉存储器, 有什么特点? 一个由若干个模块组成的主存储器是线性编址的 这些地址在各模块有两种安排方式 : 一种是顺序方式, 一种是交叉方式 顺序方式 : 某个模块进行存取时, 其他模块不工作, 某一模块出现故障时, 其他模块可以照常工作, 通过增添模块来扩充存储器容量比较方便 但各模块串行工作, 存储器的带宽受到了限制 交叉方式 : 地址码的低位字段经过译码选择不同的模块, 而高位字段指向相应模块内的存储字 连续地址分布在相邻的不同模块内, 同一个模块内的地址都是不连续的 对连续字的成块传送可实现多模块流水式并行存取, 大大提高了存储器的带宽 多模块交叉存储器的每个模块各自以等同的方式与 CPU 传送信息 CPU 同时访问各个模块, 由存储器控制部件控制它们分时使用数据总线进行信息传递 这是一种并行存储器结构 下面做定量分析 : 若模块字长等于数据总线宽度, 模块存取一个字的存储周期为 T, 总线传送周期为 T, 存储器的交叉模块数为 m, 为了实现流水线方式存取, 应当满足 T=mτ(m=T/τ 称为交叉存取度 )

8 交叉存储器要求其模块数必须大于或等于 m, 以保证启动某模块后经 mr 时间再次启动该模块时, 它的上次存取操作已经完成 这样, 连续读取 m 个字所需的时间为 t 1 =T+(m=1)τ 而顺序方式存储器连续读取 m 个字所需时间为 t 2 =mt. 假设 q 为读取 m 个字的信息量, 则带宽为 W 1 =q/t 1 W 2 =q/t2 可见, 交叉存储器的带宽确实大大提高了 7. 简述 Cache 存储器的原理 特点, 并给出命中率的计算方法 : (1) 功能和特点 cache 是一种高速缓冲存储器, 是为了解决 CPU 和主存之间速度不匹配而采用的一项重要技术 cache 是介于 CPU 和主存之间的小容量存储器, 但存取速度比主存快 目前主存容量配置几十 MB 的情况下,cache 的典型值是几百 KB cache 能高速地向 CPU 提供指令和数据, 从而加快了程序的执行速度 从功能上看, 它是主存的缓冲存储器, 由高速的 SRAM 组成 为追求高速, 包括管理在内的全部功能由硬件实现, 因而对程序员是透明的 当前随着半导体器件集成度的进一步提高,cache 已放入到 CPU 中, 其工作速度接近于 CPU 的速度, 从而能组成两级以上的 cache 系统 (2) 原理 cache 除包含 SRAM 外, 还要有控制逻辑 若 cache 在 CPU 芯片外, 它的控制逻辑一般与主存控制逻辑合成在一起, 称为主存 /cache 控制器 ; 若 cache 在 CPU 内, 则由 CPU 提供它的控制逻辑 CPU 与 cache 之间的数据交换是以字为单位, 而 cache 与主存之间的数据交换是以块为单位 一个块由若干字组成, 是定长的 当 CPU 读取主存中一个字时, 便发出此字的内存地址到 cache 和主存 此时 cache 控制逻辑依据地址判断此字当前是否在 cache 中 : 若是, 此字立即传送给 CPU; 若非, 则用主存读周期把此字从主存读出送到 CPU, 与此同时, 把含有这个字的整个数据块从主存读出送到 cache 中 (3) 命中率

9 从 CPU 来看, 增加一个 cache 的目的, 就是在性能上使主存的平均读出时间尽可能接近 cache 的读出时间 为了达到这个目的, 在所有的存储器访问中由 cac he 满足 CPU 需要的部分应占很高的比例, 即 cache 的命中率应接近于 l 在一个程序执行期间, 设 N 表示 cache 完成存取的总次数,Nm 表示主存完成存取的总次数,h 定义为命中率, 则有 h=nc/(nc 十 Nc) 若 t c 表示命中时的 cac he 访问时间,tm 表示未命中时的主存访问时间,1 一 h 表示未命中率, 则 cache / 主存系统的平均访问时间 t m 为 : t a =h t c +(1 h)t m 我们追求的目标是, 以较小的硬件代价使 cache/ 主存系统的平均访问时间 ta 越接近 tc 越好 设 r=t m /t c 表示主存慢于 cache 的倍率,e 表示访问效率, 则有 e=t c/t a =t c /[ht c +(1 一 h)t m _]=1/[h+(1 一 h)r] 一 l/[r+(1 一 r)h] 由表达式看出, 为提高访问效率, 命中率 h 越接近 1 越好,r 值以 5~10 为宜, 不宜太大 命中率 h 与程序的行为 cache 的容量 组织方式 块的大小有关 8. 典型的数据寻址方式有哪些? 形成指令地址的方式, 称为指令寻址方式, 有顺序寻址和跳跃寻址两种, 由指令计数器来跟踪 形成操作数地址的方式, 称为数据寻址方式 操作数可放在专用寄存器 通用寄存器 内存和指令中 按操作数的物理位置不同, 有 RR 型和 R S 型 前者比后者执行的速度快 隐含寻址 : 这种类型的指令, 不是明显地给出操作数的地址, 而是在指令中隐含着操作数的地址 立即寻址 : 指令的地址字段指出的不是操作数的地址, 而是操作数本身, 这种寻址方式称为立即寻址 直接寻址 : 直接寻址是一种基本的寻址方法, 其特点是 : 在指令格式的地址字段中直接指出操作数在内存的地址 D 由于操作数的地址直接给出而不需要经过某种变换 有效地址 E=D 间接寻址 : 间接寻址是相对于直接寻址而言的, 在间接寻址的情况下, 指令地址字段中的形式地址 D 不是操作数的真正地址, 而是操作数地址的指示器, 或者说 D 单元的内容才是操作数的有效地址 有效地址 E=(D) 寄存器寻址方式 : 当操作数不放在内存中, 而是放在 CPU 的通用寄存器中时, 可采用寄存器寻址方式 显然, 此时指令中给出的操作数地址不是内存的地址单

10 元号, 而是通用寄存器的编号 指令结构中的 RR 型指令, 就是采用寄存器寻址方式的例子 有效地址 E=Ri 寄存器间接寻址方式 : 寄存器间接寻址方式与寄存器寻址方式的区别在于, 指令格式中的寄存器内容不是操作数, 而是操作数的地址, 该地址指明的操作数在内存中 有效地址 E=(Ri) 相对寻址 : 是把程序计数器 PC 的内容加上指令格式中的形式地址 D 而形成操作数的有效地址 程序计数器的内容就是当前指令的地址 因此, 所谓 相对 寻址, 就是相对于当前指令地址而言, 有效地址 E 一 (PC)+D 基值寻址 : 在基值寻址方式中将 CPU 中基值寄存器的内容, 加上指令格式中的形式地址而形成操作数的有效地址, 有效地址 E 一 ( 基值 R)+D 变址寻址方式与基值寻址方式计算有效地址的方法很相似, 它把 CPU 中某个变值寄存器的内容与偏移量 D 相加来形成操作数有效地址, 有效地址 E===( 变址 R) +D 块寻址方式 : 经常用在输入输出指令中, 以实现外存储器或外围设备同内存之间的数据块传送 块寻址方式在内存中还可用于数据块搬家 段寻址方式 : 微型机中采用段寻址方式 9. 指令有哪些分类? 典型的指令系统有哪些? 一台计算机中所有机器指令的集合, 称为这台计算机的指令系统 指令系统是表征一台计算机性能的重要因素, 它的格式与功能不仅直接影响到机器的硬件结构, 而且也影响到系统软件 不同机器的指令系统是各不相同的, 从指令的操作码功能来考虑, 一个较完善的指令系统, 应当包括数据传送类指令 算术运算类指令 逻辑运算类指令 程序控制类指令 输入输出类指令 字符串类指令 系统控制类指令 典型的指令系统有 CISC 和 RISC 两类 (1) 复杂指令集计算机 (CISC) 长期来, 计算机性能的提高往往是通过增加硬件的复杂性来获得 随着集成电路技术, 特别是 vlsi( 超大规模集成电路 ) 技术的迅速发展, 为了软件编程方便和提高程序的运行速度, 硬件工程师采用的办法是不断增加可实现复杂功能的指令和多种灵活的编址方式. 甚至某些指令可支持高级语言语句归类后的复杂操作, 至使硬件越来越复杂, 造价也相应提高 为实现复杂操作, 微处理器除向程序员提供类似各种寄存器和机器指令功能外, 还通过存于只读存储器 (ROM) 中的微程序来实现其极强的功能, 微处理在分析每一条指令之后执行一系列初级指令运算来

11 完成所需的功能, 这种设计的形式被称为复杂指令集计算机 (Complex Instruction Set Computer CISC) 结构 一般 CISC 计算机所含的指令数目至少 300 条以上, 有的甚至超过 500 条 (2) 精简指令集计算机 (RISC) 采用复杂指令系统的计算机有着较强的处理高级语言的能力. 这对提高计算机的性能是有益的. 但当计算机的设计沿着这条道路发展时. 有些人开始怀疑这种传统的做法 :IBM 公司设在纽约 Yorktown 的 Jhomas I.Wason 研究中心于 年组织力量研究指令系统的合理性问题 因为当时日趋庞杂的指令系统不但不易实现. 而且还可能降低系统性能 1979 年以帕特逊教授为首的一批科学家也开始在美国加州大学伯克莱分校开展这一研究 结果表明,CISC 存在许多缺点 首先, 在这种计算机中, 各种指令的使用率相差悬殊 : 一个典型程序的运算过程所使用的 80% 指令只占一个处理器指令系统的 20%, 事实上最频繁使用的指令是取 存和加这些最简单的指令, 所以长期致力于复杂指令系统的设计实际上是在设计一种难得在实践中用得上的指令系统的处理器 ; 同时复杂的指令系统必然带来结构的复杂性, 这不但增加了设计的时间与成本还容易造成设计失误 ; 此外, 尽管 VLSI 技术现在已达到很高的水平, 但也很难把 CISC 的全部硬件做在一个芯片上, 这也妨碍单片计算机的发展 ; 在 CISC 中, 许多复杂指令需要极复杂的操作, 这类指令多数是某种高级语言的直接翻版, 因而通用性差 ; 由于采用二级的微码执行方式, 它也降低那些被频繁调用的简单指令系统的运行速度 因而, 针对 CISC 的这些弊病, 帕特逊等人提出了精简指令的设想即指令系统应当只包含那些使用频率很高的少量指令, 并提供一些必要的指令以支持操作系统和高级语言 按照这个原则发展而成的计算机被称为精简指令集计算机 (Reduced Instruction Set Computer RISC) 结构, 简称 RISC 10.CISC 与 RISC 的区别是什么? Intel 公司 X86 为核心的 PC 系列正是基于 CISC 体系结构, 而 Apple 公司的 Macintosh 则是基于 RIS(: 体系结构,CISC 与 RISC 到底有何区别? 从硬件角度来看 CISC 处理的是不等长指令集, 它必须对不等长指令进行分割, 因此在执行单一指令的时候需要进行较多的处理工作 ; 而 RISC 执行的是等长精简指令集,CPU 在执行指令的时候速度较快且性能稳定, 因此在并行处理方面 R ISC 明显优于 CISC,RISC 可同时执行多条指令, 它可将一条指令分割成若干个

12 进程或线程, 交由多个处理器同时执行 另外, 由于 RISC 执行的是精简指令集, 所以它的制造工艺简单且成本低廉 从软件角度来看,CISC 运行的则是我们所熟识的 DOS windows 操作系统, 而且它拥有大量的应用程序, 因为全世界有 65% 以上的软件厂商都理为基于 CISC 体系结构的 PC 及其兼容机服务的, 像 Microsoft 就是其中的一家 ; 而 RISC 在此方面却显得有些势单力薄, 虽然在 RISVC 也可运行 DOS windows, 但是需要一个翻译过程, 所以运行速度要慢许多 目前 CISC 与 RISC 正在逐步走向融合,Pentium Pro Nx586 K5 就是一个最明显的例子, 它们的内核都是基于 RISC 体系结构的, 接受 CISC 指令后将其分解分类成 RISC 指令以便在遇一时间内能够执行多条指令 由此可见, 下一代的 C PU 将融合 CISC 与 RISC 两种技术, 从软件与硬件方面看二者会取长补短 11.CPU 的功能有哪些? CPU 对整个计算机系统的运行是极其重要的, 它具有如下四方面的基本功能 (1) 指令控制程序的顺序控制, 称为指令控制 由于程序是一个指令序列, 这些指令的相互顺序不能任意颠倒, 必须严格按程序规定的顺序进行, 因此, 保证机器按顺序执行程序是 CPU 的首要任务 (2) 操作控制一条指令的功能往往是由若干个操作信号的组合来实现的, 因此,CPU 管理并产生由内存取出的每条指令的操作信号, 把各种操作信号送往相应的部件, 从而控制这些部件按指令的要求进行动作 (3) 时间控制对各种操作实施时间上的定时, 称为时间控制 因为在计算机中, 各种指令的操作信号均受到时间的严格定时 另一方面, 一条指令的整个执行过程也受到时间的严格定时 只有这样, 计算机才能有条不紊地自动工作 (4) 数据加工所谓数据加工, 就是对数据进行算术运算和逻辑运算处理 完成数据的加工处理, 这是 CPU 的根本任务 因为, 原始信息只有经过加工处理后才能对人们有用 12.CPU 中有哪些主要的寄存器? 功能是什么? 各种计算机的 CPU 可能有这样或那样的不同, 但是在 CPU 中至少要有六类寄存器, 这些寄存器是 : 指令寄存器 (IR); 程序计数器 (PC); 地址寄存器 (AR); 缓冲寄存器 (DR); 累加寄存器 (AC); 状态条件寄存器 (PSW)

13 (1) 数据缓冲寄冲器 (DR) 用来暂时存放由内存储器读出的一条指令或一个数据字 ; 当向内存存人一条指令或一个数据字时, 也暂时将它们存放在数据缓冲寄存器中 缓冲寄存器的作用是 : 作为 CPU 和内存 外部设备之间信息传送的中转站 ; 补偿 CPU 和内存 外围设备之间在操作速度上的差别 ; 在单累加器结构的运算器中, 数据缓冲寄存器还可兼作为操作数寄存器 (2) 指令寄存器 (IR) 指令寄存器用来保存当前正在执行的一条指令 (3) 程序计数器 (PC) 为了保证程序能够连续地执行下去,CPU 必须具有某些手段来确定下一条指令的地址 而程序计数器正是起到这种作用, 所以通常又称为指令计数器 程序计数器的结构应当是具有寄存信息和计数两种功能的结构 (4) 地址寄存器 (AR) 地址寄存器用来保存当前 CPU 所访问的内存单元的地址 由于在内存和 CPU 之间存在着操作速度上的差别, 所以必须使用地址寄存器来保持地址信息, 直到内存的读 / 写操作完成为止 (5) 累加寄存器 (AC) 累加寄存器 AC 通常简称为累加器, 它是一个通用寄存器 其功能是 : 当运算器的算术逻辑单元 (ALU) 执行算术或逻辑运算时, 为 ALU 提供一个工作区 运算器中至少要有一个累加寄存器 (6) 状态条件寄存器 (PSW) 状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容 13. 什么是指令周期? 指令周期是取出并执行一条指令的时间 指令周期常常用若干个 CPU 周期数来表示,CPU 周期也称为机器周期 由于 CPU 内部的操作速度较快, 而 CPU 访问一次内存所花的时间较长, 因此通常用内存中读取一个指令字的最短时间来规定 CPU 周期 一条指令的取出阶段 ( 通常称为取指 ) 需要一个 CPU 周期时间, 而一个 CPU 周期时间又包含有若干个时钟周期 ( 通常称为节拍脉冲或 T 周期, 它是处理操作的最基本单位 ), 这些时钟周期的总和则规定了一个 CPU 周期的时间宽度 14. 简述计算机一条指令的操作过程

14 包括取指阶段和执行指令阶段 取出和执行任何一条指令所需的最短时间为两个 CPU 周期 就是说, 任何一条指令, 它的指令周期至少需要两个 CPU 周期, 而复杂一些的指令周期, 则需要更多的 CPU 周期 取指令阶段,CPU 完成三件事 : 从内存取出指令 ; 对程序计数器 PC 加 1, 以便为取下一条指令做好准备 ; 对指令操作码进行译码或测试, 以便确定进行什么操作 具体步骤是 : (1) 程序计数器 PC 的内容被装入地址寄存器 AR (2) 程序计数器内容加 1, 为取下一条指令做好准备 (3) 地址寄存器的内容被放到地址总线上 (4) 所选存储器单元的内容经过数据总线, 传送到数据缓冲寄存器 DR (5) 缓冲寄存器的内容传送到指令寄存器 IR (6) 指令寄存器中的操作码被译码或测试执行指令阶段 : 执行指令阶段因指令功能不同有所不同 15. 时序产生器的组成是什么? 有哪些控制方式? 时序产生器由时钟源 环形脉冲发生器 节拍脉冲和读写时序译码逻辑 启停控制逻辑等部分组成 控制不同操作序列时序信号的方法称为控制器的控制方式 常用的有同步控制 异步控制 联合控制三种方式 (1) 同步控制方式任何情况下, 已定的指令执行时所需的机器周期数和时钟周期数都是固定不变的, 称为同步控制方式 (2) 异步控制方式每条指令 每个操作控制信号需要多少时间就占用多少时间 这意味着每条指令的指令周期可由多少不等的机器周期数组成 ; 也可以是当控制器发出某一操作控制信号后, 等待执行部件完成操作后发回 回答 信号, 再开始新的操作 (3) 联合控制方式此为同步控制和异步控制相结合的方式 一种情况是, 大部分操作序列安排在固定的机器周期中, 对某些时间难以确定的操作则以执行部件的 回答 信号作为本次操作的结束 16. 硬布线控制的方法和原理是什么? 硬布线控制器是早期设计计算机的一种方法 硬布线控制器是将控制部件做成产生专门固定时序控制信号的逻辑电路, 产生各种控制信号, 因而又称为组合逻辑控制器 这种逻辑电路以使用最少元件和取得最高操作速度为设计目标, 因

15 为该逻辑电路由门电路和触发器构成的复杂树型网络, 所以称为硬布线控制器 如图 2.3 所示 图 2.3 硬布线控制器结构原理方框图一旦控制部件构成后, 这种控制部件不能改变, 除非重新设计和物理上对它重新布线, 否则要想增加新的控制功能是不可能的 硬布线控制器是计算机中最复杂的逻辑部件之一 当执行不同的机器指令时, 通过激活一系列彼此很不相同的控制信号来实现对指令的解释, 其结果使得控制器很复杂 结构上的这种缺陷使得硬布线控制器的设计和高度非常复杂且代价很大 正因为如此, 硬布线控制器被微程序控制器所取代 但是, 在同样的半导体工艺条件下, 硬布线控制器速度要比微程序控制的快, 随着新一代机器及 VLSI 技术的发展与不断进步, 硬布线逻辑设计思想又得到了重视, 现代新型计算机体系结构如 RISC 中多采用硬布线控制逻辑 硬布线控制器主要由组合逻辑网络 指令寄存器和指令译码器 节拍电位 / 节拍脉冲发主器等部分组成, 硬布线控制器的结构方框图如图 2.3 所示 其中组合逻辑网络产生计算饥所需的全部操作命令, 是控制器的核心 组合逻辑网络的输入信号来源有 3 个 : 1) 来自指令操作码译码器的输出 I1~Im, 译码器每根输出线表示一条指令, 译码器的输出反映出当前正在执行的指令 ; 2) 来自执行部件的反馈信息 B1~Bj; 3) 来自时序产生器的时序信号, 包括节拍电位信号 M1~Mi 和节拍脉冲信号 T1~ Tk 其中节拍电位信号就是机器周期(CPU 周期 ) 信号, 节拍脉冲信号是时钟周期

16 信号 组合逻辑网络 N 的输出信号就是微操作控制信号 C1~Cn, 用来对执行部件进行控制 另有一些信号则根据条件变量来改变时序发生器的计数顺序, 以便跳过某些状态, 从而可以缩短指令周期 硬布线控制器的基本原理, 归纳起来可叙述为 : 某一微操作控制信号 C 是指令操作码译码器输出 Im 时序信号( 节拍电位 Mi, 节拍脉冲 Tk) 和状态条件信号 B j 的逻辑函数, 其数学描述为 :C=f(Im,Mi,Tk,Bj) 控制信号 C 是用门电路 触发器等许多器件采用布尔代数方法来设计实现的 当机器加电工作时, 某一操作控制信号 C 在某条特定指令和状态条件下, 在某一操作的特定节拍电位和节拍脉冲时间间隔中起作用, 从而激活这条控制信号线, 对执行部件实施控制 显然, 从指令流程图出发, 就可以一个不漏地确定在指令周期中各个时刻必须激活的所有操作控制信号 例如, 对引起一次主存读操作的控制信号 C3 来说, 当节拍电位 MI=I, 取指令时被激活 ; 而节拍电位 M 4=1,3 条指令 (LDA,ADD,AND) 取操作数时也被激活, 此时指令译码器的 L DA,ADD,AND 输出均为 1, 因此 C3 的逻辑表达式可由下式确定 : C3=M1+M4(LDA+ADD+AND) 一般来说, 还要考虑节拍脉冲和状态条件的约束, 所以每一控制信号 C 可以由以下形式的布尔代数表达式来确定 : 与微程序控制相比, 硬布线控制的速度较快 其原因是微程序控制中每条微指令都要从控存中读取一次, 影响了速度, 而硬布线控制主要取决于电路延迟 因此, 近年来在某些超高速新型计算机结构中, 又选用了硬布线控制器或与微程序控制器混合使用 17. 什么是微指令和微程序? 微程序控制器的原理和特点是什么? (1) 微指令的结构控制器通过一条条控制线向执行部件发出各种控制命令, 我们把这些控制命令叫做微命令 而执行部件接受微命令所执行的操作叫做微操作 在系统的一个基本状态周期 ( 又称机器周期 ) 中, 一组实现一定操作功能的微命令的组合, 构成一条微指令 一条微指令的有效持续时间是系统的一个基本周期, 它表示从 ROM 中读出微指令与执行这条微指令的时间总和 当从 ROM 中读出下一条微指令后, 当前的这条微指令即失效 一条微指令中包含若干个微命令, 它们分头并行地控制执行部件进行相应的微操作 微指令除给出微命令信息外, 还应给出测试判别信息 一旦出现此信息, 执行这条微指令时要对系统的有关标志进行测试, 从而实现控制算法流程图中出现的条

17 件分支 微指令中还包含一个下一地址字段, 该字段将指明 ROM 中下一条微指 令的地址 具体如图 2.4 所示 图 2.4 微指令结构图上图示出了微指令的典型结构 长条框内的符号 表示一个二进制位 (bit) 其中微命令字段给出执行部件的控制信号 : 编码为 1, 表示有微命令, 编码为 0 表示无微命令 测试判别字段和下一地址字段一起实现顺序控制 : 当测试判别字段无效时 ( 编码为 0), 下址字段信息即是下条微指令的地址 ; 当判别测试字段有效时 ( 其中一个 X 编码为 1), 根据执行部件反馈线上的标志信息对下址字段信息进行修改, 修改好的地址即为下条微指令的地址 (2) 微程序微程序是由若干条微指令组成的序列 在计算机中, 一条机器指令的功能可由若干条指令组成的微程序来解释和执行 在一般数字系统中, 微程序相当于前述的 ASM 流程图, 也就是将控制器的控制算法变成了微程序流程图, 并用 EPROM 来实现 微程序概念的引入, 使大型复杂数字系统控制器的设计发生了革命性的变化 因为微程序技术可代替硬件布线的控制技术, 即由门电路和触发器等组成的硬件网络可被存有控制代码的 EPRO M 存储器所取代 (3) 机器指令与微指令的关系一条机器指令对应一个微程序, 这个微程序是由若干条微指令序列组成的 因此, 一条机器指令的功能是由若干条微指令组成的序列来实现的 简言之, 一条机器指令所完成的操作划分成若干条微指令来完成, 由微指令进行解释和执行 从指令与微指令, 程序与微程序, 地址与微地址的一一对应关系来看, 前者与内存储器有关, 后者与控制存储器有关 (4) 微程序控制的基本思想微程序控制技术可代替直接由硬件连线的控制技术 由于微程序控制方法规整性好, 灵活方便, 通用性强, 因此在大型复杂的数字系统设计中广泛应用, 成为控制器的主流设计方法

18 微程序控制的基本思想, 就是仿照通常的解题程序的方法, 把所有的控制命令信号汇集在一起编码成所谓的微指令, 再由微指令组成微程序, 存放在一个 EPRO M 里 系统运行时, 一条又一条地读出这些微指令, 产生执行部件所需要的各种控制信号, 从而驱动执行部件进行所规定的操作 (5) 微程序控制器的组成微程序控制器的结构与微指令的格式密切相关 下图 2.5 是微程序控制器的结构框图 它由控制存储器 微地址寄存器 微命令寄存器和地址转移逻辑几部分组成 微地址寄存器和微命令寄存器两者的总长度即为一条微指令的长度, 二者合在一起称为微指令寄存器 图 2.5 微程序控制器的架构框图 1 控制存储器 (PON) ROM 中存放微程序, 也就是全部的微指令 ROM 的容量取决于微指令的总数 假如控制器需要 128 条微指令, 则微地址寄存器长度为 7 位 ROM 的字长取决于微指令长度 如果微指令为 32 位, 则 ROM 的字长就是 32 位 实际应用中 ROM 可采用 EPROM 或 E2PROM EAROM, 用户写入和修改微程序比较方便 2 微命令寄存器微命令寄存器暂存由控制存储器中读出的当前微指令中控制字段与测试判别字段信息, 可由 8D 寄存器组成 3 微地址寄存器微地址寄存器暂存由控制存储器读出的当前微指令的下址字段信息 它可由带 R D SD 强置端的 D 触发器组成 其中时钟端和 D 端配合用做 ROM 的读出打入, 用 SD 进行下址修改

19 4 地址转移逻辑微指令由 ROM 读出后直接给出下一条微指令的地址, 这个地址就放在微地址寄存器中 址读出下条微指令 地址转移逻辑是一个组合逻辑电路, 其输入是当前微指令的判别测试字段 Pi 执行部件反馈的 状态条件 及时间因素丁 T4 5 控制时序信号上图中标明了一个基本机器周期中的控制时序信号 例如用上一周期的 T4 时间按微地址寄存器内容从 ROM 中读一条微指令, 经过一段时间后被读出, 用当前周期的 T1 时间打入到微指令寄存器 T2 T3 时间用来控制执行部件进行操作 T4 时间修改微地址寄存器内容并读出下一条微指令 18. 比较硬布线控制器与微程序控制器硬布线控制器与微程序控制器相比较, 除在操作控制信号的形成上有较大的区别外, 其他没有本质的区别 对于实现相同的一条指令, 不管是采用硬布线控制还是采用微程序控制技术, 都可以采用多种逻辑设计方案, 导致了各种不同的控制器在具体实现方法和手段上的区别和性能差异 硬布线控制与微程序控制的主要区别可归纳为如下方面 : (1) 实现方式微程序控制器的控制功能是在存放微程序存储器和存放当前正在执行的微指令的寄存器直接控 ;MT 实现的, 而硬布线控制的功能则由逻辑门组合实现 微程序控制器的电路比较规整, 各条指令信号的差别集中在控制存储器的内容上 因此, 无论是增加或修改指令都只要增加或修改控制存储器内容即可, 若控制存储器是 ROM, 则要更换芯片, 在设计阶段可以先用 RAM 或 EPROM 来实现, 验证正确后或成批生产时, 再用 ROM 代替 硬布线控制器的控制信号先用逻辑式列出, 经化简后用电路来实现, 因此, 显得零乱复杂, 当需要修改指令或增加指令时就必须重新设计电路, 非常麻烦而且有时甚至无法改变 因此, 微操作控制取代了硬布线控制并得到了广泛应用, 尤其是指令复杂的计算机, 一般都采用微程序来实现控制功能 (2) 性能方面在同样的半导体工艺条件下, 微程序控制的速度比硬布线控制的速度低, 因为执行每条微程序指令都要从控制存储器中读取, 影响了速度 ; 而硬布线控制逻辑主要取决于电路延时, 因而在超高速机器中, 对影响速度的关键部分如核心部件 C

20 PU, 往往采用硬布线逻辑实现 近年来, 在一些新型计算机系统中, 例如,RI SC( 精简指令系统计算机 ) 中, 一般都选用硬布线逻辑电路 19. 阐述计算机并行处理形式和流水线的分类计算机自诞生到现在, 人们追求的目标之一是很高的运算速度, 因此, 并行处理技术便成为计算机发展的主流 广义地讲, 并行性有着两种含义 : 一是同时性, 指两个以上事件在同一时刻发生 ; 二是并发性, 指两个以上事件在同一时间间隔内发生 计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段, 概括起来, 主要有 3 种形式 : 时间并行 ; 空间并行和时间并行 + 空间并行 (1) 时间并行指时间重叠, 在并行性概念中引入时间因素, 让多个处理过程在时间上相互错开, 轮流重叠地使用同一套硬件设备的各个部分, 以加快硬件周转而赢得速度 时间并行性概念的实现方式就是采用流水处理部件 这是一种非常经济而实用的并行技术, 能保证计算机系统具有较高的性能价格比 目前的高性能微型机几乎无一例外地使用了流水技术 (2) 空间并行指资源重复, 在并行性概念中引入空问因素, 以 数量取胜 为原则来大幅度提高计算机的处理速度 大规模和超大规模集成电路的迅速发展为空间并行技术带来了巨大生机, 因而成为目前实现并行处理的一个主要途径 空间并行技术主要体现在多处理器系统和多计算机系统 但是在单处理器系统中也得到了广泛应用 (3) 时间并行 + 空间并行指时间重叠和资源重复的综合应用, 既采用时间并行性又采用空间并行性 例如, 奔腾 CPU 采用了超标量流水技术, 在一个机器周期中同时执行两条指令, 因而既具有时间并行性, 又具有空间并行性 显然, 这种并行技术带来的高速效益是最好的 (4) 流水线流水计算机中,CPU 按流水线方式组织, 通常由三部分组成 : 指令部件 指令队列 执行部件 这 3 个功能部件可以组成一个 3 级流水线 计算机的流水处理过程非常类似于工厂中的流水装配线 为了实现流水, 首先把输入的任务 ( 或过程 ) 分割为一系列子任务, 并使各子任务能在流水线的各个阶段并发地执行 当

21 任务连续不断地输入流水线时, 在流水线的输出端便连续不断地吐出执行结果, 从而实现了子任务级的并行性 流水线有以下 3 种分类 1 指令流水线指指令步骤的并行 将指令流的处理过程划分为取指令 译码 执行 写回等几个并行处理的过程段 目前, 几乎所有的高性能计算机都采用了指令流水线 2 算术流水线指运算操作步骤的并行 如流水加法器 流水乘法器 流水除法等 现代计算机中已广泛采用了流水的算术运算器 3 处理机流水线又称为宏流水线, 是指程序步骤的并行 由一串级联的处理机构成流水线的各个过程段, 每台处理机负责某一特定的任务 数据流从第一台处理机输入, 经处理后被送入与第二台处理机相连的缓冲存储器中 第二台处理机从该存储器中取出数据进行处理, 然后传送给第三台处理机, 如此串联下去 随着高档微处理芯片的出现, 构造处理机流水线将变得容易了 处理机流水线应用在多机系统中 20. 有哪些总线? 任何一个微处理器都要与一定数量的部件和外围设备连接, 但如果将各部件和每一种外围设备都分别用一组线路与 CPU 直接连接, 那么连线将会错综复杂, 甚至难以实现 为了简化硬件电路设计 简化系统结构, 常用一组线路, 配置以适当的接口电路, 与各部件和外围设备连接, 这组共用的连接线路被称为总线 采用总线结构便于部件和设备的扩充, 尤其制定了统一的总线标准则容易使不同设备间实现互连 1) 按相对于 CPU 或其他芯片的位置, 总线一般有内部总线 系统总线和外部总线 内部总线是微机内部各外围芯片与处理器之间的总线, 用于芯片一级的互连 ; 而系统总线是微机中各插件板与系统板之间的总线, 用于插件板一级的互连 ; 外部总线则是微机和外部设备之间的总线, 微机作为一种设备, 通过该总线和其他设备进行信息与数据交换, 它用于设备一级的互连 2) 按总线功能来划分又可分为地址总线 数据总线 控制总线三类, 我们通常所说的总线都包括上述三个组成部分 地址总线 (ABus) 用来传送地址信息, 数据总线 (DBus) 用来传送数据信息, 控制总线 (CBus) 用来传送各种控制信号 3) 按其功用来划分主要有局部总线 系统总线 通信总线 3 种类型 局部总线是在传统的 ISA 总线和 CPU 总线之间增加的一级总线或管理层, 它的出现是由于电脑软硬件功能的不断发展, 系统原有的 ISA/EISA 等已远远不能适应系统高

22 传输能力的要求, 而成为整个系统的主要瓶颈 局部总线主要可分为三种 : 专用局部总线 VI 总线 (VESA Local Bus) PCI(Peripheral Component Interconnect:) 总线 前两种已被淘汰 系统总线是电脑系统内部各部件 ( 插板 ) 之间进行连接和传输信息的一组信号线等 而通信总线是系统之间或微机系统与设备之间进行通信的一组信号线 4) 各种总线有 :I2C,SPI,SCI,ISA,EISA,VESA,PCI,Compact PCI,RS- 232-C,RS-485 IEEE-488,USB,PCI Express,AGP,AMR,CNR,ACR,I EEEl394 等 5) 决定总线性能的主要有总线时钟频率 ( 总线的工作频率, 单位 MHz), 总线宽度 ( 数据总线的位数, 单位为 bit 位 ) 和总线传输速率 ( 总线带宽, 在总线上每秒钟传输的最大字节数 MB/s, 每秒处理多少兆字节 ) 它们的相关计算公式为: 传输速率一总线时钟频率 总线宽度 /8 21. 阐述典型总线的特点 (1)ISA EISA ISA 总线又称 AT 总线, 是在 PC/AT 微机上所配备的扩展系统总线 最早的 PC 总线是 IBM 公司 1981 年在 PC/XT 电脑采用的系统总线, 它基于 8 bit 的 8088 处理器, 被称为 PC 总线或者 PC/XT 总线 在 1984 年的时候,IB M 推出基于 16-bitIntel 处理器的 PC/AT 电脑, 系统总线也相应的扩展为 16 bit, 并被称呼为 PC/AT 总线 PC/AT 的扩展总线系统设计的最大速度为 8 MHz, 比 PC/XT 总线几乎快了近一倍, 而最佳的数据传输率达 20 MB/s 不过 80286CPU 的执行速度更快, 因此要增加额外的等待周期, 方能使扩展总线与 CPU 之间进行数据传输 为了充分地发挥 的优良性能, 同时又要最大限度地与 PC/AT 总线兼容,ISA 总线在原 XT 总线的基础上, 又增加了一个 3 6 脚的扩展槽, 将数据总线扩展为 16 位, 地址总线扩展为 24 位, 将中断的数目从 8 个扩充到 15 个, 并提供了中断共享功能, 而 DMA 通道也由 4 个扩充到 8 个 为了开发与 IBM PC 兼容的外围设备, 行业内便逐渐确立了以 IBM PC 总线规范为基础的 ISA( 工业标准架构 :Industry Standard Architecture) 总线 ISA 是 8/16 bit 的系统总线, 最大传输速率仅为 8 MB/s, 但允许多个 CPU 共享系统资源 由于兼容性好, 它在上个世纪 80 年代是被最广泛采用的系统总线, 不过它的弱点也是显而易见的, 比如传输速率过低 CPU 占用率高 占用硬件中断资源等 后来在 PC 98 规范中, 就开始放弃了 ISA 总线, 而 Intel 从 i810 芯片组开始, 也不再提供对 ISA 接口的支持

23 在 1988 年, 康柏 惠普等 9 个厂商协同把 ISA 扩展到 32-bit, 这就是著名的 EI SA (Extended ISA, 扩展 ISA) 总线 EISA 总线的工作频率仍旧仅有 8 MHz, 并且与 8/16 bit 的 ISA 总线完全兼容, 由于是 32-bit 总线的缘故, 带宽提高了一倍, 达到了 32 MB/s 可惜的是,EISA 仍旧由于速度有限 并且成本过高, 在还没成为标准总线之前, 在 20 世纪 90 年代初的时候, 就被 PCI 总线取代了 除了一些特殊工业使用以外,ISA 已经不再使用了, 而且现在的主板都不带 ISA 接口 甚至在一些设备要用上 ISA 时, 系统生产商也不对消费者提及 ISA 总线 这个被遗忘的术语, 而称呼它为 旧式总线 (Legacy Bus) 尽管 ISA 已经几乎没人使用了, 但以它为基础的其他总线依然被应用 PC/104, 一种派生自 ISA 的扩展接口, 目前仍被用于工业和嵌入式系统, 这种接口利用与 ISA 相同的信号传输线连接不同的连接器 IPC 总线在现在的一些主板上取代 ISA 总线, 连接一些老式的 I/O 设备 ; 尽管物理层上与传统的 ISA 有区别, 但是一般软件都会把 IPC 看成是 ISA, 因此一些 ISA 的缺陷依然存在, 比如 16 M B 的 DMA 寻址极限 (2)PCI PCI 即外设组件互连标准 (Peripheral Component Interconnection), 一种由英特尔 (I ntel) 公司 1991 年推出的用于定义局部总线的标准 此标准允许在计算机内安装多达 10 个遵从 PCI 标准的扩展卡 最早提出的 PCI 总线工作在 33 MHz 频率之下, 传输带宽达到 133 MB/s(33 MHz*32 bit/s), 基本上满足了当时处理器的发展需要 随着对更高性能的要求,1993 年又提出了 64 bit 的 PCI 总线, 后来又提出把 PCI 总线的频率提升到 66 MHz 目前广泛采用的是 32 一 bit 33 MH z 的 PCI 总线,64 bit 的 PCI 插槽更多是应用于服务器产品 从结构上看,PCI 是在 CPU 和原来的系统总线之间插入的一级总线, 具体由一个桥接电路实现对这一层的管理, 并实现上下之间的接口以协调数据的传送 管理器提供信号缓冲, 能在高时钟频率下保持高性能, 社和为显卡, 声卡, 网卡,MODEM 等设备提供连接接口, 工作频率为 33 MHz/66 MHz PCI 总线系统要求有一个 PCI 控制卡, 它必须安装在一个 PCI 插槽内 这种插槽是目前主板带有最多数量的插槽类型, 在当前流行的台式机主板上,ATX 结构的主板一般带有 5~6 个 PCI 插槽, 而小一点的 MATX 主板也都带有 2~3 个 P CI 插槽 根据实现方式不同,PCI 控制器可以与 CPU 一次交换 32 位或 64 位数据, 它允许智能 PCI 辅助适配器利用一种总线主控技术与 CPU 并行地执行任务 PCI 允许多路复用技术, 即允许一个以上的电子信号同时存在于总线之上

24 由于 PCI 总线只有 133 MB/s 的带宽, 对声卡 网卡 视频卡等绝大多数输入 / 输出设备显得绰绰有余, 但对性能日益强大的显卡则无法满足其需求 Intel 在 2001 年春季的 IDF 上, 正式公布了旨在取代 PCI 总线的第三代 I/O 技术, 该规范由 Intel 支持的 AWG(Arapahoe Working Group) 负责制定 2002 年 4 月 1 7 日,AWG 正式宣布 3GIO1.0 规范草稿制定完毕, 并移交 PCI-SIG(PCI 特别兴趣小组,PCI-Special Interest:Group) 进行审核 开始的时候大家都以为它会被命名为 Serial PCI( 受到串行 ATA 的影响 ), 但最后却被正式命名为 PCI Express,Express 意思是高速 特别快的意思 2002 年 7 月 23 日,PCI-SIG 正式公布了 PCI Expressl.0 规范, 并于 2007 年初推出 2.0 规范 (Spec2.O), 将传输率由 PCI Expressl.1 的 2.5 GB/s 提升到 5 GB/s (3)AGP AGP 全称为加速图形接口 (Accelerated Graphics Port),1996 年由 Intel 提出, 是在 66 MHz PCI Revision2.1 规范上建立起来的一种显卡专用接口 推出原因使视频处理器与系统主内存直接相连, 避免了经过 PCI 总线而造成的系统瓶颈, 增加 3D 图形数据传输速度 这样系统主内存可以与视频芯片共享, 在显存不足的情况下, 调用系统主内存用于存储纹理 AGP 可把帧缓冲内存更有效地使用, 除 3D 绘图外,2D 绘图的表现也得以加强 AGP 又分为 AGP1X AGP2X AGP4X AGP8X,AGP Pro 则是 AGP 的改进型, 它使工作站级主板也能利用 AGP 的加速性能, 其电力需求较大, 长度也比标准的 AGP 卡为长 该种显卡多用于电脑辅助设计的绘图加速上 直至 2004 年, 新版本 AGP 的资料传输量为早期版本的 2 至 8 倍, 现有版本如下 : AGP2x: 使用 32-bit 传输通道, 时脉 66 MHz, 透过双泵增至 133 MHz, 资料传输量为每秒 533 MB, 信号电压与 AGPlx 相同 AGP 4x: 使用 32-hit 传输通道, 时脉 66 MHz, 透过四泵增至 266 MHz, 资料传输量为每秒 1066 MB, 信号电压 1.5 V AGP 8x: 使用 32-bit 传输通道, 时脉 66 MHz, 透过八泵增至 533 MHz, 资料传输量为每秒 2133 MB, 信号电压 0.8 V AGP 通常会被视为电脑总线的一种, 但这样的分法严格来说是错误的, 因为一组总线可容许多个设备共享, 而 AGP 却不是, 不能多个插槽共享一组总线 一些主机版设有多条独立的 AGP 插槽, 现时 AGP 正逐渐被 PCI-E 所取代 (4)PCI Express

25 PCI Express, 简称 PCIe 或称 PCI Ex, 沿用了现有的 PCI 编程概念及通讯标准, 是新一代的总线接口, 而采用此类接口的显卡产品, 从 2004 年下半年开始已经全面面世 早在 2()01 年的春季 英特尔开发者论坛 上, 英特尔公司就提出了要用新一代的技术取代 PCI 总线和多种芯片的内部连接, 并称之为第三代 I/0 总线技术 随后在 2001 年底, 包括 Intel AMD DELL IBM 在内的 20 多家业界主导公司开始起草新技术的规范, 并在 2002 年完成, 对其正式命名为 PCI Express PCI Express 仅应用于内部互连 由于 PCI Express 是基于现有的 PCI 系统, 只需修改物理层而无须修改软件就可将现有 PCI 系统转换为 PCI Express PCI Ex press 拥有更快的速率, 以取代几乎全部现有的内部总线 ( 包括 AGP 和 PCI) Int el 希望将来能用一个 PCI Express 控制器和所有外设交流, 取代现有的南桥 / 北桥方案 PCI Express 采用了目前业内流行的点对点串行连接, 比起 PCI 以及更早期的计算机总线的共享并行架构, 每个设备都有自己的专用连接, 不需要向整个总线请求带宽, 而且可以把数据传输率提高到一个很高的频率, 达到 PCI 所不能提供的高带宽 相对于传统 PCI 总线在单一时间周期内只能实现单向传输,PCI Expre ss 的双单工连接能提供更高的传输速率和质量, 它们之间的差异跟半双工和全双工类似 PCI Express 的接口根据总线位宽不同而有所差异, 包括 1X 4X 8X 以及 16X (2X 模式将用于内部接口而非插槽模式 ) 较短的 PCI Express 卡可以插入较长的 PCI Express 插槽中使用 PCI Express 接口能够支持热拔插, 这也是个不小的飞跃 PCI Express 卡支持的三种电压分别为十 3.3 V 3.3 Vaux 以及 +12 V PCI Express x16 是专有显不卡所设计的, 用于取代 AGP 接口, 能够提供上行 下行 2 4 GB/s 的带宽, 远远超过 AGP 8X 的 2.1 GB/s 的带宽 16x 的最大提供功率达到了 70 W, 比 AGP 8X 接口有了很大的提高 基本可以满足未来中高端显卡的需求 PCI Express 最大的意义在于它的通用性, 不仅可以让它用于南桥和其他设备的连接, 卫可以延伸到芯片组间的连接, 甚至也可以用于连接图形芯片, 这样, 整个 I/O 系统重新统一起来, 将更进一步简化计算机系统, 增加计算机的可移植性和模块化 在 2005 年,PCI Express 已近乎成为新的个人电脑主板标准 (5)RS232,RS422,RS485

26 RS-232-C 标准最初是远程通信连接数据终端设备 DTE(Data Terminal Equipment) 与数据通信设备 DCE(Data Communication Equipment) 而制定的 因此这个标准的制定, 并未考虑计算机系统的应用要求 但目前它又广泛地被借来用于计算机 ( 更准确地说, 是计算机接口 ) 与终端或外设之间的近端连接标准 显然, 这个标准的有些规定及和计算机系统是不一致的, 甚至是相矛盾的 有了对这种背景的了解, 我们对 RS-232C 标准与计算机不兼容的地方就不难理解了 RS-232C 标准中所提到的 发送 和 接收, 都是站在 DTE 立场上, 而不是站在 DCE 的立场来定义的 由于在计算机系统中, 往往是 CPU 和 I/O 设备之间传送信息, 两者都是 DTE, 因此双方都能发送和接收 1RS 一 232 一 C RS-232 一 C 是美国电子工业协会 EIA(E1ectronic Industry Association) 制定的一种串行物理接口标准 RS 是英文 推荐标准 的缩写,232 为标识号,C 表示修改次数 RS-232-C 总线标准设有 25 条信号线, 包括一个主通道和一个辅助通道 在多数情况下主要使用主通道, 对于一般双工通信, 仅需几条信号线就可实现, 如一条发送线 一条接收线及一条地线 RS-232 一 C 标准规定的数据传输速率为每秒 , 波特 RS-232-c 标准规定, 驱动器允许有 2500 pf 的电容负载, 通信距离将受此电容限制, 例如, 采用 150 pf/m 的通信电缆时, 最大通信距离为 15 m; 若每米电缆的电容量减小, 通信距离可以增加 传输距离短的另一原因是 RS-232 属单端信号传送, 存在共地噪声和不能抑制共模干扰等问题, 因此一般用于 20 m 以内的通信 2RS-485 RS-485 总线, 在要求通信距离为几十米到上千米时, 广泛采用 RS-485 串行总线 RS-485 采用平衡发送和差分接收, 因此具有抑制共模干扰的能力 加上总线收发器具有高灵敏度, 能检测低至 200 mv 的电压, 故传输信号能在千米以外得到恢复 Rs-485 采用半双工工作方式, 任何时候只能有一点处于发送状态, 因此, 发送电路须由使能信号加以控制 RS-485 用于多点互连时非常方便, 可以省掉许多信号线 应用 RS-485 可以联网构成分布式系统, 其允许最多并联 32 台驱动器和 32 台接收器 由于 RS-232-c 接口标准出现较早, 难免有不足之处, 主要有以下四点 :

27 I. 接口的信号电平值较高, 易损坏接口电路的芯片, 又因为与 TTL 电平不兼容故需使用电平转换电路方能与 TTL 电路连接 Ⅱ. 传输速率较低, 在异步传输时, 波特率为 20 Kbps 叭接口使用一根信号线和一根信号返回线而构成共地的传输形式, 这种共地传输容易产生共模干扰, 所以抗噪声干扰性弱 Ⅳ. 传输距离有限, 最大传输距离标准值为 50 英尺, 实际上也只能用在 50 米左右 针对 RS-232-C 的不足, 于是就不断出现了一些新的接口标准,.RS--485 就是其中之一, 它有以下特点 : 工.RS 485 的电气特性 : 逻辑 1 以两线问的电压差为十 (2 6)V 表示 ; 逻辑 o 以两线间的电压差为 (2 6)V 表示 接口信号电平比 RS 232-C 降低了, 就不易损坏接口电路的芯片, 且该电平与 TTL 电平兼容, 可方便与 TTL 电路连接 Ⅱ.RS 一 485 的数据最高传输速率为 10 Mbps. Ⅲ.RS 一 485 接口是采用平衡驱动器和差分接收器的组合, 抗共模干能力增强, 即抗噪声干扰性好 Ⅳ.RS 一 485 接口的最大传输距离标准值为 4000 英尺, 实际上可达 3000 米, 另外 RS-232-C 接口在总线上只允许连接 1 个收发器, 即单站能力 而 RS-485 接口在总线上是允许连接多达 128 个收发器 即具有多站能力, 这样用户可以利用单一的 RS-485 接口方便地建立起设备网络 因 RS-485 接口具有良好的抗噪声干扰性, 长的传输距离和多站能力等优点就使其成为首选的串行接口 因为 RS485 接口组成的半双工网络, 一般只需二根连线, 所以 RS485 接口均采用屏蔽双绞线传输 RS485 接口连接器采用 DB-9 的 9 芯插头座, 与智能终端 RS485 接口采用 DB-9( 孔 ), 与键盘连接的键盘接口 RS48 5 采用 DB-9( 针 ) 3RS 一 422 RS422 总线,RS485 和 RS422 电路原理基本相同, 都是以差动方式发送和接受, 不需要数字地线 差动工作是同速率条件下传输距离远的根本原因, 这正是二者与 RS232 的根本区别, 因为 RS232 是单端输入输出, 双工工作时至少需要数字地线 发送线和接受线三条线 ( 异步传输 ), 还可以加其他控制线完成同步等功能 RS422 通过两对双绞线可以全双工工作收发互不影响, 而 RS485 只能半双工工作, 发收不能

28 同时进行, 但它只需要一对双绞线 RS422 和 RS485 在 19 Kpbs 下能传输 1200 米 (6)IEEEl394 IEEEl394 是一种串行接口标准, 它允许把电脑 电脑外部设备 各种家电非常简单地连接在一起 IEEEl394 的原型是运行在 Apple Mac 电脑上的 Fire Wire( 火线 ), 由 IEEE 采用并且重新进行了规范 它定义了数据的传输协议及连接系统, 可用较低的成本达到较高的性能, 以增强电脑与硬盘 打印机 扫描仪等外设, 以及与数码相机 DVD 播放机 视频电话等消费性电子产品的连接能力 由于要求相应的外部设备也具有 IEEEl394 接口功能才能连接到 1394 总线上, 所以, 直到 1995 年,Sony 推出的数码摄像机加上了 1394 接口后, 它才真正引起人们的广泛注意 采用 1394 接口的数码摄像机可以毫无延迟地编辑处理影像 声音数据, 其性能得到了增强 数码相机 DVD 播放机和一般消费性家电产品, 如 VCR HDTV 音响等都可以利用 1394 接口来互相连接 电脑的外部设备, 例如硬盘 光驱 打印机 扫描仪等, 也可利用 1394 接口来传输数据 机外总线将改变当前电脑本身拥有众多附加插卡 连接线的现状, 它把各种外设和各种家用电器连接起来 IEEEl394 有以下特点 : I. 采用 级联 方式连接各外部设备 1394 在一个端口上最多可以连接 63 个设备, 设备间采用树形或菊花链结构 设备间电缆的最大长度是 4.5 米, 采用树形结构时可达 16 层, 从主机到最末端外设总长可达 72 米 Ⅱ. 能够向被连接的设备提供电源 1394 的连接电缆 (cable) 中共有六条芯线 其中两条线为电源线, 可向被连接的设备提供电源 ; 其他四条线被包装成两对双绞线, 用来传输信号 电源的电压范围是 8~40 V 直流电压, 最大电流 1.5 A 像数码相机等一些低功耗设备可以从总线电缆内部取得动力, 而不必为每一台设备配置独立的供电系统 由于 1394 能够向设备提供电源, 即使设备断电或者出现故障也不影响整个网络的运转 Ⅲ. 采用基于内存的地址编码, 具有高速传输能力总线采用 64 位地址, 将资源看做寄存器和内存单元, 可以按照 CPU 与内存的传输速率进行读写操作, 因此, 具有高速传输能力 1394 总线的数据传输率最高可达 400 Mbps, 因此, 可以适用于各种高速设备 Ⅳ. 采用对等结构 (Peer to Peer)

29 任何两个支持 1394 的设备可以直接连接, 不需要通过电脑控制, 例如在电脑关闭的情况下, 仍可以将 DVD 播放机与数字电视机连接, 直接播放光盘节目 V. 安装方便且容易使用, 允许热插拔, 可即插即用, 不必关机即可随时动态配置外部设备 增加或拆除某外设后,1394 会自动调整拓扑结构, 重设整个外设的网络状态 (7)USB 1994 年, 英特尔 康柏 Digital IBM 微软 NEC 北电等七家世界著名的计算机和通信公司成立了 USB(Universal Serial Bus, 通用串行总线 ) 论坛, 历时近两年形成了统一意见, 于 1995 年 11 月正式制定出 USB0.9 通用串行总线规范, 并在 1997 年开始有真正符合 USB 技术标准的外设出现 USBl.1 是目前推出的在支持 USB 的计算机与外设上普遍采用的标准 1999 年初, 在英特尔开发者论坛大会上, 与会者介绍了 USB2.0 规范, 该规范的支持者除了原有的康柏 英特尔 微软和 NEC 四家成员外, 还增加了惠普 朗讯和飞利浦三家新成员 US B2.0 向下兼容 USBl.1, 数据的传输率将达到 120 Mbps~240 Mbps, 同时支寺宽带数字摄像设备及下一代扫描仪 打印机及存储设备 目前普遍采用的 US Bl.1 主要应用在中低速外部设备上, 它提供的传输速度有低速 1.5 Mbps 和全速 12 Mbps 两种, 低速支持低速设备, 如显示器 调制解调器 键盘 鼠标 扫描仪 打印机 光驱 磁带机 软驱等 ; 全速将支持大范围的多媒体设备 USB 的主要特点如下 : I. 使用方便使用 USB 接口可以连接多个不同的设备, 支持热插拔 在软件方面, 为 USB 设计的驱动程序和应用软件可以自动启动, 无需用户干预 usb 设备也不涉及 IR Q 冲突等问题, 它单独使用自己的保留中断, 不会同其他设备争用 PC 机有限的资源, 为用户省去了硬件配置的烦恼 USB 设备能真正做到即插即用 Ⅱ. 速度加快快速性能是 USB 技术的突出特点之一 USB 接口的最高传输率目前可达 12 Mb ps. 比串口快了整整 100 倍, 比并口也快了十几倍 今后 USB 的速度还将提高到 100 Mbps 以上 Ⅲ. 连接灵活 USB 接口支持多个不同设备的串行连接, 一个 USB 接口理论上可以连接 127 个 USB 设备 连接方式也十分灵活, 既可以使用串行连接, 也可以使用中枢转接头 (Hub), 把多个设备连接在一起, 再同 PU 机的 USB 口相接 在 USB 方式下,

30 所有的外设都在机箱外连接, 不必打开机箱 ; 允许外设热插拔, 而不必关闭主机电源 USB 采用 级联 方式, 即每个 USB 设备用一个 USB 插头连接到一个外设的 USB 插座上, 而其本身又提供一个 USB 插座供下一个 USB 外设连接用 通过这种类似菊花链式的连接, 一个 USB 控制器可以连接多达 127 个外设, 而每个外设间距离 ( 线缆长度 ) 可达 5 米 USB 还能智能识别 USB 链上外围设备的接人或拆卸 Ⅳ. 独立供电普遍使用串口 并口的设备都需要单独的供电系统, 而 USB 设备则不需要, 因为 USB 接口提供了内置电源 USB 电源能向低压设备提供 5 V 的电源, 因此, 新的设备就不需要专门的交流电源了, 从而降低了这些设备的成本, 并提高了性价比 V. 支持多媒体 USB 提供了对电话的两路数据支持, 可支持异步以及等时数据传输, 使电话可与 PC 集成, 共享语音邮件及其他特性 USB 还具有高保真音频 由于 USB 音频信息生成于计算机外, 因而减少了电子噪音干扰声音质量的机会, 从而使音频系统具有更高的保真度 USB 和 IEEEl394 在功能和设计思想上有许多相似的地方, 但是它们的传输速率不同, 因而适用范围也不同 从目前情况看,PC97 标准已经纳入了 USB 规范, 新的芯片组都支持 USB, 并且越来越多的外设都支持 USB 22. 列举基本输入输出方式, 并说明其各自特点输入输出系统的发展大致分为五种方式, 即程序控制的输入输出方式 ( 程序查询方式 ) 中断方式,DMA 方式 通道方式和 I/O 处理机等 5 种方式 程序查询方式和程序中断方式适用于数据传输率比较低的外部设备, 而 DMA 方式 通道方式和 I/O 处理机方式适用于数据传输率比较高的设备 目前, 小型机和微型机大都采用程序查询方式 程序中断方式和 DMA 方式 通道方式 I /O 处理机方式大都用在中 大型计算机中 为方便, 把通道方式和 I/O 处理机方式视为一种方式 (1) 程序查询方式程序查询方式又叫程序控制 I/O 方式 在这种方式中, 数据在 CPU 和外部设备之间的传送完全靠程序控制, 是在 CPU 主动控制下进行的, 当输入 / 输出时, CPU 暂停执行主程序, 转去执行输入 / 输出的服务程序, 根据服务程序中的 I /O 指令进行数据传送 这是一种最简单 最经济的输入 / 输出方式, 它只需很

31 少的硬件, 因此几乎所有的机器都具有程序查询方式, 特别是在微 小型机中, 常用程序查询方式来实现低速设备的输入输出管理 (2) 程序中断方式 中断 概念的提出, 是计算机系统结构设计中的一个重大变革 在程序中断方式中, 某一外设的数据准备就绪后, 它 主动 向 CPU 发请求中断的信号, 请求 CPU 暂时中断目前的工作而进行数据交换 当 CPU 响应这个中断时, 便暂停运行主程序, 并自动转移到该设备的中断服务程序 当中断服务程序结束以后, CPU 又回到原来的主程序 其原理和调用子程序相仿, 不过, 这里要求转移到中断服务子程序的请求是由外部设备发出的 中断方式特别适合于随机出现的服务 (3)DMA 方式直接访问内存 DMA 方式, 是一种完全由硬件执行 I/O 交换的工作方式 在这种方式中,DMA 控制器从 CPU 中完全接管对总线的控制, 数据交换不经过 CP U, 而直接在内存储器和 I/O 设备之间进行 DMA 方式一般用于高速地传送成组的数据 DMA 控制器将向内存发出地址和控制信号 修改地址 对传送的字的个数计数, 并且以中断方式向 CPU 报告传送操作的结束 DMA 方式的主要优点是速度快 由于 CPU 根本不参加传送操作, 因此就省去了 CPU 取指令 取数 送数等操作 在数据传送过程中, 也不像中断方式那样, 要进行保存现场 恢复现场之类的工作 内存地址修改 传送字个数的计数等, 也不是由软件实现, 而是由硬件线路直接实现的 (4) 通道方式 DMA 控制器的出现已经减轻了 CPU 对数据输入输出的控制, 使得 CPU 的效率有显著的提高 而通道的出现则进一步提高了 CPU 的效率 这是因为通道是一个具有特殊功能的处理器, 它有自己的指令和程序专门负责数据输入输出的传输控制, 而 CPU 将 传输控制 的功能下放给通道后只负责 数据处理 功能 这样, 通道与 CPU 分时使用内存, 实现了 CPU 内部运算与 I/O 设备的并行工作 23. 常用的直接存储器访问 (DMA) 方式有哪几种? 它们的工作原理和主要优缺点各是什么? 常用的 DMA 方式有如下三种 : (1) 周期窃取方式

32 在每一条指令执行结束时,CPU 测试有没有 DMA 服务申请, 如果有, 则 CPU 进入一个 DMA 周期 在 DMA 周期中借用 CPU 完成上面所列出的 DMA 工作流程 包括数据和主存地址的传送, 交换个数计数器中的内容减 l, 主存地址的增值及一些测试判断等 周期窃取方式的优点是硬件结构很简单, 比较容易实现 缺点是在数据输入或输出过理中实际上占用了 CPU 的时间 (2) 直接存取方式 DMA 控制器的数据传送申请直接发往主存储器 在得到主存储器的响应之后, 整个 DMA 工作流程全部在 DMA 控制器中用硬件完成 直接存取方式的优点是数据输入或输出过程没有占用 CPU 的时间 缺点是硬件结构很复杂, 成本较高 (3) 数据块传送方式在设备控制器中设置一个比较大的数据缓冲存储器, 一般要能够存放下一个数据块 据交换以数据块为单位, 并采用程序中断方式进行 数据块传送方式实际上并不是 DMA 方式, 只是它在每次中断输入输出过程中是以数据块为单位获得或发送数据的 24. 从一个中断源发出服务请求, 到这个中断服务请求全部处理完成, 程序返回到中断点所经过的过程称为中断处理过程 在一次完整的中断处理过程中, 主要做哪些工作? 其中, 哪些必须用硬件实现? 哪些必须用软件实现? 哪些既可以用硬件实现也可以用软件实现? 在一次完整的中断处理过程中, 主要做以下工作 : (1) 判断现行指令执行结束, 且没有更紧急的服务请求 ; (2) 关 CPU 中断,CPU 不能再响应其他任何中断源的中断服务请求 ; (3) 撤销设备的中断服务请求, 如果这个中断源的中断请求不撤销的话, 那么在 C PU 开中断后, 它必然将再次请求中断服务 ; (4) 保存硬件现场, 主要指保存处理机状态字 PSW 及堆栈指针 SP 等中的内容 ; (5) 识别中断源 ; (6) 改变设备的屏蔽状态 ; (7) 转向中断服务程序人口, 一般还要在中断服务程序中通过软件才能找到具体中断源的中断服务程序入口 ; (8) 保存软件现场, 主要指保存将要被中断服务程序破坏的通用寄存器中的内容等 ; (9) 开 CPU 中断,CPU 可以响应其他更高级中断源的中断服务请求, 中断源之间可实现中断嵌套 ;

33 (10) 中断服务 ; (11) 关 CPU 中断,CPU 不响应任何中断源的中断服务请求 在下一次开 CPU 中断之前, 正在运行的程序不允许被中断 ; (12) 恢复软件现场, 恢复被中断服务程序破坏的通用寄存器中的内容等 ; (13) 恢复屏蔽状态 ; (14) 恢复硬件现场, 包括恢复处理机状态字 PSW 及堆栈指针 SP 等中的内容等, 准备返回中断点 ; (15) 开 CPU 中断, 如果用硬件实现, 这条指令必须延迟执行, 要在程序回到中断点之后才能实际打开 CPU 的中断 ; (16) 返回到中断点 其中 保存中断点 和 转向中断服务程序入口 这两个功能是必须用硬件来实现的 中断服务 和 返回到中断点 这两个功能必须用软件来实现 其他功能既可以用软件又可以用硬件实现 25. 中断屏蔽的作用和实现方法是什么? 设置中断屏蔽有如下 3 个用处 : (1) 在中断优先级已经由硬件确定了的情况下, 改变中断源的中断服务顺序 (2) 决定设备是否采用中断方式工作 (3) 在多处理机系统中, 可以通过中断屏蔽, 把对外围设备的输入输出服务工作分配到各个处理机中中断屏蔽的实现方法主要有两种 : (1) 每个或每级中断源设置一个中断屏蔽位的方法中断屏蔽位可以分布在各个中断源中, 也可以集中在处理机中 在为每个中断源或每级中断源设置一个中断屏蔽位的方法中, 中断优先级实际上只在处理机响应中断源的中断服务请求时使用, 即在所有请求中断服务的中断源中选择出一个优先级最高的中断源首先为它服务 而处理机在执行中断源的中断服务程序时, 并没有优先级的区分 (2) 改变处理机优先级方法中断优先级不仅在处理机响应中断源的中断服务请求时使用, 而且为每个中断源的中断服务程序也赋予同样的中断优先级 正常工作的情况, 在各个中断源的处理机状态字中设置的中断优先级应该与这个中断源本身的硬件中断优先级相同 这时, 处理机响应中断源的中断服务请求和完成中断服务的过程将严格按照中断源的硬件中断优先级进行 如果要改变中断源的中断服务顺序, 即在有多个中断

34 源同时请求中断服务时, 让某些硬件中断优先级较低的中断源先得到处理机的服务, 可以通过修改相关中断源的处理机状态字来实现 26. 根据多台外围设备共享通道的不同情况, 可将通道分为哪几种类型? 各种类型的通道的工作原理是什么? (1) 字节多路通道字节多路通道 (Byte Multiplexer Channel) 是一种简单的共享通道, 主要为多台低速或中速的外围设备服务 字节多路通道采用分时方式工作, 依靠它与 CPU 之间的高速数据通路分时为多台设备服务 字节多路通道包含有多个子通道, 每个子通道连接一个设备控制器 每个子通道最少需要有一个字节缓冲寄存器, 一个状态 / 控制寄存器以及指明固定地址的少量硬件 当通道在逻辑上与某一台设备连接时, 就根据主存数据缓冲区地址访问主存储器, 读出或写入一个字节, 并将交换字节个数减 1, 将主存数据缓冲区地址增量至下一个数据的地址 在这些工作都完成之后, 就将通道与该设备在逻辑上断开 (2) 选择通道选择通道 (selector Channel) 在一段时间内单独为一台外围设备服务, 但在不同的时间内仍可以选择不同的设备 一旦选中某一设备, 通道就进入 忙 状态, 直到该设备的数据传输工作全部结束为止 选择通道可以认为是只有一个以成组方式工作的子通道, 只有一套完整的硬件, 它逐个为几台物理上连接的高速外围设备服务 (3) 数组多路通道数组多路通道每次选择一个高速设备后传送一个数据块 ( 对于磁盘和磁带等磁表面存储器, 数据块大小通常为 512 个字节 ), 并轮流为多台外围设备服务 数组多路通道可以被看做是以成组方式工作的高速多路通道 27. 试述静态互连网络和动态互连网络的概念以及各自特点静态互连网络是指在各结点间有专用的连接通路, 且在运行中不能改变的网络 在静态互连网络中, 每一个开关元件固定地与一个结点相连, 建立该结点与邻近结点之间的连接通路, 直接实现两结点之间的通信 这种网络比较适合于构造通信模式可预测或可用静态连接实现的计算机 动态互连网络设置有源开关, 因而可根据需要借助控制信号对连接通路加以重新组合, 实现所要求的通信模式 28. 并行处理机从结构上可以分为哪几类?

35 并行处理机从结构上可以分为分布式存储器结构和共享式存储器结构 分布式存储器结构的 SIMD 计算机包含重复设置的多个同样的处理单元 PE, 通过数据寻径网络以一定方式互相连接 每个 PE 有各自的本地存储器 LM 在统一的阵列控制部件作用下, 实现并行操作 共享式存储器结构是一种集中设置存储器的方案 共享的多体并行存储器 SM 通过对准网络与各处理单元 PE 相连 29. 并行处理机与流水线向量处理机各有什么优缺点? SIMD 计算机利用大量处理单元对向量所包含的各个分量同时进行运算, 与流水线向量处理机相比,SIMD 计算机依靠的并行措施是资源重复, 而不是时间重叠 ; 而且它的每个处理单元要担负多种处理功能, 其效率比多个单功能流水线部件要低一些 所以, 只有在硬件价格大幅度下降, 加上系统结构的不断改进,SIMD 计算机才具有较好的性能价格比 但是, 要论提高运算速度,SIMD 计算机主要依靠增多处理单元的个数, 与流水线处理机主要依靠缩短时钟周期相比, 其提高速度的潜力要大得多 ; 如果有很好的互连网络相配合, 则多处理单元的功能和灵活性将会更强一些 流水线的向量处理机处理短向量时, 流水线建立和排空时间的比例加大 ; 而在 SIMD 计算机中, 短向量对速度的影响较小 SIMD 计算机基本上是一台向量处理专用计算机 流水线向量处理机接到主机上是为了执行主机的一些有关操作或子程序, 以此分担主机的部分功能, 从而提高主机的有效运算速度, 它们还不能被认为是系统的主体 30.MIMD 处理机与 SIMD 处理机相比有哪些特点? (1)MIMD 处理机有多个控制器, 至少有多个指令部件, 用以对各个 PE 实现单独的控制, 而又相互协调配合 (2)MIMD 多处理机的外围设备要能够被多个 PE 分别调用, 因而要通过互连网络转接, 而不像并行处理机的外围设备那样统一访问主存储器进行程序和数组的有规则的传送 (3) 并行处理机由于主要完成数组向量运算, 它的 PE 和 MM 之间的数据交往是比较有规则的, 存储器访问的地址变换功能下不必要求太高, 因而互连网络的作用主要放在数据对准上, 可以做得比较简单, 但是, 多处理机由于互连网络必须满足各个 PE 随机地访问主存储器的要求, 所以, 连接模式 频带和路径选择等问题都要复杂得多 存储映射部件对每一个 PE 也是必需的