L7 Cache I

Size: px

Start display at page:

Download "L7 Cache I"

逸蛙茅
5 years ago
Views:

1 Lecture 9: Cache I 高速缓冲存储器 (Cache) 1

2 高速缓冲存储器 (Cache) 什么是程序访问的局部化特性具有 Cache 机制的 CPU 的基本访存过程 Cache 和主存之间的映射方式直接映射 / 全相联映射 / 组相联映射 cache 容量和块大小的选择 Cache 替换算法 cache-friendly 的程序 Cache 的写策略 Write Back 和 Write Through Cache 失靶处理 Cache 性能评估

3 What we want in a memory 到目前为止, 已经了解到有以下几种存储器 : Reg,SRAM,DRAM, Hard Disk,Tape and 光盘等 1KB 1MB 1GB 100GB 100GB 1ns 2ns 10ns 10ms 1ns 问题 : 你认为哪一种最适合做计算机的存储器呢? 单独用某一种存储器, 都不能满足我们的需要! 采用分层存储结构来构建计算机的存储体系!

4 计算机中存储器的层次结构典型存取时间 1ns(0.5~1cycle) 寄存器内存储器典型容量 <1KB 2ns(1~3cycle) cache 1MB 10ns(10~100cycle) 主存 (RAM 和 ROM) 256MB~1GB 10ms (10~100c) 10 s 外存储器 ( 软盘硬盘硬盘光盘 ) 后备存储器 ( 磁带库光盘库 ) 外存储器 40GB~200GB 10TB~100TB 给出的时间和容量会随时间变化, 但数量级相对关系不变

5 计算机中存储器的层次结构分析 : 速度越快, 成本越高为提高性能 / 价格, 组成一个层状塔式结构, 取长补短, 协调工作工作过程 : 1)CPU 运行时, 需要的操作数大部分来自寄存器 2) 如需要从 ( 向 ) 存储器中取 ( 存 ) 数据时, 先访问 cache, 如在, 取自 cache 3) 如操作数不在 cache, 则访问 RAM, 如在 RAM 中, 则取自 RAM 4) 如操作数不在 RAM, 则访问硬盘, 操作数从硬盘中读出 RAM cache

6 五层金字塔形分层系统从上到下的特点 : 1. 每位价格降低 2. 容量增大 3. 存取时间增大 4. 访问频度降低回顾 : 传统存储器分级体系结构传统结构 Traditional Memory Hierarchy

7 开辟一部分内存区, 用作 Disk Cache, 用于存放将被送到磁盘上的数据引入 Disk Cache 的好处 : (1) 写盘时按簇进行, 以避免频繁地小块数据写盘 (2) 有些中间结果数据现代存储器分级体系结构在写回盘之前可被快速地再次使用 Contemporary Memory Hierarchy ( 现代结构 )

8 层次化存储器结构 (Memory Hierarchy) To CPU From CPU Upper Level Memory Block X Lower Level Memory Block Y 数据总是在相邻两层之间复制传送 Upper Level: 上层更靠 CPU Lower Level: 下层更远离 CPU Block: 最小传送单位是一个定长块, 互为副本基于程序访问问题 : 为什么这种层次化结构是有效的? 局部化特点! 时间局部性 (Temporal Locality) 含义 : 刚被访问过的单元很可能不久又被访问做法 : 让最近被访问过的信息保留在靠近 CPU 的存储器中空间局部性 (Spatial Locality) 含义 : 刚被访问过的单元的邻近单元很可能不久被访问做法 : 将刚被访问过的单元的邻近单元调到靠近 CPU 的存储器中

9 加快访存速度措施之三 : 引入 Cache 大量典型程序的运行情况分析结果表明在较短时间间隔内, 程序产生的地址往往集中在一个很小范围内这种现象称为程序访问的局部性程序具有访问局部性特征的原因指令 : 指令按序存放, 地址连续, 循环程序段或子程序段重复执行数据 : 连续存放, 数组元素重复按序访问程序访问局部性分为空间局部性和时间局部性基于程序访问的局部性使访存要求能快速得到响应在 CPU 和主存之间设置一个快速小容量的存储器, 其中总是存放最活跃 ( 被频繁访问 ) 的程序块和数据, 由于程序访问的局部性特征, 大多数情况下,CPU 能直接从这个高速缓存中取得指令和数据, 而不必访问主存这个高速缓存就是位于主存和 CPU 之间的 Cache! SKIP

10 Typical Memory Reference Patterns 下面用一个例子来说明!

11 程序的局部性原理举例 1 高级语言源程序对应的汇编语言程序 sum = 0; for (i = 0; i < n; i++) sum += a[i]; *v = sum; I0: sum <-- 0 I1: ap <-- A A 是数组 a 的起始地址 I2: i <-- 0 I3: if (i >= n) goto done I4: loop: t <-- (ap) 数组元素 a[i] 的值 I5: sum <-- sum + t 累计在 sum 中 I6: ap <-- ap + 4 计算下算下个数组个数组元素地址 I7: i <-- i + 1 I8: if (i < n) goto loop I9: done: V <-- sum 累计结计结果保存至地址 v 主存的布局 : 0x0FC 0x100 0x104 0x108 0x10C 0x110 0x114 0x400 0x404 0x408 0x40C 0x410 0x414 I0 I1 I2 I3 I4 I5 I6 a[0] a[1] a[2] a[3] a[4] a[5] 指令A 数据每条指令 4 个字节 ; 每个数组元素 4 字节指令和数组元素在内存中均连续存放 sum, ap,i, t 均为通用寄存器 ;A,V 为内存地址 0x7A4 V

12 程序的局部性原理举例 1 sum = 0; 问题 : 指令和数据的时间局部性和空间局部性各自体现在哪里? 指令 : 0x0FC(I0) 0x108(I3) 0x10C(I4) 0x11C(I8) 0x120(I9) 数据 : 只有数组在主存中 : 0x400 0x404 0x408 0x40C 0x7A4 数组元素按顺序存放, 也按顺序访问, 所以, 空间局部性好 ; 每个数组元素都被访问 1 次, 所以没有时间局部性循环 n 次若 n 足够大, 则在一段时间内一直在局部区域内执行指令, 故循环内指令的时间局部性好 ; 按顺序执行, 故程序的空间局部性好! for (i = 0; i < n; i++) sum += a[i]; *v = sum; 主存的布局 : 0x0FC 0x100 0x104 0x108 0x10C 0x110 0x114 0x400 0x404 0x408 0x40C 0x410 0x414 0x7A4 I0 I1 I2 I3 I4 I5 I6 a[0] a[1] a[2] a[3] a[4] a[5] A 数V 指令据

13 程序的局部性原理举例 2 以下哪个对数组 A 引用的空间局部性更好? 时间局部性呢? 变量 sum 的空间局部性和时间局部性如何? 对于指令来说,for 循环体的空间局部性和时间局部性如何? 程序段 A: int sumarrayrows(int A[M][N]) { int i, j, sum=0; for (i=0; i<m, i++) for (j=0; j<n, j++) sum+=a[i][j]; return sum; } 程序段 B: int sumarraycols(int A[M][N]) { int i, j, sum=0; for (j=0; j<n, j++) for (i=0; i<m, i++) sum+=a[i][j]; return sum; } 0x0FC 0x100 for 循环体 0x17C 0x180 0x184 0x400 0x404 0xc00 0xc04 M=N=2048 时主存的布局 : I1 I2 I33 I34 I35 A[0][0] A[0][1] A[0][2047] A[1][0] A[1][1] 假定数组在存储器中按行优先顺序存放 A sum 指令数据

14 程序的局部性原理举例 2 程序段 A 的时间局部性和空间局部性分析 (1) 数组 A: 访问顺序为 A[0][0], A[0][1],, A[0][2047]; A[1][0], A[1][1],,A[1][2047];, 与存放顺序一致, 故空间局部性好! 因为每个 A[i][j] 只被访问一次, 故时间局部性差! (2) 变量 sum: 单个变量不考虑空间局部性 ; 每次循环都要访问 sum, 所以其时间局部性较好! (3) for 循环体 : 循环体内指令按序连续存放, 所以空间局部性好! 循环体被连续重复执行 2048x2048 次, 所以时间局部性好! 0x0FC 0x100 for 循环体 0x17C 0x180 0x184 0x400 0x404 0xc00 0xc04 I1 I2 I33 I34 I35 A[0][0] A[0][1] A[0][2047] A[1][0] A[1][1] 指令A 数据sum 实际上优化的编译器使循环中的 sum 分配在寄存器中, 最后才写回存储器!

15 程序的局部性原理举例 2 程序段 B 的时间局部性和空间局部性分析 (1) 数组 A: 访问顺序为 A[0][0], A[1][0],, A[2047][0]; A[0][1], A[1][1],,A[2047][1];, 与存放顺序不一致, 每次跳过 2048 个单元, 若交换单位小于 2KB, 则没有空间局部性! ( 时间局部性差, 同程序 A) (2) 变量 sum:( 同程序 A ) (3) for 循环体 :( 同程序 A) 实际运行结果 (2GHz Intel Pentium 4): 程序 A:59,393,288 时钟周期程序 B:1,277,877,876 时钟周期 0x0FC 0x100 for 循环体 0x17C 0x180 0x184 0x400 0x404 0xc00 0xc04 I1 I2 I33 I34 I35 A[0][0] A[0][1] A[0][2047] A[1][0] A[1][1] 程序 A 比程序 B 快 21.5 倍!! BACK A sum 指令数据

16 Cache( 高速缓存 ) 是什么样的? Cache 是一种小容量高速缓冲存储器, 它由 SRAM 组成 Cache 直接制作在 CPU 芯片内, 速度几乎与 CPU 一样快程序运行时,CPU 使用的一部分数据 / 指令会预先成批拷贝在 Cache 中,Cache 的内容是主存储器中部分内容的映象当 CPU 需要从内存读 ( 写 ) 数据或指令时, 先检查 Cache, 若有, 就直接从 Cache 中读取, 而不用访问主存储器数据访问过程 : 主存储器 10 4 主存中的信息按块送到 Cache 中 Cache 存储器

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63>

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63> 第三章 Q3 1 1. 省略了 I/O 操作的复杂逻辑, 易实现, 耗费低 ; 2. 可以利用丰富的内存寻址模式实现灵活的 I/O 操作 Q3 2 假设存储单元 ds1 处寄存器地址为 0x2000, 代码如下 #define ds1 0x2000 while ( *ds1 == 0 ) ; Q3 3 假设设备 (dev1) 中有两个寄存器 ds1 和 dd1,dev1 的地址为 0x1000,ds1