第七章中断

Size: px

Start display at page:

Download "第七章中断"

郦莫
5 years ago
Views:

1 计算机组成原理总结图说 COD

2 计算科学 (Computing)

3 计算机组成 :how computers work 硬盘电源导线和电缆软驱内存扩展槽扩展卡主板微处理器 (CPU)

4 各种外设接口, 包括 : 键盘鼠标显示器 USB 声卡网卡并行口等 CPU 风扇支架 PCI 扩展槽 IDE 内存 CPU 硬条插盘接插槽槽口华硕 P4S533-MX 主板

5 现代计算机系统

6 PC 机中的总线

7 PC 机中的存储器

8 计算机系统的虚拟机

9 课程内容外围部件系统总线 ( 总线性能总线结构总线控制 ) 存储器 ( 主存储器高速缓存辅助存储器 ) 输入输出系统 (I/O 接口 I/O 控制方式外设 peripheral device) 中央处理器 (CPU) 计算机的运算方法指令系统 CPU 的结构控制单元设计

10 计算机组成原理总线共享, 竞争, 同步

11 三总线

12 同步通信方式通信双方由统一时标控制数据传送称为同步通信时标通常由 CPU 的总线控制部件发出, 送到总线上的所有部件 ; 也可以由每个部件各自的时序发生器发出, 但是必须有总线控制部件发出的时钟信号对它们进行同步对于读命令, 其传输周期为 : T 1 : 主模块发地址 T 2 : 主模块发读命令 T 3 : 从模块提供数据 T 4 : 主模块撤销读命令时钟地址读命令总线读周期 T 1 T 2 T 3 T 4 数据 data

13 计算机组成原理存储系统内存,Cache, 辅存组织, 地址空间, 与 CPU 通信

14 存储系统

16 访存过程

17 Set-Associative Mapping 作用映射关系读写过程替换策略

18 外存 : 硬盘

20 虚存 : 地址空间映射

21 计算机组成原理 I/O 接口 ( 端口 ) 程序控制, 中断,DMA

23 程序中断方式接口电路的基本组成 ( 分布式 ) 23

24 编码键盘原理图启动 6 位计数器时钟发生器暂停 3-8 译码器 8 8 键盘单稳清译码器中断触发器 ROM /CS 延时 /RD 地址译码输出中断请求 CPU 要点 : ROM 中存储各个按键的字符码 (ASCII) 计数器循环计数扫描键盘得到当前按键的位置码按键按下时停止计数, 并产生中断请求,CPU 读字符码 24

25 计算机组成原理指令系统 ISA 程序员可见的计算机属性指令字格式, 寻址方式, 指令类型 CISC,RISC,VLIW

26 MIPS 指令格式 100 余条指令 (Hennessy 中 33 条 ), 共 32 个通用寄存器指令格式 : 定长 32 位 R-type:arithmetic instruction I-type:data transfer, arithmetic instruction( 如 addi) J-type:branch instruction(conditional & unconditional) R-type op(6 bits) rs(5 bits) rt(5 bits) rd(5 bits) shamt(5 bits) funct(6 bits) I-type op(6 bits) rs(5 bits) rt(5 bits) addr/immediate(16 bits) J-type op(6 bits) rs(5 bits) rt(5 bits) op(6 bits) addr(26 bits) addr(16 bits) llxx@ustc.edu.cn 26

27 MIPS 寻址模式 addressing mode 1. I m m e d i a t e a d d r e s s i n g o p r s r t I m m e d i a t e 立即寻址寄存器寻址 :R-type 2. R e g i s t e r a d d r e s s i n g o p r s r t r d... f u n c t R e g i s t e r s R e g i s t e r 基址寻址 :I-type PC 相对寻址 3. B a s e a d d r e s s i n g o p r s r t R e g i s t e r A d d r e s s + M e m o r y B y t e H a l f w o r d W o r d 伪直接寻址 (pseudodirect addressing) 注意 : 字长 32 位 4. P C - r e l a t i v e a d d r e s s i n g o p r s r t P C A d d r e s s + M e m o r y W o r d 26 位形式地址左移 2 位 ( 字对准 ), 与 PC 的高 4 位拼接 5. P s e u d o d i r e c t a d d r e s s i n g o p A d d r e s s P C M e m o r y W o r d llxx@ustc.edu.cn 27

28 ISA:RISC 的理论基础 ( Rules of thumb )

29 计算机组成原理 CPU 数据通路, 控制器,ALU 指令周期, 机器周期微操作

30 CPU 的组成按功能部件划分运算器 (ALU) 寄存器 ( 寄存器堆 ) 控制器 ( 含中断控制 ) 系统总线接口 MMU L1 CACHE 等按数据流数据通路 (datapath) : 各种寄存器和运算器控制器 : 组合电路控制逻辑微程序控制器 ALU REG CTRL BUS INTERFACE MEMORY CONTROLER llxx@ustc.edu.cn 30

31 CPU 设计

32 控制单元 (CU) 的功能 ($9.2) 在时钟控制下, 产生完成各个微操作所需的控制信号 CU 的外特性输入输出时钟节拍指令寄存器 (IR) 的 op 域标志 : 指示 CPU 的当前状态中断 DMA 等外部控制信号微操作控制信号总线控制信号 ( 访存 I/O 控制等 ) 控制单元的外特性 llxx@ustc.edu.cn 32

33 A 模型的控制 C 13 C 2 C 1 M D R M A R C 5 C 9 C 10 PC C 0 clk IR CU C 3 C 4 flag C C C 7 ACC C C 6 8 ALU ALUop C 0~13 ALUop 因为 IR=MDR, 故省略了 IR->MAR 的路径 llxx@ustc.edu.cn 33

34 时序 : 同步异步工作时钟频率

35 多级时序系统指令周期 =n 个机器周期机器周期 =n 个节拍 ( 状态 ) 节拍 =n 个时钟周期 (clk) llxx@ustc.edu.cn 35

36 ( O p = ' L W ') ( O p = ' J ') 多周期实现的控制逻辑 2 3 M e m o r y a d d r e s s c o m p u t a t i o n 4 A L U S r c A = 1 A L U S r c B = 0 0 A L U O p = 0 0 M e m R e a d I o r D = 1 M e m o r y a c c e s s R e g W r i t e M e m t o R e g = 1 R e g D s t = 0 5 W r i t e - b a c k s t e p S t a r t M e m W r i t e I o r D = 1 M e m o r y a c c e s s I n s t r u c t i o n f e t c h 0 M e m R e a d A L U S r c A = 0 I o r D = 0 I R W r i t e A L U S r c B = 01 A L U O p = 00 P C W r i t e P C S o u r c e = 00 6 E x e c u t i o n A L U S r c A = 1 A L U S r c B = 0 0 A L U O p = 1 0 O v e r f l o w B r a n c h c o m p l e t i o n 8 A L U S r c A = 1 A L U S r c B = 00 A L U O p = 01 P C W r i t e C o n d P C S o u r c e = 01 I n s t r u c t i o n d e c o d e / R e g i s t e r f e t c h 1 9 A L U S r c A = 0 A L U S r c B = 1 1 A L U O p = 0 0 J u m p c o m p l e t i o n P C W r i t e P C S o u r c e = R - t y p e c o m p l e t i o n I n t C a u s e = 1 11 C a u s e W r i t e 10 R e g D s t = 1 R e g W r i t e M e m t o R e g = 0 O v e r f l o w A L U S r c A = 0 A L U S r c B = 01 A L U O p = 01 E P C W r i t e P C W r i t e P C S o u r c e = 11 I n t C a u s e = 0 C a u s e W r i t e A L U S r c A = 0 A L U S r c B = 0 1 A L U O p = 0 1 E P C W r i t e P C W r i t e P C S o u r c e = 1 1 llxx@ustc.edu.cn 36

37 MEM/WB 数据存储器通用寄存器组符号位扩展 ALU PC =0? ADD 存储器分之结果 M U X 1 M U X 2 M U X 3 M U X 4 IR A B Imm IR[rs] IR[rt] MEM/WB.IR NPC NPC IR cond ALUo B IR LMD ALUo IR EX/MEM ID/EX IF/ID 指令指令流水线

38 data hazard(raw)

39 数据定向技术 (forwarding,bypassing) C1 C2 C3 C4 C5 C6 C7 C8 ADD MEM REG ALU MEM REG SUB MEM REG ALU MEM REG AND MEM REG ALU MEM REG 指令 MEM REG ALU MEM REG 消除 RAW 方法一 : 检测数据相关 ( 互锁,INTERLOCK), 前推方法二 : 禁止生成此类指令序列编译器 ( 静态指令调度 ), 动态调度 llxx@ustc.edu.cn 39

40 各段产生的异常及处理 :MIPS 的策略保持流水线的异常标记直到提交点 (M 段 ) 早期流水段的异常抑制后来的异常提交点处引入外部异常 ( 抑制其他异常 ) 如果提交点有异常, 则更新 cause 和 EPC, 清除所有流水段, 回复 PC 值到 fetch 段

41 I n s t r u c t i o n M e m t o R e g R e g W r i t e M e m W r i t e The final datapath & control B r a n c h I F. F l u s h I D. F l u s h E X. F l u s h H a z a r d d e t e c t i o n u n i t M u x I D / E X W B 0 M u x E X / M E M I F / I D C o n t r o l 0 M u x M E X C a u s e 0 M u x W B M M E M / W B W B P C 4 I n s t r u c t i o n m e m o r y A d d r e s s R e a d d a t a 1 6 S h i f t l e f t 2 S i g n e x t e n d R e a d R e a d d a t a 1 r e g i s t e r 1 R e a d r e g i s t e r 2 R e g i s t e r s W r i t e r e g i s t e r W r i t e d a t a R e a d d a t a = E x c e p t P C M u x M u x A L U S r c M u x A L U O p A L U A L U c o n t r o l D a t a m e m o r y A d d r e s s W r i t e d a t a R e a d d a t a M e m R e a d M u x I n s t r u c t i o n [ ] R e g D s t I n s t r u c t i o n [ ] I n s t r u c t i o n [ ] I n s t r u c t i o n [ ] M u x F o r w a r d i n g u n i t llxx@ustc.edu.cn 41

42 MIPS R4000 pipeline

44 计算机组成原理 ALU

45 算术逻辑运算单元 ALU

46 计算机组成原理 Big Picture

47 计算机部件读 / 写地址数据存储器状态读 / 写地址数据 I/O 接口状态中断 DMA 读 / 写地址数据 CPU 状态中断 DMA 读写控制信号地址线数据线握手信号状态中断 DMA 时钟电源地线

48 Big Picture 主机 processor I/O Interface (adapter) memory I/O Interface (adapter) I/O device I/O device 地址总线数据总线 HLDA INTA Hold Clk CPU Reset MEM I/O NMI 中断设备 RD/WT INTR I/O DMA 设备 48

49 中断周期 :Instruction Cycle with Interrupts 与中断控制器通信 : 识别中断源, 获得中断向量保存断点, 关中断, 转 ISR

50 控制流程 ( 工作周期转换 ) 单 SR FT 双 SR ST DR DT ET DR 转 DMA 请求? Y DMAT N 中断请求? Y IT N

51 非典型问题最小的计算机系统? 需要哪几条指令? 需要哪几种寻址方式? C 语言的计算机模型? int i 在哪儿? 全局变量与局部变量差异? getchar() 的执行过程? C 语言编译器 OS Computer 的关系? 计算机现在在干啥? 总线的副作用? RAM 如何与 CPU 同步? Cache 的副作用? 中断的副作用? DMA 的副作用? 过程调用与中断的异同? 如何确定一个程序的执行时间?

52 C 程序何处会出现中断? 有何影响? 可重入性 : Reentrant Procedures

53 Most Common Mistakes with Real-Time Software Development

54 系统运行时的 IPC 变化?

55 Intel Performance Monitor UMask and Event Select Encodings for Pre-Defined Architectural Performance Events

56 IBM 神经突触计算机芯片架构在 2011 年开发出让下一代应用在感知行为和认知方面的效率堪比人脑具备对空间时间和多模态化环境的识记感知, 甚至是做出行动的能力必须开发出全新的编程模式包括多线程软件模拟器支持广泛神经计算的神经元模式, 以及代表神经突出网络蓝图的模块等

57 57/94

1 CPU

1 CPU 2000 Tel 82316285 82317634 Mail liuxd@buaa.edu.cn 1 CPU 2 CPU 7 72 A B 85 15 3 1/2 M301 2~17 : 3/4 1/2 323 IBM PC 1. 2. 3. 1. 2. 3. 1.1 Hardware Software 1.2 M3 M2 M1 1.2 M3 M1 M2 M2 M1 M1 M1 1.2 M3 M1

第七章 中断

第七章中断