Chapter 1

Transcription

1 产品规格书 版本 1.1 义隆电子股份有限公司

2 标告知 : IBM 为一个注册商标,PS/2 是 IBM 的商标之一 Windows 是微软公司的商标 ELAN 和 ELAN 标志 是义隆电子股份有限公司的商标 版权所有 2017 义隆电子股份有限公司 所有权利保留台湾印制 本使用说明文件内容如有变动恕不另作通知 关于该规格书的准确性 适当性或者完整性, 义隆电子股份有限公司不承担任何责任 义隆电子股份有限公司不承诺对本使用说明文件之内容及信息有更新及校正之义务 本规格书的内容及信息将为符合确认之指示而变更 在任何情况下, 义隆电子股份有限公司对本使用说明文件中的信息或内容的错误 遗漏, 或者其它不准确性不承担任何责任 由于使用本使用说明文件中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责 本规格书中提到的软件 ( 如果有 ), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制 义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统 义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用 未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本使用说明文件的内容之任一部分进行复制或传输 义隆电子股份有限公司 总公司 : 地址 : 台湾新竹科学园区创新一路 12 号电话 : 传真 : webmaster@emc.com.tw 香港分公司 : 义隆电子 ( 香港 ) 有限公司九龙观塘巧明街 95 号世达中心 19 楼 A 室 电话 : 传真 : elanhk@emc.com.hk USA: Elan Information Technology Group (USA) P.O. Box 601 Cupertino, CA USA Tel: Fax: 深圳分公司 : 义隆电子 ( 深圳 ) 有限公司深圳市南山区高新技术产业园南区高新南六道迈科龙大厦 8A 邮编 : 电话 : 传真 : elan-sz@elanic.com.cn 上海分公司 : 义隆电子 ( 上海 ) 有限公司地址 : 上海市浦东新区张江高科碧波路 5 号科苑大楼 6 楼邮编 : 电话 : 传真 : elan-sh@elanic.com.cn

3 目录 目录 1 综述 特性 引脚配置 ( 封装 ) 引脚描述 系统概述 存储器映射 结构功能图 8 6 功能描述 操作寄存器 R0 IAR ( 间接寻址寄存器 ) R1 BSR (Bank 选择控制寄存器 ) R2 PCL ( 程序计数器低字节 ) R3 SR ( 状态寄存器 ) R4 RSR (RAM 选择寄存器 ) Bank 0 R5 ~ RA Port 5 ~ Port A Bank 0 RB~RD IOCR5 ~ IOCR Bank 0 RE OMCR ( 工作模式控制寄存器 ) Bank 0 RF EIESCR ( 外部中断边沿选择控制寄存器 ) Bank 0 R10 WUCR1 ( 唤醒控制寄存器 1) Bank 0 R11 WUCR2 ( 唤醒控制寄存器 2) Bank 0 R12 WUCR3 ( 唤醒控制寄存器 3) Bank 0 R14 SFR1 ( 状态标志寄存器 1) Bank 0 R15 SFR2 ( 状态寄存器 2) Bank 0 R16 SFR3 ( 状态寄存器 3) Bank 0 R17 SFR4 ( 状态标志位寄存器 4) Bank 0 R18 SFR5 ( 状态标志位寄存器 5) Bank 0 R19 SFR6 ( 状态标志位寄存器 6) Bank 0 R1B IMR1 ( 中断屏蔽寄存器 1) Bank 0 R1C IMR2 ( 中断屏蔽寄存器 2) Bank 0 R1D IMR3 ( 中断屏蔽寄存器 3) Bank 0 R1E IMR4 ( 中断屏蔽寄存器 4) Bank 0 R1F IMR5 ( 中断屏蔽寄存器 5) Bank 0 R20 IMR6 ( 中断屏蔽寄存器 6) Bank 0 R21 WDTCR ( 看门狗定时器控制寄存器 ) Bank 0 R22 TCCCR (TCC 控制寄存器 ) Bank 0 R23 TCCD (TCC 数据寄存器 ) Bank 0 R24 TC1CR1 ( 定时器 / 计数器 1 控制寄存器 1) 产品规格书 (V1.1) iii

4 目录 Bank 0 R25 TC1CR2 ( 定时器 / 计数器 1 控制寄存器 2) Bank 0 R26 TC1DA ( 定时器 / 计数器 1 数据缓冲器 A) Bank 0 R27 TC1DB ( 定时器 / 计数器 1 数据缓冲器 B) Bank 0 R28 TC2CR1 ( 定时器 / 计数器 2 控制寄存器 1) Bank 0 R29 TC2CR2 ( 定时器 / 计数器 2 控制寄存器 2) Bank 0 R2A TC2DA ( 定时器 / 计数器 2 数据缓冲器 A) Bank 0 R2B TC2DB ( 定时器 / 计数器 2 数据缓冲器 B) Bank 0 R2C TC3CR1 ( 定时器 / 计数器 3 控制寄存器 1) Bank 0 R2D TC3CR2 ( 定时器 / 计数器 3 控制寄存器 2) Bank 0 R2E TC3DA ( 定时器 / 计数器 3 数据缓冲器 A) Bank 0 R2F TC3DB ( 定时器 / 计数器 3 数据缓冲器 B) Bank 0 R30 I2CCR1 (I2C 状态和控制寄存器 1) Bank 0 R31 I2CCR2 (I2C 状态和控制寄存器 2) Bank 0 R32 I2CSA (I2C 从设备地址寄存器 ) Bank 0 R33 I2CDB (I2C 设备地址寄存器 ) Bank 0 R34 I2CDAL (I2C 设备地址寄存器 ) Bank 0 R35 I2CDAH (I2C 设备地址寄存器 ) Bank 0 R36 SPICR (SPI 控制寄存器 ) Bank 0 R37 SPIS (SPI 状态寄存器 ) Bank 0 R38 SPIR (SPI 读缓冲寄存器 ) Bank 0 R39 SPIW (SPI 写缓冲寄存器 ) Bank 0 R3A CMPCR1 ( 比较器控制寄存器 1) Bank 0 R3B CMPCR2 ( 比较器控制寄存器 2) Bank 0 R3C CMPCR3 ( 比较器控制寄存器 3) Bank 0 R3E ADCR1 ( 模数转换器控制寄存器 1) Bank 0 R3F ADCR2 ( 模数转换器控制寄存器 2) Bank 0 R40 ADISR ( 模数转换器输入通道选择寄存器 ) Bank 0 R41 ADER1 ( 模数转换器输入控制择寄存器 1) Bank 0 R42 ADER2 ( 模数转换器输入控制择寄存器 2) Bank 0 R43 ADDL ( 模数转换器低字节数据寄存器 ) Bank 0 R44 ADDH ( 模数转换器高字节数据寄存器 ) Bank 0 R45 ADCVL ( 模数转换器比较低字节 ) Bank 0 R46 ADCVH ( 模数转换器比较高字节 ) Bank 1 R5 IOCR Bank 1 R8 P5PHCR ( 端口 5 上拉控制寄存器 ) Bank 1 R9 P6PHCR ( 端口 6 上拉控制寄存器 ) Bank 1 RA P78PHCR ( 端口 7~8 上拉控制寄存器 ) Bank 1 RB P5PLCR ( 端口 5 下拉控制寄存器 ) Bank 1 RC P6PLCR ( 端口 6 下拉控制寄存器 ) Bank 1 RD P78PLCR ( 端口 7~8 下拉控制寄存器 ) Bank 1 RE P5HDSCR ( 端口 5 高驱动 / 灌控制寄存器 ) Bank 1 RF P6HDSCR ( 端口 6 高驱动 / 灌控制寄存器 ) iv 产品规格书 (V1.1)

5 目录 Bank 1 R10 P78HDSCR ( 端口 7~8 高驱动 / 灌控制寄存器 ) Bank 1 R11 P5ODCR ( 端口 5 漏极开路控制寄存器 ) Bank 1 R12 P6ODCR ( 端口 6 漏极开路控制寄存器 ) Bank 1 R13 P78ODCR ( 端口 7~8 漏极开路控制寄存器 ) Bank 1 R14 DeadTCR ( 停滞时间控制寄存器 ) Bank 1 R15 DeadTR ( 停滞时间寄存器 ) Bank 1 R16 PWMSCR (PWM 源时钟控制寄存器 ) Bank 1 R17 PWMACR (PWMA 控制寄存器 ) Bank 1 R18 PRDAL (PWMA 周期的低字节 ) Bank 1 R19 PRDAH (PWMA 周期的高字节 ) Bank 1 R1A DTAL (PWMA 占空比的低字节 ) Bank 1 R1B DTAH (PWMA 占空比的高字节 ) Bank 1 R1C TMRAL ( 定时器 A 的低字节 ) Bank 1 R1D TMRAH ( 定时器 A 的高字节 ) Bank 1 R1E PWMBCR (PWMB 控制寄存器 ) Bank 1 R1F PRDBL (PWMB 周期的低字节 ) Bank 1 R20 PRDBH (PWMB 周期的高字节 ) Bank 1 R21 DTBL (PWMB 占空比的低字节 ) Bank 1 R22 DTBH (PWMB 占空比的高字节 ) Bank 1 R23 TMRBL( 计时器 B 的低字节 ) Bank 1 R24 TMRBH( 计时器 B 的高字节 ) Bank 1 R25 PWMCCR (PWMC 控制寄存器 ) Bank 1 R26 PRDCL (PWMC 周期的低字节 ) Bank 1 R27 PRDCH (PWMC 周期的高字节 ) Bank 1 R28 DTCL (PWMC 占空比的低字节 ) Bank 1 R29 DTCH (PWMC 占空比的高字节 ) Bank 1 R2A TMRCL ( 计时器 C 的低字节 ) Bank 1 R2B TMRCH ( 计时器 C 的高字节 ) Bank 1 R33 URCR (UART 控制寄存器 ) Bank 1 R34 URS (UART 状态寄存器 ) Bank 1 R35 URTD ( 传送数据缓冲寄存器 ) Bank 1 R36 URRDL (UART 接收数据低字节缓冲寄存器 ) Bank 1 R37 URRDH (UART 接收数据高字节缓冲寄存器 ) Bank 1 R45 TBPTL ( 表指针低字节寄存器 ) Bank 1 R46 TBPTH ( 表指针高字节寄存器 ) Bank 1 R47 STKMON ( 堆栈监视器 ) Bank 1 R48 PCH ( 程序计数器高字节 ) Bank 1 R49 HLVDCR ( 高 / 低电压侦测控制寄存器 ) Bank 1 R4A~R4C: ( 预留 ) Bank 0 R50~R7F, Bank 0~3 R80~RFF TCC/WDT 和预分频器 66 产品规格书 (V1.1) v

6 目录 6.3 I/O 端口 复位和唤醒 复位 状态寄存器 RST,T, 和 P 的状态 中断 A/D 转换器 ADC 数据寄存器 A/D 采样时间 A/D 转换时间 休眠期间的 ADC 运行 编程步骤 / 注意事项 侦测内部 VDD 的编程步骤 演示程式实例 定时器 定时器 / 计数器模式 窗模式 捕获模式 可编程分频输出模式和脉宽调制模式 蜂鸣器模式 PWM ( 脉宽调制 ) 概述 增量定时器计数器 (TMRX: TMRAH/TMRAL, TMRBH/TMRBL 或 TMRCH/TMRCL) PWM 时间周期 (PRDX: PRDAL/H, PRDBL/H 或 PRDCL/H, ) PWM 占空比周期 (DTX: DTAH/DTAL, DTBH/DTBL or DTCH/DTCL) 互补 PWM 模式 比较器 PWM 编程过程 / 步骤 比较器 / OP 外部参考信号 比较器输出 比较器中断 从休眠模式唤醒 UART ( 通用异步接收 / 发送器 ) 模式 发送 接收 波特率发生器 UART 时序 SPI ( 串行外部接口 ) 120 vi 产品规格书 (V1.1)

7 目录 概述和特性 SPI 功能描述 SPI 信号和引脚描述 SPI 模式时序 I2C 功能 主模式 从模式 H LVD ( 高 / 低压检测器 ) 振荡器 振荡器模式 晶振 / 陶瓷谐振器 (XTAL) 内部 RC 振荡器模式 上电探讨 外部上电复位电路 残留电压保护 代码选项 代码选项寄存器 (Word 0) 代码选项寄存器 (Word 1) 代码选项寄存器 (Word 2) 代码选项寄存器 (Word 3) 代码选项寄存器 (Word D) 指令集 绝对最大值 DC 电气特性 AD 转换器特性 OP 特性 比较器特性 HLVD 特性 /2VDD 特性 VREF 特性 AC 电气特性 时序图 产品规格书 (V1.1) vii

8 目录 附录 A 编码及制造信息 B 封装类型 C 封装信息 C.1 EM88F715NSO C.2 EM88F715NSS C.3 EM88F715NSO C.4 EM88F715NSS C.5 EM88F715NSO C.6 EM88F715NSS D 品质保证与可靠性 D.1 地址缺陷检测 162 E ED715N & HVBRG & UBRG 连接 viii 产品规格书 (V1.1)

9 目录 规格修订历史 版本 版本描述 日期 1.0 初版 2017/08/ 修改 IRC 偏移率 2017/11/16 产品规格书 (V1.1) ix

10 目录 用户应用注意事项 ( 使用这个芯片之前, 看看下面描述的注意事项, 它包括重要信息 ) 1. 我们强烈的推荐, 无论引脚功能为何, 在复位引脚放置如下电路, 以防止高压回流时悬浮和发热 RESET P81/Reset/VPP VDD D9 1N4148 R2 4.7k ohm SW PUSH BOTTOM C5 0.1uF/10V 2. EM88F715N(ED715N) 烧写时 VDD 必须为 5V 才会烧写成功, 因此在 EM88F715N 烧写与 ED715N 模 拟时, 请注意周边组件电压耐受性 3. 空载时间寄存器的值必须小于占空比周期的值, 以避免在 PWM 输出出现不期待的行为 4. 如果占空比为 0,PWM 输出不设置为 1 5. 当在休眠模式, 内部 TCC 停止运行 然而, 在 AD 转换期间, 当 TCC 设置为 SLEP 指令, 如果 RE 寄存器的 ADWK 位使能,TCC 保持运行 6. AD 转换期间, 为了获取精确的值, 不执行输出指令 需要避免 AD 转换期间的 I/O 引脚的数据转换 7. ADC 编程的顺序 设定 AD 转换引脚 (ADER1~2) 前, 相关的输入通道 (ADISR) 和 ADC 电源 (ADP = 1) 必须置 1 AD 转换完成后, 关闭 AD 转换引脚的功能 (ADER1~2) 8. 未执行数据转换的 AD 引脚必须设置为高阻态输入引脚 x 产品规格书 (V1.1)

11 1 综述 EM88F715N 是采用低功耗高速 CMOS 工艺设计开发的, 使用仿真器内核仿真并可模拟 4K*16 位的可编程 ROM 此规格书用于 16 位仿真器内核的模拟 2 特性 CPU 配置 4K 16 位可编程 ROM (48256) 字节通用目的寄存器 16 级堆栈用于子程序嵌套 在 5V/4MHz 条件下耗电流低于 ma 在 3V/16kHz 条件下耗电流典型值为 A 在 3V/32kHz 条件下耗电流典型值为 A 休眠模式期间耗电流典型值为 A 4 个可编程电平电压复位 LVR: 2.3V/ 2.5V,3.3V/ 3.5V, 3.8V/ 4.0V 16 个可编程电平电压侦测器 HLVD : 2.2V, 2.3V, 2.4V, 2.5V, 2.6V,2.8V,2.9V, 3.1V,3.3V,3.5V, 3.7V, 3.9V, 4.1V, 4.3V, 4.5V, 4.7V 4 种 CPU 工作模式 ( 正常 低速 空闲 休眠 ) I/O 端口结构 4 组双向 I/O 端口 : P5, P6, P7, P8 4 组可编程引脚改变唤醒端口 : P5, P6, P7, P8 4 组可编程下拉 I/O 端口 : P5, P6, P7, P8 4 组可编程上拉 I/O 端口 : P5, P6, P7, P8 4 组可编程漏极开路 I/O 端口 : P5, P6, P7, P8 4 组可编程高灌 / 驱动 I/O 端口 : P5, P6, P7, P8 8 个外部中断引脚 工作频率范围 : 2.2V~5.5V 在 -40 C~85 C ( 工规 ) 工作频率范围 ( 基于 2 个时钟 ) 主振荡器 : 晶振模式 : DC~20 MHz@4V; DC~16 MHz@3V; DC~8 MHz@2.2V IRC 模式 : DC~20 MHz@4V; DC~16 MHz@3V; DC~8 MHz@2.2V 内部 RC 频率 偏移率 = 温度 (-40 ~85 ) 电压 (2.2V~5.5V) (IRCPSS =0) 制程 NUWTR 总计 UWTR 总计 1MHz ±4% ±5% 4MHz ±4% ±5% 8MHz ±4% ±5% 10MHz ±4% ±5% 12MHz ±4% ±5% 16MHz ±4% ±5% 副振荡器 : IRC 模式 : 16k/32kHz 外设配置 8 位实时时钟 / 计数器 (TCC), 其信号源和触发源可选 162 通道 12 位精度的模数转换器 1 个内部参考电压 Vref 三个 8 位定时器 (TC1/TC2/TC3), 六种模式, 如下 : 分别是 : 定时器 / 计数器 / 捕捉 / 窗口 / 蜂鸣器 /PWM/PDO( 可编程除频器输出 ) 模式 定时器 1 和定时器 2 可组合成一个 16 位计数器 / 定时器 三组互补的 PWM, /PWM 比较器 /OP1 个内部参考 通用异步接收 / 发送器 (UART) 串行发送 / 接收接口 (SPI): 三线同步通信 I2C 总线功能 : 支持 7/10 位地址和 8 位数据发送 / 接收模式 掉电 ( 休眠 ) 模式 高抗 EFT 特性 36 个可用中断 (15 外部, 21 内部 ) 8 外部中断 输入端口状态改变中断 ( 由休眠模式唤醒 ) 比较器中断 HLVD 中断 TCC 溢出中断 三个定时器中断 三组互补 PWM ADC 转换完成中断 I2C 传送 / 接收中断 UART TX, RX, RX 错误中断 SPI 中断 封装类型 :: 20 pin SOP300mil : EM88F715NSO20 20 pin SSOP209mil : EM88F715NSS20 24 pin SOP300mil : EM88F715NSO24 24 pin SSOP209mil : EM88F715NSS24 28 pin SOP300mil : EM88F715NSO28 28 pin SSOP209mil : EM88F715NSS28 注意 : 绿色产品不含有害物质 99.9% 单指令周期命令 20MHz ±4% ±5% 产品规格书 (V1.1)

12 3 引脚配置 ( 封装 ) P62/AD5/UART_TX 1 20 P63/INT3/UART_RX/Vref P62/AD5/UART_TX 1 24 P63/INT3/UART_RX/Vref P61/AD4/PWMA 2 19 P64/AD6/PWMB/C0 P61/AD4/PWMA 2 23 P64/AD6/PWMB/C0 P60/AD3/PWMAB//SS P57/AD9/SI P56/AD10/SCK P55/AD11/SO P54/AD2/TC1/INT0 P53/AD1/INT1/2W-SCL P52/AD0/INT2/2W-SDA VDD EM88F715N 20 pin P66/AD8 14 P81/Reset/(VPP) 13 P67/CD P80/CC P50/OSCO/CB P51/RCOUT/OSCI/CA GND P60/AD3/PWMAB//SS P57/AD9/SI P56/AD10/SCK P55/AD11/SO P76/AD14/TCC/INT5 P77/AD15/TC3/INT4 P54/AD2/TC1/INT0 P53/AD1/INT1/2W-SCL P52/AD0/INT2/2W-SDA EM88F715N 24 pin P65/AD7/PWMBB/C- P65/AD7/PWMBB/C- P66/AD8 P67/CD P80/CC P71/SCL P70/SDA P81/Reset/(VPP) P50/OSCO/CB P51/RCOUT/OSCI/CA VDD GND 图 3-1 EM88F715NSO20/SS20 图 3-2 EM88F715NSO24/SS24 P62/AD5/UART_TX P61/AD4/PWMA P60/AD3/PWMAB//SS P57/AD9/SI P56/AD10/SCK P55/AD11/SO P74/AD12 P75/AD13/TC2 P76/AD14/TCC/INT5 P77/AD15/TC3/INT4 P54/AD2/TC1/INT0 P53/AD1/INT1/2W-SCL P52/AD0/INT2/2W-SDA VDD EM88F715N 28 pin P63/INT3/UART_RX/Vref P64/AD6/PWMB/C0 P65/AD7/PWMBB/C- P66/AD8 P67/CD P80/CC P73/PWMC/INT7 P72/PWMCB/INT6 P71/SCL P70/SDA P81/Reset/(VPP) P50/OSCO/CB P51/RCOUT/OSCI/CA GND 图 3-3EM88F715NSO28/SS28 2 产品规格书 (V1.1)

13 4 引脚描述 表 1 EM88F715N 引脚描述 说明 : ST: 施密特触发器输入 AN: 模拟输入 CMOS:CMOS 输出 XTAL: 晶体 / 谐振器的振荡引脚 名称 功能 输入类型 输出类型 说明 P50/OSCO/CB P51/OSCI/RCOUT/CA P52/AD0/INT2/2W-SDA P53/AD1/INT1/2W-SCL P54/AD2/TC1/INT0 P55/AD11/SO P56/AD10/SCK P50 ST CMOS OSCO XTAL 晶体振荡器的时钟输出 CB AN 比较器 /OP 非反相端 P51 ST CMOS 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 OSCI XTAL 外部时钟晶体振荡器输入引脚 RCOUT CMOS 内部 RC 振荡器的时钟输出外部 RC 振荡器的时钟输出 ( 漏极开路 ) CA AN OP/CMP 非反向输入 P52 ST CMOS AD0 AN ADC 输入 0 INT2 ST 外部中断引脚 (2W-SDA) ST CMOS 烧录器烧录时的数据引脚 P53 ST CMOS AD1 AN ADC 输入 1 INT1 ST 外部中断引脚 (2W-SCL) ST 烧录器的时钟引脚 P54 ST CMOS AD2 AN ADC 输入 2 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 TC1 ST CMOS 定时器 1 输入 ( 计数器 / 捕获 / 窗 ) 定时器 1 输出 (PDO/PWM/Buzzer) INT0 ST 外部中断引脚 P55 ST CMOS AD11 AN ADC 输入 11 SO CMOS SPI 串行数据输出 P56 ST CMOS AD10 AN ADC 输入 10 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 SCK ST CMOS SPI 串行时钟输入 / 输出 产品规格书 (V1.1)

14 ( 续前 ) 名称 功能 输入类型 输出类型 说明 P57/AD9/SI P57 ST CMOS AD9 AN ADC 输入 9 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 SI ST SPI 串行数据输入 P60/AD3/PWMAB//SS P60 ST CMOS AD3 AN ADC 输入 3 PWMAB CMOS PWMAB 输出 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 /SS ST SPI 从机选择引脚 P61/AD4/PWMA P61 ST CMOS AD4 AN ADC 输入 4 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 PWMA CMOS PWMA 输出 P62/AD5/UART_TX P62 ST CMOS AD5 AN ADC 输入 5 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 TX CMOS UART TX 输出 P63/INT3/UART_RX/Vref P63 ST CMOS INT3 ST 外部中断引脚 RX ST UART RX 输入 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 Vref AN ADC 的电压参考 P64/AD6/PWMB/CO P64 ST CMOS AD6 AN ADC 输入 6 PWMB CMOS PWMB 输出 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 CO CMOS 比较器 /OP 的输出 P65/AD7/PWMBB/C- P65 ST CMOS AD7 AN ADC 输入 7 PWMBB CMOS PWMBB 输出 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 C- AN 比较器 /OP 的反相端 P66/AD8 P67/CD P66 ST CMOS AD8 AN ADC 输入 8 P67 ST CMOS CD AN 比较器 /OP 的非反相端 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 4 产品规格书 (V1.1)

15 ( 续 ) 名称 功能 输入类型 输出类型 说明 P70/SDA P71/SCL P72/PWMCB/INT6 P70 ST CMOS 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 SDA ST CMOS I2C 串行时钟线, 为漏极开路 P71 ST CMOS 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 SCL ST CMOS I2C 串行时钟线, 为漏极开路 P72 ST CMOS PWMCB CMOS PWMCB 输出 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 INT6 ST 外部中断引脚 P73/PWMC/INT7 P73 ST CMOS PWMC CMOS PWMCB 输出 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 INT7 ST 外部中断引脚 P74/AD12 P74 ST CMOS AD12 AN ADC 输入 12 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 P75 ST CMOS 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 P75/AD13/TC2 AD13 AN ADC 输入 13 TC2 ST CMOS P76 ST CMOS 定时器 2 输入 ( 计数器 / 捕获 / 窗 ) 定时器 2 输出 (PDO/PWM/ 蜂鸣器 ) 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 P76/AD14/TCC/INT5 AD14 AN ADC 输入 14 TCC ST CMOS 实时时钟 / 计数器时钟输入 INT5 ST 外部中断引脚 P77 ST CMOS 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 P77/AD15/TC3/INT4 P80/CC P81//Reset/ (VPP) AD15 AN ADC 输入 15 TC3 ST CMOS INT6 ST 外部中断引脚 P80 ST CMOS 定时器 3 输入 ( 计数器 / 捕获 / 窗 ) 定时器 3 输出 (PDO/PWM/ 蜂鸣器 ) CC AN 比较器 /OP 非反向端 P80 ST CMOS /RESE T 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 上拉 漏极开路 高灌 / 驱动及引脚状态改变唤醒 ST - 复位引脚, 为漏极开路 (VPP) Power - 烧录器烧录时的 VPP 引脚 产品规格书 (V1.1)

16 ( 续 ) 名称 功能 输入类型 输出类型 说明 VDD (VDD) VSS (VSS) VDD Power 电源 VDD Power 烧录器烧录时的 VDD 引脚 VSS Power 地 VSS Power 烧录器烧录时的 VSS 引脚 复用功能启动时的引脚控制条件 引脚功能 I/O 状态引脚控制 I/O 方向引脚改变 WK/Int. 上拉下拉 O.D. 通用输入 输入 S/W S/W S/W S/W 通用输出 输出 禁止 S/W S/W S/W PWM 输出 禁止 S/W S/W S/W TCC 输入 禁止 S/W S/W S/W TC-IN 输入 禁止 S/W S/W S/W TC-OUT 输出 禁止 S/W S/W S/W RSTB (VPP pin) 输入 禁止 S/W S/W EX_INT 输入 禁止 Init: 使能 S/W S/W I 2 C-SDA 输入 禁止 S/W S/W S/W I 2 C-SCL 输入 / 输出 禁止 S/W S/W 使能 SPI-SDI 输入 / 输出 禁止 S/W S/W 使能 SPI-SDO 输入 禁止 S/W S/W S/W SPI-SCK-IN 输出 禁止 S/W S/W S/W SPI-SCK-OUT 输入 禁止 S/W S/W S/W UART-TX 输出 禁止 S/W S/W S/W UART-RX 输出 禁止 S/W S/W S/W AD 输入 禁止 S/W S/W S/W OP/VO 输入 禁止 禁止 禁止 S/W CMP/IN 输入 禁止 禁止 禁止 S/W CMP/CO 输入 禁止 禁止 禁止 S/W OSCI 输入 禁止 禁止 禁止 S/W OSCO 输出 禁止 禁止 禁止 S/W 禁止 强迫关使能 强迫开 S/W 控制寄存器的初始值设置为 禁止 1. 切换到非 I/O 功能, 需将引脚状态改变唤醒 / 中断功能禁止 2. 优先级 :INMODE 引脚 > 模拟功能 >I 2 C, SPI, UART > 数位功能输出 > 数位功能输入 > 通用 I/O 功能 6 产品规格书 (V1.1)

17 5 系统概述 5.1 存储器映射 Flash User Program Area 0x000 0x00 0x05 Registers and Data RAM Memory Common Registers 4K x 16 bits 0x50 0x80 Operational Registers Common Register Reg. Bank 0 Reg. Bank 1 0xFFF 0xFF Data RAM Reg. Bank 0 Reg. Bank 1 SRAM: 304 x 8 bits Flash INF Area 0x00 Code Option 0x1F STACK Level 1 Level Level 15 Level 16 注意 : 图 5-1 存储器映射 1. 当关闭电源时, 闪存用户使用区域被保护, 也不能从 OCDS 读 写和擦除 产品规格书 (V1.1)

18 5.2 结构功能图 P8 Flash ROM PC crystal IRC reset WDT P81 P80 TCC TCC P7 P77 P76 P75 P74 P73 P72 P71 P70 P6 Instruction register Instruction decoder 8 level stack Oscillator generator Interrupt control reg. Interrupt circuit TC1 TC2 TC3 PWM*3 /PWM*3 TC1 TC2 TC3 PWM A/B/C /PWM A/B/C P67 P66 P65 P64 P63 P62 P61 P60 P5 ALU R4 MUX HLVD LVR ADC COMP EXINT ADC0~15 OPA Cin Cin- CO INT0~7 P57 P56 P55 P54 P53 P52 P51 P50 ACC Status reg. RAM UART SPI I2C TX RX SO SI SCK /SS SCL SDA 图 5-2 功能结构图 8 产品规格书 (V1.1)

19 6 功能描述 6.1 操作寄存器 R0 IAR ( 间接寻址寄存器 ) R0 不是一个实际存在的物理寄存器 它用于作为间接寻址指针, 任何使用 R0 作为存取数据指针的指令, 实际上存取的是 RAM 选择寄存器 (R4) 所指向的数据 R1 BSR (Bank 选择控制寄存器 ) SBS0 GBS0 R/W R/W Bits 7~5: 未用, 一直设为 0 Bit 4 (SBS0): 特殊功能寄存器 bank 选择位, 用于选择特殊功能寄存器 R5~R4F 的 bank 0/1 0: Bank 0 1: Bank 1 Bits 3~1: 未用, 一直固定为 0 Bit 0 (GBS0): 通用寄存器 bank 选择位, 用于选择通用寄存器 R80~RFF 的 Bank 0~1 0: Bank 0 1: Bank R2 PCL ( 程序计数器低字节 ) PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PC7~PC0): 程序计数器的低字节 取决于 MCU 的类型,R2 和硬件堆栈为 16 位宽, 它的结构于图 3 中有描述 产生 4K 16 位片内 Flash ROM 地址以寻址相应的程序指令码 一个程序页是 4096 字长 复位情况下 R2 的所有位都被置为 0 "JMP" 指令可直接加载程序计数器的低 12 位 因此,"JMP" 指令允许 PC 跳转到一个程序页的任一位置 "CALL" 指令首先加载 PC 的低 12 位, 然后将 PC1 推入堆栈 因此, 子程序入口地址可位于一个程序页的任一位置 产品规格书 (V1.1)

20 "LJMP" 指令直接加载程序计数器的低 15 位, 因此,"LJMP" 指令允许 PC 跳转到 4K(2 13 ) 空间内的任一位置 "LCALL" 指令首先加载 PC 的低 13 位, 然后将 PC1 推入堆栈, 因此, 子程序入口地址可位于 4K (2 12 ) 空间内的任一位置 "RET" ("RETL k", "RETI") 指令将栈顶内容加载到当前 PC "ADD R2, A" 可将一个相对地址与当前 PC 相加,PC 的第九位及以上各位逐次递增 "MOV R2, A" 可从 "A" 寄存器加载一个地址到 PC 的低 8 位,PC 的第九位及以上各位保持不变 任何 ( 除 ADD R2,A 指令外 ) 向 R2 写入值的指令 ( 例如. "MOV R2, A", "BC R2, 6") 都会使 PC 的第九位及以上的位 (A8~A12) 保持不变 除了 "LCALL" 与 "LJMP" 外, 其它任何指令都是单指令周期 (Fsys/2),"LCALL" 与 "LJMP" 指令需要两个指令周期 10 产品规格书 (V1.1)

21 PC A11 ~ A0 Reset vector 000h INT interrupt vector 002h pin change interrupt vector 004h TCC interrupt vector 006h STACK LEVEL 1 LVD interrupt vector 008h STACK LEVEL 2 CMP1 interrupt vector 00Ah SPI interrupt vector 00Ch STACK LEVEL 3 STACK LEVEL 4 STACK LEVEL 5 AD interrupt vector TC1 interrupt vector PWMPA interrupt vector 010h 012h 014h STACK LEVEL 6 PWMDA interrupt vector 016h I2C Tx interrupt vector 01Ah STACK LEVEL 7 I2C Rx interrupt vector 01Ch STACK LEVEL 8 I2Cstop interrupt vector 01Eh STACK LEVEL 9 TC2 interrupt vector 022h STACK LEVEL 10 PWMPB interrupt vector 024h PWMDB interrupt vector 026h STACK LEVEL 11 TC3 interrupt vector 028h STACK LEVEL 12 PWMPC interrupt vector 02Ah STACK LEVEL 13 PWMDC interrupt vector 02Ch STACK LEVEL 14 UART Rx error interrupt vector 02Eh UART Rx interrupt vector 030h STACK LEVEL 15 UART Tx interrupt vector 032h STACK LEVEL 16 System hold interrupt vector 03Ah User Memory Space On-Chip Program memory FFFh 图 6-1 程序计数器组织 产品规格书 (V1.1)

22 数据存储器配置地址 Bank 0 Bank 1 0X00 IAR ( 间接寻址寄存器 ) 0X01 BSR (Bank 选择控制寄存器 ) 0X02 PC ( 程序计数器 ) 0X03 SR ( 状态寄存器 ) 0X04 RSR (RAM 选择寄存器 ) 0X05 Port 5 IOCR8 0X06 Port 6 未使用 0X07 Port 7 未使用 0X08 Port 8 P5PHCR 0X09 未使用 P6PHCR 0X0A 未使用 P78PHCR 0x0B IOCR5 P5PLCR 0X0C IOCR6 P6PLCR 0X0D IOCR7 P78PLCR 0X0E OMCR ( 工作模式控制寄存器 ) P5HDSCR 0X0F EIESCR1 ( 外部中断边沿选择控制寄存器 ) P6HDSCR 0X10 WUCR1 P78HDSCR 0X11 WUCR2 P5ODCR 0X12 WUCR3 P6ODCR 0X13 未使用 P78ODCR 0X14 SFR1 ( 状态标志寄存器 1) DeadTCR 0X15 SFR2 ( 状态标志寄存器 2) DeadTR 0X16 SFR3 ( 状态标志寄存器 3) PWMSCR 0X17 SFR4 ( 状态标志寄存器 4) PWMACR 0X18 SFR5 ( 状态标志寄存器 5) PRDAL 0X19 未使用 PRDAH 0X1A 未使用 DTAL 0X1B IMR1 ( 中断屏蔽寄存器 1) DTAH 0X1C IMR2 ( 中断屏蔽寄存器 2) TMRAL 0X1D IMR3 ( 中断屏蔽寄存器 3) TMRAH 0X1E IMR4 ( 中断屏蔽寄存器 4) PWMBCR 0X1F IMR5 ( 中断屏蔽寄存器 5) PRDBL 0X20 未使用 PRDBH 0X21 WDTCR DTBL 12 产品规格书 (V1.1)

23 地址 Bank 0 Bank 1 0X22 TCCCR DTBH 0X23 TCCD TMRBL 0X24 TC1CR1 TMRBH 0X25 TC1CR2 PWMCCR 0X26 TC1DA PRDCL 0X27 TC1DB PRDCH 0X28 TC2CR1 DTCL 0X29 TC2CR2 DTCH 0X2A TC2DA TMRCL 0x2B TC2DB TMRCH 0X2C TC3CR1 未使用 0X2D TC3CR2 未使用 0X2E TC3DA 未使用 0X2F TC3DB 未使用 0X30 I2CCR1 未使用 0X31 I2CCR2 未使用 0X32 I2CSA 未使用 0X33 I2CDB URCR 0X34 I2CDAL URS 0X35 I2CDAH URTD 0X36 SPICR URRDL 0X37 SPIS URRDH 0X38 SPIR 未使用 0X39 SPIW 未使用 0X3A CMP1CR 未使用 0x3B 未使用 未使用 0X3C 未使用 未使用 0X3D 未使用 未使用 0X3E ADCR1 未使用 0X3F ADCR2 未使用 0X40 ADISR 未使用 0X41 ADER1 未使用 0X42 ADER2 未使用 0X43 ADDL 未使用 产品规格书 (V1.1)

24 地址 Bank 0 Bank 1 0X44 ADDH 未使用 0X45 ADCVL 未使用 0X46 ADCVH 未使用 0X47 未使用 STKMON 0X48 未使用 PCH 0X49 未使用 HLVDCR 0X4A 未使用 未使用 0x4B 未使用 未使用 0X4C 未使用 未使用 0X4D 未使用 未使用 0X4E 未使用 未使用 0X4F 未使用 未使用 0X50 0X51 : 通用目的寄存器 : 0X7F 0X80 0X81 : : : 0XFE 0XFF Bank 0 Bank 1 图 6-2 数据存储器结构图 14 产品规格书 (V1.1)

25 6.1.4 R3 SR ( 状态寄存器 ) INT N OV T P Z DC C F R/W R/W R/W R/W R/W R/W R/W Bit 7 (INT): 中断使能标志位 0: 中断由 DISI 或硬件中断屏蔽 1: 中断由 ENI/DISI 指令使能 Bit 6 (N): 负标识位负标识储存输出结果的最高有效位的状态 0: 运算结果不为负 1: 运算结果为负 Bit 5 (OV): 溢出标识当运算结果 2 进制的补码发生溢出,OV 置 1 0: 无溢出发生 1: 溢出发生 Bit 4 (T): 溢出位执行 SLEP 和 WDTC 指令或上电后置 1,WDT 溢出时清 0 Bit 3 (P): 掉电位当上电或执行 "WDTC" 指令后置 1, 执行 "SLEP" 指令后该位清 0 Bit 2 (Z): 零标志位算术或逻辑运算的结果为零时置 "1" Bit 1 (DC): 辅助进位标志 Bit 0 (C): 进位标志 R4 RSR (RAM 选择寄存器 ) RSR7 RSR6 RSR5 RSR4 RSR3 RSR2 RSR1 RSR0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0(RSR7~RSR0): 在间接寻址方式中这些位用于选择寄存器 ( 地址 : 00~FF), 详细 情况请参考图 6-2 的数据存储器结构图 Bank0 R5 ~ RA Port 5 ~ Port A R5, R6, R7, R8, R9 和 RA 是 I/O 数据寄存器 产品规格书 (V1.1)

26 6.1.7 Bank0 RB~RD IOCR5 ~ IOCR7 这些寄存器用于控制 I/O 端口方向, 可读写 0: 设置相应的 I/O 为输出引脚 1: 设置相应的 I/O 为高阻输入引脚 Bank0 RE OMCR ( 工作模式控制寄存器 ) CPUS IDLE PERCS IIPS FMSF RCM2 RCM1 RCM0 R/W R/W R/W R/W R R/W R/W R/W Bit 7 (CPUS): CPU 振荡源选择 0: Fs: 副振荡器 1:Fm: 主振荡器当 CPUS=0 时,CPU 选择副振荡器, 主振荡器停振 Bit 6 (IDLE): 空闲模式使能位, 该位决定了执行 SLEP 指令后 MCU 进入哪个工作模式 0: IDLE=0 SLEP 指令 => 休眠模式 1: IDLE=1 SLEP 指令 => 空闲模式 Bit 5 (PERCS): 绿色和空闲模式的外部时钟源 0: 外部时钟源为 Fs Fm 在绿色和空闲模式停止 ( 默认 ) 1: 外部时钟源为 Fm Fm 在绿色和空闲模式振荡 RESET wakeup Normal mode Fm: oscillation Fs: oscillation CPU: using Fm Sleep mode Fm: stop Fs: stop CPU: stop IDLE=0 SLEP wakeup IDLE=0 SLEP CPUS=1 CPUS=0 Green mode Fm: set by PERCS Fs: oscillation CPU: using Fs IDLE=1 SLEP IDLE=1 SLEP Interrupt or wakeup Interrupt or wakeup Idle mode (*) Fm: set by PERCS Fs: oscillation CPU: stop 图 1 CPU 工作模式 注意 (*) 转换操作模式休眠 -> 正常, 绿色 -> 正常 : 如果定时器的时钟脉冲源 Fs, 定时器 / 计数器在空闲模式将会继续计数 当定时器 / 计数器的匹配条件发生在空闲模式下, 定时器 / 计数器中断标志将活跃 MCU 将跳转到中断向量对应的中断时启用 16 产品规格书 (V1.1)

27 HLFS=0 ( 正常 ) Fmain Fsub 上电 LVR N / G / I 引脚复位 / WDT S RC 1M,4M,8M, 10M RC 16ms WSTO 8*1/Fmain WSTO 8*1/Fmain WSTO 8*1/Fmain RC 12M,16M, 20M RC 16ms WSTO 16*1/Fmain WSTO 16*1/Fmain WSTO 16*1/Fmain XT RC 16ms WSTO 510*1/Fmain WSTO 510*1/Fmain WSTO 510*1/Fmain HLFS=1 ( 绿色 ) Fmain Fsub 上电 LVR 引脚复位 / WDT N/G/I S RC 1M,4M,,8M 10M,12M, 16M,20M RC 16ms WSTO 1 *1/Fsub WSTO 1*1/Fsub WSTO 1*1/Fsub XT RC 16ms WSTO 1*1/Fsub WSTO 1*1/Fsub WSTO 1*1/Fsub 产品规格书 (V1.1)

28 Fmain Fsub G N I N S N RC 1M,4M,8M,10M RC 12M,16M,20M RC WSTO 8*1/Fmain WSTO 8*1/Fmain WSTO 8*1/Fmain RC WSTO 16*1/Fmain XT RC WSTO 510*1/Fmain WSTO 16*1/Fmain WSTO 510*1/Fmain WSTO 16*1/Fmain WSTO 510*1/Fmain Fmain Fsub I G S G RC XT RC WSTO 1*1/Fsub WSTO 1*1/Fsub N: 正常模式 WSTO: 从启动到振荡的时间 G: 低速模式 I: 空闲模式 S: 休眠模式 Bit 4 (IIPS): IRC 内部电源转换位 用于模式改变 ( 当 IRC PSS 设置为 '0') 0: 内部电源供应开启, 电源损耗大但起振时间短 1: 内部关闭, 低电压损耗小但起振时间长 Bit 3 (FMSF): Fm 稳定标识位 0: 频率不稳定 1: 频率稳定 Bits 2~0 (RCM2~RCM0): 内部 RC 模式选择位 RCM2 RCM1 RCM0 频率 (MHz) ( 默认 ) 产品规格书 (V1.1)

29 6.1.9 Bank0 RF EIESCR ( 外部中断边沿选择控制寄存器 ) EI76ES EI54ES EI32ES1 EI32ES0 EI1ES1 EI1ES0 EI0ES1 EI0ES0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7(EI76ES) : 外部中断边沿选择位 0: 下降沿中断 1: 上升沿中断 Bit 6(EI54ES) : 外部中断边沿选择位 0: 下降沿中断 1: 上升沿中断 Bit 5~0(EIxES1~0) : 外部中断沿选择位 EIxES1 EIxES0 中断沿选择 0 0 下降沿中断 0 1 上升沿中断 1 下降和上升沿中断 Bank0 R10 WUCR1 ( 唤醒控制寄存器 1) CMPWK HLVDWK ADWK INTWK1 INTWK0 R/W R/W R/W R/W R/W Bit 7: 未用, 一直设为 0 Bit 6 (CMPWK): 比较器唤醒使能位 0: 禁止比较器唤醒 1: 使能比较器唤醒 Bit 5 (HLVDWK): 高 / 低电压侦测唤醒使能位 0: 禁止高 / 低电压侦测唤醒 1: 使能高 / 低电压侦测唤醒 Bit 4 (ADWK):A/D 转换器唤醒功能使能位 0: 禁止 AD 转换器唤醒 1: 使能 AD 转换器唤醒在 AD 转换器运行情况下, 当 AD 转换完成状态用于进入中断向量或将 IC 时,ADWK 位须设置为 使能 Bits 3~2 (INTWK1~0): 外部中断 (INT 引脚 ) 唤醒功能使能位 0: 禁止外部中断唤醒 1: 使能外部中断唤醒当外部中断状态改变用于进入中断向量或将 IC 时,INTWK 位须设置为 使能 Bits 1~0: 未用, 一直设为 0 产品规格书 (V1.1)

30 Bank0 R11 WUCR2 ( 唤醒控制寄存器 2) SPIWK I 2 CWK R/W R/W Bits 7~4: 未用, 一直设为 0 Bit 3 (SPIWK):SPI 唤醒使能位, 当 SPI 工作在从模式时有效 0: 禁止 SPI 唤醒 1: 使能 SPI 唤醒 Bit 2 (I 2 CWK):I2C 唤醒使能位. 当 I2C 工作在从模式时有效 0: 禁止 1: 使能 Bits 1~0: 未用, 一直设为 Bank0 R12 WUCR3 ( 唤醒控制寄存器 3) ICWKP8 ICWKP7 ICWKP6 ICWKP5 INTWK76 INTWK54 INTWK32 R/W R/W R/W R/W R/W R/W R/W Bits7~4 (ICWKP8~5):(Port 8~5) 引脚状态改变唤醒功能使能位 0: 禁止引脚状态改变唤醒功能 1: 使能引脚状态改变唤醒功能 Bit 3: 未用, 一直设为 0 Bits2~0 (INTWK7~2): 外部中断 (INT 引脚 ) 唤醒功能使能位 0: 禁止外部中断唤醒功能 1: 使能外部中断唤醒功能当外部中断状态改变用于进入中断向量或将 IC 时,INTWK 位须设置为 使能 Bank0 R14 SFR1 ( 状态标志寄存器 1) CMPSF HLVDSF ADSF EXSF1 EXSF0 TCSF F F F F F F 当中断条件触发时, 每个相应的状态标志则被置成 1 Bit 7: 未用, 一直设为 0 20 产品规格书 (V1.1)

31 Bit 6 (CMPSF): 比较状态标识 当比较器输出的状态改变, 置 1, 由软件复位 Bit 5 (HLVDSF): 高 / 低电压侦测器状态标志位 HLVDEN HLVDS3~0 HLVD 电压中断电平 HLVDSF V 1* 1.. 1* 1.. 1* V 1* 0 xxxx NA 0 Bit 4 (ADSF): 模数转换器状态标志位, 当 AD 转换完成时置 1, 由软件清零 Bits 3~2 (EXSF1~0): 外部中断状态位 Bit 1: 未用, 一直设为 0 Bit 0 (TCSF):TCC 溢出状态标志位, 当 TCC 溢出时置位, 由软件清零 注意 如果一个功能使能, 不管中断屏蔽是使能还是禁止, 相应的状态标志都将会被激活 Bank0 R15 SFR2 ( 状态寄存器 2) UERRSF URSF UTSF TC3DASF TC2DASF TC1DASF F F F F F F 当中断条件触发时, 每个相应的状态标志即被置成 1 Bits7~6: 未用, 一直设为 0 Bit 5 (UERRSF):UART 接收错误状态标志位, 由软件或禁止 UART 清零 Bit 4 (URSF): UART 接收模式数据缓冲器满状态标志位, 由软件清零 Bit 3 (UTSF):UART 传送模式数据缓冲器空标志位, 由软件清零 Bit 2 (TC3DASF):8 位定时器 / 计数器 3 状态标志, 由软件清零 Bit 1 (TC2DASF):8 位定时器 / 计数器 2 状态标志, 由软件清零 Bit 0 (TC1DASF):8/16 位定时器 / 计数器 1 状态标志, 由软件清零 Bank 0 R16 SFR3 ( 状态寄存器 3) PWMCPS F PWMCDS F PWMBPS F PWMBDS F PWMAPS F PWMADS F F F F F F F Bits 7~6: 未用, 一直设为 0 产品规格书 (V1.1)

32 Bit 5 (PWMCPSF):PWMC( 脉宽调制 ) 周期匹配的标识 当选择的周期匹配置 1, 由软件复位 Bit 4 (PWMCDSF):PWMC( 脉宽调制 ) 占空比匹配的标识 当选择的占空比匹配置 1, 由软件复位 Bit 3 (PWMBPSF):PWMB( 脉宽调制 ) 周期匹配的标识 当选择的周期匹配置 1, 由软件复位 Bit 2 (PWMBDSF):PWMB( 脉宽调制 ) 占空比匹配的标识 当选择的占空比匹配置 1, 由软件复位 Bit 1 (PWMAPSF):PWMA( 脉宽调制 ) 周期匹配的标识 当选择的周期匹配置 1, 由软件复位 Bit 0 (PWMADSF):PWMA( 脉宽调制 ) 占空比匹配的标识 当选择的占空比匹配置 1, 由软件复位 注意如果一个功能使能, 不管中断屏蔽是使能还是禁止, 相应的状态标志都将会被激活 Bank0 R17 SFR4 ( 状态标志位寄存器 4) P8ICSF P7ICSF P6ICSF P5ICSF SPISF I 2 CSTPSF I 2 CRSF I 2 CTSF F F F F F F F F Bit 7 (P8ICSF): 端口 8 状态标志位, 由软件清零 Bit 6 (P7ICSF): 端口 7 状态标志位, 由软件清零 Bit 5 (P6ICSF): 端口 6 状态标志位, 由软件清零 Bit 4 (P5ICSF): 端口 5 状态标志位, 由软件清零 Bit 3 (SPISF): SPI 模式状态标志位, 由软件清零 Bit 2(I 2 CSTPSF): I 2 C 停止状态标志位, 当 I 2 C 产生停止信号时置位 Bit 1(I 2 CRSF): I 2 C 接收状态标志位, 当 I 2 C 接收 1 字节数据和应答 ACK 信号时置位, 由硬件或 I 2 C 禁止清零 Bit 0(I 2 CTSF): I 2 C 发送状态标志位, 当 I 2 C 发送 1 字节数据和接收到握手信号 (ACK 或 NACK) 时置位, 由硬件或 I 2 C 禁止清零 注意如果一个功能使能, 不管中断屏蔽是使能还是禁止, 相应的状态标志都将会被激活 22 产品规格书 (V1.1)

33 Bank0 R18 SFR5 ( 状态标志位寄存器 5) EXSF7 EXSF6 EXSF5 EXSF4 EXSF3 EXSF2 F F F F F F 当中断条件触发时, 每个相应的状态标志即被置成 1 Bits 7~6: 未用, 一直设为 0 Bits 5~0 (EXSF7~2): 外部中断状态标志 注意 如果一个功能使能, 不管中断屏蔽是使能还是禁止, 相应的状态标志都将会被激活 Bank 0 R19 SFR6 ( 状态标志位寄存器 6) SHSF TC3DBSF TC2DBSF TC1DBSF F F F F 当中断条件触发时, 每个相应的状态标志即被置成 1 Bit 7 (SHSF): 系统保持状态标识 当系统保持发生置 1, 由软件复位 Bits 6~3: 未用, 一直设为 0 Bit 2 (TC3DBSF): 8 位定时器 / 计数器 3 状态标志, 由软件清零 Bit 1 (TC2DBSF): 8 位定时器 / 计数器 2 状态标志, 由软件清零 Bit 0 (TC1DBSF):8/16 位定时器 / 计数器 1 状态标志, 由软件清零 Bank0 R1B IMR1 ( 中断屏蔽寄存器 1) CMPIE HLVDIE ADIE EXIE1 EXIE0 TCIE R/W R/W R/W R/W R/W R/W Bits7~6: 未用, 一直设为 0 Bit 6 (CMPIE): CMPSF 中断使能位 0: 禁止 CMPSF 中断 1: 使能 CMPSF 中断当比较器输出状态改变用于进入中断向量,CMPIE 位必须设置为使能 Bit 5 (HLVDIE):HLVDSF 中断使能位 0: 禁止 HLVDSF 中断 1: 使能 HLVDSF 中断 产品规格书 (V1.1)

34 Bit 4 (ADIE): ADSF 中断使能位 0: 禁止 ADSF 中断 1: 使能 ADSF 中断 Bit 3 (EXIE1): EXSF1 中断与 INT1 功能使能位 0: 禁止 EXSF1 中断 1: 使能 EXSF1 中断 Bit 2 (EXIE0): EXSF0 中断与 INT0 功能使能位 0: 禁止 EXSF0 中断 1: 使能 EXSF0 中断 Bit 1: 未用, 一直设为 0 Bit 0 (TCIE): TCSF 中断使能位 0: 禁止 TCSF 中断 1: 使能 TCSF 中断 注意 如果中断屏蔽使能并执行了 ENI 指令, 而相应的状态标志位置位时,PC 指针将指向相对应的中断向量处 Bank0 R1C IMR2 ( 中断屏蔽寄存器 2) UERRIE URIE UTIE TC3IE TC2IE TC1IE R/W R/W R/W R/W R/W R/W Bits7~6: 未用, 一直设为 0 Bit 5 (UERRIE): UART 接收错误中断使能位 0: 禁止 UERRSF 中断 1: 使能 UERRSF 中断 Bit 4 (URIE): UART 接收模式中断使能位 0: 禁止 URSF 中断 1: 使能 URSF 中断 Bit 3 (UTIE): UART 发送模式中断使能位 0: 禁止 UTSF 中断 1: 使能 UTSF 中断 24 产品规格书 (V1.1)

35 Bit 2 (TC3IE): 中断使能位 Bit 1 (TC2IE): 中断使能位 Bit 0 (TC1IE): 中断使能位 0: 禁止 TC3DASF 和 TC3DBSF 中断 1: 使能 TC3DASF 和 TC3DBSF 中断 0: 禁止 TC2DASF 和 TC2DBSF 中断 1: 使能 TC2DASF 和 TC2DBSF 中断 0: 禁止 TC1DASF 和 TC1DBSF 中断 1: 使能 TC1DASF 和 TC1DBSF 中断 注意 如果中断屏蔽使能并执行了 ENI 指令, 而相应的状态标志位置位时,PC 指针将指向相对应的中断向量处 Bank 0 R1D IMR3 ( 中断屏蔽寄存器 3) PWMCPIE PWMCDIE PWMBPIE PWMBDIE PWMAPIE PWMADIE R/W R/W R/W R/W R/W R/W Bits 7~6: 未用, 一直设为 0 Bit 5 (PWMCPIE): PWMCPSF 中断使能位 0: 使能 PWMC 中断的周期匹配 1: 禁止 PWMC 中断的周期匹配 Bit 4 (PWMCDIE): PWMCDSF 中断使能位 0: 使能 PWMC 中断的占空比匹配 1: 禁止 PWMC 中断的占空比匹配 Bit 3 (PWMBPIE): PWMBPSF 中断使能位 0: 使能 PWMB 中断的周期匹配 1: 禁止 PWMB 中断的周期匹配 Bit 2 (PWMBDIE): PWMBDSF 中断使能位 0: 使能 PWMB 中断的占空比匹配 1: 禁止 PWMB 中断的占空比匹配 Bit 1 (PWMAPIE): PWMAPSF 中断使能位 0: 使能 PWMA 中断的周期匹配 1: 禁止 PWMA 中断的周期匹配 产品规格书 (V1.1)

36 Bit 0 (PWMADIE): PWMADSF 中断使能位 0: 使能 PWMA 中断的占空比匹配 1: 禁止 PWMA 中断的占空比匹配 注意 如果中断屏蔽使能并执行了 ENI 指令, 而相应的状态标志位置位时,PC 指针将指向相对应的中断向量处 Bank0 R1E IMR4 ( 中断屏蔽寄存器 4) P8ICIE P7ICIE P6ICIE P5ICIE SPIIE I 2 CSTPIE I 2 CRIE I 2 CTIE R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~4 (P8ICIE ~P5ICIE): Ports 8~5 引脚状态改变中断使能位 Bit 3 (SPIIE): 中断使能位 0: 禁止 P8ICSF~ P5ICSF 中断 1: 使能 P8ICSF ~ P5ICSF 中断 0: 禁止 SPISF 中断 1: 使能 SPISF 中断 Bit 2 (I 2 CSTPIE): I 2 C 停止中断使能位 0: 禁止中断 1: 使能中断 Bit 1 (I 2 CRIE): I 2 C 接口 Rx 中断使能位 0: 禁止中断 1: 使能中断 Bit 0 (I 2 CTIE): I 2 C 接口 Tx 中断使能位 0: 禁止中断 1: 使能中断 注意 如果中断屏蔽使能并执行了 ENI 指令, 而相应的状态标志位置位时, 程序计数器指针将指向相对应的中断向量处 Bank0 R1F IMR5 ( 中断屏蔽寄存器 5) EXIE7 EXIE6 EXIE5 EXIE4 EXIE3 EXIE2 R/W R/W R/W R/W R/W R/W 26 产品规格书 (V1.1)

37 Bits 7~6: 未用, 一直设为 0 Bits 5~0 (EXIE7~2):EXSF7~2 中断使能位 0: 禁止 EXSF7~2 中断 1: 使能 EXSF7~2 中断 INT Pin 使能条件边沿数字噪音抑制 INTX EXIEX 上升或下降 8/Fc 或 32/Fc 注意 1. 复用引脚是否用做 INT 引脚取决于中断屏蔽是否使能 2. 如果中断屏蔽使能并执行了 ENI 指令, 而相应的状态标志位置位时, 程序计数器指针将指向相对应的中断向量处 Bank 0 R20 IMR6 ( 中断屏蔽寄存器 6) SHIE R/W Bit 7 (SHIE):SHSF 中断使能位 0: 禁止 SHSF 中断 1: 使能 SHSF 中断 Bits 6~0: 未用, 一直设为 Bank0 R21 WDTCR ( 看门狗定时器控制寄存器 ) WDTE FSSF PSWE WPSR2 WPSR1 WPSR0 R/W R R/W R/W R/W R/W Bit 7 (WDTE): 看门狗定时器使能位,WDTE 可读写 0: 禁止 WDT 1: 使能 WDT Bit 6 (FSSF): Fs 稳定标识位 0: 表明频率未稳定 1: 表明频率稳定 Bits 5~4: 未用, 一直设为 0 Bit 3 (PSWE): 预分频器使能位 0: 禁止预分频器,WDT 分频比是 1:1 1: 使能预分频器,WDT 分频比由 2~0 位设置 产品规格书 (V1.1)

38 Bits 2~0 (WPSR2~ WPSR 0): WDT 预分频比位 WPSR2 WPSR1 WPSR0 WDT 分频比 : : : : : : : : Bank0 R22 TCCCR (TCC 控制寄存器 ) TCCS TS TE PSTE TPSR2 TPSR1 TPSR0 R/W R/W R/W R/W R/W R/W R/W Bit 7: 未用, 一直设为 0 Bit 6 (TCCS): TCC 时钟源选择位 0: Fs ( 副时钟 ) ( 默认 ) 1: Fm ( 主时钟 ) Bit 5 (TS): TCC 信号源 0: 内部振荡周期时钟 如果 P77 用作 I/O 引脚,TS 必须为 0 1: 由 TCC 引脚传输信号,TCC 周期必须大于内部指令的时钟周期 Bit 4 (TE): TCC 信号沿 0:TCC 引脚上的传输信号由低到高变化时,TCC 加 1 1: TCC 引脚上的传输信号由高到低变化时,TCC 加 1 Bit 3 (PSTE): TCC 预分频器使能位 0: 预分频器禁止,TCC 分频比为 1:1 1: 预分频器使能,TCC 分频比由位 2 ~ 位 0 设置 28 产品规格书 (V1.1)

39 Bits 2~0 (TPSR2~TPSR0): TCC 预分频比位 TPSR2 TPSR1 TPSR0 TCC 分频比 : : : : : : : : Bank0 R23 TCCD (TCC 数据寄存器 ) TCC7 TCC6 TCC5 TCC4 TCC3 TCC2 TCC1 TCC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TCC7~TCC0): TCC 数据 通过 TCC 引脚外部信号边沿或指令周期时钟加 1,TCC 外部信号触发脉宽须大于一个指 令周期, 使计数器增加的信号由 TCCCR 寄存器的位 4 和位 5 决定, 和其它寄存器一样可 读写 如果有溢出产生,TCC 电路将持续从 0 计数 Bank0 R24 TC1CR1 ( 定时器 / 计数器 1 控制寄存器 1) TC1S TC1RC TC1SS1 TC1MOD TC1FF TC1OMS TC1IS1 TC1IS0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (TC1S): 定时器 / 计数器 1 启动控制 ( 所有模式的总开关 ) 0: 停止并清除计数器 ( 默认 ) 1: 启动定时器 / 计数器 1 Bit 6 (TC1RC): 定时器 1 读控制位 0: 当该位设成 0, 无法从 TC1DB 读出数据 ( 默认 ) 1: 当该位设成 1, 从 TC1DB 读出数据是当前的计数值 Bit 5 (TC1SS1): 定时器 / 计数器 1 时钟源选择位 1 0: 内部时钟作为计数源 (Fc) Fs/Fm( 默认 ) 1: 外部 TC1 引脚作为计数源 (Fc), 仅用于定时器 / 计数器模式 产品规格书 (V1.1)

40 Bit 4 (TC1MOD): 定时器工作模式选择位 0: 两个 8 位定时器 1: 定时器 1 和定时器 2 组合成一个 16 位定时器,16 位定时器由定时器 1 对应的控制寄存器控制 TC1DA 和 TC1DB 是高字节,TC2DA 和 TC2DB 是低字节 Bit 3(TC1FF): 定时器 / 计数器 1 作为 PWM 或 PDO 模式时反向输出 0: 占空比为逻辑 1 ( 默认 ) 1: 占空比为逻辑 0 Bit 2 (TC1OMS): 定时器输出模式选择位 0: 重复模式 ( 默认 ) 1: 单次模式注意单次模式是指定时器只计数一个周期 Bits 1~0 (TC1IS1~ TC1IS0): 定时器 1 中断类型选择位, 这两位用于定时器工作在 PWM 模式时 TC1IS1 TC1IS0 定时器 1 中断类型选择位 0 0 TC1DA( 周期 ) 匹配 0 1 TC1DB( 占空比 ) 匹配 1 TC1DA 和 TC1DB 匹配 Bank0 R25 TC1CR2 ( 定时器 / 计数器 1 控制寄存器 2) TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~5 (TC1M2~TC1M0): 定时器 / 计数器 1 工作模式选择位 TC1M2 TC1M1 TC1M0 工作模式选择 定时器 / 计数器在上升沿时计数 定时器 / 计数器在下降沿时计数 上升沿的捕捉模式 下降沿的捕捉模式 窗口模式 可编程分频器输出 脉宽调制输出 蜂鸣器 ( 输出定时器 / 计数器时钟源, 时钟源的占空比须为 50/50) 30 产品规格书 (V1.1)

41 Bit 4 (TC1SS0): 定时器 / 计数器 1 时钟源选择位 0: Fs 用作计数源 (Fc)( 默认 ) 1: Fm 用作计数源 (Fc) Bits 3~0 (TC1CK3~TC1CK0): 定时器 / 计数器 1 时钟源预分频器选择位 TC3CK3 TC3CK2 TC3CK1 TC3CK0 Clock Source 分辨率 8 MHz 最大时间 8 MHz 分辨率 16kHz 最大时间 16kHz Normal FC=8M FC=8M FC=16K FC=16K FC 125ns 32μs 62.5μs 16ms FC/2 250ns 64μs 125μs 32ms FC/ ns 128μs 250μs 64ms FC/2 3 1μs 256μs 500μs 128ms FC/2 4 2μs 512μs 1ms 256ms FC/2 5 4μs 1024μs 2ms 512ms FC/2 6 8μs 2048μs 4ms 1024ms FC/2 7 16μs 4096μs 8ms 2048ms FC/2 8 32μs 8192μs 16ms 4096ms FC/2 9 64μs 16384μs 32ms 8192ms FC/ μs 32768μs 64ms 16384ms FC/ μs 65536μs 128ms 32768ms FC/ μs μs 256ms 65536ms FC/ ms μs 512ms ms FC/ ms ms 1.024s ms FC/ ms 1.048s 2.048s ms Bank0 R26 TC1DA ( 定时器 / 计数器 1 数据缓冲器 A) TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0(TC1DA7~0): 8 位定时器 / 计数器 1 数据缓冲器 A Bank0 R27 TC1DB ( 定时器 / 计数器 1 数据缓冲器 B) TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TC1DB7~0): 8 位定时器 / 计数器 1 数据缓冲器 B 产品规格书 (V1.1)

42 注意 1. 当定时器 / 计数器 x 用作 PWM 模式时, 储存在 TCxDB 寄存器内的占空比值须小于或等于储存在 TCxDA 寄存器内的周期值, 即占空比 周期, 则此时有 PWM 波形产生, 如果占空比值大于周期值, 则 PWM 输出波形保持为高电平 2. 用户设置的周期值在内部电路里会额外加 1 例如 : 当周期值设为 0x4F,PWM 波形实际产生的是 0x50 的周期长 当周期值设为 0xFF,PWM 波形实际产生的是 0x100 的周期长 Bank0 R28 TC2CR1 ( 定时器 / 计数器 2 控制寄存器 1) TC2S TC2RC TC2SS1 TC2FF TC2OMS TC2IS1 TC2IS0 R/W R/W R/W R/W R/W R/W R/W Bit 7 (TC2S): 定时器 / 计数器 2 启动控制 ( 所有模式的总开关 ) 0: 停止并清除计数器 ( 默认 ) 1: 启动定时器 / 计数器 2 Bit 6 (TC2RC): 定时器 2 读控制位 0: 当该位设成 0, 无法从 TC2DB 读出数据 ( 默认 ) 1: 当该位设成 1, 可从 TC2DB 读出数据, 读的数据是当前的计数值 Bit 5 (TC2SS1): 定时器 / 计数器 2 时钟源选择位 1 0: 内部时钟作为计数源 (Fc)-Fs/Fm( 默认 ) 1: 外部 TC2 引脚作为计数源 (Fc), 仅用于定时器 / 计数器模式 Bit 4: 未用, 一直设为 0 Bit 3 (TC2FF): 定时器 / 计数器 2 作为 PWM 或 PDO 模式时反向输出 0: 占空比为逻辑 1 ( 默认 ) 1: 占空比为逻辑 0 Bit 2 (TC2OMS): 定时器输出模式选择位 0: 重复模式 ( 默认 ) 1: 单次模式 注意 单次模式是指定时器只计数一个周期 Bits 1~0 (TC2IS1~ TC2IS0): 定时器 2 中断类型选择位, 两位用于定时器工作在 PWM 模式时 32 产品规格书 (V1.1)

43 TC2IS1 TC2IS0 定时器 2 中断类型选择 0 0 TC2DA ( 周期 ) 匹配 0 1 TC2DB ( 占空比 ) 匹配 1 TC2DA 和 TC2DB 匹配 Bank0 R29 TC2CR2 ( 定时器 / 计数器 2 控制寄存器 2) TC2M2 TC2M1 TC2M0 TC2SS0 TC2CK3 TC2CK2 TC2CK1 TC2CK0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~5 (TC2M2~TC2M0): 定时器 / 计数器 2 工作模式选择 TC2M2 TC2M1 TC2M0 工作模式选择 定时器 / 计数器在上升沿时计数 定时器 / 计数器在下降沿时计数 上升沿的捕捉模式 下降沿的捕捉模式 窗口模式 可编程分频器输出 脉宽调制输出 Bit 4 (TC2SS0): 定时器 / 计数器 2 时钟源选择位 0 0: Fs 用作计数源 (Fc)( 默认 ) 1: Fm 用作计数源 (Fc) 蜂鸣器 ( 输出定时器 / 计数器时钟源, 时钟源的占空比须为 50/50) 产品规格书 (V1.1)

44 TC2CK 3 Bits 3~0 (TC2CK3~TC2CK0): 定时器 / 计数器 2 时钟源预分频器选择 TC2CK 2 TC2CK 1 TC2CK 0 时钟源 分辨率 8MHZ 最大时间 8MHz 分辨率 16KHZ 最大时间 16KHz 普通 FC=8M FC=8M FC=16K FC=16K FC 125ns 32μs 62.5μs 16ms FC/2 250ns 64μs 125μs 32ms FC/ ns 128μs 250μs 64ms FC/2 3 1μs 256μs 500μs 128ms FC/2 4 2μs 512μs 1ms 256ms FC/2 5 4μs 1024μs 2ms 512ms FC/2 6 8μs 2048μs 4ms 1024ms FC/2 7 16μs 4096μs 8ms 2048ms FC/2 8 32μs 8192μs 16ms 4096ms FC/2 9 64μs 16384μs 32ms 8192ms FC/ μs 32768μs 64ms 16384ms FC/ μs 65536μs 128ms 32768ms FC/ μs FC/ ms FC/ ms μ s μ s ms 256ms 512ms 1.024s FC/ ms 1.048s 2.048s 65536ms m s m s m s Bank0 R2A TC2DA ( 定时器 / 计数器 2 数据缓冲器 A) TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TC2DA7~ TC2DA0):8 位定时器 / 计数器 2 数据缓冲器 A Bank0 R2B TC2DB ( 定时器 / 计数器 2 数据缓冲器 B) TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TC2DB7~ TC2DB0): 8 位定时器 / 计数器 2 数据缓冲器 B 34 产品规格书 (V1.1)

45 Bank0 R2C TC3CR1 ( 定时器 / 计数器 3 控制寄存器 1) TC3S TC3RC TC3SS1 TC3FF TC3OMS TC3IS1 TC3IS0 R/W R/W R/W R/W R/W R/W R/W Bit 7 (TC3S): 定时器 / 计数器 3 启动控制 ( 所有模式的总开关 ) 0: 停止并清除计数器 ( 默认 ) 1: 启动定时器 / 计数器 3 Bit 6 (TC3RC): 定时器 3 读控制位 0: 当该位设成 0, 无法从 TC3DB 读出数据 ( 默认 ) 1: 当该位设成 1, 可从从 TC3DB 读出数据, 读的数据是当前的计数值 Bit 5 (TC3SS1): 定时器 / 计数器 3 时钟源选择位 1 0: 部时钟作为计数源 (Fc),Fs/Fm( 默认 ) 1: 外部 TC3 引脚作为计数源 (Fc), 仅用于定时器 / 计数器模式 Bit 4: 未用, 一直设为 0 Bit 3 (TC3FF): 定时器 / 计数器 3 作为 PWM 或 PDO 模式时反向输出 0: 占空比为逻辑 1 ( 默认 ) 1: 占空比为逻辑 0 Bit 2 (TC3OMS): 定时器输出模式选择位 0: 重复模式 ( 默认 ) 1: 单次模式 注意 单次模式是指定时器只计数一个周期 Bits 1~0 (TC3IS1~ TC3IS0): 定时器 3 中断类型选择位, 这两位用于定时器工作在 PWM 模式时 TC3IS1 TC3IS0 定时器 3 中断类型选择位 0 0 TC3DA ( 周期 ) 匹配 0 1 TC3DB ( 占空比 ) 匹配 1 TC3DA 和 TC3DB 匹配 产品规格书 (V1.1)

46 Bank0 R2D TC3CR2 ( 定时器 / 计数器 3 控制寄存器 2) TC3M2 TC3M1 TC3M0 TC3SS0 TC3CK3 TC3CK2 TC3CK1 TC3CK0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~5 (TC3M2~TC3M0): 定时器 / 计数器 3 工作模式选择位 TC3M2 TC3M1 TC3M0 工作模式选择 定时器 / 计数器在上升沿时计数 定时器 / 计数器在下降沿时计数 上升沿的捕捉模式 下降沿的捕捉模式 窗口模式 可编程分频器输出 脉宽调制输出 Bit 4 (TC3SS0): 定时器 / 计数器 3 时钟源选择位 0 0: Fs 用作计数源 (Fc)( 默认 ) 1: Fm 用作计数源 (Fc) 蜂鸣器 ( 输出定时器 / 计数器时钟源, 时钟源的占空比须为 50/50) Bits 3~0 (TC3CK3~TC3CK0): 定时器 / 计数器 3 时钟源预分频器选择位 TC3CK3 TC3CK2 TC3CK1 TC3CK0 时钟源 分辨率 8 MHz 最大时间 8 MHz 分辨率 16kHz 最大时间 16kHz 普通 FC=8M FC=8M FC=16K FC=16K FC 125ns 32μs 62.5μs 16ms FC/2 250ns 64μs 125μs 32ms FC/ ns 128μs 250μs 64ms FC/2 3 1μs 256μs 500μs 128ms FC/2 4 2μs 512μs 1ms 256ms FC/2 5 4μs 1024μs 2ms 512ms FC/2 6 8μs 2048μs 4ms 1024ms FC/2 7 16μs 4096μs 8ms 2048ms FC/2 8 32μs 8192μs 16ms 4096ms FC/2 9 64μs 16384μs 32ms 8192ms FC/ μs 32768μs 64ms 16384ms FC/ μs 65536μs 128ms 32768ms FC/ μs μs 256ms 65536ms FC/ ms μs 512ms ms FC/ ms ms 1.024s ms FC/ ms 1.048s 2.048s ms 36 产品规格书 (V1.1)

47 Bank0 R2E TC3DA ( 定时器 / 计数器 3 数据缓冲器 A) TC3DA7 TC3DA6 TC3DA5 TC3DA4 TC3DA3 TC3DA2 TC3DA1 TC3DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TC3DA7~ TC3DA0):8 位定时器 / 计数器 3 数据缓冲器 A Bank0 R2F TC3DB ( 定时器 / 计数器 3 数据缓冲器 B) TC3DB7 TC3DB6 TC3DB5 TC3DB4 TC3DB3 TC3DB2 TC3DB1 TC3DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (TC3DB7~ TC3DB0):8 位定时器 / 计数器 3 数据缓冲器 B Bank0 R30 I2CCR1 (I2C 状态和控制寄存器 1) Strobe/Pend IMS ISS STOP SAR_EMPTY ACK FULL EMPTY R/W R/W R/W R/W R R R R Bit 7(Strobe/Pend): 在主模式下, 该位用于控制 I 2 C 电路发送 SCL 时钟的选通信号 在接收或发送一个握手信号 (ACK 或 NACK) 后自动复位 在从模式下, 该位用作未完成信号, 用户可以在写数据到 Tx 缓冲器或从 Rx 缓冲器读取数据后清零以告知从设备 I 2 C 电路释放 SCL 信号 Bit 6(IMS):I 2 C 主 / 从模式选择位 0: 从设备 1: 主设备 Bit 5 (ISS):I 2 C 快速 / 标准模式选择位 ( 如果 Fm 是 4 MHz 且 I 2 CTS1~0<0, 0>) 0: 标准模式 (100 K bit/s) 1: 快速模式 (400K bit/s) Bit 4(STOP): 在主模式下, 如果 STOP=1 且 R/nW=1, 那么, 在发送 STOP 信号之前, MCU 须回复一个 nack 信号给从设备 如果 STOP=1 且 R/nW=0, 那么, 当 MCU 接收到一个 ACK 信号后就发 STOP 信号 当 MCU 发 STOP 信号给从设备后此位复位 在从模式下, 如果 STOP=1 且 R/nW=0, 那么,MCU 须回复一个 nack 信号给主设备 Bit 3(SAR_EMPTY): 当 MCU 由 I 2 C 从地址寄存器发送一个字节数据并接收到一个 ACK( 或 nack) 信号时置位, 当 MCU 写一个字节数据到 I 2 C 从地址寄存器时该位清零 产品规格书 (V1.1)

48 Bit 2 (ACK): 当器件应答一个 ACK 信号后,ACK 状态位由硬件置 1 当器件应答一个 nack 信号后该位复位 Bit 1 (FULL): 当 I 2 C 接收缓冲寄存器满时由硬件置位, 当 MCU 从 I 2 C 接收缓冲寄存器读数据后由硬件复位 Bit 0 (EMPTY): 当 I 2 C 传送缓冲寄存器为空和接收 ACK (nack) 信号时由硬件置位 当 MCU 写一个新的数据到 I 2 C 传送缓冲寄存器时由硬件复位 Bank0 R31 I2CCR2(I 2 C 状态和控制寄存器 2) I 2 CBF GCEN BBF I 2 CTS2 I 2 CTS1 I 2 CTS0 I 2 CEN R R/W R R/W R/W R/W R/W Bit 7 (I 2 CBF):I 2 C 忙标志位 0: 从模式下, 如果接收到 STOP 信号或 I 2 C 从地址不匹配时清 0 1: 从模式下, 当与主设备进行 I2C 通讯时置位 Bit 6 (GCEN):I 2 C 通用呼叫功能使能位 0: 禁止通用呼叫功能 1: 使能通用呼叫功能 Bit 5: 未用, 一直设为 0 Bit 4 (BBF): 忙标志位, 在主模式下 I 2 C 检测处于忙状态, 只读 Bits 3~1 (I2CTS2~I2CTS0): I 2 C 发送时钟源选择位, 当使用不同工作频率 Fm 时, 这两 位必须设置正确以使 SCL 时钟与标准 / 快速模式相兼容 I2CCR1Bit 5 = 1, 快速模式 I2CTS2 I2CTS1 I2CTS0 SCL CLK 工作 Fm (MHz) NA NA Fm/ Fm/ Fm/ Fm/ Fm/ Fm/ NA NA 38 产品规格书 (V1.1)

49 I2CCR1 Bit 5=0, 标准模式 I2CTS2 I2CTS1 I2CTS0 SCL CLK 工作 Fm (MHz) Fm/ Fm/ Fm/ Fm/ Fm/ Fm/ Fm/ NA NA Bit 0 (I 2 CEN):I 2 C 使能位 0: 禁止 I 2 C 模式 1: 使能 I 2 C 模式 Bank0 R32 I2CSA (I2C 从设备地址寄存器 ) SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~1 (SA6~SA0): 在 I 2 C 应用中, 当 MCU 作为主设备时, 这些位是从设备地址寄 存器 Bit 0 (IRW): 在 I 2 C 应用中, 当 MCU 作为主设备时, 该位是读 / 写控制位 0: 写 1: 读 Bank0 R33 I2CDB (I2C 设备地址寄存器 ) DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DB7~DB0):I 2 C 接收 / 发送数据缓冲器 Bank0 R34 I2CDAL (I 2 C 设备地址寄存器 ) DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DA7~DA0): 在 I 2 C 应用中, 当 MCU 作为从设备时, 该寄存器储存的是 MCU 地址, 它用于识别 I 2 C 总线上的数据以读取 MCU 发出的信息 产品规格书 (V1.1)

50 Bank0 R35 I2CDAH (I 2 C 设备地址寄存器 ) DA9 DA8 R/W R/W Bits 7~2: 未用, 一直设为 0 Bits 1~0 (DA9~DA8): 设备地址位 Bank0 R36 SPICR (SPI 控制寄存器 ) CES SPIE SRO SSE SDOC SBRS2 SBRS1 SBRS0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (CES): 时钟边沿选择位 Bit 6 (SPIE):SPI 使能位 0: 数据在上升沿到来时移出, 在下降沿到来时移入 低电平时数据保持 1: 数据在下降沿到来时移出, 在上升沿到来时移入 高电平时数据保持 0: 禁止 SPI 模式 1: 使能 SPI 模式 Bit 5 (SRO):SPI 读溢出位 0: 无溢出 1: 在先前数据仍然保持在 SPIR 寄存器时又接收到一个新数据, 在此情况 Bit 4 (SSE):SPI 移位使能位 下,SPIS 寄存器数据将被丢弃 为避免设置此位, 即使是仅有发送操 作在执行, 用户也要读取 SPIR 寄存器 此情况仅会出现在从模式 0: 移位完成后清零, 准备下一字节移位 1: 开始移位, 在当前字节仍然在发送时保持为 1 Bit 3 (SDOC):SDO 输出状态控制位 0: 串行数据输出后,SDO 保持为高 1: 串行数据输出后,SDO 保持为低 Bits 2~0 (SBRS2~SBRS0):SPI 波特率选择位 SBRS2 SBRS1 SBRS0 模式 SPI 波特率 主模式 Fosc/ 主模式 Fosc/ 主模式 Fosc/ 主模式 Fosc/ 主模式 Fosc/ 主模式 Fosc/ 从模式 /SS 使能 从模式 /SS 禁止 40 产品规格书 (V1.1)

51 Bank0 R37 SPIS (SPI 状态寄存器 ) DORD TD1 TD0 OD3 OD4 RBF R/W R/W R/W R/W R/W R Bit 7 (DORD): 数据移位类型控制位 0: 左移 (MSB 先移 ) 1: 右移 (LSB 先移 ) Bits 6~5 (TD1~TD0):SDO 状态输出延迟时间选项 当 CPU 振荡源使用 Fs 时, 它仅延 迟 1 CLK 时间 TD1 TD0 延迟时间 CLK CLK CLK CLK Bit 4: 未用, 一直设为 0 Bit 3 (OD3): 漏极开路控制位 0: 禁止 SDO 引脚漏极开路 1: 使能 SDO 引脚漏极开路 Bit 2 (OD4): 漏极开路控制位 0: 禁止 SCK 引脚漏极开路 1: 使能 SCK 引脚漏极开路 Bit 1: 未用, 一直设为 0 Bit 0 (RBF): 读缓冲器满标志 0: 接收未完成,SPIR 寄存器未完全交换 1: 已接收完成,SPIR 寄存器已完全交换 Bank0 R38 SPIR (SPI 读缓冲寄存器 ) SRB7 SRB6 SRB5 SRB4 SRB3 SRB2 SRB1 SRB0 R R R R R R R R Bits 7~0 (SRB7~SRB0): SPI 读数据缓冲器 Bank0 R39 SPIW (SPI 写缓冲寄存器 ) SWB7 SWB6 SWB5 SWB4 SWB3 SWB2 SWB1 SWB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (SWB7~SWB0):SPI 写数据缓冲器 产品规格书 (V1.1)

52 Bank 0 R3A CMPCR1 ( 比较器控制寄存器 1) CRS CPOUT CS1 CS0 CCS1 CCS0 SDPWMA R/W R R/W R/W R/W R/W R/W Bit 7 (CRS): 选择参考源用于比较器 /OP 的反相端 0: CIN- 连接至引脚 ( 默认 ) 1: CIN- 连接至内部参考 Bit 6 (CPOUT): 比较器输出结果 Bits 5~4 (CS1 ~ CS0): 比较器选择位 CS1 CS0 功能描述 0 0 比较器和 CO 未使用 0 1 使用比较器, 比较器输出未连接至引脚 1 0 使用比较器, 比较器输出连接至引脚 1 1 OP Bit 3: 未用, 一直设为 0 Bits 2~1 (CCS1~CCS0): 比较器 CIN 通道选择位 CCS1 CCS0 通道 0 0 CA 0 1 CB 1 0 CC 1 1 CD Bit 0 (SDPWMA): 关闭 PMWA 0: 禁止 ( 默认值 ) 1: 使能 TAEN 在比较器 1 的下降沿禁止 注意 当使用内部参考, 在控制位 CIRLx1~CIRLx0 置 1 之后, 为了获取精确的输出结果, 用户需要至少需要等待 6us 此时, 我们建议控制位 CxS1~CxS0 不设置 (1:0) 或 (1:1), 为了不发生不期待的状态 Bank 0 R3B CMPCR2 ( 比较器控制寄存器 2) CIRL2 SDPWMB R/W R/W Bits 7~2: 未用, 一直设为 0 42 产品规格书 (V1.1)

53 Bit1 (CIRL2): 内部电压参考的高位 CIRL2 CIRL1 CIRL0 电压参考 AVDD ( 默认 ) V V V V V V V Bit 0 (SDPWMB): 关闭 PMWB 0: 禁止 ( 默认值 ) 1: 使能 TBEN 在比较器 2 的下降沿禁止 注意 当使用内部参考, 在控制位 CIRL1~CIRL0 置 1 之后, 为了获取精确的输出结果, 用户需要至少需要等待 6us 此时, 我们建议控制位 CS1~CS0 不设置 (1:0) 或 (1:1), 为了不发生不期待的状态 Bank 0 R3C CMPCR3 ( 比较器控制寄存器 3) CIRL1 CIRL0 SDPWMC R/W R/W R/W Bits 7~3: 未用, 一直设为 0 Bits 2~1 (CIRL1~CIRL0): 内部电压参考的低两位 CIRL12 CIRL11 CIRL10 电压参考 AVDD ( 默认 ) V V V V V V V Bit 0 (SDPWMC): 关闭 PMWC 0: 禁止 ( 默认值 ) 1: 使能 TCEN 在比较器 3 的下降沿禁止 产品规格书 (V1.1)

54 注意 1. 使用内部电压参考和代码选项 word2<7:6> 设置为 11, 当电压参考转换时, 用户需要等待至少 50us 来稳定内部电压参考电路 之后, 电压参考转换时, 用户需要等待至少 6us 来稳定内部电压参考电路 2. 使用内部电压参考和代码选项 word2<7:6> 设置为 10, 当电压参考转换时, 用户需要等待至少 6us 来稳定内部电压参考电路 Bank0 R3E ADCR1 ( 模数转换器控制寄存器 1) CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~5 (CKR2~0): ADC 时钟分频比选择位 系统模式 CKR2~0 ADC 运行时钟 (FAD = 1 / TAD) Max. FMain (VDD = 2.5V ~ 3V) Max. FMain (VDD = 3V ~ 5.5V) 000 FMain/16 8 MHz 16 MHz 001 FMain/8 4 MHz 16 MHz 010 FMain/4 2 MHz 8 MHz 正常模式 011 FMain/2 1 MHz 4 MHz 100 FMain/64 16 MHz 16 MHz 101 FMain/32 16 MHz 16 MHz 110 FMain/1 500kHz 2 MHz 111 FSub Fs Fs 低速模式 xxx FSub Fs Fs Bit 4 (ADRUN): ADC 开始运行在单次模式下 : 0: 完成转换时由硬件复位, 该位不能由软件复位 1: A/D 转换启动, 该位可由软件置位 在连续模式下 : 0: ADC 停止 1: ADC 一直运行除非该位由软件清零 Bit 3 (ADP): ADC 电源 0: ADC 在掉电模式 1: ADC 正在运行 Bit 2 (ADOM): ADC 工作模式选择 0: ADC 运行在单次模式 1: ADC 运行在连续模式 44 产品规格书 (V1.1)

55 Bits 1~0 (SHS1~0): 采样和保持时间选择 ( 建议最少 4µs,TAD: ADC 运转时钟周期 ) SHS1~0 采样和保持时间 00 2 x TAD 01 4 x TAD 10 8 x TAD x TAD Bank0 R3F ADCR2 ( 模数转换器控制寄存器 2) VPIS2 ADIM ADCMS VPIS1 VPIS0 VREFP VREFN R/W R/W R/W R/W R/W R/W R/W Bit 7: 未用, 一直设为 0 Bit 5 (ADIM): ADC 中断模式 0: 正常模式,AD 转换完成后中断产生 1: 比较模式, 当比较结果与 ADCMS 位设置相符时中断产生 推荐使用连 续模式 Bit 4 (ADCMS): ADC 比较模式选择 比较模式 : 0: 当 AD 转换数据等于或大于 ADCD 寄存器里的数据 ( 指 ADD ADCD) 时 中断产生 1: 当 AD 转换数据等于或小于 ADCD 寄存器里的数据时 ( 指 ADD ADCD) 中断产生 正常模式 : 不影响 Bits6, 3 ~ 2 (VPIS2~0): 内部参考电压选择 VPIS2 VPIS1 VPIS0 参考电压 AVDD V V V V V V V 产品规格书 (V1.1)

56 Bit 1 (VREFP): 参考电压选择 0: 内部正参考电压, 具体电压值由 VPIS1~0 位设置 1: 来自 VREF 引脚 Bit 0 (VREFN): 负参考电压选择 0: 与内部参考电压共地 1: 与 VREF 引脚共地 注意 1. 当使用内部参考电压且代码选项字 2<6>(IRCIRS) 设为 "1" 时, 第一次时用户至少需等待 50µs 以使能并稳定内部参考电压电路 參考电压不稳定会导致转换结果不准确 在这之后, 切换参考电压时用户都只需等待至少 6µs 2. 当使用内部参考电压且代码选项字 2<6>(IRCIRS) 设为 "0" 时, 切换参考电压时用户需至少等待 6µs 来稳定内部参考电压电路 Bank0 R40 ADISR ( 模数转换器输入通道选择寄存器 ) ADIS4 ADIS3 ADIS2 ADIS1 ADIS0 R/W R/W R/W R/W R/W Bits 7~5: 未用, 一直设为 0 Bits 4~0 (ADIS4~0):ADC 输入通道选择位 ADIS4~0 选择通道 ADIS4~0 选择通道 AD /2VDD 电源侦测 AD OP AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A AD N/A * 使用内部信号源, 用户仅需设置 ADIS4~0=10000, 这些 AD 输入通道是即时有效的 46 产品规格书 (V1.1)

57 Bank0 R41 ADER1 ( 模数转换器输入控制择寄存器 1) ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (ADE7):P65 引脚 AD 转换器使能位 0: 禁止 ADC7, P65 用作 I/O 引脚 1: 使能 ADC7 用作模拟输入引脚 Bit 6 (ADE6):P64 引脚 AD 转换器使能位 0: 禁止 ADC6, P64 用作 I/O 引脚 1: 使能 ADC6 用作模拟输入引脚 Bit 5 (ADE5): P62 引脚 AD 转换器使能位 0: 禁止 ADC5, P62 用作 I/O 引脚 1: 使能 ADC5 用作模拟输入引脚 Bit 4 (ADE4):P61 引脚 AD 转换器使能位 0: 禁止 ADC4, P61 用作 I/O 引脚 1: 使能 ADC4 用作模拟输入引脚 Bit 3 (ADE3):P60 引脚 AD 转换器使能位 0: 禁止 ADC3, P60 用作 I/O 引脚 1: 使能 ADC3 用作模拟输入引脚 Bit 2 (ADE2):P54 引脚 AD 转换器使能位 0: 禁止 ADC2, P54 用作 I/O 引脚 1: 使能 ADC2 用作模拟输入引脚 Bit 1 (ADE1):P53 引脚 ADC 功能使能位 0: 禁止 ADC1, P53 用作 I/O 引脚 1: 使能 ADC1 用作模拟输入引脚 Bit 0 (ADE0):P52 引脚 ADC 功能使能位 0: 禁止 ADC0, P52 用作 I/O 引脚 1: 使能 ADC0 用作模拟输入引脚 产品规格书 (V1.1)

58 Bank0 R42 ADER2 ( 模数转换器输入控制择寄存器 2) ADE15 ADE14 ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (ADE15): P77 引脚 AD 转换使能位 0: 禁止 ADC15, P77 作为 I/O 引脚 1: 使能 ADC15 用作模拟输入引脚 Bit 6 (ADE14):P76 引脚 AD 转换使能位 0: 禁止 ADC14, P76 作为 I/O 引脚 1: 使能 ADC14 用作模拟输入引脚 Bit 5 (ADE13): P75 引脚 AD 转换使能位 0: 禁止 ADC13, P75 作为 I/O 引脚 1: 使能 ADC13 用作模拟输入引脚 Bit 6 (ADE14): P95 引脚 AD 转换使能位 0: 禁止 AD14, P95 用作 I/O 引脚 1: 使能 AD14, P95 用作模拟输入引脚 Bit 5 (ADE13): P94 引脚 AD 转换使能位 0: 禁止 AD13, P94 用作 I/O 引脚 1: 使能 AD13, P94 用作模拟输入引脚 Bit 4 (ADE12): P74 引脚 AD 转换使能位 0: 禁止 ADC12, P74 用作 I/O 引脚 1: 使能 ADC12 用作模拟输入引脚 Bit 3 (ADE11): P55 引脚 AD 转换使能位 0: 禁止 ADC11, P55 用作 I/O 引脚 1: 使能 ADC11 用作模拟输入引脚 Bit 2 (ADE10): P56 引脚 AD 转换使能位 0: 禁止 ADC10, P56 用作 I/O 引脚 1: 使能 ADC10 用作模拟输入引脚 Bit 1 (ADE9):P57 引脚 AD 转换使能位 0: 禁止 ADC9, P57 用作 I/O 引脚 1: 使能 ADC9 用作模拟输入引脚 48 产品规格书 (V1.1)

59 Bit 0 (ADE8):P58 引脚 AD 转换使能位 0: 禁止 ADC8, P58 用作 I/O 引脚 1: 使能 ADC8 用作模拟输入引脚 Bank0 R43 ADDL ( 模数转换器低字节数据寄存器 ) ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 R R R R R R R R Bits 7~0 (ADD7~ ADD0): AD 数据缓冲器的低字节 Bank0 R44 ADDH ( 模数转换器高字节数据寄存器 ) ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 R R R R R R R R Bits 7~0 (ADD15~ ADD8):AD 高字节数据缓冲器 AD 数据格式取决于代码选项的 ADFM 位, 下表列出了 ADFM 设置不同时数据的差异性 ADFM1~0 12 位 0 1 ADDH ADD11 ADD10 ADD9 ADD8 ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 ADDH ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 ADDL ADD3 ADD2 ADD1 ADD Bank0 R45 ADCVL ( 模数转换器比较低字节 ) ADCD7 ADCD6 ADCD5 ADCD4 ADCD3 ADCD2 ADCD1 ADCD0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (ADCD7~0):AD 比较低字节数据 用户需使用与 ADDH 和 ADDL 寄存器一样的数据格式, 否则 AD 比较后其结果将是错误的 产品规格书 (V1.1)

60 Bank0 R46 ADCVH ( 模数转换器比较高字节 ) ADCD15 ADCD14 ADCD13 ADCD12 ADCD11 ADCD10 ADCD9 ADCD8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (ADCD15~8):AD 比较高字节数据用户需使用与 ADDH 和 ADDL 寄存器一样的数据格式, 否则 AD 比较后其结果将是错误的 Bank1 R5 IOCR8 这些寄存器用于控制 I/O 端口方向, 可读写 0: 设置相应的 I/O 引脚为输出 1: 设置相应的 I/O 引脚为高阻输入 Bank1 R8 P5PHCR ( 端口 5 上拉控制寄存器 ) PH57 PH56 PH55 PH54 PH53 PH52 PH51 PH50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PH57~PH50): 控制位用于使能 P57~P50 引脚的上拉功能 0: 使能内部上拉 1: 禁止内部上拉 Bank1 R9 P6PHCR ( 端口 6 上拉控制寄存器 ) PH67 PH66 PH65 PH64 PH63 PH62 PH61 PH60 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PH67~PH60): 控制位用于使能 P67~P60 引脚的上拉功能 0: 使能内部上拉 1: 禁止内部上拉 Bank1 RA P78PHCR ( 端口 7~8 上拉控制寄存器 ) P8LPH P7HPH P7LPH R/W R/W R/W Bits 7~3: 未用, 一直设为 1 50 产品规格书 (V1.1)

61 Bit 2 (P8LPH): 控制位用于使能端口 8 低半字节 (P83~P80) 引脚的上拉功能 0: 使能内部下拉 1: 禁止内部下拉 ( 默认 ) Bit 1 (P7HPH): 控制位用于使能端口 7 高半字节 (P77~P74) 引脚的上拉功能 Bit 0 (P7LPH): 控制位用于使能端口 7 低半字节 (P73~P72) 引脚的上拉功能 Bank1 RB P5PLCR ( 端口 5 下拉控制寄存器 ) PL57 PL56 PL55 PL54 PL53 PL52 PL51 PL50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PL57~PL50): 控制位用于使能 P57~P50 引脚的下拉功能 0: 使能内部下拉 1: 禁止内部下拉 Bank1 RC P6PLCR ( 端口 6 下拉控制寄存器 ) PL67 PL66 PL65 PL64 PL63 PL62 PL61 PL60 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PL67~PL60): 控制位用于使能 P67~P60 引脚的下拉功能 0: 使能内部下拉 1: 禁止内部下拉 Bank1 RD P78PLCR ( 端口 7~8 下拉控制寄存器 ) P8LPL P7HPL P7LPL R/W R/W R/W Bits 7~3: 未用, 一直设为 1 Bit 2 (P8LPL): 控制位用于使能端口 8 低半字节 (P83~P80) 引脚的下拉功能 0: 使能内部下拉 1: 禁止内部下拉 ( 默认 ) Bit 1 (P7HPL): 控制位用于使能端口 7 高半字节 (P77~P74) 引脚的下拉功能 Bit 0 (P7LPL): 控制位用于使能端口 7 低半字节 (P73~P72) 引脚的下拉功能 产品规格书 (V1.1)

62 Bank1 RE P5HDSCR ( 端口 5 高驱动 / 灌控制寄存器 ) H57 H56 H55 H54 H53 H52 H51 H50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (H57~H50): P57~P50 高驱动 / 灌电流控制位 0: 使能高驱动 / 灌 1: 禁止高驱动 / 灌 Bank1 RF P6HDSCR ( 端口 6 高驱动 / 灌控制寄存器 ) H67 H66 H65 H64 H63 H62 H61 H60 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (H67~H60): P67~P60 高驱动 / 灌电流控制位 0: 使能高驱动 / 灌 1: 禁止高驱动 / 灌 Bank1 R10 P78HDSCR ( 端口 7~8 高驱动 / 灌控制寄存器 ) P8LHDS P7HHDS P7LHDS R/W R/W R/W Bits 7~3: 未用, 一直设为 1 Bit 2 (P8LHDS): 控制位用于使能端口 8 低半字节引脚的功能 0: 使能高驱动 / 灌 1: 禁止高驱动 / 灌 ( 默认 ) Bit 1 (P7HHDS): 控制位用于使能端口 7 高半字节 (P77~P74) 引脚的功能 Bit 0 (P7LHDS): 控制位用于使能端口 7 低半字节 (P73~P72) 引脚的功能 Bank1 R11 P5ODCR ( 端口 5 漏极开路控制寄存器 ) OD57 OD56 OD55 OD54 OD53 OD52 OD51 OD50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (OD57~OD50):P57~P50 漏极开路控制位 0: 禁止漏极开路 1: 使能漏极开路 52 产品规格书 (V1.1)

63 Bank1 R12 P6ODCR ( 端口 6 漏极开路控制寄存器 ) OD67 OD66 OD65 OD64 OD63 OD62 OD61 OD60 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (OD67~OD60): P67~P60 漏极开路控制位 0: 禁止漏极开路 1: 使能漏极开路 Bank1 R13 P78ODCR ( 端口 7~8 漏极开路控制寄存器 ) P8LOD P7HOD P7LOD R/W R/W R/W Bits 7~3: 未用, 一直设为 0 Bit 2 (P8LOD): 控制位用于使能端口 8 低半字节引脚的漏极开路功能 0: 禁止漏极开路 ( 默认 ) 1: 使能漏极开路 Bit 1 (P7HOD): 控制位用于使能端口 7 高半字节 (P77~P74) 引脚的漏极开路功能 Bit 0 (P7LOD): 控制位用于使能端口 7 低半字节 (P73~P72) 引脚的漏极开路功能 Bank 1 R14 DeadTCR ( 停滞时间控制寄存器 ) DEADTCE DEADTBE DEADTAE DEADTP1 DEADTP0 R/W R/W R/W R/W R/W Bits 7~5: 未用, 一直设为 0 Bit 4 (DEADTCE): 使能 PWMC 和 /PWMC ( 用于对偶 PWM) 的停滞时间功能 0: 禁止 ( 默认 ) 1: 使能 Bit 3 (DEADTBE): 使能 PWMB 和 /PWMB( 用于对偶 PWM) 的停滞时间功能 0: 禁止 ( 默认 ) 1: 使能 Bit 2 (DEADTAE): 使能 PWMA 和 /PWMA ( 用于对偶 PWM) 的停滞时间功能 0: 禁止 ( 默认 ) 1: 使能 产品规格书 (V1.1)

64 Bits 1~0 (DEADTP1~DEADTP0): 停滞时间预分频比 DEADTP1 DEADTP0 分频比 0 0 1:1 ( 默认 ) 0 1 1: : :8 注意 停滞时间功能仅用于对偶 PWM 如果单 PWM 功能 ( 非对偶 PWM), 停滞时间功能总是禁止 Bank 1 R15 DeadTR ( 停滞时间寄存器 ) DEADTR7 DEADTR6 DEADTR5 DEADTR4 DEADTR3 DEADTR2 DEADTR1 DEADTR0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DEADTR7~0): 寄存器的内容为停滞时间 Bank 1 R16 PWMSCR (PWM 源时钟控制寄存器 ) DEADS PWMCS PWMBS PWMAS R/W R/W R/W R/W Bits 7~5: 未用, 一直设为 0 Bit4 (DEADS): 停滞时间定时器的时钟选择 0:Fs ( 默认 ) 1:Fm Bit3: 未用, 一直设为 0 Bit2 (PWMCS):PWMC 定时器的时钟选择 0:Fs ( 默认 ) 1:Fm Bit1 (PWMBS):PWMB 定时器的时钟选择 0:Fs ( 默认 ) 1:Fm Bit0 (PWMAS):PWMA 定时器的时钟选择 0:Fs ( 默认 ) 1:Fm 54 产品规格书 (V1.1)

65 Bank 1 R17 PWMACR (PWMA 控制寄存器 ) PWMAE IPWMAE PWMAA IPWMAA TAEN TAP2 TAP1 TAP0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (PWMAE): PWMA 使能位 0: 禁止 ( 默认 ) 1: 使能 相应的引脚用于 PWMA 引脚 Bit 6 (IPWMAE): 反相 PWMA 使能位 0: 禁止 ( 默认 ) 1: 使能 相应的引脚用于 /PWMA 引脚 Bit 5 (PWMAA): PWMA 的有效电平 0: 占空比 - 停滞时间为逻辑为 1 ( 默认 ) 1: 占空比 - 停滞时间为逻辑为 0 Bit 4 (IPWMAA): 反相 PWMA 的有效电平 0: 周期 - 占空比 - 停滞时间为逻辑为 1 ( 默认 ) 1: 周期 - 占空比 - 停滞时间为逻辑为 0 Bit 3 (TAEN): TMRA 使能位 所有 PWM 功能有效仅当此位置 1 0:TMRA 关闭 ( 默认值 ) 1:TMRA 开启 PWMXEN TXEN 功能描述 0 0 不使用 PWM 功能 ; 作为 I/O 引脚或其他功能引脚 0 1 定时器功能 ; 作为 I/O 或其他功能引脚 1 0 PWM 功能, 波形保持无效电平 1 1 PWM 功能, 正常 PWM 输出波形 Bits 2~0 (TAP2~TAP0):TMRA 时钟分频比选择位 TAP2 TAP1 TAP0 分频比 :1 ( 默认 ) : : : : : : :256 产品规格书 (V1.1)

66 Bank 1 R18 PRDAL (PWMA 周期的低字节 ) PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDA7~0): 寄存器的内容为 PWMA 周期的低字节 Bank 1 R19 PRDAH (PWMA 周期的高字节 ) PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDA15~8): 寄存器的内容为 PWMA 周期的高字节 Bank 1 R1A DTAL (PWMA 占空比的低字节 ) DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTA7~0): 寄存器的内容为 PWMA 占空比的低字节 Bank 1 R1B DTAH (PWMA 占空比的高字节 ) DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTA15~8): 寄存器的内容为 PWMA 占空比的高字节 Bank 1 R1C TMRAL ( 定时器 A 的低字节 ) TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 R R R R R R R R Bits 7~0 (TMRA7~0): 寄存器的内容为 PWMA 定时器的低字节 只读 Bank 1 R1D TMRAH ( 定时器 A 的高字节 ) TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 R R R R R R R R Bits 7~0 (TMRA15~8): 寄存器的内容为 PWMA 定时器的高字节 只读 56 产品规格书 (V1.1)

67 Bank 1 R1E PWMBCR (PWMB 控制寄存器 ) PWMBE IPWMBE PWMBA IPWMBA TBEN TBP2 TBP1 TBP0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (PWMBE):PWMB 使能位 0: 禁止 ( 默认 ) 1: 使能 相应的引脚用于 PWMB 引脚 Bit 6 (IPWMBE): 反相 PWMB 使能位 0: 禁止 ( 默认 ) 1: 使能 相应的引脚用于 /PWMB 引脚 Bit 5 (PWMBA):PWMB 的有效电平 0: 占空比 - 停滞时间为逻辑为 1 ( 默认 ) 1: 占空比 - 停滞时间为逻辑为 0 Bit 4 (IPWMBA): 反相 PWMB 的有效电平 0: 周期 - 占空比 - 停滞时间为逻辑为 1 ( 默认 ) 1: 周期 - 占空比 - 停滞时间为逻辑为 0 Bit 3 (TBEN): TMRB 使能位 所有 PWM 功能有效仅当此位置 1 0:TMRB 关闭 ( 默认值 ) 1:TMRB 开启 Bits 2~0 (TBP2~TBP0): TMRB 时钟预分频器选择 TBP2 TBP1 TBP0 预分频 :1 ( 默认 ) : : : : : : :256 产品规格书 (V1.1)

68 Bank 1 R1F PRDBL (PWMB 周期的低字节 ) PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDB7~0): 寄存器的内容为 PWMB 周期的低字节 Bank 1 R20 PRDBH (PWMB 周期的高字节 ) PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDB15~8): 寄存器的内容为 PWMB 周期的高字节 Bank 1 R21 DTBL (PWMB 占空比的低字节 ) DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTB7~0): 寄存器的内容为 PWMB 占空比的低字节 Bank 1 R22 DTBH (PWMB 占空比的高字节 ) DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTB15~8): 寄存器的内容为 PWMB 占空比的高字节 Bank 1 R23 TMRBL( 计时器 B 的低字节 ) TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 R R R R R R R R Bits 7~0 (TMRB7~0): 寄存器的内容为 PWMB 计时器的低字节 只读 Bank 1 R24 TMRBH( 计时器 B 的高字节 ) TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 R R R R R R R R Bits 7~0 (TMRB15~8): 寄存器的内容为 PWMB 计时器的高字节 只读 58 产品规格书 (V1.1)

69 Bank 1 R25 PWMCCR (PWMC 控制寄存器 ) PWMCE IPWMCE PWMCA IPWMCA TCEN TCP2 TCP1 TCP0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (PWMCE): PWMC 使能位 0: 禁止 ( 默认 ) Bit 6 (IPWMCE):/PWMC 使能位 1: 使能 此复合引脚用于 PWMC 引脚 0: 禁止 ( 默认 ) 1: 使能 此复合引脚用于 PWMC 引脚 Bit 5 (PWMCA):PWMC 的有效电平 0: 占空比 - 死区时间为逻辑 1 ( 默认 ) 1: 占空比 - 死区时间为逻辑 0 Bit 4 (IPWMCA):/PWMC 的有效电平 0: 周期 - 占空比 - 死区时间为逻辑 1 ( 默认 ) 1: 周期 - 占空比 - 死区时间为逻辑 0 Bit 3 (TCEN): TMRC 使能位 所有的 PWM 功能仅在此位置位时有效 0: MRC 关闭 ( 默认 ) 1: MRC 开启 Bits 2~0 (TCP2~TCP0):TMRC 时钟预分频选择位 TCP2 TCP1 TCP0 分频比 :1 ( 默认 ) : : : : : : :256 产品规格书 (V1.1)

70 Bank 1 R26 PRDCL (PWMC 周期的低字节 ) PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDC7~0): 寄存器的内容为 PWMC 周期的低字节 Bank 1 R27 PRDCH (PWMC 周期的高字节 ) PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDC15~8): 寄存器的内容为 PWMC 周期的高字节 Bank 1 R28 DTCL (PWMC 占空比的低字节 ) DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTC7~0): 寄存器的内容为 PWMC 占空比的低字节 Bank 1 R29 DTCH (PWMC 占空比的高字节 ) DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (DTC15~8): 寄存器的内容为 PWMC 占空比的高字节 Bank 1 R2A TMRCL ( 计时器 C 的低字节 ) TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 R R R R R R R R Bits 7~0 (TMRC7~0): 寄存器的内容为 PWMC 计时器的低字节 只读 Bank 1 R2B TMRCH ( 计时器 C 的高字节 ) TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC8 R R R R R R R R Bits 7~0 (TMRC15~8): 寄存器的内容为 PWMC 计时器的高字节 只读 60 产品规格书 (V1.1)

71 Bank1 R33 URCR (UART 控制寄存器 ) UINVEN UMODE1 UMODE0 BRATE2 BRATE1 BRATE0 UTBE TXE R/W R/W R/W R/W R/W R/W R R/W Bit 7 (UINVEN): 使能 UART TXD 和 RXD 端口反向输出位 0: 禁止 TXD 和 RXD 端口反向输出 1: 使能 TXD 和 RXD 端口反向输出 Bits 6~5 (UMODE1~UMODE0): UART 模式选择位 UMODE1 UMODE0 UART 模式 位 位 位 1 1 预留 Bits 4~2 (BRATE2~BRATE0): 传输波特率选择 BRATE2 BRATE1 BRATE0 波特率 8 MHz Fc/ Fc/ Fc/ Fc/ Fc/ Fc/ TC3/ 预留 Bit 1(UTBE): UART 传送缓冲器空标志 当传送缓冲器空时置 1 当写 URTD 寄存器时自动复位到 0 当使能传送时 UTBE 位由硬件清零 UTBE 位只读 因此, 在启动传送移位时写 URTD 寄存器是有必要的 Bit 0 (TXE): 使能传送 0: 禁止 1: 使能 产品规格书 (V1.1)

72 Bank1 R34 URS (UART 状态寄存器 ) URTD8 EVEN PRE PRERR OVERR FMERR URBF RXE W R/W R/W R/W R/W R/W R R/W Bit 7 (URTD8): UART 发送数据第 8 位 只可写 Bit 6 (EVEN): 选择奇偶校验 0: 奇校验 1: 偶校验 Bit 5 (PRE): 使能奇偶补充 0: 禁止 1: 使能 Bit 4 (PRERR): 奇偶校验错误标志, 当奇偶校验出错时置 1, 由软件清 0 Bit 3 (OVERR): 超速错误标志位, 当超速错误发生时置 1, 由软件清 0 Bit 2 (FMERR): 帧错误标志, 当帧错误发生时置 1, 由软件清 0 Bit 1 (URBF):UART 读缓冲器满标志, 当接收完一个字符时置 1, 当读 URS 寄存器时自动清 0 当使能接收时 URBF 由硬件清 0 URBF 是只读位, 因此, 有必要读 URS 寄存器以避免超速错误 Bit 0 (RXE): 使能接收 0: 禁止 1: 使能 Bank1 R35 URTD ( 传送数据缓冲寄存器 ) URTD7 URTD6 URTD5 URTD4 URTD3 URTD2 URTD1 URTD0 W W W W W W W W Bits 7~0 (URTD7~URTD0):UART 传送数据缓冲器, 只写 Bank1 R36 URRDL (UART 接收数据低字节缓冲寄存器 ) URRD7 URRD6 URRD5 URRD4 URRD3 URRD2 URRD1 URRD0 R R R R R R R R Bits 7~0 (URRD7~URRD0): UART 接收数据缓冲器, 只读 62 产品规格书 (V1.1)

73 Bank1 R37 URRDH (UART 接收数据高字节缓冲寄存器 ) URRD8 URSS R R/W Bit 7 (URRD8): UART 接收数据第 8 位, 只读 Bits 6~1: 未用, 一直设为 0 Bit 0 (URSS):UART 时钟源选择位 0: Fc 被设置为 Fs 1: Fc 被设置为 Fm Bank1 R45 TBPTL ( 表指针低字节寄存器 ) TB7 TB6 TB5 TB4 TB3 TB2 TB1 TB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0(TB7~TB0): 表指针地址第 7~0 位 Bank1 R46 TBPTH ( 表指针高字节寄存器 ) HLB GP GP GP TB11 TB10 TB9 TB8 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7(HLB): 获取机器代码的 MLB 或 LSB Bits 6~4 (GP): 通用目的读 / 写位 Bits 3~0 (TB11~TB8): 表指针地址第 11~8 位 Bank1 R47 STKMON ( 堆栈监视器 ) STOV STL3 STL2 STL1 STL0 R R R R R Bit 7 (STOV): 栈指针溢出指示位, 只读 Bits 6~4: 未用, 一直设为 0 Bits 3~0 (STL3~STL0): 栈指针指向的位置, 只读 Bank1 R48 PCH ( 程序计数器高字节 ) PC11 PC10 PC9 PC8 R/W R/W R/W R/W 产品规格书 (V1.1)

74 Bits 7~5: 未用, 一直设为 0 Bits 4~0 (PC12~PC8): 程序计数器高字节 Bank1 R49 HLVDCR ( 高 / 低电压侦测控制寄存器 ) HLVDEN IRVSF VDSB VDM HLVDS3 HLVDS2 HLVDS1 HLVDS0 R/W R R R/W R/W R/W R/W R/W Bit 7 (HLVDEN): 高 / 低电压侦测使能位 0: 禁止低电压侦测 1: 使能低电压侦测 Bit 6 (IRVSF): 内部参考电压状态标识位 1: 表明在特定的电压范围, 电压侦测逻辑将生成中断标识 0: 表明在特定的电压范围, 电压侦测逻辑将不生成中断标识,HLVD 中断将不被使能 Bit 5 (VDSB): 电压侦测器状态位 只读 1: VDD > HLVD 跳变点 (HLVDS<3:0>) 0: VDD < HLVD 跳变点 (HLVDS<3:0>) Bit 4 (VDM): 电压方向量级选择位 1: 当电压等于或大于跳变点 (HLVDS<3:0>), 事件发生 0: 当电压等于或小于跳变点 (HLVDS<3:0>), 事件发生 HLVDIE HLVDEN VDM IRVSF VDSB HLVDSF 中断 >1 0->1 未发生 >0 0 未发生 >1 0 未发生 >0 0->1 未发生 1 0 X X 1 0 未发生 1 1 X 0 X 0 未发生 >1 0->1 发生 >0 0 未发生 >1 0 未发生 >0 0->1 发生 64 产品规格书 (V1.1)

75 Bits 3~0 (HLVDS3~HLVDS0): 高 / 低电压侦测状态位 HLVDS3 HLVDS2 HLVDS1 HLVDS0 HLVD 电压电平 V V V V V V V V V V V V V V V V Bank1 R4A~R4C: ( 预留 ) Bank0 R50~R7F, Bank0~3 R80~RFF 所有这些都是 8 位通用寄存器 产品规格书 (V1.1)

76 6.2 TCC/WDT 和预分频器 有两个 8 位计数器分别用作 TCC 和 WDT 预分频器 TCCCR(Bank0 R22) 寄存器的 TPSR0~TPSR2 位用于定义 TCC 的预分频比, 同样,WDTCR (Bank0 R21) 寄存器的 WPSR0~WPSR2 位用于定义 WDT 的预分频比 每次给 TCC 赋值都将 TCC 预分频计数器清零, WDT 和其预分频计数器会被 WDTC 和 SLEP 指令清零 图 6-3 描述了 TCC/WDT 的功能结构 TCCD (Bank 0 R23) 为一个 8 位的定时器 / 计数器 TCC 时钟源可以选择内部时钟或外部输入信号 (TCC 引脚信号边沿可选择 ) 如果 TCC 信号源取自内部时钟,TCC 将在每个 Fc 时钟加 1( 无预分频器 ) 如果 TCC 选择外部时钟输入信号作为时钟源,TCC 将在 TCC 引脚输入信号的下降沿或上升沿加 1,TCC 引脚输入信号脉冲宽度 ( 保持高或低电平 ) 必须大于 1/Fc 在休眠模式下,TCC 将停止运行 看门狗定时器是一个独立运行的片内 RC 振荡器, 在振荡器驱动电路关闭后 ( 例如在休眠模式 ),WDT 仍将保持运行 在正常模式或休眠模式期间,WDT 溢出 ( 如果使能 ) 都将使器件复位 在正常模式下, 在任何时候都可通过软件设置来禁止和使能 WDT, 参考 WDTCR (Bank 0 R21) 寄存器的 WDTE 位设置 在没有 WDT 分频比条件下,WDT 溢出时间大约是 16 ms 1 ( 一个振荡器启动时间周期 ) Fc (Fm/Fs) 0 8 Bit Counter Data Bus TCC Pin TE (R22) 1 MUX 8 to 1 MUX TCC(R23) TS (R22) Prescaler TCC overflow interrupt TPSR2~TPSR0 (R22) WDT 8 Bit Counter WDTE (R21) 8 to 1 MUX Prescaler WDT time out WPSR2~WPSR0 (R21) 图 6-3 TCC 和 WDT 功能结构图 1 VDD=2.1~5.5V, 温度 = -40 C~85 C, WDT 溢出周期 = 16ms ± 10%. 66 产品规格书 (V1.1)

77 6.3 I/O 端口 I/O 寄存器, Port 5~Port A 为双向三态 I/O 端口 所有引脚都可以通过软件设为内部上拉和下拉, 另外, 也可由软件设置为漏极开路和高灌 / 驱动输出,Port 5~8 具有唤醒和中断功能, 此外,Port 5~8 还具有输入状态改变中断功能 每个 I/O 引脚都可通过设置 I/O 控制寄存器 (IOC5 ~ IOCA) 定义为 输入 或 输出 引脚 I/O 寄存器和 I/O 控制寄存器均可读 / 写,Port 5 ~ Port A 的 I/O 接口电路如图 6-4~6-7 所示 PCRD Q P R D _ Q CLK C L PCWR PORT Q _ Q P R C L D CLK PDWR IOD PDRD 0 1 M U X 注意 : 下拉没有在图中显示 图 6-4 Port 9~A 的 I/O 端口和 I/O 控制寄存器电路 产品规格书 (V1.1)

78 PCRD Q _ Q P R D CLK C L PCWR INT PORT Q _ Q P R D CLK C L PDWR IOD D P R Q CLK _ C L Q 0 1 M U X PDRD T10 P D R CLK C L Q _ Q INT 注意 : 上 / 下拉和漏极开路没有在图中显示图 6-5 /INT 引脚的 I/O 端口和 I/O 控制寄存器电路 PCRD Q _ Q P R D CLK C L PCWR P61~P67 PORT Q _ Q P R D CLK C L PDWR IOD 0 1 M U X PDRD TIN D P R CLK C L Q _ Q 注意 : 上 / 下拉和漏极开路没有在图中显示 图 6-6 Port 5~8 的 I/O 端口和 I/O 控制寄存器电路 68 产品规格书 (V1.1)

79 IOCE.1 D P R CLK C L Q _ Q RE. 1 Interrupt T10 T11 T17 D CLK P R C L Q _ Q Q _ Q P R D CLK C L ENI Instruction DISI Instruction /SLEP Interrupt (Wake-up from SLEEP) Next Instruction (Wake-up from SLEEP) 图 6-7 Port 5~8 I/O 输入状态改变中断 / 唤醒结构图 表 1 Port 5~8 输入状态改变唤醒 / 中断功能的用法 Port 5~8 输入状态改变唤醒 / 中断功能的用法 (I) 唤醒 (II) 唤醒和中断 (a) 休眠前 (a) 休眠前 1. 禁止 WDT 1. 禁止 WDT 2. 读 I/O 端口 (MOV R6,R6) 2. 读 I/O 端口 (MOV R6,R6) 3. 执行 "ENI" 或 "DISI" 3. 执行 "ENI" 或 "DISI" 4. 使能唤醒位 ( 置 WUE6H =1, WUE6L =1) 4. 使能唤醒位 ( 置 WUE6H =1, WUE6L =1) 5. 执行 "SLEP" 指令 5. 使能中断 ( 置 ICIE =1) (b) 唤醒后 6. 执行 "SLEP" 指令 下一条指令 (b) 唤醒后 1. 如果执行 "ENI" 中断向量 (0006H) 2. 如果执行 "DISI" 下一条指令 产品规格书 (V1.1)

80 6.4 复位和唤醒 复位 复位由下列事件之一引起 - (1) 上电复位 (2) /RESET 引脚拉低 (3) WDT 溢出 ( 如果使能 ) (4) LVR ( 如果使能 ) 在检测到复位后, 器件将保持在复位状态大约 16ms 2 ( 一个振荡器启动时间 ) 如果 /Reset 引脚拉 低 或产生 WDT 溢出, 复位产生 在 IRC 模式下, 复位时间是 WSTO 加 8 个时钟, 高频 XTAL 模式的复位时间是 WSTO 加 510 个时钟 在低频 XTAL 模式, 复位时间是 WSTO 加 510 个时钟 ( 副频 ) 一旦复位产生, 以下功能将被执行, 参考图 6-8 复位控制器结构图 振荡器保持运行, 或开始起振 程序计数器 (R2) 全部置 "0" 所有 I/O 端口引脚均被配置为输入模式 ( 高阻态 ) 看门狗定时器及其预分频器清零 控制寄存器按表 2 列出的参数 ( 复位后寄存器初始值状况 ) 置位 执行 SLEP 指令后即进入休眠 ( 掉电 ) 模式 当进入休眠模式后,WDT( 若使能 ) 清零但仍保持运行 唤醒发生后, 在 IRC 模式下唤醒时间是 WSTO 加 8 个时钟, 高频 XTAL 模式的唤醒时间是 WSTO 加 5108 个时钟 在低频 XTAL 模式, 复位时间是 WSTO 加 5108 个时钟 ( 副频 ) 控制器可由如下事件唤醒: (1) /RESET 引脚的外部复位输入 (2) WDT 溢出 ( 若使能 ) (3) 外部 (/INT) 引脚状态改变 ( 若 INTWKX 使能 ) (4) Port 输入状态改变 ( 若 ICWKPX 使能 ) (5) 当 SPI 作为从器件 ( 若 SPIWK 使能 ),SPI 接收完数据 (6) 当 I2C 作为从器件 ( 若 I 2 CWK 使能 ),I2C 接收完数据 (7) 高 / 低电压侦测 ( 若 HLVDWK 使能 ) (8) A/D 转换完成 ( 若 ADWK 使能 ) (9) 比较器输出状态改变 ( 若 CMPWK 使能 ) 前面两个事件将使 EM88F715N 产生复位 R3 寄存器的 T 和 P 标志可用来判定复位 ( 唤醒 ) 源 事件 3~8 将综合考虑程序的后续执行和全局中断 ("ENI" 或 "DISI" 被执行 ) 的情况决定控制器在唤醒后是否进入到中断向量 在 SLEP 指令前如果执行了 ENI 指令, 唤醒 2 VDD=2.1~5.5V, 溫度 =-40 C~85 C, WDT 溢出周期 = 16ms ± 10%. 70 产品规格书 (V1.1)

81 后, 指令将从地址 0X02 ~ 0X38 各个中断向量处开始执行 如果在 SLEP 指令前执行了 DISI 指令, 唤醒后, 指令将从紧接 SLEP 指令的下一条指令处开始执行 仅有事件 3 至 8 之一可被使能 也就是 : [a] 如果在 SLEP 之前 WDT 被使能,EM88F715N 仅可由事件 1 或 2 唤醒 详细请参考 6.5 章节中断部分 [b] 如果外部 (INT9~0) 引脚改变用于唤醒 EM88F715N 并且 INTWKx 位在 SLEP 指令之前被使能,WDT 必须被禁止 因此 EM88F715N 仅可由事件 3 唤醒 [c] 如果端口输入状态改变被用于唤醒 EM88F715N 并且相应的唤醒设置在 SLEP 指令之前被使能,WDT 必须被禁止 因此,EM88F715N 仅可由事件 4 唤醒 [d] 当 SPI 用作从设备, 如果 Bank0 R11 寄存器的 SPIWK 位在 SLEP 指令前被使能, 则接收到数据后将唤醒 EM88F715N, 此时 WDT 必须由软件禁止 因此,EM88F715N 仅可由事件 5 唤醒 [e] 当 I 2 C 用作从设备, 如果 Bank0 R11 寄存器的 I 2 CWK 位在 SLEP 指令前被使能, 则接收到数据后将唤醒 EM88F715N, 此时 WDT 必须由软件禁止 因此,EM88F715N 仅可由事件 6 唤醒 [f] 如果低电压侦测被用于唤醒 EM88F715N 并且 Bank 0 R10 寄存器的 LVDWK 位在 SLEP 指令前被使能,WDT 必须由软件禁止 因此,EM88F715N 仅可由事件 7 唤醒 [g] 如果 AD 转换完成用于唤醒 EM88F715N 并且 Bank0 R2F 寄存器的 ADWK 位在 SLEP 指令前被使能,WDT 必须由软件禁止 因此,EM88F715N 仅可由事件 8 唤醒 [h] 如果比较器输出状态改变用于唤醒 EM88F715N, 并在进入 SLEP 前 Bank0 R10 & R11 寄存器的 CMPWK 位使能,WDT 必须通过软件禁止 因此,EM88F715N 由事件 9 唤醒 产品规格书 (V1.1)

82 表 2 所有类型的唤醒模式和中断模式列出如下 : 唤醒信号 信号条件 休眠模式空闲模式低速模式正常模式 DISI ENI DISI ENI DISI ENI DISI ENI TCC ( 用作定时器 ) TCIE=0 TCIE=1 唤醒无效 唤醒 下一条指令 唤醒无效中断无效中断无效. 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 TCC ( 用作计数器 ) PWMA/B/ C ( 当定時器 A/B/C 匹配 PRDA/B/ C) PWMA/B/ C ( 当定时器 A/B/C 匹配 DTA/B/C) TCIE=0 唤醒无效唤醒无效中断无效中断无效. TCIE=1 PWMxPIE = 0 PWMxPIE = 1 PWMxDIE = 0 PWMxDIE = 1 唤醒 下一条指令 唤醒无效 唤醒无效 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 唤醒无效中断无效中断无效. 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 唤醒无效中断无效中断无效. 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 中断 中断向量 中断 中断向量 TC1/2/3 中断 ( 作为定时器 ) TC1/2/3IE=0 TC1/2/3IE=1 唤醒无效 唤醒 下一条指令 唤醒无效中断无效中断无效. 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 TC1/2/3 中断 ( 作为计数器 ) TC1/2/3IE=0 唤醒无效唤醒无效中断无效中断无效. TC1/2/3IE=1 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 WTIE=0 唤醒无效中断无效中断无效. 看门狗定时器 WTIE=1 唤醒无效 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 72 产品规格书 (V1.1)

83 ( 续 ) 唤醒信号 外部 INT 引脚状态改变 比较器 ( 比较器输出状态改变 ) AD 转换完成 SPI ( 从模式 ) 信号条件 INTWKx = 0, EXIEx = 0 INTWKx = 0, EXIEx = 1 INTWKx = 1, EXIEx = 0 INTWKx = 1, EXIEx = 1 ICWKPx = 0, PxICIE = 0 ICWKPx = 0, PxICIE = 1 ICWKPx = 1, PxICIE = 0 ICWKPx = 1, PxICIE = 1 CMPWK=0 CMPIE=0 CMPWK=0 CMPIE=1 CMPWK=1 CMPIE=0 CMPWK=1 CMPIE=1 ADWK = 0, ADIE = 0 ADWK = 0, ADIE = 1 ADWK = 1, ADIE = 0 ADWK = 1, ADIE = 1 SPIWK = 0, SPIE = 0 SPIWK = 0, SPIE = 1 SPIWK = 1, SPIE = 0 SPIWK = 1, SPIE = 1 休眠模式空闲模式低速模式正常模式 DISI ENI DISI ENI DISI ENI DISI ENI 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 唤醒无效唤醒无效中断无效中断无效. 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效 唤醒无效唤醒无效下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断 中断向量 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 中断 中断向量 中断 中断向量 中断 中断向量 产品规格书 (V1.1)

84 ( 续 ) 唤醒信号 I 2 C ( 从模式 ) 信号条件 I 2 CWK=0 I 2 CRIE=0 I 2 CWK=0 I 2 CRIE=1 I 2 CWK=1 I 2 CRIE=0 I 2 CWK=1 I 2 CRIE=1 休眠模式空闲模式低速模式正常模式 DISI ENI DISI ENI DISI ENI DISI ENI 唤醒无效唤醒无效中断无效中断无效. 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 中断 中断向量 中断 中断向量 UART 发送完成中断 UTIE = 0 UTIE = 1 唤醒无效 唤醒无效 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 中断 中断向量 UART 接收数据缓冲器满中断 URIE = 0 URIE = 1 唤醒无效 唤醒无效 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 中断 中断向量 UART 接收错误中断 高 / 低电压侦测 低电压复位 UERRIE = 0 UERRIE = 1 HLVDWK = 0, HLVDIE = 0 HLVDWK = 0, HLVDIE = 1 HLVDWK = 1, HLVDIE = 0 HLVDWK = 1, HLVDIE = 1 唤醒无效 唤醒无效 下一条指令 中断无效中断无效. 中断 中断向量 下一条指令 中断 中断向量 唤醒无效唤醒无效中断无效中断无效. 唤醒无效 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒无效 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 下一条指令 中断 中断向量 下一条指令 中断 中断向量 中断无效中断无效. 中断 中断向量 下一条指令 唤醒 复位唤醒 复位复位复位 中断 中断向量 WDT 溢出唤醒 复位唤醒 复位复位复位 74 产品规格书 (V1.1)

85 6.4.2 状态寄存器 RST,T, 和 P 的状态 复位可由以下事件引起 : 1. 上电 2. /RESET 引脚的高 - 低 - 高脉冲 3. 看门狗定时器溢出 4. LVR 发生 表 4 所列 T 和 P 值用于判定处理器是如何唤醒的, 表 4 列出的事件可能会影响 T 和 P 的 状态 表 4 复位后 RST, T 和 P 的值 复位类型 T P 上电 1 1 正常工作模式下 /RESET 引脚脉冲 *P *P 休眠模式下 /RESET 引脚唤醒 1 0 正常工作模式下 WDT 溢出 0 *P 休眠模式下 WDT 溢出唤醒 0 0 休眠模式下引脚状态改变唤醒 1 0 表 5 受事件影响后的 T 和 P 状态 *P: 复位前的状态 事件 T P 上电 1 1 WDTC 指令 1 1 WDT 溢出 0 *P SLEP 指令 1 0 休眠模式下引脚状态改变唤醒 1 0 *P: 复位前的状态 VDD Oscillator D CLK Q CLK Power-On Reset CLR Low Voltage Reset Setup time WDTE WDT WDT Timeout Reset /RESET 图 6-8 控制器复位结构图 产品规格书 (V1.1)

86 表 3 复位后寄存器的初始值汇总 说明 : U: 未知或不需理会 P: 复位前的值 C: 与代码选项一致 t: 查看表 4 地址 Bank 名称 复位类型 位名称 x00 0x01 0x02 0x03 0x04 0X05 Bank 0/1 R0 IAR Bank 0/1 R1 BSR Bank 0/1 R2 PCL Bank 0/1 R3 SR Bank 0/1 R4 RSR Bank 0 R5 Port 5 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 SBS GBS0 上电 /RESET 和 WDT P P 位名称 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 上电 /RESET 和 WDT P P P P P P P P 位名称 INT N OV T P Z DC C 上电 0 U U 1 1 U U U /RESET 和 WDT 0 P P t t P P P P P P t t P P P 位名称 RSR7 RSR6 RSR5 RSR4 RSR3 RSR2 RSR1 RSR0 上电 /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 P57 P56 P55 P54 P53 P52 P51 P50 上电 /RESET 和 WDT P P P P P P P P 76 产品规格书 (V1.1)

87 ( 续 ) 地址 Bank 名称复位类型 位名称 P67 P66 P65 P64 P63 P62 P61 P60 0x06 0x07 0x08 0X0B 0x0C 0X0D 0x0E 0x0F Bank 0 R6 Port 6 Bank 0 R7 Port 7 Bank 0 R8 Port 8 Bank 0 RB IOCR5 Bank 0 RC IOCR6 Bank 0 RD IOCR7 Bank 0 RE OMCR Bank 0 RF EIESCR 上电 /RESET 和 WDT P P P P P P P P 位名称 P77 P76 P75 P74 P73 P72 P71 P70 上电 /RESET 和 WDT P P P P P P P P 位名称 P81 P80 上电 /RESET 和 WDT P P 位名称 IOC57 IOC56 IOC55 IOC54 IOC53 IOC52 IOC51 IOC50 上电 /RESET 和 WDT P P P P P P P P 位名称 IOC67 IOC66 IOC65 IOC64 IOC63 IOC62 IOC61 IOC60 上电 /RESET 和 WDT P P P P P P P P 位名称 IOC77 IOC76 IOC75 IOC74 IOC73 IOC72 IOC71 IOC70 上电 /RESET 和 WDT P P P P P P P P 位名称 CPUS IDLE PERCS IIPS FMSF RCM2 RCM1 RCM0 上电 C C C /RESET 和 WDT C C C 位名称 P P P P P P P P EI76E S EI54E S EI32E S1 EI32E S0 EI1ES 1 EI1ES 0 EI0ES1 EI0ES 0 上电 /RESET 和 WDT P P P P P P P P 产品规格书 (V1.1)

88 ( 续 ) 地址库名称复位类型 0x10 0x11 0x12 Bank 0 R10 WUCR1 Bank 0 R11 WUCR2 Bank 0 R12 WUCR3 位名称 - CMPW K HLVDW K ADWK INTWK1 INTWK0 - - 上电 /RESET 和 WDT P P P P P 0 0 位名称 SPIWK I 2 CWK - - 上电 /RESET 和 WDT 位名称 P P 0 0 ICWKP 8 ICWKP 7 ICWKP 6 ICWKP5 - INTWK76 INTWK 54 上电 /RESET 和 WDT INTW K32 P P P P 0 P P P 0X14 0X15 0X16 0X17 Bank 0 R14 SFR1 Bank 0 R15 SFR2 Bank 0 R16 SFR3 Bank 0 R17 SFR4 位名称 - CMPSF HLVDS F ADSF EXSF1 EXSF0 - TCSF 上电 /RESET 和 WDT P P P P P 0 P 位名称 - - UERRSF URSF UTSF TC3DASF TC2DA SF 上电 /RESET 和 WDT 位名称 - - TC1DA SF 0 0 P P P P P P PWMCP SF PWMCD SF PWMBP PWMBDS SF F PWMA PSF 上电 /RESET 和 WDT PWMA DSF 0 0 P P P P P P 位名称 P8ICSF P7ICSF P6ICSF P5ICSF SPISF I 2 CSTPSF I 2 CRSF I 2 CTSF 上电 /RESET 和 WDT P P P P P P P P 78 产品规格书 (V1.1)

89 ( 续 ) 地址库名称复位类型 0X18 0X19 0X1B 0X1C 0X1D 0X1E 0X1F Bank 0 R18 SFR5 Bank 0 R19 SFR6 Bank 0 R1B IMR1 Bank 0 R1C IMR2 Bank 0 R1D IMR3 Bank 0 R1E IMR4 Bank 0 R1F IMR5 位名称 - - EXSF7 EXSF6 EXSF5 EXSF4 EXSF3 EXSF2 上电 /RESET 和 WDT P P P P P P 位名称 SHSF TC3DBSF TC2DB SF 上电 /RESET 和 WDT TC1DB SF P P P P 位名称 CMPIE HLVDIE ADIE EXIE1 EXIE0 - TCIE 上电 /RESET 和 WDT P P P P P 0 P 位名称 UERRSF URIE UTIE TC3IE TC2IE TC1IE 上电 /RESET 和 WDT P P P P P P PWMCPI PWMCD PWMBP 位名称 - - E IE IE PWMBDI E PWMA PIE 上电 /RESET 和 WDT PWMA DIE 0 0 P P P P P P 位名称 P8ICIE P7ICIE P6ICIE P5ICIE SPIIE I 2 CSTPIE I 2 CRIE I 2 CTIE 上电 /RESET 和 WDT P P P P P P P P 位名称 - - EXIE7 EXIE6 EXIE5 EXIE4 EXIE3 EXIE2 上电 /RESET 和 WDT P P P P P P 产品规格书 (V1.1)

90 ( 续 ) 地址库名称复位类型 位名称 SHIE X20 0X21 0X22 0X23 0X24 0X25 0X26 0X27 Bank 0 R20 IMR6 Bank 0 R21 WDTCR Bank 0 R22 TCCR Bank 0 R23 TCCD Bank 0 R24 TC1CR1 Bank 0 R25 TC1CR2 Bank 0 R26 TC1DA Bank 0 R27 TC1DB 上电 /RESET 和 WDT P 位名称 WDTE FSSF - - PSWE WPSR2 WPSR1 WPSR0 上电 /RESET 和 WDT P P 0 0 P P P P 位名称 TCCS TS TE PSTE TPSR2 TPSR1 TPSR0 上电 /RESET 和 WDT P P P P P P P 位名称 TCC7 TCC6 TCC5 TCC4 TCC3 TCC2 TCC1 TCC0 上电 /RESET 和 WDT P P P P P P P P 位名称 TC1S TC1RC TC1SS1 TC1MOD TC1FF TC1OMS TC1IS1 TC1IS0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 上电 /RESET 和 WDT P P P P P P P P 80 产品规格书 (V1.1)

91 ( 续 ) 地址库名称复位类型 位名称 TC2S TC2RC TC2SS1 - TC2FF TC2OMS TC2IS1 TC2IS0 0X28 0X29 0X2A 0X2B 0X2C 0X2D 0X2E Bank 0 R28 TC2CR1 Bank 0 R29 TC2CR2 Bank 0 R2A TC2DA Bank 0 R2B TC2DB Bank 0 R2C TC3CR1 Bank 0 R2D TC3CR2 Bank 0 R2E TC3DA 上电 /RESET 和 WDT 位名称 P P P 0 P P P P TC2M2 TC2M1 TC2M0 TC2SS0 TC2CK3 TC2CK2 TC2CK1 TC2CK0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0 上电 /RESET 和 WDT P P P P P P P P 位名称 TC3S TC3RC TC3SS1 - TC3FF TC3OMS TC3IS1 TC3IS0 上电 /RESET 和 WDT 位名称 P P P 0 P P P P TC3M2 TC3M1 TC3M0 TC3SS0 TC3CK3 TC3CK2 TC3CK1 TC3CK0 上电 /RESET 和 WDT 位名称 P P P P P P P P TC3DA7 TC3DA6 TC3DA5 TC3DA4 TC3DA3 TC3DA2 TC3DA1 TC3DA0 上电 /RESET 和 WDT P P P P P P P P 产品规格书 (V1.1)

92 ( 续 ) 地址库名称复位类型 0X2F 0X30 0X31 0X32 0X33 0X34 0X35 Bank 0 R2F TC3DB Bank 0 R30 I 2 CCR1 Bank 0 R31 I 2 CCR2 Bank 0 R32 I 2 CSA Bank 0 R33 I 2 CDB Bank 0 R34 I 2 CDAL Bank 0 R35 I 2 CDAH 位名称 TC3DB7 TC3DB6 TC3DB5 TC3DB4 TC3DB3 TC3DB2 TC3DB1 TC3DB0 上电 /RESET 和 WDT 位名称 P P P P P P P P Strobe/ Pend IMS ISS STOP SAR_ EMPTY ACK FULL EMPTY 上电 /RESET 和 WDT P P P P P P P P 位名称 I 2 CBF GCEN - BBF I 2 CTS2 I 2 CTS1 I 2 CTS0 I 2 CEN 上电 /RESET 和 WDT P P 0 P P P P P 位名称 SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW 上电 /RESET 和 WDT P P P P P P P P 位名称 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 上电 /RESET 和 WDT P P P P P P P P 位名称 DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 上电 /RESET 和 WDT P P P P P P P P 位名称 DA9 DA8 上电 /RESET 和 WDT P P 82 产品规格书 (V1.1)

93 ( 续 ) 地址库名称复位类型 位名称 CES SPIE SRO SSE SDOC SBRS2 SBRS1 SBRS0 0X36 0X37 0X38 0X39 0X3A 0X3B 0X3C Bank 0 R36 SPICR Bank 0 R37 SPIS Bank 0 R38 SPIR Bank 0 R39 SPIW BANK 0, R3A CMPCR1 BANK 0, R3B CMPCR2 BANK 0, R3C CMPCR3 上电 /RESET 和 WDT P P P P P P P P 位名称 DORD TD1 TD0 - OD3 OD4 - RBF 上电 /RESET 和 WDT P P P 0 P P 0 P 位名称 SRB7 SRB6 SRB5 SRB4 SRB3 SRB2 SRB1 SRB0 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 SWB7 SWB6 SWB5 SWB4 SWB3 SWB2 SWB1 SWB0 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 CRS CPOUT CS1 CS0 - CCS1 CCS0 SDPWM A 上电 /RESET 和 WDT P P P P 0 0 P P 位名称 CIRL2 SDPWM B 上电 /RESET 和 WDT P P 位名称 CIRL1 CIRL0 SDPWM C 上电 /RESET 和 WDT P P P 产品规格书 (V1.1)

94 ( 续 ) 地址库名称复位类型 位名称 CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 0X3E 0X3F 0X40 0X41 0X42 0X43 0X44 0X45 Bank 0 R3E ADCR1 Bank 0 R3F ADCR2 Bank 0 R40 ADISR Bank 0 R41 ADER1 Bank 0 R42 ADER2 Bank 0 R43 ADDL Bank 0 R44 ADDH Bank 0 R45 ADCVL 上电 /RESET 和 WDT P P P P P P P P 位名称 CALI VPIS2 ADIM ADCMS VPIS1 VPIS0 VREFP VREFN 上电 /RESET 和 WDT P P P P P P P P 位名称 ADIS4 ADIS3 ADIS2 ADIS1 ADIS0 上电 /RESET 和 WDT P P P P P 位名称 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 上电 /RESET 和 WDT P P P P P P P P 位名称 ADE15 ADE14 ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 上电 /RESET 和 WDT P P P P P P P P 位名称 ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 上电 U U U U U U U U /RESET 和 WDT U U U U U U U U P P P P P P P P 位名称 ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 上电 U U U U U U U U /RESET 和 WDT U U U U U U U U 位名称 P P P P P P P P ADCV7 ADCV6 ADCV5 ADCV4 ADCV3 ADCV2 ADCV1 ADCV0 上电 /RESET 和 WDT P P P P P P P P 84 产品规格书 (V1.1)

95 ( 续 ) 地址库名称复位类型 0X46 0X05 0X08 0X09 0X0A 0X0B Bank 0 R46 ADCVH Bank 1 R5 IOCR8 Bank 1 R8 P5PHCR Bank 1 R9 P6PHCR Bank 1 RA P78PHCR Bank 1 RB P5PLCR 位名称 ADCV15 ADCV14 ADCV13 ADCV12 ADCV11 ADCV10 ADCV9 ADCV8 上电 /RESET 和 WDT P P P P P P P P 位名称 IOC81 IOC80 上电 /RESET 和 WDT P P 位名称 PH57 PH56 PH55 PH54 PH53 PH52 PH51 PH50 上电 /RESET 和 WDT P P P P P P P P 位名称 PH67 PH66 PH65 PH64 PH63 PH62 PH61 PH60 上电 /RESET 和 WDT P P P P P P P P 位名称 P8LPH P7HPH P7LPH 上电 /RESET 和 WDT P P P 位名称 PL57 PL56 PL55 PL54 PL53 PL52 PL51 PL50 上电 /RESET 和 WDT P P P P P P P P 产品规格书 (V1.1)

96 ( 续 ) 地址库名称复位类型 位名称 PL67 PL66 PL65 PL64 PL63 PL62 PL61 PL60 0X0C 0X0D 0X0E 0X0F 0X10 0X11 0X12 Bank 1 RC P6PLCR Bank 1 RD P78PLCR Bank 1 RE P5HDSCR Bank 1 RF P6HDSCR Bank 1 R10 P78HDSCR Bank 1 R11 P5ODCR Bank 1 R2 P6ODCR 上电 /RESET 和 WDT P P P P P P P P 位名称 P8LPL P7HPL P7LPL 上电 /RESET 和 WDT 位名称 P P P HDS57 HDS56 HDS55 HDS54 HDS53 HDS52 HDS51 HDS50 上电 /RESET 和 WDT 位名称 P P P P P P P P HDS67 HDS66 HDS65 HDS64 HDS63 HDS62 HDS61 HDS60 上电 /RESET 和 WDT P P P P P P P P 位名称 P8LHDS P7HHDS P7LHDS 上电 /RESET 和 WDT P P P 位名称 OD57 OD56 OD55 OD54 OD53 OD52 OD51 OD50 上电 /RESET 和 WDT P P P P P P P P 位名称 OD67 OD66 OD65 OD64 OD63 OD62 OD61 OD60 上电 /RESET 和 WDT P P P P P P P P 86 产品规格书 (V1.1)

97 ( 续 ) 地址库名称复位类型 0X13 0X14 0X15 0X16 Bank 1 R13 P78ODCR BANK 1, R14 DeadTCR BANK 1, R15 DeadTR BANK 1, R16 PWMSCR 位名称 P8LOD P7HOD P7LOD 上电 /RESET 和 WDT 位名称 P P P DEADT DE DEADT CE DEADTB DEADTA DEADTP DEADT E E 1 P0 上电 /RESET 和 WDT 位名称 0 0 P P P P P P DEADT R7 DEADT R6 DEADT R5 DEADT R4 DEADT R3 DEADT R2 DEADT R1 上电 /RESET 和 WDT DEADT R0 P P P P P P P P 位名称 DEADS - PWMCS PWMBS PWMAS 上电 /RESET 和 WDT P 0 P P P 0X17 0X18 0X19 0X1A BANK 1, R17 PWMACR BANK 1, R18 PRDAL BANK 1, R19 PRDAH BANK 1, R1A DTAL 位名称 PWMAE IPWMAE PWMAA IPWMAA TAEN TAP2 TAP1 TAP0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 上电 /RESET 和 WDT P P P P P P P P 位名称 DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 上电 /RESET 和 WDT P P P P P P P P 产品规格书 (V1.1)

98 ( 续 ) 地址库名称复位类型 0X1B 0X1C 0X1D BANK 1, R1B DTAH BANK 1, R1C TMRAL BANK 1, R1D TMRAH 位名称 DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 上电 /RESET 和 WDT 位名称 0 0 P P P P P P TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 上电 /RESET 和 WDT 位名称 P P P P P P P P TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 上电 /RESET 和 WDT P P P P P P P P 0X1E 0X1F 0X20 0X21 0X22 BANK 1, R1E PWMBCR BANK 1, R1F PRDBL BANK 1, R20 PRDBH BANK 1, R21 DTBL BANK 1, R22 DTBH 位名称 PWMBE IPWMBE PWMBA IPWMBA TBEN TBP2 TBP1 TBP0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 上电 /RESET 和 WDT P P P P P P P P 位名称 DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB0 上电 /RESET 和 WDT P P P P 位名称 DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 上电 /RESET 和 WDT P P P P P P P P 88 产品规格书 (V1.1)

99 ( 续 ) 地址库名称复位类型 0X23 0X24 BANK 1, R23 TMRBL BANK 1, R24 TMRBH 位名称 TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 上电 /RESET 和 WDT 位名称 P P P P P P P P TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 上电 /RESET 和 WDT P P P P P P P P 0X25 0X26 0X27 0X28 0X29 0X2A BANK 1, R25 PWMCCR BANK 1, R26 PRDCL BANK 1, R27 PRDCH BANK 1, R28 DTCL BANK 1, R29 DTCH BANK 1, R2A TMRCL 位名称 PWMCE IPWMCE PWMCA IPWMCA TCEN TCP2 TCP1 TCP0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 上电 /RESET 和 WDT 位名称 P P P P P P P P PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 上电 /RESET 和 WDT P P P P P P P P 位名称 DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 上电 /RESET 和 WDT P P P P P P P P 位名称 DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 上电 /RESET 和 WDT 位名称 P P P P P P P P TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 上电 /RESET 和 WDT P P P P P P P P 产品规格书 (V1.1)

100 地址库名称复位类型 0X2B 0X33 0X34 0X35 0X36 0X37 BANK 1, R2B TMRCH Bank 1 R33 URCR Bank 1 R34 URS Bank 1 R35 URTD Bank 1 R36 URRDL Bank 1 R37 URRDH 位名称 TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC8 上电 /RESET 和 WDT P P P P P P P P 位名称 UINVEN UMODE1 UMODE0 BRATE2 BRATE1 BRATE0 UTBE TXE 上电 /RESET 和 WDT P P P P P P P P 位名称 URTD8 EVEN PRE PRERR OVERR FMERR URBF RXE 上电 U /RESET 和 WDT P 位名称 P P P P P P P P URTD7 URTD6 URTD5 URTD4 URTD3 URTD2 URTD1 URTD0 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P 位名称 P P P P P P P P URRD7 URRD6 URRD5 URRD4 URRD3 URRD2 URRD1 URRD0 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 URRD URSS 上电 U /RESET 和 WDT P P P 90 产品规格书 (V1.1)

101 地址库名称复位类型 位名称 TB7 TB6 TB5 TB4 TB3 TB2 TB1 TB0 0X45 0X46 0X47 0X48 0X49 0X50 ~ 0X7F 0X80 ~ 0XFF Bank 1 R45 TBPTL Bank 1 R46 TBPTH Bank 1 R47 STKMON Bank 1 R48 PCH Bank 1 R49 HLVDCR Bank 0 R50~R7F Bank 0~3 R80~RFF 上电 /RESET 和 WDT P P P P P P P P 位名称 HLB GP - - TB11 TB10 TB9 TB8 上电 /RESET 和 WDT P P 0 0 P P P P 位名称 STOV STL3 STL2 STL1 STL0 上电 /RESET 和 WDT P P P P P 位名称 PC11 PC10 PC9 PC8 上电 /RESET 和 WDT P P P P 位名称 HLVDEN IRVSF VDSB VDM HLVDS3 HLVDS2 HLVDS1 HLVDS0 上电 /RESET 和 WDT P P P P P P P P 位名称 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 位名称 上电 U U U U U U U U /RESET 和 WDT P P P P P P P P P P P P P P P P 产品规格书 (V1.1)

102 6.5 中断 EM88F715N 有下表所列的 25 个中断 (11 个外部,14 个内部 ) 中断源使能条件中断标志中断向量优先级 内部 / 外部复位 高 0 外部 INT ENI EXIE=1 EXSF 2 1 外部引脚状态改变 ENI ICIE=1 ICSF 4 2 内部 TCC ENI TCIE=1 TCSF 6 3 内部 HLVD ENIHLVDEN & HLVDIE=1 HLVDSF 8 4 外部比较器 ENICMPIE=1 CMPSF A 5 内部 SPI ENI SPIIE=1 SPISF C 6 内部 AD ENI ADIE=1 ADSF 10 7 内部 TC1(TCXDA) ENI TC1IE=1 TC1SF 12 8 内部 PWMPA ENIPWMPAIE=1 PWMPASF 14 9 内部 PWMDA ENIPWMDAIE=1 PWMDASF 内部 I 2 C 发送 ENI I 2 CTIE I 2 CTSF 1A 11 内部 I 2 C 接收 ENI I 2 CRIE I 2 CRSF 1C 12 内部 I 2 CSTOP ENI I 2 CSTPIE I 2 CSTPSF 1E 13 内部 TC2(TCXDA) ENI TC2IE=1 TC2SF 内部 PWMPB ENIPWMPBIE=1 PWMPBSF 内部 PWMDB ENIPWMDBIE=1 PWMDBSF 内部 TC3(TCXDA) ENI TC3IE=1 TC3SF 内部 PWMPC ENIPWMPCIE=1 PWMPCSF 2A 18 内部 PWMDC ENIPWMDCIE=1 PWMDCSF 2C 19 内部 UART 接收错误 ENIUERRIE=1 UERRSF 2E 20 内部 UART 接收 ENI URIE=1 URSF 内部 UART 发送 ENI UTIE=1 UTSF 外部系统保持 ENI SHIE=1 SHSF Bank0 R15~R1A 是中断状态寄存器, 其相关标志位记录相应中断请求 Bank0 R1B~R20 是中断屏蔽寄存器 全局中断由 ENI 指令使能, 由 DISI 指令禁止 当某个中断产生 ( 若此中断使能 ), 下一条指令将跳转到各相应中断地址 中断标志位在离开中断服务子程序或使能中断前必须由指令清零以避免中断嵌套 不论其中断屏蔽位状态或 ENI 是否被执行, 中断状态寄存器的标志 (ICSF 位除外 ) 均会置位 RETI 指令结束中断服务子程序并且使能全局中断 ( 等同执行 ENI) 外部中断配备有数字噪声抑制电路 ( 输入脉冲低于 4 个系统时钟周期被当作噪声而滤除 ), 但是在低频 XTAL 振荡模式 (LXT) 下, 噪声抑制电路将被禁止 当一个中断由外部中断 ( 若使能 ) 引脚脉冲 ( 下降沿 ) 触发产生时, 下一条指令将跳转到 0X02H 处执行 在执行中断服务子程序前,ACC,R3 (Bit0~Bit4) 和 R4 寄存器的内容将会由硬件自动保存, 如果有另外一个中断产生,ACC,R3 和 R4 寄存器将由新中断取代 中断服务子程序结束后,ACC,R3(Bit0~Bit4) 和 R4 将被还原 92 产品规格书 (V1.1)

103 VDD /IRQn D PR CLK CL ISR Q Q RFRD IRQn.. IRQm ENI / DISI INT Q PR D IOD /RESET IMR Q CLK CL IOCFWR IOCFRD RFWR 图 6-9a 中断输入电路 Interrupt sources ENI/DISI ACC R1 R3 (bits 0~4) R4 Interrupt occurs RETI STACKACC STACKR1 STACKR3 STACKR4 图 6-9b 中断备份框图 产品规格书 (V1.1)

104 6.6 A/D 转换器 R_BANK 地址名称 Bank0 0x3E ADCR1 Bank0 0x3F ADCR2 Bank0 0x40 ADISR Bank0 0x41 ADER1 Bank0 0x42 ADER2 Bank0 0x43 ADDL Bank0 0x44 ADDH Bank0 0x45 ADCVL Bank0 0x46 ADCVH Bank0 0x10 WUCR1 Bank0 0x15 SFR1 Bank0 0x1B IMR1 CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 R/W R/W R/W R/W R/W R/W R/W R/W - VPIS2 ADIM ADCMS VPIS1 VPIS0 VREFP VREFN - R/W R/W R/W R/W R/W R/W R/W ADIS4 ADIS3 ADIS2 ADIS1 ADIS R/W R/W R/W R/W R/W ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 R/W R/W R/W R/W R/W R/W R/W R/W ADE15 ADE14 ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 R/W R/W R/W R/W R/W R/W R/W R/W ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 R R R R R R R R ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 R R R R R R R R ADCD7 ADCD6 ADCD5 ADCD4 ADCD3 ADCD2 ADCD1 ADCD0 R/W R/W R/W R/W R/W R/W R/W R/W ADCD15 ADCD14 ADCD13 ADCD12 ADCD11 ADCD10 ADCD9 ADCD8 R/W R/W R/W R/W R/W R/W R/W R/W ADWK R/W ADSF R/W ADIE R/W ½ VDD PowerDet. OP AVDD / 4V / 3V / 2.5V / 2V VREFP / VREFN AD15 AD0 16 to 1 Analog switch Fsub Fmain/1 Fmain/2 Fmain/4 Fmain/8 Fmain/16 Fmain/32 Fmain/64 8 to 1 MUX ADC (Successive Approximation) Power Down Start to Convert ~ ~0 ADER1 ADER2 ADIS ADCR1 ISR1 IMR1 ADDH ADDL ADCR1 ADCR2 DATA BUS 图 6-10 AD 转换器功能结构图 94 产品规格书 (V1.1)

105 此为 12 位分辨率逐次逼近式模数转换器 (SAR ADC) SAR ADC 有两种参考电压, 模拟 参考电压可通过设置 ADCR2 寄存器的 VREFN,VREFP 和 VPIS2 ~0 位选择内部 AVDD 内部电压源或外部输入引脚 连接到外部参考电压比使用内部 AVDD 转换的 AD 值更精 确 ADC 数据寄存器 A/D 转换完成后, 转换结果加载到 ADDH 和 ADDL 如果 ADIE 使能,ADSF 置位 A/D 采样时间 逐次逼近式 AD 转换器的精度 线性 速率由 ADC 的特性决定 源阻抗和内部采样电阻 直接影响采样保持电容充电所需时间 在应用程序里控制采样时间长度以满足特定精度 的需要 Vdd=5V 时, 建议模拟源阻抗最大为 10K 模拟输入通道选定后, 在转换开 始前应先满足等待时间 A/D 转换时间 CKR2~0 用以选择转换时间 (TAD), 这样允许 MCU 在不牺牲 AD 转换精度的条件下工作 在最高频率下 下表显示了 TAD 和最高工作频率之间的关系 TAD 在 3V~5.5V 下为 0.5us, 在 2.5V~3V 下为 2us 系统 模式 正常模式 CKR2~0 ADC 的运算时钟 (FAD = 1 / TAD) 最大频率 (VDD = 3V ~ 5.5V) 最大频率 (VDD = 2.5V ~ 3V) 000 FMain/ 16 16MHz 8 MHz 001 FMain/ 8 16MHz 4MHz 010 FMain/ 4 8 MHz 2 MHz 011 FMain/ 2 4 MHz 1 MHz 100 FMain/ 64 16MHz 16 MHz 101 FMain/ 32 16MHz 16 MHz 110 FMain/ 1 2 MHz 0.5 MHz 111 FSub Fs Fs 低速模式 xxx FSub Fs Fs * 转换时间 = 采样和保持 (SHS[1:0]=10, 8 * TAD) 12 * 位转换时间 (12 * TAD) 设置 ADSTART 位和第一个 TAD 启动之间的延迟时间 休眠期间的 ADC 运行 为了获得更精确的 ADC 值和减少功耗,AD 转换在休眠模式下保持运行 当执行 SLEP 指令, 除了振荡器 TCC TC1~3 PWMA~C 和 AD 转换器外, 所有的 MCU 操作都会 停止 产品规格书 (V1.1)

106 为了获得更精确的 ADC 值和减少功耗,AD 转换在休眠模式下保持运行 当执行 SLEP 指令, 除了振荡器 TCC TC1~3 和 AD 转换器外, 所有的 MCU 操作都会停止 通过以下情况判断 AD 转换已经完成 : 1. Bank 0-R3E 寄存器的 ADRUN 位被清 0 2. Bank 0-R15 寄存器的 ADSF 位置 1 3. 从 ADC 转换唤醒 ( 在休眠模式期间它保持运行 ),Bank 0-R10 寄存器的 ADWK 位置 1 4. 如果 Bank0-R1B 的 ADIE 位使能并执行 DISI 指令, 唤醒后执行下一条指令 5. 如果 Bank 0-R1B 的 ADIE 位使能并执行 ENI 指令, 唤醒并进入中断向量 6. 如果 Bank 0-R1B 的 ADIE 位使能并执行 ENI 指令, 进入中断向量 当转换结束后, 转换的结果载入 ADDL 和 ADDH 寄存器中 如果 ADWK 使能, 单片机将被唤醒 否则, 无论 ADPD 位的状态如何,AD 转换器都被关闭 编程步骤 / 注意事项 按以下步骤可获得 ADC 数据 : 1. 写 16 位 (ADE15~0) 值到 Bank 0-R41~R42 (ADER1~2) 寄存器以定义 P52~P57, P60~P62, P64~P67 和 P74~P77 的特性 ( 数字 I/O 引脚, 模拟信道, 或参考电压引脚 ) 2. 设置 Bank0-R3E/ADCR1 寄存器以配置 AD 模块 a) 选择 ADC 输入通道 (ADIS4~0) b) 定义 AD 转换时钟比 (CKR2~0) c) 选择 ADC 参考电压 VREFS 的输入源 d) 置 ADP 位为 1, 开始采样 3. 若使用唤醒功能, 置 ADWK 位为 1 4. 若使用中断功能, 置 ADIE 位为 1 5. 若使用中断功能, 下 "ENI" 指令 6. 置 ADRUN 位为 1 7. 下 "SLEP" 指令或循环检测 8. 等待唤醒或 ADRUN 位清除 ( 值为零 ), 状态标志 (ADSF) 置 1 或 ADC 中断发生 9. 读转换数据寄存器 ADDL 和 ADDH 的值 如果此时 ADC 输入通道变化,ADDL 和 ADDH 的值可被清 清除状态标志位 (ADSF) 11. 根据需要, 进行下一个转换程序, 跳到步骤 1 或步骤 2 下一次采样开始前, 至少 等待 2 个 T AD 换言之, 设置 ADRUN=1 必须在设置 ADPD=1 之后, 它们之间的时 间差也是 2 个 T AD 96 产品规格书 (V1.1)

107 注意为了获得准确的值, 必须避免 AD 转换期间 I/O 引脚有任何数据传输 侦测内部 VDD 的编程步骤 在运行时 VDD 被侦测, 如前面章节所述, 不同在于 ADC 转换启动前 VDD 的首次检测 已准备好了, 因此, 侦测 VDD 时 : 在启动 AD 转换器运行前需注意通道是否切换到了 1/2VDD 通道, 分压器是否启动, 那 么 AD 就可开始转换了 需注意以下几点,VDD 引脚上加电容可增加转换值的精度, 多 转换几次取平均值或取最后几次数据以增加数据的可靠性 通常需注意地是, 在 VDD 侦测前, 不要将通道切换到 1/2VDD 通道, 此时它已经有 DC 电流损耗了, 须将其切换至其他多路模拟转换器通道, 这样它将会关闭电阻分压器, 以 上请用户注意 External Volt. Ref. Int. V REF. Internal VDD Internal VDD Analog MUX R R Analog MUX Signal In 12 bits ADC Ref. In To Kernel ADC[0:15] Pins 图 6-11 ADC 和 VDD 侦测器结构图 产品规格书 (V1.1)

108 6.6.7 演示程式实例 A. 定义系统控制寄存器 IAR == 0X00 ; 间接寻址寄存器 SR == 0X03 ; 状态寄存器 WUCR1 == 0x10 ; 唤醒控制寄存器 1 SFR1 == 0x15 ; 中断状态标志寄存器 1 IMR1 == 0x1B ; 中断屏蔽寄存器 1 B. 定义 I/O 控制寄存器 PORT6 == 0X06 PORT7 == 0X07 PORT9 == 0X09 IOCR6 == 0x0C ; I/O Port 6 控制寄存器 IOCR7 == 0x0D ; I/O Port 7 控制寄存器 IOCR9 == 0x06 ; I/O Port 9 控制寄存器 (Bank 1) C. ADC 控制寄存器 ADCR1 == 0x3E ; ; CKR1CKR1CKR0ADRUN ADP ADOM SHS1 SHS0 ADISR == 0x40 ; ADC 输入选择寄存器 ADDH == 0x44 ; 内容为 ADC[11:8] 的结果 ADDL == 0x45 ; 内容为 ADC[7:0] 的结果 D. 定义 ADCR1 寄存器中的位 ADP== 0x3 ;ADC 的电源模式 ADRUN == 0x4 ; 此位置 1 后 ADC 可以执行 E. 程序开始 ORG 0 ; 初始地址 JMP INITIAL ; ORG 0x12 ;ADC 中断向量 JMP CLRRE ; ;( 用户程序选择 ) ; CLRRE: MOV A, SFR1 ; 清 ADSF 位, X 为看实际应用选择 0 或 1 MOV SFR1,A BS ADCR1, ADRUN ; 如果需要则启动 AD 转换 RETI INITIAL: MOV A,@0B MOV ADISR, A MOV A,@0B ; 定义 P73 位模拟输入 ; 选择 P73 为模拟输入通道开 AD 电源设置时钟频率为 fosc/16 98 产品规格书 (V1.1)

109 MOV ADCR1, A ; 定义 P73 引脚位输入引脚并设置时钟比率为 fosc/16 En_ADC: MOV ; 定义 P73 为输入口, 其它口看实际情况 ; MOV IOCR7, A MOV ; 使能 ADC 的唤醒功能位 ADWK, X 为看实际应用 MOV WUCR1,A MOV ; 使能 ADC 的中断功能位 ADIE, X 为看实际应用 MOV IMR1, A ENI BS ADCR1, ADRUN ; 使能中断功能 ; 开始运行 ADC ; 如果使用中断功能, 以下三行可以忽略 ;If Sleep: SLEP ; ;( 用户程序选择 ) ; or ;If Polling: POLLING: JBC ADCR1, ADRUN ; 持续检查 ADRUN; JMP POLLING ; ADRUN 在 AD 转换完成后会被清 0 ; ;(User program section) 产品规格书 (V1.1)

110 6.7 定时器 EM88F715N 有三个定时器, 定时器 2 和定时器 3 为 8 位加计数器, 定时器 1 可作为一个 8 位加计数器或和定时器 2 叠加成为一个 16 位加计数器 如果定时器 1 用作 16 位加计数器, 定时器 2 的电路资源已被使用, 此时定时器 2 不能用了 当叠加时更新数据, 先写入 TC2DA ( 高字节 ), 再写入 TC1DA ( 低字节 ) R_BANK 地址名称 Bank0 0x24 TC1CR1 Bank0 0x25 TC1CR2 Bank0 0x26 TC1DA Bank0 0x27 TC1DB Bank0 0x28 TC2CR1 Bank0 0x29 TC2CR2 Bank0 0x3A TC2DA Bank0 0x3B TC2DB Bank0 0x3C TC3CR1 Bank0 0x3D TC3CR2 Bank0 0x3E TC3DA Bank0 0x3F TC3DB Bank0 0x15 SFR2 Bank0 0x19 SFR6 Bank0 0x1C IMR2 TC1S TC1RC TC1SS1 TC1MOD TC1FF TC1OMS TC1IS1 TC1IS0 R/W R/W R/W R/W R R/W R/W R/W TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 R/W R/W R/W R/W R/W R/W R/W R/W TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 R/W R/W R/W R/W R/W R/W R/W R/W TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 R/W R/W R/W R/W R/W R/W R/W R/W TC2S TC2RC TC2SS1 - TC2FF TC2OMS TC2IS1 TC2IS0 R/W R/W R/W - R R/W R/W R/W TC2M2 TC2M1 TC2M0 - TC2CK3 TC2CK2 TC2CK1 TC2CK0 R/W R/W R/W - R/W R/W R/W R/W TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0 R/W R/W R/W R/W R/W R/W R/W R/W TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0 R/W R/W R/W R/W R/W R/W R/W R/W TC3S TC3RC TC3SS1 - TC3FF TC3OMS TC3IS1 TC3IS0 R/W R/W R/W - R R/W R/W R/W TC3M2 TC3M1 TC3M0 - TC3CK3 TC3CK2 TC3CK1 TC3CK0 R/W R/W R/W - R/W R/W R/W R/W TC3DA7 TC3DA6 TC3DA5 TC3DA4 TC3DA3 TC3DA2 TC3DA1 TC3DA0 R/W R/W R/W R/W R/W R/W R/W R/W TC3DB7 TC3DB6 TC3DB5 TC3DB4 TC3DB3 TC3DB2 TC3DB1 TC3DB0 R/W R/W R/W R/W R/W R/W R/W R/W TC3DASF TC2DASF TC1DASF F F F TC3DBSF TC2DBSF TC1DBSF F F F TC3DIE TC2DIE TC1DIE R/W R/W R/W 100 产品规格书 (V1.1)

111 6.7.1 定时器 / 计数器模式 TCxM2~0 TCxM2~0=timer/counter mode TCx pin M fc/2 15 MUX 8-bit up counter clear fc/2 0 TCxCK 4 TC1S Comparator TCx interrupt TCxCR TCxDB TCxDA Data Bus 图 6-12a 定时 / 计数器结构图在定时器 / 计数器模式下, 利用内部时钟或 TCx 引脚执行加计数, 当加计数器的内容与 TCxDA 相匹配时, 中断产生且计数器清零, 计数器清零后加计数重新开始 通过设置 TCxRC 为 1 将加计数器的当前内容加载到 TCxDB 里 Internal clock Up-counter n-3 n-2 n-1 n TCxDA n match counter clear TCx interrupt TCx Pin Up-counter n-2 n-1 n TCxDA n match counter clear TCx interrupt 图 6-12b 定时器 / 计数器模式的波形 产品规格书 (V1.1)

112 6.7.2 窗模式 TCx pin fc/2 15 Window 8-bit up counter clear MUX fc/2 0 Comparator TCx interrupt TCxCK 4 TCxS TCcCR2 TCxDA Data Bus 图 6-13a 窗口模式的结构图 在窗口模式下, 当内部时钟与 TCx 引脚 ( 窗口脉冲 ) 的逻辑与的结果由 0 变为 1( 上升沿 ) 时执行加计数 当加计数器内容与 TCxDA 相匹配时, 中断产生且计数器被清零 窗口 脉冲的频率需低于所选的内部时钟 TCx pin Internal clock Up-counter n-3 n-2 n-1 n TCxDA n match counter clear TCx interrupt 图 6-13b 窗口模式波形 102 产品规格书 (V1.1)

113 6.7.3 捕获模式 TCxM2~0 Edge detector Rising Falling TCxM2~0=010 Inhibit Capture control TCx interrupt TCx pin M fc/2 15 MUX 8-bit up counter Overflow fc/2 0 TCxCK TC1S CAP 4 Capture Capture TC1CR TCxDB TCxDA Data Bus 图 6-14a 捕捉模式结构图在捕捉模式下,TCx 输入引脚的脉冲宽度 周期和占空比都可在此模式下测量, 可用于红外遥控信号的解码 计数器是一个自由运行的内部时钟 在 TCx 引脚的上升沿 ( 下降沿 ), 计数器的内容装载到 TCxDA, 计数器清零并产生中断 在 TC1 引脚的下降沿 ( 上升沿 ), 计数器的内容装载到 TCxDB, 此时, 计数器仍在计数, 一旦 TCx 引脚的下一个上升沿触发, 计数器的内容装载到 TCxDA, 计数器清零并再次产生中断 在检测到边沿之前如果发生了溢出,FFH 装载到 TCxDA 且产生溢出中断 在处理中断过程中, 可通过检测 TCxDA 的值是否为 FFH 来判断是否有溢出 一个中断产生后 ( 捕捉 TCxDA 或溢出检测 ), 捕捉和溢出检测都暂停直到 TCxDA 内容被读出 (1) 正常行为 (2) 不可以被中断 (3) 小于两个定时器时钟的信号可以被忽略 (4) DA 溢出 (5) DB 溢出 (6) 信号上升沿的 DB 溢出之后将重新计数 (7) 16 位正常操作 (8) 16 位读低字节正常行为 (9) 在中断生成前,16 位读取高字节不读取低字节 产品规格书 (V1.1)

114 (1) (2) (3) Internal clock Up-counter k-2 k-1 k 0 1 m-1 m m1 n-1 n 0 1 s-1 s s1 h-1 h TCx input TCxDA k n h TCxDB m s 4 TCxDA interrupt TCxDB interrupt TCxDA read k n TCxDB read m 4 (4) (5) (6) Internal clock Up-counter k-2 k-1 k 0 1 m-1 m m1 FE FF FE FF TCx input TCxDA k FF (overflow) FF (overflow) TCxDB m FF 3 TCxDA interrupt TCxDB interrupt TCxDA read k FF FF TCxDB read m (7) (8) (9) 3 Internal clock 16 bit Up-counter k-2 k-1 k 0 1 m-1 m m1 n-1 n 0 1 s-1 s s1 h-1 h TCx input TCxDA k n h 7 TCxDB TCxDA interrupt TCxDB interrupt m s TCxDAH read kh hh TCxDAL read kl nl hl TCxDBH read sh TCxDBL read ml sl 图 6-14b 捕获模式波形图 104 产品规格书 (V1.1)

115 6.7.4 可编程分频输出模式和脉宽调制模式 TCxM2~0=101 TCxFF TCx interrupt fc/2 15 clear 8-bit up counter TCxM2~0=10x F/F toggle Q PWMx,PDOx pin fc/2 0 MUX Comparator match TCxCK2~0 4 TCxS Comparator match TCxCR TCxDA_buffer2 TCxDB_buffer2 TCxDA_buffer1 TCxDB_buffer1 Write TCxDA[0] TCxDA TCxDB Data Bus 图 6-15a PDO/PWM 模式结构图 可编程分频输出 (PDO) 在可编程除频器输出 (PDO) 模式下, 加计数是利用内部时钟实现的, TCxDA 的内容与加计数器的内容做比较, F/F 输出被拴牢, 每次匹配发现时计数器被清零 F/F 输出被取反并输出到 PDO 引脚, 该模式可产生 50% 占空比的脉冲输出 复位时 PDO 引脚被初始化为 0, 每次 PDO 输出被拴牢时 TCx 中断即产生 Clock source Up-counter n-1 n n-1 n n-1 n TCxDA PDO pin (TCxFF = 0) n PDO pin (TCxFF = 1) TCx Interrupt 图 6-15b PDO 模式波形 产品规格书 (V1.1)

116 脉宽调制 (PWM) 在脉宽调制 (PWM) 输出模式下, 加计数是以带分频器的内部时钟实现的, PWMx 的占空比由 TCxDB 控制,PWMx 的周期由 TCxDA 控制 PWMx 引脚脉冲在 TCxS=1 或定时器 x 与 TCxDA 匹配时保持高电平, 而当定时器 x 与 TCxDB 匹配时脉冲保持低电平 一旦 TCxFF 被设成 1,PWMx 信号则取反 TCx 中断由 TCxIS 定义 另一方面, 可在任何时候写 TCxDA 和 TCxDB, 但只有在写 TCxDA0 时 TCxDA 和 TCxDB 的数据才被锁存, 因此, PWM 的新占空比和新周期出现在 PWM 引脚最后那次周期匹配 Clock source Up-counter 0 1 n-1 n n1 n2 m-1 m 0 n-1 n n1 n2 m-1 m 0 1 p-1 p p1 p2 q-1 q Duty n duty-match p period-match duty-match Writing duty register Period m q period-match duty-match period-match PWM Writing period register n p TCx Interrupt TCxDASF TCxDBSF m q 图 6-15c PWM 模式波形 蜂鸣器模式 TCx 引脚输出除频后的时钟 106 产品规格书 (V1.1)

117 6.8 PWM ( 脉宽调制 ) R_BANK 地址 名称 Bank 0 0x16 SFR3 - - PWMCPSF PWMCDSF PWMBPSF PWMBDSF PWMAPSF PWMADSF - - F F F F F F Bank 0 0x1D IMR3 - - PWMCPIE PWMCDIE PWMBPIE PWMBDIE PWMAPIE PWMADIE - - R/W R/W R/W R/W R/W R/W Bank 1 0x14 DeadTCR DEADTCE DEADTBE DEADTAE DEADTP1 DEADTP R/W R/W R/W R/W R/W Bank 1 0x15 DeadTR DEADTR7 DEADTR6 DEADTR5 DEADTR4 DEADTR3 DEADTR2 DEADTR1 DEADTR0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x16 PWMSCR DEADS - PWMCS PWMBS PWMAS R/W - R/W R/W R/W Bank 1 0x17 PWMACR PWMAE IPWMAE PWMAA IPWMAA TAEN TAP2 TAP1 TAP0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x18 PRDAL PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x19 PRDAH PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1A DTAL DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1B DTAH DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1C TMRAL TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 R R R R R R R R Bank 1 0x1D TMRAH TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 R R R R R R R R Bank 1 0x1E PWMBCR PWMBE IPWMBE PWMBA IPWMBA TBEN TBP2 TBP1 TBP0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1F PRDBL PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x20 PRDBH PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x21 DTBL DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x22 DTBH DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x23 TMRBL TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 R R R R R R R R Bank 1 0x24 TMRBH TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 R R R R R R R R Bank 1 0x25 PWMCCR PWMCE IPWMCE PWMCA IPWMCA TCEN TCP2 TCP1 TCP0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x26 PRDCL PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x27 PRDCH PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x28 DTCL DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 产品规格书 (V1.1)

118 R_BANK 地址名称 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x29 DTCH DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x2A TMRCL TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 R R R R R R R R Bank 1 0x2B TMRCH TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC 概述 R R R R R R R R 在 PWM 模式, 产生最多 16 位分辨率的 PWM 输出 ( 见功能结构图 ) PWM 输出由一个时间 周期和占空比周期组成, 保持输出高 PWM 的波特率为时间周期的倒数 图 25~28(PWM 输出时序 ) 描述了时间周期和占空比周期的关系 Data Bus DeadTR DTHDTL Fos c 1: 1: 1 1: 2 41: 8 DeadTP 1 MUX deadtime prescaler DeadTP 0 Deadtime DutyDeadtime Writing PRDL Duty TMRX prescaler TXP2 TXP1 MUX TXP0 Fos c 1: 1: 1 1: 2 41: 1:1 8 1:6 6 1:12 4 1: /PWM X IPWMXA 1 MUX 0 IPWMXE Q S Q R Comparato r Period match Reset TMRX prescaler TXEN TMRXHTMRXL Comparato r Comparato r To PWMXDIF PWMXE R S Q Q 1 0 PWMXA MUX PWMX deadtime Comparato r To PWMXPIF Period Writing PRDL PRDHPRDL Data Bus PWM 功能模块 PWM 和 /PWM( 反向 PWM) 可以分别的使用或用作对偶 PWM 当分别的使用, PWM 和 /PWM 间的激活电平有一些不同 108 产品规格书 (V1.1)

119 例如, 设置周期和占空比周期 ( 周期 > 占空比 ),PWMXE=1/0, IPWMXE=0/1, PWMXA = 1/0, IPWMXA=1/0, 最后设置 TXEN = 1 下图显示不同 PWMXA 和 IPWMXE 设置下的 PWM 输出时序图 PWMX PWMXE=1 & IPWMXE=0 /PWMX PWMXE=0 & IPWMXE=1 Duty Period-duty Perio d PWM 输出时序 (PWMXA=0 和 IPWMXA=0) PWMX PWMXE=1 & IPWMXE=0 /PWMX PWMXE=0 & IPWMXE=1 Duty Period-duty Perio d PWM 输出时序 (PWMXA=0 和 IPWMXA=1) PWMX PWMXE=1 & IPWMXE=0 /PWMX PWMXE=0 & IPWMXE=1 Duty Period-duty Perio d PWM 输出时序 (PWMXA=1 和 IPWMXA=0) 产品规格书 (V1.1)

120 PWMX PWMXE=1 & IPWMXE=0 /PWMX PWMXE=0 & IPWMXE=1 Duty Period-duty Perio d PWM 输出时序 (PWMXA=1 和 IPWMXA=1) 关闭 PWM 的功能, 详细请参考图 增量定时器计数器 (TMRX: TMRAH/TMRAL, TMRBH/TMRBL 或 TMRCH/TMRCL) TMRX 位一个带有可编程预分频器的 16 位时钟计数器 他们设计用于 PWM 模式作为波特 率时钟生成器 TMR 仅可读 如果被使用, 他们可以通过设置 TAEN bit [BANK1-R1A <3>], TBEN bit [BANK1-R21<3>], TCEN bit [BANK1-R28<3>], 或 TDEN bit [BANK1-R2F <3>] 为 0 进行省电 为 0 进行省电 TMRA, TMRB, TMRC, 和 TMRD 为内部设计不可以被设置 PWM 时间周期 (PRDX: PRDAL/H, PRDBL/H 或 PRDCL/H, ) PWM 周期为 16 位分辨率 PWM 时间周期被定义通过写入 PRDX 寄存器设置 当 TMRX 等于 PRDX, 如下的事件发生在下一个增量周期 TMRX 清零 PWMX 引脚设置为 1 注意 如果占空比周期为 0,PWM 输出不可被设置 PWMXIF 引脚设置为 1 下面的公式描述了如何计算 PWM 时间周期 : Period 1 CLKS PRDX 1 TMRX prescale value F OSC 产品规格书 (V1.1)

121 例 : PRDX = 49; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1, 那么 Period 1 4M s PWM 占空比周期 (DTX: DTAH/DTAL, DTBH/DTBL or DTCH/DTCL) PWM 占空比周期由写入 DTX 寄存器设定, 当 TMRX 清零时从 DTX 保存至 DLX 当 DLX 等 于 TMRX,PWMX 引脚清零 DTX 可以在任何时间加载 然而, 直到 DLX 的电流只等于 TMRX 时, 它不被存入 DLX 下面的公式描述了如何计算 PWM 占空比周期 : Duty cycle 1 CLKS DTX TMRX prescale value F OSC 2 例 : DTX = 10; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1, 那么 Duty cycle 1 4M s 互补 PWM 模式 它是由一组互补的 PWM( 例如 PWMX 和 /PWMX) 组成的, 一个输出的 PWM 信号和另一个输出反向 PWM 信号 它可以输出任何脉冲宽度的信号, 脉冲宽度可以通过编程相关的控制寄存器来决定 支持死区模式 意味着互补 PWM 信号可以被控制得到一个时间间隔,PWM 信号不能相交 下图 27 ~ 29 描述了双向 PWM 输出波形 禁止死区时间控制 (DEADTXE=0) 设置周期和占空比周期( 周期 > 占空比 ) 设置 PWMXE&IPWMXE=1,PWMXA = 0/1, IPWMXA = 0/1, 最后设置 TXEN=1 产品规格书 (V1.1)

122 PWMX PWMXA=0 IPWMXA=0 /PWMX duty Period-duty PWMX PWMXA=1 IPWMXA=1 /PWMX duty Period-duty 互补 PWMX 输出波形 (DEADTXE = 0) 设置死区时间 >0( 如果需要, 设置死区时间预分频器 ) 使能死区时间控制(DEADTXE = 1) 设置周期和占空比周期( 周期 > 占空比 ) 设置 PWMXE & IPWMXE =1, PWMXA = 0, IPWMXA = 0, 最后设置 TXEN = 1 在运行时记载新的占空比 周期和死区时间值时, 下面章节 PWM 编程步骤做详细说明 PWMX duty Period-duty duty Period-duty /PWMX Dead time Dead time Dead time Any time Load new duty, period, deadtime (load PRDL last) new duty, period, deadtime Cycle N Cycle N1 互补 PWMX 输出波形 (DEADTXE = 1, Dead Time > 0) 用户可以使用比较器输出的下降沿来关闭互补的 PWM 或单 PWM 功能通过设定 SDPWMX=1 下图显示互补 PWM 如何可以关闭 CMPXOUT PWMX /PWMX duty Dead time Period-duty Dead time 互补 PWMX 输出波形 (DEADTXE = 1, Dead Time 0, SDPWMX = 1) 比较器 当匹配发生同时设置 TMRXIF 标识时, 改变输出状态 112 产品规格书 (V1.1)

123 6.8.7 PWM 编程过程 / 步骤 1. 加载 PWM 占空比到 DT 2. 加载 PWM 停滞周期 ( 仅用于互补 PWM 模式 ) 3. 加载 PWM 周期到 PRD 4. 如果需要, 通过设置 Bank0-R1D 来使能中断 5. 按需设置定时器的分频比 6. 设置 PWM 占空比的激活电平 7. 使能 PWMX 功能, 例如, 使能 PWMXE 控制位 ( 如果使用双 PWM 功能也使能 PWMXE 控制位 ) 8. 最后, 使能 TMRX 功能, 例如, 使能 TXEN 控制位如果应用需要在运行的时候改变 PWM 占空比 周期 和停滞时间周期 请参考以下编程步骤 : 1. 在任何时候都可加载新的占空比 ( 如果使用互补 PWM 功能 ) 2. 加载新的周期, 加载周期的顺序必须要小心 当 PWM 周期的低字节的值改变时, 则 PWM 新的周期将加载到电路中 3. 在下一个 PWM 周期电路会自动更新占空比, 周期, 停滞时间周期以产生新的波形 产品规格书 (V1.1)

124 6.9 比较器 / OP R_BANK 地址名称 Bank0 0x10 WUCR1 - CMPWK R/W Bank0 0x14 SFR1 - CMPSF R/W Bank0 0x1B IMR1 - CMPIE R/W Bank0 0x3A CMPCR1 CRS CPOUT CS1 CS0 - CCS1 CCS0 SDPWMA R/W R/W R/W R/W - R/W R/W R/W Bank0 0x3B CMPCR CIRL2 SDPWMB R/W R/W Bank0 0x3C CMPCR CIRL1 CIRL0 SDPWMC R/W R/W R/W 此颗 MCU 有四个比较器, 分别带有两个模拟输入和一个输出的比较器 所有比较器都 可作为 OP, 比较器可以使 MCU 从休眠模式下唤醒 比较器槪述电路如下 : CCS1~0 CA CB CC CD C V 2.56V 3.072V CMP/OP - CO 4.096V CRS AVDD CIRL2~0 2mV C- C 2mV CO 比较器电路图 & 工作模式 114 产品规格书 (V1.1)

125 6.9.1 外部参考信号 Cin 端的模拟信号与 Cin 端信号比较, 比较器的数字输出 (CO) 在考虑以下注意 事项下做相应调整 : 注意 参考信号必须界与 Vss 和 Vdd 之间 比较器的非反向端可以连接至内部参考电压, 相应的引脚可以设置为比较器的 I/O 引脚和通用 I/O 比较器的非反向端可连接到 Vref Vref 有三种参考电压 2.048V 2.56, 3.072V,4.096V CO 的下降沿可以只关闭相应的 PWMx 或者 PWMx 和 /PWMx 都关闭, 这取决于 PWMxA 和 IPWMXA 例如 : (CO 的下降沿 => PWMA 或 PWMA 和 /PWMA) 比较器输出 比较器的结果存在 CMPOUT 通过设置 <CS[1:0]> 寄存器来决定 (CO) 引脚的功能 To CO pin From CMP out CMRD EN EN Q D Q D To CMPOUT CMRD RESET To CMPIF 比较器输出配置 产品规格书 (V1.1)

126 6.9.3 比较器中断 在执行了 ENI 指令的条件下,CMPXIE 位必须使能 任何时候当比较器输出引脚状态发生改变时都会触发中断 引脚上具体的改变可以通过读 CPXOUT 位来判断 CMPXIF 是比较器中断标志, 只能通过软件清零 从休眠模式唤醒 当 CMPXIE=1 且 CMPWK=1 时, 即使在休眠模式下比较器和中断功能仍继续有效 如果比较器输出状态改变, 则中断将 MCU 从休眠模式唤醒 必须考虑到功耗因素以利节省能源 如果在休眠模式下不使用比较功能, 在进入休眠前关闭比较器 116 产品规格书 (V1.1)

127 6.10 UART ( 通用异步接收 / 发送器 ) UART 电路寄存器 R_BAN 地址名称 K - - UERRSF URSF UTSF Bank 0 0x16 SFR2 - - R/W R/W R/W Bank 0 0x1C IMR2 Bank 1 0X33 URCR Bank 1 0X34 URS Bank 1 0x35 URTD Bank 1 Bank 1 0X36 URRDL 0X37 URRDH - - UERRIE URIE UTIE R/W R/W R/W UINVEN UMODE1 UMODE0 BRATE2 BRATE1 BRATE0 UTBE TXE R/W R/W R/W R/W R/W R/W R/W R/W URTD8 EVEN PRE PRERR OVERR FMERR URB RXE W R/W R/W R/W R/W R/W R F R/W URTD7 URTD6 URTD5 URTD4 URTD3 URTD2 URT URT W W W W W W D1 W D0 W URRD7 URRD6 URRD5 URRD4 URRD3 URRD2 URR URR R R R R R R D1 R D0 R URRD R TC3 Fsystem selector Baud Rate Generator RXE RX Control Interrupt Control TX Control TXE RX RX Shift Register Parity Control TX UINVEN URRD8 URRD Error Flag URTD8 URTD Data Bus UINVEN 图 6-16 UART 功能结构图在通用异步接收发送 (UART) 模式下, 每个发送或接收的字符逐个由起始位和停止位来帧同步 UART 可实现全双工数据传输是因为它有独立的发送和接收部件 为两个部件配置的双缓冲器允许 UART 被编程成可连续传输数据 下图展示了发送或接收一个字符的通用格式 通信信道通常保持一个标记状态 ( 高电平 ), 字符发送和接收开始于一个空状态 ( 低电平 ) 的转变 产品规格书 (V1.1)

128 发送或接收的第一位是起始位 ( 低电平 ), 接着就是数据位, 最低有效位 (LSB) 在前 数据位后面的就是奇偶校验位 如果出现, 停止位或多位 ( 高电平 ) 就确定一帧的结束 在接收时,UART 同步于起始位的下降沿, 在三个采样期间当检测到两个或三个 "0" 时, 即被认为是普通起始位且接收操作开始 Start Bit D0 D1 D2 Dn Parity bit Stop Bit Idle state (mark) 1 bit 7 or 8 bits 1 bit One character of frame 图 6-17 UART 数据格式 模式 有三种 UART 模式 模式 1(7 位数据 ) 模式 2(8 位数据 ) 允许增加一个奇偶校验位, 模 式 3 中奇偶校验位添补无效 下图 6-18a 显示了各个模式的数据格式 UMODE PRE Start 7 bits data Stop Mode Start 7 bits data Parity Stop Start 8 bits data Stop Mode Start 8 bits data Parity Stop Mode X Start 9 bits data Stop 图 6-18aUART 模式 发送 在发送串行数据时,UART 操作如下 : 1. URCR1 寄存器的 TXE 位置 1 以使能 UART 的发送功能 2. 写数据到 URTD 寄存器,URCR 寄存器的 UTBE 位将由硬件清零 3. 开始发送数据 4. 串行发送的数据通过 TX 引脚按以下次序发送 5. 开始位 : 输出一个 0 6. 发送数据 : 从 LSB 到 MSB 输出 7 8 或 9 位的数据 7. 奇偶校验位 : 输出一个奇偶校验位 ( 奇或偶可选择 ) 8. 停止位 : 输出一个 1 ( 停止位 ) 标记状态 : 持续的输出 1 直到下一个发送数据的起始位到来 传输完停止位之后,UART 产生 UTSF 中断 ( 若使能 ) 118 产品规格书 (V1.1)

129 接收 在接收数据时,UART 操作如下 : 1. 置位 URS 寄存器的 RXE 位以使能 UART 接收功能 UART 监视着 RX 引脚, 当检测到起始位后,UART 在内部同步 2. 接收数据按从 LSB 到 MSB 的顺序移到 URRD 寄存器 3. 接收奇偶校验位和停止位 接收一个字符之后,URS 寄存器的 URBF 位被置 1 这表示将产生 UART 中断 4. UART 做如下检测 : (a) 奇偶校验检测 : 所接收的数据中 "1" 的个数必须与 URS 寄存器的 EVEN 位设定的偶或奇校验匹配 (b) 帧校验 : 开始位必须为 0 且停止位必须为 1 (c) 超速校验 : 在下一个接收数据载入 URRD 寄存器之前,URS 寄存器的 URBF 位必须清零 ( 就是说 URRD 寄存器需被读出 ) 如果任一校验失败, 即产生 UERRIF 中断 ( 若使能 ),PRERR OVERR 或 RMERR 位表示相应的错误标志 这些错误标志必须由软件清零, 否则当接收到下一个字节时将会产生 UERRSF 中断 5. 从 URRD 寄存器读取接收数据,URBF 位将由硬件置位 波特率发生器 波特率发生器由一产生时钟脉冲的电路构成, 该脉冲用以定义 UART 发送 / 接收的传输速度 URC 寄存器的 BRATE2~BRATE0 位可设定想要的波特率 UART 时序 1. 发送计数器时序 : FUART* One bit cycle TXD pin Start bit Bit 0 2. 接收计数器时序 : Synchronization (reset counter) FUART* One bit cycle RXD pin Stop bit Start bit Bit 0 Sampling timing 图 6-18bUART 时序图 产品规格书 (V1.1)

130 6.11 SPI ( 串行外部接口 ) R_BANK 地址名称 Bank 0 0X36 SPICR Bank 0 0X37 SPIS Bank 0 0X38 SPIR Bank 0 0X39 SPIW Bank 0 0X18 SFR4 Bank 0 0X1E IMR4 CES SPIE SRO SSE SDOC SBRS2 SBRS1 SBRS0 R/W R/W R/W R/W R/W R/W R/W R/W DORD TD1 TD0 - OD3 OD4 - RBF R/W R/W R/W - R/W R/W - R SRB7 SRB6 SRB5 SRB4 SRB3 SRB2 SRB1 SRB0 R R R R R R R R SWB7 SWB6 SWB5 SWB4 SWB3 SWB2 SWB1 SWB0 R/W R/W R/W R/W R/W R/W R/W R/W SPISF R/W SPIIE R/W 概述和特性 综述 : 图 6-19 和 6-20 显示了 EM88F715N 如何通过 SPI 模式与其他设备通信 如果 EM88F715N 是主控制器, 它通过 SCK 引脚发出时钟信号 两个 8 位数据同时发送和接收 然而, 如果 EM88F715N 被定义为从设备, 它的 SCK 引脚可以被编程为一个输入引脚 数据将基于时钟速率和所选边沿连续地移动 用户也可以设置 SPIS 位 7(DORD) 来确定 SPI 传输顺序,SPICR 位 3(SDOC) 控制 SDO 引脚在串行数据输出后的状态, SPIS 位 6(TD1), 位 5(TD0) 决定 SDO 状态输出延时 特性 : 1. 可工作在主模式或从模式 2. 全双工三线或四线同步通讯 3. 可编程通信波特率 4. 可编程选择的时钟极性 (Bank 0 R36 位 7) 5. 读缓冲器满中断标志 6. SPI 传输顺序 7. 串行数据输出后 SDO 状态可选择 8. SDO 状态输出延时 9. SPI 握手引脚 10. 高达到 4MHz( 最大 ) 位频率 120 产品规格书 (V1.1)

131 SDO SPIR Reg SPIW Reg SPIR Reg SPIW Reg /SS SPIS Reg SDI SPIS Module Master Device SCK Slave Device 图 6-19 SPI 主 / 从通信 Master SDI SDO SCK /SS P60 P61 P62 P63 Vdd SDO SDI SCK /SS SDO SDI SCK /SS SDO SDI SCK /SS SDO SDI SCK /SS Slave Device 1 Slave Device 2 Slave Device 3 Slave Device 4 图 6-20 SPI 单主设备和多个从设备架构 产品规格书 (V1.1)

132 SPI Read Register (0X0D) / SS SPI Write Register (0X0E) 8-1 MUX SPI mode select Register EM88F715N SPI 功能描述 Read Write RBF Set to 1 SPIIF SPIR reg SSE SPIW reg Buffer Full Detector SPIS reg shift right SI SPIC reg SO Edge Select /SS / SS SBR0 ~SBR2 SBR2~SBR0 Noise Filter Clock Select Fosc Prescaler 2, 4, 8, 16, 32 Edge Select TMR2 CES SCK 图 6-21 SPI 结构图 SPI SO SI Shift Clock SPI Shift Buffer FOSC SPIC SPIW 7~ SPIC SPIC ISR4 SPIS 7~0 SPIR DATA Bus 图 6-22 SPI 传输功能机构图 122 产品规格书 (V1.1)

133 下面介绍每个模块的功能以及说明 SPI 是如何通过图 6-21 和 6-22 所示信号进行通信的 P84/SDA/SI/SEG4: 串行数据输入 P85/SO/SEG5: 串行数据输出 P86/SCL/SCK/SEG6: 串行时钟 P87//SS/AD9/SEG8: /Slave 选择 ( 可选 ), 引脚 (/SS) 在从模式是必要的 RBF: 由缓冲器满检测器置位 缓冲器满检测器 : 当一次 8 位移位结束后置 1 SSE: 加载数据到 SPIS 寄存器并开始移位 SPIS 寄存器 : 移入移出数据 MSB 首先移位 SPIR 和 SPIW 寄存器在同一时间移位 一旦写入数据,SPIS 就开始发送 / 接收 当 8 位数据移位完成后, 接收到的数据就移入 SPIR 寄存器 RBF( 读缓冲器满 ) 标志和 SPISF(SPI 中断 ) 标志置位 SPIR 寄存器 : 读缓冲器 8 位数据移位完成后就更新该缓冲器 在下次接收完成之前必须读取该数据 当 SPIR 寄存器的数据读出后 RBF 标志清零 SPIW 寄存器 : 写缓冲器 该缓冲器拒绝任何对它的写操作直到 8 位数据移位完成 SSE 位在通信进行时保持为 1 在移位完成之后该标志必须清零 用户可以判定下一次写操作尝试是否有效 SBRS2~SBRS0: 编程选择时钟频率 / 比率和时钟源 时钟选择 : 选择内部或外部时钟作为移位时钟 边沿选择 : 通过编程设置 CES 位选择适当的时钟边沿 SPI 信号和引脚描述 四个引脚 SI, SO, SCK 和 /SS 的详细功能如下 : P84/SDA/SI/SEG4: 串行数据输入 依次接收, 最高有效位 (MSB) 最先, 最低有效位 (LSB) 最后 如果未选择, 定义为高组态 编程设置相同时钟率和时钟边沿以同时锁定主设备和从设备 接收字节将更新发送字节 当 SPI 操作完成后,RBF 将被置位 时序如图 6-23 和 6-24 所示 产品规格书 (V1.1)

134 P85/SO/SEG5: 串行数据输出 连续发送, 最高有效位 (MSB) 最先, 最低有效位 (LSB) 最后 编程设置相同时钟率和时钟边沿以同时锁定主设备和从设备 接收字节将更新发送字节 SPI 操作结束后 CES 位将被清零 时序如图 6-23 和 6-24 所示 P86/SCL/SCK/SEG6: 串行时钟 由主设备产生 同步 SI 和 SO 引脚上的数据传输 CES 位用于选择通信时钟边沿 SBR0~SBR2 用于定义通信波特率 CES, SBR0, SBR1 和 SBR2 在从模式下无效 时序如图 6-23 和 6-24 所示 P87//SS/AD9/SEG8: 从模式选择, 负逻辑 由主设备产生并用于通知从设备接收数据 在 SCK 出现的首个周期拉低, 并在最后 ( 第八 ) 周期结束前保持为低 当 /SS 引脚为高时, 忽略 SI 和 SO 引脚上的数据传输, 因为此时 SO 不再被驱动 时序如图 6-23 和 6-24 所示 124 产品规格书 (V1.1)

135 SPI 模式时序 SCK (CES=0) SCK (CES=1) SDO (DORD=0) MSB LSB SDI (DORD=0) MSB LSB RBF Delay Time 图 6-23 /SS 禁止时的 SPI 模式 SCK 边沿可通过编程设置 CES 位选择 不论 EM88F715N 工作于主模式或 /SS 禁止的从模 式, 图 6-23 所示波形均可适用 然而, 图 6-24 所示波形仅可在 /SS 使能的从模式下实现 SCK (CES=0) SCK (CES=1) SDO (DORD=0) MSB LSB SDI (DORD=0) MSB LSB RBF Delay Time /SS 图 6-24 /SS 使能的 SPI 模式 产品规格书 (V1.1)

136 6.12 I 2 C 功能 R_BANK 地址 名称 Strobe/Pend IMS ISS STOP SAR_EMPTY ACK FULL EMPTY Bank 0 0x30 I 2 CCR1 R/W R/W R/W R/W R R R R Bank 0 0x31 I 2 CCR2 I 2 CBF GCEN - BBF I 2 CTS1 I 2 CTS0 - I 2 CEN R R/W - R R/W R/W - R/W Bank 0 0x32 I 2 CSA SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x33 I 2 CDB DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x34 I 2 CDAL DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x35 I 2 CDAH DA9 DA R/W R/W Bank 0 0x18 SFR I 2 CSTPIF I 2 CRSF I 2 CTSF R/W R/W R/W Bank 0 0x1E IMR I 2 CSTPIE I 2 CRIE I 2 CTIE R/W R/W R/W FULL I2CRIF Read Write I2CTIF Buffer Full Detector I2CDB reg SCL I2CSA reg Control and Status reg SDA MSb LSb Match Detect Add Match I2CDA reg Start and Stop bit Detect 图 6-25 I 2 C 结构图 126 产品规格书 (V1.1)

137 EM88F715N 支持一个双向 2 线总线 7/10 位寻址和数据传输协议 向总线发送数据 的设备定义为发送器, 而接收数据的设备定义为接收器 总线必须由产生串行时钟 (SCL) 的主设备控制, 此主设备控制总线存取并产生起始和停止条件 主设备和从设备均可用 作发送器和接收器, 但由主设备确定哪种模式被激活 SDA 和 SCL 均是双向的, 通过上拉电阻连到正电压 当总线释放时, 两条线都为高 要连到总线上的设备的输出必须要漏极开路或集电极开路以完成线与的功能 数据在 I2C- 总线的传输率在标准模式下可达到 100 Kbit/s 或在快速模式下达到 400 Kbit/s SDA 线上的数据必须在时钟的高电平期间稳定 只有在 SCL 线上的时钟信号为低时数 据线高或低状态才能改变 I 2 C 中断产生描述如下 : 条件主 / 从模式发送地址发送数据停止 主设备发送器发送给从设备接收器 主设备接收器读从设备发送器 主设备发送中断发送中断停止中断 从设备接收中断接收中断停止中断 主设备发送中断接收中断停止中断 从设备发送中断发送中断停止中断 在一个 I 2 C 过程中, 唯一出现的情形被定义为启动 (S) 和停止 (P) 条件 在 SCL 为高时 SDA 线由高到低跳变就是此唯一的情形, 此情形表示一个 START 条件 在 SCL 为高时 SDA 线由低到高跳变定义作一个 STOP 条件 SCL SDA START data line stable; data valid change of data allowed STOP 图 6-26 I2C 传送条件 7 位从地址主 - 发送器发送到从 - 接收器, 传输方向不变 主设备在第一个字节后立即读取从设备 在首个应答信号时刻, 主 - 发送器成为主 - 接收器并且从 - 接收器成为从 - 发送器 这首个应答信号仍由从设备产生 STOP 条件由主设备产生, 它先前发送一个非 - 应答信号 (A) 主发送器与主接收器的区别仅仅是 R//W 位 如果 R//W 为 0, 主设备则为发送器, 否则, 主设备则为接收器 主发送器在图 6-27a 主 - 发送器以 7- 位从地址发送到从 - 接收器 中有描述 主 - 接收器在图 6-27b 主 - 接收器以 7- 位从地址方式读取从 - 发送器 中有描述 产品规格书 (V1.1)

138 8 Bits 8 Bits 8 Bits S Slave Address R//W A Data A Data A//A P 7 Bits '0' Write Master to Slave Slave to Master data transferred (n byte acknowledge) A = acknowledge (SDA low) /A = not acknowledge (SDA high) S = Start P = Stop 图 6-27a 主发送器发送给从接收器 7 位从地址 8 Bits S Slave Address R//W A Data A Data /A P 7 Bits '1' Read data transferred (n byte acknowledge) 图 6-27b 主接收器读从发送器 7 位从地址 10- 位从地址在 10 位从地址模式中, 使用 10- 位寻址以利用保留组合 11110XX 作为紧接 START(S) 信号或重复 START (Sr) 条件的首个字节的前 7 位 首字节的前 7 位为 11110XX 组合, 它的最后两位 (XX) 是 10 位地址的两个最高有效位 如果 R//W 位为 0, 紧随应答信号的第二个字节是 10 位从地址中的 8 位地址位 ; 否则, 第二个字节则仅仅是由从设备到主设备的下一个传送数据 首字节 11110XX 使用从地址寄存器 (I 2 CSA) 发送, 第二个字节 XXXXXXXX 使用数据缓冲器 (I 2 CDB) 发送 以下描述了 10 位从地址模式可能的数据传输格式 : 主发送器发送一个 10- 位从地址到从接收器当从设备接收到来自主设备 START 位后的首字节, 每个从设备都将首字节的 7 位 (11110XX) 与它们本身的地址做比对, 并且判断第八位,R//W, 如果 R//W 位为 0, 从设备将会返回应答信号 (A1) 并且可能有多个从设备会返回此应答信号 然后, 所有的从设备将继续比对第二个地址 (XXXXXXXX), 如果有从设备发生匹配, 那个特定从设备将是唯一一个返回应答信号 (A2) 的 匹配从设备将一直可被主设备寻址直到它接收到一个 STOP 条件或紧随不同从地址的重复 START 条件 128 产品规格书 (V1.1)

139 X X 0 S Slave Address R//W Slave A1 A2 A A//A Address Data Data P 1st 7-Bits Write 2nd 8-Bits 图 6-28a 主发送器发送一个 10- 位从地址到从接收器 主接收器从从发送器读取一个 10- 位从地址 直到并包括应答信号位 A2, 通信过程与主发送器寻址从接收器部分的描述一致 在应答信号 A2 之后, 一个重复的 START 条件 (Sr) 后随 7 位从地址 (11110XX), 第八位 R//W 为 1, 可寻址从设备将返回应答信号 A3 如果从设备接收到重复 START(Sr) 条件和首字节 (11110XX) 的 7 位, 所有从设备将比对它们自身的地址并测试第八位 R//W, 然而, 由于 R//W=1, 没有任何从设备会返回应答信号 X X X X 1 S Slave Address R//W Slave Slave A1 A2 Sr A3 Address Address R//W DATA A DATA /A P 1st 7- Bits Write 2nd 8-Bits 1st 7- Bits read 图 6-28b 主接收器从从发送器读取 10- 位从地址 主设备以 10- 位地址寻址一个从设备, 并且与同一从设备发送和接收数据首先, 这种数据传送格式与上面的 主发送器发送一个 10- 位从地址到从接收器 部分相同, 然后, 主设备开始发送数据到从设备 当从设备接收到紧跟在重复 START(Sr) 条件后的应答信号或非应答信号, 则重复执行以上 主接收器从从发送器读取 10- 位从地址 部分的操作 X X 0 S Slave Address R//W Slave A A Data A Data A//A Address 1st 7-Bits Write 2nd 8-Bits X X 1 Slave Sr R//W A Data A Data /A Address P 1st 7-Bits Read 图 6-28c 主设备以 10- 位地址寻址一个从设备并且与同一从设备发送和接收数据 产品规格书 (V1.1)

140 主设备以 10 或 7 位从地址发送数据到两个或多于两个从设备对于 10 位地址, 这种数据发送格式初始操作与以上 主发送器发送 10- 位从地址到从接收器 部分的描述一致, 描述了怎样发送数据到从设备 当主设备完成初始发送, 并且想继续发送数据到其它设备, 主设备就必须重复上述的初始操作以寻址新的从设备, 如果主设备想以 7- 位和 10- 位从地址模式成功发送数据, 在 START 或重复 START 条件后可实现, 如下图图解说明 X X 0 S Slave Address R//W Slave A A Data A Data A//A Address 1st 7- Bits Write 2nd 8- Bits X X 0 Sr Slave Address R//W Slave A A Data A Data A//A Address P 1st 7- Bits Write 2nd 8- Bits 图 6-28d 主设备以 10- 位从地址发送数据到多个从设备 0 S Slave Address R//W A Data A Data A//A 7-Bits Write X X 0 Sr Slave Address R//W Slave A A Data A Data A//A Address P 1st 7- Bits Write 2nd 8- Bits 图 6-28e 主设备成功传送 7 位和 10 位从地址 130 产品规格书 (V1.1)

141 主模式 在接收 ( 发送 ) 串行数据时,I 2 C 操作如下 : 1. 置 I 2 CTS1~0 和 ISS 位以选择 I 2 C 发送时钟源 2. 置 I 2 CEN 和 IMS 位以使能 I 2 C 主设备功能 3. 写从地址到 I2CSA 寄存器和 IRW 位以选择读或写 4. 置 strobe 位将开始发送, 然后检查 I 2 CTSF (I 2 CTSF) 位 5. 写 1 st 数据到 I 2 CDB 寄存器, 置 strobe 位并检查 I 2 CTSF (I 2 CRSF) 位 6. 写 2 nd 数据到 I 2 CDB 寄存器, 置 strobe 位, STOP 位并且检查 I 2 CTSF (I 2 CRSF) 位 从模式 在接收 ( 发送 ) 串行数据时,I 2 C 操作如下 : 1. 置 I2CTS1~0, I2CCS 和 ISS 位以选择 I 2 C 发送时钟源 2. 置 I2CEN 和 IMS 位以使能 I 2 C 从设备功能 3. 写从设备地址到 I2CDA 寄存器 4. 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器 ( 地址 ), 然后清除 Pend 位 5. 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器 (1 st 数据 ), 然后清除 Pend 位 6. 检查 I2CRSF(I2CTSF) 位, 读取 I2CDB 寄存器 (2 nd 数据 ), 然后清除 Pend 位 7. 检查 I2CSTPSF 位, 结束传输 产品规格书 (V1.1)

142 6.13 H LVD ( 高 / 低压检测器 ) R_BANK 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit0 HLVDEN IRVSF VDSB VDM HLVDS3 HLVDS2 HLVDS1 HLVDS0 Bank 1 0x49 HLVDCR R/W R R R/W R/W R/W R/W R/W Bank 0 0x14 SFR Bank 0 0x1B IMR Bank 0 0x10 WUCR1 - - HLVDSF R/W HLVDIE R/W HLVDWK R/W 在供电电源不稳定的情况下, 像外部电源噪声串扰或 EMS 测试条件下, 会使电源剧烈振荡, 此时,VDD 可能不稳定,IC 可能低于工作电压运行 当系统供电电压 (VDD) 低于工作电压,IC 内核将自动保持所有寄存器状态 启动 HLVD 功能需要遵循如下步骤 : 1. 置 HLVDEN 为 1, 然后设置 Bank 1 R49 寄存器的 Bits 3~0 (HLVDS3~HLVDS0) 设置 HLVD 中断电平 2. 等待 HLVD 产生中断 3. 清除 HLVD 中断标志内部 HLVD 模块由内部电路构成 当你设置 HLVDEN 位使能 HLVD 模块, 耗电流将增大至约 70uA 在休眠模式期间,HLVD 模块保持运行 如果设备电压缓缓下降并跨过检测点 HLVDSF 位将被置位并且设备将不会从休眠模式唤醒 直到其它唤醒源唤醒 EM88F715N,HLVD 中断标志保持置位状态并具有高优先级 当产生系统复位,LVD 标志将被清零 图 6-30 显示了 LVD 模块检测外部电压的情况 当 VDD 下降但高于 VDB,LVDSF 保持在 0 当 VDD 下降到低于 VDB,HLVDSF 置 1 如果使能全局 ENI 中断,HLVDSF 将被置 1, 下一条指令将跳转到中断向量 HLVD 中断标志将由软件清 0 当 VDD 下降到低于 VRESET 并小于 10us, 系统将保持所有寄存器状态并且系统将暂停但振荡仍在振荡 当 VDD 下降到低于 VRESET 并大于 40us, 系统将产生复位, 以下功能参考 章节的复位描述 132 产品规格书 (V1.1)

143 Power Condition-A Power Condition-B Power Condition-C Power Condition-D VDD HLVD_EN HLVD_EN HLVD_EN HLVD_EN HLVD Release HLVD Reset POR Release POR Reset t MCU Free Run (Active Hi) t VDSB t VDM=0 HLVDSF (Active Hi) * MCU has already finished the Latch Code Option, the Trim POR is working * Trim POR has 1us deglitch, response time over drive mv t VDD > 40us <10us POR Release POR Reset 0.05V/1ms Power On t Warm-up Time Warm-up Time Internal Reset (Active Low) 16kHz * kHz * 256 t POR Enable (Active Hi) t MCU Free Run (Active Hi) 16 ms 40 us 16 ms Flexible t 图 6-30 外部电压条件下 HLVD 侦测点波形特性 产品规格书 (V1.1)

144 6.14 振荡器 振荡器模式 EM88F715N 可工作在 2 种不同的振荡模式下, 即 : 内部 RC 振荡模式 (IRC) 和 XTAL 振荡模式 (XT) 用户可以通过设置代码选项寄存器的 OSC2 ~ OSC0 和 FSS1~FSS0 位来选择主振荡模式和副振荡模式, 以完成所有振荡模式的设置 表 6, 7, 和 8 描述了这四种振荡模式是如何定义的 表 6 列出了在不同 VDD 下晶体 / 谐振的最大工作频率表 6 主振荡模式由 OSC2 ~ OSC0 定义主振荡模式 OSC2 OSC1 OSC0 IRC ( 内部 RC 振荡模式 ) ( 默认 ) RCOUT (P54) 作为 I/O 引脚 IRC ( 内部 RC 振荡模式 ) RCOUT (P54) 作为时钟输出引脚 HXT1 ( 高 XTAL1 振荡模式 ) 频率范围 : 12~16 MHz HXT2( 高 XTAL2 振荡模式 ) 频率范围 : 6~12 MHz XT (XTAL 振荡模式 ) 频率范围 : 1~6 MHz LXT1 ( 低 XTAL1 振荡模式 ) 频率范围 : 100K~1 MHz 预留 1 1 X 表 9 最大工作速度概要 条件 VDD Fxt max.(mhz) 一个指令周期 2 个时钟 晶振 / 陶瓷谐振器 (XTAL) 大多数应用情况下, OSCI 引脚和 OSCO 引脚连接晶体或陶瓷谐振器来产生振荡, 下图描述的就是这样的电路图, 此电路适用于 HXT 和 LXT 模式 表 10 提供了 C1 和 C2 的建议电容值 因为每个谐振器都有自己的特性, 用户应根据谐振器其规格选择合适的 C1,C2 在 AT 切片晶体和低频模式下, 串联电阻 RS 是必需的 134 产品规格书 (V1.1)

145 OSC I C1 Xin C1 XTAL XTAL OSCO RS C2 Xout RS C2 图 6-31 晶体 / 谐振器电路 表 10 晶振或陶瓷谐振器电容选择指南 振荡器类型频率模式频率 C1 (pf) C2 (pf) 主振荡器 ( 陶瓷谐振器 ) 主振荡器 ( 晶体振荡器 ) LXT (100K~1 MHz) HXT2 (1M~6 MHz) LXT (100K~1 MHz) XT (1M~6MHz) HXT2 (6M~12MHz) HX1 (12M~16MHz) 100kHz 60pF 60pF 200kHz 60pF 60pF 455kHz 40pF 40pF 1.0 MHz 30pF 30pF 1.0 MHz 30pF 0pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 100kHz 60pF 60pF 200kHz 60pF 60pF 455kHz 40pF 40pF 1.0 MHz 30pF 30pF 1.0 MHz 30pF 30pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 6.0 MH 0F 30pF 6.0 MHz 30pF 30pF 8.0 MHz 20pF 20pF 12.0 MHz 30pF 30pF 12.0 MHz 30pF 30pF 16.0 MHz 20pF 20pF 内部 RC 振荡器模式 EM88F715N 提供有一个通用内部 RC 模式, 其默认频率值为 4MHz 内部 RC 振荡模式有其它频率值 (20MHz,16MHz, 12MHz,10MHz,8MHz, 4MHz and 1 MHz), 它们可通过设置代码选项寄存器 RCM1 和 RCM0 选择 所有这四个主频都可通过编程代码选项位 C6~C0 来进行校准 下表描述了这样一个典型的校准实例 产品规格书 (V1.1)

146 内部 RC 偏移率 (Ta=25 C, VDD=5V, VSS=0V) 内部 RC 频率 偏移率 = 温度 (-40 ~85 ) 电压 (2.2V~5.5V) (IRCPSS =0) 制程 NUWTR 总计 UWTR 总计 1MHz ±4% ±5% 4MHz ±4% ±5% 8MHz ±4% ±5% 10MHz ±4% ±5% 12MHz ±4% ±5% 16MHz ±4% ±5% 20MHz ±4% ±5% 注意 : 这些是理论值仅供设计参考, 实际的值取决于实际制成 6.15 上电探讨 在供电电压未达到稳定状态前, 任何微控制器都不能保证正常工作 EM88F715N 内置 有一个检测电压 2.0V 的电压检测器 (POVD) 在 VDD 上升足够快 (0.05V/ms 或更短 ) 的 条件下, 它将很好的工作 但在要求严格的应用下仍然需要附加的外部电路以辅助解决 上电问题 6.16 外部上电复位电路 图 6-32 显示了一个由外部 RC 提供复位脉冲的电路 脉冲宽度 ( 时间常数 ) 应保持足够长的时间使 VDD 达到最小工作电压 这个电路应用在供电电压上升时间比较慢的情况 因为 /RESET 引脚上的漏电流大约 5 A, 所以建议 R 值不应大于 40KΩ 这样 /RESET 引脚电压保持在低于 0.2V 二极管 (D) 在掉电时作为短路回路, 电容 (C) 将迅速充分放电, 限流电阻 (Rin) 防止大电流或 ESD( 静电释放 ) 进入 /RESET 引脚 VDD VDD /RESET R D Rin C 图 6-32 外部上电复位电路 136 产品规格书 (V1.1)

147 6.17 残留电压保护 当更换电池时, 设备电源 (VDD) 断开, 但仍然存在残余电压 残余电压可能小于最小工作电压, 但不为 0 这种情况下可能导致复位不良 下图 6-33a 和 6-33b 显示了如何建立残余电压的保护电路 VDD VDD 33K /RESET Q1 10K 100K 1N4684 图 6-33a 残留电压保护电路 1 VDD VDD Q1 R1 /RESET R3 R2 图 6-33b 残留电压保护电路 2 产品规格书 (V1.1)

148 6.18 代码选项 代码选项寄存器 (Word 0) Word 0 Bit 15 Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 助记符 IODG1 IODG0 HLFS HLP LVR1 1 高 高 高 高 高 绿色 低 PWR 高 0 低 低 低 低 低 正常 高 PWR 低 默认 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 助记符 LVR0 RESETEN ENWDT NRHL NRE 1 高 /RST 使能 8/fc 禁止 高 0 低 P81 禁止 32/fc 使能 低 默认 Bits15~13: 未用, 一直设为 "0" Bits 12~11 (IODG1~IODG0): 引脚抗尖峰时间选择位 IODG1~0 UART 引脚抗尖峰时间 SPI 引脚抗尖峰时间 I2C 引脚抗尖峰时间 00 50ns@5v, 典型值 ( 默认 ) 典型延迟 = 8ns 50ns@5v, 典型值 ( 默认 ) ns@5v, 典型值典型延迟 = 15ns 100ns@5v, 典型值 ns@5v, 典型值典型延迟 = 25ns 150ns@5v, 典型值 11 无尖峰脉冲无尖峰脉冲无尖峰脉冲 Bit 10 (HLFS): 复位到普通或低速模式选择位 Bit 9 (HLP): 功耗选择位 0: 当复位发生时,CPU 选择低速模式 1: 当复位发生时,CPU 选择正常模式 ( 默认 ) 0: 低功耗, 应用于操作频率 1MHz 或 1MHz 以下 1: 高功耗, 应用于操作频率 1MHz 以上 Bits 8~7 (LVR1~LVR0): 低电压复位使能位 LVR1, LVR0 *VDD 复位电平 VDD 复位电平 00 NA ( 上电复位 ) ( 默认 ) V 2.5V V 3.5V V 4.0V 注意 : 如果 VDD <2.7V 并保持约 5 µs, IC 将复位 如果 VDD <3.7V 并保持约 5 µs, IC 将复位 如果 VDD <4.2V 并保持约 5 µs, IC 将复位 Bit 6 (RESETEN): P81/RESET 引脚选择位 1: 使能, P81 作为 RESET 引脚 0: 禁止, P81 作为 I/O 引脚 ( 默认 ) Bit 5 (ENWDT): WDT 使能位 0: 使能 1: 禁止 ( 默认 ) 138 产品规格书 (V1.1)

149 Bit 4 (NRHL): 噪声抑制高 / 低脉冲定义位 0: 等于 8/fc 脉冲被当作是信号 1: 等于 32/fc 脉冲被当作是信号 ( 默认 ) < 注意 > 在低 XTAL 振荡 (LXT) 模式下, 噪声抑制高 / 低脉冲一直是 8/Fm Bit 3 (NRE): 噪声抑制使能位 0: 禁止 1: 使能 ( 默认 ) 但在低速, 空闲和休眠模式下, 噪声抑制电路一直禁止 Bits 2~0: 未用, 一直设为 "0" 代码选项寄存器 (Word 1) Word 1 Bit 15 Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 助记符 - - FSS 高 高 高 高 高 高 高 高 0 低 低 低 低 低 低 低 低 默认 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 助记符 - RCM2 RCM1 RCM0 OSC2 OSC1 OSC0-1 高 高 高 高 高 高 高 高 0 低 低 低 低 低 低 低 低 默认 Bits15~14: 未用, 一直设为 "0" Bit 13 (FSS): 副频模式选择位 0: 16kHz (WDT 频率 ) 1: 128kHz. Bits12~7: 未用, 一直设为 "0" Bits 6~4 (RCM2~RCM0): IRC 频率选择 * 控制寄存器 Bank0 RE RCM2~RCM0 相关的频率 RCM2 RCM1 RCM0 频率 (MHz) ( 默认 ) 预留 产品规格书 (V1.1)

150 Bits 3~1 (OSC2~OSC0): 主振荡器模式选择位 主振荡器模式 OSC2 OSC1 OSC0 IRC ( 内部 RC 振荡器模式 ) ( 默认 ) RCOUT (P54) 作为 I/O 引脚 IRC ( 内部 RC 振荡器模式 ) RCOUT (P54) 作为时钟输出引脚 HXT1 ( 高 XTAL1 振荡器模式 ) 频率范围 :12~20MHz HXT2( 高 XTAL2 振荡器模式 ) 频率范围 :6~12MHz XT (XTAL 振荡器模式 ) 频率范围 : 1~6MHz LXT1 ( 低 XTAL1 振荡器模式 ) 频率范围 :100K~1MHz 预留 1 1 X Bit 0: 未用, 一直设为 "0" 代码选项寄存器 (Word 2) Word 2 Bit 15 Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 助记符 - SHEN SHCLK1 SHCLK 高 禁止 高 高 高 高 高 高 0 低 使能 低 低 低 低 低 低 默认 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 助记符 IRCPSS VDD 高 高 高 高 高 高 高 0 Int. Vref 低 低 低 低 低 低 低 默认 Bit 15: 未用, 一直设为 "0" Bit 14 (SHEN): 系统保持使能位 1: 禁止 0: 使能 Bits 13~12 (SHCLK1~SHCLK0): 系统保持时钟选择位 ( 除 128 khz 源 ) SHCLK1~0 系统保持时钟 00 8 个时钟 ( 默认 ) 01 4 个时钟 个时钟 个时钟 Bits11~8: 未用, 一直设为 "0" Bit 7 (IRCPSS):IRC 电压源选择 1: VDD 0: 内部参考电压 ( 默认 ) 140 产品规格书 (V1.1)

151 Bits6~0: 未用, 一直设为 "0" 代码选项寄存器 (Word 3) Word 3 Bit 15 Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 助记符 - EFTIM - - ADFM - - IRCOMS 1 高 重 高 高 高 高 高 减速 0 低 轻 低 低 低 低 低 加速 默认 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 助记符 - - ID5 ID4 ID3 ID2 ID1 ID0 1 高 高 0 低 低 客户 ID 默认 0 0 Bit 15 : 未用, 一直设为 "0" Bit 14 (EFTIM): 低通滤波器 (0: 重, 1: 轻 ) 1: 通过 ~ 10MHz (heavy LPS) 0: 通过 ~ 25MHz (light LPS) ( 默认 ) Bits13~12: 未用, 一直设为 "0" Bit 11 (ADFM): 这些位用于控制 AD 数据缓冲器格式 (ADDH 和 ADDL), 参照下表 12 bits ADFM 0 ADDH ADD11 ADD10 ADD9 ADD8 ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 1 ADDH ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 ADDL ADD3 ADD2 ADD1 ADD0 注意 : 如果硬件被设置为 0, 不用 如果 ADFM=0, ADDH<7:4> = Bits10~9: 未用, 一直设为 "0" Bit 8 (IRCOMS):IRC 振荡模式选择位 ( 非客户模式 ). 1: 振荡频率减速到设定值 0: 振荡频率加速到设定值 ( 默认 ) 最大工作速率 IRCOMS=0 IRCOMS=1 VDD Fxt max. (MHz) Fxt max. (MHz) Bits 7~6: 未用, 一直设为 "0" 产品规格书 (V1.1)

152 Bits 5~0 (ID5~ID0): 用户的 ID 代码 代码选项寄存器 (Word D) Word D Bit 15 Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 助记符 - - SC5 SC4 SC3 SC2 SC1 SC0 1 高 高 高 高 高 高 高 高 0 低 低 低 低 低 低 低 低 默认 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 助记符 - C6 C5 C4 C3 C2 C1 C0 1 高 高 高 高 高 高 高 高 0 低 低 低 低 低 低 低 低 默认 Bits15~14: 未用, 一直设为 "0" Bits 13~8 (SC5~SC0): 副 IRC 频率调整位 这些位通过烧录器和 euide II Bit 7: 未用, 一直设为 "0" Bits 6~0 (C6~C0):IRC 频率调整位 这些位通过烧录器和 euide II 142 产品规格书 (V1.1)

153 6.19 指令集 指令集的每条指令为 15 位字宽, 由操作码和一个或多个操作数组成 通常, 除了那些 会改变程序计数器值的指令 "MOV R2,A," "ADD R2,A,", 或对 R2 进行算术或逻辑运算的 指令 ( 如, "SUB R2,A," "BS(C) R2,6," "CLR R2," 等 ) 的执行需要两个指令周期之外, 所有 指令的执行都只需要一个指令周期 ( 一条指令需要两个振荡周期 ) 如果因为某些原因, 特定的指令周期不符合应用条件, 尝试按如下方法修改指令 : 条件跳转指令 ( JBS JBC JZ JZA DJZ DJZA ) 在测试为真时执行两个 指令周期 对程序计数器写的指令也要两个指令周期 另外, 指令集有以下特性 : (1) 任何寄存器的每个位可以被置 1, 清零, 或直接测试 ( 只读寄存器除外 ) (2) I/O 寄存器能作为一般寄存器, 即相同指令可以对 I/O 寄存器进行操作 指令集说明 : R = 寄存器 ( 包括通用寄存器和工作寄存器 ) 指示符, 指定寄存器 ( 包括操作寄存器和通用 寄存器 ) 中的哪个寄存器被运用 b = 表示一个位域指示符, 指定寄存器 R 中的哪个位被选择 k = 8 或 12 位常数或立即数 助记符 操作 受影响的标志位 NOP 无操作 无 DAA A 的十进制调整 C SLEP 0 WDT, 停止振荡 T,P WDTC 0 WDT T,P ENI 使能中断 无 DISI 禁止中断 无 RET [ 栈顶 ] PC 无 RETI [ 栈顶 ] PC, 使能中断 无 RESET 软件设备复位 所有寄存器 = 复位值标识 * = 复位值 INT k PC1 [SP], k*2 PC 无 BTG R,b 位取反 R ; /(R<b>)->R<b> 无 * 范围 R0~RF MOV R,A A R 无 CLRA 0 A Z CLR R 0 R Z SUB A,R R-A A Z,C,DC 产品规格书 (V1.1)

154 助记符操作受影响的标志位 SUB R,A R-A R Z, C, DC DECA R R-1 A Z DEC R R-1 R Z OR A,R A R A Z OR R,A A R R Z AND A,R A & R A Z AND R,A A & R R Z XOR A,R A R A Z XOR R,A A R R Z ADD A,R A R A Z,C,DC ADD R,A A R R Z,C,DC MOV A,R R A Z MOV R,R R R Z COMA R /R A Z COM R /R R Z INCA R R1 A Z INC R R1 R Z DJZA R R-1 A, 如果为 0 跳过 无 DJZ R R-1 R, 如果为 0 跳过 无 RRCA R R(n) A(n-1), R(0) C, C A(7) C RRC R R(n) R(n-1), R(0) C, C R(7) C RLCA R R(n) A(n1), R(7) C, C A(0) C RLC R R(n) R(n1), R(7) C, C R(0) C SWAPA R R(0-3) A(4-7), 无 R(4-7) A(0-3) SWAP R R(0-3) R(4-7) 无 JZA R R1 A, 如果为 0 跳过 无 JZ R R1 R, 如果为 0 跳过 无 BC R,b 0 R(b) 无 BS R,b 1 R(b) 无 JBC R,b 如果 R(b)=0, 跳过 无 JBS R,b 如果 R(b)=1, 跳过 无 CALL k PC1 [SP], 无 (Page, k) PC JMP k (Page, k) PC 无 MOV A,k k A 无 JE R 比较 R 和 ACC, 跳转至 = 无 JGE R 比较 R 和 ACC, 跳转至 > 无 JLE R 比较 R 和 ACC, 跳转至 < 无 OR A,k A k A Z JE k 比较 K 和 ACC, 跳转至 = 无 ROM[(TABPTR)] R, A 无 TBRDA R A 程式代码 ( 低字节 ) ; R 程序代码 ( 高字节 ) AND A,k A & k A Z SJC k 如果进位跳转至 K 无 * 范围 [ 地址 128] SJNC k 如果不进位跳转至 K 无 144 产品规格书 (V1.1)

155 助记符 操作 受影响的标志位 * 范围 [ 地址 128] SJZ k 如果为零跳转至 K * 范围 [ 地址 128] 无 XOR A,k A k A Z SJNZ k 如果不为零跳转至 K * 范围 [ 地址 128] 无 RRA R R(n) A(n-1), R(0) A(7) N RR R R(n) R(n-1), R(0) R(7) N RETL k k A, [ 栈顶 ] PC 无 XCH R R A 无 RLA R R(n) A(n1), R(7) A(0) N RL R R(n) R(n1), R(7) R(0) N SUB A,k k-a A Z,C,DC SUBB A,R R-A-/C A Z, C, DC, OV, N SUBB R,A R-A-/C R Z, C, DC, OV, N SBANK k K->R1(4) 无 GBANK k K->R1(0) 无 LCALL k 下一条指令 : k kkkk kkkk kkkk 无 PC1 [SP], k PC LJMP k 下一条指令 : k kkkk kkkk kkkk 无 K PC TBRD R ROM[(TABPTR)] R 无 ADD A,k ka A Z, C, DC NEG R 2 的补数, /R 1 R Z,C,DC,OV,N ADC A,R ARC A Z,C,DC,OV,N ADC R,A ARC R Z,C,DC,OV,N 7 最大绝对额定值 项目 额度范围 工作温度 -40 C 至 85 C 贮藏温度 -65 C 至 150 C 输入电压 VSS-0.3V 至 VDD0.5V 输出电压 VSS-0.3V 至 VDD0.5V 工作电压 2.2V 至 5.5V 工作频率 DC 至 20 MHz 产品规格书 (V1.1)

156 8 DC 电气特性 VDD=5.0V, VSS=0V, Ta=25 C 典型符号参数条件最小值最大值单位值 XTAL: VDD 至 2.2V DC 8 MHz 一个指令周期 2 个时钟 XTAL: VDD 至 5V DC 20 MHz Fxt IRC: VDD 至 5V 4 MHz, 1 MHz, 8kHz, 10MHz, 12MHz, 16 MHz, 20MHz, F Hz IRC: VDD=5V, 25 C -2% F 2% Hz IIL 输入引脚的输入漏电流 VIN = VDD, VSS A IRCE 内部 RC 振荡器每阶误差 ±1 % IRC1 IRC:VDD 至 5V RCM2~RCM1=000 4 MHz IRC2 IRC:VDD 至 5V RCM2~RCM1=001 1 MHz IRC3 IRC:VDD 至 5V RCM2~RCM1=010 6 MHz IRC4 IRC:VDD 至 5V RCM2~RCM1=011 8 MHz IRC5 IRC:VDD 至 5V RCM2~RCM1= MHz IRC6 IRC:VDD 至 5V RCM2~RCM1= MHz IRC7 IRC:VDD 至 5V RCM2~RCM1= MHz VIH1 输入高电压 ( 施密特触发器 ) Ports 5, 6, 7, 8 0.7VDD VDD0.3V V VIL1 输入低电压 ( 施密特触发器 ) Ports 5, 6, 7, 8-0.3V 0.3VDD V VIHT1 输入高临界电压 ( 施密特触发器 ) /RESET, TCC, INT 0.7VDD VDD0.3V V VILT1 输入低临界电压 ( 施密特触发器 ) /RESET, TCC, INT -0.3V 0.3VDD V IOH1 高驱动电流 1 (Ports 5~8) VOH = VDD-0.1VDD -3-5 ma IOH2 高驱动电流 2 (Ports 5~8) VOH = VDD-0.1VDD ma IOL1 低灌电流 1 (Ports 5~8) VOL = GND0.1VDD ma IOL2 低灌电流 2 (Ports 5~8) VOL = GND0.1VDD ma IPH 上拉电流上拉激活, 输入引脚接 VSS A IPL 下拉电流下拉激活, 输入引脚接 VDD A 146 产品规格书 (V1.1)

157 符号 参数 条件 最小值典型值最大值单位 LVR1 低电压复位电平 (2.3V) Ta = 25 C V Ta = -40 C ~ 85 C V LVR2 低电压复位电平 (3.3V) Ta = 25 C V Ta = -40 C ~ 85 C V LVR3 低电压复位电平 (3.8V) Ta = 25 C V Ta = -40 C ~ 85 C V Ta=25 C,/RESET= ' 高 ', Fm & Fs 关闭 所有输入和 I/O 引脚接 VDD, 输出引脚悬空,WDT 1 2 A ISB1 掉电电流禁止, IIPS=1 ( 休眠模式 ) Ta=85 C,/RESET= ' 高 ', Fm & Fs 关闭 所有输入和 I/O 引脚接 VDD, 输出引脚悬空,WDT 禁止, IIPS= A ISB2 ISB3 ISB4 掉电电流 ( 休眠模式 ) 掉电电流 ( 休眠模式 ) 掉电电流 ( 空闲模式 ) IIPS=1, /RESET= ' 高 ', Fm & Fs 关闭所有输入和 I/O 引脚接 VDD, 输出引脚悬空,WDT 使能 IIPS=0, /RESET= ' 高 ', Fm & Fs 关闭所有输入和 I/O 引脚接 VDD, 输出引脚悬空,WDT 禁止 /RESET= ' 高 ', Fm 关闭, Fs 开 (IRC 类型 ),, 输出引脚悬空,WDT 使能 IRCPSS=1, PERCS= A A A ISB5 掉电电流 ( 空闲模式 ) /RESET= ' 高 ', Fm=4 MHz (IRC 类型 ), Fs 开, (IRC 类型 ),, 输出引脚悬空,WDT 使能, IRCPSS=1, PERCS=1 /RESET= ' 高 ', Fm=4 MHz (IRC 类型 ), Fs 开, (IRC 类型 ),, 输出引脚悬空,WDT 使能, IRCPSS=0, PERCS= A A ISB6 掉电电流 ( 空闲模式 ) /RESET= ' 高 ', Fm=4 MHz ( 晶振类型 ), Fs 开 (IRC 类型 ),, 输出引脚悬空,WDT 使能, PERCS= A ICC1 工作电流 ( 低速模式 ) /RESET= ' 高 ', Fm 关闭, Fs=16kHz (IRC 类型 ), 输出引脚悬空, WDT 使能 A ICC2 工作电流 ( 低速模式 ) /RESET= ' 高 ', Fm 关闭, Fs=128kHz (IRC 类型 ), 输出引脚悬空, WDT 使能 A ICC3 工作电流 ( 正常模式 ) /RESET= ' 高 ', Fm=4 MHz (IRC 类型 ), Fs 开, 输出引脚悬空, WDT 使能 ma ICC4 工作电流 ( 正常模式 ) /RESET= ' 高 ', Fm=4 MHz ( 晶振类型 ), Fs 开, 输出引脚悬空, WDT 使能 ma ICC5 工作电流 ( 正常模式 ) /RESET= 高, Fm=16 MHz (IRC 类型 ), Fs 开, 输出引脚悬空, WDT 使能 ma ICC6 工作电流 ( 正常模式 ) * 这些参数是特性值, 没有测试 /RESET= 高, Fm=16 MHz ( 晶振类型 ), Fs 开, 输出引脚悬空, WDT 使能 ma ** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 产品规格书 (V1.1)

158 8.1 AD 转换器特性 VDD=5V,VSS=0V,Ta=25 C 符号参数条件最小值典型值最大值单位 VAREF 2.5 VDD V 模拟参考电压 VAREF-VASS 2.5V VASS VSS VSS V VAI 模拟输入电压 VASS VAREF V VAREF = VDD = 5.5V IAI1 Ivdd 模拟供电电流 VASS = VSS = 0V FS=100kHz, FIN=1kHz 1000 A Ivref (VREF 是内部 VDD) 10 A VAREF = VDD = 5.5V IAI2 Ivdd 模拟供电电流 VASS = VSS = 0V FS=100kHz, FIN=1kHz 600 A Ivref ) (VREF 是外部 VREF 引脚 400 A INL 积分非线性误差 VAREF = VDD = 5V VASS = VSS = 0V ±4 LSB FS=100kHz, FIN=1kHz DNL 差分非线性误差 VAREF = VDD = 5V VASS = VSS = 0V ±1 LSB FS=100kHz, FIN=1kHz FSE 满刻度误差 VAREF = VDD = 5V VASS = VSS = 0V, Fs=100kHz ±8 LSB OE 偏移误差 VAREF = VDD = 5V VASS = VSS = 0V, Fs=100kHz ±4 LSB ZAI 推荐模拟电压源阻抗 10 k TAD A/D 时钟周期 VDD = 3V~5.5V VASS = VSS = 0V, FIN=1kHz 0.5 s VDD = 2.5V~3V VASS = VSS = 0V, FIN=1kHz 2 s TSH 采样 & 保持时间 VDD = 3V~5.5V VASS = VSS = 0V 4 s VDD = 2.5V~3V VASS = VSS = 0V 16 s TCN A/D 转换时间 VDD = 2.5V~5V VASS = VSS = 0V Tsh12TAD TAD A1/2VDD 1/2VDD 准确度 ±2 % 注意 : 1. FS 是采样频率, 或者说是转换频率 FIN 是输入正弦波的频率 2. 这些参数为理论值, 没有经过测试, 仅供设计参考 3. 当 ADC 关闭时, 除了微小的漏电流外没有耗电流 4. 当输入电压变大时,AD 转换结果不会变小, 不会丢码 5. 这些参数如有变动恕不另行通知 * 这些参数是特性值, 没有测试 ** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 148 产品规格书 (V1.1)

159 8.2 OP 特性 VDD=5V, VSS=0V,Ta=25 C 符号参数条件最小值典型值最大值单位 VOS 输入偏移电压 Vip=0.1V, 调整后 0 ±1 ±2 mv SR 转换率 RL=1Meg, CL=20p, VI(pp)=3V, Av= V/us IVR * 输入电压范围 * V VOL 低电平输出电压 Vip=0V, IL=100uA, Av= mv Vip=0V, IL=1mA, Av= mv VOH 高电平输出电压 Vip=2.5V, IL=100uA, Av= V Vip=2.5V, IL=1mA, Av= V ISC_L 输出下灌电流 ( 短路电流 ) 5 10 ma ISC_H 输出源电流 ( 短路电流 ) 5 10 ma IDD 供应电流 No load, Vic=0.1V, Av= ua GBP 增益带宽积 RL=1Meg, CL=20p, MHz * IVR: Max= Vdda-1.4V * 这些参数是特性值, 没有测试 ** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设 计参考 8.3 比较器特性 VDD=5V, VSS=0V,Ta=25 C 符号 参数 条件 最小值 典型值 最大值 单位 VOS 输入偏移电压 Vip=0.1V, 调整后 0 ±1 ±2 mv IVR * 输入电压范围 * V IDD 供应电流 ua TRS 响应时间 Vin=0.1V, (Note 1 ) 1 2 us TLRS 大信号响应时间 Vin=1.8V, (Note 2 ) ns * IVR: Max= Vdda-1.4V 注 1 : 响应时间为 100mV 的输入阶跃, 带有 10mV 过载注 2 : 响应时间为 0~3.6V 的输入阶跃, 带有 1.8V 过载 * 这些参数是特性值, 没有测试 ** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 产品规格书 (V1.1)

160 8.4 HLVD 特性 VDD=5V, VSS=0V,Ta=25 C 符号参数条件 IHLVD HLVD 工作电流 HLVD 使能, VDD=5V 最小值 典型值 最大值 单位 A ΔV 侦测电压变化 ±0.15 V VHYST 迟滞现象 mv TVREF VREF 稳定时间 * 这些参数是特性值, 没有测试 HLVD 使能, VDD=5V s ** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 8.5 1/2VDD 特性 VDD=5V, VSS=0V,Ta=25 C 最小最大符号参数条件典型值单位值值 VDD 电源供应 V Ivdda DC 供应电流 VDDA=5V ua Ipd 掉电电流 < 0.1 ua ADC 取样的预 热时间 电压参考的预备时间 (VREF1_2VDD) CL=12.8PF (ADC 取样 ) 2.8* 4 us TE 测试的预热 时间 VREF1_2VDD TE 测试的预备时间 (VREF1_2VDD_PAD) 1/2 VDD 电压输出 CL=100PF (TE 测试负载 ) * 转换时间及唤醒时间并不包含量测仪器或外接电路的反应时间. ** 这些参数是特性值, 没有测试 Typ.- 1% 18* 25 us (1/2)V *** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 DD Typ. 1% V 150 产品规格书 (V1.1)

161 8.6 VREF 特性 VDD=5V, VSS=0V,Ta=25 C 符号 参数 条件 最小值 典型值 最大值 单位 VDD 电源供应 V Ivdd DC 供应电流 BG_PD=0 VREF_PD= ua Tresponse 响应时间 调整位和 VREF 选择设定工作 10 ** 20 us warn up time 电压参考的预备时间 EN_LPF= us EN_LPF=1 1 ** 1.5 ms Vref 参考电压输出 V Vdd_min 最小电源供应 Vref0.1 Vref0.2 * V *Vdd_min: 可以工作在 (Vref0.1V), 但有一个不好的 PSRR. ** 转换时间及唤醒时间并不包含量测仪器或外接电路的反应时间. *** 这些参数是特性值, 没有测试 ***** 在最小值 典型值和最大值 ( Min., Typ., Max. ) 列下的数据是基于 25 下的特性值, 未经测试仅供设计参考 产品规格书 (V1.1)

162 9 AC 电气特性 Ta=25 C, VDD=5V±5%, VSS=0V 符号参数条件 最小 值 典型值 最大 值 单位 Dclk 输入 CLK 占空比 % Tins 指令周期时间 晶体类型 125 DC ns IRC 类型 125 DC ns Ttcx TCX 输入周期 Tins ns Tpor 器件复位保持时间 16kHz 16±3% ms 晶体类型, HLFS=1 WSTO510/Fm Trstrl /RESET 后延迟时间, WDT 和 LVR 释放 IRC 类型, HLFS=1 WSTO8/Fm 晶体类型, HLFS=0 WSTO510/Fs IRC 类型, HLFS=0 WSTO8/Fs Trsth /RESET 和 LVR 复位保持时间 1 s Twdt 看门狗定时器周期 16kHz 16±3% ms Tset 输入引脚建立时间 0 ns Thold 输入引脚保持时间 ns Tdelay 输出引脚延迟时间 Cload=20pF Rload=1M 20 ns 注意 : * 在 Ta = -40 ~ 85 C, 和 VDD = 2.1~5.5V 下, Tpor 和 Twdt 为 16/- 10% ms **WSTO: 振荡器启动等待时间 1. 这些参数为特性值 ( 未经测试 ), 仅供设计参考 2. 最小值, 典型值, 最大值 (Min., Typ. and Max.) 列中的数据是基于 25 时的特性值, 未经测试仅供设计参考 152 产品规格书 (V1.1)

163 10 时序图 AC 测试输入 / 输出波形 VDD-0.5 GND VDD 0.75VDD TEST POINTS 0.25VDD 0.25VDD 注意 : AC 测试 : 输入驱动在 VDD-0.5V 为逻辑 1, 在 VDD-0.5V 为逻辑 0, 时序测试以 0.75VDD 为逻辑 1,0.25VDD 为逻辑 0 图 10-1a AC 测试输入 / 输出波形时序图 复位时序 NOP Instruction 1 Executed CLK /RESET Tdrh 图 10-1b 复位时序图 TCC 输入时序 ins CLK TCC tcc 图 10-1c TCC 输入时序图 产品规格书 (V1.1)

164 附件 A 编码及制造信息 EM88F715NSO28J Material Type J: RoHS complied S: Sony SS complied Contact Elan Sales for details Pin Number Package Type SO: SOP SS: SSOP Specific Annotation Product Number Product Type F: Flash Elan 8-bit Product For example: EM88F715NSO28J is EM88F715N with Flash program memory, product, in 28-pin SOP 300mil package with RoHS complied EM78Paaaa Elan Product Number 1041 bbbbbb Batch Number Manufacture Date YYWW YY is year and WW is week 编码信息 EM88F715NSO28J Material Type Contact Elan Sales for details Package Type / Pin Number Check the following section Elan IC Product Number 154 产品规格书 (V1.1)

165 B 封装类型 Flash MCU 封装类型 引脚数 封装尺寸 EM88F715NSO20 SOP mil EM88F715NSS20 SSOP mil EM88F715NSO24 SOP mil EM88F715NSS24 SSOP mil EM88F715NSO28 SOP mil EM88F715NSS28 SSOP mil 绿色产品不包含有害物质, 符合 Sony SS 第三版本标准 Pb 含量小于 100ppm,Pb 含量符合 Sony 规格说明 料号 EM88F715NxJ / xs 电镀类型 成份 (%) 纯锡 Sn:100% 熔点 ( C) 232 C 电阻率 ( μ -cm ) 11.4 硬度 (hv) 8~10 伸长 (%) >50% 产品规格书 (V1.1)

166 C 封装信息 C.1 EM88F715NSO28 Symbol A A1 b c E E1 D L L1 e θ Min Normal Max (TYP) (TYP) 0 8 TITLE: SOP-28L(300MIL) PACKAGE OUTLINE DIMENSION File : Edtion: A SO28 Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-1EM88F715N28-pin SOP 封装类型 156 产品规格书 (V1.1)

167 C.2 EM88F715NSS28 E1 E Symbol A A1 A2 b c E E1 D L e θ Min Normal Max (TYP) b e c A2 TITLE: SSOP-28L(209MIL) OUTLINE PACKAGE PACKA OUTLINE DIMENSION File : Edtion: A SSO28 Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-2EM88F715N28-pin SSOP 封装类型 产品规格书 (V1.1)

168 C.3 EM88F715NSO24 Symbol A A1 b c E H D L e θ Min Normal Max (TYP) (TYP) 0 8 b e c TITLE: SOP-24L(300MIL) PACKAGE OUTLINE DIMENSION File : SO24 Edtion: A Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-3EM88F715N24-pin SO 封装类型 158 产品规格书 (V1.1)

169 C.4 EM88F715NSS Symbol Min Normal Max A A A b c D E E e L L θ 0-8 D A2 TITLE: SSOP-24L(209MIL) PACKAGE OUTLINE DIMENSION File : SSO24 Edtion: A Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-4 EM88F715N 24-pin SSO 封装类型 产品规格书 (V1.1)

170 C.5 EM88F715NSO20 Symbol A A1 b c E H D L e θ Min Normal Max (TYP) (TYP) 0 8 b e c TITLE: SOP-20L(300MIL) PACKAGE OUTLINE DIMENSION File : Edtion: A SO20 Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-5 EM88F715N 20-pin SO 封装类型 160 产品规格书 (V1.1)

171 C.6 EM88F715NSS20 b e E1 E Symbol A A1 A2 b c E E1 D L L1 e θ Min Normal Max (REF ) 0.650(TYP) c A2 L1 TITLE: SSOP-20L(209MIL) OUTLINE PACKAGE PACKA OUTLINE DIMENSION File : Edtion: A SSOP20 Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-6 EM88F715N 20-pin SSO 封装类型 产品规格书 (V1.1)

172 D 品质保证与可靠性 测试类别测试条件备注 可焊性前提条件温度周期测试高压锅测试高温 / 高湿测试高温保存期 焊料温度 =245 5 C, 使用松香在上面停留 5 秒 步骤 1: TCT, 65 C (15 min)~150 C (15 min), 10 cycles 步骤 2: 受热温度 125 C, TD ( 持续性 )=24 hrs 步骤 3: 浸湿温度 30 C/60%, TD ( 持续性 )=192 hrs 步骤 4: IR 变化 3 次 (Pkg 厚度 2.5mm or Pkg 体积 350 mm C) (Pkg 厚度 2.5 mm or Pkg 体积 350 mm C ) -65 C (15mins)~150 C (15min), 200 次 TA =121 C, RH=100%, 压力 = 2 atm, TD ( 持续性 )= 96 hrs TA=85 C, RH=85%, TD ( 持续性 )=168, 500 hrs TA=150 C, TD ( 持续性 )=500, 1000 hrs 使用于 SMD IC ( 例如 SOP, QFP, SOJ, 等 ) 高温工作寿命 Latch-up TA=125 C, VDD= 最大工作电压, TD ( 持续性 ) =168, 500, 1000 hrs ESD (HBM) TA=25 C, ± 4KV TA=25 C, VDD= 最大工作电压, 800mA/40V ESD (MM) TA=25 C, ± 400V IP_ND,OP_ND,IO_ND IP_NS,OP_NS,IO_NS IP_PD,OP_PD,IO_PD, IP_PS,OP_PS,IO_PS, VDD-VSS(),VDD_VSS (-) 模式 D.1 地址缺陷检测 地址陷阱检测是 MCU 嵌入式自动防止故障危害功能的一种, 检测 MCU 由噪声或类似噪声造成的功能故障 无论何时 MCU 试图从 ROM 区获取一条指令, 内部恢复电路将自动开始 如果检测到噪声引起地址错误,MCU 重复执行程序直到噪声消除 MCU 将继续执行下一条指令 162 产品规格书 (V1.1)

173 E ED715N & HVBRG & UBRG 连接 ED715N HVBRG UBRGHVBRG ED715NUBRGHVBRG 注意 EM88F715N(ED715N) 烧写时 VDD 必须为 5V 才会烧写成功, 因此在 EM88F715N 烧写与 ED715N 模拟时, 请注意周边组件电压耐受性 产品规格书 (V1.1)