Microsoft Word - PDF_EM78F64X_54XSeriesProdSpec__CN__v1.2.doc

Transcription

1 EM7F 64/644/642/641N 54/544/542/541N 位 闪 存 微 控 制 器 产 品 规 格 书 版 本 1.2 义 隆 电 子 股 份 有 限 公 司 本 的 错 随 文 是 原 内 为 稿 容 了 的 是 更 由 的 新 英 阅, 读 文 规 更 中 格 加 可 书 方 能 翻 便 存 译 在 而 翻 它 来 译 无 上 法, 的 跟 目 确 误 的 信, 息 请 您 参 考 英 文 规 格 书 以 获 得 更 准

2 :52 :52 :51057 :6 :6 : :6 :6 楼 商 标 告 知 版 台 权 湾 所 公 本 规 格 印 在 规 司 格 不 书 承 书 的 担 内 容 何 如 及 责 信 有 任 息 变 将 动 为 恕 义 符 不 隆 合 另 电 确 作 子 认 通 股 之 知 份 指 有 示 关 限 而 于 公 变 该 司 更 规 不 格 承 书 诺 对 准 本 确 规 性 格 书 适 之 当 内 性 容 或 及 者 信 完 息 整 有 性 更, 新 义 及 隆 校 电 正 子 之 股 义 份 务 有 限 承 任 担 何 任 情 何 况 责 下 任, 义 由 隆 于 使 电 用 子 本 股 规 份 格 书 限 中 公 司 的 对 信 本 息 规 或 格 内 书 容 中 而 导 的 致 信 的 息 直 或 接 内 容, 间 的 接 错 误, 特 别 遗 附 漏 随, 的 或 或 者 结 其 果 它 的 不 损 准 害 确 性, 不 义 本 本 隆 电 规 子 格 股 书 份 中 有 提 限 到 公 的 司 软 没 件 有 ( 义 如 务 果 负 有 责, 义 可 隆 条 件 电 下 子 股 使 份 用 有 限 者 公 复 司 制 的 产 品 不 是 专 门 都 设 是 计 依 来 据 应 授 用 权 于 或 生 保 命 密 维 合 持 约 的 所 用 合 具 法, 提 装 供 置 的 或, 者 并 系 且 统 只 能 在 义 这 隆 些 电 合 子 约 股 的 份 许 未 部 限 公 经 分 司 义 进 的 隆 行 产 复 电 品 子 制 不 股 或 份 支 传 有 持 输 限 而 公 且 司 禁 书 止 面 在 同 这 意 些, 方 任 面 何 的 个 应 人 用 或 公 司 不 得 以 任 何 形 式 或 方 式 对 本 规 格 书 的 内 容 之 任 一 有 总 地 新 电 址 公 : 司 传 一 台 湾 号 新 竹 科 学 园 区 创 香 义 九 港 隆 分 电 公 子 ( 司 电 龙 观 塘 巧 明 香 港 有 号 限 世 公 达 司 传 话 真 楼 室 中 心 深 义 地 园 隆 圳 电 分 子 公 ( 司 邮 址 : 深 圳 市 深 南 圳 山 区 有 高 限 新 公 技 司 电 南 编 话 区 高 新 南 六 道 迈 科 龙 大 术 产 业 上 义 地 址 海 隆 : 分 电 上 公 子 海 ( 司 市 上 浦 海 东 新 有 区 限 张 公 江 司 高 科 传 真 技 邮 电 传 园 编 话 真 区 碧 波 号 科 苑 大 知 : IBM 为 有 一 个 注 册 商 标,PS/2 是 IBM 的 商 标 之 ㄧ Windows 是 微 软 公 司 的 商 标 ELAN 制 和 ELAN 标 志 是 义 隆 电 子 股 份 有 限 公 司 的 商 标 2010~2013 义 隆 电 子 股 份 有 限 公 司 所 有 权 利 保 留 路 司 : 12 义 隆 电 子 股 份 有 限 公 司 话 真 : : webmaster@emc.com.tw Korea: Elan Korea Electronics Company, Ltd. 301 Dong-A Building 632 Kojan-Dong, Namdong-ku Incheon City, KOREA Tel: Fax: 司 : 街 司 A : elan-sz@elanic.com.cn 厦 A USA: Elan Information Technology 司 Group (U.S.A. PO Box 601 Cupertino, CA U.S.A. 路 楼 Tel: Fax: : elan-sh@elanic.com.cn

3 版 本 号 目 录 综 特 述 引 性 脚 配 特 置 性 选 择 向 导 引 脚 描 述 EM7F64N / 54N 配 置 EM7F644N / 544N EM7F642N / 542N EM7F641N / 541N...5 结... 5 功 4.1 构 能 框 描 引 脚 描 述 EM7F64N / 54N EM7F644N 仅 图 述 适 用 / 544N EM7F642N 间 / 542N EM7F641N 定 系 列 的 操 作 寄 存 器 / 541N 程 接 寻 址 寄 存 器 状 时 序 态 计 寄 EM7F644/642/641/544/542/541N 选 数 存 择 器 寄 和 存 堆 器 栈 R0 ( R1 ( R2 ( R3 ( R4 (RAM 唤 醒 控 查 表 指 令 寄 存 器 Bank 0 R5 (Port Bank 0 R6 (Port 制 控 制 寄 存 器 地 址 6.1. Bank 0 R7 (Port Bank 0 R (Port Bank 0 R9 (TBLP: TBRD...17 中 模 断 式 状 选 字 态 择 节 数 据 Bank 0 RA ( Bank 0 RB (EEPROM...1 寄 存 Bank 0 RC (256 EEPROM Bank 0 RD (256 EEPROM Bank 0 RE ( Bank 0 RF ( R10 ~ R3F...22 号 定 时 器 控 数 制 据 寄 缓 存 器 Bank 1 R5 TC1CR ( Bank 1 R6 TCR1DA ( 1 A Bank 1 R7 TCR1DB ( 1 B Bank 1 R TC2CR ( iii 目 录 1 1 综 2 特 3 引 4 引 5 结 6 功

4 目 录 iv 版 定 时 状 高 控 器 态 制 寄 低 字 器 节 数 据 缓 存 Bank 1 R9 TC2DH ( 中 断 状 态 寄 存 读 写 器 缓 数 存 据 缓 存 Bank 1 RA TC2DL ( Bank 1 RB SPIS (SPI Bank 1 RC SPIC (SPI...30 状 控 态 制 Bank 1 RD SPIRB (SPI Bank 1 RE SPIWB (SPI Bank 1 RF ( 上 拉 控 制 寄 Bank 2 RA URC1 (UART 定 存 器 数 据 缓 存 Bank 2 RB URC2 (UART Bank 2 RC URS (UART...34 比 时 较 指 器 令 的 控 和 查 制 定 表 寄 时 指 存 器 针 器 寄 和 存 控 器 制 寄 存 器 Bank 2 RD URRD (UART_RD Bank 2 RE URTD (UART_TD Bank 2 RF ( 周 期 的 低 位 和 占 空 比 控 制 寄 存 器 Bank 3 R5 (TMRCON: A B Bank 3 R6 (TBHP: TBRD Bank 3 R7 (CMPCON: 2 PWMA/B...37 定 时 占 周 空 控 期 比 制 的 寄 高 存 位 器 Bank 3 R (PWMCON: PWMA/B Bank 3 R9 (PRDAH: ( PWMA (Bit 9 ~ Bit Bank 3 RA (DTAH: PWMA (Bit 9 ~ Bit 特 殊 功 能 Bank 寄 定 时 器 数 据 缓 存 3 RB (PRDBH: PWMB (Bit 9 ~ Bit Bank 累 存 加 3 器 下 拉 RC (DTBH: PWMB (Bit 9 ~ Bit Bank 3 RD 控 制 TC3CR 寄 适 存 用 器 于 系 列 ( Bank 3 RE TC3D ( Bank 3 RF ( EM7F644/642/641/544/542/541N A ( CONT ( IOC5 (I/O Port 下 器 IOC6 (I/O Port 漏 极 开 路 控 制 寄 存 器 IOC7 (I/O Port IOC (I/O Port r IOC 中 上 断 拉 控 制 6.2. IOCA (WDT IOCB ( IOCC ( 间 的 屏 址 蔽 操 寄 寄 存 器 IOCD ( 选 存 作 择 器 寄 控 存 制 器 寄 存 器 IOCE ( IOCF ( EM7F64/54N R0: IAR ( R1: BSR (Bank...49 器 只 ( 号...49 版 本 号

5 版 本 号 目 录 状 态 未 寄 使 存 选 用 器 择 寄 存 器 R2: PC (Program Counter...49 工 作 模 式 控 制 寄 存 器 R3: SR ( R4: RSR (RAM Bank 0 R5 ~ R9 (Port 5 ~ Port 未 使 用 中 断 状 态 寄 存 器 Bank 0 RA ( Bank 0 RB OMCR ( Bank 0 RC: ISR1 ( 低 外 电 部 压 中 检 断 测 边 控 沿 制 选 寄 择 存 控 器 制 寄 存 器 Bank 0 RD: ISR2 ( Bank 0 RE: ISR3 ( Bank 0 RF ( Bank 0 R10: EIESCR (...57 未 控 制 寄 存 器 Bank 0 R11: WDTCR...5 使 用 数 据 寄 存 器 Bank 0 R12: LVDCR ( Bank 0 R13: TCCCR (TCC Bank 0 R14: TCCDATA (TCC...59 未 使 用 中 断 屏 蔽 寄 Bank 0 R15~R19 (IOCR5~IOCR 存 器 Bank 0 R1A~R1B ( Bank 0 R1C: IMR1 ( Bank 0 R1D: IMR2 ( Bank 0 R1E: IMR3 ( 未 使 用 唤 醒 控 边 制 沿 寄 控 存 制 器 寄 存 器 Bank 0 R1F ( Bank 0 R20: P5WUCR (Port 状 Bank 0 R21: P5WUECR (Port 读 控 态 制 寄 存 器 Bank 0 R22: P7WUCR (Port Bank 0 R23: P7WUECR (Port Bank 0 R24~R2A (...63 未 使 唤 用 写 醒 缓 控 存 制 寄 存 Bank 0 R2B: SPICR (SPI Bank 0 R2C: SPIS (SPI Bank 0 R2D: SPIR (SPI...65 状 态 控 寄 制 存 寄 器 存 器 Bank 0 R2E: SPIR (SPI Bank 0 R2F: WUCR1 ( Bank 0 R30~R31 (...66 发 接 送 收 数 据 低 缓 位 寄 存 器 Bank 0 R32: URCR1 (UART Bank 0 R33: URCR2 (UART Bank 0 R34: URS (UART Bank 0 R35: URRD (UART Bank 0 R36: URTD (UART...6 号 未 查 使 表 用 指 针 地 址 的 高 位 寄 存 器 比 较 器 控 制 寄 存 器 Bank 0 R37: TBPTL ( Bank 0 R3: TBPTH ( Bank 0 R39: CMP1CR ( Bank 0 R3A~R3B: ( Bank 0 R3C: CMP2CR ( v

6 目 录 vi 版 未 使 用 比 较 器 内 部 参 考 电 平 控 制 寄 存 器 Bank 0 R3D~R42: ( Bank 0 R43: CPIRLCON (...70 定 时 器 数 高 据 字 缓 节 数 据 缓 存 Bank 0 R44~R47: ( Bank 0 R4: TC1CR ( Bank 0 R49: TCR1DA ( 1 A...73 定 时 位 器 定 时 占 控 空 制 计 比 寄 数 缓 存 器 器 寄 低 存 字 器 节 数 据 缓 存 Bank 0 R4A: TCR1DB ( 1 B Bank 0 R4B: TC2CR ( Bank 0 R4C: TCR2DH ( Bank 0 R4D: TCR2DL (16 / Bank 0 R4E: TC3CR ( Bank 0 R4F: TCR3D ( 未 使 用 上 Bank 1 R5: P5PHCR (Port Bank 1 R6: P6PHCR (Port Bank 1 R7: P7PHCR (Port Bank 1 R: PPHCR (Port Bank 1 R9: P9PHCR (Port Bank 1 RA (...1 未 使 用 下 拉 Bank 1 RB: P5PLCR (Port 控 制 寄 存 器 Bank 1 RC: P6PLCR (Port Bank 1 RD: P7PLCR (Port Bank 1 RE: PPLCR (Port Bank 1 RF: P9PLCR (Port Bank 1 R10 (...3 未 使 用 Bank 1 R11: P5HD/SCR (Port 5 /...3 高 驱 动 高 灌 控 制 寄 存 器 Bank 1 R12: P6HD/SCR (Port 6 / Bank 1 R13: P7HD/SCR (Port 7 / Bank 1 R14: PHD/SCR (Port / Bank 1 R15: P9HD/SCR (Port 9 /...4 漏 极 开 路 控 制 寄 存 器 Bank 1 R16 ( Bank 1 R17: P5ODCR (Port Bank 1 R1: P6ODCR (Port Bank 1 R19: P7ODCR (Port 控 频 制 率 选 择 寄 存 器 Bank 1 R1A: PODCR (Port Bank 1 R1B: P9ODCR (Port Bank 1 R1C (...5 未 使 用 地 数 址 据 Bank 1 R1D: IRCS (IRC 状 寄 存 器 Bank 1 R1E ( Bank 1 R1F: EEPROM Bank 1 R20: EEPROM Bank 1 R21: EEPROM Bank 1 R22 ( Bank 1 R23: I2CCR1 (I2C...5 态 和 控 制 寄 存 器 号 版 本 号

7 版 本 号 目 录 从 器 状 地 件 态 址 地 和 址 控 制 寄 存 器 未 使 用 数 数 据 据 缓 缓 存 存 寄 寄 存 存 器 器 Bank 1 R24: I2CCR2 (I2C Bank 1 R25: I2CSA (I2C Bank 1 R26: I2CDA (I2C... 未 定 使 时 用 器 使 能 使 能 控 制 寄 存 器 Bank 1 R27: I2CDB (I2C Bank 1 R2: I2CA (I2C Bank 1 R29 (...9 控 制 寄 存 器 Bank 1 R2A: PWMER (PWM Bank 1 R2B: TIMEN ( /PWM Bank 1 R2C~R2E: (...90 定 时 器 控 制 寄 存 器 Bank 1 R2F: PWMACR (PWM A Bank1 R30: PWMBCR (PWM B Bank1 R31: (...90 定 时 器 周 期 Bank1 R32: TACR ( Bank 1 R33: TBCR ( B Bank 1 R34: (...91 未 使 用 定 时 器 占 空 比 寄 存 器 Bank 1 R35: TAPRDH ( A Bank 1 R36: TBPRDH ( B Bank 1 R37: (...91 未 使 用 占 空 比 周 缓 期 存 缓 低 存 位 低 寄 位 存 寄 器 存 器 Bank 1 R3: TADTH ( A Bank 1 R39: TBDTH ( B Bank 1 R3A: ( /...92 端 口 Bank 1 R3B: PRDxL (PWM A/B/C Bank 1 R3C: DTxL (PWM1/ Bank1 R3D~R4F ( 通 的 端 口 的 端 口 Bank 0 R50~R7F, Bank0~1 R0~RFF TCC/WDT and Prescaler I/O 发 用 异 步 器 EM7F644N/642/641/544/542/541N 接 送 收 模 式 I/O EM7F64/54N I/O UART ( 功 能 波 特 率 发 生 器 UART 综 述 时...96 特 序 性 UART SPI...9 号 功 综 信 能 号 描 特 引 述 性 脚 描 述 & SPI SPI & vii 收 发 / 器 控 A

8 和 目 录 viii 版 功 能 模 式 时 序 位 从 地 址 SPI I2C 并 发 送 器 一 个 位 从 地 址 到 从 接 收 器 且 接 器 在 收 件 以 同 器 发 一 从 送 从 数 位 器 发 据 地 件 送 到 址 发 器 两 寻 送 读 个 址 和 取 或 一 接 多 个 收 于 器 数 两 件 据 个, 位 从 从 器 地 件 址 : 一 对 主 综 发 送 的 从 模 式...10 递 述 增 定 脉 冲 宽 度 调 制 I2C 周 时 期 计 数 器... 或 或 I2C PWM ( 外 占 空 比 或 内 (TMRX: TMRAH/L TMRBH/L 比 PWM (PRDX : PRDA PRDB 中 部 参 考 信 号 PWM (DTX: DTA DTB 从 较 器 输 出 6.10 Comparator 和 断 休 唤 眠 醒 模 式 唤 醒 复 位 和 唤 醒 中 断 寄 存 器 复 位 和 唤 状 醒 态 RESET... 的 中 断 EM7F644/642/641/544/542/541N EM7F64/54N STATUS 电 平 控 制 低 的 中 电 断 压 检 测 RST,T, P EM7F644/642/641/544/542/541N 数 中 断 EM7F64/54N 振 据 EM7F64/54N 荡 器 功 能 设 置 LVD ( LVD 荡 模 式 LVD LVD EEPROM 上 电 探 讨 部 荡 模 式 RC RC 振 外 内 振 Crystal Oscillator/Ceramic Resonators (XTAL 号 版 本 号

9 7 时 最 版 本 号 目 录 外 残 代 部 留 码 电 选 上 压 项 电 复 位 电 路 保 寄 护 存 器 代 码 选 项 代 码 选 项 (Word 用 户 寄 存 器 EM7F644/642/641/544/542/541N Word EM7F64/54 Word 代 码 选 项 代 码 选 项 (Word EM7F644/642/641/544/542/541N Word EM7F64/54N Word 时 序 图 指 令 集 指 令 集 表 ID (Word EM7F644/642/641/544/542/541N Word EM7F64/54N Word 最 大 复 位 测 时 试 序 输 出 波 形 电 绝 气 对 特 值 性 7.1 AC (CLK1:0 = "01" EM7F64/54N EM7F64/54N 只 适 用 于 EEPROM ( EM7F64N EM7F644/544N EEPROM ( EM7F644N EM7F642/542N 编 程 闪 存 电 气 特 性 EEPROM 电 气 特 性 数 比 据 较 器 电 气 特 性 电 气 特 性 只 适 用 于 EM7F641/541N EEPROM ( EM7F641N 号 EM7F64/54N EM7F644/642/641/544/542/541N ix 9 DC 电 10 AC 电 入 输 /

10 目 录 封 A. B C 封 装 类 信 型 息 合 绿 色 产 符 型 息 品 附 录 A B.1 EM7F64/54N B QFP B DIP...17 B Skinny DIP B DIP...10 封 装 B SOP...11 B.2 EM7F644/544N...12 B Skinny DIP...12 B SOP...13 B Skinny DIP...14 B SOP...15 B.3 EM7F642/542N...16 B DIP...16 B SOP...17 B SSOP...1 B DIP...19 品 质 保 引 脚 封 封 装 装 B SOP B.4 EM7F641/541N 地 证 址 和 缺 可 陷 靠 检 性 测 B DIP B SOP B MSOP C x 版 版 本 号 号

11 版 本 号 1.0 首 发 行 本 修 订 本 描 述 修 订 本 规 格 历 史 工 作 频 率 变 化 和 工 作 电 压 的 关 系 的 相 关 内 容 控 制 位 的 描 述 2010/05/05 1. 修 章 节 和 预 分 频 描 述 在 改 直 了 流 图 电 器 功 特 能 的 的 最 和 大 节 可 中 支 添 持 加 的 了 结 波 构 特 的 框 率 引 图 的 脚 说 号 明 2. TS 3. TCC/WDT TCC WDT 5. SPI EM7F641/541N 2. LVR 节 中 2 性 章 日 期 2012/07/ /02/05 目 录 版 本 号 号 xi

12 目 录 xii 版 版 本 号 号

13 (Flash, 年 位 位 :1,000,000 位 (TCC, 艺 设 计 开 发 的 只, 有 高 抗 程 噪 序 性 被 能 读 的 取 系 位 列 拥 微 有 控 制 器 或 十 二 个 EM7F64xN 256 Flash 列 是 采 用 低 功 耗 高 工 具 代 控 制 器 内 部 有 位 闪 速 存 储 器 外 系 统 可 编 它 还 提 供 三 个 保 护 位 避 免 隆 码 有, 烧 选 增 录 项 强 器 以 容 满 易 足 的 用 烧 户 写 设 的 自 备 需 己 用 特 要 的 开 性 开 发 发 和 代 编 码 程 工 具 提 供 了 容 能 易 够 而 为 有 用 效 户 的 提 程 供 序 开 更 发 新 和 优 校 势 验 程 用 序 户 的 可 便 以 利 使, 用 另 义 CMOS 1/2/4K 配 置 节 位 节 位 节 位 节 位 工 工 作 频 率 范 围 基 于 个 时 钟 堆 级 级 级 级 晶 作 振 频 模 率 式 式 ( 2 寿 编 命 据 电 保 流 持 低 典 长 型 值 次 擦 写 中 内 可 用 中 断 端 口 端 眠 口 结 模 构 式 下 耗 电 流 典 型 值 外 断 两 外 设 特 点 漏 上 功 能 通 道 下 高 极 漏 开 分 辨 率 分 辨 率 捕 捉 捕 捉 一 捕 捉 定 窗 口 计 窗 数 口 定 工 作 电 部 醒 压 中 端 工 作 电 压 范 断 围 唤 比 较 计 器 数 定 计 数 器 计 数 定 时 器 计 时 数 器 定 计 时 数 器 源, 部 实 触 中 时 偏 发 断 差 时 边 输 电 沿 入 压 引 计 脚 溢 数 出 器 偏 产 差 生 电 中 压 可 偏 编 差 程 电 选 压 择 其 信 偏 号 差 电 压 商 版 本 工 品 号 规 特 性 代 码 选 项 选 择 每 个 指 令 时 钟 周 编 休 模 式 电 程 电 自 压 由 检 特 运 测 性 行 看 门 狗 定 时 器 更 新 后 规 格 书 不 保 证 同 步 更 系 位 和 1 综 述 此 位 的 程 的 EM7F64xN/54xN 13 Kx15 12 EEPROM, 配 Flash-ROM EM7F64xN/54xN Flash-ROM 2 特 性 栈 只 是 字 只 是 字 只 是 字 只 是 字 CPU EM7F64N EM7F644N EM7F642N EM7F641N CPU EM7F54N EM7F544N EM7F542N EM7F541N ROM K x 15 4K x 13 2K x 13 1K x 13 可 SRAM 304 x 144 x 0 x 4 x EEPROM 数 ( 64N ( 644N ( 642N ( 641N 程 LVR 耗 4.2, 3.7, 2.7V 4.0, 3.5, 2.7V 4.0, 3.5, 2.7V 4.0, 3.5, 2.7V 休 于 2.3 / 3.3 / 4.0 LVD x x x / 4.5 V 端 于 为 为 EEPROM ma@5v/4mhz 20 µa@3v/32khz 1.5 µa I/O I/O 灌 拉 EM7F64N EM7F644N EM7F642N EM7F641N EM7F54N EM7F544N EM7F542N EM7F541N 漏 P5, P6, P7, P5, P6, P5, P6, P5, P6, I/O 唤 P, P9 P7, P P7, P P 外 口 40 醒 x x x 40 x x x : P6 : P60 EM7F64N EM7F644N EM7F642N EM7F641N 产 号 EM7F54NEM7F544NEM7F542N EM7F541N 新 2.4 ~ 5.5 V 2.2 ~ 5.5 V 2.2 ~ 5.5 V 2.2 ~ 5.5 V 0 C~70 C 2.6 ~ 5.5 V 2.4 ~ 5.5 V 2.4 ~ 5.5 V 2.4 ~ 5.5 V -40 C~5 C ( 率 钟 模 EM7F64N EM7F644N EM7F642N EM7F641N EM7F54NEM7F544NEM7F542NEM7F541N DC ~ 4 MHz DC ~ 4 MHz DC~ 4 MHz DC ~ 4 MHz 2.4 ~ 5.5V 2.3 ~ 5.5V 2.2 ~ 5.5V 2.2 ~ 5.5V DC ~ MHz DC ~ MHz DC ~ MHz DC ~ MHz ERC 部 3 ~ 5.5V 3 ~ 5.5V 3 ~ 5.5V 3 ~ 5.5V IRC DC ~ 20 MHz DC ~ 16 MHz DC ~ 16 MHz DC ~ 16 MHz 5 ~ 5.5V 4.5 ~ 5.5V 4.5 ~ 5.5V 4.5 ~ 5.5V EM7F64N EM7F644N EM7F642N EM7F641N EM7F54NEM7F544NEM7F542NEM7F541N EM7F64N EM7F644N EM7F642N EM7F641N EM7F54NEM7F544NEM7F542N EM7F541N x x PWM 器 器 - 个 时 器 定 / x (TC1 16- / x (TC2 外 - 由 位 钟 有 断 / PWM (TC3 PWM / PDO / PDO PWM / PDO PWM / PDO 10mv 10mv 5mv 5mv 1 可 掉 电 眠 - / 上 高 抗 t 2/4//16 ( EFT (2.0V ~ 2.1V 1

14 功 能 通 信 外 围 设 备 三 两 线 地 位 同 异 址 数 步 位 据 通 信 EM7F64N EM7F644N EM7F642N EM7F641N EM7F54N EM7F544N EM7F542NEM7F541N SPI x x 内 UART x x 率 部 内 频 部 偏 温 移 度 率 电 压 偏 移 率 制 程 总 计 7 / 10 I2C & x x x RC l RC (-40 C~5 C (2.2V~5.5V EM7F64N/54N 44- QFP 10x10 mm: EM7Fx4NQ44J/S 40- DIP 600 mil: EM7Fx4ND40J/S 2- SKDIP 300 mil: EM7Fx4NK2J/S 2- SOP 300 mil: EM7Fx4NSO2J/S EM7F644N/544N 2- 不 适 用 于 和 封 装 类 型 SKDIP 300 mil: EM7Fx44NK2J/S 2- SOP 300 mil: EM7Fx44NSO2J/S 24- SKDIP 300 mil: EM7Fx44NK24J/S 24- SOP 300 mil: EM7Fx44NSO24J/S EM7F642N/542N 20- 封 装 类 型 DIP 300 mil: EM7Fx42ND20J/S 20- SOP 300 mil: EM7Fx42NSO20J/S 4 MHz ±3% ±5% ±2.5% ±10.5% 20- SSOP 209 mil: EM7Fx42NSS20J/S 16 MHz ±3% ±5% ±2.5% ±10.5% 1- DIP 300 mil: EM7Fx42ND1J/S MHz ±3% ±5% ±2.5% ±10.5% 绿 色 1- 产 引 品 脚 不 SOP 含 有 害 300 物 质 注 意 mil: EM7Fx42NSO20J/S *455kHz ±3% ±5% ±2.5% ±10.5% * EM7F541N EM7F641N EM7F641N/541N 16- DIP 300 mil: EM7Fx41NAD16J/S 16- SOP 150 mil: EM7Fx41NASO16J/S 10- MSOP 11 mil: EM7Fx41NMS10J/S 型 号 程 序 存 定 时 器. 储 器 数 据 存 储 器 位 位 封 类 装 型 2.1 特 性 选 择 向 导 址 位 地 VDD I/O - IC 16- PWM UART SPI I2C 位 通 道 位 两 线 同 信 步 通 三 线 异 步 通 位 数 据 7 / QFP Kx15 位 位 信 304x 2 x10 EM7Fx4N 2.4~5.5V & 40 DIP 2 SKDIP/SOP 4Kx13 144x 2 x10 2 SKDIP/SOP EM7Fx44N 2.2~5.5V x 24 SKDIP/SOP 2Kx13 20 DIP/SOP EM7Fx42N 2.2~5.5V 0x x x x x 1 DIP/SOP 1Kx13 16 DIP/SOP EM7Fx41N 2.2~5.5V 4x x x x x 10 MSOP 信 三 两 线 同 异 步 通 2 版 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

15 3 引 脚 配 置 3.1 EM7F64N / 54N 引 脚 配 置 2 引 脚 引 SKDIP/SOP 40- 脚 DIP 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 图 引 脚 引 脚 配 置 44- QFP 3-1 EM7F64N / 54N 3

16 3.2 EM7F644N / 544N 引 脚 配 置 24- 引 脚 图 引 脚 配 置 引 SKDIP/SOP EM7F644N / 544N 3.3 EM7F642N / 542N 引 脚 配 置 脚 SKDIP/SOP 4 版 1- 引 脚 图 引 脚 配 置 引 DIP/SOP EM7F642N / 542N 脚 DIP/SOP/SSOP 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

17 3.4 EM7F641N / 541N 引 脚 配 置 P53/SCK/SCL 号 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 10- 引 脚 图 引 脚 配 置 引 脚 DIP/SOP 16- DIP/SOP/SSOP 3-4 EM7F641N / 541N 功 能 输 入 类 型 输 出 类 型 描 述 引 脚 描 述 双 上 向 拉 从, 模 高 端 式 灌 使 能 引 脚 输 口 高 出, 驱 可 动 通 模 过 式 软 件 编 程 设 置 为 下 拉, 漏 极 开 路, P50 ST CMOS / /SS ST SPI I/O P51 CMOS 串 行 数 据 输 出 开 漏 / TX ST CMOS UART TX SO CMOS SPI 双 SDA ST CMOS I2C 上 向 拉 串, 输 入 行 数 据 ( I/O P52 ST / RX ST CMOS 行 高 端 时 灌 口 钟 高, 驱 漏 可 动 极 通 模 开 过 式 路 软 件 编 程 设 置 为 下 拉, 漏 极 开 路, UART RX SI ST SPI 串 数 据 输 入 I/O P53 ST CMOS / SCK ST CMOS SPI 串 钟 输 入 / 输 出 端 ( 名 称 4 引 脚 描 述 4.1 EM7F64N / 54N 引 脚 描 述 P50//SS P51/SDA/TX/SO P52/RX/SI 串 SCL ST CMOS I2C 新 向 端 I/O 5

18 续 名 称 功 能 输 入 类 型 输 出 类 型 ( 6 版 P54/OSCI/RCOUT P55/OSCO/ERCin P56/TC2 P57/TC3/PDO P60//INT P54 ST 双 OSCI RCOUT XTAL CMOS CMOS 双 P55 ST CMOS OSCO XTAL ERCin AN P56 ST 双 TC2 ST P57 ST 双 TC3 PDO ST P60 ST 双 /INT ST CMOS CMOS CMOS CMOS P61~P67 P61~P67 ST CMOS 双 P70/CO1 P71/CIN1 P72/CIN1- 双 P70 ST CMOS CO1 CMOS P71 ST 双 CIN1 AN P72 ST 双 CIN1- AN CMOS CMOS P73 P73 ST CMOS 双 P74/TC1 P75/PWMA P76/PWMB 双 P74 ST CMOS TC1 CMOS 双 P75 ST CMOS PWMA CMOS 双 P76 ST CMOS PWMB CMOS 描 述 内 向 入 出 I/O 晶 的 开 外 / RC 体 谐 振 振 荡 器 时 钟 输 出 部 输 入 引 脚 / 定 RC 可 时 时 钟 入 外 编 部 程 中 分 断 压 引 器 脚 输 出 及 引 脚 状 态 改 变 唤 醒 输 出 比 正 较 负 输 入 端 定 时 时 钟 输 入 上 拉, 高 端 出 口 高, 驱 可 动 通 模 过 式 软 件 编 程 设 置 为 下 拉, 漏 极 开 路, 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 部 RC I/O I/O 器 2 I/O 3 I/O I/O I/O 1 I/O 1 I/O 器 1 I/O 向 I/O 1 输 I/O PWMA I/O PWMB / / / / / / / / / / 灌 / / / 出 ( 漏 号 新

19 续 名 称 ( 功 能 输 入 类 型 输 出 类 型 烧 比 双 P77 ST P77/TCC CMOS TCC ST P0/CO2 P0 ST CMOS CO2 CMOS (DATA (DATA ST CMOS P1/CIN2 P1 ST CIN2 AN CMOS (CLK (CLK ST P2/CIN2- P2 ST CMOS CIN2- AN 烧 双 P3 ST P3/RESET CMOS /RESET ST (/RESET (/RESET ST CMOS 图 P4~P7 例 标 识 施 电 源 电 P4~P7 ST CMOS 晶 密 体 特 谐 触 振 发 振 输 荡 入 器 的 输 入 引 脚 P90~P97 P90~P97 ST CMOS VDD VDD VSS VSS : ST: XTAL: / 地 描 述 实 比 时 时 钟 计 数 器 时 钟 输 入 / 数 据 输 出 / I/O / 烧 2 正 比 录 的 时 钟 引 脚 I/O / 2 内 较 器 的 负 输 入 端 I/O / 部 录 上 的 拉 复 复 位 位 引 引 脚 脚 2 I/O 上 向 拉 / 源, 高 端 灌 口 高, 驱 可 动 通 模 过 式 软 件 编 程 设 置 为 下 拉, 漏 极 开 路, I/O / I/O / 向 端 I/O 模 拟 引 脚 输 出 AN: CMOS: CMOS 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 7

20 名 称 功 能 输 入 类 型 输 出 类 型 版 P50//SS P51/TX/SO 4.2 EM7F644N / 544N 引 脚 描 述 P50 ST 可 /SS ST CMOS P51 CMOS 可 描 述 模 式 使 能 引 向 脚 出 出 I/O 编 程 下 数 拉 据 的 入 双 入 口 晶 行 时 钟 输 输 出 端 内 外 体 部 谐 振 的 振 时 荡 钟 器 输 的 入 时 钟 漏 输 极 入 开 引 脚 / RC 输 入 引 脚 定 可 时 编 程 分 压 时 器 钟 输 出 入 路 外 部 中 断 引 脚 上 拉, 状 态 改 变 唤 醒 下 拉, 漏 极 开 拉 烧, 录 的 引 时 数 脚 端 钟 据 状 口 引 态, 脚 改 可 变 通 唤 过 醒 软 件 编 程 设 置 为 漏 极 开 路, 上 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 SPI 从 输 TX ST CMOS UART TX 可 输 SO CMOS SPI P52 ST 串 P52/RX/SI RX ST CMOS UART RX SI ST SPI P53 ST CMOS P53/SCK SCK ST CMOS SPI 晶 P54 ST I/O CMOS 外 P54/OSCI/RCOUT OSCI XTAL 体 部 RCOUT CMOS RC P55 ST CMOS I/O P55/OSCO/ERCin OSCO CMOS XTAL / ERCin AN CMOS RC P56 ST 器 I/O P56/TC2 CMOS TC2 ST 2 P57 ST I/O CMOS P57/TC3/PDO TC3 3 ST PDO CMOS I/O P60 ST P60//INT CMOS /INT ST I/O P61~P63 P61~P63 ST CMOS 双 I/O P64~P65 P64~P65 ST CMOS 烧 向 I/O P66 P66 ST CMOS (CLK (CLK ST I/O P67 P67 ST CMOS (DATA (DATA ST CMOS I/O 入 向 I/O 入 I/O / ( 路 号 新

21 续 名 称 ( 功 能 输 入 类 型 输 出 类 型 P72 ~ P73 P72~P73 ST CMOS 双 P74/TC1 P75/PWMA P76/PWMB P77/TCC P0/CO2 P1/CIN2 双 P74 ST CMOS TC1 CMOS 双 P75 ST CMOS PWMA CMOS 双 P76 ST CMOS PWMB CMOS P77 ST 双 TCC ST CMOS 双 P0 ST CMOS CO2 CMOS P1 ST 双 CIN2 AN 双 内 P2 ST P2/CIN2- 图 例 标 识 电 CIN2- AN /RESET 晶 密 体 特 谐 触 /RESET 振 发 振 输 荡 入 器 的 输 入 ST 引 脚 (/RESET (/RESET ST VDD VDD VSS VSS XTAL: / 识 施 : ST: CMOS CMOS CMOS 描 述 定 时 器 时 钟 输 入 I/O 1 实 时 输 出 I/O PWMA 时 钟 计 数 器 时 钟 输 入 I/O PWMB, 可 通 过 软 件 编 程 设 置 为 下 拉, 上 拉 I/O / 比 向 端 正 口 I/O I/O 烧 较 部 录 器 负 输 入 端 I/O 源 上 的 拉 复 复 位 位 引 引 脚 脚 2 I/O 2 源 - 电 地 向 端 I/O 模 拟 引 脚 输 出 AN: CMOS: CMOS 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 9

22 名 称 功 能 输 入 类 型 输 出 类 型 10 版 4.3 EM7F642N / 542N 引 脚 描, 可 通 过 软 件 描 编 述 程 设 置 为 下 拉 述 入 晶 内 漏 极 开 路 P54 ST I/O CMOS 外 OSCI XTAL 体 谐 振 振 荡 器 的 时 钟 输 出 引 脚 RC RCOUT CMOS 定 部 输 入 引 脚 RC ( P55 CMOS I/O ST 可 OSCO XTAL 双 / 时 器 时 钟 入 ERCin AN CMOS RC 外 编 程 分 压 器 输 出 P57 ST I/O TC3 CMOS 路 部 中 断 引 脚 3 ST PDO 上 拉, 状 态 改 变 唤 醒 下 拉, 漏 极 开 I/O P60 ST CMOS /INT ST 烧 I/O 拉, 引 时 脚 钟 状 态 改 变 唤 醒 I/O 录 的 数 据 引 脚 漏 极 开 路, 上 I/O CMOS 定 I/O 实 时 钟 输 入, 可 通 过 软 件 编 程 设 置 为 下 拉, 上 拉 P74 CMOS I/O ST 时 时 钟 计 数 器 时 钟 输 入 TC1 CMOS 1 P77 ST 输 出 I/O CMOS TCC ST 双 / P0 CMOS 比 向 较 器 端 正 I/O 负 口 输 入 端 ST CO2 CMOS 2 P1 ST I/O CMOS CIN2 AN 2 P2 ST I/O CMOS CIN2- AN 2 P50 P50 ST CMOS 双 P54/OSCI/RCOUT P55/OSCO/ERCin P57/TC3/PDO P60//INT P61~P63 P61~P63 ST CMOS 双 P64~P65 P64~P65 ST CMOS 双 P66 P66 ST 双 (CLK (CLK ST P67 P67 ST CMOS 双 (DATA (DATA ST CMOS 烧 P74/TC1 P77/TCC P0/CO2 P1/CIN2 P2/CIN2- 向 端 I/O 晶 体 谐 / 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

23 续 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 ( 名 称 功 能 输 入 类 型 输 出 类 型 图 例 标 识 密 特 电 谐 触 振 发 振 输 荡 入 器 的 入 引 脚 地 名 称 功 能 输 入 类 型 输 出 类 型 双 比 P0/CO2 ST CO2 号 P1 新 ST P1/CIN2 CIN2 AN (DATA (DATA ST 双 烧 识 施 P3 ST P3/RESET CMOS 晶 体 电 源 /RESET ST (/RESET (/RESET ST CMOS VDD VDD - VSS VSS - : ST: XTAL: / 描 述 内 部 录 上 拉 复 口 源 的 复 位 位 引 引 脚 脚 向 端 I/O 4.4 EM7F641N / 541N 引 脚 描 述 P50 P50 ST CMOS 双 P54/OSCI/RCOUT P55/OSCO/ERCin P57/TC3/PDO P60//INT P54 ST 双 OSCI RCOUT XTAL CMOS CMOS 双 P55 ST CMOS OSCO XTAL ERCin AN CMOS 外 P57 ST 双 TC3 PDO ST P60 ST 双 /INT ST CMOS CMOS CMOS P61~P63 P61~P63 ST CMOS 双 P64~P65 P64~P65 ST CMOS 双 P0 CMOS 双 CMOS CMOS 模 拟 引 脚 输 出 描 述 AN: CMOS: CMOS, 可 通 过 软 件 编 程 设 置 为 下 拉 外 内 入 晶 体 谐 振 振 荡 器 的 时 钟 输 出 引 漏 脚 极 开 路 I/O RC 定 部 输 入 引 脚 RC ( 可 I/O / 时 器 时 钟 入 RC 外 编 程 分 压 器 输 出 I/O 路 部 中 断 引 脚 3 拉 上 拉, 引 脚 状 态 改 变 唤 醒 下 拉, 漏 极 开 I/O 比, 引 脚 状 态 输, 改 出 可 变 通 唤 过 醒 软 件 编 程 设 置 为 漏 极 开 路, 上 I/O I/O 烧 向 较 录 器 的 数 端 据 的 口 引 正 脚 输 入 端 I/O 2 I/O 2 向 端 I/O 晶 体 谐 / 11

24 名 称 功 能 输 入 类 型 输 出 类 型 ( 续 双 P2 ST P2/CIN2- CMOS 烧 CIN2- AN (CLK (CLK ST CMOS 图 例 P3 ST P3/RESET 标 识 施 电 源 电 CMOS 晶 密 体 特 谐 触 /RESET 振 发 振 输 荡 入 器 的 输 入 ST 引 脚 (/RESET (/RESET ST CMOS VDD VDD - VSS VSS - : ST: XTAL: / 5 结 构 框 图 比 向 较 的 内 部 时 端 钟 口 录 上 的 拉 复 位 引 I/O 源 复 位 引 脚 向 器 负 输 入 端 脚 2 I/O 模 拟 引 脚 输 出 AN: CMOS: CMOS 地 描 述 12 版 图 功 5-1 能 结 构 图 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

25 由,R2 的 6 功 能 描 述 6.1 为 存 不 取 是 仅 数 一 据 个 适 指 在 用 针 物 EM7F644/642/641/544/542/541N 的 理 指 寄 令 存 实 器 际 空 存 间 取 存 的 在 是 的 寄 存 选 器 择 寄 它 存 被 器 用 于 间 所 接 指 寻 向 址 的 指 系 数 针 列 据, 任 何 使 用 作 的 操 作 寄 存 器 计 R0 ( 间 接 寻 址 寄 器 存 R0 R0 如 数 器 位 选 择 由 引 指 令 时 钟 周 期 进 行 其 他 寄 RAM (R4 分 器 果 频 一 计 样 数 可 器 位 读 才 写 会 被 通 清 过 重 置 位, 则 预 分 频 比 给 来 定 义 只 有 存 器 被 写 入 值 时, 预 R1 ( 定 时 计 数 器 R1 TE (CONT-4 TCC 取. PSTE (CONT-3. 产 决 PSTE 生 于 (CONT-3 TCC. 字 器 长 件 位 类 片 型 内 和 硬 件 堆 地 栈 址 用 于 寻 宽 址 相 其 关 结 程 构 序 绘 指 于 令 图 代 码 一 个 程 序 页 为 R2 ( 程 序 计 数 器 和 堆 6-1. 个 在 复 位 条 可 件 直 下 接 所 加 有 载 位 程 都 序 置 计 为 数 器 的 因 此 指 令 允 转 到 一 4K 13 Flash ROM 1024 口 程 序 页 的 任 首 先 位 址, 当 前 值 被 推 入 堆 栈 因 此, 子 程 序 入 R2 "0". "JMP" 到 地 址 可 位 于 直 一 接 个 程 序 程 页 序 的 计 任 数 一 器 位 的 址 位, 因 此 指 令 允 转,"JMP" "CALL" 入 口 地 址 可 指 空 位 令 间 于 首 内 先 的 加 任 载 一 位 址 PC 空 间 PC. 指 内 令 的 将 任 栈 一 顶 位 值 址 加, 载 然 到 后 当 前 入 堆 栈, 因 此, 子 程 序 "LJMP" (A0~A11,"LJMP" 4K (2 12. "LCALL" PC (A0 ~A11 4K (2 12 "RET" ("RETL k", "RETI" PC 低 位 10 为 位 12 脚 或, 低 位 10 加 后 1 当 寄 TCC 将 推 PC1 加 计 1 数 和. 许 跳 PC 许 跳 PC 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 13

26 和,PC 持 不 变 可 从 将 一 个 寄 相 对 地 址 与 当 "ADD R2, A" "MOV R2, A" "A" 除 除 前 相 加 第 九 及 以 上 各 位 逐 次 递 增 样 存 器 写 加 入 载 值 一 的 个 指 地 令 址 到 例 的 位 的 第 九 及 以 上 各, 位 其 保 PC PC 期 它 之 任 了 外 何 那 指 些, 令 会 的 改 执 行 都 会 的 高 保 持 不 和 其 它 所 有 指 令 都 需 是 要 单 两 周 个 期 指 指 令 周 期 容 的 指 令 需 要 一 个 或 多 个 指 令 周 ( 低 的 变,PC. 像 变 这 使 向 位 如 外 令 内 ADD R2,A R2. "MOV R2, A", "BC R2, 6" PC (A~A9 R2 LCALL, LJMP, TBRD (fclk/2, fclk/4, fclk/, fclk/16 LCALL, LJMP TBRD 图 程 6-1 序 计 数 器 结 构 14 版 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

27 数 数 据 存 储 配 置 图 数 6-1b 据 存 储 器 配 置 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 15

28 位 16 版 R3 ( 状 态 寄 存 器 执 溢 未 出 使 用, 始 终 固 定 为 Bits 7~5: 上 行 电 与 指 或 上 电 时 出 时 复 位 0 Bit 4 (T: 零 掉 时 电 或 位 执 令 置 "SLEP" "WDTC" Bit 3 (P: 1, 执 令 复 位 为 进 辅 标 位 助 志 标 进 位 志, 位 标 如 注 果 位 逻 辑 或 算 术 运 算 的 结 果 为 零 时 置 0 Bit 2 (Z: 1 Bit 1 (DC: Bit 0 (C: 用 于 选 择 未 使 终 固 注 定 意 为 R4 (RAM 选 择 寄 存 器 Bits 7 ~ 6: Bank 0 ~ Bank 3 数 对 据 于 存 这 储 些 器 位 配 用 置 于 在 间 接 寻 址 未 模 使 式 用 下 始 选 终 择 固 寄 定 存 为 址 F642/542N, Bit 7 0. F641/541N, Bit 7 ~ Bit Bits 5 ~ 0: : 6-1b. 数 Bank 0 R5 (Port 5 注 据 意 寄 存 器 Bits 可 通 过 对 于 7 ~ 0 (P57 寄 存 ~ 器 P50: 定 义 每 - 一 个 Port 位 为 5 输 I/O 入 未 或 使 用 输 出 始 终 固 定 为 F642/542N, Bit 6, Bit 3 ~ Bit F641/541N, Bit 6, Bit 3 ~ Bit IOC5. 为 T P Z DC C 0 行 指 "WDTC" 用 始. 置 溢 1,WDT 行 指 "SLEP" 器 地 ( 00~3F, 详 细 请 参 考 上 图 P57 P56 P55 P54 P53 P52 P51 P50 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

29 位 位 位 位 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 溢 下 新 Bank 0 R9 Bank 0 R9 据 注 意 寄 存 未 器 使 终 固 定 为 Bit 6 0. P67 P66 P65 P64 P63 P62 P61 P60 Port 数 Bank 0 R6 (Port 6 可 通 过 寄 存 器 对 定 于 义 每 一 个 位 为 输 入 和 或 输 出 Bits 7 ~ 0 (P67 ~ P60: 6 I/O F641/541N, Bit 7 IOC Bank 0 R7 (Port 未 使 7 终 固 数 定 注 据 为 意 寄 存 器 Bits 7 ~ 2 (P77 ~ P72: 6- Port 7 I/O 可 通 过 对 于 寄 存 器 定 义 每 一 和 个 位 未 为 使 输 入 或 输 终 出 固 未 定 使 为 终 固 定 Bits 1 ~ 0: 0. F642/542N, Bit 6 Bit 5, Bit 3 ~ Bit 0 F641/541N, Bit 7 ~ Bit 0 0. IOC7 数 据 寄 存. 器 Bank 0 R (Port 可 通 过 寄 存 器 定 义 对 每 于 一 个 位 为 输 入 或 注 输 未 意 使 出 终 固 定 为 Bits 3 ~ 0 (P3 ~ P0: 4- Port I/O F644/544N, Bit 3 0. IOC 程 序 代 Bank 0 R9 (TBLP: TBRD 查 表 指 令 寄 存 器 出 码 地 址 的 低 溢 将 进 从 位 到 借 位 注 意 Bits 7 ~ 0:. Bank 3 R6. Bank 3 R6. 用 始. 为 P77 P76 P75 P74 P73 P72 0. 用 始. P3 P2 P1 P0 RBit7 RBit6 RBit5 RBit4 RBit3 RBit2 RBit1 RBit0 用 始. 用 始. 用 始. 17

30 (WR (RD 比 较 器 唤 醒 使 能 位 Bank 0 RA ( 控 制 寄 存 器 当 比 禁 使 较 止 能 器 比 较 器 唤 醒 Bit 7 (CMP2WE: 2 输 入 位 输 状 必 态 须 改 设 变 置 唤 为 醒 使 能 位 0 : 2 1 : 2 2 CMP2WE 未 禁 止 Bit 6 (ICWE: Port 引 用 能 6 脚, 外 始 部 终 中 固 输 断 定 入 为 状 态 功 改 变 使 唤 能 醒 位 0 : Port 6 1 : Port 6 工 禁 使 作 止 能 于 Bit 5: 0 从 模 引 式 脚 时 外 唤 部 醒 中 禁 断 止 唤 位 醒 Bit 4 (EXWE: /INT 0 : /INT 1 : /INT Bit 3 (SPIWE: 工 作 在 从 模 式 时 使 能 唤 醒 SPI 对 于 注 意 0 : SPI SPI 1 未 : 使 SPI 用, 未 始 使 终 用 固, 始 定 终 为 固 定 为 SPI F642/542N, Bit 3 0. F641/541N, Bit 3 0. Bits 2 ~ 0: 读 控 0. 不 制 执 位 行 读 操 作 Bank 0 RB (EEPROM 控 制 寄 存 器 写 清 读 零 取 内 容 可 Bit 7 (RD: 0 : EEPROM 初 控 始 制 化 位 一 个 写 周 期 结 束 可 1 : EEPROM Bit 6 (WR: 0 : EEPROM 1 : 1 版 CMP2WE ICWE 出 状 EXWE 态 改 变 用 于 SPIWE 进 入 中 断 向 量 或 休 眠 模 式 唤 醒, 使 从 IC 由 软 件 置 位 当 读 指 令 完 成 被 硬 件 由 软 件 置 位 当 写 周 期 品 结 更 束 版 新 本 后 号 规 格 书 不 被 保 硬 证 件 同 清 步 零 更 将 RD WR EEWE EEDF EEPC 写 产 号 将,RD 新,WR (

31 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 保 系 新 EM7F54/544/542/541N (Bank 0 RB~RD 操 作 写 使 值 能 位 束 测 标 写 志 周 期 成 电 控 制 位 禁 使 止 向 写 Bit 5 (EEWE: 能 EEPROM 0 : 写 周 期 结 未 检 EEPROM 完 1 : EEPROM 掉 Bit 4 (EEDF: EEPROM 0 : 未 1 使 关 : 用 闭, 始 终 固 运 定 行 为 Bit 3 (EEPC: EEPROM 0 : EEPROM 保 留 系 列 不 支 持 注 意 功 应 的 控 制 寄 存 器 1 : EEPROM Bits 2~0: 0. EM7F54/544/542/541N IC EEPROM (Bank 0 RB~RD. 字 节 地 址 Bank 0 RC (256 字 节 EEPROM 地 址 EE_A7 EE_A6 EE_A5 EE_A4 EE_A3 EE_A2 EE_A1 EE_A0 对 于 保 留 系 列 不 支 注 持 意 功 应 的 控 制 寄 存 器 Bits 7 ~ 0: 256 EEPROM 未 使 用, 始 终 固 定 为 EM7F54/544/542/541N IC EEPROM (Bank0 RB~RD. F642/542N, Bit 7 0 For F641/541N, Bit 7 0. 字 节 数 据 Bank 0 RD (256 字 节 EEPROM 数 据 留 列 不 支 持 注 意 功 应 的 控 制 寄 存 器 EE_D7 EE_D6 EE_D5 EE_D4 EE_D3 EE_D2 EE_D1 EE_D0 Bits 7 ~ 0: 256 EEPROM IC EEPROM. 能 所. 能 所. 能 所. 以 相, 以 相, 以 相, 19

32 未 使 用 Bank 0 RE ( 模 式 选 择 寄 存 器, 始 终 固 定 为 使 用 定 时 器 和 定 时 器 时 钟 源 选 择 - TIMERSC CPUS IDLE 振 荡 源 选 择 Bit 7: 0 Bit 6 (TIMERSC: TCC, TC1, TC2, TC3, A, B 0 : Fs Fc 1 当 副 器, 它 是 内 部 的 时 基 : Fm Fc Bit 5 (CPUS: 空 闲 主 CPU 模 振 式 荡 使 能 振 位 荡 器 选 择 副 振 荡 器, 并 且 主 振 荡 器 停 振. 0 : Fs: 此 位 将 WDT 休 决 眠 定 执 RC 行 指 令 后 将 进 入 哪 个 工 作 模 式 1 : Fm: CPUS=0, CPU 工 作 模 式 指 令 空 闲 模 式 Bit 4 (IDLE: SLEP 0 : IDLE=0 SLEP 1 : IDLE=1 SLEP CPU 20 版 图 工 作 模 式 方 框 图 6-2 CPU 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

33 个 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 态 振 荡 稳 定 时 间 常 切 换 模 到 式 正 数 常 的 模 次 式 数 低 速 / (S 1 (CLK CLK 0.5 ms ~ 2 ms 正 常 模 振 式 荡 器 振 荡 源 式 状 态 晶 振 CPU ( 正 常 模 式 ; 254 CLK 1M ~ 16 MHz / < 100 µs 32 CLK 正 常 模 式 / 低 < 5 µs ERC ; 3.5 MHz 休 速 眠 模 空 式 闲 模 式 正 常 模 正 式 常 32 CLK / < 100 µs / 低 振 模 式 < 2 µs IRC ; 荡 器 稳 振 定 荡 时 稳 间 定 取 之 决 后 于 振 荡 将 器 在 特 普 性 通 低 速 模 式 数 32 CLK 455K, 4M, M, 16 MHz / < 100 µs 1 2,CPU / 254/32 CLK, 然 后 继 续 工 作 在 普 通 例 速 模 式 正 常 未 使 用, 时 始 从 终 休 固 眠 定 模 为 式 唤 醒 到 低 速 模 式, 总 的 唤 醒 时 间 是 / 1 : 4 MHz IRC 2 µs 32 4 MHz. 2 : 4 MHz IRC 100 µs 32 16kHz 注 Bits 意 3 ~ 0: 示 有 中 Bank 未 断 0 使 请 RF 用,( 中 始 断 终 状 固 示 定 没 态 为 有 中 断 产 生 寄 存 器 SPIIF PWMBIF PWMAIF EXIF ICIF TCIF 模 式 中 断 标 志 此 由 软 件 清 零. 脉 宽 调 制 中 断 标 志 当 与 设 定 周 期 值 发 生 匹 配 置 位, 由 软 件 Bits 7 ~ 6: 0. Bit 5 (SPIIF: SPI. Bit 4 (PWMBIF: 复 位 PWMB (.. Bit 3 (PWMAIF: PWMA (. 号 对 于 注 意 新 未 使 用, 始 终 固 定 为 F642/542N, Bit 5 ~ Bit 3 0. F641/541N, Bit 5 ~ Bit 意 表 : 1 眠 空 / 求 表, 0 式 正 制 中 模 式 数 的 次 数 低 速

34 外 部 中 溢 输 断 出 入 标 中 状 志 断 态 标 改 志 变 中 Bit 2 (EXIF:. Bit 1 (ICIF: Port 6 Bit 0 (TCIF: TCC. 22 版 断 溢 当 出 时 置 输 位 入, 状 由 态 软 改 件 变 复 时 位 置 位, 由 软 件 复 位 读 可 由 是 指 中 令 断 和 清 屏 零 蔽, 寄 但 存 逻 不 器 辑 能 与 由 的 指 结 令 果 置 注 意. Port 6. TCC. 这 些 都 通 用 寄 存 器 RF 1 IOCF r. RF RF IOCF R10 ~ R3F. 注 意 Bank 1 R5 TC1CR ( 定 时 器 1 控 制 TC1CAP TC1S TC1CK1 TC1CK0 TC1M TC1ES - - 禁 对 于 此 寄 存 器 保 留 使 软 件 捕 捉 控 制 位 F641/541N,. 停 能 软 件 捕 捉 控 制 Bit 7 (TC1CAP: 启 止 动 定 并 时 且 器 计 数 器 清 零 启 动 控 制 位 0 : 1 : Bit 6 (TC1S: / 1 0 : 正 时 常 钟 模 源 式 分 辨 率 最 大 时 间 分 辨 率 最 大 时 间 1 : Bit 5~Bit 4 (TC1CK1~TC1CK0: 定 时 器 / 计 数 器 1 钟 源 选 择 位 TC1CK1 TC1CK0 (4 MHz (4 MHz (16kHz (16kHz Fc=4M Fc=4M Fc=16K Fc=16K 0 0 定 时 外 部 时 钟 Fc/ µs µs 256 ms ms 0 1 定 引 脚 Fc/ µs µs 64 ms 1634 ms 1 0 Fc/ µs 192 µs ms 204 ms 捕 时 捉 器 模 式 数 计 器 数 器 模 式 模 选 式 择 (TC1 产 号 新 Bit 3 (TC1M: 1 0: / 1 1: ( 是 位 器 计 / 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更

35 ,TC1,FFH 引 Bit 定 2 时 (TC1ES: 数 器 未 0 : TC1 1 : TC1 Bits 1 ~ 0: 1 器 计 / 信 号 边 沿 脚 信 号 由 低 高 到 高 低 跳 变 ( 上 下 升 降 沿 时 增 TC1 配 使 置 用, 始 终 固 定 为 生 定 时 计 数 器 配 置 方 框 图 计 定 时 模 式, 加 计 数 是 以 内 部 时 钟 触 发 的 当 加 计 数 器 值 寄 存 器 匹 配, 产 在 中 断 并 且 计 数 器 被 清 零 计 数 器 清 零 后 重 新 恢 复 通 过 设 为 加 / 1 选 数 器 的 当 前 值 加 载 寄 存 器, 捕 捉 寄 存 器 自 动 设 计 择 数 上 器 升 模 沿 式 或 生 下, 匹 为 外 降 配 部 沿, 时 触 产 钟 发 生 计 输, 中 数 入 但 断 器 引 是 并 不 且 当 能 计 前 同 数 值 时 器 引 加 应 被 载 用 清 信 两 零 号 种 触 边 计 发 沿 数 加 触 器 计 发 寄 清 数 存 零, 当 器 后 可 加, 重 通 计 捕 新 过 数 捉 恢 设 器 复 值 计 与 数 通 过 位 寄 可 存 在 用 器 捕 于 捉 自 动 解 模 式 码 远 程 控 制 输 信 入 号 引 脚 信 号 的 由 脉 内 宽 部 时 周 钟 期 触 以 发 及 自 占 由 空 运 比 行 可 在 此 模 式 进 引 行 脚 测 信 量 号, 的 它 上 们 升 果 ( 脚 引 下 降 沿, 计 数 器 值 加 载 此 时 计 数 器 被 清 除 并 且 产 生 引 间 信 号 的 下 降 ( 上 升 沿, 计 数 计 数 器 继 续 保 持 计 数, 版 本 品 号 更 新 后 规 格 书 不 捉 脚 的 下 一 个 上 升 沿, 计 数 器 值 加 载 计 数 器 清 零 并 再 一 次 如 停 在, 边 沿 被 检 测 到 前 发 生 加 载 并 且 产 生 中 断 处 理 期 保 可 以 通 过 检 查 寄 存 器 值 是 否 来 判 定 是 否 有 溢 出 产 生 中 断 后 ( 捕 证 同 步 更 或 检 测 到 溢 出, 捕 捉 和 溢 出 检 测 功 能 寄 存 器 被 读 出 前 被 暂 TCR1DA 置 清 发 TCR1DA TC1CAP 0 号 到 TCR1DA 新 1, 到 TCR1DB 图 6-3a 到 TCR1DA, 脚 (TC1 到 TCR1DA, 脚 后 到 TC1CAP 到 为 TCR1DB TCR1DA FFH 在 TCR1DA 与 TCR1DA 置 TC1CAP 在 TC1 清 1, 后 置 0 TC1ES 在 TC1CAP 在 TC1 TC1 23

36 捕 捉 模 式 时 序 图 捕 6-3b 捉 模 式 时 序 图 Bank 1 R6 TCR1DA ( 定 时 器 1 数 据 缓 存 A 对 于 注 意 此 寄 存 器 保 留 Bit 7 ~ Bit 0 (TCR1DA7 ~ TCR1DA0: 位 定 时 / 计 数 器 1 数 据 缓 冲 器. F641/541N,. TCR1DA7 TCR1DA6 TCR1DA5 TCR1DA4 TCR1DA3 TCR1DA2 TCR1DA1 TCR1DA0 24 版 Bank 1 R7 TCR1DB ( 定 时 器 1 数 据 缓 存 B 对 于 注 意 此 寄 存 器 保 留 Bit 7 ~ Bit 0 (TCR1DB7 ~ TCR1DB0: 位 定 时 / 计 数 器 1 数 据 缓 冲 器. F641/541N,. TCR1DB7 TCR1DB6 TCR1DB5 TCR1DB4 TCR1DB3 TCR1DB2 TCR1DB1 TCR1DB0 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

37 时 始 值 注 意 持 一 例 如 间 频 的 率 频 相 率 频 率 频 要 等 待 一 些 时 间 才 可 以 工 烧 录 骤 器 微 当 调 客 户 在 烧 相 录 器 如 上 选 择 烧 自 由 运 行 频 工 率 作 频 率 工 作 初 电 始 压 值, 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 Bank 1 R TC2CR ( 定 时 器 2 控 制 寄 存 器 烧 录 器 微 调 模 式 有 选 效 择 位 频 率 当 工 作 电 压 范 围 稳 定 时 间 RCM1 RCM0 TC2ES TC2M TC2S TC2CK2 TC2CK1 TC2CK0 Bits 7 ~ 6 (RCM1 ~ RCM0: IRC. Word 1<12> COBS0 = 1 Bank 1 R<7,6> Bank 1 R<7,6> IRC RCM1 RCM0 4 MHz 16 MHz MHz 调 IRC 新 4 MHz MHz ± 2.5% 2.2V ~ 5.5V < 5 µs MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs MHz ± 10% 2.2V ~ 5.5V < 6 µs MHz ± 2.5% 4.5V ~ 5.5V < 1.25 µs 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs MHz ± 10% 2.2V ~ 5.5V < 6 µs MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 1 0 MHz ± 2.5% 3.0V ~ 5.5V < 2.5 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs MHz ± 10% 2.2V ~ 5.5V < 6 µs 初 0 和 1 16 MHz 保 ± 10% 致 4.5V ~ 5.5V < 1.5 µs 455kHz 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 2.5% 2.2V ~ 5.5V < 45 µs 如 如 果 与 符 从 到 率 需 待 的 时 步 Bank 1 R<7,6> 也 同 果 录 Word 1<3,2>. IRC A- B-, MCU B-. 频 为 的 为 参 照 稳 定 下 时 表 间 : 1 st 4 MHz, Bank 1 R<7,6> 00, Word 1<3,2>. MCU 4 MHz ± 2.5%.. Bank 1 R<7,6> RCM1 RCM MHz ± 2.5% 2.2V ~ 5.5V < 5 µs 作 等 MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs 25

38 时 时 时 烧 步 录 器 骤 微 调 如 果 希 望 设 置 需 要 等 待 频 2 nd Bank 1.5 Bank 1 R<7,6> IRC RCM1 RCM0 26 版 3 rd 步 4 th 步 后 频 会 率 继 当 续 工 作 作 工 作 电 压 稳 定 时 间 烧 录 骤 器 微 调 如 果 希 望 设 需 要 等 后 频 会 率 继 当 续 工 作 作 工 作 电 压 稳 定 时 间 烧 录 骤 器 微 调 如 果 希 望 设 需 要 等 待 然 后 频 会 率 继 续 当 工 作 作 工 作 电 压 稳 定 时 间 5 µs, 号 边 沿 选 择 时 器 低 高 变 上 升 沿 时 计 数 脚 计 信 数 号 模 由 式 高 模 选 到 式 低 跳 下 降 时 ( 对 口 模 式 注 意 / 使 用, 始 终 固 定 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 4 MHz 4 MHz 调 IRC 调 IRC 然 在 工 在 1 R<7,6> = 01 MCU 4 MHz ± 2.5%, MCU µs, 16 MHz ± 10%. 置 MHz ± 2.5% 2.2V ~ 5.5V < 5 µs 待 然 MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 1 0 MHz 频 在 工 在 ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs Bank 1 R<7,6> = 11 MCU 16 MHz ± 10%, MCU 50 µs, 455kHz ± 10%. Bank 1 R<7,6> RCM1 RCM0 置 MHz ± 2.5% 2.2V ~ 5.5V < 5 µs 在 工 在 MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs kHz ± 10% 2.2V ~ 5.5V < 50 µs Bank 1 R<7,6> = 00 MCU 455kHz ± 10%, MCU 4 MHz ± 2.5%. Bank 1 R<7,6> 频 RCM1 信 RCM MHz ± 2.5% 2.2V ~ 5.5V < 5 µs MHz ± 10% 4.5V ~ 5.5V < 1.5 µs 4 MHz 1 0 MHz ± 10% 3.0V ~ 5.5V < 3 µs 定 引 变 沿 增 kHz ± 10% 2.2V ~ 5.5V < 50 µs Bit 5 (TC2ES TC2 0 : 窗 定 器 器 器 择 TC2 1 1 : TC2 ( 1 Bit 4 (TC2M: 于 2. 未 为 0 : / 2 1 : 产 号 新 F642/542N, Bit 5 ~ Bit 4 0. (

39 定 时 停 器 止 动 计 并 定 数 且 时 计 数 计 启 器 数 清 / 正 常, 时 空 钟 闲 源 模 时 式 器 计 分 辨 数 率 0 : / 部 引 时 能 被 设 置 注 意 动 控 零 制 位 启 器 器 Bit 3 (TC2S: 2 正 定 式 钟 最 源 大 选 时 间 择 分 辨 率 最 大 时 间 1 : / 2 Bit 2~Bit 0 (TC2CK2~TC2CK0: TC2CK2 TC2CK1 TC2CK0 Fc=4M Fc=4M Fc=16K Fc=16K Fc/ sec 3.2 hr s 9544 hr Fc/ ms sec 512 ms s 外 Fc/2 64 µs sec 16 ms s 脚 钟 Fc/2 3 2 µs ms 0.5 ms 3276 ms Fc 250 ns ms ms 4096 ms 对 于 不 为 未 使 用, 始 终 固 定 为 (TC F641/541N, Bit 7 ~ Bit 6 11 Bit 5 ~ Bit 0 0. 器 时 2 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 图 定 6-4a 时 器 计 数 器 配 置 结 构 图 / 2 27

40 在 存 器 定 匹 时 配 模, 式 产, 生 加 中 计 断 数 并 是 且 以 计 内 数 部 器 时 被 钟 清 触 零 发 的 计 数 当 器 加 清 计 零 数 后 器 重 值 与 新 恢 复 计 数 TCR2 寄 (TCR2HTCR2L 图 定 时 器 模 式 时 序 图 断 在 选 并 计 择 且 数 上 计 器 升 数 模 沿 器 式 或 被 下, 清 外 降 零 部 沿 时 触 钟 发 计 输 数 入 器 当 引 清 加 脚 零 计 后 数 重 器 值 新 引 与 恢 复 计 号 数 触 发 加 计 数, 可 通 过 发 设 生 置 匹 配, 产 生 位 中 6-4b (TC2 TC2ES TCR2 (TCR2HTCR2L 脚 信 2 版 窗 口 模 式, 计 数 器 是 由 内 部 时 钟 计 数 引 器 脚 模 信 式 号 时 ( 序 窗 图 口 脉 冲 逻 辑 相 与 所 得 脉 冲 的 在 上 计 数 升 器 沿 被 触 清 发 零 计 被 数 写 窗 值 口 当 之 加 脉 前 计 冲, 数 频 写 器 率 值 必 到 须 低 于 所 选 内 比 部 对 时 均 钟 被 禁 止 匹 配, 产 生 中 断 并 且 TCR2DH 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 图 与 6-4c 到 与 相 TC2 (TCR2DHTCR2DL TCR2DL, 号 新

41 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 图 窗 口 模 式 时 序 图 6-4d Bank 1 R9 TC2DH ( 定 时 器 2 高 字 节 数 据 缓 存 对 于 位 注 定 意 此 寄 存 器 数 保 留 字 节 数 据 缓 存 TC2D15 TC2D14 TC2D13 TC2D12 TC2D11 TC2D10 TC2D9 TC2D Bit 7 ~ Bit 0 (TCR2D15 ~ TCR2D: 16- F641/541N, Bank 1 RA TC2DL ( 定 时 器 2 低 字 节 数 据 缓 存 对 于 位 定 注 意 此 数 寄 存 器 保 字 留 节 数 据 缓 存 TC2D7 TC2D6 TC2D5 TC2D4 TC2D3 TC2D2 TC2D1 TC2D0 Bit 7 ~ Bit 0 (TC2D7 ~ TC2D0: 16- F641/541N, Bank 1 RB SPIS (SPI 状 态 寄 存 器 据 注 意 DORD TD1 TD0 - OD3 OD4 - RBF 左 对 于 此 寄 存 器 保 留 右 移 位 类 型 控 先 制 移 位 F642/542N, F641/541N, 0 : (MSB 1 : (LSB 29 数 新 Bit 7 (DORD: 时 计 / 时 计 / 器 低 2 器 高 2

42 ,SPIRB 30 版 态 输 出 延 迟 时 间 选 择 位 延 迟 时 间 使 用, 漏 始 极 终 开 固 路 定 控 制 位 极 开 路 控 制 位 使 用, 引 脚 漏 极 开 路 收 始 终 固 定 接 缓 未 收 冲 完 器 成 满 标 志 寄 存 器 已 未 完 全 交 换 对 注 意 寄 存 器 保 留 据 钟 在 边 上 下 沿 选 择 位 能 升 下 降 低 持 降 沿 移 出, 在 上 升 沿 移 入 在 高 电 平 数 据 保 模 位 式 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 Bit 6~Bit 5 (TD1 ~ TD0: SDO 状 延 未 TD1 TD0 0 0 CLK CLK 为 CLK CLK Bit 4: 漏 0. Bit 3 (OD3: 0 : SDO 未 禁 使 止 能 1 : SDO Bit 2 (OD4: 0 : 接 为 SCK 1 : 已 读 SCK 成 寄 Bit 1: 0 Bit 0 (RBF: 0 : 1 :, SPIRB Bank 1 RC SPIC (SPI 控 制 寄 存 器 于 此 CES SPIE SRO SSE SDOC SBRS2 SBRS1 SBRS0 时 F642/542N, F641/541N, Bit 7 (CES: 禁 数 持 0 : 使 止 能 使 1 :. Bit 6 (SPIE: SPI 产 号 新 0 : SPI 1 : SPI (

43 ,SPIS,SDO,SDO 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 新 寄 存 器 时 又 接 收 到 一 个 新 数 据 在 此 情 况 读 溢 出 位 下 无 溢 出 在 先 前 数 据 寄 仍 存 然 器 保 数 持 据 在 将 被 破 坏 为 了 避 免 该 位 重 置, 即 使 是 仅 有 发 送 操 作 Bit 5 (SRO: SPI 0 : 移 执 行, 用 户 也 应 该 读 取 寄 存 器 此 情 况 仅 会 出 现 在 从 模 式 1 : SPIRB 开 位 完 移 成 位 后 使 复 能 位 位, 下 一 字 节 准 备 好 移 位 SPIRB Bit 4 (SSE: 始 移 位, 在 当 前 字 节 仍 然 在 发 送 时 保 持 为 SPI 0 : 串 行 数 据 输 出 后 状 态 控 制 位 高 1 : 波 保 特 持 率 为 低 1 Bit 3 (SDOC: SDO 选 择 位 0 : 1 : 波 特 率 Bits 2~0 (SBRS2~SBRS0: SPI SBRS2 SBRS1 SBRS0 SPI 主 Fosc/ Fosc/ Fosc/ 注 0 率 上 1 限 是 使 能 1 Fosc/ 作 最 0 能 大 选 项 的 最 果 从 大 系 模 波 统 式 特 频 率 作 在 禁 止 Fosc/ Fosc/ /SS /SS 2 MHz ( MHz, 我 们 建 议 选 择 Fosc/ Bank 1 RD SPIRB (SPI 读 Bit 7 Bit 6 对 于 读 数 据 注 缓 意 存 Bit 5 Bit 4 Bit 3 此 寄 存 器 Bit 保 留 2 Bit 1 Bit 0 SRB7 SRB6 SRB5 SRB4 SRB3 SRB2 SRB1 SRB0 Bit 7 ~ Bit 0 (SRB7 ~ SRB0: SPI F642/542N, F641/541N,. 意 频 : 为 功 SPI 值 如. 率 工 (Fosc 31

44 ,UART 32 版 对 数 据 注 缓 意 存 寄 存 器 保 留 较 使 用, 中 始 断 终 标 固 志 定 比 较 器 2 输 出 发 生 改 变 时 置 位 由 软 件 复 位 定 时. 收 收 计 错 误 中 断 中 标 断 志 标 满 志 位 由 禁 软 止 件 时 复 或 位 由 软 件 复 位 断 标 志 位 由 硬 件 自 送 动 模 置 式 位 数 必 据 需 缓 冲 器 空 标 志 位 由 软 件 复 位 使 由 用 软, 件 始 注 清 终 意 固 定. 送 数 对 据 注 意 寄 存 器 保 留 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 Bank 1 RE SPIWB (SPI 写 数 据 缓 存 于 写 此 SWB7 SWB6 SWB5 SWB4 SWB3 SWB2 SWB1 SWB0 Bit 7 ~ Bit 0 (SWB7 ~ SWB0: SPI F642/542N, F641/541N, Bank 1 RF ( 中 断 状 态 寄 存 器 2 比 未 为 CMP2IF TC3IF TC2IF TC1IF UERRIF RBFF TBEF Bit 7 (CMP2IF: 位 2 Bit 6: 0. Bit 5(TC3IF: - 接 器 接 器 / 3 Bit 4 (TC2IF: 16- / 2 Bit 3 (TC1IF: - / 1 Bit 2 (UERRIF: 中 发 UART Bit 1 (RBFF: UART 对 于 未 零 为 Bit 0 (TBEF: UART. F642/542N, Bit 2 ~ Bit 0 0. F641/541N, Bit 4 ~ Bit Bank 2 RA URC1 (UART 控 制 1 发 于 位 此 URTD UMODE1 UMODE0 BRATE2 BRATE1 BRATE0 UTBE TXE F642/542N, F641/541N, 产 号 新 Bit 7 (URTD: (

45 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 模 式 选 择 位 模 式 Bit 6 ~ Bit 5 (UMODE1 ~ UMODE0: UART UMODE1 UMODE0 传 送 模 式 UART 0 0 波 特 率 选 择 保 留 1: 7-bit 0 1 1: -bit 1 0 1: 9-bit 1 1 Bit 4 ~ Bit 2 (BRATE2 ~ BRATE0: BRATE2 BRATE1 BRATE0 4 MHz MHz Fc/ Fc/ Fc/ Fc/ 值 保 留 Fc/ 们 发 送 缓 冲 器 空 标 志 当 发 送 缓 冲 器 空 时 置 当 向 寄 存 器 填 Fc/ TC3 使 后 准 能 此 标 志 位 自 动 复 位 为 使 能 发 送 后 位 将 由 硬 件 清 零, 如 果 我 禁 备 开 始 发 送 移 位, 必 须 向 寄 存 器 写 值 Bit 1 (UTBE: UART 1. URTD 使 发 止 能 送 0. UTBE URTD Bit 0 (TXE: 0: 1: Bank 2 RB URC2 (UART 控 制 2 对 于 注 意 此 寄 存 器 保 留 SBIM1 SBIM0 UINVEN F642/542N, F641/541N, 新 工 作 Bits 7 ~ 6: 未 使 用, 始 终 固 定 为 0. Bit 5 ~ Bit 4 (SBIM1 ~ SBIM0: 串 行 总 线 接 口 保 模 留 式 模 式 选 择 位 SBIM1 SBIM0 0 0 I/O 0 1 SPI 1 0 UART

46 URBF 和 使 能 和 端 口 反 向 输 出 未 使 禁 用 止 能, 始 终 固 定 为 端 口 反 向 输 出 Bit 3 (UINVEN: UART TX D RXD 0 : TXD RXD 1 : TXD RXD Bits 2 ~ 0: 0. 注 意 Bank 2 RC URS (UART 状 态 对 于 此 寄 存 器 保 留 奇 接 偶 收 校 数 验 据 选 择 位 F642/542N, F641/541N, Bit 7 (URRD: 奇 偶 使 能 奇 偶 位 校 验 Bit Bit 6 (EVEN: 0 : 奇 禁 止 1 : Bit 5 (PRE: 数 使 能 帧 偶 据 0 错 错 覆 误 标 志 当 奇 偶 错 误 产 生 时 置 1, 由 软 件 : 标 盖 志 错 位 误 当 标 志 帧 位 错 发 当 生 数 时 据 置 覆 1, 盖 由 产 软 生 件 时 清 1 : Bit 4 (PRERR: Bit 3 (OVERR: Bit 2 (FMERR: 0 34 版 和 URRD EVEN PRE PRERR OVERR FMERR URBF RXE 置 1, 由 软 件 中 断 标 志 位 由 硬 件 动 置 位 必 需 由 软 件 清 注 意 存 读 缓 冲 器 满 标 志 当 到 一 个 字 符 后 置 读 寄 能 器 接 后 因 收 此 自 动 复 位 为 0 使 能 接 收 由 硬 件 自 动 清 零 位 仅 可. 止, 为 避 免 发 生 数 据 覆 盖 错 误, 寄 存 器 是 必 要 能 1. 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 Bit 1 (URBF: UART 读 Bit 0 (RXE: 使 0 : 禁 1 : 使 零. 后 URBF 读 URS 清 0 清 0 URRD 取 URS 号 新

47 对 收 注 数 意 据 缓 存 寄 只 存 读 器 保. 对 送 注 数 意 据 缓 存 寄 只 存 写 器 保. 能 能 止 内 位 部 P77 引 脚 上 拉 的 控 制 存 器 可 使 读 用, 始 终 固 定 版 本 品 使 用, 注 始 意 终 固 使 定 用, 始 终 固 定 号 更 新 后 规 格 书 不 保 证 同 步 更 Bank 2 RD URRD (UART_RD 数 据 缓 存 于 接 此 读 留 URRD7 URRD6 URRD5 URRD4 URRD3 URRD2 URRD1 URRD0 Bits 7 ~ 0 (URRD7 ~ URRD0: UART. F642/542N, F641/541N, Bank 2 RE URTD (UART_TD 数 据 缓 存 Bit 7 Bit 6 Bit 于 发 5 Bit 4 Bit 3 此 写 Bit 2 留 Bit 1 Bit 0 URTD7 URTD6 URTD5 URTD4 URTD3 URTD2 URTD1 URTD0 Bits 7 ~ 0 (URTD7 ~ URTD0: UART. F642/542N, F641/541N, Bank 2 RF ( 上 拉 控 制 寄 存 器 1 使 /PH77 /PH76 /PH75 /PH74 /PH73 /PH 禁 Bit 7 (/PH77: 0 : 1 : Bit 6 (/PH76: P76. Bit 5 (/PH75: 未 使 能 P75 为 位. Bit 4 (/PH74: P74. Bit 3 (/PH73: P73. Bit 2 (/PH72: P72. 号 对 于 寄 写 未 未 为 为 Bits 1 ~ 0: 1. RF 新. F642/542N, Bit 6 ~ Bit 5, Bit 3 ~ Bit 0 1. F641/541N, Bit 7 ~ Bit

48 36 版 Bank 3 R5 对 (TMRCON: 于 注 意 定 时 器 A 和 定 时 B 控 制 寄 存 器 定 时 禁 器 止 使 能 位 默 认 此 寄 存 器 保 留 F642/542N, F641/541N,. 定 时 使 能 定 时 钟 分 频 比 选 择 位 Bit 7 (TAEN: A 0 : A ( 禁 止 定 时 能 器 位 1 : A 定 时 器 默 认 时 钟 分 频 比 选 择 Bits 6 ~ 4 (TAP2 ~ TAP0:. 分 位 频 Bit 3 (TBEN: 默 比 0 : B ( 1 : B Bits 2 ~ 0 (TBP2 ~ TBP0: B TAP2/TBP2 TAP1/TBP1 TAP0/TBP :2 ( TAEN TAP2 TAP1 TAP0 TBEN TBP2 TBP1 TBP0 器 使 B 器 时 A : : : : : :12 1 选 1 1 1: Bank 3 R6 (TBHP: TBRD 指 令 的 查 表 指 针 寄 存 器 未 择 使 用 机, 器 始 码 终 放 固 在 定 为 或 和 移 入 寄 存 器 中 MLB RBit11 RBit10 RBit9 RBit Bit 7 (MLB: MSB LSB. TBLP TBHP. Bits 6 ~ 4: 0 机 器 码 地 址 的 高 位 对 于 未 和 使 用, 未 始 使 终 用 固, 定 注 始 为 意 终 固 定 为 Bits 3 ~ 0: 4 产 号 新 F642/542N, Bit 3 0. F641/541N, Bit 3 Bit2 0. ( 注 意 认 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更

49 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 Bits 7 ~ 6 (PRDA [1], PRDA [0]: PWMA Bits 5 ~ 4 新 占 周 (DTA [1], DTA [0]: PWMA Bits 3 ~ 2 (PRDB [1], PRDB [0]: PWMB Bits 1 ~ 0 (DTB [1], DTB [0]: PWMB Bank 3 R7 (CMPCON: 比 较 器 2 控 制 寄 存 器 和 PWMA/B 控 制 寄 存 器 比 未 较 使 器 用, 的 始 输 终 出 固 定 为 CPOUT2 COS21 COS20 PWMAE PWMBE 比 比 较 器 选 择 位 Bit 7 ~ Bit 5: 0 功 能 描 述 Bit 4 (CPOUT2: 作 较 使 用 2 Bit 3 ~ Bit 2 (COS21 ~ 未 为 COS20: 普 通 引 脚 2 COS21 COS20 比 用 较 器 且 作 为 比 较 器 的 输 出 引 0 0. P0 I/O P0 I/O P0 2 (CO 使 能 1 1 关 位 闭 的 引 脚 用 作 引 脚 功 能 默 认 Bit 1 (PWMAE: PWMA. 0 : PWM A. 1 : PWMA. 开 启, 其 相 关 引 脚 自 动 设 置 为 输 出 Bit 0 (PWMBE: PWMB 对 于 和 未 使 用, 注 始 意 终 固 定 为 0 : PWMB P76 I/O (.. 1 : PWMB. F642/542N, Bit 1 Bit 0 F641/541N, Bit 1 Bit Bank 3 R (PWMCON: PWMA/B 周 期 的 低 2 位 和 占 空 比 控 制 寄 存 器 对 于 注 意 此 寄 存 器 保 留 PRDA [1] PRDA [0] DTA [1] DTA [0] PRDB [1] PRDB [0] DTB [1] DTB [0] F642/542N, F641/541N,. 空 期 比 的 低 位.... 器 未 2 的 引 P75 作 引 I/O 能 默 ( 37

50 的 的 3 版 的 内 容 Bank 3 R9 (PRDAH: ( PWMA 周 期 的 高 位 (Bit 9 ~ Bit 2 对 于 周 注 意 此 寄 存 器 保 留 频 率 是 周 期 的 倒 Bank 3 R9 F642/542N, F641/541N,. 一 个 特 殊 值 保 持 Bank 3 RA (DTAH: PWMA 占 空 比 的 高 位 (Bit 9 ~ Bit 2 对 输 于 出 高 直 到 与 注 意 匹 配 此 寄 存 器 保 留 PWMA TMRA. F642/542N, F641/541N,. 的 内 容 Bank 3 RB (PRDBH: PWMB 周 期 的 高 位 (Bit 9 ~ Bit 2 对 于 周 注 意 基 此 寄 存 器 保 留 的 频 率 是 周 期 的 倒 Bank 3 R9. PWMB F642/542N, F641/541N,. 一 个 特 殊 值 保 持 Bank 3 RC (DTBH: PWMB 占 空 比 的 高 位 (Bit 9 ~ Bit 2 对 输 于 出 高 直 到 与 注 意 匹 配 此 留 PWMB TMRB. F642/542N, F641/541N,. 数 PRDA [9] PRDA [] PRDA [7] PRDA [6] PRDA[5] PRDA [4] PRDA [3] PRDA [2]. 是 的 PWMA 期 时 Bit 9~Bit 2( 基 的. PWMA DTA[9] DTA[] DTA[7] DTA[6] DTA[5] DTA[4] DTA[3] DTA[2] 数 PRDB[9] PRDB[] PRDB[7] PRDB[6] PRDB[5] PRDB[4] PRDB[3] PRDB[2]. 是 的 PWMB 期 时 Bit 9~Bit 2( 寄 存 器 保 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 DTB[9] DTB[] DTB[7] DTB[6] DTB[5] DTB[4] DTB[3] DTB[2] 号 新

51 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 定 时 数 发 控 制 Bank 3 RD TC3CR ( 定 时 器 3 控 制 寄 存 器 清 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 触 零 发 工 作 模 式 1 Bit 0 TC3FF1 TC3FF0 TC3S TC3CK2 TC3CK1 TC3CK0 TC3M1 TC3M0 Bits 7 ~ 6 (TC3FF1 ~ TC3FF0: 定 时 置 位 TC3FF1 TC3FF0 停 保 留 启 止 动 并 定 数 清 时 零 器 计 启 数 动 器 控 制 Bit 5 (TC3S: 3 正 常 时, 钟 定 时 计 数 钟 源 选 择 0 : 式 空 源 闲 模 分 辨 率 最 大 时 间 分 辨 率 最 大 时 间 1 : / 3 Bits 4 ~ 2 (TC3CK2 ~ TC3CK0: / TC3CK2 TC3CK1 TC3CK0 Fc=4M Fc=4M Fc=16K Fc=16K Fc/ µs µs 12 ms 3276 ms Fc/ µs 192 µs ms 204 ms 外 部 Fc/2 5 µs 204 µs 2 ms 512 ms Fc/2 3 2 µs 512 µs 500 µs 12 ms Fc/2 2 定 引 时 钟 脚 器 计 数 1 µs 作 模 256 µs 250 µs 64 ms Fc/ ns 12 µs 125 µs 32 ms Fc 250 ns 64 µs 62.5 µs 16 ms 定 式 选 择 (TC3 保 工 作 模 式 可 时 数 器 Bits 1 ~ 0 (TC3M1 ~ TC3M0: / 脉 留 编 宽 程 调 分 制 频 输 输 出 出 TC3M1 TC3M 新 器 计 / 器 计 / 器 触 3 器 时 3 器 工 3 器 计 / 39

52 (PDO TCR3 F/F F/F F/F 图 定 数 器 配 置 匹 配 定, 时 产 模 生 式 中, 断 加 并 计 且 数 清 是 零 以 计 内 数 部 器 时 钟 计 ( 数 上 器 升 清 沿 零 后 重 新 的 恢 复 当 加 计 数 器 值 与 寄 存 器 6-5a 3 在 发 生 计 匹 数 配 器, 模 产 式 生, 中 外 断 部 并 时 且 钟 清 输 零 入 计 引 数 脚 器 计 引 数 脚 器 信 清 号 零 触 后 发 重 加 新 计 恢 数 复, 计 当 数 加 计 数 器 值 与 TCR3. 每 对 此 次 模 可 式 编 可 程 输 产 分 输 出 生 频 出 取 输 反 出 向 并 占 时 且 空 都 计 脉 会 数 冲 触 器 模 输 发 在 式 出 每, 次 由 匹 内 配 可 部 后 由 时 清 程 钟 零 式 触 初 发 始 计 化 数 输 并 出 且 反 在 向 复 并 位 值 输 时 与 出 初 加 到 始 计 化 数 为 器 值 0 引 相 脚 比 (TC3 中 断 TCR3 /PDO 50% /PDO TC3 时 计 / 40 版 图 模 式 时 序 图 6-5b PDO 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 号 新

53 (PWM,F/F F/F TCR3,TRC3 在 对 当 脉 匹 宽 配 调 发 制 生 时 输 出 模 取 式 反, 由 计 内 部 时 钟 触 发 加 计 数 值 与 加 计 数 器 值 相 比 数 保 持 计 数 当 计 数 器 再 次 取 次 断 反 生, 切 在 然 换 数 后, 据 计 即 被 加 数 使 配 载 器 是 置 到 清 在 为 零 阶 段 后 被 输 移 覆 出 位 盖 反 寄 的 向 存 条 并 通 器 件 输 过 并 下 出 设 且 到 置 在 因 输 此 出, 时 输 引 为, 出 脚 1 在 可 一 被 当 次 连 移 发 输 续 位 生 出 改 溢 周 变 出 期 时 完 同 产 成 样 生 前, 不 在 会 第 中 发 一 TCR3 F/F /PWM TC3 2- TCR3 TCR3 TC3S 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 图 模 式 时 序 图 6-5c PWM 位 定 数 据 缓 存 Bank 3 RE TC3D ( 时 器 3 据 缓 存 TC3D7 TC3D6 TC3D5 TC3D4 TC3D3 TC3D2 TC3D1 TC3D0 Bits 7 ~ 0 (TC3D7 ~ TC3D0: Bank 3 RF ( 寄 存 器 1 Bit 7 Bit 6 禁 使 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PD77 /PD76 能 /PD75 /PD74 /PD73 /PD Bit 7 (/PD77: P77 引 止 内 部 下 拉 0 : 1 : Bit 6 (/PD76: P76 脚 下 拉 使 能 控 制 位. Bit 5 (/PD75: P 引 Bit 4 (/PD74: P74 Bit 3 (/PD73: 新 P73 Bit 2 (/PD72: P72 时 计 / 器 数 3 41

54 TCC TCC 加 未 使 用, 始 终 固 定 为 对 于 寄 存 器 可 读 写 未 使 用, 注 始 意 终 未 固 定 为 Bits 1 ~ 0: 1. RF. F642/542N, Bit 6 ~ Bit 5, Bit 3 ~ Bit 0 F641/541N, Bit 7 ~ Bit 0 1. 用 于 内 部 数 据 传 输 或 指 令 操 作 数 暂 存, 它 不 可 寻 址 6.2 特 殊 功 能 寄 存 器 ( 只 适 用 于 A ( 累 加 器 信 号 沿 CONT ( 控 制 寄 存 器 中 断 使 引 标 脚 志 上 下 位 升 降 沿 而 产 生 Bit 7 (INTE: INT 0 此 : 位 INT 只 能 读 指 取 令 指 或 令 硬 允 件 许 禁 中 止 断 中 断 1 : INT Bit 6 (INT: 0 : 0 内 部 指 源 令 周 期 时 钟 如 脚 作 DISI 1 : ENI/RETI 信 号 Bit 5 (TS: TCC 转 换 0 : 引 沿 脚 信 号 沿 发 生 由 低 高 到 高 低 时 1 : TCC Bit 4 (TE: TCC 0 : TCC 1 : TCC TCC 42 版 使 用, 始 终 固 定 由 果 引 为 口 用 时 位 必 须 设 置 为 P77 I/O,TS 对 注 意 止 使 用, 始 终 固 定 能 分 预 频 分 器 频 使 器 能 位 预 分 频 比 设 置 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 EM7F644/642/641/544/542/541N 系 列 为 1. INTE /INT TS TE PSTE PST2 PST1 PST0 Bit 3 (PSTE: TCC 预 0 : 禁 1 : 使 于 未 F641/541N, Bit 5 ~ Bit 4 时 TCC 为 1:1 1 1 见 Bit 2 ~ Bit 0 为 0. 号 新

55 位 位 可 通 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 Bit 2 ~ Bit 0 (PST 2 ~ PST0: TCC 分 新 频 比 为 分 频 比 PST2 PST1 PST0 TCC 分 : : : : : 寄 注 存 意 器 可 读 写 1: : :256 CONT. 数 据 寄 存 器 IOC5 (I/O Port 5 控 制 寄 存 器 可 通 相 应 引 脚 为 输 高 出 阻 态 C57 C56 C55 C54 C53 C52 C51 C50 Bit 7 ~ 0 (C57 ~ C50: - Port5 I/O 存 器 定 义 每 一 个 位 为 输 入 或 输 出 0 : I/O 对 于 未 使 注 用 意, 始 终 固 定 为 1 : I/O. F642/542N, Bit 6, Bit 3 ~ Bit 1 0. F641/541N, Bit 6, Bit 3 ~ Bit 1 0. 数 据 寄 存 器 IOC6 (I/O Port 6 控 制 寄 存 器 存 器 相 应 引 脚 为 输 高 出 阻 态 C67 C66 C65 C64 C63 C62 C61 C60 Bit 7 ~ 0 (C67 ~ C60: - Port 6 I/O 对 定 于 义 每 一 个 位 为 输 入 或 注 输 意 出 未 使 用, 始 终 固 定 为 0 : I/O 1 : I/O. F641/541N, Bit 7 ~ Bit 6 0. 过 寄 IOC5 过 寄 IOC6 43

56 位 位 44 版 输 出 数 据 寄 存 器 IOC7 (I/O Port 7 控 制 寄 存 器 C77 C76 C75 C74 C73 C72 Bits 可 通 未 使 用, 相 始 应 终 固 引 定 脚 为 高 阻 态 7 ~ 2 (C77 ~ C72: 6- Port7 I/O 0 : I/O 存 器 定 义 每 一 个 位 为 输 入 或 输 出 1 : I/O 对 于 未 使 用, 注 始 意 终 未 固 使 定 用 为, 始 终 固 定 为 Bits 1 ~ 0: 0.. F642/542N, Bit 6 ~ Bit 5, Bit 3 ~ Bit 0 0. F641/541N, Bit 7 ~ Bit 0 0. 未 使 用, 始 终 固 定 为 IOC (I/O Port 控 制 寄 数 存 据 器 寄 r 存 器 C3 C2 C1 C0 可 通 存 器 定 义 相 应 引 脚 为 输 高 出 阻 态 Bits 7 ~ 4: 0. Bit 3 ~ 0 (C3 ~ C0:4- Port I/O 对 每 于 一 个 位 为 输 入 或 注 输 未 意 出 使 用, 始 终 固 定 为 0 : I/O 1 : I/O 保 留 寄 存 器. F644/544N, Bit IOC9 使 能 禁 6.2. IOCA (WDT 控 制 寄 存 器 使 看 止 能 门 狗 控 制 位 可 读 写 WDTE EIS PSWE PSW2 PSW1 PSW0 Bit 7 (WDTE: 产 号 0 : WDT 新 1 : WDT WDTE. ( 过 寄 IOC7 过 寄 IOC 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更

57 的,/INT WDT 版 本 品 号 更 新 后 规 格 书 不 保 证 同 步 更 号 Bit 3 (/PD53: P53 新 引 Bit 2 (/PD52: P52 Bit 1 (/PD51: P51 Bit 0 (/PD50: P50 脚 位 时 控 制 位 的 位 0 必 须 设 P60 I/O (IOC60 定 义 部 通 中 引 断 脚 引 控 脚 制, 此 脚 的 置 的 为 值 1 为 0 时 道 被 屏 蔽 当 的 值 为 1 时 引 P60 (/INT 使 状 用 读 态, 可 分 始 频 终 器 固 控 定 制 位 EIS 止 能 预 分 频 器 预 分 频 预 比 分 位 频 比 设 置 见 分 频 比 2 Bit 0~Bit 作 用 当 外 通 Bit 6 (EIS: 0 : P60 I/O 未 可 写 由 1 : /INT, EIS,/INT Port 6(R6 读 预 为 EIS. Bits 5 ~ 4: 0 Bit 3 (PSWE: WDT 0 : 禁 1 : 使 Bit 2 ~ Bit 0 (PSW2 ~ PSW0: WDT 分 取 为. 1:1 PSW2 PSW1 PSW0 WDT 分 : : : : : : : :256 使 IOCB ( 下 拉 控 制 寄 存 器 2 禁 Bit 7 Bit 6 能 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PD63 /PD62 /PD61 /PD60 /PD53 /PD52 /PD51 /PD50 止 内 部 下 拉 功 能 Bit 7 (/PD63: P63 引 0 : 1 : Bit 6 (/PD62: P62 Bit 5 (/PD61: P61 脚 下 拉 功 能 控 制 位 Bit 4 (/PD60: P60 45

58 寄 存 器 可 读 写 对 于 未 使 用, 注 始 意 终 固 定 IOCB. F642/542N, Bit 3 ~ Bit 1 F641/541N, Bit 3 ~ Bit 1 使 IOCC ( 控 寄 存 器 禁 能 止 漏 极 开 路 输 出 Bit 7 (OD67: P67 0 : 1 : Bit 6 (OD66: P66 Bit 5 (OD65: P65 Bit 4 (OD64: P64 Bit 3 (OD63: 寄 存 器 可 P63 读 写 漏 极 开 路 引 脚 控 制 位 Bit 2 (OD62: P62 对 于 注 意 未 Bit 1 (OD61: P61 Bit 0 (OD60: P60 IOCC. F641/541N, Bit 7 ~ Bit 6 使 IOCD ( 上 拉 控 制 寄 存 器 2 禁 能 止 内 部 上 拉 功 能 Bit 7 (/PH67: P67 0 : 1 : 引 脚 上 拉 功 能 控 制 位 Bit 6 (/PH66: P66 Bit 5 (/PH65: P65 Bit 4 (/PH64: P64 Bit 3 (/PH63: P63 Bit 2 (/PH62: P62 46 版 OD67 OD66 OD65 OD64 OD63 OD62 OD61 OD60 为 使 用, 始 终 固 定 品 更 版 新 本 后 号 规 格 书 不 保 证 同 步 更 为 0. /PH67 /PH66 /PH65 /PH64 /PH63 /PH62 /PH61 /PH60 号 新