Chapter 1

Transcription

1 8 位 微 控 制 器 产 品 规 格 书 版 本 1.2 义 隆 电 子 股 份 有 限 公 司

2 商 标 告 知 : IBM 为 一 个 注 册 商 标,PS/2 是 IBM 的 商 标 之 一 Windows 是 微 软 公 司 的 商 标 ELAN 和 ELAN 标 志 是 义 隆 电 子 股 份 有 限 公 司 的 商 标 版 权 所 有 2016 义 隆 电 子 股 份 有 限 公 司 所 有 权 利 保 留 台 湾 印 制 本 使 用 说 明 文 件 内 容 如 有 变 动 恕 不 另 作 通 知 关 于 该 规 格 书 的 准 确 性 适 当 性 或 者 完 整 性, 义 隆 电 子 股 份 有 限 公 司 不 承 担 任 何 责 任 义 隆 电 子 股 份 有 限 公 司 不 承 诺 对 本 使 用 说 明 文 件 之 内 容 及 信 息 有 更 新 及 校 正 之 义 务 本 规 格 书 的 内 容 及 信 息 将 为 符 合 确 认 之 指 示 而 变 更 在 任 何 情 况 下, 义 隆 电 子 股 份 有 限 公 司 对 本 使 用 说 明 文 件 中 的 信 息 或 内 容 的 错 误 遗 漏, 或 者 其 它 不 准 确 性 不 承 担 任 何 责 任 由 于 使 用 本 说 明 文 件 中 的 信 息 或 内 容 而 导 致 的 直 接, 间 接, 特 别 附 随 的 或 结 果 的 损 害, 义 隆 电 子 股 份 有 限 公 司 没 有 义 务 负 责 本 规 格 书 中 提 到 的 软 件 ( 如 果 有 ), 都 是 依 据 授 权 或 保 密 合 约 合 法 提 供 的, 并 且 只 能 在 这 些 合 约 的 许 可 条 件 下 使 用 或 者 复 制 义 隆 电 子 股 份 有 限 公 司 的 产 品 不 是 专 门 来 应 用 于 设 计 生 命 维 持 的 器 具, 装 置 或 者 系 统 义 隆 电 子 股 份 有 限 公 司 的 产 品 不 支 持 而 且 禁 止 在 这 些 方 面 的 应 用 未 经 义 隆 电 子 股 份 有 限 公 司 书 面 同 意, 任 何 个 人 或 公 司 不 得 以 任 何 形 式 或 方 式 对 本 使 用 说 明 文 件 的 内 容 之 任 一 部 分 进 行 复 制 或 传 输 义 隆 电 子 股 份 有 限 公 司 总 公 司 : 地 址 : 台 湾 新 竹 科 学 园 区 创 新 一 路 12 号 电 话 : 传 真 : webmaster@emc.com.tw 香 港 分 公 司 : 义 隆 电 子 ( 香 港 ) 有 限 公 司 地 址 : 九 龙 观 塘 巧 明 街 95 号 世 达 中 心 19 楼 A 室 电 话 : 传 真 : 深 圳 分 公 司 : 义 隆 电 子 ( 深 圳 ) 有 限 公 司 地 址 : 深 圳 市 高 新 技 术 产 业 园 南 区 高 新 南 六 道 迈 科 龙 大 厦 8A. 邮 编 : 电 话 : 传 真 : elan-sz@elanic.com.cn USA: Elan Information Technology Group (U.S.A.) P.O. Box 601 Cupertino, CA USA Tel: Fax: 上 海 分 公 司 : 义 隆 电 子 ( 上 海 ) 有 限 公 司 地 址 : 上 海 浦 东 新 区 张 江 高 科 技 园 区 碧 波 路 5 号 科 苑 大 厦 6 楼 邮 编 : 电 话 : 传 真 : elan-sh@elanic.com.cn

3 目 录 目 录 1 综 述 特 性 引 脚 配 置 引 脚 描 述 结 构 图 功 能 描 述 操 作 寄 存 器 R0 ( 间 接 寻 址 寄 存 器 ) R1 ( 定 时 器 时 钟 / 计 数 器 ) R3 ( 状 态 寄 存 器 ) R4 (RAM 选 择 寄 存 器 ) Bank 0 R5 ~ R8 ( 端 口 5 ~ 端 口 8) Bank 0 R9 TBPTL ( 表 格 指 针 寄 存 器 低 字 节 寄 存 器 ) Bank 0 RA ( 唤 醒 控 制 寄 存 器 ) Bank 0 RB (EEPROM 控 制 寄 存 器 ) Bank 0 RC (EEPROM 地 址 寄 存 器 ) Bank 0 RD (EEPROM 数 据 寄 存 器 ) Bank 0 RE (CPU 运 行 控 制 寄 存 器 ) Bank 0 RF ( 中 断 状 态 寄 存 器 ) R10 ~ R3F Bank 1 R5 TC1CR ( 定 时 器 1 控 制 寄 存 器 ) Bank 1 R6 TC1DA ( 定 时 器 1 数 据 缓 冲 器 A) Bank 1 R7 TC1DB( 定 时 器 1 数 据 缓 冲 器 B) Bank 1 R8 OSCR ( 振 荡 器 控 制 寄 存 器 ) Bank 1 R9 TC2DA ( 定 时 器 2 数 据 缓 冲 器 A) Bank 1 RA TC2DB ( 定 时 器 2 数 据 缓 冲 器 B) Bank 1 RB ~RE Bank 1 RF ( 中 断 状 态 寄 存 器 ) Bank 2 R5 AISR (ADC 输 入 选 择 寄 存 器 ) Bank 2 R6 ADCON (A/D 控 制 寄 存 器 ) Bank 2 R7 ADOC (A/D 失 偿 校 正 寄 存 器 ) Bank 2 R8 ADDH (AD 高 8 位 数 据 缓 冲 器 ) Bank 2 R9 ADDL (AD 低 4 位 数 据 缓 冲 器 ) Bank 2 RA ~ RE Bank 2 RF ( 上 拉 控 制 寄 存 器 1) Bank 3 R Bank 3 R6 TBPTH ( 表 格 指 针 寄 存 器 高 字 节 寄 存 器 ) Bank 3 R7~RC Bank 3 RD TC3CR ( 定 时 器 3 控 制 寄 存 器 ) 版 本 (V1.2) iii

4 目 录 Bank 3 RE TC3D ( 定 时 器 3 数 据 缓 冲 器 ) Bank 3 RF ( 下 拉 控 制 寄 存 器 1) 特 殊 功 能 寄 存 器 A ( 累 加 器 ) CONT ( 控 制 寄 存 器 ) IOC5 ~ IOC8 (I/O 端 口 控 制 寄 存 器 ) IOC IOCA (WDT 控 制 寄 存 器 ) IOCB ( 下 拉 控 制 寄 存 器 2) IOCC ( 开 漏 控 制 寄 存 器 ) IOCD ( 上 拉 控 制 寄 存 器 2) IOCE ( 中 断 屏 蔽 寄 存 器 2) IOCF ( 中 断 屏 蔽 寄 存 器 1) TCC/WDT 和 预 分 频 I/O 端 口 复 位 和 唤 醒 复 位 中 断 操 作 模 式 和 唤 醒 的 总 结 寄 存 器 初 始 值 的 总 结 状 态 寄 存 器 的 RST,T 和 P 状 态 中 断 数 据 EEPROM 数 据 EEPROM 控 制 寄 存 器 编 程 步 骤 / 例 程 展 示 模 数 转 换 器 (ADC) ADC 控 制 寄 存 器 (AISR/R5, ADCON/R6, ADOC/R7) Bank 2 R5 AISR (ADC 输 入 选 择 寄 存 器 ) Bank 2 R6 ADCON (A/D 控 制 寄 存 器 ) Bank 2 R7 ADOC (A/D 失 偿 校 正 寄 存 器 ) ADC 数 据 缓 冲 器 (ADDH, ADDL/R8, R9) A/D 抽 样 时 序 A/D 转 换 时 间 A/D 工 作 在 休 眠 模 式 下 编 程 步 骤 / 思 考 定 时 器 / 计 数 器 定 时 器 / 计 数 器 振 荡 器 振 荡 模 式 晶 体 振 荡 器 / 陶 瓷 谐 振 器 ( 晶 体 ) iv 版 本 (V1.2)

5 目 录 内 部 RC 振 荡 模 式 代 码 选 项 寄 存 器 代 码 选 项 寄 存 器 (Word 0) 代 码 选 项 寄 存 器 (Word 1) 代 码 选 项 寄 存 器 (Word 2) 上 电 问 题 外 部 上 电 复 位 电 路 残 留 电 压 保 护 指 令 集 时 序 图 最 大 绝 对 值 DC 电 气 特 性 数 据 EEPROM 电 气 特 性 闪 存 电 气 特 性 A/D 转 换 器 特 性 AC 电 气 特 性 附 录 A 产 品 编 码 与 制 造 信 息 B 封 装 类 型 C 封 装 信 息 C.1 EM78F734ND16 300mil C.2 EM78F734NSO16 300mil C.3 EM78F734NSS16 150mil C.4 EM78F734ND18 300mil C.5 EM78F734NSO18 300mil C.6 EM78F734ND20 300mil C.7 EM78F734NSO20 300mil C.8 EM78F734NSS20 300mil D 品 质 保 证 和 可 靠 近 性 D.1 地 址 缺 陷 检 测 版 本 (V1.2) v

6 目 录 规 格 书 修 订 历 史 版 本 修 订 描 述 日 期 1.0 初 始 版 本 2014/05/ 增 加 ADC6 至 ADC 2. 增 加 封 装 SSOP20 3. 修 改 TC1CR,TC2DA 及 TC2DB 的 描 述 4. 修 改 SSOP16 封 装 类 型 5. 增 加 SOP mil 封 装 类 型 1. 增 加 用 户 应 用 注 意 事 项 2. 增 加 Word 0 Bit12 HLP 的 描 述 3. 增 加 附 录 A 产 品 编 码 与 制 造 信 息 2015/03/ /03/05 用 户 应 用 说 明 ( 使 用 这 个 芯 片 之 前, 看 看 下 面 描 述 的 注 意 事 项, 它 包 括 重 要 信 息 ) 内 部 TCC 在 休 眠 模 式 下 停 止 运 行 但 是, 在 AD 转 换 时, 当 TCC 设 置 为 SLEP 指 令, 如 果 RE 寄 存 器 的 ADWE 位 的 使 能,TCC 则 保 持 继 续 运 行 在 ADC 转 换 期 间, 不 执 行 输 出 指 令 以 保 持 所 有 引 脚 的 精 度 为 获 得 精 确 的 值, 在 AD 转 换 期 间, 必 须 要 避 免 I/O 引 脚 的 数 据 转 换 噪 声 抑 制 功 能 在 Fs 和 休 眠 模 式 下 关 闭 vi 版 本 (V1.2)

7 1 综 述 EM78F734N 是 采 用 低 功 耗 高 速 CMOS 和 噪 声 高 抗 干 扰 工 艺 设 计 开 发 的 其 内 部 有 一 个 4Kx13 位 的 片 上 电 可 擦 除 闪 存 和 128x8 位 系 统 可 编 程 EEPROM 它 还 提 供 3 个 保 护 位 避 免 用 户 的 闪 存 程 序 被 盗 取 具 有 增 强 的 Flash-ROM 特 性 的 EM78F734N 能 够 为 用 户 提 供 开 发 和 校 验 程 序 的 便 利 另 外, 此 Flash-ROM 器 件 为 开 发 和 编 程 工 具 提 供 了 容 易 而 有 效 的 程 序 更 新 优 势 用 户 可 以 很 容 易 的 使 用 义 隆 烧 录 器 烧 写 自 己 的 开 发 代 码 2 特 性 CPU 结 构 4K 13 位 闪 存 位 片 上 寄 存 器 (SRAM) 128 字 节 系 统 可 编 程 EEPROM 8 级 堆 栈 用 于 子 程 序 嵌 套 I/O 端 口 结 构 3 组 双 向 I/O 端 口 唤 醒 端 口 :P6 12 个 可 编 程 下 拉 I/O 引 脚 8 个 可 编 程 上 拉 I/O 引 脚 4 个 可 编 程 漏 极 开 路 I/O 引 脚 外 部 中 断 :P60 工 作 电 压 范 围 2.2V~5.5V 时 -40 C ~85 C ( 工 业 级 ) 2.2V~5.5V 时 0 C ~70 C ( 商 业 级 ) 操 作 频 率 范 围 ( 基 于 2 个 时 钟 ) 内 部 RC 频 率 IRC 偏 移 率 3.3V) 温 度 (-10 C+40 C) 漂 移 率 IRC 偏 移 率 ( 温 度 : -10 C+40 C) 一 个 16 位 定 时 器 / 计 数 器 TC1 : 定 时 器 / 计 数 器 / 捕 获 制 程 一 个 8 位 定 时 器 / 计 数 器 TC3 : 定 时 器 / 计 数 器 /PDO( 可 编 程 驱 动 输 出 )/PWM( 脉 宽 调 制 ) 总 计 455kHz ±1% ±1% ±2% 1 MHz ±1% ±1% ±2% 4 MHz ±1% ±1% ±2% 8 MHz ±1% ±1% ±2% 内 部 RC 频 率 电 压 (3.0~.6V) 漂 移 率 制 程 总 计 455kHz ±1% ±1% ±2% 1 MHz ±1% ±1% ±2% 4 MHz ±1% ±1% ±2% 8 MHz ±1% ±1% ±2% 8 个 可 用 的 中 断 : 内 部 中 断 : 4 个 外 部 中 断 : 4 个 12 位 精 度 8 通 道 的 模 数 转 换 器 外 设 配 置 8 位 可 选 信 号 源 触 发 沿 和 溢 出 中 断 的 实 时 时 钟 / 计 数 器 (TCC) 掉 电 ( 休 眠 ) 模 式 4 级 可 编 程 电 压 复 位 (LVR) (LVR):3.3V, 3.0V, 2.6V 和 2.0V (POR) 3 个 保 护 位 防 止 闪 存 代 码 被 盗 取 1 个 配 置 寄 存 器 以 适 应 用 户 的 需 求 每 条 指 令 两 个 时 钟 周 期 高 抗 EFT 特 性 两 个 副 频 :128kHz 和 16kHz, 16kHz 由 128kHz 分 频 所 得 单 指 令 周 期 命 令 振 荡 模 式 中 的 5 个 晶 振 范 围 晶 振 范 围 20 MHz ~ 12 MHz HXT2 12 MHz~6 MHz HXT1 6 MHz ~ 1 MHz XT 1MHz ~ 100kHz LXT 可 编 程 的 独 立 运 行 看 门 狗 定 时 器 封 装 类 型 : 振 荡 模 式 16- 引 脚 DIP 300mil : EM78F734ND 引 脚 SOP 300mil : EM78F734NSO 引 脚 SOP 150mil : EM78F734NSO16A 16- 引 脚 SSOP 150mil : EM78F734NSS 引 脚 DIP 300mil : EM78F734ND 引 脚 SOP 300mil : EM78F734NSO 引 脚 DIP 300 mil : EM78F734ND 引 脚 SOP 300mil : EM78F734NSO 引 脚 SSOP 209mil : EM78F734NSS20 注 : 绿 色 产 品 不 含 有 害 物 质 版 本 (V1.2)

8 3 引 脚 配 置 P P51 P P51 P53 P77/TCC/AD5 P83//RESET(RESET) VSS(VSS) P60/AD0//INT P61/AD1 P62/AD EM78F734N-16Pin P50/VREF P55/OSCO P54/OSCI/RCOUT VDD(VDD) P70(DATA) P71(CLK) P72 P53 P77/TCC/AD5 P83//RESET(RESET) VSS(VSS) P60/AD0//INT P61/AD1 P62/AD2 P63/AD EM78F734N-18Pin P50/VREF P55/OSCO P54/OSCI/RCOUT VDD(VDD) P70(DATA) P71(CLK) P72 P73/AD4 图 3-1 EM78F734ND16/SO16/SO16A/SS16 图 3-2 EM78F734ND18/SO18 P74/TC1/AD P57/TC3/AD7 P P51 P53 P77/TCC/AD5 P83//RESET(RESET) VSS(VSS) P60/AD0//INT EM78F734N-20Pin P50/VREF P55/OSCO P54/OSCI/RCOUT VDD(VDD) P70(DATA) P61/AD P71(CLK) P62/AD P72 P63/AD P73/AD4 图 3-3 EM78F734ND20/SO20/SS20 2 版 本 (V1.2)

9 4 引 脚 描 述 表 1 EM78F734N 引 脚 描 述 说 明 : ST: 施 密 特 触 发 输 入 CMOS: CMOS 输 出 AN: 模 拟 引 脚 XTAL: 晶 振 / 振 荡 器 的 振 荡 引 脚 名 称 功 能 输 入 类 型 输 出 类 型 描 述 P50/VREF P50 ST CMOS 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 VREF AN ADC 外 部 电 压 参 考 P51 P51 ST CMOS 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 P52 P52 ST CMOS 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 P53 P53 ST CMOS 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 P54 ST CMOS 双 向 I/O 端 口 P54/OSCI/RCOUT P55/OSCO P57/TC3/AD7 OSCI XTAL 外 部 晶 振 时 钟 输 入 引 脚 RCOUT CMOS 内 部 RC 振 荡 时 钟 输 出 P55 ST CMOS 双 向 I/O 端 口 OSCO XTAL 晶 振 时 钟 输 出 P57 ST CMOS 双 向 I/O 端 口 TC3 ST 内 部 RC 振 荡 时 钟 输 出 ( 开 漏 ) PDO CMOS 可 编 程 分 频 输 出 定 时 器 3 输 入 ( 计 数 器 / 捕 获 / 窗 口 ) 定 时 器 3 输 出 (PDO/PWM/ 蜂 鸣 器 ) AD7 AN ADC 输 入 通 道 7 P60/AD0//INT P60 ST CMOS AD0 AN ADC 输 入 通 道 0 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 上 拉 使 能 漏 极 开 路 功 能 和 引 脚 状 态 改 变 唤 醒 功 能 /INT ST 外 部 中 断 引 脚 P61/AD1 P61 ST CMOS AD1 AN ADC 输 入 通 道 1 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 上 拉 使 能 漏 极 开 路 功 能 和 引 脚 状 态 改 变 唤 醒 功 能 版 本 (V1.2)

10 ( 续 ) 名 称 功 能 输 入 类 型 输 出 类 型 描 述 P62/AD2 P63/AD3 P70 (DATA) P71 (CLK) P62 ST CMOS AD2 AN ADC 输 入 通 道 2 P63 ST CMOS AD3 AN ADC 输 入 通 道 3 P70 ST CMOS 双 向 I/O 端 口, 上 拉 (DATA) ST CMOS 烧 录 程 序 的 数 据 引 脚 P71 ST CMOS 双 向 I/O 端 口, 上 拉 (CLK) ST 烧 录 程 序 的 时 钟 引 脚 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 上 拉 使 能 漏 极 开 路 功 能 和 引 脚 状 态 改 变 唤 醒 功 能 双 向 I/O 端 口 可 通 过 软 件 编 程 设 置 为 内 部 下 拉 上 拉 使 能 漏 极 开 路 功 能 和 引 脚 状 态 改 变 唤 醒 功 能 P72 P72 ST CMOS 双 向 I/O 端 口, 上 拉 P73/AD4 P73 ST CMOS 双 向 I/O 端 口, 上 拉 AD4 AN ADC 输 入 通 道 4 P74 ST CMOS 双 向 I/O 端 口 P74/TC1/AD6 TC1 ST 定 时 器 1 输 入 ( 计 数 器 / 捕 获 ) AD6 AN ADC 输 入 6 P77 ST CMOS 双 向 I/O 端 口 P77/TCC/AD5 TCC ST 实 时 时 钟 / 计 数 器 时 钟 输 入 AD5 AN ADC 输 入 通 道 5 P83//RESET (/RESET) VDD (VDD) VSS (VSS) P83 ST CMOS 双 向 I/O 端 口 /RESET ST 内 部 上 拉 复 位 引 脚 (/RESET) ST 烧 录 程 序 的 复 位 引 脚 VDD 电 源 电 源 VDD 电 源 烧 录 程 序 的 VDD VSS 电 源 地 VSS 电 源 烧 录 程 序 的 VSS 4 版 本 (V1.2)

11 5 结 构 图 ROM PC Sub IRC IRC Reset WDT TCC TCC P8 P83 Instruction register 8 level stack Oscillator generator TC1 TC3 TC1 TC3 P7 P77 P74 P73 P72 P71 P70 P6 P63 P62 P61 P60 Instruction decoder ALU R4 Crystal MUX RAM Interrupt control reg. Interrupt circuit LVR ADC EEPROM ADC 0~7 P5 P57 P55 P54 P53 P52 P51 P50 ACC Status reg. Ext INT 图 5-1 EM78F734N 功 能 结 构 框 图 版 本 (V1.2)

12 6 功 能 描 述 6.1 操 作 寄 存 器 R0 ( 间 接 寻 址 寄 存 器 ) R0 并 非 实 际 存 在 的 寄 存 器 它 的 主 要 功 能 是 作 为 间 接 寻 址 任 何 对 R0 操 作 的 指 令 实 际 上 是 对 RAM 选 择 寄 存 器 (R4) 所 指 定 的 寄 存 器 进 行 的 操 作 R1 ( 定 时 器 时 钟 / 计 数 器 ) R1 通 过 TCC 引 脚 的 外 部 信 号 边 沿 或 内 部 指 令 时 钟 周 期 进 行 加 1 计 数,TCC 引 脚 信 号 边 沿 由 TE 位 (CONT-4) 设 定 和 其 他 寄 存 器 一 样 可 读 写 通 过 复 位 PSTE(CONT-3) 来 定 义 若 PSTE 位 (CONT-3) 复 位, 则 预 分 频 器 分 配 给 TCC 仅 当 TCC 寄 存 器 被 写 入 一 个 值 时, 预 分 频 计 数 器 的 内 容 才 被 清 零 R2 ( 程 序 计 数 器 ) 和 堆 栈 基 于 控 制 器 类 型,R2 和 硬 件 堆 栈 有 10 位 宽, 其 结 构 描 述 如 图 6-1 所 示 生 成 4K 13 位 片 内 Falsh ROM 中 的 地 址 存 取 相 关 程 序 指 令 码 一 个 程 序 页 为 1024 字 长 复 位 产 生 时,R2 所 有 位 均 清 0 "JMP" 指 令 可 直 接 加 载 程 序 计 数 器 的 低 10 位 因 此,"JMP" 允 许 PC 在 一 个 程 序 页 (1K) 任 意 跳 转 "CALL" 指 令 装 载 程 序 计 数 器 的 低 10 位, 并 将 PC+1 值 压 入 堆 栈 因 此, 子 程 序 入 口 地 址 可 定 位 在 一 个 程 序 页 的 任 何 位 置 LJMP 指 令 允 许 直 接 装 载 程 序 计 数 器 位 (A0-A11), 因 此, LJMP 允 许 程 序 计 数 器 跳 转 到 4K(2 12 ) 范 围 内 的 任 何 位 置 "LCALL" 指 令 首 先 装 载 程 序 计 数 器 位 (A0~A11), 然 后 将 PC+1 值 压 入 堆 栈 因 此, 子 程 序 入 口 地 址 可 定 位 在 4K (2 12 ) 范 围 内 的 任 何 位 置 "RET" ("RETL k", "RETI") 指 令 将 栈 顶 数 据 装 入 程 序 计 数 器 "ADD R2, A" 可 将 一 个 相 对 地 址 与 当 前 PC 相 加,PC 的 第 9 及 以 上 各 位 逐 次 递 增 "MOV R2, A" 允 许 从 A 寄 存 器 装 载 一 个 地 址 到 PC 的 低 8 位, 同 时 PC 的 第 9 位 和 第 10 位 保 持 不 变 任 何 对 R2 进 行 操 作 的 指 令 ( 例 如 : "MOV R2, A", "BC R2, 6") 除 ADD R2,A 外 都 不 会 引 起 PC 的 第 9 位 和 第 10 位 (A8~A9) 改 变 所 有 指 令 都 是 单 指 令 周 期 (fclk/2), 除 了 会 改 变 R2 中 内 容 的 指 令 以 及 LCALL LJMP TBRD 指 令 外 LCALL LJMP TBRD 指 令 需 要 两 个 指 令 周 期 6 版 本 (V1.2)

13 PC 00 : PAGE0 0000~03FF 01 : PAGE1 0400~07FF 10 : PAGE2 0800~0BFF 11 : PAGE3 0C00~0FFF A11 A10 A9 A8 A7 ~ A0 CALL LCALL RET RETL Store ACC, R3, R4 RETI Stack Level 1 Stack Level 2 Stack Level 3 Stack Level 4 Stack Level 5 Stack Level 6 Stack Level 7 Stack Level 8 Reset vector External INT pin interrupt vector Port 6 pin status change interrupt vector TCC overfolw TC1 interrupt vector TC3 interrupt vector AD interrupt vector On-Chip Program memory 0000h 0003h 0006h 0009h 0018h 0027h 0030h User Memory Space 0FFFh 图 6-1 程 序 计 数 器 结 构 图 Register Bank 0 Register Bank 1 Register Bank 2 Register Bank 3 Control Register Address 01 R1 (TCC Buffer ) 02 R2 (PC) 03 R3 (STATUS ) 04 R4 (RSR,bank select) R4(7,6) (0,1) (1,0) (1,1) A 0B 0C 0D 0E 0F 10 : 1F R5 (Port 5 /IO data) R6 (Port 6 I/O data) R7 (Port 7 I/O data) R8 (Port 8 I/O data) R9 (TBLP: Table Point Register ) RA (Wake control Register ) RB (EEPROM control Register) RC (EEPROM address Register) RD (EEPROM data Register) RE (Mode Select Register) RF (Interrupt Status Flag 1) R5 (Timer 1 Control) R6 (Timer 1 data Buffer A) R7 (Timer 1 data Buffer B) R8 (Oscillator Control ) R9 (Timer 2 Data Buffer A) RB (Reserve ) R9 (AD low 4-bits data buffer ) RA (Timer 2 Data Buffer B) RA (Reserve ) RC (Reserve ) RC (Reserve) RD (Reserve) RD (Reserve) RD (Timer 3 Control) IOCD (Pull High Control 2) RE (Reserve ) RF (Interrupt Status Flag 2) R5 (ADC Input Select Register ) R6 (ADC Control Register ) R7 (ADC Offset Calibration Register ) R8 (AD high 8-bits data buffer) RB (Reserve ) RE (Reserve ) 16-Byte Common Register R5 (Reserve ) R6 (TBHP: Table Point Register ) R7 (Reserve) R8 (Reserve) R9 (Reserve) RA (Reserve ) RB (Reserve ) RC (Reserve ) RE (Timer 3 data buffer ) RF (Pull High Control 1) RF (Pull Down Control 1) IOC5 (Port 5 I/O control) IOC6 (Port 6 I/O control) IOC7 (Port 7 I/O control) IOC8(Port 8 I/O control) IOC9 (Reserved) IOCA (WDT control ) IOCB (Pull Down Control 2) IOCC (Open Drain Control 1) IOCE (Interrupt Mask 2) IOCF (Interrupt Mask 1) 20 : 3F Bank 0 32x8 Bank 1 32x8 Bank 2 32x8 Bank 3 32x8 图 6-2 数 据 存 储 器 结 构 图 版 本 (V1.2)

14 6.1.4 R3 ( 状 态 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 T P Z DC C Bits 7 ~ 5: 未 使 用, 始 终 设 置 为 0 Bit 4 (T): 时 间 溢 出 位 执 行 "SLEP" 和 "WDTC" 指 令 或 上 电 后 该 位 置 1, 当 WDT 溢 出 时 清 0 Bit 3 (P): 省 电 标 志 位 执 行 "WDTC" 指 令 或 上 电 后 该 位 置 1, 执 行 "SLEP" 指 令 后 该 位 清 0 Bit 2 (Z): 零 标 志 位 算 术 运 算 或 逻 辑 运 算 结 果 为 0 时 置 1 Bit 1 (DC): 辅 助 进 位 标 志 位 Bit 0 (C): 进 位 标 志 位 R4 (RAM 选 择 寄 存 器 ) Bits 7~ 6: 用 于 选 择 Bank 0~Bank 3 Bits 5~ 0: 在 间 接 寻 址 方 式 中 用 于 选 择 寄 存 器 ( 地 址 : 00~3F) 参 照 数 据 存 储 器 结 构 图 Bank 0 R5 ~ R8 ( 端 口 5 ~ 端 口 8) R5~R8 是 I/O 数 据 寄 存 器 Bank 0 R9 TBPTL ( 表 格 指 针 寄 存 器 低 字 节 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RBit 7 RBit 6 RBit 5 RBit 4 RBit 3 RBit 2 RBit 1 RBit Bank 0 RA ( 唤 醒 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - ICWE ADWE EXWE - - Bit 7 : 未 使 用, 始 终 设 置 为 0 Bit 6 (ICWE): 端 口 6 输 入 状 态 改 变 唤 醒 使 能 位 0: 禁 止 端 口 6 输 入 状 态 改 变 唤 醒 1: 使 能 端 口 6 输 入 状 态 改 变 唤 醒 8 版 本 (V1.2)

15 Bit 5(ADWE): ADC 唤 醒 使 能 位 0: 禁 止 ADC 唤 醒 1: 使 能 ADC 唤 醒 在 A/D 转 换 运 行 情 况 下, 当 ADC 转 换 完 成 用 于 进 入 中 断 向 量 或 将 EM78F734N 从 休 眠 模 式 下 唤 醒 时,ADWE 位 必 须 设 为 使 能 Bit 4 (EXWE): 外 部 中 断 唤 醒 使 能 位 0: 禁 止 外 部 /INT 引 脚 唤 醒 1: 使 能 外 部 /INT 引 脚 唤 醒 Bits 3 ~ 0: 未 使 用, 始 终 设 置 为 Bank 0 RB (EEPROM 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RD WR EEWE EEDF EEPC Bit 7 (RD): Bit 6 (WR): 读 控 制 寄 存 器 0 : 禁 止 执 行 EEPROM 读 操 作 1 : 读 EEPROM 中 的 内 容 (RD 可 由 软 件 置 1, 读 指 令 执 行 完 成 之 后 硬 件 清 0) 写 控 制 寄 存 器 0 : 一 个 EEPROM 的 写 周 期 完 成 1 : 一 个 写 周 期 开 始 (WR 可 由 软 件 置 1, 在 写 周 期 完 成 之 后 WR 由 硬 件 清 0) Bit 5 (EEWE): EEPROM 写 使 能 位 0 : 禁 止 写 EEPROM 1 : 允 许 写 EEPROM Bit 4 (EEDF): EEPROM 检 测 标 志 位 0 : 写 周 期 完 成 1 : 写 周 期 未 完 成 Bit 3 (EEPC): EEPROM 掉 电 控 制 位 0 : 关 闭 EEPROM 1 : EEPROM 在 运 行 Bits 2 ~ 0: 未 使 用, 始 终 置 为 Bank 0 RC (EEPROM 地 址 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - EE_A6 EE_A5 EE_A4 EE_A3 EE_A2 EE_A1 EE_A0 Bits 6 ~ 0: EEPROM 地 址 版 本 (V1.2)

16 Bank 0 RD (EEPROM 数 据 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 EE_D7 EE_D6 EE_D5 EE_D4 EE_D3 EE_D2 EE_D1 EE_D0 Bits 7 ~ 0: EEPROM 数 据 Bank 0 RE (CPU 运 行 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - TIMERSC CPUS IDLE- - Bit 7: 未 使 用, 始 终 置 为 0 Bit 6 (TIMERSC): TCC, TC1, TC3 时 钟 源 选 择 0 : Fs. Fs: 副 频 用 作 WDT 内 部 RC 时 基 1 : Fm. Fm: 主 振 荡 器 时 钟 Bit 5 (CPUS): CPU 振 荡 源 选 择 0 : 副 振 荡 器 (fs) 1 : 主 振 荡 器 (fosc) 当 CPUS=0, CPU 振 荡 器 选 择 副 频 且 主 振 荡 器 停 止 Bit 4 (IDLE): 空 闲 模 式 使 能 位 在 SLEP 指 令 下 由 该 位 决 定 空 闲 模 式 CPU 操 作 模 式 0 : IDLE= 0 +SLEP 指 令 休 眠 模 式 1 : IDLE= 1 +SLEP 指 令 空 闲 模 式 wakeup Normal mode Fm : oscillation Fs : oscillation CPU : using Fm wakeup RESET IDLE = 0 + SLEP CPUS = 1 CPUS = 0 IDLE = 1 + SLEP (*) Sleep mode wakeup Green mode IDLE = 1 + SLEP Idle mode Fm : stop Fm : stop Fm : stop Fs : stop Fs : oscillation Fs : oscillation CPU : stop IDLE = 0 CPU : using Fs wakeup CPU : stop + SLEP (*) only as WDT IRC is Fs. If watchdog function is enabled before into sleep mode, Fs does not stop. Therefore, some circuits like timer/counter (Its clock source is Fs) must be disable before into sleep mode especially as corresponding interrupt is enabled. 图 6-3 CPU 搮 作 模 式 10 版 本 (V1.2)

17 Bits 3 ~ 0: 未 使 用, 始 终 置 为 Bank 0 RF ( 中 断 状 态 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADIF EXIF ICIF TCIF 注 : 1 表 示 有 中 断 请 求 0 表 示 没 有 中 断 产 生 Bit 7: 未 使 用, 始 终 置 为 0 Bit 6 (ADIF): 中 断 标 志 用 于 模 数 转 换 当 AD 转 换 完 成 后 置 位, 由 软 件 复 位 Bits 5~3: 未 使 用, 始 终 置 为 0 Bit 2 (EXIF): 外 部 中 断 标 志 /INT 引 脚 检 测 到 下 降 沿 时 置 位, 由 软 件 清 零 Bit 1 (ICIF): 端 口 6 输 入 状 态 改 变 中 断 标 志 当 端 口 6 输 入 改 变 时 置 位, 由 软 件 清 零 Bit 0 (TCIF): TCC 溢 出 中 断 标 志 位 当 TCC 溢 出 时 该 位 置 位, 由 软 件 复 位 Bank 0 RF 可 由 指 令 清 零 但 不 能 被 置 位 IOCF 是 中 断 屏 蔽 寄 存 器 注 意 Bank 0 RF 的 读 取 结 果 是 Bank 0 RF 和 IOCF 的 逻 辑 与 R10 ~ R3F 这 些 都 是 8 位 通 用 寄 存 器 Bank 1 R5 TC1CR ( 定 时 器 1 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC1CAP TC1S TC1M TC1ES TC1MOD TCK1CK2 TC1CK1 TC1CK0 Bit 7 (TC1CAP): 软 件 捕 获 控 制 Bit 6 (TC1S): Bit 5 (TC1M): Bit 4 (TC1ES): 0 : 软 件 捕 获 禁 止 1 : 软 件 捕 获 使 能 定 时 器 / 计 数 器 1 开 启 控 制 0 : 停 止 并 清 计 数 器 1 : 开 始 定 时 器 / 计 数 器 1 定 时 器 / 计 数 器 1 模 式 选 择 0 : 定 时 器 / 计 数 器 1 模 式 1 : 捕 获 模 式 TC1 信 号 沿 0 : 如 果 TC1 引 脚 上 有 低 到 高 ( 上 升 沿 ) 的 改 变 发 生, 则 计 数 器 加 1 1 : 如 果 TC1 引 脚 上 有 高 到 低 ( 下 降 沿 ) 的 改 变 发 生, 则 计 数 器 加 1 Bit 3 (TC1MOD): 定 时 器 操 作 模 式 选 择 位 版 本 (V1.2)

18 0 : 2 个 8 位 定 时 器 1: 定 时 器 1 与 2 串 联 成 一 个 16 位 定 时 器 相 应 的 16 位 定 时 控 制 寄 存 器 来 自 定 时 器 1 TC1DA 和 TC2DA 是 低 字 节 TC1DB 和 TC2DB 是 高 字 节 Bit 2 ~ Bit 0 (TC1CK2 ~ TC1CK0): 定 时 器 / 计 数 器 1 时 钟 源 选 择 TC1CK2 TC1CK1 TC1CK0 分 辨 率 最 大 时 间 分 辨 率 最 大 时 间 时 钟 源 8 MHz 8 MHz 16kHz 16kHz 正 常 F C=8M F C=8M F C=16K F C=16K F C/ s 19.1hr 145hr 9544hr F C/ ms 67.11s 512ms s F C/2 8 32μs 2.097s 16ms s F C/2 3 1μs ms 0.5ms 32768ms F C/ s ms 0.25ms 16384ms F C/ s ms 125 s 8192ms F C 125ns 8.192ms ms 4096ms 外 部 时 钟 (TC 引 脚 ) Bits 1 ~ 0: 未 使 用, 始 终 置 为 TC1ES rising edge detector falling TC1M inhibit capture control TC1 interrupt TC1pin M fc/2 12 fc/2 10 fc/2 7 MUX TC1S 8 or16bit up counter overflow TC1CK TC1CAP Comparator 2 capture capture TC1CR TC1DB TC1DA TC1MOD TC2DB TC2DA 图 6-4 定 时 器 / 计 数 器 1 结 构 框 图 在 定 时 器 模 式 下, 使 用 内 部 时 钟 加 计 数 当 加 计 数 器 中 的 值 等 于 TC1DA 时, 则 中 断 产 生 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 当 TC1CAP 设 置 为 1 时, 加 计 数 器 当 前 的 内 容 加 载 至 TC1DB; 在 捕 获 之 后,TC1CAP 将 自 动 清 除 为 0 计 时 器 模 式 可 使 用 16 位 元 操 作 通 过 设 置 TC1MOD 为 1 在 计 数 器 模 式 下, 使 用 外 部 时 钟 输 入 引 脚 (TC1 引 脚 ) 并 由 TC1ES 选 择 上 升 沿 或 下 降 沿 来 执 行 加 计 数, 但 上 升 沿 和 下 降 沿 均 不 可 用 当 加 计 数 器 中 的 内 容 与 TC1DA 中 的 值 相 等 12 版 本 (V1.2)

19 时, 则 中 断 产 生, 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 当 TC1CAP 设 置 为 1 时, 加 计 数 器 当 前 的 内 容 加 载 至 TC1DB; 在 捕 获 之 后,TC1CAP 将 自 动 清 除 为 0 计 时 器 模 式 可 使 用 16 位 元 操 作 通 过 设 置 TC1MOD 为 1 在 捕 获 模 式 下,TC1 输 入 引 脚 的 脉 宽 周 期 和 占 空 比 在 这 种 模 式 下 被 测 量, 这 种 模 式 还 可 以 用 来 解 码 遥 控 信 号 计 数 器 通 过 内 部 时 钟 自 由 运 行 在 TC1 引 脚 输 入 信 号 的 上 升 沿 ( 下 降 沿 ) 的 时 候, 计 数 器 的 内 容 被 载 入 到 TC1DA 寄 存 器 中, 然 后 计 数 器 清 零 并 产 生 中 断 在 TC1 引 脚 输 入 信 号 的 下 降 沿 ( 上 升 沿 ) 的 时 候, 计 数 器 的 内 容 被 载 入 到 TC1DB 寄 存 器 中 在 TC1 引 脚 输 入 信 号 的 下 一 个 上 升 沿 的 时 候, 计 数 器 仍 然 计 数, 计 数 器 中 的 内 容 被 载 入 到 TC1DA 中, 计 数 器 清 零 且 中 断 再 次 产 生 如 果 在 检 测 到 边 沿 之 前 发 生 溢 出, FFH 被 载 入 到 TC1DA 中, 并 且 溢 出 中 断 产 生 在 中 断 处 理 过 程 当 中, 如 果 TC1DA 的 值 为 FFH, 通 过 检 测 决 定 是 否 有 溢 出 在 中 断 ( 捕 获 TC1DA 或 溢 出 检 测 ) 产 生 之 后, 捕 获 和 溢 出 检 测 则 被 中 止 直 至 TC1DA 中 的 值 被 读 出 通 过 设 定 TC1MOD 位 为 1, 捕 获 模 式 将 工 作 在 16 位 方 式 下 Clock source Up-counter K-2 K-1 K 0 1 m-1 m m+1 n-1 n FE FF TC1 pin input TC1DA TC1DB TC1 interrupt K n FF (overflow) m FE capture capture overflow Reading TC1DA 图 6-5 (a) 8 位 捕 获 模 式 下 的 时 序 图 Clock source Up-counter K-2 K-1 K 0 1 m-1 m m+1 n-1 n FFFE FFFF TC1 pin input TC2DA,TC1DA TC2DB,TC1DB TC1 interrupt K n FFFF (overflow) m FFFE capture capture overflow Reading TC1DA 图 6-5 (b) 16 位 捕 获 模 式 下 的 时 序 图 Bank 1 R6 TC1DA ( 定 时 器 1 数 据 缓 冲 器 A) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 Bit 7 ~ Bit 0 (TC1DA7 ~ TC1DA0): 8 位 定 时 器 / 计 数 器 1 的 数 据 缓 冲 器 版 本 (V1.2)

20 Bank 1 R7 TC1DB( 定 时 器 1 数 据 缓 冲 器 B) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 Bit 7 ~ Bit 0 (TC1DB7 ~ TC1DB0): 8 位 定 时 器 / 计 数 器 1 的 数 据 缓 冲 器 Bank 1 R8 OSCR ( 振 荡 器 控 制 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RCM1 RCM0 Bit 7 ~and Bit 6 (RCM1, RCM0): IRC 模 式 选 择 位 Bank1 R8<7,6> 烧 录 器 校 正 IRC RCM1 RCM0 频 率 MHz 4 MHz MHz MHz kHz MHz 1 MHz MHz MHz kHz MHz 8 MHz MHz MHz kHz MHz 455kHz MHz MHz kHz 注 意 BANK1 R8<7,6> 的 初 始 化 值 与 WORD 1<3,2> 保 持 一 致 在 A 频 率 转 换 成 B 频 率 之 后,EM78F734N 需 要 保 持 一 段 时 间 保 持 频 率 B 稳 定 例 : 烧 录 器 校 正 IRC4MHZ BANK1 R8<7,6> 置 10 保 持 3 µs EM78 F734N 工 作 在 8 MHz ± 10% 14 版 本 (V1.2)

21 代 码 选 择 字 1 COBS=0: R8<7,6 > 的 初 始 化 值 将 仍 然 与 Word 1<3,2> 保 持 一 致 R8<7,6 > 不 能 改 变 频 率 代 码 选 择 字 1 COBS=1: R8<7,6 > 的 初 始 化 值 将 仍 然 与 Word 1<3,2> 保 持 一 致 当 用 户 想 使 其 工 作 在 其 他 IRC 频 率 时, 可 以 改 变 R8<7,6> Bank 1 R9 TC2DA ( 定 时 器 2 数 据 缓 冲 器 A) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0 Bits 7~0 (TC2DA7~ TC2DA0): 8 位 定 时 器 / 计 数 器 2 数 据 缓 冲 器 串 联 定 时 器 / 计 数 器 1 在 TC1MOD 设 置 位 Bank 1 RA TC2DB ( 定 时 器 2 数 据 缓 冲 器 B) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0 Bit 7 ~ Bit 0 (TC2DB7 ~ TC2DB0): 8 位 定 时 器 / 计 数 器 2 数 据 缓 冲 器 串 联 定 时 器 / 计 数 器 1 在 TC1MOD 设 置 位 Bank 1 RB ~RE 这 些 是 保 留 的 寄 存 器 Bank 1 RF ( 中 断 状 态 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit TCIF3 TCIF 注 : 1 表 示 有 中 断 请 求 0 表 示 没 有 中 断 请 求 Bits 7~6: 未 使 用, 始 终 置 为 0 Bit 5 (TCIF3): 8 位 定 时 器 / 计 数 器 3 中 断 标 志 位 中 断 标 志 由 软 件 清 零 Bit 4: 未 使 用, 始 终 置 为 0 Bit 3 (TCIF1): 8 位 定 时 器 / 计 数 器 1 中 断 标 志 位 中 断 标 位 由 软 件 清 零 Bits 2~0: 未 使 用, 始 终 置 为 0 Bank 1 RF 可 由 指 令 清 零 但 不 能 被 设 定 IOCE 是 中 断 屏 蔽 寄 存 器 版 本 (V1.2)

22 注 意 读 取 的 Bank 1 RF 中 的 结 果 是 Bank 1 中 RF 与 IOCE 逻 辑 与 所 得 Bank 2 R5 AISR (ADC 输 入 选 择 寄 存 器 ) AISR 寄 存 器 用 于 设 定 ADC 引 脚 是 作 为 模 拟 输 入 还 是 数 字 I/O 口 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 Bit 7 (ADE7): P57 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC7,P57 功 能 作 为 I/O 引 脚 1 : 使 能 ADC7 功 能 作 为 模 拟 输 入 引 脚 Bit 6 (ADE6): P74 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC6, P74 功 能 作 为 I/O 引 脚 1 : 使 能 ADC6 功 能 作 为 模 拟 输 入 引 脚 Bit 5 (ADE5): P77 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC5,P77 功 能 作 为 I/O 引 脚 1 : 使 能 ADC5 功 能 作 为 模 拟 输 入 引 脚 Bit 4 (ADE4): P73 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC4,P73 功 能 作 为 I/O 引 脚 1 : 使 能 ADC4 功 能 作 为 模 拟 输 入 引 脚 Bit 3 (ADE3): P63 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC3,P63 功 能 作 为 I/O 引 脚 1 : 使 能 ADC3 功 能 作 为 模 拟 输 入 引 脚 Bit 2 (ADE2): P62 引 脚 的 AD 转 换 使 能 位 0 : 禁 止 ADC2,P62 功 能 作 为 I/O 引 脚 1 : 使 能 ADC2 功 能 作 为 模 拟 输 入 引 脚 Bit 1 (ADE1): P61 引 脚 的 AD 转 换 使 能 位 0 : 禁 止 ADC1,P61 功 能 作 为 I/O 引 脚 1 : 使 能 ADC1 功 能 作 为 模 拟 输 入 引 脚 Bit 0 (ADE0): P60 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC0,P60 功 能 作 为 I/O 引 脚 1 : 使 能 ADC0 功 能 作 为 模 拟 输 入 引 脚 16 版 本 (V1.2)

23 下 表 说 明 了 P60/AD1//INT 的 优 先 级 P60/AD0//INT 优 先 级 高 中 低 /INT AD0 P Bank 2 R6 ADCON (A/D 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 Bit 7 (VREFS): ADC 输 入 的 参 考 电 压 源 0 : ADC 的 参 考 电 压 连 接 到 通 过 Bank 2 R9<5,4> ( 默 认 值 ) 设 置 的 内 部 参 考 电 压 和 P50/VREF 引 脚 实 施 P50 的 功 能 1 : ADC 的 参 考 电 压 连 接 到 P50/VREF 引 脚 Bit 6 ~ Bit 5 (CKR1 ~ CKR0): ADC 的 振 荡 时 钟 分 频 比 CKR1/CKR0 操 作 模 式 最 大 操 作 频 率 00 F OSC/4 4 MHz 01 F OSC 1MHz 10 F OSC/16 8 MHz 11 F OSC/2 1 MHz RCM[1:0]* 频 率 (MHz) 抽 样 和 保 持 时 间 x T AD x T AD x T AD k 2 x T AD * 当 使 用 XT,LXT1,HXT1,HXT2 模 式 时, 可 以 通 过 修 改 代 码 选 择 字 1 中 的 RCM[1:0] 来 设 定 抽 样 与 保 持 时 间 Bit 4 (ADRUN): ADC 开 始 运 行 0 : AD 转 换 完 成 后 复 位 此 位 元 不 能 由 软 件 复 位 1 : A/D 转 换 开 始 此 位 元 可 由 软 件 置 位 Bit 3 (ADPD): ADC 掉 电 模 式 0 : 在 CPU 运 行 的 时 候 也 关 闭 寄 存 器 以 降 低 功 耗 1 : ADC 正 在 运 行 Bits 2~0 (ADIS2~ADIS0): AD 输 入 选 择 位 版 本 (V1.2)

24 ADIS2 ADIS1 ADIS0 AD 输 入 引 脚 AD AD AD AD AD AD AD AD Bank 2 R7 ADOC (A/D 失 偿 校 正 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 PDE 保 留 保 留 Bits 7~3: 未 使 用, 始 终 设 置 为 0 Bit 2 (PDE): 1/2 VDD 电 源 检 测 使 能 位 0 : 禁 止 电 源 检 测 ( 默 认 值 ) 1 : 使 能 电 源 检 测 PDE ADIS2 ADIS1 ADIS0 AD 输 入 选 择 1 1/2VDD 0 ADx Bits 1~0: 保 留, 始 终 置 为 Bank 2 R8 ADDH (AD 高 8 位 数 据 缓 冲 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 当 A/D 转 换 完 成 后, 高 8 位 转 换 结 果 被 载 入 到 ADDH 中 ADRUN 位 清 零 且 ADIF 置 1 R8 只 读 Bank 2 R9 ADDL (AD 低 4 位 数 据 缓 冲 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit IRVS1 IRVS0 ADD3 ADD2 ADD1 ADD0 Bits 7 ~ 6: 未 使 用, 始 终 设 置 为 0 Bits 5 ~ 4 (IRVS1~IRVS0): 内 部 参 考 电 压 选 择 IRVS[1:0] Bits 3 ~ 0: AD 低 4 位 缓 冲 器 数 据 参 考 电 压 00 AVDD 01 4 V 10 3 V V 18 版 本 (V1.2)

25 Bank 2 RA ~ RE 这 些 是 保 留 的 寄 存 器 Bank 2 RF ( 上 拉 控 制 寄 存 器 1) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit /PH73 /PH72 /PH71 /PH70 Bits 7 ~ 4: 未 使 用, 始 终 设 置 为 0 Bit 3 (/PH73): 控 制 位 用 于 使 能 P73 引 脚 的 上 拉 功 能 0 : 使 能 内 部 上 拉 1 : 禁 止 内 部 上 拉 Bit 2 (/PH72): 控 制 位 用 于 使 能 P72 引 脚 的 上 拉 功 能 Bit 1 (/PH71): 控 制 位 用 于 使 能 P71 引 脚 的 上 拉 功 能 Bit 0 (/PH70): 控 制 位 用 于 使 能 P70 引 脚 的 上 拉 功 能 RF 寄 存 器 可 读 写 Bank 3 R5 保 留 的 寄 存 器 Bank 3 R6 TBPTH ( 表 格 指 针 寄 存 器 高 字 节 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 MLB RBit 11 RBit 10 RBit 9 RBit 8 Bit 7 (MLB): 对 机 器 码 的 MSB 或 LSB 操 作 Bits 6 ~ 4: 未 使 用, 始 终 设 置 为 0 Bits 3 ~ 0: 表 指 针 地 址 的 第 11~8 位 Bank 3 R7~RC 保 留 的 寄 存 器 Bank 3 RD TC3CR ( 定 时 器 3 控 制 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC3FF1 TC3FF0 TC3S TC3CK2 TC3CK1 TC3CK0 TC3M1 TC3M0 Bit 7 ~ Bit 6 (TC3FF1 ~ TC3FF0): 定 时 器 / 计 数 器 3 触 发 控 制 TC3FF1 TC3FF0 操 作 模 式 0 0 清 零 0 1 触 发 器 1 0 设 定 1 1 保 留 版 本 (V1.2)

26 Bit 5 (TC3S): 定 时 器 / 计 数 器 3 开 始 控 制 0 : 停 止 并 清 计 数 器 1 : 开 始 定 时 器 / 计 数 器 3 Bit 4 ~ Bit 2 (TC3CK2 ~ TC3CK0): 定 时 器 / 计 数 器 3 时 钟 源 选 择 TC3CK2 TC3CK1 TC3CK0 时 钟 源 分 辨 率 最 大 时 间 正 常 Fc=8M Fc=8M Fc/ µs 64 ms Fc/ µs 4 ms Fc/2 5 4 µs 1 ms Fc/2 3 1 µs 255 µs Fc/ ns µs Fc/ ns 63.8 µs Fc 125 ns 31.9 µs 外 部 时 钟 (TC3 引 脚 ) - - Bit 1 ~ Bit 0 (TC3M1 ~ TC3M0): 定 时 器 / 计 数 器 3 操 作 模 式 选 择 TC3M1 TC3M0 操 作 模 式 0 0 定 时 器 / 计 数 器 0 1 保 留 1 0 可 编 程 分 频 输 出 1 1 脉 冲 宽 度 调 制 输 出 图 6-6 定 时 器 / 计 数 器 3 结 构 图 在 定 时 模 式, 加 计 数 是 以 内 部 时 钟 ( 上 升 沿 触 发 ) 进 行 的 当 计 数 器 的 值 与 TCR3 匹 配 时, 中 断 产 生 且 计 数 器 清 零 计 数 器 清 零 后 重 新 恢 复 计 数 在 计 数 模 式, 加 计 数 是 以 外 部 输 入 引 脚 (TC3 引 脚 ) 进 行 的 当 计 数 器 的 值 与 TCR3 匹 配 时, 中 断 产 生 且 计 数 器 清 零 计 数 器 清 零 后 重 新 恢 复 计 数 在 可 编 程 分 频 输 出 (PDO) 模 式, 加 计 数 是 以 内 部 时 钟 进 行 的 TCR3 中 的 内 容 与 加 计 数 器 中 的 值 进 行 比 较 当 发 现 匹 配 时,F/F 输 出 被 触 发 并 且 计 数 器 每 次 被 清 零 F/F 输 出 20 版 本 (V1.2)

27 反 相 并 输 出 到 /PDO 引 脚 这 个 模 式 可 以 产 生 占 空 比 为 50% 的 脉 冲 输 出 F/F 可 以 由 软 件 初 始 化 并 且 在 复 位 后 初 始 化 为 0 每 次 TC3 中 断 产 生 时 /PDO 输 出 被 触 发 Source clock Up-counter TCR n-1 n 0 1 n-1 n 0 1 n-1 n n F/F /PDO Pin TC3 Interrupt 图 6-7 PDO 模 式 时 序 图 在 脉 宽 调 制 (PWM) 输 出 模 式, 加 计 数 是 以 内 部 时 钟 进 行 的 TCR3 的 内 容 与 加 计 数 器 中 的 内 容 进 行 比 较 并 且 TCR3 的 内 容 应 该 比 1 大 ( 包 括 1) 当 发 生 匹 配 时,F/F 被 触 发 计 数 器 继 续 计 数, 当 计 数 器 溢 出 时,F/F 再 次 被 触 发, 之 后 计 数 器 被 清 零 F/F 输 出 反 相 并 输 出 到 /PWM 引 脚 产 生 一 次 溢 出,TC3 中 断 就 会 产 生 一 次 TCR3 作 为 2 层 转 换 寄 存 器 并 且 即 使 TCR3 超 过 写 入 的 范 围, 只 至 一 个 输 出 周 期 完 成 时, 输 出 才 会 转 换 因 此, 输 出 可 以 连 续 改 变 再 者, 首 先 将 TC3S 设 为 1 可 以 改 变 TRC3 之 后 数 据 被 载 入 到 TCR3 Source Clock Up-counter 0 1 n-1 n n+1 n+2 FE FF 0 n-1 n n+1 n+2 FE FF 0 1 m-1 m TCR3 F/F n/n match overflow n/m match overwrite overflow Shift m/m /PWM TC3 Interrupt 1 period 图 6-8 PWM 模 式 时 序 图 Bank 3 RE TC3D ( 定 时 器 3 数 据 缓 冲 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TC3D7 TC3D6 TC3D5 TC3D4 TC3D3 TC3D2 TC3D1 TC3D0 Bit 7 ~ Bit 0 (TC3D7 ~ TC3D0): 8 位 定 时 器 / 计 数 器 3 数 据 缓 冲 器 Bank 3 RF ( 下 拉 控 制 寄 存 器 1) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit /PD73 /PD72 /PD71 /PD70 Bit 7~ Bit 4: 未 使 用, 始 终 设 置 为 0 Bit 3 (/PD73): 控 制 位 用 于 使 能 P73 引 脚 的 下 拉 0 : 使 能 内 部 下 拉 版 本 (V1.2)

28 1 : 禁 止 内 部 下 拉 Bit 2 (/PD72): 控 制 位 用 于 使 能 P72 引 脚 的 下 拉 Bit 1 (/PD71): 控 制 位 用 于 使 能 P71 引 脚 的 下 拉 Bit 0 (/PD70): 控 制 位 用 于 使 能 P70 引 脚 的 下 拉 RF 寄 存 器 可 读 写 6.2 特 殊 功 能 寄 存 器 A ( 累 加 器 ) 内 部 数 据 传 输 操 作, 或 者 经 常 保 持 指 令 操 作 数 充 当 累 加 器 的 暂 存 功 能, 它 不 是 一 个 可 寻 址 的 寄 存 器 CONT ( 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 INTE /INT TS TE PSTE PST2 PST1 PST0 Bit 7 (INTE): INT 信 号 沿 0 : 在 INT 引 脚 的 上 升 沿 时, 产 生 中 断 1 : 在 INT 引 脚 的 下 降 沿 时, 产 生 中 断 Bit 6 (/INT): 中 断 使 能 标 志 0 : 由 DISI 或 者 硬 件 屏 蔽 中 断 1 : 通 过 ENI/RETI 指 令 使 能 中 断 Bit 5 (TS): TCC 信 号 源 0 : 内 部 指 令 周 期 时 钟 1 : TCC 引 脚 的 改 变 Bit 4 (TE): TCC 信 号 沿 0 : 如 果 TCC 引 脚 发 生 由 低 到 高 的 变 化, 则 加 1 1 : 如 果 TCC 引 脚 发 生 由 高 到 低 的 变 化, 则 加 1 Bit 3 (PSTE): TCC 的 预 分 频 使 能 位 0 : 预 分 频 禁 止 位,TCC 分 频 比 是 1:1 1 : 预 分 频 使 能 位,TCC 分 频 比 由 Bit 2~Bit 0 设 定 Bit 2 ~ Bit 0 (PST 2 ~ PST0): TCC 预 分 频 位 22 版 本 (V1.2)

29 PST2 PST1 PST0 TCC 分 频 比 : : : : : : : :256 CONT 寄 存 器 可 读 写 IOC5 ~ IOC8 (I/O 端 口 控 制 寄 存 器 ) 设 定 为 1 相 应 的 I/O 引 脚 进 入 高 阻 状 态, 而 为 0 时 相 应 的 I/O 口 作 为 输 出 IOC5 IOC6 IOC7 和 IOC8 寄 存 器 可 读 写 IOC9 保 留 的 寄 存 器 IOCA (WDT 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 WDTE EIS - - PSWE PSW2 PSW1 PSW0 Bit 7 (WDTE): 控 制 位 用 于 使 能 看 门 狗 定 时 器 0 : 禁 止 WDT 1 : 使 能 WDT WDTE 可 读 写 Bit 6 (EIS): 控 制 位 用 于 定 义 P60 (INT) 引 脚 功 能 0 : P60, 双 向 I/O 引 脚 1 : INT, 外 部 中 断 引 脚 在 此 情 况 下,P60 的 I/O 控 制 位 (IOC6 的 Bit 0 ) 必 须 设 为 "1" 当 EIS 为 0 时,/INT 的 路 径 被 屏 蔽 当 EIS 为 1 时,/INT 引 脚 的 状 态 也 可 通 过 读 取 Port 6(R6) 的 方 式 来 读 取 EIS 可 读 写 Bits 5~4: 未 使 用, 始 终 设 置 为 0 Bit 3 (PSWE): WDT 的 预 分 频 使 能 位 0 : 预 分 频 禁 止 位,WDT 分 频 比 为 1:1 1 : 预 分 频 使 能 位,WDT 分 频 比 由 Bit 0~Bit 2 来 设 定 Bit 2 ~ Bit 0 (PSW2 ~ PSW0): WDT 预 分 频 位 版 本 (V1.2)

30 PSW2 PSW1 PSW0 WDT 分 频 比 : : : : : : : : IOCB ( 下 拉 控 制 寄 存 器 2) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PD7 /PD6 /PD5 /PD4 /PD3 /PD2 /PD1 /PD0 Bit 7 (/PD7): 控 制 位 用 于 使 能 P63 引 脚 的 下 拉 0 : 使 能 内 部 下 拉 1 : 禁 止 内 部 下 拉 Bit 6 (/PD6): 控 制 位 用 于 使 能 P62 引 脚 的 下 拉 Bit 5 (/PD5): 控 制 位 用 于 使 能 P61 引 脚 的 下 拉 Bit 4 (/PD4): 控 制 位 用 于 使 能 P60 引 脚 的 下 拉 Bit 3 (/PD3): 控 制 位 用 于 使 能 P53 引 脚 的 下 拉 Bit 2 (/PD2): 控 制 位 用 于 使 能 P52 引 脚 的 下 拉 Bit 1 (/PD1): 控 制 位 用 于 使 能 P51 引 脚 的 下 拉 Bit 0 (/PD0): 控 制 位 用 于 使 能 P50 引 脚 的 下 拉 IOCB 寄 存 器 可 读 写 IOCC ( 开 漏 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 OD3 OD2 OD1 OD0 Bits 7 ~ 4: 未 使 用, 始 终 设 置 为 0 Bit 3 (OD3): 控 制 位 用 于 使 能 P63 引 脚 漏 极 开 路 0 : 禁 止 开 漏 输 出 1 : 使 能 开 漏 输 出 Bit 2 (OD2): 控 制 位 用 于 使 能 P62 引 脚 漏 极 开 路 Bit 1 (OD1): 控 制 位 用 于 使 能 P61 引 脚 漏 极 开 路 24 版 本 (V1.2)

31 Bit 0 (OD0): 控 制 位 用 于 使 能 P60 引 脚 漏 极 开 路 IOCC 寄 存 器 可 读 写 IOCD ( 上 拉 控 制 寄 存 器 2) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PH3 /PH2 /PH1 /PH0 Bits 7~4: 未 使 用, 始 终 设 置 为 0 Bit 3 (/PH3): 控 制 位 用 于 使 能 P63 引 脚 的 上 拉 0 : 使 能 内 部 上 拉 1 : 禁 止 内 部 上 拉 Bit 2 (/PH2): 控 制 位 用 于 使 能 P62 引 脚 的 上 拉 Bit 1 (/PH1): 控 制 位 用 于 使 能 P61 引 脚 的 上 拉 Bit 0 (/PH0): 控 制 位 用 于 使 能 P60 引 脚 的 上 拉 IOOD 寄 存 器 可 读 写 IOCE ( 中 断 屏 蔽 寄 存 器 2) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 TCIE3 TCIE1 Bits 7~6: 未 使 用, 始 终 设 置 为 0 Bit 5 (TCIE3): 中 断 使 能 位 0 : 禁 止 TCIF3 中 断 1 : 使 能 TCIF3 中 断 Bit 4: 未 使 用, 始 终 设 置 为 0 Bit 3 (TCIE1): 中 断 使 能 位 0 : 禁 止 TCIF1 中 断 1 : 使 能 TCIF1 中 断 Bits 2~0: 未 使 用, 始 终 设 置 为 IOCF ( 中 断 屏 蔽 寄 存 器 1) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADIE EXIE ICIE TCIE Bit 7: 未 使 用, 始 终 设 置 为 0 Bit 6 (ADIE): ADIF 中 断 使 能 位 0 : 禁 止 ADIF 中 断 1 : 使 能 ADIF 中 断 版 本 (V1.2)

32 当 ADC 转 换 完 成 用 于 进 入 中 断 向 量 或 下 一 条 指 令,ADIE 位 必 须 设 为 使 能 Bits 5 ~ 3: 未 使 用, 始 终 设 置 为 0 Bit 2 (EXIE): EXIF 中 断 使 能 位 0 : 禁 止 EXIF 中 断 1 : 使 能 EXIF 中 断 从 EXINT 开 始 执 行 下 面 的 步 骤 : 首 先 设 置 EXIE, 然 后 设 置 EIS EXINT 内 部 比 较 值 默 认 为 0 然 后 设 置 上 升 沿 和 INT 引 脚 威 高, 因 为 执 行 EXINT 设 置 将 引 起 立 即 的 触 发 信 号 和 生 成 一 个 中 断 Bit 1 (ICIE): ICIF 中 断 使 能 位 0 : 禁 止 ICIF 中 断 1 : 使 能 ICIF 中 断 Bit 0 (TCIE): TCIF 中 断 使 能 位 0 : 禁 止 ICIF 中 断 1 : 使 能 ICIF 中 断 单 个 中 断 使 能 是 通 过 设 定 IOCF 中 其 相 关 的 控 制 位 为 1 来 实 现 的 全 局 中 断 由 ENI 指 令 使 能 和 DISI 指 令 禁 止 IOCF 寄 存 器 可 读 写 26 版 本 (V1.2)

33 6.3 TCC/WDT 和 预 分 频 有 两 个 8 位 的 计 数 器 分 别 作 为 TCC 和 WDT 的 预 分 频 器 CONT 寄 存 器 的 PST0~ PST2 位 用 于 设 置 TCC 的 预 分 频 比 ; 同 样 的,IOCA 寄 存 器 的 PSW0~ PSW 2 位 用 于 设 置 WDT 的 预 分 频 比 每 次 执 行 写 入 TCC 的 指 令, 预 分 频 计 数 器 都 会 被 清 零 同 样,WDT 和 其 预 分 频 比 被 WDTC SLEP 指 令 清 零, 图 6-9 描 述 了 TCC/WDT 的 电 路 结 构 R1(TCC) 是 一 个 8 位 定 时 / 计 数 器 TCC 的 时 钟 源 可 以 是 内 部 时 钟 或 外 部 信 号 输 入 ( 由 TCC 引 脚 输 入, 触 发 沿 可 选 择 ) 如 果 TCC 的 信 号 源 是 来 自 内 部 时 钟, 每 一 Fc 时 钟 TCC 就 加 1( 没 有 预 分 频 器 ) 如 图 6-9,Fc 的 选 择 取 决 于 bank 0 RE6 <TIMERSC> 如 果 TCC 的 信 号 源 是 来 自 外 部 时 钟 输 入, 在 每 一 个 下 降 沿 或 上 升 沿 TCC 加 1 TCC 引 脚 输 入 脉 冲 宽 度 ( 保 持 在 高 或 低 电 平 ) 必 须 大 于 1 个 CLK, 若 进 入 休 眠 TCC 将 停 止 工 作 看 门 狗 定 时 器 是 一 个 独 立 运 行 的 片 内 RC 振 荡 器 即 使 在 其 它 振 荡 器 关 闭 的 情 况 下 ( 也 就 是 休 眠 模 式 下 ),WDT 仍 保 持 运 行 不 管 是 在 正 常 模 式 还 是 在 休 眠 模 式,WDT 定 时 器 溢 出 ( 若 使 能 ) 都 将 使 MCU 复 位 在 正 常 模 式 下, 通 过 软 件 设 置 可 任 意 地 禁 止 和 使 能 WDT 参 考 IOCA 寄 存 器 的 WDTE 位 设 置 在 没 有 WDT 预 分 频 器 情 况 下,WDT 溢 出 时 间 大 约 是 16.5 ms 1 ( 振 荡 器 的 启 动 时 间 ) Fc (Fm/Fs) 0 8 Bit Counter Data Bus TCC Pin TE (CONT) 1 MUX 8 to 1 MUX TCC(R1) TS (CONT) Prescaler TCC overflow interrupt PSTE, PST2~PST0 (CONT) WDT 8 Bit Counter WDTE (IOCA) 8 to 1 MUX Prescaler WDT time out 图 6-9 TCC 和 WDT 方 框 图 PSWE, PSW2~PSW0 (IOCA) 1 VDD=5V, WDT 溢 出 周 期 = 16.5ms ± 5% VDD=3V WDT 溢 出 周 期 = 16.5ms ± 5%. 版 本 (V1.2)

34 6.4 I/O 端 口 I/O 寄 存 器, 端 口 和 8 为 双 向 三 态 I/O 端 口 端 口 6/7 可 由 软 件 设 置 为 内 部 上 拉 此 外, 端 口 6 可 通 过 软 件 设 置 为 漏 极 开 路 输 出 具 有 引 脚 输 入 状 态 改 变 中 断 ( 或 唤 醒 ) 功 能 的 端 口 6 P50~P53 和 P60~P63 以 及 端 口 7 引 脚 可 由 软 件 设 为 下 拉 每 个 I/O 引 脚 都 可 通 过 设 置 相 应 的 I/O 控 制 寄 存 器 (IOC5 ~ IOC8) 定 义 为 输 入 或 输 出 引 脚 I/O 寄 存 器 和 控 制 寄 存 器 都 是 可 读 写 的 端 口 5~ 端 口 8 的 接 口 电 路 如 下 列 图 所 示 : 图 6-10, 6-11 (a), 6-11 (b) 和 图 6-12 PCRD Q P R D _ Q CLK C L PCWR PORT Q _ Q P R C L D CLK PDWR IOD PDRD 0 1 M U X 注 : 下 拉 没 有 展 示 在 该 图 中 图 6-10 I/O 端 口 和 端 口 5,6,7 的 I/O 控 制 寄 存 器 电 路 28 版 本 (V1.2)

35 PCRD Q _ Q P R D CLK C L PCWR INT PORT Q _ Q P R D CLK C L PDWR IOD D P R Q CLK _ C L Q 0 1 M U X PDRD T10 P D R CLK C L Q _ Q INT 注 : 上 ( 下 ) 拉 和 漏 极 开 路 没 有 展 示 在 图 中 图 6-11 (a) I/O 端 口 和 P60(INT) 的 I/O 控 制 寄 存 器 电 路 PCRD Q _ Q P R D CLK C L PCWR P60~P63 PORT Q _ Q P R D CLK C L PDWR IOD 0 1 M U X PDRD TIN D P R CLK C L Q _ Q 注 : 上 ( 下 ) 拉 和 漏 极 开 路 没 有 展 示 在 图 中 图 6-11 (b) I/O 端 口 和 P61~P63, P83 的 I/O 控 制 寄 存 器 电 路 版 本 (V1.2)

36 IOCE.1 D P R CLK C L Q _ Q RE.1 Interrupt T10 T11 D CLK P R C L Q _ Q Q _ Q P R D CLK C L ENI Instruction T17 DISI Instruction /SLEP Interrupt (Wake-up from SLEEP) Next Instruction (Wake-up from SLEEP) 图 6-12 具 有 输 入 改 变 中 断 / 唤 醒 的 端 口 6 的 方 框 图 表 6-1 端 口 6 输 入 改 变 唤 醒 / 中 断 功 能 的 用 法 (I) 唤 醒 输 入 状 态 改 变 (a) 休 眠 前 端 口 6 输 入 状 态 改 变 唤 醒 / 中 断 的 用 法 (II) 中 断 输 入 状 态 改 变 1. 禁 止 WDT 2 ( 小 心 使 用 ) 2. 执 行 "ENI" 1. 读 I/O 端 口 6 (MOV R6,R6) 2. 读 I/O 端 口 6 (MOV R6,R6) 3. 使 能 中 断 ( 设 定 IOCF=1) 3 a. 使 能 中 断 ( 设 定 IOCF=1), 唤 醒 后, 如 果 ENI 打 开 中 断 向 量 (006H) 如 果 DISI 执 行 下 一 条 指 令 3 b. 禁 止 中 断 ( 设 定 IOCF=0). 总 是 执 行 下 一 条 指 令 4. 使 能 唤 醒 位 ( 设 定 RA=6) 5. 执 行 "SLEP" 指 令 (b) 唤 醒 后 1. 如 果 "ENI" 中 断 向 量 (006H) 2. 如 果 "DISI" 下 一 条 指 令 4. 如 果 端 口 6 改 变 ( 中 断 ) 中 断 向 量 (006H) 2 软 件 禁 止 WDT( 看 门 狗 定 时 器 ) 但 应 用 前 必 须 使 能 端 口 6 改 变 唤 醒 功 能 ( 代 码 选 择 寄 存 器 Word 0 第 6 位 (ENWDTB) 设 为 1 ) 30 版 本 (V1.2)

37 6.5 复 位 和 唤 醒 复 位 复 位 可 由 以 下 事 件 触 发 : (1) 上 电 复 位 (2) /RESET 引 脚 输 入 低 (3) WDT 溢 出 ( 若 使 能 ) 在 检 测 到 复 位 后, 器 件 将 保 持 在 复 位 状 态 大 约 18ms 3 ( 一 次 振 荡 器 启 动 时 间 ) 一 旦 产 生 复 位, 以 下 功 能 将 被 执 行 振 荡 器 保 持 运 行, 或 开 始 起 振 程 序 计 数 器 (R2) 全 部 清 "0" 所 有 I/O 引 脚 均 被 配 置 为 输 入 模 式 ( 高 阻 态 ) 看 门 狗 定 时 器 及 其 预 分 频 器 清 零 当 电 源 打 开 时,R3 的 高 3 位 被 清 零 RB RC RD RE 寄 存 器 的 位 恢 复 到 以 前 的 状 态 除 了 第 6 位 (INT 标 志 ),CONT 寄 存 器 的 其 他 位 全 被 设 为 0 上 拉 下 拉 位 元 Bank 0 RF,IOCF 寄 存 器 被 清 零 执 行 SLEP 指 令 后 即 进 入 休 眠 ( 掉 电 ) 模 式 进 入 休 眠 模 式 后, WDT( 若 使 能 ) 清 零 但 仍 保 持 运 行 唤 醒 产 生 后, 在 RC 模 式 下, 唤 醒 时 间 是 16 个 时 钟 控 制 器 可 由 如 下 事 件 唤 醒 : (1) /RESET 引 脚 的 外 部 复 位 输 入 (2) WDT 溢 出 ( 若 使 能 ) (3) 端 口 6 输 入 状 态 改 变 ( 若 使 能 ) (4) 外 部 (P60/INT) 引 脚 改 变 ( 若 EXWE 使 能 ) (5) A/D 转 换 完 成 ( 若 ADWE 使 能 ) 前 两 个 事 件 (1&2) 将 使 EM78F734N 产 生 复 位 R3 寄 存 器 的 T 和 P 标 志 可 用 来 判 定 复 位 ( 唤 醒 ) 源, 事 件 3~5 将 综 合 考 虑 程 序 的 后 续 执 行 和 全 局 中 断 ("ENI" 或 "DISI" 是 否 被 执 行 ) 的 情 况 决 定 控 制 器 在 唤 醒 后 是 否 进 入 到 中 断 向 量 若 在 SLEP 指 令 前 执 行 了 ENI 指 令, 唤 醒 后, 指 令 将 跳 转 到 地 址 0x3, 0x6 0xF, 0x15 或 0X30 处 执 行 如 果 在 SLEP 指 令 前 执 行 了 DISI 3 Vdd = 5V, 建 立 时 间 = 16.5ms ± 5% Vdd = 3V, 建 立 时 间 = 16.5ms ± 5% 版 本 (V1.2)

38 指 令, 唤 醒 后, 指 令 将 从 SLEP 指 令 的 下 一 条 指 令 处 开 始 执 行 整 个 休 眠 模 式 的 唤 醒 时 间 是 150µs, 无 论 哪 个 振 荡 模 式 ( 低 频 晶 振 模 式 除 外 ) 在 低 频 晶 振 模 式 2 下, 唤 醒 时 间 为 500ms 在 进 入 休 眠 模 式 之 前 有 事 件 3 至 6 之 一 或 更 多 可 被 使 能, 但 仅 被 以 下 事 件 之 一 唤 醒 : [a] 若 在 SLEP 之 前 WDT 被 使 能, RE 的 所 有 位 被 禁 止 因 此,MCU 仅 能 由 事 件 1 或 2 唤 醒 详 细 请 参 考 中 断 章 节 6.6 [b] 若 端 口 6 输 入 状 态 改 变 被 用 于 唤 醒 EM78F734N 并 且 RA 寄 存 器 的 ICWE 位 在 SLEP 指 令 之 前 被 使 能, WDT 须 禁 止 因 此, MCU 仅 可 由 事 件 3 唤 醒 在 SLEP 指 令 之 前 下 列 指 令 必 须 执 行 : MOV ; 选 择 WDT 预 分 频 和 禁 止 WDT IOW IOCA WDTC ; 清 WDT 和 预 分 频 MOV R6, R6 ; 读 端 口 6 ENI (or DISI) ; 使 能 ( 或 禁 止 ) 全 局 中 断 MOV ; 使 能 端 口 6 输 入 改 变 唤 醒 位 MOV RA,A MOV ; 使 能 端 口 6 输 入 改 变 中 断 IOW IOCF SLEP ; 休 眠 [c] 若 外 部 (P60/INT) 引 脚 改 变 用 于 唤 醒 EM78F734N 并 且 RA 寄 存 器 的 EXWE 位 在 SLEP 指 令 之 前 被 使 能, WDT 必 须 由 软 件 禁 止 因 此,EM78F734N 仅 可 由 事 件 4 唤 醒 [d] 若 AD 转 换 完 成 用 于 唤 醒 EM78F734N 并 且 RA 寄 存 器 的 ADWE 位 在 SLEP 指 令 之 前 被 使 能,WDT 必 须 由 软 件 禁 止 因 此,EM78F734N 仅 可 由 事 件 5 唤 醒 中 断 操 作 模 式 和 唤 醒 的 总 结 唤 醒 和 中 断 模 式 下 的 所 有 类 型 总 结 如 下 : 控 制 器 可 从 休 眠 模 式 和 空 闲 模 式 中 唤 醒 唤 醒 信 号 如 下 表 所 列 : 32 版 本 (V1.2)

39 唤 醒 信 号 休 眠 模 式 空 闲 模 式 低 速 模 式 正 常 模 式 外 部 中 断 端 口 6 引 脚 改 变 TCC 溢 出 中 断 AD 转 换 完 成 中 断 TC2 中 断 TC3 中 断 如 果 使 能 EXWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 ) + 下 一 条 指 令 如 果 使 能 ICWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 )+ 下 一 条 指 令 x 如 果 使 能 ADWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 )+ 下 一 条 指 令 Fs 和 Fm 不 停 止 x x 如 果 使 能 EXWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 )+ 下 一 条 指 令 如 果 使 能 ICWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 )+ 下 一 条 指 令 唤 醒 + 中 断 ( 如 果 中 断 使 能 ) + 下 一 条 指 令 如 果 使 能 ADWE 位 唤 醒 + 中 断 ( 如 果 中 断 使 能 )+ 下 一 条 指 令 Fs 和 Fm 不 停 止 唤 醒 + 中 断 ( 如 果 中 断 使 能 + 下 一 条 指 令 唤 醒 + 中 断 ( 如 果 中 断 使 能 + 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 Fs 和 Fm 不 停 止 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 WDT 溢 出 复 位 复 位 复 位 复 位 低 电 压 复 位 复 位 复 位 复 位 复 位 唤 醒 后 : 1. 如 果 中 断 始 能 中 断 + 下 一 条 指 令 2. 如 果 中 断 始 能 下 一 条 指 令 寄 存 器 初 始 值 的 总 结 标 记 : x: 未 使 用 P: 复 位 前 的 原 始 值 U: 未 知 或 不 用 管 t : 章 节 下 的 检 测 表 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 中 断 ( 如 果 中 断 使 能 ) 或 下 一 条 指 令 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x05 0x06 0x07 IOC5 IOC6 IOC7 位 名 称 C57 - C55 C54 C53 C52 C51 C50 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 0 P P P P P P 位 名 称 C63 C62 C61 C60 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 位 名 称 C C74 C73 C72 C71 C70 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 0 0 P P P P P 版 本 (V1.2)

40 ( 续 ) 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x08 N/A 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 IOC8 CONT R0 (IAR) R1 (TCC) R2 (PC) R3 (SR) R4 (RSR) P5 (Bank 0) P6 (Bank 0) P7 (Bank 0) 位 名 称 C 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 位 名 称 INTE /INT TS TE PSTE PST2 PST1 PST0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 IAR7 IAR6 IAR5 IAR4 IAR3 IAR2 IAR1 IAR0 上 电 U U U U U U U U /RESET 和 WDT P P P P P P P P 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 TCC7 TCC6 TCC5 TCC4 TCC3 TCC2 TCC1 TCC0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 A7 A6 A5 A4 A3 A2 A1 A0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 T P Z DC C 上 电 U U U /RESET 和 WDT t t P P P 引 脚 改 变 唤 醒 t t P P P 位 名 称 RSR7 RSR6 RSR5 RSR4 RSR3 RSR2 RSR1 RSR0 上 电 U U U U U U U U /RESET 和 WDT P P P P P P P P 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 P57 - P55 P54 P53 P52 P51 P50 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 0 P P P P P P 位 名 称 P63 P62 P61 P60 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 位 名 称 P P74 P73 P72 P71 P70 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 0 0 P P P P P 34 版 本 (V1.2)

41 ( 续 ) 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x08 0X09 0x0A 0X0B 0X0C 0X0D 0X0E 0x0F 0x5 P8 (Bank 0) R9 (Bank 0) RA (Bank 0) RB (ECR) (Bank 0) RC (Bank 0) RD (Bank 0) RE (Bank 0) RF (ISR) (Bank 0) R5 (Bank 1) 位 名 称 P 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 位 名 称 RBit7 RBit6 RBit5 RBit4 RBit3 RBit2 RBit1 RBit0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 - ICWE ADWE EXWE 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 P P P 位 名 称 RD WR EEWE EEDF EEPC 上 电 /RESET 和 WDT P P P P P 引 脚 改 变 唤 醒 P P P P P 位 名 称 - EE_A6 EE_A5 EE_A4 EE_A3 EE_A2 EE_A1 EE_A0 上 电 /RESET 和 WDT 0 P P P P P P P 引 脚 改 变 唤 醒 0 P P P P P P P 位 名 称 EE_D7 EE_D6 EE_D5 EE_D4 EE_D3 EE_D2 EE_D1 EE_D0 上 电 /RESET 和 WDT P P P P P P P P 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 - TIMERSC CPUS IDLE 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 P P P 位 名 称 - ADIF EXIF ICIF TCIF 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 P P P P 位 名 称 TC1AP TC1S TC1M TC1ES TC1MOD TCK1CK2 TC1CK1 TC1CK0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 版 本 (V1.2)

42 ( 续 ) 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x6 0X7 0x8 0x9 0XA 0XF 0x05 0x06 R6 (Bank 1) R7 (Bank 1) R8 (Bank 1) R9 (Bank 1) RA (Bank 1) RF (Bank 1) R5 (Bank 2) R6 (Bank 2) 位 名 称 TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 RCM1 RCM 上 电 /RESET 和 WDT Option RCM1 Option RCM1 Option RCM0 Option RCM 引 脚 改 变 唤 醒 P P 位 名 称 TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 - - TCIF3 - TCIF 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 0 P 0 P 位 名 称 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 36 版 本 (V1.2)

43 ( 续 ) 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x7 0x8 0x9 0x0F 0X06 0XD 0XE 0XF R7 (Bank 2) R8 (Bank 2) R9 (Bank 2) RF (Bank 2) R6 (Bank 3) RD (Bank 3) RE (Bank 3) RF (Bank 3) 位 名 称 PDE - - 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P 0 0 位 名 称 ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 - - IRVS1 IRVS0 ADD3 ADD2 ADD1 ADD0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 0 P P P P P P 位 名 称 /PH73 /PH72 /PH71 /PH70 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 位 名 称 MLB RBit 11 RBit 10 RBit 9 RBit 8 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P 位 名 称 TC3FF1 TC3FF0 TC3S TC3CK2 TC3CK1 TC3CK0 TC3M1 TC3M0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 TC3D7 TC3D6 TC3D5 TC3D4 TC3D3 TC3D2 TC3D1 TC3D0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 /PD73 /PD72 /PD71 /PD70 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 版 本 (V1.2)

44 ( 续 ) 地 址 名 称 复 位 类 型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 0x10~0 x2f IOCA IOCB IOCC IOCD IOCE IOCF R10~ R2F 位 名 称 WDTE EIS - - PSWE PSW2 PSW1 PSW0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P 0 0 P P P P 位 名 称 /PD7 /PD6 /PD5 /PD4 /PD3 /PD2 /PD1 /PD0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P P P P P 位 名 称 OD3 OD2 OD1 OD0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 位 名 称 /PH3 /PH2 /PH1 /PH0 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 P P P P 位 名 称 - - TCIE3 - TCIE 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 0 P 0 P 位 名 称 - ADIE EXIE ICIE TCIE 上 电 /RESET 和 WDT 引 脚 改 变 唤 醒 0 P P P P 位 名 称 R7 R6 R5 R4 R3 R2 R1 R0 上 电 U U U U U U U U /RESET 和 WDT P P P P P P P P 引 脚 改 变 唤 醒 P P P P P P P P 状 态 寄 存 器 的 RST,T 和 P 状 态 复 位 可 由 如 下 事 件 触 发 : 1. 上 电 条 件 2. /RESET 引 脚 信 号 的 一 次 高 - 低 - 高 脉 冲 3. 看 门 狗 定 时 器 溢 出 38 版 本 (V1.2)

45 第 一 个 表 所 示 T 和 P 的 值 可 用 于 判 定 处 理 器 是 如 何 唤 醒 的 第 2 个 表 显 示 了 可 能 会 影 响 T 和 P 状 态 的 事 件 复 位 后 RST, T 和 P 的 值 复 位 类 型 T P 上 电 1 1 操 作 模 式 下 /RESET 引 脚 脉 冲 *P *P 休 眠 模 式 下 /RESET 引 脚 脉 冲 触 发 唤 醒 1 0 操 作 模 式 下 的 WDT 溢 出 0 *P 休 眠 模 式 下 WDT 唤 醒 0 0 休 眠 模 式 下 引 脚 状 态 改 变 唤 醒 1 0 *P: 复 位 前 的 值 受 事 件 影 响 后 的 T 和 P 状 态 事 件 T P 上 电 1 1 WDTC 指 令 1 1 WDT 时 间 溢 出 0 *P SLEP 指 令 1 0 休 眠 模 式 下 引 脚 状 态 改 变 唤 醒 1 0 *P: 复 位 前 的 值 VDD Oscillator D CLK Q CLK Power-On Reset CLR Low Voltage Reset Setup time WDTE WDT WDT Timeout Reset /RESET 图 6-13 控 制 器 复 位 方 框 图 版 本 (V1.2)

46 6.6 中 断 EM78F734N 有 8 个 中 断 (4 个 外 部,4 个 内 部 ) 如 下 表 所 列 : 中 断 源 使 能 条 件 中 断 标 志 中 断 向 量 优 先 级 内 部 / 外 部 复 位 高 0 外 部 INT ENI + EXIE=1 EXIF 外 部 端 口 6 引 脚 改 变 ENI + ICIE=1 ICIF 内 部 TCC ENI + TCIE=1 TCIF 内 部 TC1 ENI + TCIE1=1 TCIF 内 部 TC3 ENI + TCIE3=1 TCIF 内 部 AD ENI + ADIE=1 ADIF RF 是 中 断 状 态 寄 存 器, 它 的 相 关 标 志 位 记 录 相 应 中 断 请 求 IOCF 是 中 断 屏 蔽 寄 存 器 全 局 中 断 可 由 ENI 指 令 使 能, 由 DISI 指 令 禁 止 当 某 个 中 断 产 生, 下 一 条 指 令 将 跳 转 到 各 相 应 中 断 向 量 地 址 中 断 标 志 位 在 离 开 中 断 服 务 子 程 序 和 使 能 中 断 前 必 须 由 指 令 清 零 以 避 免 中 断 嵌 套 产 生 中 断 后, 不 论 其 中 断 屏 蔽 位 状 态 或 ENI 是 否 被 执 行, 中 断 状 态 寄 存 器 (RF) 的 标 志 (ICIF 除 外 ) 均 会 置 位 RETI 指 令 结 束 中 断 服 务 子 程 序 并 且 使 能 全 局 中 断 ( 等 同 执 行 ENI) 外 部 中 断 引 脚 配 备 有 数 字 噪 声 抑 制 电 路 ( 输 入 脉 冲 低 于 8 个 系 统 时 钟 周 期 被 当 作 噪 声 而 滤 除 ) 当 外 部 中 断 ( 若 使 能 ) 引 脚 脉 冲 ( 下 降 沿 ) 触 发 产 生 一 个 中 断, 下 一 条 指 令 将 跳 转 到 003H 处 执 行 在 执 行 中 断 服 务 子 程 序 前,ACC,R3 和 R4 的 值 将 会 由 硬 件 保 存 如 果 有 另 外 一 个 中 断 产 生,ACC,R3 和 R4 寄 存 器 将 由 新 中 断 取 代 中 断 服 务 子 程 序 结 束 后,ACC,R3 和 R4 将 被 还 原 VCC /IRQn D PR CLK CL RF Q _ Q RFRD IRQn IRQm ENI/DISI INT IOCF Q _ Q PR D CLK CL IOCFWR IOD /RESET IOCFRD RFWR 图 6-14 中 断 输 入 电 路 40 版 本 (V1.2)

47 Interrupt Sources ENI/DISI ACC R3 R4 Interrupt occurs RETI Stack ACC Stack R3 Stack R4 图 6-15 中 断 备 份 方 框 图 版 本 (V1.2)

48 6.7 数 据 EEPROM 整 个 Vdd 范 围 内, 正 常 操 作 下, 数 据 EEPROM 是 可 读 写 的 数 据 EEPROM 的 操 作 是 以 单 字 节 为 基 准 的 写 操 作 使 得 对 分 配 的 字 节 产 生 擦 - 写 周 期 数 据 EEPROM 存 储 器 提 供 的 擦 除 和 写 周 期 长 擦 除 后 自 动 写 入 一 个 字 节 且 写 入 新 值 数 据 EEPROM 控 制 寄 存 器 RB (EEPROM 控 制 寄 存 器 ) EECR (EEPROM 控 制 寄 存 器 ) 控 制 寄 存 器 用 于 配 置 和 初 始 化 控 制 寄 存 器 状 态 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RD WR EEWE EEDF EEPC Bit 7 (RD): 读 控 制 寄 存 器 0 : 不 执 行 EEPROM 读 1 : 读 EEPROM 中 的 内 容,(RD 可 由 软 件 置 位, 读 指 令 完 成 后 RD 由 硬 件 清 零 ) Bit 6 (WR): 写 控 制 寄 存 器 0 : EEPROM 的 写 周 期 完 成 1 : 初 始 化 写 周 期,(WR 可 由 软 件 置 位, 写 指 令 完 成 后 WR 由 硬 件 清 零 ) Bit 5 (EEWE): EEPROM 写 使 能 位 0 : 禁 止 EEPROM 的 写 操 作 1 : 允 许 EEPROM 写 周 期 Bit 4 (EEDF): EEPROM 检 测 标 志 0 : 写 周 期 完 成 1 : 写 周 期 未 完 成 Bit 3 (EEPC): EEPROM 掉 电 控 制 位 0 : 关 闭 EEPROM 1 : 运 行 EEPROM Bits 2 ~ 0: 未 使 用, 始 终 置 为 RC (128 字 节 EEPROM 地 址 ) 当 存 取 EEPROM 数 据 寄 存 器 时,RC(128 字 节 EEPROM 地 址 寄 存 器 ) 保 持 地 址 被 存 取 根 据 操 作,RD(128 字 节 EEPROM 数 据 寄 存 器 ) 保 持 数 据 在 RC 地 址 中 被 写 入, 或 读 出 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - EE_A6 EE_A5 EE_A4 EE_A3 EE_A2 EE_A1 EE_A0 Bit 7: 未 使 用, 始 终 置 为 0 42 版 本 (V1.2)

49 Bits 6 ~ 0: 128 字 节 EEPROM 地 址 RD (256 字 节 EEPROM 数 据 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 EE_D7 EE_D6 EE_D5 EE_D4 EE_D3 EE_D2 EE_D1 EE_D0 Bits 7 ~ 0: 128 字 节 EEPROM 数 据 编 程 步 骤 / 例 程 展 示 编 程 步 骤 从 EEPROM 中 读 取 数 据 的 步 骤 如 下 : Step 1 设 定 RB 中 EEPC 位 为 1 以 使 能 EEPROM 电 源 Step 2 写 入 RC 的 地 址 (128 字 节 EEPROM 地 址 ) 1. (a) 设 定 RB 中 EEWE 位 为 1, 如 果 写 功 能 使 能 (b) 往 RD(256 字 节 EEPROM 数 据 ) 中 写 入 8 位 编 程 的 数 据 值 (c) 设 定 RB.WR 位 为 1, 然 后 执 行 写 功 能 2. 设 定 RB.READ 位 为 1, 之 后 执 行 读 功 能 Step 3 等 待 RB.EEDF 或 RB.WR 被 清 零 Step 4 准 备 下 一 次 转 换, 根 据 需 要 跳 转 到 步 骤 2 Step 5 如 果 想 降 低 功 耗, 确 保 RB.EEPC 被 清 零 后 EEPROM 数 据 不 可 用 示 例 程 序 ; 定 义 控 制 寄 存 器 和 向 EEPROM 中 写 入 数 据 RC == 0x0C RB == 0x0B RD == 0x0D Read == 0x07 WR == 0x06 EEWE == 0x05 EEDF == 0x04 EEPC == 0x03 BS RB, EEPC MOV A,@0x0A MOV RC,A BS RB, EEWE MOV A,@0x55 MOV RD,A BS RB,WR JBC RB,EEDF JMP $-1 ; EEPROM 上 电 ; 从 EEPROM 中 分 配 地 址 ; 使 能 EEPROM 写 功 能 ; 设 定 EEPROM 的 数 据 ; 写 入 EEPROM 的 值 ; 检 测 EEPROM 位 是 否 完 成 操 作 版 本 (V1.2)

50 6.8 模 数 转 换 器 (ADC) 模 数 电 路 由 9 位 模 拟 多 路 选 择 器, 三 个 控 制 寄 存 器 (AISR/R5 (Bank 2), ADCON/R6 (Bank 2), ADOC/R7 (Bank 2), 两 个 数 据 寄 存 器 (ADDH, ADDL/R8, R9) 和 具 有 12 位 精 度 的 ADC 组 成 模 拟 参 考 电 压 (Vref) 和 模 拟 地 分 别 通 过 输 入 引 脚 连 接 ADC 的 功 能 框 图 如 下 所 示 ADC 模 块 使 用 逐 次 比 较 将 未 知 的 模 拟 输 入 信 号 转 换 成 一 个 数 字 值 结 果 被 载 入 到 ADDH 和 ADDL 通 过 ADCON 寄 存 器 的 ADIS2, ADIS1 和 ADIS0 位 可 以 来 选 择 多 路 模 拟 选 择 器 的 输 入 通 道 1/2VDD ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADC1 ADC0 9-1 Analog Switch Fsc o 4-1 MUX ADC ( successive approximation ) Vref Power-Down Start to Convert 7 ~ ADDH ADDL AISR ADCON ADCON RF ADCON DATA BUS 图 6-16 模 数 转 换 的 功 能 结 构 框 图 ADC 控 制 寄 存 器 (AISR/R5, ADCON/R6, ADOC/R7) Bank 2 R5 AISR (ADC 输 入 选 择 寄 存 器 ) AISR 寄 存 器 将 ADC 引 脚 定 义 为 模 拟 输 入 或 数 字 I/O 口 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 Bit 7 (ADE7): P57 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC7, P57 作 为 I/O 引 脚 功 能 1 : 使 能 ADC7 功 能 作 为 模 拟 输 入 引 脚 Bit 6 (ADE6): P74 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC6, P74 作 为 I/O 引 脚 功 能 1 : 使 能 ADC6 功 能 作 为 模 拟 输 入 引 脚 Bit 5 (ADE5): P77 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC5, P77 作 为 I/O 引 脚 功 能 1 : 使 能 ADC5 功 能 作 为 模 拟 输 入 引 脚 Bit 4 (ADE4): P73 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC4, P73 作 为 I/O 引 脚 功 能 1 : 使 能 ADC4 功 能 作 为 模 拟 输 入 引 脚 44 版 本 (V1.2)

51 Bit 3 (ADE3): P63 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC3, P63 作 为 I/O 引 脚 功 能 1 : 使 能 ADC3 功 能 作 为 模 拟 输 入 引 脚 Bit 2 (ADE2): P62 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC2, P62 作 为 I/O 引 脚 功 能 1 : 使 能 ADC2 功 能 作 为 模 拟 输 入 引 脚 Bit 1 (ADE1): P61 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC1, P61 作 为 I/O 引 脚 功 能 1 : 使 能 ADC1 功 能 作 为 模 拟 输 入 引 脚 Bit 0 (ADE0): P60 引 脚 的 AD 转 换 器 使 能 位 0 : 禁 止 ADC0, P57 作 为 I/O 引 脚 功 能 1 : 使 能 ADC0 功 能 作 为 模 拟 输 入 引 脚 下 表 列 出 了 P60/AD0//INT 的 优 先 级 P60/ADC0/INT 引 脚 优 先 级 高 中 低 INT AD1 P Bank 2 R6 ADCON (A/D 控 制 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 Bit 7 (VREFS): ADC 的 Vref 输 入 源 0 : ADC 的 Vref 连 接 到 内 部 参 考 端, 它 可 通 过 选 择 Bank 2 R9<5,4> ( 默 认 值 ) 和 P50/VREF 引 脚 来 执 行 P50 的 功 能 1 : ADC 的 Vref 连 接 到 P50/VREF Bit 6 ~ Bit 5 (CKR1 ~ CKR0): ADC 振 荡 时 钟 频 率 的 预 分 频 CKR1/CKR0 操 作 模 式 最 大 操 作 频 率 00 F OSC/4 4 MHz 01 F OSC 1 MHz 10 F OSC/16 8 MHz 11 F OSC/2 1 MHz Bit 4 (ADRUN): ADC 开 始 运 行 Bit 3 (ADPD): ADC 掉 电 模 式 0 : AD 转 换 完 成 复 位 该 位 不 可 由 软 件 复 位 1 : A/D 转 换 开 始 该 位 可 由 软 件 设 定 0 : 即 使 CPU 正 在 运 行, 也 关 闭 参 考 电 阻 以 降 低 功 耗 1 : ADC 运 行 版 本 (V1.2)

52 Bits 2~0 (ADIS2~ADIS0): AD 输 入 选 择 位 ADIS2 ADIS1 ADIS0 AD 输 入 引 脚 AD AD AD AD AD AD AD AD Bank 2 R7 ADOC (A/D 失 偿 校 正 寄 存 器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit PDE 保 留 保 留 Bits 7~3: 未 使 用, 始 终 设 置 为 0 Bit 2 (PDE): 1/2 VDD 电 源 检 测 使 能 位 0: 禁 止 电 源 检 测 试 ( 默 认 ) 1: 使 能 电 源 检 测 PDE ADIS2 ADIS1 ADIS0 AD 输 入 选 择 1 x x x 1/2VDD 0 ADx Bits 1~0: 保 留, 始 终 设 置 为 ADC 数 据 缓 冲 器 (ADDH, ADDL/R8, R9) 当 A/D 转 换 完 成, 结 果 被 载 入 到 ADDH,ADDL 中 ADRUN 清 零,ADIF 置 位 A/D 抽 样 时 序 逐 次 逼 近 式 AD 转 换 器 的 精 确 性 线 性 速 度 由 ADC 的 特 性 决 定 电 源 阻 抗 和 内 部 采 样 阻 抗 直 接 影 响 采 样 电 路 中 电 容 的 充 电 时 间 应 用 程 序 控 制 采 样 时 间 长 短 以 满 足 精 度 需 要 一 般 来 说, 对 于 每 千 欧 模 拟 输 入 阻 抗, 程 序 应 等 侍 2 µs, 对 于 低 阻 源 至 少 等 待 2 µs 建 议 外 部 AD 电 路 的 输 入 阻 抗 的 最 大 值 为 10K,VDD =5V 模 拟 输 入 通 道 选 定 后, 在 A/D 转 换 可 以 开 始 之 前 这 个 采 样 时 间 应 先 满 足 RCM[1:0]* 频 率 (MHz) 抽 样 和 保 持 时 间 x T AD x T AD x T AD k 2 x T AD * 当 使 用 XT,LXT1, HXT1,HXT2 模 式 时, 也 可 以 通 过 修 改 代 码 选 择 字 1 中 RCM[1:0] 来 设 定 采 样 保 持 时 间 46 版 本 (V1.2)

53 6.8.7 A/D 转 换 时 间 CKR0 和 CKR1 依 照 指 令 周 期 来 选 择 转 换 时 间 (Tct) 在 不 影 响 A/D 转 换 精 度 的 条 件 下, 这 允 许 MCU 以 最 高 频 率 运 行 对 于 EM78F734N, 每 位 转 换 时 间 约 为 1 µs 下 表 列 出 了 Tct 与 最 高 工 作 频 率 的 关 系 Tct vs. 最 高 工 作 频 率 CKR0: CKR1 工 作 模 式 最 高 操 作 频 率 每 位 的 最 大 转 换 率 最 大 转 换 率 (12 位 ) 00 Fosc/4 4 MHz 1 MHz (1 µs) (12+8)*1µs=20 s(50khz) 01 Fosc 1 MHz 1 MHz (1µs) (12+4)*1µs=16 s(62.5khz) 10 Fosc/16 8 MHz 0.5 MHz (2 µs) (12+12)*2µs=48 s(20.8khz) 11 Fosc/2 1 MHz 0.5 MHz (2 µs) (12+4)*2µs=32 s(31.25khz) 注 意 不 作 为 模 拟 输 入 的 引 脚 可 作 为 通 用 输 入 输 出 引 脚 转 换 过 程 中, 为 了 保 持 所 有 引 脚 的 连 续 性 则 不 会 执 行 输 出 指 令 A/D 工 作 在 休 眠 模 式 下 为 了 获 得 更 精 确 的 ADC 值 和 减 小 功 耗, 而 A/D 转 换 仍 然 工 作 在 休 眠 模 式 下 当 执 行 了 SLEP 指 令, 除 振 荡 器, TCC, TC1, TC3, 和 A/D 转 换 外 MCU 所 有 操 作 都 会 停 止 AD 转 换 被 认 为 完 成, 当 : 1 寄 存 器 R6 的 ADRUN 位 被 清 0 2 从 A/D 转 换 中 唤 醒 后 仍 然 工 作 在 休 眠 模 式 当 转 换 完 成 后, 其 结 果 载 入 到 ADDTAT,ADOC 如 果 ADWE 使 能, 单 片 机 将 被 唤 醒 否 则, 不 管 ADPD 位 的 状 态 是 什 么,A/D 转 换 都 将 被 关 闭 编 程 步 骤 / 思 考 编 程 步 骤 从 ADC 中 获 取 数 据 的 步 骤 如 下 : 1. 往 寄 存 器 R5 (AISR) 中 写 入 8 位 (ADE7~ ADE0) 以 定 义 R6 的 特 性 : 数 字 I/O, 模 拟 通 道 和 电 压 参 考 引 脚 2. 往 寄 存 器 R6/ADCON 中 写 入 数 数 据 以 配 置 AD 模 块 : a. 选 择 A/D 输 入 通 道 ( ADIS1 ~ ADIS0 ). b. 定 义 A/D 转 换 时 钟 频 率 ( CKR1 ~ CKR0 ). c. 选 择 ADC 的 VREFS 的 输 入 源 d. 设 定 ADPD 位 为 1, 开 始 抽 样 3. 如 果 唤 醒 功 能 使 能, 则 置 位 ADWE 位 版 本 (V1.2)

54 4. 如 果 中 断 功 能 使 能, 则 置 位 ADIE 位 5. 执 行 ENI 指 令, 如 果 中 断 使 能 6. 设 定 ADRUN 位 为 1 7. 当 ADRUN 位 被 清 0 时, 等 候 唤 醒 8. 读 ADDATA, ADOC 转 换 数 据 寄 存 器 9. 当 A/D 中 断 产 生 时, 清 中 断 标 志 位 10. 为 了 下 一 次 转 换, 根 据 需 要 重 复 步 骤 1 或 步 骤 2 在 下 一 次 获 取 开 始 前 至 少 要 2 个 Tct 注 意 为 了 获 取 精 确 的 值, 在 AD 转 换 过 程 中 应 避 免 任 何 I/O 引 脚 上 的 数 据 转 移 示 例 程 序 ; 定 义 通 用 寄 存 器 R_0 == 0 PSW == 3 PORT5 == 5 PORT6 == 6 RE== 0XE RF== 0XF ; 间 接 地 址 寄 存 器 ; 状 态 寄 存 器 ; 唤 醒 控 制 寄 存 器 ; 中 断 状 态 寄 存 器 ; 定 义 控 制 寄 存 器 IOC50 == 0X5 IOC60 == 0X6 C_INT== 0XF ; 端 口 5 的 控 制 寄 存 器 ; 端 口 6 的 控 制 寄 存 器 ; 中 断 控 制 寄 存 器 ; ADC 控 制 寄 存 器 ADDATA == 0x8 ; ADC 的 转 换 结 果 AISR == 0x08 ; ADC 输 出 选 择 寄 存 器 ADCON == 0x6 ; VREFS CKR1 CKR0 ADRUN ADPD ADIS1 ADIS0 ; 定 义 位 ; 在 ADCON 中 ADRUN == 0x4 ; 该 位 置 位,ADC 执 行 ADPD == 0x3 ; ADC 的 电 源 模 式 ; 开 始 程 序 ORG 0 JMP INITIAL ORG 0x30 ( 用 户 程 序 ) CLR RF BS ADCON, ADRUN RETI ; 开 始 地 址 ; 中 断 向 量 ; 清 ADIF 位 ; 如 果 有 必 要, 开 始 执 行 下 一 次 AD 转 换 INITIAL: 48 版 本 (V1.2)

55 MOV ; 定 义 P60 作 为 模 拟 输 入 MOV AISR, A MOV ; 选 择 P60 作 为 模 拟 输 入 通 道 并 给 AD 上 电 MOV ADCON, A ; 定 义 P60 作 为 输 入 引 脚 并 设 定 时 钟 率 为 fosc/16 En_ADC: MOV ; 定 义 P60 作 为 输 入 引 脚 并 且 其 他 引 脚 独 立 使 用 IOW PORT6 MOV ; 根 据 应 用 使 能 ADC, X 的 ADWE 唤 醒 功 能 MOV RE, A MOV ; 根 据 应 用 使 能 ADC, X 的 ADIE 中 断 功 能 IOW C_INT ENI ; 使 能 中 断 功 能 BS ADCON, ADRUN ; 开 始 运 行 ADC ; 如 果 中 断 功 能 使 能, 以 下 三 条 指 令 会 被 忽 略 POLLING: JBC ADCON, ADRUN JMP POLLING ( 用 户 程 序 ) ; 持 续 检 测 ADRUN 位 ; 当 AD 转 换 完 成 后,ADRUN 位 会 被 复 位 版 本 (V1.2)

56 6.9 定 时 器 / 计 数 器 1 TC1ES rising edge detector falling TC1M inhibit capture control TC1 interrupt TC1 pin M fc/2 12 fc/2 10 fc/2 7 MUX TC1S 8 or16 bit up counter overflow TC1CK TC1CAP Comparator 2 capture capture TC1CR TC1DB TC1DA TC1MOD TC2DB TC2DA 图 6-17 定 时 器 / 寄 数 器 1 配 置 在 定 时 器 模 式 下, 使 用 内 部 时 钟 加 计 数 当 加 计 数 器 中 的 值 等 于 TC1DA 时, 则 中 断 产 生 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 可 通 过 置 TC1CAP 位 为 1 和 捕 获 后 TC1CAP 位 自 动 被 清 零 将 加 计 数 器 的 当 前 内 容 装 载 到 TC1DB 中 通 过 设 定 TC1MOD 位 为 1, 定 时 器 将 工 作 在 16 位 模 式 下 在 计 数 器 模 式 下, 使 用 外 部 时 钟 输 入 引 脚 (TC1 引 脚 ) 并 由 TC1ES 选 择 上 升 沿 或 下 降 沿 来 执 行 加 计 数, 但 上 升 沿 和 下 降 沿 均 不 可 用 当 加 计 数 器 中 的 内 容 与 TC1DA 中 的 值 相 等 时, 则 中 断 产 生, 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 可 通 过 置 TC1CAP 位 为 1 和 捕 获 后 TC1CAP 位 自 动 被 清 零 将 加 计 数 器 的 当 前 内 容 装 载 到 TC1DB 中 通 过 设 定 TC1MOD 位 为 1, 计 数 器 将 工 作 在 16 位 模 式 下 在 捕 获 模 式 下,TC1 输 入 引 脚 的 脉 宽 周 期 和 占 空 比 在 这 种 模 式 下 被 测 量, 这 种 模 式 还 可 以 用 来 解 码 遥 控 信 号 计 数 器 通 过 内 部 时 钟 自 由 运 行 在 TC1 引 脚 输 入 信 号 的 上 升 沿 ( 下 降 沿 ) 的 时 候, 计 数 器 的 内 容 被 载 入 到 TC1DA 寄 存 器 中, 然 后 计 数 器 清 零 并 产 生 中 断 在 TC1 引 脚 输 入 信 号 的 下 降 沿 ( 上 升 沿 ) 的 时 候, 计 数 器 的 内 容 被 载 入 到 TC1DB 寄 存 器 中 在 TC1 引 脚 输 入 信 号 的 下 一 个 上 升 沿 的 时 候, 计 数 器 仍 然 计 数, 计 数 器 中 的 内 容 被 载 入 到 TC1DA 中, 计 数 器 清 零 且 中 断 再 次 产 生 如 果 在 检 测 到 边 沿 之 前 发 生 溢 出, FFH 被 载 入 到 TC1DA 中, 并 且 溢 出 中 断 产 生 在 中 断 处 理 过 程 当 中, 通 过 检 测 TC1DA 中 的 值 是 否 为 FFH 来 决 定 是 否 有 溢 出 在 中 断 ( 捕 获 TC1DA 或 溢 出 检 测 ) 产 生 之 后, 捕 获 和 溢 出 检 测 则 被 中 止 直 至 TC1DA 中 的 值 被 读 出 通 过 设 定 TC1MOD 位 为 1, 捕 获 模 式 将 工 作 在 16 位 方 式 下 50 版 本 (V1.2)

57 Clock source Up-counter K-2 K-1 K 0 1 m-1 m m+1 n-1 n FE FF TC1 pin input TC1DA TC1DB TC1 interrupt Reading TC1DA K n FF (overflow) m FE capture capture overflow 图 6-18 (a) 8 位 捕 获 模 式 的 时 序 图 Clock source Up-counter K-2 K-1 K 0 1 m-1 m m+1 n-1 n FFFE FFFF TC1 pin input TC2DA,TC1DA TC2DB,TC1DB TC1 interrupt Reading TC1DA K n FFFF (overflow) m FFFE capture capture overflow 图 6-18 (b) 16 位 捕 获 模 式 的 时 序 图 版 本 (V1.2)

58 6.10 定 时 器 / 计 数 器 3 定 时 器 模 式 图 6-19 定 时 器 / 计 数 器 3 模 式 配 置 在 定 时 器 模 式 下, 内 部 时 钟 ( 上 升 沿 触 发 ) 进 行 加 计 数 当 加 计 数 器 中 的 值 与 TCR3 匹 配 时, 则 中 断 产 生 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 计 数 器 模 式 在 计 数 器 模 式 下, 使 用 外 部 时 钟 输 入 引 脚 (TC3 引 脚 ) 并 由 TC1ES 选 择 上 升 沿 或 下 降 沿 来 进 行 加 计 数, 但 上 升 沿 和 下 降 沿 均 不 可 用 当 加 计 数 器 中 的 内 容 与 TCR3 匹 配 时, 则 中 断 产 生, 并 且 计 数 器 清 零 计 数 器 清 零 之 后 重 新 加 计 数 可 编 程 分 频 输 出 (PDO) 模 式 在 可 编 程 分 频 输 出 (PDO) 模 式, 加 计 数 是 以 内 部 时 钟 进 行 的 TCR3 中 的 内 容 与 加 计 数 器 的 中 的 值 进 行 比 较 当 发 现 匹 配 时,F/F 输 出 被 触 发 并 且 计 数 器 每 次 被 清 零 F/F 输 出 反 相 并 输 出 到 /PDO 引 脚 此 模 式 可 以 产 生 占 空 比 为 50% 的 脉 冲 输 出 F/F 可 由 程 序 初 始 化 并 且 在 复 位 后 初 始 化 为 0 每 次 TC3 中 断 产 生 时 /PDO 输 出 被 触 发 Clock Source Up-counter n-1 n 0 1 n-1 n 0 1 n-1 n TCR3 n F/F /PDO Pin TC3 Interrupt 图 6-20 PDO 模 式 时 序 图 52 版 本 (V1.2)

59 脉 宽 调 制 (PWM) 输 出 模 式 在 脉 宽 调 制 (PWM) 输 出 模 式, 加 计 数 是 以 内 部 时 钟 进 行 的 TCR3 的 内 容 与 加 计 数 器 中 的 内 容 进 行 比 较 当 发 现 匹 配 时,F/F 被 触 发 计 数 器 继 续 计 数, 当 计 数 器 溢 出 时, F/F 再 次 被 触 发, 之 后 计 数 器 被 清 零 F/F 输 出 反 相 并 输 出 到 /PWM 引 脚 产 生 一 次 溢 出, TC3 中 断 就 会 产 生 一 次 TCR3 作 为 2 层 转 换 寄 存 器 并 且 即 使 TCR3 超 过 写 入 的 范 围, 只 至 一 个 输 出 周 期 完 成 时, 输 出 才 会 转 换 因 此, 输 出 可 以 连 续 改 变 再 者, 首 先 将 TC3S 设 为 1 可 以 改 变 TRC3, 之 后 数 据 被 载 入 到 TCR3 Source Clock Up-counter 0 1 n-1 n n+1 n+2 FE FF 0 n-1 n n+1 n+2 FE FF 0 1 m -1 m TC R3 F/F n/n m atch overflow overwrite n/m m /m m atch overflow Shift /PW M TC3 Interrupt 1 period 图 6-21 PWM 模 式 时 序 图 版 本 (V1.2)

60 6.11 振 荡 器 振 荡 模 式 MCU 可 运 行 在 四 种 不 同 的 振 荡 模 式 下 (Fm), 即 内 部 RC 振 荡 模 式 (IRC), 高 频 振 荡 模 式 (HXT), 低 频 振 荡 模 式 (LXT) 可 通 过 编 程 设 置 代 码 选 项 寄 存 器 中 的 OSC2 OSC1 OSC0 来 选 择 这 些 模 式 中 的 一 种 下 表 描 述 了 这 四 种 模 式 是 如 何 定 义 的 由 OSC2 ~ OSC0 来 定 义 振 荡 模 式 模 式 OSC2 OSC1 OSC0 XT ( 晶 振 模 式 ) HXT1 ( 高 频 晶 振 1 振 荡 模 式 ) LXT1 ( 低 频 晶 振 1 振 荡 模 式 ) 预 留 IRC 模 式,OSCO(P54) 作 为 I/O 引 脚 IRC 模 式,OSCO(P54) 作 为 RCOUT 引 脚 HXT2 ( 高 频 晶 振 2 振 荡 模 式 ) 保 留 HXT1 模 式 的 频 率 范 围 是 12 MHz ~ 6 MHz 2 XT 模 式 的 频 率 范 围 是 6 MHz ~ 1 MHz. 3 LXT1 模 式 的 频 率 范 围 是 1 MHz ~ 100kHz 4 HXT2 模 式 的 频 率 范 围 是 20 MHz ~ 12 MHz 在 LXT, XT, HXT 模 式 下,OSCI 和 OSCO 被 实 现 他 们 不 能 用 作 普 通 I/O 引 脚 在 IRC 模 式 下,P55 用 作 普 通 I/O 引 脚 由 不 同 的 VDD, 晶 体 / 谐 振 器 的 最 大 操 作 频 率 如 下 表 所 示 最 快 操 作 速 度 的 汇 总 条 件 VDD 最 大 Fxt. (MHz) 具 有 两 个 时 钟 的 两 个 周 期 晶 体 振 荡 器 / 陶 瓷 谐 振 器 ( 晶 体 ) EM78F734N 可 由 经 过 OSCI 引 脚 的 外 部 时 钟 信 号 驱 动, 如 下 所 示 OSCI Ext. Clock OSCO 图 6-22 外 部 时 钟 输 入 电 路 54 版 本 (V1.2)

61 在 大 多 数 应 用 中,OSCI 和 OSCO 引 脚 连 接 一 个 晶 体 或 陶 瓷 谐 振 器 以 产 生 振 荡 下 图 描 绘 了 这 样 的 电 路,HXT 模 式 和 LXT 模 式 都 是 以 此 种 方 式 产 生 振 荡 OSCI C1 Crystal OSCO RS C2 图 6-23 晶 体 / 谐 振 器 电 路 下 表 提 供 C1 和 C2 的 推 荐 值 由 于 每 个 谐 振 器 都 有 其 各 自 的 属 性, 用 户 应 参 考 其 规 格 书 以 选 择 合 适 的 C1 和 C2 对 于 切 片 型 晶 体 或 低 频 模 式, 可 能 需 要 串 接 一 个 电 阻 RS 晶 体 振 荡 器 或 陶 瓷 谐 振 器 匹 配 电 容 选 择 指 南 振 荡 类 型 振 荡 模 式 频 率 C1(pF) C2(pF) 陶 瓷 振 荡 器 LXT1 (100K~1MHz) XT (1M~6MHz) 100kHz 60pF 60pF 200KHz 60pF 60pF 455KHz 40pF 40pF 1MHz 30pF 30pF 1.0 MHz 30pF 30pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 100kHz 60pF 60pF LXT1 (100K~1MHz) 200KHz 60pF 60pF 455KHz 40pF 40pF 晶 体 振 荡 器 XT (1~6MHz) HXT1 (6~12MHz) HXT2 (12~20MHz) 1MHz 30pF 30pF 1.0 MHz 30pF 30pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 6.0 MHz 30pF 30pF 6.0 MHz 30pF 30pF 8.0 MHz 20pF 20pF 12.0 MHz 30pF 30pF 12.0 MHz 30pF 30pF 16.0 MHz 20pF 20pF 版 本 (V1.2)

62 内 部 RC 振 荡 模 式 EM78F734N 有 一 个 通 用 的 内 部 RC 模 式, 默 认 频 率 是 4MHz 当 COBS =0 时, 内 部 RC 振 荡 模 式 的 其 他 频 率 (455kHz, 1 MHz 和 8 MHz) 可 由 代 码 选 项 RCM1 和 RCM0 设 定 或 者 当 COBS=1 时, 由 Bank 1 R8 的 第 7,6 位 来 设 定 四 个 主 频 段 的 频 率 可 通 过 编 程 由 代 码 选 项 (Word 1) 位 : C6~C0 位 来 校 准 内 部 RC 频 率 偏 移 率 (Ta=25 C, VDD=5V±5%, VSS=0V) 内 部 RC 温 度 (-40 C~85 C) 电 压 (2.2V~5.5V) 偏 移 率 过 程 合 计 455KHz ± 2% ± 3.5% ± 1% ± 6.5% 1 MHz ± 2% ± 3.5% ± 1% ± 6.5% 4 MHz ± 2% ± 3.5% ± 1% ± 6.5% 8 MHz ± 2% ± 3.5% ± 1% ± 6.5% 56 版 本 (V1.2)

63 6.12 代 码 选 项 寄 存 器 EM78F734N 有 一 个 代 码 选 项 字, 它 不 位 于 用 户 程 序 存 储 空 间 在 执 行 用 户 程 序 时, 这 些 位 不 可 被 存 取 代 码 选 项 寄 存 器 和 用 户 ID 寄 存 器 安 排 分 配 如 下 : Word 0 Word 1 Word 2 Bit 12~Bit 0 Bit 12~Bit 0 Bit 12~Bit 代 码 选 项 寄 存 器 (Word 0) Word 0 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 助 记 符 HLP NRHL NRE RESETENB - - ENWDTB OSC2 OSC1 OSC0 PR2 PR1 PR0 1 高 8/fc 禁 止 使 能 - - 使 能 高 高 高 高 高 高 0 低 32/fc 使 能 禁 止 - - 禁 止 低 低 低 低 低 低 默 认 Bit 12 (HLP): 功 耗 选 择 ( 高 功 耗 模 式 可 以 提 高 抗 噪 声 功 能 如 果 操 作 频 率 是 1 MHz 或 更 少, 并 有 必 要 提 高 抗 噪 声 特 性, 用 户 可 以 选 择 高 功 耗 模 式 但 高 功 耗 模 式 会 增 加 功 耗 请 参 阅 第 九 章 直 流 电 气 特 性 功 耗 状 态 部 分 ) 0: 高 功 耗, 用 于 工 作 频 率 在 1MHz 以 上 ( 默 认 ) 1: 低 功 耗, 用 于 工 作 频 率 在 1MHz 或 以 下 Bit 11 (NRHL): 噪 声 抑 制 高 / 低 定 义 位 INT 引 脚 下 降 沿 触 发 1 : 脉 冲 等 于 8/fc [s] 被 视 为 信 号 0 : 脉 冲 等 于 32/fc [s] 被 视 为 信 号 ( 默 认 ) Bit 10 (NRE): 噪 声 抑 制 使 能 INT 引 脚 下 降 沿 触 发 1: 禁 止 噪 声 抑 制 0: 使 能 噪 声 抑 制 ( 默 认 ) Bit 9 (RESETEN): 复 位 引 脚 使 能 位 1 : 使 能,P83//RESET=> 复 位 引 脚 0 : 禁 止,P83//RESET=>P83 ( 默 认 ) Bit 8 ~ 7: 未 使 用, 始 终 设 置 为 0 Bit 6 (ENWDT): 看 门 狗 定 时 器 使 能 位 1 : 使 能 0 : 禁 止 Bit 5 ~ 3 (OSC2 ~ OSC0): 振 荡 模 式 选 择 位 版 本 (V1.2)

64 模 式 OSC2 OSC1 OSC0 XT ( 晶 振 模 式 ) HXT1 ( 高 频 晶 振 1 振 荡 模 式 ) LXT1 ( 低 频 晶 振 1 振 荡 模 式 ) 保 留 IRC 模 式,OSCO(P54) 作 为 I/O 引 脚 IRC 模 式,OSCO (P54) 作 为 RCOUT 引 脚 HXT2 ( 高 频 晶 振 2 振 荡 模 式 ) 保 留 HXT1 模 式 的 频 率 范 围 是 12 MHz ~ 6 MHz 2 XT 模 式 的 频 率 范 围 是 6 MHz ~ 1 MHz. 3 LXT1 模 式 的 频 率 范 围 是 1 MHz ~ 100kHz 4 HXT2 模 式 的 频 率 范 围 是 20 MHz ~ 12 MHz Bit 2 ~ 0 (PR2 ~ PR0): 保 护 位 PR2~PR0 是 保 护 位, 保 护 类 型 如 下 所 示 : PR2 PR1 PR0 保 护 使 能 禁 止 代 码 选 项 寄 存 器 (Word 1) Word 1 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 助 记 符 COBS TCEN C6 C5 C4 C3 C2 C1 C0 RCM1 RCM0 LVR1 LVR0 1 高 TCC 高 高 高 高 高 高 高 高 高 高 高 0 低 P77 低 低 低 低 低 低 低 低 低 低 低 默 认 Bits 12 (COBS): 代 码 选 择 位 Bit 11 (TCEN): TCC 使 能 位 0 : 代 码 选 项 的 IRC 频 率 选 择 ( 默 认 ) 1 : 通 过 Bank 1 R8(7,6)IRC 选 择 内 部 寄 存 器 0 : P77/TCC 被 设 为 P77 1 : P77/TCC 被 设 为 TCC Bit 10 ~ 4 (C6 ~ C0): 内 部 RC 模 式 校 正 位 (IRC 频 率 自 动 校 准 ) Bit 3 ~ 2 (RCM1 ~ RCM0): RC 模 式 选 择 位 RCM 1 RCM 0 * 频 率 (MHz) k 58 版 本 (V1.2)

65 Bit 1 ~ 0 (LVR1 ~ LVR0): 低 电 压 复 位 使 能 位 LVR1 LVR0 复 位 等 级 释 放 等 级 0 0 NA NA V 2.6V V 3.0V V 3.3V 注 : LVR1, LVR0= 0, 0 : LVR 禁 止,EM78F734N 的 上 电 复 位 点 为 2.4V LVR1, LVR0= 0, 1 : 如 果 Vdd < 2.9V, EM78F734N 复 位 LVR1, LVR0= 1, 0 : 如 果 Vdd < 3.2V, EM78F734N 复 位 LVR1, LVR0= 1, 1 : 如 果 Vdd < 3.9V, EM78F734N 复 位 代 码 选 项 寄 存 器 (Word 2) Word 2 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 助 记 符 SC4 SC3 SC2 SC1 SC0 EFTIM - - SFS IRE 高 高 高 高 高 20MHz kHz 使 能 低 低 低 低 低 10MHz kHz 禁 止 默 认 Bits 12 ~ 8 (SC4 ~ SC0): 副 频 的 校 正 器 (WDT 频 率 自 动 校 正 ) Bit 7 (EFTIM): 改 善 EFT 如 果,VDD=5V,MCU 的 工 作 频 率 小 于 12 MHz 或 者 VDD=3V,MCU 的 工 作 频 率 小 于 6MHz 则 使 能 这 一 功 能 可 以 改 善 电 子 迅 速 瞬 变 测 试 的 性 能 如 果 MCU 工 作 在 VDD=5V, 且 工 作 频 率 >12MHz, 选 择 EFTIM=1 0: 10 MHz 1: 20 MHz Bits 6~5: 未 使 用, 始 终 设 置 为 0 Bits 4 (SFS): Bit 3 (IRE) : 副 频 选 择 0: 16kHz (WDT 频 率 ) 1: 128kHz IRC 调 整 使 能 位 0: 禁 止 调 整 器 以 降 低 功 耗, 但 IRC 会 出 现 更 多 错 误 1: 使 能 调 整 器 以 提 高 IRC 的 精 度, 但 会 增 加 功 耗 Bits 2~0: 未 使 用, 始 终 设 置 为 0 版 本 (V1.2)

66 6.13 上 电 问 题 在 供 电 电 压 未 达 到 稳 定 状 态 下, 任 何 微 控 制 器 都 不 能 保 证 正 常 工 作 EM78F734N 内 置 有 一 个 上 电 电 压 检 测 器 (POVD), 其 检 测 电 压 2.0V 如 果 Vdd 上 升 时 间 足 够 快 (50 ms 或 更 少 ), 它 将 很 好 的 工 作 然 而, 在 许 多 要 求 严 格 的 应 用 中, 有 必 要 增 加 额 外 器 件 以 辅 助 解 决 上 电 问 题 6.14 外 部 上 电 复 位 电 路 图 6-24 所 示 电 路 是 利 用 外 部 RC 电 路 产 生 复 位 脉 冲 的 电 路 脉 冲 宽 度 ( 时 间 常 数 ) 应 该 足 够 长 以 使 Vdd 达 到 最 低 工 作 电 压 此 电 路 用 在 供 电 电 压 上 升 很 慢 的 情 况 由 于 /RESET 引 脚 的 漏 电 流 大 约 为 5 A, 因 此 建 议 R 值 不 要 大 于 40 K 此 时,/RESET 引 脚 电 压 保 持 在 0.2V 以 下 二 极 管 (D) 在 掉 电 时 作 为 短 路 回 路 电 容 C 将 快 速 充 分 放 电 限 流 电 阻 Rin 可 防 止 高 电 流 或 ESD( 静 电 释 放 ) 灌 入 /RESET 引 脚 Vdd /RESET R D Rin C 图 6-24 外 部 上 电 复 位 电 路 60 版 本 (V1.2)

67 6.15 残 留 电 压 保 护 当 更 换 电 池 时, 单 片 机 的 电 源 (Vdd) 断 开, 但 仍 然 存 在 残 留 电 压 残 留 电 压 可 能 小 于 最 小 工 作 电 压, 但 不 为 0 这 种 情 况 下 可 能 导 致 复 位 不 良 图 6-25 和 图 6-26 是 如 何 防 止 残 留 电 压 的 保 护 电 路 Vdd Vdd 33K Q1 10K /RESET 40K 1N4684 图 6-25 残 留 电 压 保 护 电 路 1 Vdd Vdd R1 /RESET Q1 40K R2 图 6-26 残 留 电 压 保 护 电 路 2 版 本 (V1.2)

68 6.16 指 令 集 指 令 集 的 每 条 指 令 均 是 13 位 字 节, 一 条 指 令 分 为 一 个 操 作 码 和 一 个 或 多 个 操 作 数 一 般 情 况 下, 除 非 指 令 的 执 行 改 变 了 程 序 计 数 器 的 值 ("MOV R2,A", "ADD R2,A") 或 者 对 R2 的 算 术 或 逻 辑 操 作 ( 例 如. "SUB R2,A", "BS (C) R2,6", "CLR R2", )., 否 则 执 行 所 有 的 指 令 都 只 占 用 单 个 指 令 周 期 ( 一 个 指 令 周 期 包 含 2 个 振 荡 周 期 ) 对 于 前 面 两 种 特 殊 的 指 令, 执 行 指 令 需 要 两 个 指 令 周 期 如 果 由 于 某 种 原 因, 指 令 周 期 不 适 合 特 定 应 用, 可 尝 试 做 如 下 修 改 : (A) "JMP", "CALL", "RET", "RETL", "RETI" 指 令 执 行 占 用 一 个 指 令 周 期, 条 件 测 试 结 果 为 真 的 条 件 转 移 指 令 ("JBS", "JBC", "JZ", "JZA", "DJZ", "DJZA") 和 向 程 序 计 数 器 写 入 的 指 令 的 执 行 均 占 用 两 个 指 令 周 期. 另 外, 指 令 集 具 有 如 下 特 性 : (1) 任 何 寄 存 器 的 每 个 位 都 可 被 置 1 清 零 或 直 接 测 试 (2) I/O 寄 存 器 可 被 当 作 通 用 寄 存 器 也 就 是, 相 同 的 指 令 可 操 作 I/O 寄 存 器 指 令 集 表 : 使 用 于 下 表 中 的 符 号 如 下 : R 表 示 一 个 寄 存 器 指 示 符, 用 来 指 定 指 令 操 作 哪 个 寄 存 器 ( 包 括 操 作 寄 存 器 和 通 用 寄 存 器 ) b 表 示 一 个 位 指 示 符, 指 定 位 于 R 寄 存 器 中 会 影 响 操 作 的 位. K 代 表 一 个 8 位 或 10 位 常 数 或 立 即 数 62 版 本 (V1.2)

69 助 记 符 操 作 受 影 响 的 状 态 位 NOP 不 操 作 无 DAA 十 进 制 调 整 A C CONTW A CONT 无 SLEP 0 WDT, 停 止 振 荡 T, P WDTC 0 WDT T, P IOW R A IOCR 1 无 ENI 使 能 中 断 无 DISI 禁 止 中 断 无 RET [ 栈 顶 ] PC 无 RETI [ 栈 顶 ] PC, 使 能 中 断 无 CONTR CONT A 无 IOR R IOCR A 1 无 MOV R,A A R 无 CLRA 0 A Z CLR R 0 R Z SUB A,R R-A A Z, C, DC SUB R,A R-A R Z, C, DC DECA R R-1 A Z DEC R R-1 R Z OR A,R A R A Z OR R,A A R R Z AND A,R A & R A Z AND R,A A & R R Z XOR A,R A R A Z XOR R,A A R R Z ADD A,R A + R A Z, C, DC ADD R,A A + R R Z, C, DC MOV A,R R A Z MOV R,R R R Z COMA R /R A Z COM R /R R Z INCA R R+1 A Z INC R R+1 R Z 1 这 条 指 令 仅 适 用 于 IOC5~IOC7, IOCA ~ IOCF 版 本 (V1.2)

70 ( 续 ) 助 记 符 操 作 受 影 响 的 状 态 位 DJZA R R-1 A, 如 果 为 0, 跳 过 无 DJZ R R-1 R, 如 果 为 0, 跳 过 无 RRCA R RRC R RLCA R RLC R SWAPA R R(n) A(n-1), R(0) C, C A(7) R(n) R(n-1), R(0) C, C R(7) R(n) A(n+1), R(7) C, C A(0) R(n) R(n+1), R(7) C, C R(0) R(0-3) A(4-7), R(4-7) A(0-3) SWAP R R(0-3) R(4-7) 无 JZA R R+1 A, 如 果 为 0, 跳 过 无 JZ R R+1 R, 如 果 为 0, 跳 过 无 BC R,b 0 R(b) 2 无 BS R,b 1 R(b) 3 无 JBC R,b 如 果 R(b)=0, 跳 过 无 JBS R,b 如 果 R(b)=1, 跳 过 无 CALL k PC+1 [SP], (Page, k) PC JMP k (Page, k) PC 无 MOV A,k k A 无 OR A,k A k A Z AND A,k A & k A Z XOR A,k A k A Z RETL k k A, [ 栈 顶 ] PC SUB A,k k-a A Z, C, DC ADD A,k k+a A Z, C, DC BANK k K R4(7:6) 无 LCALL k LJMP k TBRD R 2 下 一 条 指 令 : k kkkk kkkk kkkk PC+1 [SP], k PC4 下 一 条 指 令 : k kkkk kkkk kkkk k PC4 如 果 Bank 3 R6.7=0, 机 器 码 (7:0) R 其 他 的 机 器 码 (12:8) R(4:0), R(7:5)=(0,0,0) 这 条 指 令 不 推 荐 用 于 对 中 断 状 态 寄 存 器 的 操 作 3 这 条 指 令 不 能 对 中 断 状 态 寄 存 器 操 作 C C C C 无 无 无 无 无 无 64 版 本 (V1.2)

71 7 时 序 图 AC 测 试 输 入 / 输 出 波 形 图 AC Test Input/Output Waveform TEST POINTS 0.8 AC Testing: Input are driven at 2.4V for logic 1 and 0.4V for logic 0. Timing measurements are made at 2.0V for logic 1, and 0.8V for logic 0. 图 7-1 AC 测 试 时 序 图 复 位 时 序 (CLK= 0 ) NOP Instruction 1 Executed CLK /RESET Tdrh 图 7-2 复 位 时 序 图 TCC 输 入 时 序 (CLKS= 0 ) ins CLK TCC tcc 图 7-3 TCC 输 入 时 序 图 版 本 (V1.2)

72 8 最 大 绝 对 值 EM78F734N 项 目 范 围 工 作 温 度 -40 C 至 85 C 存 储 温 度 -65 C 至 150 C 工 作 电 压 2.2 至 5.5V 工 作 频 率 DC 至 20 MHz* 输 入 电 压 Vss-0.3V 至 Vdd+0.5V 输 出 电 压 Vss-0.3V 至 Vdd+0.5V 注 : * 这 些 参 数 为 理 论 值, 未 经 测 量 9 DC 电 气 特 性 VDD=5.0V, VSS=0V,Ta=25 C 符 号 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 Fxt 晶 振 : VDD 至 3V DC - 4 MHz 基 于 两 个 时 钟 周 期 晶 振 : VDD 至 5V DC - 20 MHz IRC: VDD 至 5V 4 MHz, 455 KHz, 1 MHz,,8 MHz F 30 F F 30 Hz IIL 输 入 引 脚 的 输 入 漏 电 流 VIN = VDD, VSS A VIHRC 输 入 高 门 槛 电 压 ( 施 密 特 触 发 ) OSCI 在 RC 模 式 下 V VILRC 输 入 低 门 槛 电 压 ( 施 密 特 触 发 ) OSCI 在 RC 模 式 下 V IIL 输 入 引 脚 的 输 入 漏 电 流 VIN = VDD, VSS A VIH1 输 入 高 电 压 ( 施 密 特 触 发 ) 端 口 5, 6, 7, 8 - VIL1 输 入 低 电 压 ( 施 密 特 触 发 ) 端 口 5, 6, 7, 8-0.7VDD (2.8V) 0.3VDD (2.2V) - V - V VIHT1 输 入 高 门 槛 电 压 ( 施 密 特 触 发 ) /RESET - 0.7VDD - V VILT1 输 入 低 门 槛 电 压 ( 施 密 特 触 发 ) /RESET - 0.3VDD - V VIHT2 输 入 高 门 槛 电 压 ( 施 密 特 触 发 ) TCC, INT - 0.7VDD - V VILT2 输 入 低 门 槛 电 压 ( 施 密 特 触 发 ) TCC, INT - 0.3VDD - V VIHX1 时 钟 输 入 高 电 压 OSCI 在 晶 振 模 式 下 V VILX1 时 钟 输 入 低 电 压 OSCI 在 晶 振 模 式 下 V 注 : * 这 些 参 数 为 特 性 值, 未 经 测 量 或 校 验 * 最 小 值, 典 型 值, 最 大 值 列 中 的 数 据 是 基 于 25 时 的 理 论 值, 仅 供 设 计 参 考 66 版 本 (V1.2)

73 ( 续 ) 符 号 参 数 条 件 最 小 值 典 型 值 最 大 值 IOH1 IOL1 输 出 高 电 压 ( 端 口 5, 6, 7, 8) 输 出 低 电 压 ( 端 口 5, 6,7, 8) 单 位 VOH = 0.9VDD ma VOL = 0.1VDD ma IPH 上 拉 电 流 上 拉 使 能, 输 入 引 脚 连 接 到 VSS A IPL 下 拉 电 流 下 拉 使 能, 输 入 引 脚 连 接 到 Vdd A LVR1 LVR2 LVR3 ISB1 ISB2 ICC1 ICC5 ICC2 ICC6 ICC3 ICC4 低 电 压 重 置 层 1 (2.6V) 低 电 压 重 置 层 1 (3.0V) 低 电 压 重 置 层 1 (3.3V) 掉 电 电 流 掉 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 两 个 时 钟 下 的 工 作 供 电 电 流 Ta = 25 C V Ta = -40 C ~ 85 C V Ta = 25 C V Ta = -40 C ~ 85 C V Ta = 25 C V Ta = -40 C ~ 85 C V 所 有 输 入 和 I/O 引 脚 接 到 VDD, 输 出 引 脚 悬 空, WDT 禁 止 所 有 输 入 和 I/O 引 脚 接 到 VDD, 输 出 引 脚 悬 空, WDT 使 能 /RESET= ' 高 ', Fosc=455kHz (IRC 模 式 ), 电 压 = 3V, 输 出 引 脚 悬 空, WDT 使 能,HLP=' 高 ' /RESET= ' 高 ', Fosc=455kHz (IRC 模 式 ), 电 压 = 3V, 输 出 引 脚 悬 空, WDT 使 能, HLP=' 低 ' /RESET= ' 高 ', Fosc=1MHz (IRC 模 式 ), 电 压 = 3V, 输 出 引 脚 悬 空, WDT 使 能 /RESET= ' 高 ', Fosc=1MHz (IRC 模 式 ), 电 压 = 3V, 输 出 引 脚 悬 空, WDT 使 能, HLP=' 低 ' /RESET= ' 高 ', Fosc=4 MHz ( 晶 体 模 式 ), 输 出 引 脚 悬 空, WDT 使 能 /RESET= ' 高 ', Fosc=10 MHz ( 晶 体 模 式 ), 输 出 引 脚 悬 空, WDT 使 能 A A µa µa µa µa ma ma 以 上 参 数 为 理 论 值, 未 经 测 量 或 校 验 版 本 (V1.2) 注 意 最 小 值, 典 型 值, 最 大 值 列 中 的 数 据 是 基 于 25 时 的 理 论 值, 仅 供 设 计 参 考 9.1 数 据 EEPROM 电 气 特 性 符 号 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 Tprog 擦 / 写 周 期 时 间 ms Vdd = 2.2V~ 5.5V Treten 数 据 保 持 年 温 度 = -40 C ~ 85 C Tendu 烧 录 次 数 - 100K - 周 期 9.2 闪 存 电 气 特 性

74 符 号 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 Tprog 擦 / 写 周 期 时 间 ms Vdd = 5.0V Treten 数 据 保 持 年 温 度 = -40 C ~ 85 C Tendu 烧 录 次 数 - 100K - 周 期 9.3 A/D 转 换 器 特 性 VDD=5.0V, VSS=0V, Ta=25 C 参 数 符 号 测 试 条 件 类 型 最 小 值 典 型 值 最 大 值 单 位 工 作 范 围 损 耗 电 流 Vdd 5.5v Fs=100KHz, Fin=2KHz, 2.2v Fs=50KHz, Fin=1KHz V V REFT Vdd V Ivdd V REFT= Vdd=5.5v, ma Iref Fs=100KHz, Fin=2KHz ua 后 备 电 流 Isb ua ZAI ZAI k ohm SNR SNR V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz dbc THD THD V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz dbc SNDR SNDR V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz dbc 最 差 谐 波 WH V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz dbc SFDR SFDR V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz dbc 补 偿 错 误 OE V REFT= Vdd=3.3v, Fs=100K Hz - - +/-4 LSB 增 益 错 误 GE V REFT= Vdd=3.3v, Fs=100K Hz - - +/-8 LSB DNL DNL V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz - - +/-1 LSB INL INL V REFT= Vdd=3.3v, Fs=100KHz, Fin=2KHz - - +/-4 LSB 转 换 率 Fs1 Vdd=2.7~5.5v, Fin=2kHz Fs2 电 源 抑 制 比 PSRR Vdd=2.2~2.7v, Fin=1kHz V REFT=2.2v, SVREF= 0 or 1, Vdd=2.2v ~ 5.5v, Fs=50K Hz, Vin=0v ~ 2.2v K SPS K SPS LSB 注 : 1 这 些 参 数 是 特 性 值 ( 未 测 试 ) 仅 供 设 计 参 考 2 当 ADC 关 闭 时, 除 了 较 小 的 漏 电 流 外, 没 有 耗 电 流 3 A/D 转 换 结 果 不 会 随 着 输 入 电 压 的 增 加 而 减 小 并 且 不 会 遗 漏 代 码 4 这 些 参 数 不 保 证 同 步 更 新 68 版 本 (V1.2)

75 10 AC 电 气 特 性 EM78F734N, 0 Ta 70 C, VDD=5V, VSS=0V -40 Ta 85 C, VDD=5V, VSS=0V 符 号 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 Dclk 输 入 时 钟 的 占 空 比 % Tins 指 令 周 期 时 间 (CLKS="0") 晶 振 类 型 100 DC ns RC 类 型 500 DC ns Ttcc TCC 输 入 周 期 (Tins+20)/N* ns Tdrh 芯 片 复 位 保 持 时 间 ms Trst /RESET 脉 冲 宽 度 Ta = 25 C 2000 ns Twdt 看 门 狗 定 时 器 溢 出 周 期 Ta = 25 C ms Tset 输 入 引 脚 建 立 时 间 0 ns Thold 输 入 引 脚 保 持 时 间 20 ns Tdelay 输 出 引 脚 延 迟 时 间 Cload=20pF 50 ns 注 : 这 些 参 数 值 是 理 论 值 未 经 测 试, 仅 供 设 计 参 考 最 小 值, 典 型 值, 最 大 值 ( Min., Typ., Max. ) 列 中 的 数 据 是 基 于 25 时 的 理 论 值 * N = 选 择 分 频 比 版 本 (V1.2)

76 A 产 品 编 码 与 制 造 信 息 附 录 EM78F734ND20J Material Type J: RoHS complied S: Sony SS complied Contact Elan Sales for details Pin Number Package Type D: DIP SO: SOP Check the following section Specific Annotation N: Industrial Grad Product Number Product Type F: Flash Elan 8-bit Product IC 标 记 For example: EM78F734NSO20S is EM78F734N with Flash program memory, industrial grade product, in 20-pin SOP 300mil package with Sony SS complied EM78Paaaaaa 1041c bbbbbb Elan Product Number / Package, Material Type Batch Number Manufacture Date YYWW YY is year and WW is week c is Alphabetical suffix code for Elan use only 70 版 本 (V1.2)

77 编 码 信 息 EM78F734ND20J Material Type Contact Elan Sales for details Package Type / Pin Number Check the following section Elan IC Product Number 版 本 (V1.2)

78 B 封 装 类 型 Flash MCU 封 装 类 型 引 脚 数 封 装 尺 寸 EM78F734ND20 PDIP mil EM78F734NSO20 SOP mil EM78F734ND18 PDIP mil EM78F734NSO18 SOP mil EM78F734ND16 PDIP mil EM78F734NSO16 SOP mil EM78F734NSO16A SOP mil EM78F734NSS16 SSOP mil 绿 色 产 品 不 含 有 害 物 质, 符 合 Sony SS 第 三 版 本 标 准 Pb 含 量 小 于 100ppm,Pb 含 量 符 合 Sony 规 格 说 明 项 目 EM78F734NS/J 电 镀 类 型 纯 锡 成 份 (%) Sn:100% 熔 点 ( C) 232 C 电 阻 率 (µ cm) 11.4 硬 度 (hv) 8~10 伸 长 (%) >50% 72 版 本 (V1.2)

79 C 封 装 信 息 C.1 EM78F734ND16 300mil 图 C-1 EM78F734N 16 引 脚 PDIP 封 装 类 型 版 本 (V1.2)

80 C.2 EM78F734NSO16 300mil 图 C-2 EM78F734N 16 引 脚 SOP 封 装 类 型 74 版 本 (V1.2)

81 A2 EM78F734N C.3 EM78F734NSO16A 150mil b e c TITLE: SOP-16L(150MIL) PACKAGE OUTLINE DIMENSION File : Edtion: A NSO16 Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-3 EM78F734N 16 引 脚 SOP 封 装 类 型 版 本 (V1.2)

82 C.4 EM78F734NSS16 150mil Package Type : SSOP-16L EMC(mm ) Symbal Min Normal Max A A A b b c c D E E L e θ BASIC - 8 TITLE: SSOP 16L (150MIL)PACKAGE OUTLINE DIMENSION File : SSOP 16L Edtion: A Unit : mm Scale: Free Material: Sheet:1 of 1 图 C-4 EM78F734N 16 引 脚 SSOP 封 装 类 型 76 版 本 (V1.2)