(CN)EM78P374N ver1.8_

Transcription

1 产品规格书 版本 1.8 义隆电子股份有限公司

2 商标告知 : IBM 为一个注册商标,PS/2 是 IBM 的商标之一 Windows 是微软公司的商标 ELAN 和 ELAN 标志是义隆电子股份有限公司的商标 版权所有 2016 义隆电子股份有限公司所有权利保留台湾印制 本使用说明文件内容如有变动恕不另作通知 关于该规格书的准确性 适当性或者完整性, 义隆电子股份有限公司不承担任何责任 义隆电子股份有限公司不承诺对本使用说明文件之内容及信息有更新及校正之义务 本规格书的内容及信息将为符合确认之指示而变更 在任何情况下, 义隆电子股份有限公司对本使用说明文件中的信息或内容的错误 遗漏, 或者其它不准确性不承担任何责任 由于使用本使用说明文件中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责 本规格书中提到的软件 ( 如果有 ), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制 义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统 义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用 未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本使用说明文件的内容之任一部分进行复制或传输 义隆电子股份有限公司 总公司 : 地址 : 台湾新竹科学园区创新一路 12 号电话 : 传真 : webmaster@emc.com.tw 香港分公司 : 义隆电子 ( 香港 ) 有限公司九龙观塘巧明街 95 号世达中心 19 楼 A 室电话 : 传真 : 深圳分公司 : 义隆电子 ( 深圳 ) 有限公司深圳市南山区高新技术产业园南区高新南六道迈科龙大厦 8A 邮编 : 电话 : 传真 : elan-sz@elanic.com.cn USA: Elan Information Technology Group (USA) P.O. Box 601 Cupertino, CA USA Tel: Fax: 上海分公司 : 义隆电子 ( 上海 ) 有限公司地址 : 上海市浦东新区张江高科碧波路 5 号科苑大楼 6 楼邮编 : 电话 : 传真 : elan-sh@elanic.com.cn

3 目录 目录 1 综述 特性 引脚配置 ( 封装 ) 引脚描述 功能模块图 功能描述 工作寄存器 R0: IAR ( 间址寻址寄存器 ) R1: BSR (BANK 选择控制寄存器 ) R2: PCL ( 程序计数器的低位 ) R3: SR ( 状态寄存器 ) R4: RSR (RAM 选择寄存器 ) Bank 0 R5 ~ R7: (Port 5 ~ Port 7) Bank 0 R8~RA: Bank 0 RB~RD: (IOCR5 ~ IOCR7) Bank 0 RE: OMCR ( 工作模式控制寄存器 ) Bank 0 RF: IESCR ( 外部中断沿选择控制寄存器 ) Bank 0 R10: WUCR1 ( 唤醒控制寄存器 1) Bank 0 R11: WUCR2 ( 唤醒控制寄存器 2) Bank 0 R12: WUCR3 ( 唤醒控制寄存器 3) Bank 0 R13: ( 未使用, 总是设为 0 ) Bank 0 R14: SFR1 ( 状态标志寄存器 1) Bank 0 R15: SFR2 ( 状态标志寄存器 2) Bank 0 R16: SFR3 ( 状态标志寄存器 3) Bank 0 R17: SFR4 ( 状态标志寄存器 4) Bank 0 R18: SFR5 ( 状态标志寄存器 5) Bank 0 R1B: IMR1 ( 中断屏蔽寄存器 1) Bank 0 R1C: IMR2 ( 中断屏蔽寄存器 2) Bank 0 R1D IMR3 ( 中断屏蔽寄存器 3) Bank 0 R1E: IMR4 ( 中断屏蔽寄存器 4) Bank 0 R1F: IMR5 ( 中断屏蔽寄存器 5) Bank 0 R21: CR ( 看门狗定时器控制寄存器 ) Bank 0 R22: TCCCR (TCC 控制寄存器 ) Bank 0 R23: TCCD (TCC 数据寄存器 ) Bank 0 R24: TC1CR1 ( 定时器 / 计时器 1 控制寄存器 1) Bank 0 R25: TC1CR2 ( 定时 / 计数器 1 控制寄存器 2) Bank 0 R26: TC1DA ( 定时 / 计数器 1 数据缓存 A) Bank 0 R27: TC1DB ( 定时 / 计数器 1 数据缓存 B) Bank 0 R28~RF: ( 未使用, 总是设为 0 ) 产品规格书 (V1.8) iii

4 目录 Bank 0 R30: I2CCR1 (I2C 状态和控制寄存器 1) Bank 0 R31: I2CCR2 (I2C 状态和控制寄存器 2) Bank 0 R32: I2CSA (I2C 从机地址寄存器 ) Bank 0 R33: I2CDB (I2C 数据缓存寄存器 ) Bank 0 R34: I2CDAL (I2C 设备地址寄存器 ) Bank 0 R35: I2CDAH (I2C 器件地址寄存器 ) Bank 0 R36~R3A: ( 未使用, 总是设为 0 ) Bank 0 R3B: CMP2CR ( 比较器 2 控制寄存器 ) Bank 0 R3C: CMP3CR ( 比较器 3 控制寄存器 ) Bank 0 R3D: ( 未使用, 总是设置为 0 ) Bank 0 R3E: ADCR1 (ADC 控制寄存器 1) Bank 0 R3F: ADCR2 (ADC 控制寄存器 2) Bank 0 R40: ADISR ( 模数转换输入通道选择寄存器 ) Bank 0 R41: ADER1 ( 模数转换输入控制寄存器 1) Bank 0 R42: ADER2 ( 模数转换输入控制寄存器 2) Bank 0 R43: ADDL ( 模数转换数据的低字节 ) Bank 0 R44: ADDH ( 模数转换数据的高字节 ) Bank 0 R45 ADCVL ( 模数转换比较的低字节 ) Bank 0 R46 ADCVH ( 模数转换比较的高字节 ) Bank 1 R5 ~ R7: ( 未使用, 总是设置为 0 ) Bank 1 R8: P5PHCR (Port 5 上拉控制寄存器 ) Bank 1 R9: P6PHCR (Port 6 上拉控制寄存器 ) Bank 1 RA: P7PHCR (Port 7 上拉控制寄存器 ) Bank 1 RB: P5PLCR (Port 5 下拉控制寄存器 ) Bank 1 RC: P6PLCR (Port 6 下拉控制寄存器 ) Bank 1 RD: P7PLCR (Port 7 下拉控制寄存器 ) Bank 1 RE: P5HDSCR (Port 5 高驱动 / 高灌控制寄存器 ) Bank 1 RF: P6HDSCR (Port 6 高驱动 / 高灌控制寄存器 ) Bank 1 R10: P7HDSCR (Port 7 高驱动 / 高灌控制寄存器 ) Bank 1 R11: P5ODCR (Port 5 漏极开路控制寄存器 ) Bank 1 R12: P6ODCR (Port 6 漏极开路控制寄存器 ) Bank 1 R13: P7ODSCR (Port 7 漏极开路控制寄存器 ) Bank 1 R14~R15: ( 未使用, 总是设置 0 ) Bank 1 R16: PWMSCR (PWM 时钟源控制寄存器 ) Bank 1 R17: PWMACR (PWMA 控制寄存器 ) Bank 1 R18: PRDAL (PWMA 周期的低位 ) Bank 1 R19: PRDAH (PWMA 周期的高位 ) Bank 1 R1A: DTAL ( 占空比的低位 ) Bank 1 R1B: DTAH (PWMA 占空比的高位 ) Bank 1 R1C: TMRAL ( 定时器 A 的低位 ) Bank 1 R1D: TMRAH ( 定时器 A 的高位 ) Bank 1 R1E: PWMBCR (PWMB 控制寄存器 ) iv 产品规格书 (V1.8)

5 目录 Bank 1 R1F: PRDBL (PWMB 周期的低位 ) Bank 1 R20: PRDBH (PWMB 周期的高位 ) Bank 1 R21: DTBL (PWMB 占空比的低位 ) Bank 1 R22: DTBH (PWMB 占空比的高位 ) Bank 1 R23: TMRBL ( 定时器 B 的低位 ) Bank 1 R24: TMRBH ( 定时器 B 的高位 ) Bank 1 R25: PWMCCR (PWMC 控制寄存器 ) Bank 1 R26: PRDCL (PWMC 周期的低位 ) Bank 1 R27: PRDCH (PWMC 周期的高位 ) Bank 1 R28: DTCL (PWMC 占空比的低位 ) Bank 1 R29: DTCH (PWMC 占空比的高位 ) Bank 1 R2A: TMRCL ( 定时器 C 的低位 ) Bank 1 R2B: TMRCH ( 定时器 C 的高位 ) Bank 1 R2C~R44: ( 未使用总是设为 0 ) Bank 1 R45: TBPTL ( 表指针低位寄存器 ) Bank 1 R46: TBPTH ( 表指针高位寄存器 ) Bank 1 R48: PCH ( 程序指针的高位 ) Bank 1 R49: LVDCR ( 低电压检测控制寄存器 ) Bank 1 R4A~R4F: ( 保留 ) TCC/ 和预分频器 I/O 端口 Port 5~6 端口输入状态改变唤醒 / 中断功能的用法 复位和唤醒 所有类型唤醒模式和中断模式如下 : 状态寄存器的 RST, T, 和 P 的状态 复位后寄存器初始值总表 中断 模数转换器 (ADC) ADC 数据寄存器 A/D 采样时间 A/D 转换时间 休眠模式下的 ADC 操作 编程过程 / 注意事项 定时器 定时器 / 计数器模式 窗模式 捕获模式 可编程分压器输出模式 (PDO) 和脉宽调制模式 (PWM) 蜂鸣器模式 PWM 模式 产品规格书 (V1.8) v

6 目录 概述 控制寄存器 加法定时器计数器 (TMRX: TMRAH/TMRAL, TMRBH/TMRBL, TMRCH/TMRCL, 或 TMRDH/TMRDL) PWM 周期 (PRDX: PRDAL/H, PRDBL/H, PRDCL/H, 或 PRDDL/H) PWM 占空比 (DTX: DTAH/DTAL, DTBH/DTBL, DTCH/DTCL, 或 DTDH/DTDL) 比较器 X PWM 编程过程 / 步骤 比较器 外部参考信号 比较器输出 可编程相关寄存器 比较器中断 从休眠模式唤醒 I 2 C 功能 位从机模式 位从机地址 主模式 I 2 C 传输 从模式 I 2 C 传输 LVD ( 低电压检测 ) 低电压复位 (LVR) 低电压检测 振荡器 振荡模式 晶体振荡器 / 陶瓷谐振器 (XTAL) 内部 RC 振荡模式 上电注意事项 外部上电复位电路 残留电压保护 代码选项 代码选项寄存器 (Word 0) 代码选项 1 (Word 1) 代码选项 2 (Word 2) 代码选项 3 (Word 3) 指令集 绝对最大值 直流电气特性 AD 转换特性 比较器特性 vi 产品规格书 (V1.8)

7 目录 8.3 OP 特性 VREF 2V/3V/4V 特性 交流电气特性 A 编码与制造信息 B 封装类型 C 封装配置 C.1 EM78P374NSS mil C.2 EM78P374NSO mil C.3 EM78P374NK mil C.4 EM78P374NSS mil C.5 EM78P374NSO mil C.6 EM78P374ND mil C.7 EM78P374NSO mil C.8 EM78P374ND D 品质保证与可靠性 D.1 地址缺陷检测 产品规格书 (V1.8) vii

8 目录 规格修订历史 版本 修订描述 日期 1.0 初版 2011/04/ 修改特性 2. 修改 AD 描述 3. 修改 DC 及 AC 电气特性 2011/08/17 4. 删除 VREFN 修改代码选项字 word0 和 word2 2012/08/ 在 DC 电气特性中增加 LVR 特性 2013/01/ 从 节移除停滞时间寄存器 2. 从图 6-13a 中移除停滞时间 2014/01/06 3. 在第 8 章修改 VIH/VIL 修改 6.2 节的描述 2. 在 中修改代码选项 0-HLP 3. 在 中修改代码选项 1-C5~C0 2014/08/20 4. 在 中修改代码选项 2-SC3~SC 修改封装类型名称 2. 修改 /09/14 3. 从 节移除停滞时间描述 在 , 修改代码选项 0-HLP 的描述 2. 在 , 修改代码选项 0-LVR1~0 的描述 2015/10/ 修改特性与附件 2016/03/10 viii 产品规格书 (V1.8)

9 1 综述 EM78P374N 是采用低功耗高速 CMOS 工艺设计开发的 它用于 15 位内核的仿真, 并可以模拟 4Kx15 位一次性编程 ROM 和 位系统内可编程 SRAM 用户可以使用 ICE370N 对义隆的单片机进行程序开发 2 特性 CPU 配置 支援 4K 15 位编程 ROM 位片内寄存器 (SRAM) 保存期限超 10 年 8 级堆栈用于子程序嵌套 双时钟工作模式 四级可编程低电压检测 (LVD) : 4.5V, 4V, 3.3V, 2.2V 四级可编程低电压复位 (LVR) : 4.0V,3.5V,2.7V,1.8V(POR) 上电复位电压 : 1.8V~1.9V 5V/4MHz 工作条件下电流低于 1.0 ma 3V/16kHz 工作条件下电流典型值为 15 µa 休眠模式下电流典型值为 2 µa 四种工作模式 模式 CPU 主频时钟 副频时钟 休眠模式 关闭 关闭 关闭 空闲模式 关闭 关闭 打开 低速模式 打开 关闭 打开 正常模式 打开 打开 打开 I/O 端口配置 6 个双向 I/O 端口 :P5,P6 和 P7 22 个 I/O 引脚 22 个可编程漏极开路 I/O 引脚 21 个可编程上拉 I/O 引脚 21 个可编程下拉 I/O 引脚 21 个可编程高灌电流 / 高驱动 I/O 引脚 外部中断 :INT0 操作电压范围 在 0~70 C 为 2.1V~5.5V ( 商业级 ) 在 -40~85 C 为 2.3V~5.5V ( 工业级 ) 操作频率范围 晶振 /IRC/ERC 系统时钟振荡电路由 code option 选择 IRC 副频时钟由 code option 选择主时钟 晶振模式 : DC ~ 16MHz 在 5~5.5V DC ~ 8MHz 在 3~5.5V DC ~ 4MHz 在 2.1~5.5V IRC 模式 : DC ~ 16 MHz 在 5~5.5V DC ~ 8MHz/2CLK 在 3V~5.5 DC ~ 4MHz/2CLK 在 2.1V~5.5V 内部 RC 频率 温度 (-40 ~+85 ) 偏移率 电压 (2.5V~5.5V) 制程 总计 1 MHz ± 2% ± 1% ± 1% ± 4% 4 MHz ± 2% ± 1% ± 1% ± 4% 8 MHz ± 2% ± 1% ± 1% ± 4% 16 MHz ± 2% ± 1% ± 1% ± 4% 副时钟 IRC 模式 : 16kHz/32kHz 外部配置 可选择信号源和触发沿的 8 位实时时钟 / 计数器 (TCC) 14+2 通道 12 位解析度的模数转换器 + 1 位 Vref+ 内部参考电压 一个 8 位定时 / 计数器 TC1: 定时器 / 计数器 / 捕捉 / 窗口 / 蜂鸣器 / PWM/PDO( 可编程分频输出 ) 模式选择 外部中断唤醒功能 : 上升沿或下降沿中断 I 2 C- 总线功能 ; 7/10 位地址, 8 位数据发送 / 接收模式 端口 56 输入状态改变唤醒 三个 16 位 PWM 一个比较器 /OP 16 个可用中断 特性 可编程的自由运行的看门狗定时器 r 高 ESD 抗干扰 省电 ( 休眠 ) 模式 可选择的时钟模式 封装类型 : 18 pin DIP 300mil 18 pin SOP 300mil 20 pin DIP 300mil :EM78P374ND18 :EM78P374NSO18 :EM78P374ND20 20 pin SOP 300mil :EM78P374NSO20 20 pin SSOP 209mil :EM78P374NSS20 24 pin skinny DIP 300mil :EM78P374NK24 24 pin SOP 300mil 24 pin SSOP 150mil 注意 : 绿色产品不包含有害物质 :EM78P374NSO24 :EM78P374NSS24 产品规格书 (V1.8)

10 3 引脚配置 ( 封装 ) EM78P374N 图 3-1a 24-Pin DIP/SOP/SSOP 引脚图 图 3-1b 20-Pin DIP/SOP/SSOP 引脚图 图 3-1c 18-Pin DIP/SOP 引脚图 2 产品规格书 (V1.8)

11 4 引脚描述 引脚名称 P50/ADC0 P51/ADC1/ TC1 P52/ADC2/ PWMA P53/ADC3/ PWMB P54/ADC4/ PWMC P55/ADC5 P56/ADC6/ OSCO 功能 输入类型输出类型 P50 ST CMOS ADC0 AN - ADC 输入 0 P51 ST CMOS ADC1 AN - ADC 输入 1 TC1 ST CMOS P52 ST CMOS ADC2 AN - ADC 输入 2 PWMA - CMOS PWMA 输出 P53 ST CMOS ADC3 AN - ADC 输入 3 PWMB - CMOS PWMB 输出 P54 ST CMOS ADC4 AN - ADC 输入 4 PWMC - CMOS PWMC 输出 P55 ST CMOS ADC5 AN - ADC 输入 5 P56 ST CMOS ADC6 AN - ADC 输入 6 描述 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 定时器 1 时钟输入, 捕捉输入 (TC1CAP), 窗口输入 (TC1W), 可编程分频输出 (PDO), 脉宽调制 (PWM1), 蜂鸣器输出 (BUZ) 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 OSCO - XTAL 晶振 / 谐振振荡电路的时钟输出 产品规格书 (V1.8)

12 ( 接上表 ) 引脚名称 P57/ADC7/ OSCI/ RCOUT P60/C2- P61/C2+/ SCL P62/CO2/ SDA P63/ PWMC1 P64/ PWMB1 P65/ PWMA1 P66/INT P67/ /RESET 功能 输入类型 输出类型 P57 ST CMOS ADC7 AN - ADC 输入 7 描述 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 OSCI XTAL - 晶振 / 谐振振荡电路的时钟输入 RCOUT - CMOS 内部 RC 振荡时钟输出 P60 ST CMOS C2- AN - 比较器 2 / OP2 的反向端 P61 ST CMOS C2+ AN - 比较器 2/OP2 的正向端 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 SCL ST CMOS I 2 C 串行输入 / 输出时钟 (SCL) P62 ST CMOS CO2 - CMOS 比较器 2 的输出 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 SDA ST CMOS I 2 C 串行数据输入 / 输出 (SDA) P63 ST CMOS PWMC1 - CMOS PWMC1 输出 ( 互补 PWM) P64 ST CMOS PWMB1 - CMOS PWMB1 输出 ( 互补 PWM) P65 ST CMOS PWMA1 - CMOS PWMA1 输出 ( 互补 PWM) P66 ST CMOS INT ST 外部中断引脚 P67 ST CMOS /RESET ST - 外部复位引脚 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动, 引脚输入状态改变唤醒端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 漏极开路, 高灌电流, 引脚输入状态改变唤醒端口 始终为漏极开路状态 4 产品规格书 (V1.8)

13 ( 接上表 ) 引脚名称 P70/TCC/ Verf/ADC8 P71/ADC9 P72/ADC10/ SCL P73/ADC11/ SDA P74/ADC12 P75/ADC13 功能 输入类型输出类型 P70 ST CMOS TCC ST - TCC 时钟输入 VREF AN - ADC 外部参考电压 ADC8 AN - ADC 输入 8 P71 ST CMOS ADC9 AN - ADC 输入 9 P72 ST CMOS ADC10 AN - ADC 输入 10 描述 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 SCL ST CMOS I 2 C 串行时钟输入 / 输出 (SCL) P73 ST CMOS ADC11 AN - ADC 输入 11 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 SDA ST CMOS I 2 C 串行数据输入 / 输出 (SDA) P74 ST CMOS ADC12 AN - ADC 输入 12 P75 ST CMOS ADC13 AN - ADC 输入 13 VDD VDD Power - 电源 VSS VSS Power - 地 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 双向 I/O 端口, 通过软件编程可设置为内部下拉, 内部上拉, 漏极开路, 高灌电流, 高驱动端口 产品规格书 (V1.8)

14 5 功能模块图 图 5-1 EM78P374N 功能模块图 6 产品规格书 (V1.8)

15 6 功能描述 6.1 工作寄存器 R0: IAR ( 间址寻址寄存器 ) R0 不是一个实际存在的寄存器, 它的主要功能是作为一个间接寻址的输出 任何使用 R0 作为存取数据的指令, 实际存取的都是 RAM 选择寄存器 (R4) 所指向的 RAM 寄存 器 R1: BSR (BANK 选择控制寄存器 ) SBS0 - GBS2 GBS1 GBS R/W - R/W R/W R/W Bits 7 ~ 5: 未使用, 一直为 0 Bit 4 (SBS0): 特殊寄存器 bank 选择位 用于选择特殊寄存器 R5~R4F 的 Bank 0/1 0: Bank 0 1: Bank 1 Bit 3: 未使用, 一直为 0 Bits 2 ~ 0 (GBS2 ~ GBS0): 通用寄存器 Bank 选择位. 用于选择特殊寄存器 R80~RFF 的 Bank 0~7 GBS2 GBS1 GBS0 RAM Bank R2: PCL ( 程序计数器的低位 ) PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PC7~PC0): 程序计数器的低位. 取决于器件类型,R2 和硬件堆栈为 14 位宽 其结构描述如图 6-1 产品规格书 (V1.8)

16 片上 4K 15 Bit 的 ROM 地址与程序指令代码相对应 一个程序页为 4096 字长 当复位时 R2 被清零 "JMP" 指令允许直接装载程序计数器的低 12 位 因此, JMP 指令可以在同一个页内任意跳转 "CALL" 指令首先装载程序计数器的低 12 位, 然后将 PC+1 值推入堆栈 因此子程序入口地址可以放在一个程序页内的任一位置 "LJMP" 指令首先装载程序计数器的低 15 位因此, "LJMP" 允许 PC 在 4K (2 12 ) 内任意跳转 "LCALL" 指令首先装载程序计数器的低 15 位因此, "LJMP" 允许 PC 在 4K (2 12 ) 的分页间任意跳转 "RET" ("RETL k", "RETI") 指令将栈顶的数据存放在 PC 中 "ADD R2, A" 允许把一个相对地址值加到当前 PC 上, 同时 PC 的第九位及以上各位依次增加 "MOV R2, A" 允许从 A 寄存器装载一个地址值到 PC 的低 8 位, 同时 PC 的第九位及以上位保持不变 执行任何 ( 例如 : "MOV R2, A", "BC R2, 6" 等 ) 直接对 R2 进行写入操作的指令, 除 ADD R2,A 外,PC 的第九位及以上位 (A8 ~ A12) 都会保持不变 所有指令除 LCALL 和 LJMP 都是单指令周期 (Fsys/2) 指令, LCALL 和 LJMP 指令为两个指令周期 8 产品规格书 (V1.8)

17 PC A13 ~ A0 Stack Level 1 Stack Level 2 Stack Level 3 Stack Level 4 Stack Level 5 Stack Level 6 Stack Level 7 Stack Level 8 Reset vector INT interrupt vector pin change interrupt vector TCC interrupt vector LVD interrupt vector CMP2 interrupt vector AD interrupt vector TC1 interrupt vector PWMPA interrupt vector PWMDA interrupt vector I2C Tx interrupt vector I2C Rx interrupt vector I2Cstop interrupt vector PWMPB interrupt vector PWMDB interrupt vector PWMPC interrupt vector PWMDC interrupt vector 0000h 0002h 0004h 0006h 0008h 000Ah 000Ch 000Eh 0010h 0012h 0014h 0016h 0018h 001Ah 001Ch 001Eh 0020h 0022h 0024h 0026h 0028h 002Ah 002Ch On-chip Program Memory 7FFFh 图 6-1 EM78P374N 程序计数器结构 产品规格书 (V1.8)

18 数据存储器配置地址 Bank 0 Bank 1 0X00 IAR ( 间址寄存器 ) 0X01 BSR (Bank 选择控制寄存器 ) 0X02 PC ( 程序计数器 ) - 0X03 SR ( 状态寄存器 ) 0X04 RSR (RAM 选择寄存器 ) 0X05 Port 5-0X06 Port 6-0X07 Port 7-0X08 - P5PHCR 0X09 - P6PHCR 0X0A - P7PHCR 0x0B IOC5 P5PLCR 0X0C IOC6 P6PLCR 0X0D IOC7 P7PLCR 0X0E OMCR ( 工作模式控制寄存器 ) P5HDSCR 0X0F IESCR P6HDSCR 0X10 WUCR1 P7HDSCR 0X11 WUCR2 P5ODCR 0X12 WUCR3 P6ODCR 0X13 - P7ODCR 0X14 SFR1 ( 状态标志寄存器 1) - 0X15 SFR2 ( 状态标志寄存器 2) - 0X16 SFR3 ( 状态标志寄存器 3) PWMSCR 0X17 SFR4 ( 状态标志寄存器 4) PWMACR 0X18 SFR5 ( 状态标志寄存器 5) PRDAL 0X19 - PRDAH 0X1A - DTAL 0X1B IMR1 ( 中断屏蔽寄存器 1) DTAH 0X1C IMR2 ( 中断屏蔽寄存器 2) TMRAL 0X1D IMR3 ( 中断屏蔽寄存器 3) TMRAH 0X1E IMR4 ( 中断屏蔽寄存器 4) PWMBCR 0X1F IMR5 ( 中断屏蔽寄存器 5) PRDBL 0X20 - PRDBH 0X21 CR DTBL 0X22 TCCCR DTBH 0X23 TCCD TMRBL 0X24 TC1CR1 TMRBH 0X25 TC1CR2 PWMCCR 0X26 TC1DA PRDCL 0X27 TC1DB PRDCH 0X28 - DTCL 0X29 - DTCH 0X2A - TMRCL 0x2B - TMRCH 10 产品规格书 (V1.8)

19 ( 接上表 ) 地址 Bank 0 Bank 1 0X2C - - 0X2D - - 0X2E - - 0X2F - - 0X30 I2CCR1-0X31 I2CCR2-0X32 I2CSA - 0X33 I2CDB - 0X34 I2CDAL - 0X35 I2CDAH - 0X X X X X3A - - 0x3B CMP2CR - 0X3C CMP3CR - 0X3D - - 0X3E ADCR1-0X3F ADCR2-0X40 ADISR - 0X41 ADER1-0X42 ADER2-0X43 ADDL - 0X44 ADDH - 0X45 ADCVL TBPTL 0X46 ADCVH TBPTH 0X47 未使用 STKMON 0X48 - PCH 0X49 - LVDCR 0X4A - - 0x4B - - 0X4C - - 0X4D - - 0X4E - - 0X4F - - 0X50 0X51 : 通用寄存器 : 0X7F 产品规格书 (V1.8)

20 ( 接上表 ) 地址 Bank 0 Bank 1 0X80 0X81 : : : 0XFE 0XFF Bank 0 Bank R3: SR ( 状态寄存器 ) INT - - T P Z DC C F - - R/W R/W R/W R/W R/W Bit 7 (INT): 中断使能标志 0: 中断被指令 DISI 或硬件屏蔽 1: 中断被指令 ENI/RETI 使能 Bits 6 ~ 5: 未使用, 总是设置为 0 Bit 4 (T): Bit 3 (P): 时间溢出位 执行 SLEP 和 C 指令或上电时置 1, 溢出时复位为 0 省电标志位 上电时设置为 1 或执行 "C" 指令 执行 "SLEP" 指令后复位为 0 Bit 2 (Z): 零标志位 如果算术运算或逻辑运算的结果为零时置 1 Bit 1 (DC): 辅助进位标志 Bit 0 (C): 进位标志 R4: RSR (RAM 选择寄存器 ) RSR7 RSR6 RSR5 RSR4 RSR3 RSR2 RSR1 RSR0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (RSR7 ~ RSR0): 在间接寻址模式, 这些位用于选择寄存器 ( 地址 : 00~FF) 更 多细节用户可参考 节的数据存储器配置,R2: PCL( 低位程序计数器 ) 12 产品规格书 (V1.8)

21 6.1.6 Bank 0 R5 ~ R7: (Port 5 ~ Port 7) R5, R6 和 R7 为 I/O 数据寄存器 Bank 0 R8~RA: ( 未使用, 总是设置为 0 ) Bank 0 RB~RD: (IOCR5 ~ IOCR7) 用于控制 I/O 口的方向 可读可写 0: 设置相应 I/O 引脚为输出 1: 设置相应 I/O 引脚为输入 Bank 0 RE: OMCR ( 工作模式控制寄存器 ) CPUS IDLE RCM1 RCM0 R/W R/W R/W R/W Bit 7 (CPUS): CPU 振荡源选择. 0: Fs: 副频 1: Fm: 主频 当 CPUS=0, CPU 振荡源选择副频, 主频停振 Bit 6 (IDLE): 空闲模式使能位元 此位元决定 SLEP 之后进入哪一种模式 ( 如下图 ) 0: IDLE=0 +SLEP 指令 睡眠模式 1: IDLE=1 +SLEP 指令 空闲模式 * 当模式转换空闲模式 -> 正常模式, 空闲模式 -> 低速模式时 : 如果定时器的时钟源是 Fs, 在空闲模式定时器 / 计数器继续计数. 在空闲模式定时器 / 计数器的条 件一旦匹配, 定时器 / 计数器的中断标志将置位 如果相应的中断使能, MCU 将进入中断向量 图 6-2 CPU 工作模式 产品规格书 (V1.8)

22 振荡特性 振荡模式晶振模式 IRC 模式 CPU 模式切换 CPU 正常工作前的等待时间 休眠 正常模式 WSTO 个时钟 ( 主频 ) 空闲 正常模式 WSTO 个时钟 ( 主频 ) 绿色 正常模式 WSTO 个时钟 ( 主频 ) 休眠 绿色模式 WSTO + 8 个时钟 ( 副频 ) 空闲 绿色模式 WSTO + 8 个时钟 ( 副频 ) 休眠 正常模式 WSTO + 8 个时钟 ( 主频 ) 空闲 正常模式 WSTO + 8 个时钟 ( 主频 ) 绿色 正常模式 WSTO + 8 个时钟 ( 主频 ) 休眠 绿色模式 WSTO + 8 个时钟 ( 副频 ) 空闲 绿色模式 WSTO + 8 个时钟 ( 副频 ) WSTO: 开始振荡前的等待时间 Bits 5 ~ 3: 未使用, 总是设置为 0 Bits 2 ~ 1 (RCM1 ~ RCM0): 内部 RC 模式选择位 RCM1 RCM0 频率 (MHz) Bank 0 RF: IESCR ( 外部中断沿选择控制寄存器 ) - - EIES R/W Bits 5 (EIES54): 外部中断边沿使能位 0: 下降沿中断 1: 上升沿中断 Bank 0 R10: WUCR1 ( 唤醒控制寄存器 1) CMP2WK - LVDWK ADWK R/W - R/W R/W Bit 7 (CMP2WK): 比较器 2 唤醒使能位 0: 禁止比较器 2 唤醒. 1: 使能比较器 2 唤醒. Bit 6: 未使用, 总是设置为 0 Bit 5 (LVDWK): 低电压检测唤醒使能位 0: 禁止低电压检测唤醒. 14 产品规格书 (V1.8)

23 1: 使能低电压检测唤醒 Bit 4 (ADWK): A/D 转换唤醒使能位 0: 禁止 AD 转换唤醒 1: 使能 AD 转换唤醒 当 AD 转换完成的状态用于进入中断向量或将 IC 从休眠 / 空闲模式 AD 正在运行的状态唤醒, ADWK 位必须设置为 使能 Bits 3 ~ 0: 未使用, 总是设置为 Bank 0 R11: WUCR2 ( 唤醒控制寄存器 2) I2CWK R/W - - Bits 7 ~ 3: 未使用, 总是设置为 0 Bit 2 (I2CWK): I2C 唤醒使能位 当 I2C 工作在从机模式时可以使用 0: 禁止 1: 使能 Bits 1 ~ 0: 未使用, 总是设置为 Bank 0 R12: WUCR3 ( 唤醒控制寄存器 3) - - ICWKP6 ICWKP5 - - INTWK R/W R/W - - R/W - Bits 5 ~ 4 (ICWKP6 ~ 5): (Port6~5) 引脚状态改变唤醒使能位 CPU 模式 0: 禁止引脚变化中断唤醒 1: 使能引脚变化中断唤醒 当外部中断状态改变用于进入中断向量或将 IC 从休眠 / 空闲模式, INTWK 位必须设置为 使能 引脚状态改变唤醒功能使能 正常 / 低速模式 休眠 / 空闲模式 全局中断 DISI ENI DISI ENI ICIE = 0 (ICSF=1 or 0) (ICSF=1 or 0) 下一条指令 + 下一条指令下一条指令唤醒 (ICSF=1) 唤醒 (ICSF=1) ICIE = 1 下一条指令 (ICSF=1 or 0) 中断向量 (ICSF=1) 唤醒 (ICSF=1) + Next instruction Wake up (ICSF=1) 如果引脚状态改变唤醒功能禁止, 则 ICSF 总是为 0 要想将 MCU 从休眠或空闲模式唤醒, 则 ICSF 必须为 1 如果 ICSF 为 0, 则意味着中断未发生 所以, MCU 不能由引脚状态改变唤醒 产品规格书 (V1.8)

24 Bits 7 ~ 6, 3 ~ 2, 0: 未使用, 总是设置为 0 Bit 1 (INTWK5): 外部中断 (INT 引脚 ) 唤醒功能使能位 0: 禁止外部中断唤醒 1: 使能外部中断唤醒当外部中断状态改变被用于进入中断向量或是从睡眠 / 闲置模式唤醒 MCU,EXWE 位元必须设置为 使能 Bank 0 R13: ( 未使用, 总是设为 0 ) Bank 0 R14: SFR1 ( 状态标志寄存器 1) CMP2SF - LVDSF ADSF TCSF F - F F F 当中断条件被触发, 相应的标志被设置为 1 Bit 7 (CMP2SF): 比较器 2 状态标志 当比较器 2 输出口状态改变时置位, 由软件复位 Bit 6: 未使用, 总是设置为 0 Bit 5 (LVDSF): 低电压检测状态标志 : LVDEN LVDS2, LVDS1, LVDS0 LVD 中断电压 LVDSF V 1* V 1* V 1* V 1* 0 XX NA 0 * 如果 Vdd 在改变时, 电压大于了 LVD 电压, LVDSF =1 Bit 4 (ADSF): AD 转换的状态标志 当 AD 转换完成时置位, 由软件复位 Bits 3 ~ 1: 未使用, 总是设置为 0 Bit 0 (TCSF): TCC 溢出中断 当 TCC 溢出置位, 由软件复位 注意如果功能使能, 无论中断屏蔽是否使能, 其相应状态标志将置位 16 产品规格书 (V1.8)

25 Bank 0 R15: SFR2 ( 状态标志寄存器 2) TC1DSF F 当中断条件被触发时, 每一个相应的状态标志位都会置 1 Bits 7 ~ 1: 未使用, 总是设置为 0 Bit 0 (TC1DSF): 8- 位定时 / 计数器 1 状态标志, 由软件清零 注意如果功能使能, 无论中断屏蔽是否使能, 其相应状态标志将置位 Bank 0 R16: SFR3 ( 状态标志寄存器 3) - - PWMCPSF PWMCDSF PWMBPSF PWMBDSF PWMAPSF PWMADSF - - F F F F F F Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (PWMCPSF): PWMC 周期匹配状态标志 ( 脉宽调制 ) 当达到选择的周期时置位, 由软件复位 Bit 4 (PWMCDSF): PWMC 占空比匹配状态标志 ( 脉宽调制 ) 当达到选择的占空比时置位, 由软件复位 Bit 3 (PWMBPSF): PWMB 周期匹配状态标志 ( 脉宽调制 ) 当达到选择的周期时置位, 由软件复位 Bit 2 (PWMBDSF): PWMB 占空比匹配状态标志 ( 脉宽调制 ) 当达到选择的占空比时置位, 由软件复位 Bit 1 (PWMAPSF): PWMA 周期匹配状态标志 ( 脉宽调制 ) 当达到选择的周期时置位, 由软件复位 Bit 0 (PWMADSF): PWMA 占空比匹配状态标志 ( 脉宽调制 ) 当达到选择的占空比时置位, 由软件复位 注意如果功能使能, 无论中断屏蔽是否使能, 其相应状态标志将置位 产品规格书 (V1.8)

26 Bank 0 R17: SFR4 ( 状态标志寄存器 4) - - P6ICSF P5ICSF - I2CSTPSF I2CRSF I2CTSF - - F F - F F F Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (P6ICSF): Bit 4 (P5ICSF): Port 6 状态标志 标志由软件清零 Port 5 状态标志 标志由软件清零 Bit 3: 未使用, 总是设置为 0 Bit 2 (I2CSTPSF): I2C 停止状态标志 当 I2C 停止信号发生时置位 Bit 1 (I2CRSF): Bit 0 (I2CTSF): I2C 接收状态标志 当 I2C 接受 1 字节的数据并回应 ACK 信号时置位 标志由软件清零 I2C 发送状态标志 当 I2C 传送 1 字节的数据并接收一个握手信号 (ACK 或 NACK) 通过分位或禁止 I2C 来重置 注意如果功能使能, 无论中断屏蔽是否使能, 其相应状态标志将置位 Bank 0 R18: SFR5 ( 状态标志寄存器 5) EXSF F 当中断条件被触发时, 每一个相应的状态标志位都会置 1 Bits 7 ~ 4, 2 ~ 0: 未使用, 总是设置为 0 Bit 3 (EXSF5): 外部中断状态标志 INT 引脚 使能条件 边沿 数字信号抑制 INTX (ENI+) EXIEX 上升沿或下降沿 8/Fc 或 32/Fc 注意如果功能使能, 无论中断屏蔽是否使能, 其相应状态标志将置位 18 产品规格书 (V1.8)

27 Bank 0 R1B: IMR1 ( 中断屏蔽寄存器 1) CMP2IE - LVDIE ADIE TCIE R/W - R/W R/W - - R/W Bit 7 (CMP2IE): CMP2SF 中断使能位 0: 禁止 CMP2SF 中断 1: 使能 CMP2SF 中断 当比较器输出状态改变用于进入中断向量, 则 CMP2IE 位必须设置为 使能 Bit 6: 未使用, 总是设置为 0 Bit 5 (LVDIE): LVDSF 中断使能位 0: 禁止 LVDSF 中断 1: 使能 LVDSF 中断 Bit 4 (ADIE): ADSF 中断使能位 0: 禁止 ADSF 中断 1: 使能 ADSF 中断. Bits 3~1: 未使用, 总是设置为 0 Bit 0 (TCIE): TCSF 中断使能位 0: 禁止 TCSF 中断 1: 使能 TCSF 中断 注意 如果中断屏蔽被使能, 当相应的状态标志被设置, 程序计数器将跳转至相应的中断向量 Bank 0 R1C: IMR2 ( 中断屏蔽寄存器 2) TC1DIE R/W Bits 7 ~ 1: 未使用, 总是设置为 0 Bit 0 (TC1DIE): 中断使能位 0: 禁止 TC1DSF 中断 1: 使能 TC1DSF 中断 注意如果中断屏蔽被使能, 当相应的状态标志被设置, 程序计数器将跳转至相应的中断向量 产品规格书 (V1.8)

28 Bank 0 R1D IMR3 ( 中断屏蔽寄存器 3) - - PWMCPIE PWMCDIE PWMBPIE PWMBDIE PWMAPIE PWMADIE - - R/W R/W R/W R/W R/W R/W Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (PWMCPIE): PWMCPSF 中断使能位 0: 禁止 PWMC 周期匹配中断 1: 使能 PWMC 周期匹配中断 Bit 4 (PWMCDIE): PWMCDSF 中断使能位 0: 禁止 PWMC 占空比匹配中断 1: 使能 PWMC 占空比匹配中断 Bit 3 (PWMBPIE): PWMBPSF 中断使能位 0: 禁止 PWMB 周期匹配中断 1: 使能 PWMB 周期匹配中断 Bit 2 (PWMBDIE): PWMBDSF 中断使能位 0: 禁止 PWMB 占空比匹配中断 1: 使能 PWMB 占空比匹配中断 Bit 1 (PWMAPIE): PWMAPSF 中断使能位 0: 禁止 PWMA 周期匹配中断 1: 使能 PWMA 周期匹配中断 Bit 0 (PWMADIE): PWMADSF 中断使能位 0: 禁止 PWMA 占空比匹配中断 1: 使能 PWMA 占空比匹配中断 注意如果中断屏蔽被使能, 当相应的状态标志被设置, 程序计数器将跳转至相应的中断向量 Bank 0 R1E: IMR4 ( 中断屏蔽寄存器 4) - - P6ICIE P5ICIE - I2CSTPIE I2CRIE I2CTIE - - R/W R/W - R/W R/W R/W 20 产品规格书 (V1.8)

29 Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (P6ICIE): Bit 4 (P5ICIE): Port 6 引脚变化中断使能位 0: 禁止 P6ICSF 中断 1: 使能 P6ICSF 中断 Port 5 引脚变化中断使能位 0: 禁止 P5ICSF 中断 1: 使能 P5ICSF 中断 Bit 3: 未使用, 总是设置为 0 Bit 2 (I2CSTPIE): I2C 停止中断使能位 0: 禁止中断 1: 使能中断 Bit 1 (I2CRIE): Bit 0 (I2CTIE): I2C 接口 Rx 中断使能位 0: 禁止中断 1: 使能中断 I2C 接口 Tx 中断使能位 0: 禁止中断 1: 使能中断 注意如果中断屏蔽被使能, 当相应的状态标志被设置, 程序计数器将跳转至相应的中断向量 Bank 0 R1F: IMR5 ( 中断屏蔽寄存器 5) EXIE R/W Bits 7~ 4, 2 ~ 0: 未使用, 总是设置为 0 Bit 3 (EXIE5): EXSF5 中断使能位 0: 禁止 EXSF5 中断 1: 使能 EXSF5 中断 注意如果中断屏蔽被使能, 当相应的状态标志被设置, 程序计数器将跳转至相应的中断向量 Bank 0 R21: CR ( 看门狗定时器定时器控制寄存器 ) 产品规格书 (V1.8)

30 E PSWE WPSR2 WPSR1 WPSR0 R/W R/W R/W R/W R/W Bit 7 (E): 看门狗定时器使能位 E 可读写 0: 禁止 1: 使能 Bit 3 (PSWE): 预分频比使能位 0: 预分频比禁止 比为 1:1 1: 预分频比使能 比由 Bit 2~0 定义 Bits 2 ~ 0 (WPSR2 ~ WPSR0): 预分频比设置位 WPSR2 WPSR1 WPSR0 分频比 : : : : : : : : Bank 0 R22: TCCCR (TCC 控制寄存器 ) - TCCS TS TE PSTE TPSR2 TPSR1 TPSR0 - R/W R/W R/W R/W R/W R/W R/W Bit 7: 未使用, 总是设置为 0 Bit 6 (TCCS): TCC 时钟源选择位 0: Fs ( 副时钟 ) 1: Fm ( 主时钟 ) Bit 5 (TS): Bit 4 (TE): 信号源 0: 内部指令时钟 1: TCC 引脚上的信号 TCC 引脚上信号的周期必须大于内部指令时钟周期 TCC 信号沿 0: 上升沿计数加 1 1: 下降沿计数加 1 Bit 3 (PSTE): TCC 分频比使能位 0: TCC 分频禁用 TCC 分频比为 1:1 22 产品规格书 (V1.8)

31 1: TCC 分频使能 TCC 分频比由位 2 ~ 0 定义 Bits 2 ~ 0 (TPSR2 ~ TPSR0): TCC 分频比设置位 TPSR2 TPSR1 TPSR0 TCC 分频比 : : : : : : : : Bank 0 R23: TCCD (TCC 数据寄存器 ) TCC7 TCC6 TCC5 TCC4 TCC3 TCC2 TCC1 TCC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (TCC7 ~ TCC0): TCC 数据 通过 TCC 引脚的外部信号边沿或由指令时钟周期加 1 TCC 触发脉冲宽度的外部信号 必须大于一条指令 信号能否使计数器加 1 有 TCCCR 寄存器的 Bit 4 和 Bit 5 决定 与 任何其他的寄存器一样是可读 / 写 如果有溢出, 之前写入 TCCD 的值将自动的加载至 TCC 电路 Bank 0 R24: TC1CR1 ( 定时器 / 计时器 1 控制寄存器 1) TC1S TC1RC TC1SS1 - TC1FF TC1OMS TC1IS1 TC1IS0 R/W R/W R/W - R/W R/W R/W R/W Bit 7 (TC1S): 定时 / 计数器 1 启动控制 0: 停止并清计数器 ( 默认 ) 1: 启动定时 / 计数器 1 Bit 6 (TC1RC): 定时器 1 读控制位 0: 当此位为 0, 不能从 TC1DB 读数据 ( 默认 ) 1: 当此位元设置为 1, 数据为从 TC1DB 读到的数据 读到的数据为当 前值 Bit 5 (TC1SS1): 定时 / 计数器 1 时钟源选择位 0: 内部时钟作为计数源 (Fc) - Fs/Fm ( 默认 ) 1: 外部 TC1 引脚作为计数源 (Fc) 只适用与定时/ 计数器模式 Bit 4: 未使用, 总是设置为 0 产品规格书 (V1.8)

32 Bit 3 (TC1FF): 定时 / 计数器 1 的 PWM 极性 0: 占空比为逻辑 1 ( 默认 ) 1: 占空比为逻辑 0 Bit 2 (TC1OMS): 定时器输出模式选择位 0: 重复模式 ( 默认 ) 1: 单次触发模式 注意单次触发模式一位置定时器只有一个周期 Bits 1 ~ 0 (TC1IS1 ~ TC1IS0): 定时器 1 中断类型选择位 当计数器在 PWM 模式中使 用时才用这两个位 TC1IS1 TC1IS0 定时器 1 中断类型选择 0 0 TC1DA ( 周期 ) 匹配 0 1 TC1DB ( 占空比 ) 匹配 1 TC1DA 和 TC1DB 匹配 Bank 0 R25: TC1CR2 ( 定时 / 计数器 1 控制寄存器 2) TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 5 (TC1M2 ~ TC1M0): 定时 / 计数器 1 工作模式选择 TC1M2 TC1M1 TC1M0 工作模式选择 定时 / 计数器上升沿 定时 / 计数器下降沿 捕捉模式上升沿 捕捉模式下降沿 窗口模式 可编程分压器输出 脉宽调制输出 Bit 4 (TC1SS0): 定时 / 计数器 1 时钟源选择 0: Fs 为计数源 (Fc) ( 默认 ) 1: Fm 为计数源 (Fc) 蜂鸣器 ( 输出定时 / 计数器时钟源 时钟源的占空比必须为 50/50) Bits 3~0 (TC1CK3~TC1CK0): 定时 / 计数器 1 时钟源分频比选择位 24 产品规格书 (V1.8)

33 TC3CK3 TC3CK2 TC3CK1 TC3CK0 解析度最大时间解析度最大时间时钟源 8MHZ 8MHz 16KHZ 16KHz 正常模式 F C=8M F C=8M F C=16K F C=16K F C 125ns 32µs 62.5µs 16ms F C/2 250ns 64µs 125µs 32ms F C/ ns 128µs 250µs 64ms F C/2 3 1µs 256µs 500µs 128ms F C/2 4 2µs 512µs 1ms 256ms F C/2 5 4µs 1024µs 2ms 512ms F C/2 6 8µs 2048µs 4ms 1024ms F C/2 7 16µs 4096µs 8ms 2048ms F C/2 8 32µs 8192µs 16ms 4096ms F C/2 9 64µs 16384µs 32ms 8192ms F C/ µs 32768µs 64ms 16384ms F C/ µs 65536µs 128ms 32768ms F C/ µs µs 256ms 65536ms F C/ ms µs 512ms ms F C/ ms ms 1.024s ms F C/ ms 1.048s 2.048s ms Bank 0 R26: TC1DA ( 定时 / 计数器 1 数据缓存 A) TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (TC1DA7 ~ TC1DA0): 8 位定时 / 计数器 1 数据缓存 A Bank 0 R27: TC1DB ( 定时 / 计数器 1 数据缓存 B) TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (TC1DB7 ~ TC1DB0): 8 位定时 / 计数器 1 数据缓存 B 注意 1. 当定时 / 计数器 x 用于 PWM 模式, 在寄存器 TCxDB 存储的占空比必须小于或等于存储在寄存器 TcxDA 中存储的周期值., 例如. 占空比 周期. 然后就可以产生 PWM 波形. 如果占空比比周期大, 则 PWM 输出一直为高电平. 2. 内部电路会将用户设置的周期值加 1. 例如 : 周期设置为 0x4F, 电路实际的周期为 0x50. 如果周期设置为 0xFF, 电路实际的周期为 0x100. 产品规格书 (V1.8)

34 Bank 0 R28~RF: ( 未使用, 总是设为 0 ) Bank 0 R30: I2CCR1 (I2C 状态和控制寄存器 1) Strobe/Pend IMS ISS STOP SAR_EMPTY ACK FULL EMPTY R R/W R/W R R R R R Bit 7 (Strobe/Pend): 主机模式, 它用于作为选通信号控制 I2C 电路发出 SCL 时钟 在接受或发送握手信号 (ACK 或 NACK) 后自动复位 在从机模式, 它作为未决定信号 用户应该在往 Tx 缓冲写入或从 Rx 缓冲告知被动 I2C 电路释放 SCL 信号后清零 Bit 6 (IMS): I2C 主机 / 从机模式选择为 0: 从机 1: 主机 Bit 5 (ISS): I2C 快速 / 标准模式选择位 ( 如果 Fm 为 6 MHz 和 I2CTS1~0<0,0>) 0: 标准模式 (100kbit/s) 1: 快速模式 (400kbit/s) Bit 4 (STOP): 主机模式下, 如果 STOP=1 且 R/nW=1, 则在发送 STOP 信号前, MCU 必须返回 nack 信号至被动元件 如果 STOP=1 和 R/nW=0, 则在接收 ACK 信号后,MCU 发送 STOP 信号 当 MCU 发送 STOP 信号至被动元件则复位 在从机模式, 如果 STOP=1 且 R/nW=0, 则 MCU 必须返回 nack 信号至主动元件 Bit 3 (SAR_EMPTY): 当 MCU 从 I2C 被动地址寄存器传送 1 字节数据并且接受 ACK( 或 nack) 信号时置 1 当 MCU 写 1 字节数据至 I2C 被动地址寄存器则重置 Bit 2 (ACK): 当元件应答 ACK 信号时,ACK 条件位元通过硬件被设置为 1 当元件应答 nack 信号时重置 Bit 1 (FULL): Bit 0 (EMPTY): 当 I2C 接受缓冲寄存器为满时, 由硬件置位 当 MCU 从 I2C 接受缓冲寄存器读取数据时, 通过硬件重置 当 I2C 传送缓冲寄存器为空并且接收一个 ADK( 或 nack) 信号时由硬件设置为 1 当 MCU 写新数据至 I2C 传送缓冲寄存器时由硬件重置 Bank 0 R31: I2CCR2 (I2C 状态和控制寄存器 2) I2CBF GCEN - BBF I2CTS1 I2CTS0 I2CCS I2CEN R R/W - R R/W R/W R/W R/W Bit 7 (I2CBF): I2C 忙标志位 26 产品规格书 (V1.8)

35 0: 在从机模式中, 如果接收 STOP 信号或 I2C 被动地址没有被匹配时清 0 1: 当 I2C 在从机模式与主机通信时置 1 Bit 6 (GCEN): I2C 全呼功能使能位 0: 禁止全呼功能 1: 使能全呼功能 Bit 5: 未使用, 总是设置为 0 Bit 4 (BBF): 忙标志位 在主机模式 I2C 检测到忙 只读 Bits 3~2 (I2CTS1~I2CTS0): I2C 传输时钟选择位元 当使用不同的工作频率 (Fm), 这 些位元必须正确的设置, 使 SCL 时钟进入标准 / 快速模式 I2CCR1 Bit 5=0, 标准模式 : I2CTS1 I2CTS0 SCL CLK 工作频率 Fm (MHz) 0 0 Fm/ Fm/ Fm/ Fm/ I2CCR1 Bit 5=1, 快速模式 : I2CTS1 I2CTS0 SCL CLK 工作频率 Fm (MHz) 0 0 Fm/ Fm/ Fm/ Fm/40 16 Bit 1 (I2CCS): I2C 时钟源选择位 0: Fm ( 主时钟 ) 1: Fs ( 副时钟 ) 只适用于主机模式 Bit 0 (I2CEN): I2C 使能位 0: 禁止 I2C 模式 1: 使能 I2C 模式 Bank 0 R32: I2CSA (I2C 从机地址寄存地址寄存器 ) SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 1 (SA6 ~ SA0): 当 MCU 作为主机元件用于 I2C 时, 这些位元为从机地址寄存器 Bit 0 (IRW): 当 MCU 作为主机元件用于 I2C 时, 此位元用于读 / 写管制位 0: 写 1: 读 产品规格书 (V1.8)

36 Bank 0 R33: I2CDB (I2C 数据缓存寄存器 ) DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DB7~DB0): I2C 接收 / 发送数据缓存 Bank 0 R34: I2CDAL (I2C 设备地址寄存器 ) DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DA7 ~ DA0): 当 MCU 用于 I2C 的从机时, 这些寄存器存储 MCU 的地址 它 用于识别 I2C 总线上的数据, 以提取发送给 MCU 的信息 Bank 0 R35: I2CDAH (I2C 器件地址寄存器 ) DA9 DA R/W R/W Bits 7 ~ 2: 未使用, 总是设置为 0 Bits 1 ~ 0 (DA9 ~ DA8): 器件地址位 Bank 0 R36~R3A: ( 未使用, 总是设为 0 ) Bank 0 R3B: CMP2CR ( 比较器 2 控制寄存器 ) C2RS CP2OUT C2S1 C2S SDPWMB R/W R R/W R/W R/W Bit 7 (C2RS): 比较器 2/OP2 非反向端参考元的选择 0: CIN+ 连接到焊点 ( 默认 ) 1: CIN+ 连接到内部参考源 Bit 6 (CP2OUT): 比较器 2 结果输出 Bits 5 ~ 4 (C2S1 ~ C2S0): 比较器 2 选择位 C2S1 C2S0 功能描述 0 0 比较器 2 和 OP2 未使用 0 1 比较器 2 可用且比较器 2 的输出未连接到焊点 1 0 比较器 2 可用且比较器 2 的输出连接到焊点 1 1 OP Bits 3 ~ 1: 未使用, 总是设置为 0 28 产品规格书 (V1.8)

37 Bit 0 (SDPWMB): 关闭 PMWB 0: 禁止 ( 默认值 ) 1: 使能 PWMBE 和 /PWMBE 在比较器 2 的下降沿处禁止 注意当使用内部参考源时, 在 CIRL11~CIRL10 位置位后用户需要等待至少 6us, 这样是为了获得准确的输出结果. 否则, 输出的结果将不准确. 同时, 为了不产生未知的状态, 我们建议控制位 C2S1~C2S0 不要设置为 (1:0) 或 (1:1) Bank 0 R3C: CMP3CR ( 比较器 3 控制寄存器 ) CIRL11 CIRL R/W R/W - Bits 7 ~ 3: 未使用, 总是设置为 0 Bits 2 ~ 1 (CIRL11~CIRL10): 内部参考电压 : CIRL11 CIRL10 参考电压 0 0 禁用 ( 默认 ) 0 1 4V 1 0 3V 1 1 2V Bit 0: 未使用, 总是设置为 Bank 0 R3D: ( 未使用, 总是设置为 0 ) Bank 0 R3E: ADCR1 (ADC 控制寄存器 1) CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 5 (CKR2 ~ 0): ADC 时钟比率选择 系统模式 CKR[2:0] 时钟比 000 F Main/ F Main/8 010 F Main/4 正常模式 011 F Main/2 100 F Main/ F Main/ F Main/1 111 F Sub 绿色模式 xxx F Sub 产品规格书 (V1.8)

38 Bit 4 (ADRUN): ADC 开始运行在单次模式 : 0: 转换完成后由硬件复位, 此位不能由软件复位 1: A/D 转换开始 此位可由软件置位 在连续模式 : 0: ADC 停止 1: ADC 运行除非此位由软件复位 Bit 3 (ADP): ADC 电源 0: ADC 电源关闭 1: ADC 运行正常 Bit 2 (ADOM): ADC 工作模式选择 0: ADC 工作在单次模式 1: ADC 工作在连续模式 Bits 1 ~ 0 (SHS1 ~ 0): 采样和持续时间选择 SHS[1:0] 采样和保持时间 00 2 x T AD 01 4 x T AD 10 8 x T AD x T AD 建议 SHS[1~0]= Bank 0 R3F: ADCR2 (ADC 控制寄存器 2) - - ADIM ADCMS VPIS1 VPIS0 VREFP R/W R/W R/W R/W R/W - Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (ADIM): ADC 中断模式 0: 正常模式 AD 转换完成之后发生中断 1: 比较模式 当比较器的结果符合 ADCMS 位元的设置是, 中断发生 建议使用连续模式 Bit 4 (ADCMS): ADC 比较模式选择 在比较模式下 : 0: 当 AD 转换的数据等于或大于 ADCD 寄存器的数据时产生中断 ( 也 就是 ADD > ADCD 时, 中断产生 ) 30 产品规格书 (V1.8)

39 1: 当 AD 转换的数据等于或小于 ADCD 寄存器的数据时产生中断 ( 也 就是 ADD < ADCD 时, 中断产生 ) 在正常模式下 : 未使用 Bits 3 ~ 2 (VPIS1 ~ 0): 内部正端参考电压选择 VPIS[1:0] 参考电压 00 AVDD 01 4V 10 3V 11 2V Bit 1 (VREFP): 正端参考电压选择 0: 内部正端参考电压. 实际电压由 VPIS[1:0] 位设置 1: VREFP 引脚的电压. 注意当使用内部参考时, 为了获得 AD 的准确的转换结果, 在 ADRUN 位置为 1 之前用户需等待至少 6us( 当代码选项 IRCIRS=0) 和 50us( 当代码选项 IRCIRS=1), 否则, 转换结果不准确 Bank 0 R40: ADISR ( 模数转换输入通道选择寄存器 ) ADIS4 ADIS3 ADIS2 ADIS1 ADIS R/W R/W R/W R/W R/W Bits 7 ~ 5: 未使用, 总是设置为 0 Bits 4 ~ 0 (ADIS4 ~ 0): ADC 输入通道选择位 ADIS[4:0] 选择通道 ADIS[4:0] 选择通道 Ch /4 VDD 电压检测 Ch N/A Ch OPA Ch N/A Ch N/A Ch N/A Ch N/A Ch N/A Ch N/A Ch N/A Ch N/A 产品规格书 (V1.8)

40 01011 Ch N/A Ch N/A Ch N/A N/A N/A N/A N/A 用于内部信号源. 用户只需要设置 ADIS[4:0]=10000~10100, 这些 AD 输入通道立 即有效 Bank 0 R41: ADER1 ( 模数转换输入控制寄存器 1) ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (ADE7): P57 引脚的 AD 转换使能位 0: 禁止 ADC7, P57 作为 I/O 引脚 1: 使能 ADC7 作为模拟输入引脚 Bit 6 (ADE6): P56 引脚的 AD 转换使能位 0: 禁止 ADC6, P56 作为 I/O 引脚 1: 使能 ADC6 作为模拟输入引脚 Bit 5 (ADE5): P55 引脚的 AD 转换使能位 0: 禁止 ADC5, P55 作为 I/O 引脚 1: 使能 ADC5 作为模拟输入引脚 Bit 4 (ADE4): P54 引脚的 AD 转换使能位 0: 禁止 ADC4, P54 作为 I/O 引脚 1: 使能 ADC4 作为模拟输入引脚 Bit 3 (ADE3): P53 引脚的 AD 转换使能位 0: 禁止 ADC3, P53 作为 I/O 引脚 1: 使能 ADC3 作为模拟输入引脚 Bit 2 (ADE2): P52 引脚的 AD 转换使能位 0: 禁止 ADC2, P52 作为 I/O 引脚 1: 使能 ADC2 作为模拟输入引脚 Bit 1 (ADE1): P51 引脚的 AD 转换使能位 0: 禁止 ADC1, P51 作为 I/O 引脚 1: 使能 ADC1 作为模拟输入引脚 32 产品规格书 (V1.8)

41 Bit 0 (ADE0): P50 引脚的 AD 转换使能位 0: 禁止 ADC0, P50 作为 I/O 引脚 1: 使能 ADC0 作为模拟输入引脚 Bank 0 R42: ADER2 ( 模数转换输入控制寄存器 2) - - ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 - - R/W R/W R/W R/W R/W R/W Bits 7 ~ 6: 未使用, 总是设置为 0 Bit 5 (ADE13): P75 引脚的 AD 转换使能位 0: 禁止 ADC13, P75 作为 I/O 引脚 1: 使能 ADC13 作为模拟输入引脚 Bit 4 (ADE12): P74 引脚的 AD 转换使能位 0: 禁止 ADC12, P74 作为 I/O 引脚 1: 使能 ADC12 作为模拟输入引脚 Bit 3 (ADE11): P73 引脚的 AD 转换使能位 0: 禁止 ADC11, P73 作为 I/O 引脚 1: 使能 ADC11 作为模拟输入引脚 Bit 2 (ADE10): P72 引脚的 AD 转换使能位 0: 禁止 ADC10, P72 作为 I/O 引脚 1: 使能 ADC10 作为模拟输入引脚 Bit 1 (ADE9): P71 引脚的 AD 转换使能位 0: 禁止 ADC9, P71 作为 I/O 引脚 1: 使能 ADC9 作为模拟输入引脚 Bit 0(ADE8): P70 引脚的 AD 转换使能位 0: 禁止 ADC8, P70 作为 I/O 引脚 1: 使能 ADC8 作为模拟输入引脚 Bank 0 R43: ADDL ( 模数转换数据的低字节 ) ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 R R R R R R R R Bits 7 ~ 0 (ADD7 ~ 0): AD 数据缓存的低字节 产品规格书 (V1.8)

42 Bank 0 R44: ADDH ( 模数转换数据的高字节 ) ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 R R R R R R R R Bits 7 ~ 0 (ADD15 ~ 8): AD 数据缓存的高字节 AD 数据的格式与代码选项 ADFM 有关 下表给出了不同的 ADFM 设置下相应的数据排列 : ADFM ADDH ADD11 ADD10 ADD9 ADD8 0 ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 12 位 ADDH ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 1 ADDL ADD3 ADD2 ADD1 ADD Bank 0 R45 ADCVL ( 模数转换比较的低字节 ) ADCV7 ADCV6 ADCV5 ADCV4 ADCV3 ADCV2 ADCV1 ADCV0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (ADCV7 ~ 0): AD 比较的低字节数据 用户应使用与 ADDH 和 ADDL 寄存器一样的数据格式 否则, AD 比较结果错误 Bank 0 R46 ADCVH ( 模数转换比较的高字节 ) ADCV15 ADCV14 ADCV13 ADCV12 ADCV11 ADCV10 ADCV9 ADCV8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (ADCV15 ~ 8): AD 比较的高字节数据 用户应使用与 ADDH 和 ADDL 寄存器一样的数据格式. 否则 AD 比较结果错误 Bank 1 R5 ~ R7: ( 未使用, 总是设置为 0 ) Bank 1 R8: P5PHCR (Port 5 上拉控制寄存器 ) PH57 PH56 PH55 PH54 PH53 PH52 PH51 PH50 R/W R/W R/W R/W R/W R/W R/W R/W Bit 7 (PH57): P57 引脚上拉使能控制位 0: 使能内部上拉 1: 禁止内部上拉 34 产品规格书 (V1.8)

43 Bit 6 (PH56): P56 引脚上拉使能控制位 Bit 5 (PH55): P55 引脚上拉使能控制位 Bit 4 (PH54): P54 引脚上拉使能控制位 Bit 3 (PH53): P53 引脚上拉使能控制位 Bit 2 (PH52): P52 引脚上拉使能控制位 Bit 1 (PH51): P51 引脚上拉使能控制位 Bit 0 (PH50): P50 引脚上拉使能控制位 Bank 1 R9: P6PHCR (Port 6 上拉控制寄存器 ) - PH66 PH65 PH64 PH63 PH62 PH61 PH60 - R/W R/W R/W R/W R/W R/W R/W 所有的位元为低有效 Bit 7 (PH67): 未使用, 总是设置为 1 Bit 6 (PH66): P66 引脚上拉使能控制位 Bit 5 (PH65): P65 引脚上拉使能控制位 Bit 4 (PH64): P64 引脚上拉使能控制位 Bit 3 (PH63): P63 引脚上拉使能控制位 Bit 2 (PH62): P62 引脚上拉使能控制位 Bit 1 (PH61): P61 引脚上拉使能控制位 Bit 0 (PH60): P60 引脚上拉使能控制位 Bank 1 RA: P7PHCR (Port 7 上拉控制寄存器 ) P7HPH P7LPH R/W R/W 所有的位元为低有效 Bits 7 ~ 2: 未使用, 总是设置为 1 Bit 1 (P7HPH): Port 7 高位上拉使能控制位 Bit 0 (P7LPH): Port 7 低位上拉使能控制位 Bank 1 RB: P5PLCR (Port 5 下拉控制寄存器 ) PL57 PL56 PL55 PL54 PL53 PL52 PL51 PL50 R/W R/W R/W R/W R/W R/W R/W R/W 产品规格书 (V1.8)

44 Bit 7 (PL57): P57 引脚下拉使能控制位 0: 使能内部下拉 1: 禁止内部下拉 Bit 6 (PL56): P56 引脚下拉使能控制位 Bit 5 (PL55): P55 引脚下拉使能控制位 Bit 4 (PL54): P54 引脚下拉使能控制位 Bit 3 (PL53): P53 引脚下拉使能控制位 Bit 2 (PL52): P52 引脚下拉使能控制位 Bit 1 (PL51): P57 引脚下拉使能控制位 Bit 0 (PL50): P50 引脚下拉使能控制位 Bank 1 RC: P6PLCR (Port 6 下拉控制寄存器 ) PL67 PL66 PL65 PL64 PL63 PL62 PL61 PL60 R/W R/W R/W R/W R/W R/W R/W R/W 所有位元为低有效 Bit 7 (PL67): P67 引脚下拉使能控制位 Bit 6 (PL66): P66 引脚下拉使能控制位 Bit 5 (PL65): P65 引脚下拉使能控制位 Bit 4 (PL64): P64 引脚下拉使能控制位 Bit 3 (PL63): P63 引脚下拉使能控制位 Bit 2 (PL62): P62 引脚下拉使能控制位 Bit 1 (PL61): P61 引脚下拉使能控制位 Bit 0 (PL60): P60 引脚下拉使能控制位 Bank 1 RD: P7PLCR (Port 7 下拉控制寄存器 ) P7HPL P7LPL R/W R/W 所有位元为低有效 Bits 7 ~ 2: 未使用, 总是设置为 1 Bit 1 (P7HPL): 控制位, 用于使能端口 7 的高四位引脚的下拉 Bit 0 (P7LPL): 控制位, 用于使能端口 7 的低四位引脚的下拉 36 产品规格书 (V1.8)

45 Bank 1 RE: P5HDSCR (Port 5 高驱动 / 高灌控制寄存器 ) H57 H56 H55 H54 H53 H52 H51 H50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (H57 ~ H50): P57~P50 高驱动 / 高灌控制位 0: 使能高驱动 / 高灌 1: 禁止高驱动 / 高灌 Bank 1 RF: P6HDSCR (Port 6 高驱动 / 高灌控制寄存器 ) H67 H66 H65 H64 H63 H62 H61 H60 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (H67 ~ H60): P67~P60 高驱动 / 高灌控制位 (P67 只有高灌功能 ) 0: 使能高驱动 / 高灌 1: 禁止高驱动 / 高灌 Bank 1 R10: P7HDSCR (Port 7 高驱动 / 高灌控制寄存器 ) P7HHDS P7LHDS R/W R/W 所有位元为低有效 Bits 7 ~ 2: 未使用, 总是设置为 1 Bit 1 (P7HHDS): 控制位元用于使能端口 7 高四位的高驱动 / 高灌 Bit 0 (P7LHDS): 控制位元用于使能端口 7 低四位的高驱动 / 高灌 Bank 1 R11: P5ODCR (Port 5 漏极开路控制寄存器 ) OD57 OD56 OD55 OD54 OD53 OD52 OD51 OD50 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (OD57 ~ OD50): 漏极开路控制位 0: 禁止漏极开路功能 1: 使能漏极开路功能 Bank 1 R12: P6ODCR (Port 6 漏极开路控制寄存器 ) - OD66 OD65 OD64 OD63 OD62 OD61 OD60 - R/W R/W R/W R/W R/W R/W R/W 产品规格书 (V1.8)

46 Bit 7: 未使用, 总是设置 0 Bits 6 ~ 0 (OD66~OD60): 漏极开路控制位 0: 禁止漏极开路功能 1: 使能漏极开路功能 Bank 1 R13: P7ODSCR (Port 7 漏极开路控制寄存器 ) P7HOD P7LOD R/W R/W 所有位元为高有效 Bits 7 ~ 2: 未使用, 总是设置为 0 Bit 1 (P7HOD): 控制位, 用于使能端口 7 高四字节引脚的漏极开路 Bit 0 (P7LOD): 控制位, 用于使能端口 7 高四字节引脚的漏极开路 Bank 1 R14~R15: ( 未使用, 总是设置 0 ) Bank 1 R16: PWMSCR (PWM 时钟源控制寄存器 ) PWMCS PWMBS PWMAS R/W R/W R/W Bits 7 ~ 3: 未使用, 总是设置为 0 Bit 2 (PWMCS): PWMC 定时器时钟源选择 0: Fs( 默认 ) 1: Fm Bit 1 (PWMBS): PWMB 定时器时钟源选择 0: Fs( 默认 ) 1: Fm Bit 0 (PWMAS): PWM A 定时器时钟源选择 0: Fs( 默认 ) 1: Fm Bank 1 R17: PWMACR (PWMA 控制寄存器 ) PWMAE IPWMAE - - TAEN TAP2 TAP1 TAP0 R/W R/W - - R/W R/W R/W R/W Bit 7 (PWMAE): PWMA 使能位 38 产品规格书 (V1.8)

47 0: 禁止 ( 默认 ) 1: 使能 Bit 6 (IPWMAE): 反向 PWMA 使能位 0: 禁止 ( 默认 ) 1: 使能. Bit 5~4: 未使用, 固定为 0 Bit 3 (TAEN): TMRA 使能位 所有 PWM 功能都是在这个位为 1 的时候才有效 0: TMRA 关闭 ( 默认值 ) 1: TMRA 打开 PWMXEN TXEN 引脚功能描述 0 0 不作为 PWM; I/O 口或其它功能引脚. 0 1 定时器功能 ; I/O 口或其它功能引脚. 1 0 PWM 功能, 输出波形保持不动. 1 1 PWM 功能, PWM 输出正常波形. Bits 2 ~ 0 (TAP2 ~ TAP0): TMRA 时钟分频比选择 TAP2 TAP1 TAP0 分频比 :1 ( 默认 ) : : : : : : : Bank 1 R18: PRDAL (PWMA 周期的低位 ) PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PRDA7 ~ 0): PWMA 周期的低位 Bank 1 R19: PRDAH (PWMA 周期的高位 ) PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7~0 (PRDA15~8): PWMA 周期的高位 Bank 1 R1A: DTAL ( 占空比的低位 ) 产品规格书 (V1.8)

48 DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTA7 ~ 0): PWMA 占空比的低位 Bank 1 R1B: DTAH (PWMA 占空比的高位 ) DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTA15 ~ 8): PWMA 占空比的高位 Bank 1 R1C: TMRAL ( 定时器 A 的低位 ) TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 R R R R R R R R Bits 7 ~ 0 (TMRA7 ~ 0): PWMA 定时器的低位, 只读 Bank 1 R1D: TMRAH ( 定时器 A 的高位 ) TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 R R R R R R R R Bits 7 ~ 0 (TMRA15 ~ 8): PWMA 定时器的高位, 只读位 Bank 1 R1E: PWMBCR (PWMB 控制寄存器 ) PWMBE IPWMBE - - TBEN TBP2 TBP1 TBP0 R/W R/W - - R/W R/W R/W R/W Bit 7 (PWMBE): PWMB 使能位 0: 禁止 ( 默认 ) 1: 使能 Bit 6 (IPWMBE): 反向 PWMB 使能位 0: 禁止 ( 默认 ) 1: 使能 Bits 5 ~ 4: 未使用, 总是设置为 0 Bit 3 (TBEN): TMRB 使能位 所有 PWM 功能只有在这个位设置为 1 的时候才有效 0: TMRB 关闭 ( 默认值 ) 40 产品规格书 (V1.8)

49 1: TMRB 打开 Bits 2 ~ 0 (TBP2 ~ TBP0): TMRB 时钟分频比选择位 TBP2 TBP1 TBP0 分频比 :1 ( 默认 ) : : : : : : : Bank 1 R1F: PRDBL (PWMB 周期的低位 ) PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PRDB7 ~ 0): PWMB 周期的低位 Bank 1 R20: PRDBH (PWMB 周期的高位 ) PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PRDB15 ~ 8): PWMB 周期的高位 Bank 1 R21: DTBL (PWMB 占空比的低位 ) DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTB7 ~ 0): PWMB 占空比的低位 Bank 1 R22: DTBH (PWMB 占空比的高位 ) DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTB15 ~ 8): PWMB 占空比的高位 Bank 1 R23: TMRBL ( 定时器 B 的低位 ) TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 R R R R R R R R 产品规格书 (V1.8)

50 Bits 7 ~ 0 (TMRB7 ~ 0): PWMB 定时器的低位, 只读位 Bank 1 R24: TMRBH ( 定时器 B 的高位 ) TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 R R R R R R R R Bits 7 ~ 0 (TMRB15 ~ 8): PWMB 定时器的低位, 只读位 Bank 1 R25: PWMCCR (PWMC 控制寄存器 ) PWMCE IPWMCE - - TCEN TCP2 TCP1 TCP0 R/W R/W - - R/W R/W R/W R/W Bit 7 (PWMCE): PWMC 使能位 0: 禁止 ( 默认 ) 1: 使能 Bit 6 (IPWMCE): 反向 PWMC 使能位 0: 禁止 ( 默认 ) 1: 使能. Bits 5 ~ 4: 未使用, 总是设置为 0 Bit 3 (TCEN): TMRC 使能位 所有 PWM 功能只有在这个位设置为 1 的时候才有效 0: TMRC 关闭 ( 默认值 ) 1: TMRC 打开 Bits 2~0 (TCP2~TCP0): TMRC 时钟分频比选择 TCP2 TCP1 TCP0 分频比 :1 ( 默认 ) : : : : : : : Bank 1 R26: PRDCL (PWMC 周期的低位 ) PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PRDC7 ~ 0): PWMC 周期的低位 Bank 1 R27: PRDCH (PWMC 周期的高位 ) 42 产品规格书 (V1.8)

51 PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (PRDC15 ~ 8): PWMC 周期的高位 Bank 1 R28: DTCL (PWMC 占空比的低位 ) DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTC7 ~ 0): PWMC 占空比的低位 Bank 1 R29: DTCH (PWMC 占空比的高位 ) DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (DTC15 ~ 8): PWMC 占空比的高位 Bank 1 R2A: TMRCL ( 定时器 C 的低位 ) TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 R R R R R R R R Bits 7 ~ 0 (TMRC7 ~ 0): PWMC 定时器的低位 只读位 Bank 1 R2B: TMRCH ( 定时器 C 的高位 ) TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC8 R R R R R R R R Bits 7 ~ 0 (TMRC15 ~ 8): PWMC 定时器的高位 只读位 Bank 1 R2C~R44: ( 未使用总是设为 0 ) Bank 1 R45: TBPTL ( 表指针低位寄存器 ) TB7 TB6 TB5 TB4 TB3 TB2 TB1 TB0 R/W R/W R/W R/W R/W R/W R/W R/W Bits 7 ~ 0 (TB7 ~ TB0): 表指针地址的位 7~ Bank 1 R46: TBPTH ( 表指针高位寄存器 ) 产品规格书 (V1.8)

52 HLB TB11 TB10 TB9 TB8 R/W R/W R/W R/W R/W Bit 7 (HLB): 获取机器码的 MLB 或 LSB Bit 6 ~ 4: 未使用, 总是设置为 0 Bits 3 ~ 0 (TB11 ~ TB8): 表指针地址的位 11~ Bank 1 R48: PCH ( 程序指针的高位 ) PC11 PC10 PC9 PC R/W R/W R/W R/W Bits 7 ~ 4: 未使用, 总是设置为 0 Bits 3 ~ 0 (PC11 ~ PC8): 程序指针的低位 Bank 1 R49: LVDCR ( 低电压检测控制寄存器 ) LVDEN - LVDS1 LVDS0 LVDB R/W - R/W R/W R Bit 7 (LVDEN): 低电压检测使能位 0: 禁止低电压检测 1: 使能低电压检测 Bit 6: 未使用, 总是设置为 0 Bits 5 ~ 4 (LVDS1 ~ LVDS0): 低电压检测电压 LVDEN LVDS1, LVDS0 LVD 中断电压 LVDB 1 11 VDD <2.2V 0 VDD >2.2V VDD <3.3V 0 VDD >3.3V VDD <4.0V 0 VDD >4.0V VDD <4.5V 0 VDD >4.5V 1 0 XX NA 1 Bit 3 (LVDB): 低电压检测状态位. 此位只读. 当 VDD 引脚电压低于 LVD 中断电压 ( 由 LVDS1 ~ LVDS0 选择 ), 此位清零 0: 检测到低电压 1: 未检测到低电压或 LVD 功能被禁止 44 产品规格书 (V1.8)

53 Bank 1 R4A~R4F: ( 保留 ) 6.2 TCC/ 和预分频器 TCC 和 各有一个 8 位预分频计数器 TCCCR 寄存器 (Bank 0 R22) 的 TPSR0~ TPSR2 位用来设置 TCC 的预分频比, 同样,CR 寄存器 (Bank0 R21) 的 WPSR0~WPSR2 位设置 的预分频比 每次给 TCC 赋值都将 TCC 预分频计数器清零, 及其预分频计数器可由 C, SLEP 指令清零, 图 6-3 描述了 TCC/ 的功能结构 TCCD(BANK0 R23) 是一个 8 位的定时 / 计数器 TCC 的时钟源可以是内部时钟或外部信号输入 (TCC 引脚信号边沿可选 ) 如果 TCC 的信号源是内部时钟, 每一个主振荡周期 TCC 加 1( 无预分频 ) 参考下图 CLK=Fosc/2 或 CLK=Fosc/4 取决于代码选项 <CLKS>. 如果 CLKS 位为 0, 则 CLK=Fosc/2, 如果 CLKS 位为 1, 则 CLK=Fosc/4 如果 TCC 的信号源是外部输入信号, 则在 TCC 引脚信号的每一个上升沿或下降沿 TCC 加 1 TCC 引脚输入脉冲宽度 ( 高或低 ) 必须大于 1 个 CLK 当进入休眠模式则 TCC 停止运行 的时钟源是一个自由运行的片内 RC 振荡器, 当振荡器驱动关闭后 ( 也即在休眠模式下 ), 仍会保持运行 无论是普通模式还是休眠模式, 定时溢出将使 MCU 复位 在普通模式下, 可在任何时候通过编程设置为使能或禁止, 参考 CR 寄存器 E 位的设置 没有设置 的分频比的条件下, 溢出时间大约是 16 ms 1 ( 一个振荡起振周期时间 ) 图 6-3 TCC 和 结构图 1 VDD=5V, 25 o C time-out period = 16ms ±3%. 产品规格书 (V1.8)

54 6.3 I/O 端口 Port 5~Port 7 都是双向三态端口 都可由软件设置为内部上拉, 下拉 另外, 它们也都可由软件设置为漏极开路输出和高驱动 / 高灌电路 Port5,6 有唤醒和中断的功能 另外, Port 5~6 有输入引脚变化中断功能 每一个 I/O 引脚通过 I/O 寄存器 (IOC5~IOC7) 定义为输入或输出 I/O 寄存器和 I/O 控制寄存器都是可读 / 写的 图 6-4a 到 6-4d. 为 Port 5 ~ Port 7 的接口电路 EM78P374N 的引脚数有三种不同的类型, 为了达到最低功耗, 在编程之前, 会有一些必要的步骤, 例如,24 引脚和 20 引脚之间不用的引脚像 P 75~P 72 建议设置为以下情况中的一种 1 不使用的引脚设置为输出高 / 低取决于上拉 / 下拉. 2 不使用的引脚设置为输入且上拉或下拉 注意 : 下拉没有在图中表示. 图 6-4a I/O 端口和 I/O 控制寄存器电路 Ports 5~7 46 产品规格书 (V1.8)

55 PCRD Q _ Q P R D CLK C L PCWR INT PORT Q _ Q P R D CLK C L PDWR IOD D P R Q CLK _ C L Q 0 1 M U X PDRD T10 P D R CLK C L Q _ Q INT 注意 : 上拉 ( 下拉 ) 和漏极开路没有在图中表示. 图 6-4b /INT I/O 端口和 I/O 控制寄存器电路 注意 : 上拉 ( 下拉 ) 和漏极开路没有在图中表示图 6-4c Port 5~7 I/O 端口和 I/O 控制寄存器电路 产品规格书 (V1.8)

56 IOCE.1 D P R CLK C L Q _ Q RE. 1 Interrupt T10 T11 T17 D CLK P R C L Q _ Q Q _ Q P R D CLK C L ENI Instruction DISI Instruction /SLEP Interrupt (Wake-up from SLEEP) Next Instruction (Wake-up from SLEEP) 图 6-4d Port 5~6 输入引脚状态改变中断 / 唤醒控制电路 Port 5~6 端口输入状态改变唤醒 / 中断功能的用法 1. 唤醒 a) 休眠前 : 1) 禁止 2) 读 I/O 口 (MOV R6,R6) 3) 执行 "ENI" 或 "DISI" 4) 使能唤醒位 ( 设置 WUE6H =1, WUE6L =1) 5) 执行 "SLEP" 指令 b) 喚醒後 : 下一条指令 2. 唤醒和中断 a) 休眠前 1) 禁止 2) 读 I/O 口 (MOV R6,R6) 3) 执行 "ENI" 或 "DISI" 4) 使能唤醒位 ( 设置 WUE6H =1, WUE6L =1) 5) 使能中断 ( 设置 ICIE =1) 6) 执行 "SLEP" 指令 b) 唤醒后 1) 如果 "ENI" 中断向量 (0006H) 2) 如果 "DISI" 下一条指令 48 产品规格书 (V1.8)

57 6.4 复位和唤醒 下列事件之一可触发复位 : 1) 上电复位 2) /RESET 引脚输入 " 低 " 3) 超时 ( 如果使能 ) 4) LVR ( 如果使能 ) 在检测到复位之后, 器件将保持在复位状态约 16ms ( 一个振荡起振的时间 ) 如果 /Reset 引脚为 低 或 溢出, 将产生复位, 在 RC 模式复位时间是 8/32 个时钟, 晶振模式复位时间是 510 个时钟 一旦发生复位, 会执行以下功能 : 振荡器继续运行 程序计数器 (R2) 全部设置为 "0" 堆栈的内容清 0 所有的 I/O 端口引脚被配置为输入模式 ( 高阻抗状态 ) 看门狗定时器和预分频器清零 当上电时,R1 清零 控制寄存器的位根据 节的寄存器初始值的总结设置执行 SLEP 指令将进入休眠 ( 掉电 ) 模式 当进入休眠模式, 振荡器, TCC, 定时器 1, 都停止运行 ( 如果使能 ) 清 0, 但会保持运行 然后唤醒被生成 ( 在 RC 模式唤醒时间为 WSTO 加上 8 个时钟, 高频晶振模式唤醒时间是 WSTO 加 510 个时钟 ) 控制器会被以下任一事件唤醒 : 1) 外部在 /RESET 引脚输入复位信号 2) 超时 ( 如果使能 ) 3) 引脚输入状态改变 ( 如果 ICWE 使能 ) 4) 外部中断状态改变 ( 如果 INTWK 使能 ) 5) 低电压检测 ( 如果 LVDWE 使能 ) 6) A/D 转换完成 ( 如果 ADWE 使能 ) 7) I2C 作为从机接收数据 ( 如果 I2CWE 使能 ) 8) 比较器输出状态改变 ( 如果相应的控制位使能 ) 前两种情况将会引起 MCU 复位 R3 的 T 和 P 标志位表示复位 ( 唤醒 ) 源 情况 3~8 将综合考虑后续程序的执行和全局中断 ( 执行 "ENI" 或 "DISI") 决定唤醒后是否进入中断 如果在执行 SLEP 指令前执行了 ENI, 那么在唤醒后指令将从相应的向量地址 0x03~0X36 开始执行 如果在执行 SLEP 指令前执行了 DISI, 唤醒后将会从 SLEP 的下一条指令开始执行 进入正常模式的唤醒时间是 510( 晶振模式 )/8(RC 模式 ) 个 产品规格书 (V1.8)

58 时钟 (Fm) + 切换时间 如果是进入低速模式, 则只有切换时间 休眠模式到低速模式唤醒时间是 8 个时钟 (Fs) + 切换时间 进入休眠模式之前, 情况 3~8 中一个或几个可以被使能 也就是 : a) 如果 在进入 SLEP 前使能, 所有的唤醒位元被禁止 因此,MCU 仅可以通过事件 1 或 2 被唤醒 详细请参考 6.5 节中断 b) 如果端口输入状态改变被用于唤醒 MCU,Bank 0-0x12 寄存器必须在 SLEP 前使能, 被禁止 MCU 可以通过事件 3 被唤醒 c) 如果外部中断状态改变被用于唤醒 MCU,INTWK 位元必须在 SLEP 前使能, 禁止 MCU 可以通过事件 4 被唤醒 d) 如果低电压侦测被用于唤醒 MCU,Bank 0-R10 寄存器的 LVDWK 位元必须在 SLEP 前使能, 被禁止 MCU 可以通过事件 5 被唤醒 e) 如果 AD 转换完成被用于唤醒 MCU,Bank 0-R10 寄存器的 ADWK 位元必须在 SLEP 前使能, 被禁止 MCU 可以通过事件 6 被唤醒 f) 当 I2C 作为从机使用, 并在接收数据后用于唤醒 MCU,Bank 0-R11 寄存器的 I2CWK 位元必须在 SLEP 前使能, 通过软件禁止 MCU 可以通过事件 7 被唤醒 g) 如果比较器输出状态改变被用于唤醒 MCU,Bank 0-0x10 寄存器的 CMP2WK 位元必须在 SLEP 前使能, 被禁止 MCU 可以通过事件 8 被唤醒 50 产品规格书 (V1.8)

59 唤醒信号 所有类型唤醒模式和中断模式如下 : 休眠模式空闲模式低速模式正常模式条件信号中断禁止中断使能中断禁止中断使能中断禁止中断使能中断禁止中断使能 TCC ( 用作定时器 ) TCIE = 0 TCIE = 1 唤醒无效 唤醒 + 下一条指令 唤醒无效中断无效中断无效 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 TCC ( 用作计数器 ) TCIE = 0 唤醒无效唤醒无效中断无效中断无效 TCIE = 1 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 PWMA/B/C 当定时器 A/B/C 与 PRDA/B/C 匹配 PWMxPIE=0 PWMxPIE=1 唤醒无效 唤醒 + 下一条指令 唤醒无效中断无效中断无效 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 PWMA/B/C ( 当定时器 A/B/C 与 DTA/B/C 匹配 ) PWMxDIE = 0 PWMxDIE = 1 唤醒无效 唤醒 + 下一条指令 唤醒无效中断无效中断无效 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 TC1 中断 ( 用作定时器 ) TC1/2/3IE = 0 TC1/2/3IE = 1 唤醒无效 唤醒 + 下一条指令 唤醒无效中断无效中断无效 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 TC1 中断 ( 用作计数器 ) 外部中断 INT TC1/2/3IE = 0 唤醒无效唤醒无效中断无效中断无效 TC1/2/3IE = 1 INTWKx = 0, EXIEx = 0 INTWKx = 0, EXIEx = 1 INTWKx = 1, EXIEx = 0 INTWKx = 1, EXIEx = 1 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 下一条指中断子程令序 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 下一条指中断子程令序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 产品规格书 (V1.8)

60 ( 接上表 ) 唤醒信号 引脚改变 比较器 x ( 比较器外部输入改变, x=2) AD 转换结束 I2C ( 从机模式 ) 条件信号 ICWKPx = 0 PxICIE = 0 ICWKPx = 0 PxICIE = 1 ICWKPx = 1 PxICIE = 0 ICWKPx = 1, PxICIE = 1 CMPxWK=0 CMPxIE=0 CMPxWK=0 CMPxIE=1 CMPxWK=1 CMPxIE=0 CMPxWK=1 CMPxIE=1 ADWK = 0 ADIE = 0 ADWK = 0 ADIE = 1 ADWK = 1 ADIE = 0 ADWK = 1 ADIE = 1 I 2 CWK=0 I 2 CRIE=0 I 2 CWK=0 I 2 CRIE=1 I 2 CWK=1 I 2 CRIE=0 I 2 CWK=1 I 2 CRIE=1 休眠模式空闲模式低速模式正常模式中断禁止中断使能中断禁止中断使能中断禁止中断使能中断禁止中断使能 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 中断子程序 下一条指令 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 中断子程序 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 中断子程序 下一条指令 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 中断子程序 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 中断子程序 下一条指令 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 中断子程序 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 中断子程序 下一条指令 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 中断子程序 下一条指令 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 中断 + 中断子程序 52 产品规格书 (V1.8)

61 唤醒信号低电压检测 条件信号 LVDWK = 0 LVDIE = 0 LVDWK = 0 LVDIE = 1 LVDWK = 1 LVDIE = 0 LVDWK = 1 LVDIE = 1 中断禁止 休眠模式 中断使能中断禁止 空闲模式 低速模式 正常模式 中断使能中断禁止中断使能中断禁止中断使能 唤醒无效唤醒无效中断无效中断无效 唤醒无效 唤醒无效 下一条指令 中断 + 中断子程序 下一条指令 唤醒 + 下一条指令唤醒 + 下一条指令中断无效中断无效 唤醒 + 下一条指令 唤醒 + 中断子程序 唤醒 + 下一条指令 唤醒 + 中断子程序 下一条指令 中断 + 中断子程序 下一条指令 中断 + 中断子程序 中断 + 中断子程序 低电压复位唤醒 + 复位唤醒 + 复位复位复位 溢出唤醒 + 复位唤醒 + 复位复位复位 状态寄存器的 RST, T, 和 P 的状态 复位条件通过以下的事件引起 : 1) 上电 2) 高 - 低 - 高脉冲输入 /RESET 引脚 3) 看门狗溢出 4) LVR 发生 根据下表列出的 T 和 P 的值, 可知唤醒源 第二个列出了可能影响 T 和 P 值的事件 复位后 RST, T 和 P 的值 : 复位类型 T P 上电 1 1 工作模式下 /RESET 引脚 P P /RESET 引脚在休眠模式下唤醒 1 0 工作模式下 0 P 在休眠模式下 唤醒 0 0 引脚状态改变从休眠模式唤醒 1 0 P: 复位前的值 影响 T 和 P 的事件 : 事件 T P 上电 1 1 C 指令 1 1 溢出 0 P SLEP 指令 1 0 引脚状态改变从休眠模式唤醒 1 0 P: 复位前的值 产品规格书 (V1.8)

62 6.4.3 复位后寄存器初始值总表 图 6-5 复位控制电路结构图 说明 : U: 未知 P: 复位之前的值 C: 与代码选项抑制 t: 查阅 节的表格 地址 0x00 0x01 0x02 0x03 Bank 名称 R0 (IAR) R1 (BSR) R2 (PCL) R3 (SR) 复位类型 位元名称 上电 U U U U U U U U 位元名称 SBS0 - GBS2 GBS1 GBS P P 位元名称 位元名称 INT - - T P Z DC C 上电 U U U t t P P P P 0 0 t t P P P 54 产品规格书 (V1.8)

63 ( 接上页 ) 地址 0x04 0X05 0x06 0x07 0X0B 0x0C 0X0D 0x0E Bank 名称 R4 (RSR) Bank 0, R5 (Port 5) Bank 0, R6 (Port 6) Bank 0, R7 (Port 7) Bank 0, RB (IOCR5) Bank 0, RC (IOCR6) Bank 0, RD (IOCR7) Bank 0, RE (OMCR) 复位类型 位元名称 RSR7 RSR6 RSR5 RSR4 RSR3 RSR2 RSR1 RSR0 上电 U U U U U U U U 位元名称 P57 P56 P55 P54 P53 P52 P51 P50 位元名称 P67 P66 P65 P64 P63 P62 P61 P60 位元名称 - - P75 P74 P73 P72 P71 P70 位元名称 IOC57 IOC56 IOC55 IOC54 IOC53 IOC52 IOC51 IOC50 上电 位元名称 IOC67 IOC66 IOC65 IOC64 IOC63 IOC62 IOC61 IOC60 上电 位元名称 - - IOC75 IOC74 IOC73 IOC72 IOC71 IOC70 上电 位元名称 CPUS IDLE RCM1 RCM0 上电 C C C C 产品规格书 (V1.8)

64 ( 接上页 ) 地址 0x0F 0x10 0x11 0x12 Bank 名称 Bank 0, RF (IESCR) Bank 0, R10 (WUCR1) Bank 0, R11 (WUCR2) Bank 0, R12 (WUCR3) 复位类型 位元名称 - - EIES 上电 P P P P P P 0 0 位元名称 CMP2WK - LVDWK ADWK P P P P P P 0 0 位元名称 I2CWK - - P P 0 0 P P 0 0 位元名称 - - ICWKP6 ICWKP5 - - INTWK5 - 位元名称 X13 0X14 0X15 Bank 0, R13 Bank 0, R14 (SFR1) Bank 0, R15 (SFR2) P P 0 0 位元名称 CMP2SF - LVDSF ADSF TCSF 位元名称 TC1DSF 56 产品规格书 (V1.8)

65 ( 接上页 ) 地址 0X16 0X17 0X18 0X1B 0X1C 0X1D 0X1E Bank 名称 Bank 0, R16 (SFR3) Bank 0, R17 (SFR4) Bank 0, R18 (SFR5) Bank 0, R1B (IMR1) Bank 0, R1C (IMR2) Bank 0, R1D (IMR3) Bank 0, R1E (IMR4) 复位类型 位元名称 - - PWM CPSF PWM CDSF PWM BPSF PWMB DSF PWM APSF PWM ADSF 位元名称 - - P6ICSF P5ICSF - I2CSTPSF I2CRSF I2CTSF 位元名称 EXSF 位元名称 CMP2IE - LVDIE ADIE TCIE 位元名称 TC1DIE 位元名称 - - PWM CPIE PWM CDIE PWM BPIE PWM BDIE PWM APIE PWM ADIE 0 0 P P P P P P 位元名称 - - P6ICE P5ICE - I2CSTPIE I2CRIE I2CTIE 0 0 P P P P P P 产品规格书 (V1.8)

66 ( 接上页 ) 地址 0X1F 0X21 0X22 0X23 0X24 0X25 0X26 0X27 Bank 名称 Bank 0, R1F (IMR5) Bank 0, R21 (CR) Bank 0, R22 (TCCCR) Bank 0, R23 (TCCD) Bank 0, R24 (TC1CR1) Bank 0, R25 (TC1CR2) Bank 0, R26 (TC1DA) Bank 0, R27 (TC1DB) 复位类型 位元名称 EXIE 位元名称 E PSWE WPSR2 WPSR1 WPSR0 位元名称 - TCCS TS TE PSTE TPSR2 TPSR1 TPSR0 位元名称 TCC7 TCC6 TCC5 TCC4 TCC3 TCC2 TCC1 TCC0 位元名称 TC1S TC1RC TC1SS1 - TC1FF TC1OMS TC1IS1 TC1IS0 位元名称 TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 位元名称 TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 位元名称 TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 58 产品规格书 (V1.8)

67 ( 接上页 ) 地址 0X30 0X31 0X32 0X33 0X34 0X35 Bank 名称 Bank 0, R30 (I2CCR1) Bank 0, R31 (I2CCR2) Bank 0, R32 (I2CSA) Bank 0, R33 (I2CDB) Bank 0, R34 (I2CDAL) Bank 0, R35 (I2CDAH) 复位类型 位元名称 STROBE /PEND IMS ISS STOP SAR_ EMPTY ACK FULL EMPTY 位元名称 I2CBF GCEN - BBF I2CTS1 I2CTS0 I2CCS I2CEN 位元名称 SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW 位元名称 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 P P P P P P 位元名称 DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 上电 位元名称 DA9 DA8 上电 产品规格书 (V1.8)

68 ( 接上页 ) 地址 0X3B 0X3C 0X3D 0X3E 0X3F 0X40 0X41 Bank 名称 Bank 0, R3B (CMP2CR) Bank 0, R3C (CMP3CR) Bank 0, R3D (CMP4CR) Bank 0, R3E (ADCR1) Bank 0, R3F (ADCR2) Bank 0, R40 (ADISR) Bank 0, R41 (ADER1) 复位类型 位元名称 C2RS CP2OUT C2S1 C2S SDPWMB 位元名称 CIRL11 CIRL10 - 位元名称 位元名称 CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 位元名称 - - ADIM ADCMS VPIS1 VPIS0 VREFP - 位元名称 ADIS4 ADIS3 ADIS2 ADIS1 ADIS0 位元名称 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 60 产品规格书 (V1.8)

69 ( 接上页 ) 地址 0X42 0X43 0X44 0X45 0X46 0X08 0X09 Bank 名称 Bank 0, R42 (ADER2) Bank 0, R43 (ADDL) Bank 0, R44 (ADDH) Bank 0, R45 (ADCVL) Bank 0, R46 (ADCVH) Bank 1, R8 (P5PHCR) Bank 1, R9 (P6PHCR) 复位类型 位元名称 - - ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 位元名称 ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 上电 U U U U U U U U P P P 0 0 P P P 位元名称 ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 上电 U U U U U U U U 位元名称 P P P P P ADCV7 ADCV6 ADCV5 ADCV4 ADCV3 ADCV2 ADCV1 ADCV0 位元名称 P P P P P ADCV15 ADCV14 ADCV13 ADCV12 ADCV11 ADCV10 ADCV9 ADCV8 位元名称 PH57 PH56 PH55 PH54 PH53 PH52 PH51 PH50 上电 位元名称 - PH66 PH65 PH64 PH63 PH62 PH61 PH60 上电 产品规格书 (V1.8)

70 ( 接上页 ) 地址 0X0A 0X0B 0X0C 0X0D 0X0E 0X0F 0X10 0X11 Bank 名称 Bank 1, RA (P7PHCR) Bank 1, RB (P5PLCR) Bank 1, RC (P6PLCR) Bank 1, RD (P7PLCR) 复位类型 位元名称 P7HPH P7LPH 上电 位元名称 PL57 PL56 PL55 PL54 PL53 PL52 PL51 PL50 上电 位元名称 PL67 PL66 PL65 PL64 PL63 PL62 PL61 PL60 上电 位元名称 P7HPL P7LPL 上电 位元名称 H57 H56 H55 H54 H53 H52 H51 H50 上电 Bank 1, RE (P5HDSCR) 位元名称 H67 H66 H65 H64 H63 H62 H61 H60 上电 Bank 1, RF (P6HDSCR) 位元名称 P7HHDS P7LHDS 上电 Bank 1, R10 (P7HDSCR)) 位元名称 OD57 OD56 OD55 OD54 OD53 OD52 OD51 OD50 Bank 1, R11 (P5ODCR) 62 产品规格书 (V1.8)

71 ( 接上页 ) 地址 0X12 0X13 0X16 0X17 0X18 0X19 0X1A 0X1B Bank 名称 Bank 1, R12 (P6ODCR) Bank 1, R13 (P7ODCR) Bank 1, R16 (PWMSCR) Bank 1, R17 (PWMACR) Bank 1, R18 (PRDAL) Bank 1, R19 (PRDAH) Bank 1, R1A (DTAL) Bank 1, R1B (DTAH) 复位类型 位元名称 - OD66 OD65 OD64 OD63 OD62 OD61 OD60 位元名称 P7HOD P7LOD 位元名称 PWMCS PWMBS PWMAS 从休眠 / 空闲模 式唤醒位元名称 PWMAE IPWMAE - - TAEN TAP2 TAP1 TAP0 位元名称 PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 位元名称 PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 位元名称 DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 位元名称 DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 0 0 P P P P P P 产品规格书 (V1.8)

72 ( 接上页 ) 地址 0X1C 0X1D 0X1E 0X1F 0X20 0X21 0X22 0X23 Bank 名称 Bank 1, R1C (TMRAL) Bank 1, R1D (TMRAH) Bank 1, R1E (PWMBCR) BANK 1, R1F (PRDBL) Bank 1, R20 (PRDBH) Bank 1, R21 (DTBL) Bank 1, R22 (DTBH) Bank 1, R23 (TMRBL) 复位类型 位元名称 TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 上电 位元名称 TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 位元名称 PWMBE IPWMBE - - TBEN TBP2 TBP1 TBP0 从休眠 / 空闲模 式唤醒位元名称 PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 位元名称 PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 位元名称 DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB P P P P 位元名称 DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 位元名称 TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 上电 产品规格书 (V1.8)

73 ( 接上页 ) 地址 0X24 0X25 0X26 0X27 0X28 0X29 0X2A 0X2B Bank 名称 Bank 1, R24 (TMRBH) Bank 1, R25 (PWMCCR) Bank 1, R26 (PRDCL) Bank 1, R27 (PRDCH) Bank 1, R28 (DTCL) Bank 1, R29 (DTCH) Bank 1, R2A (TMRCL) Bank 1, R2B (TMRCH) 复位类型 位元名称 TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 位元名称 PWMCE IPWMCE - - TCEN TCP2 TCP1 TCP0 位元名称 PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 位元名称 PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 位元名称 DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 位元名称 DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 位元名称 TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 上电 位元名称 TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC8 产品规格书 (V1.8)

74 ( 接上页 ) 地址 0X45 0X46 0X48 0X49 0X4A 0X4B 0X4C Bank 名称 Bank 1, R45 (TBPTL) Bank 1, R46 (TBPTH) Bank 1, R48 (PCH) Bank 1, R49 (LVDCR) Bank 1, R4A Bank 1, R4B Bank 1, R4C 复位类型 位元名称 TB7 TB6 TB5 TB4 TB3 TB2 TB1 TB0 位元名称 HLB TB11 TB10 TB9 TB8 位元名称 PC11 PC10 PC9 PC8 位元名称 LVDEN LVDS2 LVDS1 LVDS0 LVDB 位元名称 上电 位元名称 上电 位元名称 上电 P 0 P P 0 P P P 66 产品规格书 (V1.8)

75 6.5 中断 EM78P374N 有 16 中断如下 : 内部 / 外部 中断源 使能条件 中断标志 中断向量 优先级 复位 High 0 外部 INT ENI + EXIE=1 EXSF 2 1 外部引脚改变 ENI +ICIE=1 ICSF 4 2 内部 TCC ENI + TCIE=1 TCSF 6 3 内部 LVD ENI+LVDEN & LVDIE=1 LVDSF 8 4 外部比较器 2 ENI+CMP2IE=1 CMP2SF E 5 内部 AD ENI + ADIE=1 ADSF 10 6 内部 TC1(TCXDA) ENI + TC1IE=1 TC1SF 12 7 内部 PWMPA ENI+PWMPAIE=1 PWMPASF 14 8 内部 PWMDA ENI+PWMDAIE=1 PWMDASF 16 9 内部 I2C 发送 ENI+ I2CTIE I2CTSF 1A 10 内部 I2C 接收 ENI+ I2CRIE I2CRSF 1C 11 内部 I2CSTOP ENI+ I2CSTPIE I2CSTPSF 1E 12 内部 PWMPB ENI+PWMPBIE=1 PWMPBSF 内部 PWMDB ENI+PWMDBIE=1 PWMDBSF 内部 PWMPC ENI+PWMPCIE=1 PWMPCSF 2A 15 内部 PWMDC ENI+PWMDCIE=1 PWMDCSF 2C 16 Bank0 R15~R1A 是记录各中断相应的标志位的中断状态寄存器 Bank0 R1B~R20 是 中断屏蔽寄存器 全局中断由 ENI 指令使能, 由 DISI 指令禁止 当中断发生时 ( 使能 情况下 ), 下一条指令将进入中断向量地址 在中断服务程序时, 可通过轮询 RF 中断标 志位的方式判断中断源 在跳出中断服务程序之前中断标志位必须用指令清 0, 避免发 生中断循环 当产生中断时, 无论它的中断屏蔽位状态或者是否执行 ENI 指令, 中断状态寄存器中的 相应中断标志位 ( 除了 ICSF 位 ) 都会置 1 RETI 指令结束中断服务并使能全局中断 ( 执 行 ENI) 外部中断带有数字噪音抑制电路 ( 输入的脉冲小于 4 个系统时钟的时间就会被当作噪音 删除 ), 但是在低频晶振模式, 噪音抑制电路要被禁止 当产生一个外部中断 ( 下降沿 ), 则下一条指令从地址 003H 开始执行 在执行中断服务子程序前, 硬件将保存 ACC, 寄存器 R3 和 R4 的内容 如果另外一个 中断发生,ACC R3 和 R4 的内容会被新的中断所代替 在中断服务程序结束后,ACC R3 和 R4 会自动恢复 当复位发生时 (POR LVR 和 /RESET), 堆栈的内容将被清 0 产品规格书 (V1.8)

76 Interrupt sources ENI/DISI ACC R1 Interrupt occurs STACKACC STACKR1 R3 R4 RETI STACKR3 STACKR4 图 6-6a 中断备份图 VCC /IRQn P D R CLK C L RF Q _ Q RFRD IRQn IRQm ENI/DISI INT Q P R D IOD /RESET IOCF _ Q CLK C L IOCFWR IOCFRD RFWR 6.6 模数转换器 (ADC) 图 6-6b 中断输入电路 R_Bank 地址 名称 Bank 0 0x3E ADCR1 CKR2 CKR1 CKR0 ADRUN ADP ADOM SHS1 SHS0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x3F ADCR2 - - ADIM ADCMS VPIS1 VPIS0 VREFP R/W R/W R/W R/W R/W - Bank 0 0x40 ADISR ADIS4 ADIS3 ADIS2 ADIS1 ADIS R/W R/W R/W R/W R/W Bank 0 0x41 ADER1 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x42 ADER2 - - ADE13 ADE12 ADE11 ADE10 ADE9 ADE8 - - R/W R/W R/W R/W R/W R/W Bank 0 0x44 ADDH ADD15 ADD14 ADD13 ADD12 ADD11 ADD10 ADD9 ADD8 R R R R R R R R Bank 0 0x45 ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 R R R R R R R R 68 产品规格书 (V1.8)

77 R_Bank 地址 名称 ADCD15 ADCD14 ADCD13 ADCD12 ADCD11 ADCD10 ADCD9 ADCD8 Bank 0 0x46 ADCDH R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x45 ADCDL ADCD7 ADCD6 ADCD5 ADCD4 ADCD3 ADCD2 ADCD1 ADCD0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x10 WUCR ADWK R/W Bank 0 0x15 ISR ADSF R/W Bank 0 0x1B IMR ADIE R/W to 1 Analog switch 图 6-7 AD 转换器功能框图这是一个 12 位的逐次逼近型模数转换器 (SAR ADC), SAR ADC 有两个参考电压 正参考电压可通过设置 ADCR2 寄存器的 VREFP 和 VPIS[1:0] 位选择内部 AVDD, 内部电压源或外部输入引脚. 接外部正参考电压比适用内部 AVDD 准确度高 ADC 数据寄存器 当 AD 转换完成, 结果加载至 ADDH 和 DADDL 如果 ADIE 使能,ADSF 被设置 A/D 采样时间 AD 转换器的逐次逼近计算法的精确度, 线性和速度依靠 ADC 的特性 源阻抗和内部采样阻抗直接影响采样保持电容的充电时间 应该用程序控制采样时间的长度以满足特定精度 建议模拟源在 Vdd=5V 时的最大阻抗为 10KΩ 在模拟输入通道选择之后, 此等待时间必须在开始转换前确定下来 产品规格书 (V1.8)

78 6.6.3 A/D 转换时间 按照指令周期 (T AD ), 由 CKR[2:0] 选择转换时间 这允许 MCU 在不牺牲 AD 转换精度的 同时, 可以在最高频率下运行 以下两个表格列出了 T AD 和最大工作频率的关系 在工 作电压为 3V~5.5V 下 T AD 是 0.5µs, 在工作电压为 2.5V~3V 下 T AD 是 2µs Vdd = 3V ~ 5.5V 系统模式 CKR 最大. F F [2:0] AD =1/T MAIN 转换时间 AD (Vdd=3V~5.5V) (SHS[1~0]=10) 000 F Main/ F Main/8 16 MHz 10 µs 010 F Main/4 8 MHz 10 µs 正常模式 011 F Main/2 4 MHz 10 µs 100 F Main/ F Main/ F Main/1 2 MHz 10 µs 111 F Sub - - 绿色模式 xxx F Sub - - Vdd = 2.5V ~ 3V 系统模式 CKR 最大. F F [2:0] AD =1/T MAIN 转换时间 AD (Vdd=3V~5.5V) (SHS[1~0]=10) 000 F Main/16 8 MHz 40 µs 001 F Main/8 4 MHz 40 µs 010 F Main/4 2 MHz 40 µs 正常模式 011 F Main/2 1 MHz 40 µs 100 F Main/ F Main/32 16 MHz 40 µs 110 F Main/1 0.5 MHz 40 µs 111 F Sub - - 绿色模式 xxx F Sub 休眠模式下的 ADC 操作 为了获得更精确的 ADC 值并且节约功耗, 在休眠模式 AD 仍然在工作 当执行 SLEP 指令后,MCU 所有的操作都停止除了振荡器 TCC TC1 PWMA~C 和 AD 转换 AD 以下可以判断 AD 转换完成 : 1) 寄存器 Bank0-R3E 的 ADRUN 位被清 0 2) 寄存器 Bank0-R15 的 ADSF 位为 1 3) 寄存器 Bank0-R10 的 ADWK 位为 1 从 ADC 转换唤醒 ( 在休眠模式仍然运行 ) 4) 如果寄存器 Bank0-R1B 的 ADIE 位使能且执行了 DISI, 则唤醒后执行下一条指令 5) 如果寄存器 Bank0-R1B 的 ADIE 位使能且执行了 ENI, 则唤醒后进入中断向量 6) 如果寄存器 Bank0-R1B 的 ADIE 位使能且执行了 ENI, 则进入中断向量 70 产品规格书 (V1.8)

79 当转换完成时结果加载到 ADDL 和 ADDH 寄存器 如果 ADWK 位使能, 设备将唤醒. 否 则, 无论 ADPD 的状态是很么,AD 转换将停止 编程过程 / 注意事项 根据以下步骤可获得 ADC 的值 : 1) 写寄存器 Bank0-R41~R42 (ADER1~2) 的 (ADE[15:0]) 16 个位来定义 P50~P57 和 P71~P75 的特性 ( 数字 I/O 模拟通道或电压参考引脚 ) 2) 写寄存器 Bank0-R3E/ADCON 来配置 AD 模式 : a) 选择 ADC 输入通道 (ADIS[4:0)) b) 定义 AD 转换时钟比率 (CKR[2:0]) c) 选择 ADC 的参考电压源 VREFS d) 设置 ADPD 位为 1 开始采样 3) 如果使用唤醒功能, 设置 ADWK 位 4) 如果使用唤醒中断, 设置 ADIE 位 5) 如果使用中断功能, 写 ENI 指令 6) 设置 ADRUN 位为 1 7) 写 SLEP 指令或轮询. 8) 等待唤醒或 ADRUN 位清零 0, 状态标志 (ADSF) 置为 1, 或 ADC 中断发生 9) 读 ADDL 和 ADDH 转换数据寄存器. 如果此时 ADC 输入通道改变, 则 ADDL 和 ADDH 的值可清 0 10) 清除中断标志 (ADSF) 11) 下一次转换, 根据需要从步骤 1 或步骤 2 开始 在下一次开始之前至少需要两个 T AD 时间 另一方面, 设置 ADRUN = 1 的时间必须在设置 ADPD=1 之后, 这段间隔时间 也是两个 T AD 注意为了获得更精确的值, 在 AD 转换过程中 I/O 口上要避免有数据通过 产品规格书 (V1.8)

80 SW0 SW1 Int. V REF. CMP & OPAmp Analog MUX 3R R Analog MUX Signal In Ref. In 12 bits ADC To Kernel 图 6-8 ADC, CMP & OPAmp, 和 VDD 检测框图. 6.7 定时器 在 IC 中有一个定时器 定时器 1 是一个 8 位加计数器 R_BANK Addr. Name Bank 0 0x24 TC1CR1 TC1S TC1RC TC1SS1 - TC1FF TC1OMS TC1IS1 TC1IS0 R/W R/W R/W - R R/W R/W R/W TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0 Bank 0 0x25 TC1CR2 R/W R/W R/W R/W R/W R/W R/W R/W TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0 Bank 0 0x26 TC1DA R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x27 TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0 TC1DB R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x16 ISR TC1DIF F Bank 0 0x1C IMR TC1DIE R/W 72 产品规格书 (V1.8)

81 6.7.1 定时器 / 计数器模式 图 6-9a 定时 / 计数器模式框图在定时 / 计数器模式, 通过内部时钟或者 TC3 引脚实现加计数. 当加计数器的内容与 TC1DA 内容匹配时, 则中断产生且计数清零. 计数器清零后重新开始加计数. 通过设置 TC1RC 为 1, 加计数器的内容加载到 TC1DB 寄存器. 图 6-9b 定时 / 计数器模式波形 产品规格书 (V1.8)

82 6.7.2 窗模式 TC1 pin fc/2 15 Window 8-bit up counter clear MUX fc/2 0 Comparator TC1 interrupt TC1CK 4 TC1S TCcCR2 TC1DA 图 6-10a 窗口模式框图在窗口模式, 通过内部时钟与 TC1 引脚逻辑与, 产生脉冲的上升沿实现加计数 ( 窗口脉冲 ). 当计数器内容与 TC1DA 匹配时, 中断产生且计数器清零. 频率 ( 窗口脉冲 ) 必须比选择的内部时钟慢. 图 6-10b 窗口模式波形 74 产品规格书 (V1.8)

83 6.7.3 捕获模式 图 6-11a 捕捉模式框图在捕获模式,TC1 引脚的脉冲宽度 周期和占空比都在此模式测量, 用于解码红外遥控信号 计数器由内部时钟自由运行 在 TC1 引脚的上升沿 ( 下降沿 ), 计数器的内容装载到 TC1PD, 计数器清零和产生中断 在 TC13 引脚的上升沿 ( 下降沿 ), 计数器的内容加载到 TC1DB, 同时计数器仍然计数, 在 TC1 引脚下一个上升沿时, 计数器的内容装载到 TC1DA, 计数器清零和再次产生中断 在检测到边沿之前如果发生了溢出,FFH 装载到 TC1DA 且产生溢出中断 在处理中断过程中, 它会通过检测 TC1DA 的值是否为 FFH 来判断是否有溢出 一个中断产生后 ( 捕捉 TC1DA 或溢出检测 ), 捕捉和溢出检测都暂停直到 TC1DA 读出 图 6-11b 捕捉模式波形 产品规格书 (V1.8)

84 6.7.4 可编程分压器输出模式 (PDO) 和脉宽调制模式 (PWM) 图 6-12a PWM/PDO 模式框图 可编程分压器输出模式 (PDO) 在可编程分压器输出模式 (PDO), 计数器是通过内部时钟加计数的 TC1DA 寄存器的值与加计数器的值比较 每次匹配时 F/F 输出被触发且计数器清零 F/F 输出反向到 PDO 引脚 此模式可输出占空比为 50% 的波形 复位时 PDO 引脚初始化为 0 每次 PDO 输出反向时 TC1 都产生一次中断 图 6-12b PDO 模式波形 脉冲带宽调制 (PWM) 在脉冲宽度调制 (PWM) 输出模式, 使用带预分频的内部时钟来实现加计数 PWM1 的占空比由 TC1DB 控制, 周期由 TC1DA 控制 PWM1 引脚在 TC1S=1 时或定时器匹配 TC1DA 时保持为高电平, 而脉冲在定时器匹配 TC1DB 时保持为低电平, 一旦 TC1FF 76 产品规格书 (V1.8)

85 设置为 1,PWM3 的输出反向,TC1 产生中断由 TC1IS 定义 另一方面,TC1DA 和 TC1DB 可随时被写, 但是只有在写 TC1DA[0] 时才会锁存 TC13DA 和 TC1DB 的数据 因此, PWM 引脚最后一次周期匹配时会出现新的周期和占空比 图 6-12c PWM 模式波形 蜂鸣器模式 在分频后 TC1 引脚输出时钟 6.8 PWM 模式 概述 在 PWM 模式, PWM 输出的解析度为 16- 位 ( 参考功能框图 ). PWM 输出由周期和占空比组成, 保持输出为高.PWM 的波特率是周期的倒数. 图 6-13b (PWM 输出时序 ) 描述了周期和占空比的关系. 图 6-13a PWM 功能框图 产品规格书 (V1.8)

86 PWM 和 /PWM ( 反向 PWM) 可单独使用或用作双 PWM 当单独使用时,PWM 和 /PWM 对电平的定义稍有不同 例如, 设置周期和占空比 ( 周期 > 占空比 ), PWMXE=1/0 且 IPWMXE=0/1, 最后设置 TXEN = 1 下图为 PWM 输出时序图 PWMX PWMXE=1 and IPWMXE=0 /PWMX PWMXE=0 and IPWMXE=1 Duty Period-duty Period 图 6-13b PWM 输出时序 (PWMXA=0 and /PWMXA=0) 控制寄存器 R_Bank 地址 名称 Bank 0 0x17 ISR3 - - PWMCPSF PWMCDSF PWMBPSF PWMBDSF PWMAPSF PWMADSF - - F F F F F F Bank 0 0x1D IMR3 - - PWMCPIE PWMCDIE PWMBPIE PWMBDIE PWMAPIE PWMADIE - - R/W R/W R/W R/W R/W R/W Bank 1 0x16 PWMSCR PWMCS PWMBS PWMAS R/W R/W R/W PWMAE IPWMAE - - TAEN TAP2 TAP1 TAP0 Bank 1 0x17 PWMACR R/W R/W - - R/W R/W R/W R/W Bank 1 0x18 PRDAL PRDA7 PRDA6 PRDA5 PRDA4 PRDA3 PRDA2 PRDA1 PRDA0 R/W R/W R/W R/W R/W R/W R/W R/W PRDA15 PRDA14 PRDA13 PRDA12 PRDA11 PRDA10 PRDA9 PRDA8 Bank 1 0x19 PRDAH R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1A DTAL DTA7 DTA6 DTA5 DTA4 DTA3 DTA2 DTA1 DTA0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1B DTAH DTA15 DTA14 DTA13 DTA12 DTA11 DTA10 DTA9 DTA8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x1C TMRAL TMRA7 TMRA6 TMRA5 TMRA4 TMRA3 TMRA2 TMRA1 TMRA0 R/W R/W R/W R/W R/W R/W R/W R/W TMRA15 TMRA14 TMRA13 TMRA12 TMRA11 TMRA10 TMRA9 TMRA8 Bank 1 0x1D TMRAH R/W R/W R/W R/W R/W R/W R/W R/W PWMBE IPWMBE - - TBEN TBP2 TBP1 TBP0 Bank 1 0x1E PWMBCR R/W R/W - - R/W R/W R/W R/W Bank 1 0x1F PRDBL PRDB7 PRDB6 PRDB5 PRDB4 PRDB3 PRDB2 PRDB1 PRDB0 R/W R/W R/W R/W R/W R/W R/W R/W 78 产品规格书 (V1.8)

87 ( 接上页 ) R_Bank 地址 名称 Bank 1 0x20 PRDBH PRDB15 PRDB14 PRDB13 PRDB12 PRDB11 PRDB10 PRDB9 PRDB8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x21 DTBL DTB7 DTB6 DTB5 DTB4 DTB3 DTB2 DTB1 DTB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x22 DTBH DTB15 DTB14 DTB13 DTB12 DTB11 DTB10 DTB9 DTB8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x23 TMRBL TMRB7 TMRB6 TMRB5 TMRB4 TMRB3 TMRB2 TMRB1 TMRB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x24 TMRBH TMRB15 TMRB14 TMRB13 TMRB12 TMRB11 TMRB10 TMRB9 TMRB8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x25 PWMCCR PWMCE IPWMCE - - TCEN TCP2 TCP1 TCP0 R/W R/W - - R/W R/W R/W R/W Bank 1 0x26 PRDCL PRDC7 PRDC6 PRDC5 PRDC4 PRDC3 PRDC2 PRDC1 PRDC0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x27 PRDCH PRDC15 PRDC14 PRDC13 PRDC12 PRDC11 PRDC10 PRDC9 PRDC8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x28 DTCL DTC7 DTC6 DTC5 DTC4 DTC3 DTC2 DTC1 DTC0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x29 DTCH DTC15 DTC14 DTC13 DTC12 DTC11 DTC10 DTC9 DTC8 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x2A TMRCL TMRC7 TMRC6 TMRC5 TMRC4 TMRC3 TMRC2 TMRC1 TMRC0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 1 0x2B TMRCH TMRC15 TMRC14 TMRC13 TMRC12 TMRC11 TMRC10 TMRC9 TMRC8 R/W R/W R/W R/W R/W R/W R/W R/W 加法定时器计数器 (TMRX: TMRAH/TMRAL, TMRBH/TMRBL, TMRCH/TMRCL, 或 TMRDH/TMRDL) TMRX 是 16- 位可编程分频比的计数器 它们用在 PWM 模块的波特率产生器中 TMR 只读 如果要用, 可通过设置 TAEN 位 [BANK1-R1A <3>],TBEN 位 [BANK1-R21<3>], TCEN 位 [BANK1-R28<3>], 或者 TDEN 位 [BANK1-R2F <3>] 为 0 来关闭它, 以节省功耗 TMRA TMRB TMRC 和 TMRD 是内部设计的, 不可读 PWM 周期 (PRDX: PRDAL/H, PRDBL/H, PRDCL/H, 或 PRDDL/H) PWM 周期是 16- 位解析度 通过设置 PRDX 寄存器来定义 PWM 的周期时间 当 TMRX 等于 PRDX, 则在下一个周期会发生以下事件 : TMRX 清零 PWMX 引脚设置为 1 PWMXIF 引脚设置为 1 产品规格书 (V1.8)

88 注意如果占空比为 0,PWM 将不会输出 以下公式给出了如何计算 PWM 周期 : Period = 1 CLKS ( PRDX + 1) ( TMRX prescale value) F OSC 2 例 : PRDX = 49; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1, 代码选项寄存器的 CLKS 位元 = 0 ( 两个振荡周期 ); 则 = = ( ) s Period µ M PWM 占空比 (DTX: DTAH/DTAL, DTBH/DTBL, DTCH/DTCL, 或 DTDH/DTDL) 通过设置寄存器 DTX 来定义 PWM 的占空比, 当 TMRX 清零时锁存 DTX 和 DLX 当 DLX 等于 TMRX, PWMX 引脚清零 DTX 可在任何时候被加载 然而, 当 DLX 的当前值等于 TMRX 之前不能锁存 DLX 以下公式给出了如何计算 PWM 占空比 : Duty cycle = 1 CLKS ( DTX ) ( TMRX prescale value) F OSC 2 例 : DTX = 10; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1, 代码选项寄存器的 CLKS 位元 = 0 ( 两个振荡周期 ); 则 Duty cycle = ( 10 ) 1 = 2.5µ s 4M 比较器 X 当匹配发生时输出状态改变, 同时设置 TMRXIF 标志 PWM 编程过程 / 步骤 1) 加载 PWM 占空比到 DT 2) 加载 PWM 周期到 PRD 80 产品规格书 (V1.8)

89 3) 如果需要, 通过设置 Bank0-R1D 来使能中断 4) 按需设置定时器的分频比 5) 设置 PWM 占空比的激活电平 6) 使能 PWMX 功能, 例如, 使能 PWMXE 控制位 ( 如果使用双 PWM 功能也使能 PWMXE 控制位 ) 7) 最后, 使能 TMRX 功能, 例如, 使能 TXEN 控制位 如果应用需要在运行的时候改变 PWM 占空比 周期 和停滞时间周期 请参考以下编 程步骤 : 1) 在任何时候都可加载新的占空比 ( 如果使用双 PWM 功能 ) 2) 加载新的周期, 加载周期的顺序必须要小心 当 PWM 周期的低字节的值改变时, 则 PWM 新的周期将加载到电路中 在下一个 PWM 周期电路会自动更新占空比, 周期, 停滞时间周期以产生新的波形 6.9 比较器 此颗 MCU 有四个比较器, 分别带有两个模拟输入和一个输出的比较器 所有比较器都 可作为 OP, 比较器可以使 MCU 从休眠模式下唤醒 比较器槪述电路如下 : 外部参考信号 Cin 端的模拟信号与 Cin+ 端信号比较, 比较器的数字输出 (CO) 在考虑以下注意事项 下做相应调整 : 注意 参考信号必须界与 Vss 和 Vdd 之间 比较器 2 的非反向端可以连接至内部参考电压, 相应的引脚可以设置为比较器的 I/O 引脚和通用 I/O 比较器的非反向端可连接到 Vref1 Vref1 有三种参考电压 2V,3V,4V CO2 的下降沿可以只关闭相应的 PWMx 或者 PWMx 和 /PWMx 都关闭, 这取决于 PWMxA 和 IPWMXA 例如 : (CO1 的下降沿 => PWMA 或 PWMA 和 /PWMA) 产品规格书 (V1.8)

90 图 6-14b 比较器电路框图和工作模式 比较器输出 比较器的结果存在 CMPOUT2 通过设置 <C2S[1:0]> 寄存器来决定 (CO2) 引脚的功能 82 产品规格书 (V1.8)

91 To CO pin From CMP out CMRD EN EN Q D Q D To CMPOUT RESET To CMPIF CMRD 可编程相关寄存器 图 6-15 比较器输出配置 R_Bank 地址 名称 Bank 0 0x10 WUCR2 CMP2WK R/W Bank 0 0x15 SFR1 CMP2SF R/W Bank 0 0x1B IMR1 CMP2IE R/W Bank 0 0x3B CMP2CR C2RS CP2OUT C2S1 C2S SDPWMB R/W R/W R/W R/W R/W 比较器中断 在执行了 ENI 指令的条件下,CMP2IE 位必须使能 任何时候当比较器输出引脚状态发生改变时都会触发中断 引脚上具体的改变可以通过读 CP2OUT 位来判断 CMP2IF 是比较器中断标志, 只能通过软件清零 从休眠模式唤醒 当 CMP2IE=1 且 CMPWK=1 时, 即使在休眠模式下比较器和中断功能仍继续有效 如果比较器输出状态改变, 则中断将 MCU 从休眠模式唤醒 产品规格书 (V1.8)

92 必须考虑到功耗因素以利节省能源. 如果在休眠模式下不使用比较功能, 在进入休眠前关闭比较器 I 2 C 功能 R_Bank 地址 名称 Strobe/Pend IMS ISS STOP SAR_EMPTY ACK FULL EMPTY Bank 0 0x30 I2CCR1 R/W R/W R/W R R R R R Bank 0 0x31 I2CCR2 I2CBF GCEN BBF I2CTS1 I2CTS0 I2CCS I2CEN R R/W R R/W R/W R/W R/W Bank 0 0x32 I2CSA SA6 SA5 SA4 SA3 SA2 SA1 SA0 IRW R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x33 I2CDB DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x34 I2CDAL DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0 R/W R/W R/W R/W R/W R/W R/W R/W Bank 0 0x35 I2CDAH DA9 DA R/W R/W Bank 0 0x18 SFR I2CSTPIF I2CRSF I2CTSF R/W R/W R/W Bank 0 0x1E IMR4 I2CSTPIE I2CRIE I2CTIE R/W R/W R/W FULL I2CRIF Read Write I2CTIF Buffer Full Detector I2CDB reg SCL I2CSA reg Control and Status reg SDA MSb LSb Match Detect Add Match I2CDA reg Start and Stop bit Detect 图 6-16a I2C 框图 84 产品规格书 (V1.8)

93 EM78P374N 支援一个双向,2 线 - 总线, 7/10 位地址和数据传送的协议 发送数据到总线上的设备定义为发送器, 而接收数据的设备定义为接收器 总线是由产生串行时钟 (SCL) 并存取和产生开始和停止条件的主设备控制的 主机和从机都可作为发送器或接收器, 但由主机决定哪种模式有效 SDA 和 SCL 是双向的线, 连接到正向电压端并有一个上拉电阻 当总线空线状态时, 这两条线都为高电平 连接到总线的设备的输出状态必须能漏极开路或集电极开漏来执行线 - 与功能 I2C- 总线上的数据在标准模式下可以以 100 kbit/s 的速率传送, 在快速模式下可以以 400 kbit/s 的速率传送 SDA 线上的数据在时钟的高电平期间必须稳定 只有在 SCL 线上的时钟信号为低电平时数据线上的高低电平状态才能被改变 I2C 中断发生如下 : 条件 主机 - 发送器发送数据到从机 - 接收器 主接收器从从机 - 发送器读数据 主机 / 从机 发送地址 发送数据 停止 主机 发送中断 发送中断 停止中断 从机 接收中断 接收中断 停止中断 主机 发送中断 接收中断 停止中断 从机 发送中断 发送中断 停止中断 在一个 I 2 C 过程中, 唯一出现的情况是 : 启动 (S) 和停止 (P) 条件 在 SCL 为高时 SDA 线由高到低跳变就是如此唯一的情形, 此情形表示 START 条件 在 SCL 为高时 SDA 线由低到高跳变定义一个 STOP 条件 SCL SDA START data line stable; data valid change of data allowed STOP 图 6-16b I2C 发送条件 位从机模式 主 - 发送器发送至从 - 接收器 传输方向不改变 主设备在第一个字节后立即读取从设备 在首个应答信号时刻, 主 - 发送器成为主 - 接收器并且从 - 接收器成为从 - 发送器 首个应答信号仍由从设备产生 STOP 条件由主设备产生, 它先前发送一个非 - 应答信号 (A) 主设备在第一个字节后立即读取从设备 在首个应答信号时刻, 主 - 发送器成为主 - 接收器并且从 - 接收器成为从 - 发送器 首个应答信号仍由从设备产生 STOP 条件由主设备产生, 它先前发送一个非 - 应答信号 (A) 主发送器与主接收器的区别仅仅是 R//W 位 如 产品规格书 (V1.8)

94 果 R//W 为 0, 主设备将为发送器, 否则, 主设备将为接收器 (R//W 位为 1 ) 主发送 器在图 6-17a 中描述 主 - 接收器在图 6-17b 中描述 图 6-17a 7-Bits 从地址下, 主 - 发送器发送到从 - 接收器 位从机地址 图 6-17b 7-Bits 从地址下, 主 - 接收器读取从 - 发送器 在 10 位从地址模式中, 使用 10- 位寻址以利用保留组合 11110XX 作为紧接 START(S) 信号或重复 START (Sr) 条件的首个字节的前 7 位 首字节的前 7 位为 11110XX 组合, 它的最后两位 (XX) 是 10- 位地址的两个最高有效位 如果 R//W 位为 0, 紧随应答信号的第二个字节是 10- 位从地址中的 8 位地址位 ; 也就是说, 第二个字节仅仅是由从设备到主设备的下一个传送数据 首字节 11110XX 将使用从地址寄存器 (I2C SA) 发送, 第二个字节 XXXXXXXX 将使用数据缓冲器 (I2CDB) 发送 下面将解释 10- 位从地址模式中分别加以说明 可能的数据传输格式有 : 主发送器发送到从接收器一个 10 位从地址当从设备由主设备接收到 START 位后的首字节, 每个从设备将首字节的 7 位 (11110XX) 与它们本身的地址做比对, 并且判断第八位,R//W, 如果 R//W 位为 0, 从设备将会返回应答信号 (A1) 并且可能多个从设备会返回此应答信号 然后, 所有的从设备将继续比对第二个地址 (XXXXXXXX), 如果有从设备发生匹配, 仅可能有一个从设备返回应答信号 (A2) 匹配从设备在接收到 STOP 条件或后随不同从地址的重复 START 条件前, 它是一直可被主设备寻址的 86 产品规格书 (V1.8)

95 图 6-18b 主 - 发送器发送一个 10- 位从地址到从 - 接收器 主接收器从从发送器读取一个 10 位从地址直到并包括应答信号位 A2, 通信过程与主发送器寻址从接收器部分的描述一致 在应答信号 A2 之后, 一个重复的 START 条件 (Sr) 后随 7 位从地址 (11110XX), 由于第八位 R//W 为 1, 可寻址从设备将返回应答信号 A3 如果从设备接收到重复 START(Sr) 条件和首字节 (11110XX) 的 7 位, 所有从设备将比对它们自身的地址并测试第八位 R//W, 因为 R//W=1, 所以没有任何从设备会返回应答信号 X X X X 1 S Slave Address R//W Slave Slave A1 A2 Sr A3 Address Address R//W DATA A DATA /A P 1st 7-Bit Write 2nd 8-Bit 1st 7-Bit read 图 6-18b 主接收器从 10- 位从地址从发送器读取 主设备以 10 位地址寻址一个从设备, 并且在同一从设备发送和接收数据首先, 发送过程与 主发送器发送一个 10 位从地址到从接收器 部分相同, 然后, 主设备可以开始发送数据到从设备 如果从设备已经接收到紧紧跟随重复 START(Sr) 条件的应答信号或非应答信号, 则重复 主接收器由从发送器读取 10 位从地址 部分过程 图 6-18c 主设备以 10- 位地址寻址一个从设备并且在同一从设备发送和接收数据. 主设备发送数据到两个或多于两个从设备 主发送器发送 10 位从地址到从接收器 部分描述了怎样发送数据到从设备的过程, 如果主设备发送完成, 并且想发送数据到另外一个设备, 主设备就必须寻址新的从设备, 寻址过程已在 主发送器发送 10 位从地址到从接收器 部分描述 如果主设备想以 7 位从地 产品规格书 (V1.8)

96 址模式发送数据并在接下来的连续传输中采用 10 位从地址模式发送数据, 在 START 或 重复 START 条件后,7 位和 10 位地址可被发送 下图显示了在连续传输中如何以 7 位 和 10 位寻址模式发送数据 图 6-18d 以 10 位从地址发送数据到多于一个从设备 图 6-18e 7 位和 10 位从地址模式 主模式 I 2 C 传输 发送 ( 接收 ) 过程中,I 2 C 操作如下 : 1) 置位 I2CTS1~0,I 2 CCS 和 ISS 位以选择 I2C 发送时钟源 2) 置位 I2CEN 和 IMS 位以使能 I2C 主设备功能 3) 写入从地址到 I2CSA 寄存器和 IRW 位以选择读或写 4) 置位 strobe 位将开启发送, 然后检查 I 2 CTSF (I 2 CTSF) 位 5) 写 1 st 数据到 I2CDB 寄存器, 置位 strobe 位并且检查 I2CTSF (I2CRSF) 位 88 产品规格书 (V1.8)

97 6) 写 2 nd 数据到 I2CDB 寄存器, 置位 strobe 位, STOP 位并且检查 I2CTSF(I2CRSF) 位 从模式 I 2 C 传输 接收 ( 传输 ) 过程中,I2C 操作如下 : 1) 置位 I2CTS1~0,I2CCS 和 ISS 位以选择 I2C 发送时钟源 2) 置位 I2CEN 和 IMS 位以使能 I2C 从设备功能 3) 写入从设备地址到 I2CDA 寄存器 4) 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器 ( 地址 ) 然后清除 Pend 位 5) 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器 (1 st 数据 ) 然后清除 Pend 位 6) 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器 (2 nd 数据 ) 然后清除 Pend 位 7) 检查 I2CSTPSF 位, 结束传送 6.11 LVD ( 低电压检测 ) 在供电电源不稳定的情况下, 像外部电源噪声干扰或 EMS 测试条件下, 会使电源剧烈 振荡 在 VDD 未稳定时,VDD 可能低于工作电压 当系统电压,VDD 低于工作电压, IC 内核必须自动保持所有寄存器状态 低电压复位 (LVR) 详细的 LVR 工作模式如下 : LVR1 LVR0 VDD 复位电压 V V V 1 1 NA ( 上电复位 ) 如果 VDD < 4.0V 且保持 5 µs,ic 将复位 如果 VDD < 3.5V 且保持 5 µs,ic 将复位 如果 VDD < 2.7V 且保持 5 µs,ic 将复位 低电压检测 LVD 电路寄存器 R_Bank 地址 VDD 释放电压 4.2V 3.7V 2.9V 名称 Bank 1 0X49 LVDCR LVDEN LVD2 LVD1 LVD0 /LVD Bank 0 0X10 WUCR2 - - LVDWK Bank 0 0x1B IMR1 - - LVDIE Bank 0 0x15 SFR1 - - LVDSF 产品规格书 (V1.8)

98 LVD 相关位 LVDEN LVDS1, LVDS0 LVD 电压终端等级 LVD 编程步骤 LVDB VDD <2.2V 0 VDD >2.2V 1 VDD <3.3V 0 VDD >3.3V 1 VDD <4.0V 0 VDD >4.0V 1 VDD <4.5V 0 VDD >4.5V 1 0 XX NA 1 从 LVD 获得数据需执行以下步骤 : 1) 写 bank1-r49( 详见 节 ) 寄存器的 (LVDS1 ~ LVDS0) 位来定义 LVD 电压 2) 设置 LVDWK 位, 如果使用唤醒 3) 设置 LVDIE 位, 如果使用中断功能 4) 写 ENI 指令, 如果使用中断功能 5) 设置 LVDEN 位为 1 6) 写 SLEP 指令或轮询 /LVD 位 7) 当低电压检测到时清除中断标志位 (LVDSIF) 注意 当寄存器设置使能 LVD 模块时, 则耗电流将增加大约 10uA 在休眠模式, LVD 模块继续工作 如果设备电压缓慢降低到检测点以下时 LVDIF 位将置位且设备从休眠模式唤醒 当系统复位时,LVD 标志清零 下图显示了 LVD 模块检测外部电压的情况. 当 VDD 下降但高于 VLVD,LVDSF 保持为 0 当 VDD 下降但高于 V LVD,LVDSF 保持为 0 当 VDD 下降到低于 V LVD,LVDSF 置 1 如果使能全局 ENI 中断,LVDSF 将被置 1, 下一条指令将跳转到中断向量 在 VDD 上升再次超过 V LVD 时, LVDSF 再次被置 1, 如果使能全局 ENI 中断,LVDIF 将被置 1, 下一条指令将跳转到中断向量 LVD 中断标志将由软件清 0 当 VDD 下降到低于 V RESET 并少于 1µs, 系统将保持所有寄存器状态并且系统将暂停但振荡器仍在振荡 当 VDD 下降低于 V RESET 并超过 80us, 系统将产生复位 ( 详情请参考 节 ) 90 产品规格书 (V1.8)

99 Vdd LVDSF clear by software VLVD VRESET LVDSF Internal Reset < LVR voltage drop time > LVR voltage drop time 18 ms Vdd < Vreset not longer than 5us,system keep on going System reset occurs 6.12 振荡器 振荡模式 图 6-19 外部电压条件下 LVD 探测电压波形特性 MCU 可以工作在 6 种不同的振荡模式 (Fm), 例如 : 高 XTAL 振荡模式 2 (HXT2) 高 XTAL 振荡模式 1 (HXT1) XTAL 振荡模式 (XT) 低 XTAL 振荡模式 (LXT) 内部 RC 振荡模式 (IRC) 用户可以通过编程设置代码选项寄存器选择其中一种模式 Fs 有 3 种时钟源 Fs 由 Fss1 和 Fss0 选项来选择 在不同电压下晶振 / 谐振振荡工作频率的上限列表如下 : 最大操作速率的总结条件 VDD Fxt Max. (MHz) 两个时钟周期 晶体振荡器 / 陶瓷谐振器 (XTAL) EM78P374N 可由如右图 所示的通过 OSCI 引脚输 入的外部时钟驱动 图 6-20a 外部时钟输入电路 产品规格书 (V1.8)

100 如右图所示 大多数应用情况下,OSCI 引脚和 OSCO 引脚连接晶体或是陶瓷谐振器来产生振荡 此电路适用于 HXT 和 LXT 模式 图 6-20c 晶振 / 谐振电路 下表提供了 C1 和 C2 的建议电容值 因为每个谐振器都有自己的特性, 用户应根据谐振器其规格选择合适的 C1,C2 在 AT 切片晶体和低频模式下, 串联电阻 RS 是必需的 晶振或陶瓷谐振器电容选择指南 振荡源主振荡器 ( 陶瓷谐振器 ) 主振荡器 ( 晶体振荡器 ) 振荡类型 LXT (100K ~ 1 MHz) HXT2 (1M ~ 6 MHz) LXT (100K ~ 1 MHz) XT (1M ~ 6 MHz) HXT2 (6M ~ 12 MHz) HXT1 (12M ~ 20 MHz) 频率 C1 (pf) C2 (pf) 100kHz 60pF 60pF 200kHz 60pF 60pF 455kHz 40pF 40pF 1.0 MHz 30pF 30pF 1.0 MHz 30pF 30pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 100kHz 60pF 60pF 200kHz 60pF 60pF 455kHz 40pF 40pF 1.0 MHz 30pF 30pF 1.0 MHz 30pF 30pF 2.0 MHz 30pF 30pF 4.0 MHz 20pF 20pF 6.0 MHz 30pF 30pF 6.0 MHz 30pF 30pF 8.0 MHz 20pF 20pF 12.0 MHz 30pF 30pF 12.0 MHz 30pF 30pF 16.0 MHz 20pF 20pF 20.0 MHz 15pF 15pF 内部 RC 振荡模式 EM78P374N 提供了多个频段的内部 RC 振荡模式, 默认频率为 4MHz, 内部 RC 振荡模式有四种频率 (16MHz, 8MHz 和 1MHz) 可由代码选项 :RCM1 和 RCM0 来选择. 这四种主频可由代码选项 :C5~C0 来校正 下表描述了一个典型的校正频率的例子 内部 RC 偏移率 (Ta=25 C, VDD=5V±5%, VSS=0V) 92 产品规格书 (V1.8)

101 偏移率内部 RC 频率温度电压 (-40 C ~ +85 C) (2.5V ~ 5.5V) 制程 总计 1 MHz ±2% ±1% ±1% ±4% 4 MHz ±2% ±1% ±1% ±4% 8 MHz ±2% ±1% ±1% ±4% 16 MHz ±2% ±1% ±1% ±4% 6.13 上电注意事项 注意以上为理论值, 仅供参考 实际值可能与实际制程有关 在供电电压未达到稳定状态前, 任何微控制器都不能保证正常工作 EM78P374N 内置有一个检测电压 2.0V 的电压检测器 (POVD) 在 Vdd 上升足够快 (50 ms 或更短 ) 的条件下, 它将很好的工作 但在要求严格的应用下仍然需要附加的外部电路解决上电问题 6.14 外部上电复位电路 右图显示了一个由外部 RC 提供复位脉冲的电路 脉冲宽度 ( 时间常数 ) 应保持足够长的时间使 Vdd 达到最小工作电压 这个电路应用在供电电压上升时间比较慢的情况 因为 /RESET 引脚上的漏电流大约 ±5µA, 所以建议 R 值不应大于 40K 这样/RESET 引脚电压保持在降低 0.2V 二极管 (D) 在掉电时作为短路回路, 电容 C 将迅速充分放电, 限流电阻 Rin 防止大电流或 ESD( 静电释放 ) 进入复位引脚 6.15 残留电压保护 Vdd /RESET R Rin C 图 6-21 外部上电复位电路 D 当更换电池时, 设备电源 (Vdd) 断开, 但仍然存在残余电压 残余电压可能小于最小工 作电压, 但不为零 这种情况下可能导致复位不良 下图显示了如何建立残余电压的保 护电路 Vdd Vdd Vdd Vdd 33K R1 Q1 10K Q1 /RESET 40K 1N4684 /RESET 40K R2 图 6-22a 残留电压保护电路 1 图 6-22b 残留电压保护电路 2 产品规格书 (V1.8)

102 6.16 代码选项 代码选项寄存器 (Word 0) Word 0 Bit Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 助记符 HLFS HLP LVR1 LVR0 RESETEN EN NRHL NRE PR2 PR1 PR 正常 高 高 高 P67 禁止 32/fc 禁止 禁止 绿色 低 低 低 /RST 使能 8/fc 使能 使能 默认值 禁止 Bit 14: 未使用, 总是设置为 0 Bit 13: 未使用, 总是设置为 1 Bits 12 ~ 11: 未使用, 总是设置为 0 Bit 10 (HLFS): 重置到正常或绿色模式选择位元 0: 当重置发生,CPU 定义为绿色模式 1: 当重置发生,CPU 定义为正常模式 ( 默认 ) Bit 9: 功耗选择 0: 低功耗, 用于操作频率小于等于 400KHz 以下 1: 正常功耗, 用于操作频率高于 400KHz ( 默认 ) Bits 8 ~ 7 (LVR1 ~ LVR0): 低电压复位使能位 LVR1 LVR0 VDD 重置电平 V V V 1 1 NA ( 上电重置 ) 如果 VDD < 4.0V 并保持大约 1us, IC 将复位 如果 VDD < 3.5V 并保持大约 1us, IC 将复位 如果 VDD < 2.7V 并保持大约 1us, IC 将复位 Bit 6 (RESETEN): P67//RST 引脚选择位 0: 使能, /RST 引脚 1: 禁止,P67 引脚 ( 默认 ) VDD 释放电平 4.2V 3.7V 2.9V Bit 5 (EN): Bit 4 (NRHL): 使能位 噪声抑制高 / 低脉冲定义位 注意在低频晶振模式 (LXT) 噪音抑制功能 / 低通脉宽总是为 8/Fm Bit 3 (NRE): 噪音抑制使能位 94 产品规格书 (V1.8)

103 0: 禁止 1: 使能 ( 默认 ) 注意是在低速模式, 空闲模式和休眠模式噪音抑制功能总是禁止的 代码选项 1 (Word 1) Word 1 Bit Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 助记符 - FSS0 C5 C4 C3 C2 C1 C0 RCM1 RCM0 - OSC2 OSC1 OSC0 RCOUT 1-16kHz 高 高 高 高 高 高 高 高 - 高 高 高 高 0-32kHz 低 低 低 低 低 低 低 低 - 低 低 低 低 默认 Bit 14: 未使用, 总是设置为 1 Bit 13 (FSS0): 副频选择 0: 32kHz 1: 16kHz ( 默认 ) Bits 12 ~ 7 (C5 ~ C0):IRC 校正位 这些为烧录器自动设置的 Bits 6 ~ 5 (RCM1 ~ RCM0): IRC 频率选择位 RCM1 RCM0 频率 (MHz) ( 默认 ) Bits 3 ~ 1 (OSC2 ~ OSC0): 振荡模式选择位 Bit 0 (RCOUT): HXT1 ( 高 XTAL1 振荡模式 ) 频率范围 : 12 ~ 20 MHz HXT2 ( 高 XTAL2 振荡模式 ) 频率范围 : 6 ~ 12 MHz XT (XTAL 振荡模式 ) 频率范围 : 1 ~ 6MHz LXT1 ( 低 XTAL1 振荡模式 ) 频率范围 : 100kHz ~ 1MHz IRC ( 内部 RC 振荡模式 ) OSCI 引脚作为 I/O( 默认 ) IRC ( 内部 RC 振荡模式 ) OSCI 引脚作为 RCOUT IRC 模式系统时钟输出使能位 模式 OSC2 OSC1 OSC0 0: OSCI 引脚漏极开路输出指令周期时钟 1: OSCI 输出指令周期时钟 ( 默认 ) 产品规格书 (V1.8)

104 代码选项 2 (Word 2) Word 2 Bit Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 助记符 SC3 SC2 SC1 SC0 - IRCIRS - I2COPT 高 高 高 高 - 校正 - 高 低 低 低 低 - 能带隙 - 低 默认 Bit 14: 未使用, 总是设置为 0 Bits 13 ~ 12: 未使用, 总是设置为 0 Bits 11 ~ 8 (SC3 ~ SC0): IRC 副频校正位 这些有烧录器自动设置 Bit 7: 未使用, 总是设置为 1 Bit 6 (IRCIRS): IRC 内部参考选择 0: 能带隙 1: IRC 校正 ( 默认 ) Bit 5: 未使用, 总是设置为 1 Bit 4 (I2COPT): I 2 C 选择位 它用来切换 I 2 C 功能的引脚位置 0: I 2 C 引脚 (SCL/SDA) 是引脚配置中的 P72, P73 1: I 2 C 引脚 (SCL/SDA) 是引脚配置中的 P61, P62 ( 默认 ) Bits 3 ~ 1: 未使用, 总是设置为 0 Bit 0: 未使用, 总是设置为 代码选项 3 (Word 3) Word 3 Bit Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 助记符 EFTIM - - ADFM ID5 ID4 ID3 ID2 ID1 ID0 1 低频 - - 高 高频 - - 低 客户 ID 默认 Bit 14 (EFTIM): 低通滤波 (0: 高频, 1: 低频 ) 0: 低于 10 MHz- 通过 ( 高频 LPS) 1: 低于 25 MHz- 通过 ( 低频 LPS, 默认 ) Bits 13 ~ 12: 未使用, 总是设置为 1 Bit 11 (ADFM): 这些位控制 AD 数据缓存的格式 (ADDH 和 ADDL), 参考以下表格 96 产品规格书 (V1.8)

105 ADFM 12 位 0 1 ADDH ADD11ADD10 ADD9 ADD8 ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0 ADDH ADD11ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4 ADDL ADD3 ADD2 ADD1 ADD0 Bits 10~9: 未使用, 总是设置为 1 Bits 8~6: 未使用, 总是设置为 0 Bits 5~0: 客户 ID 6.17 指令集 指令集的每条指令为 15 位字宽, 由操作码和一个或多个操作数组成 一般情况下, 执行一条指令需要一个指令周期 ( 一条指令需要两个振荡周期 ), 但那些会使程序计数器改变的指令如 "MOV R2,A," "ADD R2,A," 或对 R2 执行算术或逻辑操作的指令 ( 如, "SUB R2,A," "BS(C) R2,6," "CLR R2," 等 ) 除外, 在这种情况下, 这些指令的执行需要两个指令周期 如果因为某些原因, 特定的指令周期不符合应用条件, 尝试按如下方法修改指令 : (A) 改变一个指令周期由 4 个振荡周期构成 (B) "JMP", "CALL", "RET", "RETL", "RETI", 或测试结果为真的条件跳转指令 ("JBS", "JBC", "JZ", "JZA", "DJZ", "DJZA") 这些指令的执行需要两个指令周期 写程序计数器写值的指令同样需要两个指令周期 事件 (A) 可通过设置名为 CLK 的代码选项位选择, 如果 CLK 为低, 一个指令周期包括两个振荡周期 ; 如果 CLK 为高, 一个指令周期包括 4 个振荡周期 另外, 指令集有以下特性 : (1) 任何寄存器的每个位可以被置 1, 清零, 或直接测试 (2) I/O 寄存器能作为一般寄存器, 即相同指令可以对 I/O 寄存器进行操作 符号 "R" 表示寄存器指示符, 指定寄存器 ( 包括操作寄存器和通用寄存器 ) 中的哪个寄存器被运用 ;"b" 表示一个位域指示符, 指定寄存器 R 中的哪个位被选择 ;"k" 表示一个 8 或 10 位常数或立即数 指令集表格 : 在下列指令集表格中, 下列符号将被使用 : "R" 表示寄存器 ( 包括特殊功能寄存器和通用寄存器 ) 中的某一个指定的被程序使用的寄存器 "b" 表示当前寄存器 R 的某一指定位, 并影响操作 "k" 代表一个 8 或 10 位常数或立即数 产品规格书 (V1.8)

106 二进制指令 十六进影响标志助记符操作制位 NOP 空操作 无 DAA A 寄存器的十进制调整 C SLEP 0, 振荡器停振 T,P C 0 T,P ENI 使能中断 无 DISI 禁止中断 无 RET [ 栈顶 ] PC 无 RETI [ 栈顶 ] PC, 使能中断 无 rrrr rrrr 01rr MOV R,A A R 无 CLRA 0 A Z rrrr rrrr 03rr CLR R 0 R Z rrrr rrrr 04rr SUB A,R R-A A Z, C, DC rrrr rrrr 05rr SUB R,A R-A R Z, C, DC rrrr rrrr 06rr DECA R R-1 A Z rrrr rrrr 07rr DEC R R-1 R Z rrrr rrrr 08rr OR A,R A R A Z rrrr rrrr 09rr OR R,A A R R Z rrrr rrrr 0Arr AND A,R A & R A Z rrrr rrrr 0Brr AND R,A A & R R Z rrrr rrrr 0Crr XOR A,R A R A Z rrrr rrrr 0Drr XOR R,A A R R Z rrrr rrrr 0Err ADD A,R A + R A Z, C, DC rrrr rrrr 0Frr ADD R,A A + R R Z, C, DC rrrr rrrr 10rr MOV A,R R A Z rrrr rrrr 11rr MOV R,R R R Z rrrr rrrr 12rr COMA R /R A Z rrrr rrrr 13rr COM R /R R Z rrrr rrrr 14rr INCA R R+1 A Z rrrr rrrr 15rr INC R R+1 R Z 98 产品规格书 (V1.8)

107 ( 接上页 ) 二进制指令 十六进制 助记符 操作 影响标志位 rrrr rrrr 16rr DJZA R R-1 A, 若为零则跳过无 rrrr rrrr 17rr DJZ R R-1 R, 若为零则跳过无 rrrr rrrr 18rr RRCA R rrrr rrrr 19rr RRC R rrrr rrrr 1Arr RLCA R rrrr rrrr 1Brr RLC R rrrr rrrr 1Crr SWAPA R R(n) A(n-1), R(0) C, C A(7) R(n) R(n-1), R(0) C, C R(7) R(n) A(n+1), R(7) C, C A(0) R(n) R(n+1), R(7) C, C R(0) R(0-3) A(4-7), R(4-7) A(0-3) rrrr rrrr 1Drr SWAP R R(0-3) R(4-7) 无 rrrr rrrr 1Err JZA R R+1 A, 若为零则跳过无 rrrr rrrr 1Frr JZ R R+1 R, 若为零则跳过无 010 0bbb rrrr rrrr 2xrr BC R,b 0 R(b) 无 010 1bbb rrrr rrrr 2xrr BS R,b 1 R(b) 无 011 0bbb rrrr rrrr 3xrr JBC R,b 如果 R(b)=0, 跳过无 011 1bbb rrrr rrrr 3xrr JBS R,b 如果 R(b)=1, 跳过无 100 kkkk kkkk kkkk 4kkk CALL k PC+1 [SP], (Page, k) PC 101 kkkk kkkk kkkk 5kkk JMP k (Page, k) PC 无 kkkk kkkk 60kk MOV A,k k A 无 kkkk kkkk 64kk OR A,k A k A Z kkkk kkkk 68kk AND A,k A & k A Z kkkk kkkk 6Ckk XOR A,k A k A Z kkkk kkkk 70kk RETL k k A, [ 栈顶 ] PC kkkk kkkk 74kk SUB A,k k-a A Z, C, DC kkkk kkkk 7Ckk ADD A,k k+a A Z, C, DC kkkk 7A0k SBANK k K->R1(4) 无 kkkk 7A4k GBANK k K->R1(0) 无 kkkk kkk kkkk kkkk kkkk kkkk kkk kkkk kkkk kkkk 7A8k kkkk 7ACk kkkk LCALL k LJMP k 下一条指令 : k kkkk kkkk kkkk PC+1 [SP], k PC 下一条指令 : k kkkk kkkk kkkk K PC rrrr rrrr 7Brr TBRD R ROM[(TABPTR)] R 无 C C C C 无 无 无 无 无 产品规格书 (V1.8)

108 ( 接上页 ) 二进制指令 十六进制 助记符 操作 影响标志位 101 kkkk kkkk kkkk 5kkk JMP k (Page, k) PC 无 kkkk kkkk 60kk MOV A,k k A 无 kkkk kkkk 64kk OR A,k A k A Z kkkk kkkk 68kk AND A,k A & k A Z kkkk kkkk 6Ckk XOR A,k A k A Z kkkk kkkk 70kk RETL k k A, [ 栈顶 ] PC kkkk kkkk 74kk SUB A,k k-a A Z, C, DC kkkk kkkk 7Ckk ADD A,k k+a A Z, C, DC kkkk 7A0k SBANK k K->R1(4) 无 kkkk 7A4k GBANK k K->R1(0) 无 kkkk kkk kkkk kkkk kkkk kkkk kkk kkkk kkkk kkkk 7A8k kkkk 7ACk kkkk LCALL k LJMP k 下一条指令 : k kkkk kkkk kkkk PC+1 [SP], k PC 下一条指令 : k kkkk kkkk kkkk K PC rrrr rrrr 7Brr TBRD R ROM[(TABPTR)] R 无 无 无 无 7 绝对最大值 项目 温度偏差 -40 C 至 85 C 存储温度 -65 C 至 150 C 输入电压 Vss-0.3V 至 Vdd+0.5V 输出电压 Vss-0.3V 至 Vdd+0.5V 工作电压 2.1V 至 5.5V 工作频率 DC 至 20 MHz 范围 100 产品规格书 (V1.8)

109 8 直流电气特性 符号 Fxt Ta=25 C, VDD=5.0V, VSS=0V 参数 条件 最小值典型值 最大值 单位 晶振 : VDD 到 3V DC 8 - MHz 指令周期为 2 个时钟周期晶振 : VDD 到 5V DC 16 - MHz ERIC:VDD 到 5V R: 2.2 MΩ F±30% 32.7 F±30% khz IRC: VDD 到 5 V 4 MHz, 1 MHz, 8 MHz, 16 MHz - F - Hz IIL 输入引脚输入漏电流 VIN = VDD, VSS µa IRCE 内部 RC 振荡器每一阶偏差 - - ±1 - % IRC1 IRC:VDD 到 5V RCM0:RCM1=1:1-4 - MHz IRC2 IRC:VDD 到 5V RCM0:RCM1=1:0-8 - MHz IRC3 IRC:VDD 到 5V RCM0:RCM1=0: MHz IRC4 IRC:VDD 到 5V RCM0:RCM1=0:0-1 - MHz VIHRC 输入高临界电压 ( 施密特触发 ) OSCI 在 RC 模式 V IERC1 灌电流 VI 从低到高, VI=5V ma VILRC 输入低临界电压 ( 施密特触发 ) OSCI 在 RC 模式 V IERC2 灌电流 VI 从高到低, VI=2V ma IIL 输入引脚输入漏电流 VIN = VDD, VSS µa VIH1 VIL1 输入高电压 ( 施密特触发 ) 输入低电压 ( 施密特触发 ) 端口 5, 6, 7, 0.7Vdd - Vdd+0.3V V 端口 5, 6, 7-0.3V - 0.3Vdd V VIHT1 输入高临界电压 ( 施密特触发 ) /RESET 0.7Vdd - Vdd+0.3V V VILT1 输入低临界电压 ( 施密特触发 ) /RESET -0.3V - 0.3Vdd V VIHT2 输入高临界电压 ( 施密特触发 ) TCC, INT 0.7Vdd - Vdd+0.3V V VILT2 输入低临界电压 ( 施密特触发 ) TCC, INT -0.3V - 0.3Vdd V VIHX1 时钟输入高电压 OSCI 在晶振模式 V VILX1 时钟输入低电压 OSCI 在晶振模式 V IOH1 输出高电压 (Ports 5, 6, 7) VOH = VDD-0.1VDD ma IOH2 IOL1 输出高电压 ( 高驱动 ) (Ports 5, 6, 7) 输出低电压 (Ports 5, 6, 7) VOH = VDD-0.1VDD ma VOL = GND+0.1VDD ma IOL2 输出低电压 (P67) VOL = GND+0.1VDD ma IOL3 输出低电压 ( 高灌 ) (Ports 5, 6, 7) VOL = GND + 0.1VDD ma IOL4 输出低电压 ( 高灌 )(P67) VOL = GND + 0.1VDD ma 产品规格书 (V1.8)

110 ( 接上表 ) 符号 LVR1 LVR2 LVR3 低电压重置电平 低电压重置电平 低电压重置电平 参数 条件 最小值典型值最大值单位 Ta= 25 C V Ta= -40~85 C V Ta= 25 C V Ta= -40~85 C V Ta= 25 C V Ta= -40~85 C V IPH 上拉电流激活上拉, 输入引脚接 VSS µa IPL 下拉电流激活下拉, 输入引脚接 Vdd µa ISB1 掉电电流 ( 休眠模式 ) ISB2 掉电电流 ( 休眠模式 ) ISB3 掉电电流 ( 空闲模式 ) ICC1 工作电流 ( 低速模式 ) ICC2 工作电流 ( 低速模式 ) ICC3 工作电流 ( 正常模式 ) ICC4 工作电流 ( 正常模式 ) ICC5 工作电流 ( 正常模式 ) ICC6 工作电流 ( 正常模式 ) ICC7 工作电流 ( 正常模式 ) /RESET= ' 高 ', Fm 关闭, Fs=128KHz (IRC 类型 ), 输出引脚悬空, 使能, /RESET= ' 高 ', Fm 关闭, Fs=16KHz (IRC 类型 ), 输出引脚悬空, 使能 /RESET= 'High', Fm 关闭, Fs=128KHz (IRC 类型 ), 输出引脚悬空, 使能 /RESET= ' 高 ', Fm=4MHz ( 晶振类型 ), Fs 打开, 输出引脚悬空, 使能 /RESET= ' 高 ', Fm=4MHz (IRC 类型 ), Fs 打开, 输出引脚悬空, 使能 /RESET= 高, Fm=10MHz ( 晶振类型 ), Fs 打开, 输出引脚悬空, 使能 /RESET= 高, Fm=16MHz (IRC 类型 ), Fs 打开, 输出引脚悬空, 使能 /RESET= 高, Fm=16MHz ( 晶振类型 ), Fs 打开, 输出引脚悬空, 使能 /RESET= ' 高 ', Fm 关闭, Fs=128KHz (IRC 类型 ), 输出引脚悬空, 使能, /RESET= ' 高 ', Fm 关闭, Fs=16KHz (IRC 类型 ), 输出引脚悬空, 使能 µa µa µa µa µa ma ma ma ma ma 注意 以上参数只是理论值, 未经测试和验证 最小值, 典型值, 和 最大值 列下数据是基于 25 时的理论值 这些参数仅供设计参考, 未经测试和验证 102 产品规格书 (V1.8)

111 8.1 AD 转换特性 Vdd=2.5V to 5.5V, Vss=0V, Ta= 25 C 符号 参数 条件 最小值典型值最大值单位 V AREF 2.5 Vdd V 模拟参考输入 V AREF - V ASS 2.5V V ASS Vss Vss V IAI1 IAI2 VAI 模拟输入电压 V ASS V AREF V 模拟供电电流模拟供电电流 VDD=V AREF=5.5V, V ASS = 0.0V Fin = 100kHz ( 参考电压为 Vdd) µa Ivref 10 µa 模拟供电电流模拟供电电流 VDD=V AREF=5.5V, V ASS = 0.0V Fin = 100kHz ( 参考电压为 Vdd) 900 µa IVref 500 µa RN 分辨率 12 - Bits INL 非线性积分 V AREF= Vdd=5.0V Ta=25 C ±4 LSB DNL 非线性微分误差 V AREF= Vdd=5.0V Ta=25 C ±1 LSB GE 增益误差 V AREF= Vdd=5.0V Ta=25 C ±8 LSB OE 补偿误差 V AREF= Vdd=5.0V Ta=25 C ±4 LSB ZAI 模拟电压源的建议阻抗 10 KΩ TAD ADC 时钟持续时间 VDD=3~5.5V, V ASS = 0.0V, Ta=25 C VDD=2.5~3V, V ASS = 0.0V, Ta=25 C µs us Tsh 采样和保持时间 VDD=3~5.5V, V ASS = 0.0V, Ta=25 C VDD=2.5~3V, V ASS = 0.0V, Ta=25 C 4 - us us TCN AD 转换时间 VDD=2.5~5.5V, V ASS = 0.0V, Ta=25 C - Tsh+12 TAD s PSRR 电源抑制比 V AREF= 2.5V, VREF=Vdd, Vdd=2.5V ~ 5.5V, Vin=0V ~ 2.5V 2 LSB A 1/4VDD 1/4 VDD 的精确度 ±3 % 产品规格书 (V1.8)

112 8.2 比较器特性 Vdd = 5.0V, Vss=0V, Ta = 25 C 符号 参数 条件 最小值典型值最大值单位 VOS 输入补偿电压 2 mv Vcm 输入通用模式电压范围 GND VDD V ICO 比较器供电电流 Co=0V, Ta= -40~85 C 150 µa TRS 响应时间 VREF=1.0V, VRL=5V, RL=5.1k, CL=15p 2.5 µs TLRS 大信号响应时间 VREF=2.5V, VRL = 5V, RL = 5.1k 500 ns IOL 输出灌电流 Vi(-) = 1V, Vi(+) = 0V, Vo = GND+0.5V 12 ma VSAT 饱和工作电压 Vi(-)=1V, Vi(+)=0V, IOL <= 4mA V 这些参数是理想值 ( 未测试 ), 仅供设计参考 响应时间指定输入电压为 0V~VDD, 每一阶为 1/2*VDD 的超驱动 数字输出模块决定了驱动能力 8.3 OP 特性 Vdd = 5.0V, Vss=0V, Ta= 25 C 符号 参数 条件 最小值典型值最大值单位 VOS 输入补偿电压 Vip=0.5V, 4.5V 2 mv SR 转换率 Ta= -40~85 C 1.5 V/µs IVR 输入电压范围 0 5 V OVS 输出电压浮动 Vip=0V,I L=1.0mA Ta= -40~85 C Vip=5V, I L=1.0mA Ta= -40~85 C 200 mv 4.7 V IOP OP 的供电电流 Ta= -40~85 C 400 µa PSRR 电源抑制比 Ta= -40~85 C 75 db CMRR 通用模式抑制比 0V V CM V DD 90 db GBP 带宽增益 RL=1Meg, CL=100p 2.6 MHz 104 产品规格书 (V1.8)

113 8.4 VREF 2V/3V/4V 特性 Vdd = 5.0V, Vss=0V, Ta=-40 to 85 C 符号 参数 条件 最小值 典型值 最大值 单位 VDD 电源 V I VDD DC 供电电流无负载 250 µa A Vref Vref 的精确度 Vref=2V, 3V, 4V ±1 ±1.75 % VDD = VDD min - 5.5V Warm up 参考电压的准备时 Cload = 19.2pf µs time 间 Rload = 15.36KΩ VDD min 电源的最小值 Vref V * VDD min : 也可工作在 (Vref+0.1V), 但是 PSRR 较差 9 交流电气特性 Ta=25 C, VDD=5V ± 5%, VSS=0V 符号 参数 条件 最小值 典型值 最大值 Dclk 输入时钟的占空比 % Tins 指令周期晶振类型 125 DC ns 单位 Tpor 上电复位释放后的延时时间 16kHz 16 ± 3% ms Trstrl /Reset,, 和 LVR 释放后的延时时间 晶振类型 HLFS=1 IRC 类型 HLFS=1 WSTO +510/Fm µs WSTO + 8/Fm µs HLFS=0 WSTO + 8/Fs µs Trsth1 /RESET 引脚复位后的保持时间 1 µs µs Trsth2 LVR 引脚复位后的保持时间 1 µs µs Twdt 看门狗溢出时间 16kHz 16 ± 3% Tset 输入引脚建立时间 0 ns Thold 输入引脚保持时间 ns Tdelay 输出引脚延时时间 Cload=20pF Rload=1MΩ ms 20 ns * Tpor 和 Twdt 在 FSS0=1(16kHz), Ta=-40 ~85 C, 和 VDD=2.1~5.5V 条件下是 16+/- 10%ms ** WSTO: 启动振荡器的等待时间 注意 以上这些参数是理想值, 并没有经过测试和验证 最小值, 典型值 和 最大值 列下的数据是基于 25 时的理想值 这些数据仅供设计参考, 未经测试和验证 产品规格书 (V1.8)

114 A 编码与制造信息 附录 EM78P374ND20J Material Type J: RoHS complied S: Sony SS complied Contact Elan Sales for details Pin Number Package Type D: DIP SO: SOP SS:SSOP K:Skinny DIP Check the following section for details Specific Annotation Product Number Product Type P: OTP Elan 8-bit Product For example: EM78P374NSO18S is EM78P374N with OTP program memory, in 18-pin SOP 300mil package with Sony SS complied IC 标记 106 产品规格书 (V1.8)