Microsoft Word - EM78P372N_Product_Specification_CN___ __ver 1.0.doc

Transcription

1 8 位 OTP 微控制器 产品规格书 版本 1.0 义隆电子股份有限公司 本文内容是由英文规格书翻译而目的是为了您的阅读更加方便 它无法跟随原稿的更新, 文中可能存在翻译上的错误, 请您参考英文规格书以获得更准确的信息

2 商标告知 : IBM 为一个注册商标,PS/2 是 IBM 的商标之ㄧ. Windows 是微软公司的商标 ELAN 和 ELAN 标志是义隆电子股份有限公司的商标 版权所有 2009~2010 义隆电子股份有限公司所有权利保留 台湾印制 本规格书内容如有变动恕不另作通知 关于该规格书的准确性 适当性或者完整性, 义隆电子股份有限公司不承担任何责任 义隆电子股份有限公司不承诺对本规格书之内容及信息有更新及校正之义务 本规格书的内容及信息将为符合确认之指示而变更 在任何情况下, 义隆电子股份有限公司对本规格书中的信息或内容的错误 遗漏, 或者其它不准确性不承担任何责任 由于使用本规格书中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责 本规格书中提到的软件 ( 如果有 ), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制 义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统 义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用 未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本规格书的内容之任一部分进行复制或传输 义隆电子股份有限公司 总公司 : 地址 : 台湾新竹科学园区创新一路 12 号电话 : 传真 : webmaster@emc.com.tw Korea: Elan Korea Electronics Company, Ltd. 301 Dong-A Building 632 Kojan-Dong, Namdong-ku Incheon City, KOREA Tel: Fax: 香港分公司 : 义隆电子 ( 香港 ) 有限公司九龙观塘巧明街 95 号世达中心 19 楼 A 室电话 : 传真 : 深圳分公司 : 义隆电子 ( 深圳 ) 有限公司地址 : 深圳市高新技术产业园南区高新南一道国微大厦 3F 邮编 : 电话 : 传真 : elan-sz@elanic.com.cn USA: Elan Information Technology Group (USA) P.O. Box 601 Cupertino, CA USA Tel: Fax: 上海分公司 : 义隆电子 ( 上海 ) 有限公司 地址 : 上海市浦東新區張江高科畢升路 289 弄 3 號 101 室 邮编 : 电话 : 传真 : elan-sh@elanic.com.cn

3 目录 Contents 1 综述 产品特性 引脚分配 引脚描述 功能结构框图 功能描述 操作寄存器 R0 ( 间接寻址寄存器 ) R1 ( 定时时钟 / 计数器 ) R2 ( 程序计数器 ) 和堆栈 数据存储器配置 R3 ( 状态寄存器 ) R4 (RAM 选择寄存器 ) Bank 0 R5 ~ R7 ( 端口 5 ~ 端口 7) Bank 0 R8 (AISR: ADC 输入选择寄存器 ) Bank 0 R9 (ADCON: ADC 控制寄存器 ) Bank 0 RA (ADOC: ADC 补偿校准寄存器 ) Bank 0 RB (ADDATA: ADC 转换结果 ) Bank 0 RC (ADDATA1H: ADC 转换结果 ) Bank 0 RD (ADDATA1L: ADC 转换结果 ) Bank 0 RE ( 中断状态 2 和唤醒控制寄存器 ) Bank 0 RF ( 中断状态 2 寄存器 ) Bank 1 R5 (TBHP: TBRD 指令的表指向寄存器 ) Bank 1 R6 (TBLP: TBRD 指令的表指向寄存器 ) Bank 1 R7 (PWMCON: PWM 控制寄存器 ) Bank 1 R8 (TMRCON: 定时器控制寄存器 ) Bank 1 R9 (PRD1: PWM1 时间周期 ) Bank 1 RA (PRD2: PWM2 时间周期 ) Bank 1 RB (DT1: PWM1 占空比周期 ) Bank 1 RC (DT2:PWM2 占空比周期 ) Bank 1 RE (LVD 中断和唤醒寄存器 ) Bank 1 RF ( 系统控制寄存器 ) R10 ~ R3F 特殊功能寄存器 A ( 累加器 ) CONT ( 控制寄存器 ) IOC50 ~ IOC70 (I/O 端口控制寄存器 ) IOC80 ( 比较器控制寄存器 ) IOC90 (TMR1: PWM1 定时器 ) 版本号 (V1.0) iii

4 目录 IOCA0 (TMR2: PWM2 定时器 ) IOCB0 ( 下拉控制寄存器 ) IOCC0 ( 漏极开路控制寄存器 ) IOCD0 ( 上拉控制寄存器 ) IOCE0 (WDT 控制寄存器和中断屏蔽寄存器 2 ) IOCF0 ( 中断屏蔽寄存器 ) IOC51 ( 高灌电流控制寄存器 1) IOC61 ( 高灌电流控制寄存器 2) IOC71 ( 高驱动电流控制寄存器 1) IOC81 ( 高驱动电流控制寄存器 2) IOCF1 ( 上拉控制寄存器 ) TCC/WDT & 预分频器 I/O 端口 使用 Port5 输入状态改变唤醒 / 中断功能 复位和唤醒 复位和唤醒操作 唤醒和中断模式操作概述 复位后寄存器的初始值 复位控制器结构图 状态寄存器的 T 和 P 状态 中断 模数转换器 (ADC) ADC 控制寄存器 (AISR/R8, ADCON/R9, ADOC/RA) BANK 0 R8 (AISR: ADC 输入选择寄存器 ) BANK 0 R9 (ADCON: ADC 控制寄存器 ) RA (ADOC: AD 补偿校准寄存器 ) Bank 1 RF (IRC 切换寄存器 ) ADC 数据寄存器 (ADDATA/RB, ADDATA1H/RC, ADDATA1L/RD) ADC 采样时间 AD 转换时间 休眠期间的 A/D 转换 编程步骤 / 考虑的事项 编程步骤 范例 一对 PWM ( 脉宽调制器 ) 概述 递增定时计数器 (TMRX: TMR1 or TMR2) PWM 周期 (TMRX: TMR1 或 TMR2) PWM 占空比 (DTX: DT1 or DT2; DLX: DL1 or DL2) 比较器 X PWM 编程步骤 iv 版本号 (V1.0)

5 目录 6.9 定时器 / 计数器 概述 功能描述 相关寄存器设置 定时器编程步骤 比较器 外部参考信号 比较器输出 比较器作为运算放大器使用 比较器中断 由休眠模式唤醒 振荡器 振荡器模式 晶体振荡器 / 陶瓷谐振器 ( 晶振 ) 外部 RC 振荡器模式 内部 RC 振荡模式 上电探讨 可编程 WDT 溢出周期 外部上电复位电路 残留电压保护 代码选项 代码选项寄存器 (Word 0) 代码选项寄存器 (Word 1) 客户 ID 寄存器 (Word 2) 低电压侦测 / 低电压复位 低电压复位 低电压侦测 Bank 1 RE (LVD 中断和唤醒寄存器 ) BANK 0 RE ( 中断状态 2 和唤醒控制寄存器 ) 编程过程 指令集 绝对最大值 DC 电器特性 AD 转换特性 比较器特性 OP 特性 VREF 2V/3V/4V 特性 AC 电气特性 时序图 版本号 (V1.0) v

6 目录 附录 A 封装类型 B 封装结构 B.1 EM78P372ND B.2 EM78P372NSO B.3 EM78P372NSO16A B.4 EM78P372ND B.5 EM78P372NSO B.6 EM78P372ND B.7 EM78P372NSO B.8 EM78P372NSS B.9 EM78P372NMS B.10 EM78P372NSS C 品质保证和可靠性 C.1 地址缺陷检测 规格版本历史 版本号修订描述日期 0.9 最初版本 2010/06/ 最初版本 2010/07/ 修改了 IOCC0 控制寄存器修改了 Bank 1-RF[3:0] 控制寄存器修改了 Bank 0-RA[2:0] 控制寄存器 首发行版本修改了工作频率范围 (DC ~ 16 MHz) 2010/08/ /12/10 vi 版本号 (V1.0)

7 1 综述 EM78P372N 是采用低功耗高速 CMOS 工艺设计开发的 8 位微控制器 该控制器有片内 2KX13 位一次性编程 ROM(OPT-ROM) 它提供一个保护位用以保护用户在 OTP 存储器内的程序不被读取, 三个代码选项以满足用户的需要 基于增强的 OTP-ROM 特性,EM78P372N 可方便地开发和校验用户代码, 另外, 使用开发与编程工具, 使此 OTP 代码更新更加简单和有效, 用户可利用义隆烧录器很容易地烧录其开发代码 2 产品特性 CPU 配置 2K 13 位片内 ROM 80 8 位片内寄存器 (SRAM) 8 级堆栈用于子程序嵌套 4 级可编程电压检测 (LVD) : 4.5V, 4.0V, 3.3V, 2.2V 3 级可编程电压复位 (LVR) : 4.0V, 3.5V, 2.7V 5V/4 MHz 工作条件下耗电流低于 1.5 ma 3V/32kHz 工作条件下耗电流典型值为 15 µa 休眠模式下耗电流典型值为 2 µa I/O 端口配置 3 组双向 I/O 端口 : P5, P6, P7 18 I/O 引脚 唤醒端口 : P5 8 个可编程下拉 I/O 引脚 16 个可编程上拉 I/O 引脚 8 个可编程漏极开路 I/O 引脚 14 个可编程高灌 I/O 引脚 外部中断 : P60 工作电压范围 : 2.1V~5.5V at 0 C~70 C ( 商规 ) 2.3V~5.5V at -40 C~85 C ( 工规 ) 工作频率范围 ( 基于 2 个时钟周期 ): 晶振模式 : DC ~ 16 MHz, 4.5V; DC ~ 8 MHz, 3V; DC ~ 4 MHz, 2.1V ERC 模式 : DC ~ 2 MHz, 2.1V; IRC 模式振荡模式 : 16 MHz, 4 MHz, 1 MHz, 8 MHz 内部 RC 频率 温度 (-40 C~85 C) 偏移率 电压 (2.1V~5.5V) 制程 Total 4 MHz ±2% ±1% ±2% ±5% 16 MHz ±2% ±1% ±2% ±5% 8 MHz ±2% ±1% ±2% ±5% 1 MHz ±2% ±1% ±2% ±5% 快速启动时间, 在 XT 模式 (VDD: 5V, 晶振 : 4 MHz, C1/C2: 15pF) 下只需 0.8ms, 在 IRC 模式 (VDD: 5V, IRC: 4 MHz) 下只需 10µs 外设配置 8 位实时时钟 / 计数器 (TCC), 其时钟源 边沿触发和溢出中断可选 8 通道解析度为 12 位的模数转换器 一对比较器或 OP( 偏移电压 : 小于 10mV) 两个脉宽调制器 (PWM),8 位分辨率 10 个可用中断 TCC 溢出中断 输入端口状态改变中断 ( 可唤醒休眠模式 ) 外部中断 ADC 转换完成中断 比较器状态改变中断 低电压检测 (LVD) 中断 PWM1~2 周期匹配中断 PWM1~2 占空比匹配中断 特性 : 可编程的自由运行看门狗定时器 (4.5 ms : 18 ms) 休眠省电模式 上电电压侦测器 (1.9V ± 0.2V) 高抗 EFT 特性 (4MHz 及以下抗 EFT 性能更好 ) 注 : 封装类型 : 10-pin MSOP 118mil : EM78P372NMS10J/S 10-pin SSOP 150mil : EM78P372NSS10J/S 14-pin DIP 300mil : EM78P372ND14J/S 14-pin SOP 150mil : EM78P372NSO14J/S 16-pin SOP 150mil : EM78P372NSO16AJ/S 18-pin DIP 300mil : EM78P372ND18J/S 18-pin SOP 300mil : EM78P372NSO18J/S 20-pin DIP 300mil : EM78P372ND20J/S 20 pin SOP 300mil : EM78P372NSO20J/S 20 pin SSOP 209mil : EM78P372NSS20J/S 绿色产品不含有害物质 以上四个主频都可通过编程设置 ICE300N 仿真器的四个校正位来校正,OTP 可由义隆烧录器自动校正 版本号 (V1.0)

8 3 引脚分配 图 3-1 EM78P372ND14/SO14 图 3-2 EM78P372NSO16A 图 3-3 EM78P372ND18/SO18 图 3-4 EM78P372ND20/SO20/SS20 图 3-5 EM78P372NMS10/SS10 2 版本号 (V1.0)

9 4 引脚描述 符号功能输入类型输出类型描述 P50 P51 P50 ST CMOS ADC0 AN ADC 输入通道 0 P51 ST CMOS ADC1 AN ADC 输入通道 1 双向 I/O 引脚, 可编程内部下拉 内部上拉和引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 PWM2 CMOS PWM2 输出 P52 P53 P54 P52 ST CMOS ADC2 AN ADC 输入通道 2 P53 ST CMOS ADC3 AN ADC 输入通道 3 P54 ST CMOS 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 TCC ST 实时时钟 / 计数器的时钟输入 VREF AN ADC 外部参考电压 P55 P55 ST CMOS ADC6 AN ADC 输入通道 6 双向 I/O 引脚, 可编程内部下拉 内部上拉和引脚状态改变唤醒 OSCO XTAL 晶体振荡器 / 陶瓷谐振器的时钟输出引脚 ERCin AN 外部 RC 振荡器输入引脚 P56 P56 ST CMOS P57 P60//INT P57 ST CMOS ADC7 ST ADC 输入通道 7 P60 ST CMOS /INT ST 外部中断引脚 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 双向 I/O 引脚, 可编程内部下拉 内部上拉 高驱动 高灌和引脚状态改变唤醒 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 版本号 (V1.0)

10 Name Function Input Type Output Type Description P61~P63 P61~P63 ST CMOS 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 P64/CO P65/CIN P66/CIN- P67/ADC4/PWM1 P64 CMOS CO ST 比较器输出 P65 ST CMOS CIN ST 比较器同向端 P66 ST CMOS CIN- ST 比较器反向端 P67 ST CMOS ADC4 AN ADC 输入通道 4 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 双向 I/O 引脚, 可编程漏极开路 内部上拉 高驱动和高灌 PWM1 CMOS PWM1 输出 P70 P70 双向 I/O 引脚 P70/ADC5/OSCI/ RCOUT P71 ADC5 AN ADC 输入通道 5 OSCI XTAL 晶体振荡器 / 陶瓷谐振器的时钟输入引脚 内部 RC 振荡器的时钟输出引脚 ROCUT CMOS 外部 RC 振荡器的时钟输出引脚 ( 漏极开路 ) P71 ST CMOS 双向 I/O 引脚 /RESET ST 内部上拉复位引脚 VDD VDD Power 电源 VSS VSS Power 地 注 : ST: 施密特触发输入引脚 AN: 模拟引脚 CMOS: CMOS 输出 XTAL: 晶体振荡器 / 陶瓷谐振器的振荡引脚 4 版本号 (V1.0)

11 5 功能结构框图 图 5-1 EM78P372N 功能结构框图 版本号 (V1.0)

12 6 功能描述 6.1 操作寄存器 R0 ( 间接寻址寄存器 ) R0 不是一个在物理寄存器空间存在的寄存器 它用于作为间接寻址指针, 任何使用 R0 作为存取数据指针的指令, 实际上存取的是 RAM 选择寄存器 (R4) 所指向的数据 R1 ( 定时时钟 / 计数器 ) 对来自 TCC 引脚的外部信号沿 ( 边沿由 CONT 寄存器的第 5 位 (TE) 设置 ) 或对内部指令周期时钟进行加 1 计数 与其它寄存器一样可读写 TCC 预分频计数器分配给 TCC 使用 下列任何一种情况发生,CONT 寄存器内容被清零 给 TCC 寄存器赋值 给 TCC 预分频位赋值 (CONT 寄存器的第 3, 2, 1, 0 位 ) 上电复位,/RESET 复位, 或 WDT 溢出复位 R2 ( 程序计数器 ) 和堆栈 图 6-1 程序存储器组织图 6 版本号 (V1.0)

13 R2 和硬件堆栈是 11 位宽, 它的结构于 节的数据存储配置表中有描述 产生 2K 13 位片内 OTP ROM 地址以寻址相应的程序指令码 一个程序页是 1024 字长 复位时 R2 的所有位都被置为 0 "JMP" 指令可直接加载程序计数器的低 10 位 因此,"JMP" 指令允许 PC 跳转到一个程序页的任一位置 "CALL" 指令首先加载 PC 的低 10 位, 然后将 PC1 推入堆栈 因此, 子程序入口地址可位于一个程序页的任一位置 "LJMP" 指令直接加载程序计数器的低 11 位 (A0~A10), 因此,"LJMP" 指令允许 PC 跳转到 2K(2 11 ) 空间内的任一位置 "LCALL" 指令首先加载 PC 的低 11 位 (A0~A10), 然后将 PC1 推入堆栈, 因此, 子程序入口地址可位于 2K(2 11 ) 空间内的任一位置 "RET" ("RETL k", "RETI") 指令将栈顶值加载到当前 PC "ADD R2, A" 可将一个相对地址与当前 PC 相加,PC 的第九位及以上各位逐次递增 "MOV R2, A" 可从 "A" 寄存器加载一个地址到 PC 的低 8 位,PC 的第九位及以上各位保持不变 任何 ( 除 ADD R2,A 指令外 ) 向 R2 写入值的指令 ( 例如. "MOV R2, A", "BC R2, 6") 都会使 PC 的第九位与第十位 (A8~A9) 保持不变 除了 "LCALL" 与 "LJMP" 外, 其它任何指令都是单指令周期 (fclk/2),"lcall" 与 "LJMP" 指令需要两个指令周期 版本号 (V1.0)

14 数据存储器配置 8 版本号 (V1.0)

15 6.1.4 R3 ( 状态寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RST IOCS T P Z DC C Bit 7 (RST): 复位类型位若休眠模式由引脚状态改变 比较器状态改变或 AD 转换完成等唤醒, 其值为 1 其它复位类型唤醒, 其值为 0 Bit 6 (IOCS): IO 控制寄存器段选择位 0: 选择段 0 (IOC50 ~ IOCF0) 1: 选择段 1 (IOC51 ~ IOCC1) Bit 5: 未使用, 一致设为 0 Bit 4 (T): 溢出位 执行 SLEP 和 WDTC 指令或上电后置 1,WDT 溢出时清 0( 详见 节, 状态寄存器的 T 和 P 状态 ) Bit 3 (P): 掉电位 当上电或执行 "WDTC" 指令后置 1, 执行 "SLEP" 指令后该位清 0 ( 详见 节, 状态寄存器的 T 和 P 状态 ) Bit 2 (Z): 零标志位, 如果逻辑或算术运算的结果为零时置 1 Bit 1 (DC): 辅助进位标志位 Bit 0 (C): 进位标志位 R4 (RAM 选择寄存器 ) Bit 7 (SBANK): 特殊功能寄存器 0x05~0x0F bank 选择位 Bit 6 (BANK): 用于选择寄存器的 Bank 0 和 Bank 1 Bits 5 ~ 0: 用于间接寻址模式下的寄存器选择 ( 地址 : 00~0F, 10~3F) 请参考上面章节 的数据存储器配置 Bank 0 R5 ~ R7 ( 端口 5 ~ 端口 7) R5 和 R6, P70 和 P71 是 I/O 寄存器 Bank 0 R8 (AISR: ADC 输入选择寄存器 ) AISR 寄存器分别单独定义 I/O 端口作为模拟输入或数字 I/O 口 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 Bit 7 (ADE7): P57 引脚的 AD 转换使能位 0: 禁止 ADC7,P57 作为普通 I/O 口 1: 使能 ADC7 作为模拟输入引脚 Bit 6 (ADE6): P55 引脚的 AD 转换使能位 版本号 (V1.0)

16 0: 禁止 ADC6,P55 作为普通 I/O 口 1: 使能 ADC6 作为模拟输入引脚 Bit 5 (ADE5): P70 引脚的 AD 转换使能位 0: 禁止 ADC5,P70 作为普通 I/O 口 1: 使能 ADC5 作为模拟输入引脚 Bit 4 (ADE4): P67 引脚的 AD 转换使能位 0: 禁止 ADC4,P67 作为普通 I/O 口 1: 使能 ADC4 作为模拟输入引脚 Bit 3 (ADE3): P53 引脚的 AD 转换使能位 0: 禁止 ADC3,P53 作为普通 I/O 口 1: 使能 ADC3 作为模拟输入引脚 Bit 2 (ADE2): P52 引脚的 AD 转换使能位 0: 禁止 ADC2,P52 作为普通 I/O 口 1: 使能 ADC2 作为模拟输入引脚 Bit 1 (ADE1): P51 引脚的 AD 转换使能位 0: 禁止 ADC1,P51 作为普通 I/O 口 1: 使能 ADC1 作为模拟输入引脚 Bit 0 (ADE0): P50 引脚的 AD 转换使能位 0: 禁止 ADC0,P50 作为普通 I/O 口 1: 使能 ADC0 作为模拟输入引脚 10 版本号 (V1.0)

17 注意 P55/ADC6/OSCO/ERCin 引脚不能同时用作 OSCO 与 ADC6, 如果 55/ADC6/OSCO/ERCin 作为 OSCO 振荡器输入引脚, 此时,R8 的 ADE6 位须为 0 且 ADIS2~0 不能选择 110 P55/ADC6/OSCO/ERCin 引脚的优先级如下 : : P55/ADC6/OSCO/ERCin 引脚优先级 高中低 OSCO/ERCin ADC6 P55 P70/ADC5/OSCI/RCOUT 引脚不能同时用作 OSCI 与 ADC5, 如果 P70/ADC5/OSCI/RCOUT 作为 OSCI 振荡器输入引脚, 此时,R8 的 ADE5 位须为 0 且 ADIS2~0 不能选择 101 P70/ADC5/OSCI/RCOUT 引脚的优先级如下 : P70/ADC5/OSCI/ROCUT 引脚优先级 高中低 OSCI/RCOUT ADC5 P70 P67/ADC4/PWM1 引脚不能同时用作 PWM1 与 ADC4, 如果 P67/ADC4/PWM1 作为 ADC4 模拟输入引脚, 此时,P67/ADC4/PWM1 引脚的优先级如下 : P67/ADC4/PWM1 引脚优先级 高中高 ADC4 PWM1 P67 P51/ADC1/PWM2 引脚不能同时用作 PWM2 与 ADC1, 如果 P51/ADC1/PWM2 作为 ADC1 模拟输入引脚, 此时,P51/ADC1/PWM2 引脚的优先级如下 : P51/ADC1/PWM2 引脚优先级 高中低 ADC1 PWM2 P51 P50/ADC0 引脚不能同时用作 ADC0, 如果 P50/ADC0 作为 ADC0 模拟输入引脚, 此时, P50/ADC0 引脚的优先级如下 : P50/ADC0 引脚优先级 高 ADC0 低 P Bank 0 R9 (ADCON: ADC 控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 Bit 7 (VREFS): ADC 参考电压的输入源 0: 以工作电压 VDD 作为 ADC 的参考电压 ( 默认值 ),VREF/TCC/P54 引脚 执行 P54 功能 ( 默认 ) 1: 引脚 VREF/TCC/P54 上的电压作为 ADC 的参考电压 版本号 (V1.0)

18 注意 P54/TCC/VREF 引脚不能同时作为 TCC 和 VREF, 如果 P54/TCC/VREF 用作 VREF 模拟输入引脚, 此时,CONT 寄存器 TS 位 (-5) 须设为 0 VREF/TCC/P54 引脚的优先级如下 : P53/TCC/VREF 引脚优先级 高中低 VREF TCC P54 Bit 6 & Bit 5 (CKR1 & CKR0): ADC 的振荡器时钟预分频 00 = 1 : 16 ( 默认值 ) 01 = 1 : 4 10 = 1 : = 1 : 1 CPUS CKR1 : CKR0 工作模式 最大工作频率 ( 如果 TAD=4µs, 匹配 372N ) 最大工作频率 ( 如果 TAD=1µs, 匹配 372N ) 1 00 ( 默认 ) F OSC/16 4 MHz 16 MHz 1 01 F OSC/4 1 MHz 4 MHz 1 10 F OSC/64 16 MHz 1 11 F OSC/1 1 MHz 0 16K/128kHz 16K/128kHz Bit 4 (ADRUN): ADC 开始启动 0: 当转换完成时复位, 该位不能由软件复位 ( 默认 ) 1: AD 转换开始, 该位可由软件置位 Bit 3 (ADPD): ADC 低功耗模式 0: 关闭 ADC 参考电阻使其进入低功耗状态, 尽管此时 CPU 可能仍在工作 ( 默认 ) 1: ADC 正在运行 12 版本号 (V1.0)

19 Bit 2 ~ Bit 0 (ADIS2 ~ ADIS0): 模拟输入选择 ADICS ADIS2 ADIS1 ADIS0 模拟输入选择 ADIN0/P ADIN1/P ADIN2/P ADIN3/P ADIN4/P ADIN5/P ADIN6/P ADIN7/P X X OPOUT 1 1 X X 内部 1/4 VDD AD 通道仅在 ADIF 位和 ADRUN 位均为低时才可改变 请参见 章节 RE 寄存器 ( 中断 状态 2 和唤醒控制寄存器 ) Bank 0 RA (ADOC: ADC 补偿校准寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 CALI SIGN VOF[2] VOF[1] VOF[0] VREF1 VREF0 ADICS Bit 7 (CALI): ADC 补偿校准使能位 0: 禁止校准 ( 默认 ) 1: 使能校准 Bit 6 (SIGN): 补偿电压极性选择位 0: 负电压 ( 默认 ) 1: 正电压 Bit 5 ~ Bit 3 (VOF[2] ~ VOF[0]): 补偿电压位 VOF[2] VOF[1] VOF[0] EM78P372N LSB LSB LSB LSB LSB LSB LSB LSB 版本号 (V1.0)

20 Bit 2 ~ Bit 1: ADC 内部参考电压源 VREF1 VREF0 ADC 内部参考电压 0 0 VDD ( 默认 ) V ± 1% V ± 1% V ± 1% 注意 如果 VREF [1:0]=00, 内部参考电压没有启动, 如果 VREF[1:0] 00 则将自动启动, 而且, 内部参考电压的电源与 ADC 无关 Bit 0 (ADICS): ADC 内部通道选择位 ( 选择 ADC 内部 1/4 VDD 或输出引脚接至 ADC 输入脚 ) 0: 禁止 ( 默认 ) 1: 使能 Bank 0 RB (ADDATA: ADC 转换结果 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 当 AD 转换完成时, 结果存入 ADDATA, ADRUN 位清 0,ADIF 置 1, 见 部分, Bank 0 RE( 中断状态 2 和唤醒控制寄存器 ) RB 为只读寄存器 Bank 0 RC (ADDATA1H: ADC 转换结果 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit AD11 AD10 AD9 AD8 当 AD 转换完成时, 结果存入 ADDATA1H, ADRUN 位清 0,ADIF 置 1, 见 部分, Bank 0 RE( 中断状态 2 和唤醒控制寄存器 ) RC 为只读寄存器 Bank 0 RD (ADDATA1L: ADC 转换结果 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 当 AD 转换完成时, 结果存入 ADDATA1L, ADRUN 位清 0,ADIF 置 1, 见 部分, Bank 0 RE( 中断状态 2 和唤醒控制寄存器 ) RD 为只读寄存器 14 版本号 (V1.0)

21 Bank 0 RE ( 中断状态 2 和唤醒控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /LVD LVDIF ADIF CMPIF ADWE CMPWE ICWE LVDWE 注 : 1. RE <6, 5, 4> 可由指令清零, 但不能置位 2. IOCE0 是中断屏蔽寄存器 3. 读 RE 的值是 RE 与 IOCE0 逻辑与 的结果 Bit 7 (/LVD): 低电压侦测器状态位, 该位为只读位 当 VDD 引脚电压小于 LVD 中断电平 ( 通过 LVD1 和 LVD0 位来选择 ) 时, 该位被清零 0: 检测到低电压 1: 未检测到低电压或 LVD 功能禁止 ( 默认 ) Bit 6 (LVDIF): 低电压侦测器中断标志位 LVDIF 由软件复位为 0 Bit 5 (ADIF): 模数转换中断标志位, 当 AD 转换完成时置位, 由软件复位 0: 没有中断发生 ( 默认 ) 1: 中断请求 Bit 4 (CMPIF): 比较器中断标志, 当比较器输出发生改变时置位, 软件清零 0: 没有中断发生 ( 默认 ) 1: 中断请求 Bit 3 (ADWE): ADC 唤醒使能位 0: 禁止 ADC 唤醒 ( 默认 ) 1: 使能 ADC 唤醒 ( 当 AD 转换进入休眠 / 空闲模式时, 该位必须设为 使能 Bit 2 (CMPWE): 比较器唤醒使能位 0: 禁止比较器唤醒 ( 默认 ) 1: 使能比较器唤醒当比较器进入休眠 / 空闲模式时, 该位必须设为 使能 Bit 1 (ICWE): 端口 5 输入状态改变唤醒使能位 0: 禁止端口 5 输入状态改变唤醒 ( 默认 ) 1: 使能端口 5 输入状态改变唤醒当 Port5 状态改变用于唤醒休眠 / 空闲模式时, 该位必须设为 使能 Bit 0 (LVDWE): 低电压侦测唤醒使能位 0: 禁止低电压侦测唤醒 ( 默认 ) 1: 使能低电压侦测唤醒 版本号 (V1.0) 在低电压侦测运行情况下, 当其用于进入中断或将 IC 由休眠 / 空闲模式唤醒时,LVDWE 位必须设为 使能 15

22 Bank 0 RF ( 中断状态 2 寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - DT2IF DT1IF PWM2IF PWM1IF EXIF ICIF TCIF 注 : 1. 1 表示有中断请求, 0 表示没有中断产生 2. RF 可由指令清 0, 但不能置 1 3. IOCF0 是中断屏蔽寄存器 4. 读 RF 的值是 RF 与 IOCF0 逻辑与 的结果 Bit 7: 不用, 一直设为 0 Bit 6 (DT2IF): PWM2 占空比中断标志, 当 PWM2 占空比匹配时置位, 由软件清零 Bit 5 (DT1IF): PWM1 占空比中断标志, 当 PWM1 占空比匹配时置位, 由软件清零 Bit 4 (PWM2IF): PWM2 周期中断标志, 当 PWM2 周期匹配时置位, 由软件清零 Bit 3 (PWM1IF): PWM1 周期中断标志, 当 PWM1 周期匹配时置位, 由软件清零 Bit 2 (EXIF): 外部中断标志位, 在 /INT 引脚下降沿时置位, 由软件清零 Bit 1 (ICIF): 端口 5 输入状态改变中断标志, 当端口 5 输入状态改变时置位, 由软件清零 Bit 0 (TCIF): TCC 溢出中断标志, 当 TCC 溢出时置位, 由软件清零 Bank 1 R5 (TBHP: TBRD 指令的表指向寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 MLB RBit10 RBit9 RBit8 Bit 7 (MLB): 选择机械码的 MSB 或 LSB 值移到寄存器 机械码由 TBLP 与 TBHP 寄存器指向 Bit 6 ~ Bit 3: 未用, 一直设为 0 Bit 2 ~ Bit 0: 程序码的最高 3 个有效位地址 Bank 1 R6 (TBLP: TBRD 指令的表指向寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 RBit7 RBit6 RBit5 RBit4 RBit3 RBit2 RBit1 RBit0 Bit 7 ~ Bit 0: 程序码的最低 8 个有效位地址 Bank 1 R7 (PWMCON: PWM 控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit PWMCAS PWM2E PWM1E Bit 7~ Bit 3: 未用, 一直设为 0 Bit 2 (PWMCAS): PWM 级联模式 0: 两个独立的 8 位 PWM 功能 ( 默认 ) 16 版本号 (V1.0)

23 1: 16 位 PWM 模式 ( 由两个 8 位 PWM 级联而来 ) Bit 1 (PWM2E): PWM2 使能位 0: PWM2 关闭 ( 默认 ), 其相关的引脚用作 P51 功能 1: PWM2 开启, 其相关引脚自动设为输出 Bit 0 (PWM1E): PWM1 使能位 0: PWM1 关闭 ( 默认 ), 其相关的引脚用作 P67 功能 1: PWM1 开启, 其相关引脚自动设为输出 Bank 1 R8 (TMRCON: 定时器控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 T2EN T1EN T2P2 T2P1 T2P0 T1P2 T1P1 T1P0 Bit 7 (T2EN): TMR2 使能位 0: TMR2 关闭 ( 默认 ) 1: TMR2 开启 Bit 6 (T1EN): TMR1 使能位 0: TMR1 关闭 ( 默认 ) 1: TMR1 开启 Bit 5 ~ Bit 3 (T2P2 ~ T2P0): TMR2 时钟分频器选项位 T2P2 T2P1 T2P0 分频比 :1 ( 默认 ) : : : : : : :256 版本号 (V1.0)

24 Bit 2 ~ Bit 0 (T1P2 ~ T1P0): TMR1 时钟分频器选项位 T1P2 T1P1 T1P0 分频比 :1 ( 默认 ) : : : : : : : Bank 1 R9 (PRD1: PWM1 时间周期 ) Bank 1-R9 内容是 PWM1 的时间周期 ( 时基 ),PWM1 的频率是其周期的倒数 Bank 1 RA (PRD2: PWM2 时间周期 ) Bank 1-RA 内容是 PWM2 的时间周期 ( 时基 ),PWM2 的频率是其周期的倒数 Bank 1 RB (DT1: PWM1 占空比周期 ) 使 PWM1 的输出一直保持高电平直到其值与 TMR1 内容相匹配的一个特定值 Bank 1 RC (DT2:PWM2 占空比周期 ) 使 PWM2 的输出一直保持高电平直到其值与 TMR2 内容相匹配的一个特定值 Bank 1 RE (LVD 中断和唤醒寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 LVDIE LVDEN LVD1 LVD EXWE Bit 7 (LVDIE): 低电压侦测器中断使能位 0: 禁止低电压侦测器中断 ( 默认 ) 1: 使能低电压侦测器中断 注意 当低电压侦测用于进入中断向量或进入下一条指令时,LVDIE 位必须设为 使能 Bit 6 (LVDEN): 低电压侦测器使能位 0: 禁止低电压侦测器功能 ( 默认 ) 1: 使能低电压侦测器功能 18 版本号 (V1.0)

25 Bit 5 ~ Bit 4: 低电压侦测器电平选择位 LVDEN LVD1, LVD0 LVD 中断电平 l /LVD 1 11 Vdd 2.2V 0 Vdd > 2.2V Vdd 3.3V 0 Vdd > 3.3V Vdd 4.0V 0 Vdd > 4.0V Vdd 4.5V 0 Vdd > 4.5V 1 0 N/A 1 注意 当 VDD 变化时, 如果 Vdd 达到 LVD 中断电平时,LVD 中断产生 Bit 3 ~ Bit 1: 未用, 一直设为 0 Bit 0 (EXWE): 外部 /INT 引脚唤醒使能位 0: 禁止外部 /INT 引脚唤醒 ( 默认 ) 1: 使能外部 /INT 引脚唤醒 Bank 1 RF ( 系统控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - TIMERSC CPUS IDLE SHS1 SHS0 RCM1 RCM0 Bit 7: 未用, 一直设为 0 Bit 6 (TIMERSC): TCC, PWM1, PWM2 时钟源选择位 0: Fs 用做 Fc 1: Fm 用做 Fm( 默认 ) Bit 5 (CPUS): CPU 振荡源选择位 0: Fs : 副频 (WDT 内部 RC 时基 16kHz) 1: Fm : 主频 (Fm)( 默认 ) 当 CPUS=0,CPU 振荡器选择副振荡器, 主振荡器停止 Bit 4 (IDLE): 空闲模式使能位该位将决定执行 SLEP 指令后 CPU 将进入哪个工作模式 0: IDLE = 0 SLEP 指令 休眠模式 ( 默认 ) 1: IDLE = 1 SLEP 指令 空闲模式 版本号 (V1.0)

26 振荡器 ( 普通模式振荡源 ) 图 6-3 CPU 工作模式框图 CPU 模式状态 振荡器稳定时间 (S) 1 普通 / 低速模式下计数 (CLK) 2 晶体 1M ~ 16 MHz ERC 2 MHz IRC 1M, 4M, 8M, 16 MHz 休眠 / 空闲 普通 510 CLK 0.5 ms ~ 2 ms 低速 普通 510 CLK 休眠 / 空闲 低速 < 100 µs 8 CLK 休眠 / 空闲 普通 < 5 µs 低速 普通 8 CLK 休眠 / 空闲 低速 < 100 µs 休眠 / 空闲 普通 < 2 µs 低速 普通 8 CLK 休眠 / 空闲 低速 < 100 µs 注意 1 振荡器的稳定时间取决于振荡器的特性 2 振荡器稳定后,CPU 在普通 / 低速模式下将计数 510/8 CLK, 然后继续工作在普通 / 低速模式 例 1 : 4MHz IRC 条件下从休眠模式唤醒至普通模式, 总的唤醒时间是 2 µs 8 4 MHz. 例 2 : 4MHz IRC 条件下从休眠模式唤醒至低速模式, 总的唤醒时间是 100 µs 8 16kHz. Bit 3 ~ Bit 2 (SHS1 ~ SHS0): 选择 AD 采用和保持周期 SHS1 SHS0 ADC 采样和保持周期 (TAD) ( 默认 ) 20 版本号 (V1.0)

27 Bits 1 ~ 0 (RCM1 ~ RCM0): IRC 模式选择位 RCM 1 RCM 0 频率 (MHz) Bank 1 RF<1,0> 将被使能 Bank 1 RF<1,0> 烧录器校正 IRC RCM1 RCM0 频率 工作电压范围 稳定时间 MHz ± 2% 2.1V ~ 5.5V < 5 µs 4 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs MHz ± 10% 2.1V ~ 5.5V < 6 µs 16 MHz MHz ± 2% 4.5V ~ 5.5V < 1.25 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs MHz ± 10% 2.1V ~ 5.5V < 6 µs 8 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 2% 3.0V ~ 5.5V < 2.5 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs MHz ± 10% 2.1V ~ 5.5V < 6 µs 1 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 2% 2.1V ~ 5.5V < 20 µs 注意 Bank1 RF<1,0> 初始值将保持与 Word 1<6,5> 的值一致 如果用户改变 IRC 频率由 A- 频率到 B- 频率,MCU 须等待一段时间后才工作, 等待时间与 B- 频率有关 版本号 (V1.0)

28 例如 : 1 st 步骤当用户在烧录时选择的频率为 4MHz,Bank 1 RF<1,0> 的初始值为 11, 与 Word 1<6,5> 的值 ( 11 ) 一致 如果 MCU 全速运行, 它将工作在 4 MHz ± 2%, 参考下表 Bank 1 RF<1,0> 烧录器校准 IRC 频率工作电压范围稳定时间 RCM1 RCM MHz ± 2% 2.1V ~ 5.5V < 5 µs 4 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs 2 nd 步骤当 MCU 工作在 4 MHz ± 2% 下, 若希望设置 RF<1,0> = 10,MCU 须保持 1.5µs, 然后在 16 MHz ± 10% 下继续工作 Bank 1 RF<1,0> 烧录器校准 IRC RCM1 RCM0 频率 工作电压范围 稳定时间 MHz ± 2% 2.1V ~ 5.5V < 5 µs 4 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs 3 rd 步骤当 MCU 工作在 16 MHz ± 10% 下, 若希望设置 RF<1,0> = 00,MCU 须保持 24µs, 然后在 1 MHz ± 10% 下继续工作 Bank 1 RF<1,0> 烧录器校准 IRC RCM1 RCM0 频率 工作电压范围 稳定时间 MHz ± 2% 2.1V ~ 5.5V < 5 µs 4 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs 4 th 步骤当 MCU 工作在 1 MHz ± 10% 下, 若希望设置 RF<1,0> = 11,MCU 须保持 5µs, 然后在 4 MHz ± 2% 下继续工作 Bank 1 RF<1,0> 烧录器校准 IRC RCM1 RCM0 频率 工作电压范围 稳定时间 MHz ± 2% 2.1V ~ 5.5V < 5 µs 4 MHz MHz ± 10% 4.5V ~ 5.5V < 1.5 µs MHz ± 10% 3.0V ~ 5.5V < 3 µs 0 0 1MHz ± 10% 2.1V ~ 5.5V < 24 µs R10 ~ R3F 这些寄存器都是 8 位通用寄存器 22 版本号 (V1.0)

29 6.2 特殊功能寄存器 A ( 累加器 ) 用于内部数据传输或指令操作数通常暂存在 A 中,A 不是一个可寻址的寄存器 CONT ( 控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 INTE INT TS TE PSTE PST2 PST1 PST0 注 : CONT 寄存器可读写 Bit 6 为只读位 Bit 7 (INTE): INT 信号边沿 Bit 6 (INT): 中断使能标志位 0: 中断发生在 INT 引脚信号上升沿 1: 中断发生在 INT 引脚信号下降沿 0: 由 DISI 指令或硬件中断屏蔽 1: 由 ENI 或 RETI 指令使能 该位为只读位 Bit 5 (TS): TCC 信号源 0: 内部指令周期时钟, 若 P54 作为双向 I/O 口 1: 由 TCC 引脚传输信号 Bit 4 (TE): TCC 信号边沿 0: TCC 引脚上的传输信号由低到高变化时,TCC 加 1 1: TCC 引脚上的传输信号由高到低变化时,TCC 加 1 Bit 3 (PSTE): TCC 预分频使能位 0: 预分频比禁止,TCC 分频比为 1:1 1: 预分频比使能,TCC 分频比由 Bit 2 ~ Bit 0 设置 Bit 2 ~ Bit 0 (PST2 ~ PST0): TCC 预分频位 PST2 PST1 PST0 TCC 分频比 : : : : : : : :256 注 : Tcc 溢出时间 [1/FT x 预分频比 x (256 Tcc cnt) x 1 FT = Fm 或 Fs, 由 Bank 1 RF TIMERSC 位定义 版本号 (V1.0)

30 6.2.3 IOC50 ~ IOC70 (I/O 端口控制寄存器 ) "0" 定义相关 I/O 引脚为输出口 "1" 定义相关 I/O 引脚为高阻态输入 IOC80 ( 比较器控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 CMPOUT COS1 COS0 注 : IOC80 寄存器的第 4~0 位可读写 IOC80 寄存器的第 5 位为只读位 Bit 7 and Bit 6: 未用, 一直设置为 0. Bit 5 (CMPOUT): 比较器输出结果, 该位为只读位 Bit 4 and Bit 3 (COS1 and COS0): 比较器 /OP 选择位 COS1 COS0 功能描述 0 0 比较器和 OP 不用,P64, P65 和 P66 作为普通 I/O 引脚 0 1 P65 和 P66 作为比较器输入引脚,P64 作为普通 I/O 引脚 1 0 P65 和 P66 作为比较器输入引脚,P64 作为比较器输出引脚 (CO) 1 1 作为 OP,P64 作为 OP 输出引脚 (CO) Bits 2 ~ 0: 未用, 一直设置为 IOC90 (TMR1: PWM1 定时器 ) IOCA0 (TMR2: PWM2 定时器 ) IOCB0 ( 下拉控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PD57 /PD56 /PD55 /PD54 /PD53 /PD52 /PD51 /PD50 IOCB0 寄存器可读写 Bit 7 (/PD57): 控制位用于使能 P57 引脚内部下拉功能 0: 使能内部下拉 1: 禁止内部下拉 ( 默认 ) Bit 6 (/PD56): 控制位用于使能 P56 引脚内部下拉功能 Bit 5 (/PD55): 控制位用于使能 P55 引脚内部下拉功能 Bit 4 (/PD54): 控制位用于使能 P54 引脚内部下拉功能 Bit 3 (/PD53): 控制位用于使能 P53 引脚内部下拉功能 Bit 2 (/PD52): 控制位用于使能 P52 引脚内部下拉功能 Bit 1 (/PD51): 控制位用于使能 P51 引脚内部下拉功能 Bit 0 (/PD50): 控制位用于使能 P50 引脚内部下拉功能 24 版本号 (V1.0)

31 6.2.8 IOCC0 ( 漏极开路控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 OD67 OD66 OD65 OD64 OD63 OD62 OD61 OD60 IOCC0 寄存器可读写 Bit 7 (OD67): 控制位用于使能 P67 引脚漏极开路功能 0: 禁止漏极开路输出 1: 使能漏极开路输出 Bit 6 (OD66): 控制位用于使能 P66 引脚漏极开路功能 Bit 5 (OD65): 控制位用于使能 P65 引脚漏极开路功能 Bit 4 (OD64): 控制位用于使能 P64 引脚漏极开路功能 Bit 3 (OD63): 控制位用于使能 P63 引脚漏极开路功能 Bit 2 (OD62): 控制位用于使能 P62 引脚漏极开路功能 Bit 1 (OD61): 控制位用于使能 P61 引脚漏极开路功能 Bit 0 (OD60): 控制位用于使能 P60 引脚漏极开路功能 IOCD0 ( 上拉控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PH57 /PH56 /PH55 /PH54 /PH53 /PH52 /PH51 /PH50 IOCD0 寄存器可读写 Bit 7 (/PH57): 控制位用于使能 P57 引脚内部上拉功能 0: 使能内部上拉 1: 禁止内部上拉 Bit 6 (/PH56): 控制位用于使能 P56 引脚内部上拉功能 Bit 5 (/PH55): 控制位用于使能 P55 引脚内部上拉功能 Bit 4 (/PH54): 控制位用于使能 P54 引脚内部上拉功能 Bit 3 (/PH53): 控制位用于使能 P53 引脚内部上拉功能 Bit 2 (/PH52): 控制位用于使能 P52 引脚内部上拉功能 Bit 1 (/PH51): 控制位用于使能 P51 引脚内部上拉功能 Bit 0 (/PH50): 控制位用于使能 P50 引脚内部上拉功能 IOCE0 (WDT 控制寄存器和中断屏蔽寄存器 2 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 WDTE EIS ADIE CMPIE PSWE PSW2 PSW1 PSW0 Bit 7 (WDTE): 控制位用于使能看门狗定时器 0: 禁止 WDT ( 默认 ) 版本号 (V1.0)

32 1: 使能 WDT WDTE 位可读写 Bit 6 (EIS): 控制位用于定义 P60 (/INT) 引脚的功能 0: P60, 双向 I/O 引脚 1: /INT, 外部中断引脚, 这种情况下,P60 的 I/O 控制位 (IOC60 的位 0 ) 必须设置为 1 注意 当 EIS 为 0 时,/INT 通道被屏蔽 当 EIS 为 1 时,/INT 引脚状态也可由读取 Port6(R6) 读取到 参考图 6-3(6.4 部分 (I/O 端口 ) 的 I/O 端口和 I/O 控制寄存器电路 ) EIS 位可读写 Bit 5 (ADIE): ADIF 中断使能位 0: 禁止 ADIF 中断 1: 使能 ADIF 中断 Bit 4 (CMPIE): CMPIF 中断使能位 0: 禁止 CMPIF 中断 1: 使能 CMPIF 中断 Bit 3 (PSWE): WDT 预分频使能位 0: 预分频禁止,WDT 分频比为 1:1 1: 预分频使能,WDT 分频比由位 0~ 位 2 位设置 Bit 2 ~ Bit 0 (PSW2 ~ PSW0): WDT 预分频比位 PSW2 PSW1 PSW0 WDT 分频比 : : : : : : : : IOCF0 ( 中断屏蔽寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - DT2IE DT1IE PWM2IE PWM1IE EXIE ICIE TCIE 注 : IOCF0 寄存器是可读写的通过设定 IOCF0 和 IOCE0 的位 4,5 相关位为 1 来使能单个中断 全局中断由 ENI 指令使能, 由 DISI 指令禁止 参考以下第 6 部分 ( 中断 ) 的图 6-7( 中断输入电路 ) Bit 7: 未使用, 一直设置为 0 26 版本号 (V1.0)

33 Bit 6 (DT2IE): DT2IE 中断使能位 0: 禁止 DT2IF 中断 1: 使能 DT2IF 中断 Bit 5 (DT1IE): DT1IE 中断使能位 0: 禁止 DT1IF 中断 1: 使能 DT1IF 中断 Bit 4 (PWM2IE): PWM2IE 中断使能位 0: 禁止 PWM2IF 中断 1: 使能 PWM2IF 中断 Bit 3 (PWM1IE): PWM1IE 中断使能位 0: 禁止 PWM1IF 中断 1: 使能 PWM1IF 中断 Bit 2 (EXIE): EXIF 中断使能位 0: 禁止 EXIF 中断 1: 使能 EXIF 中断 Bit 1 (ICIE): ICIF 中断使能位 0: 禁止 ICIF 中断 1: 使能 ICIF 中断 Bit 0 (TCIE): TCIF 中断使能位 0: 禁止 TCIF 中断 1: 使能 TCIF 中断 IOC51 ( 高灌电流控制寄存器 1) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HS57 HS56 - HS54 HS53 HS52 HS51 - Bit 7 (HS57): P57 输出高灌电流的选择位 Bit 6 (HS56): P56 输出高灌电流的选择位 Bit 5: 未用 Bit 4 (HS54): P54 输出高灌电流的选择位 Bit 3 (HS53): P53 输出高灌电流的选择位 Bit 2 (HS52): P52 输出高灌电流的选择位 Bit 1 (HS51): P51 输出高灌电流的选择位 Bit 0: 未用 HSxx VDD = 5V, 灌电流 0 10 ma (in 0.1VDD) 1 25 ma (in 0.1VDD) 版本号 (V1.0)

34 IOC61 ( 高灌电流控制寄存器 2) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HS67 HS66 HS65 HS64 HS63 HS62 HS61 HS60 Bit 7 (HS67): P67 输出高灌电流的选择位 Bit 6 (HS66): P66 输出高灌电流的选择位 Bit 5 (HS65): P65 输出高灌电流的选择位 Bit 4 (HS64): P64 输出高灌电流的选择位 Bit 3 (HS63): P63 输出高灌电流的选择位 Bit 2 (HS62): P62 输出高灌电流的选择位 Bit 1 (HS61): P61 输出高灌电流的选择位 Bit 0 (HS60): P60 输出高灌电流的选择位 HSxx VDD = 5V, 灌电流 0 10 ma (in 0.1VDD) 1 25 ma (in 0.1VDD) IOC71 ( 高驱动电流控制寄存器 1) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HD57 HD56 - HD54 HD53 HD52 HD51 - Bit 7 (HD57): P57 输出高驱动电流的选择位 Bit 6 (HD56): P56 输出高驱动电流的选择位 Bit 5: 未用 Bit 4 (HD54): P54 输出高驱动电流的选择位 Bit 3 (HD53): P53 输出高驱动电流的选择位 Bit 2 (HD52): P52 输出高驱动电流的选择位 Bit 1 (HD51): P51 输出高驱动电流的选择位 Bit 0: 未用 HDxx VDD = 5V, 驱动电流 ma (in 0.9VDD) 1 10 ma (in 0.9VDD) IOC81 ( 高驱动电流控制寄存器 2) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HD67 HD66 HD65 HD64 HD63 HD62 HD61 HD60 Bit 7 (HD67): P67 输出高驱动电流的选择位 Bit 6 (HD66): P66 输出高驱动电流的选择位 28 版本号 (V1.0)

35 Bit 5 (HD65): P65 输出高驱动电流的选择位 Bit 4 (HD64): P64 输出高驱动电流的选择位 Bit 3 (HD63): P63 输出高驱动电流的选择位 Bit 2 (HD62): P62 输出高驱动电流的选择位 Bit 1 (HD61): P61 输出高驱动电流的选择位 Bit 0 (HD60): P60 输出高驱动电流的选择位 HDxx VDD = 5V, 驱动电流 ma (in 0.9VDD) 1 10 ma (in 0.9VDD) IOCF1 ( 上拉控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /PH67 /PH66 /PH65 /PH64 /PH63 /PH62 /PH61 /PH60 注 : IOCD0 寄存器是可读写的 Bit 7 (/PH67): 控制位用于使能 P67 引脚的内部上拉功能 0: 使能内部上拉 1: 禁止内部上拉 Bit 6 (/PH66): 控制位用于使能 P66 引脚的内部上拉功能 Bit 5 (/PH65): 控制位用于使能 P65 引脚的内部上拉功能 Bit 4 (/PH64): 控制位用于使能 P64 引脚的内部上拉功能 Bit 3 (/PH63): 控制位用于使能 P63 引脚的内部上拉功能 Bit 2 (/PH62): 控制位用于使能 P62 引脚的内部上拉功能 Bit 1 (/PH61): 控制位用于使能 P61 引脚的内部上拉功能 Bit 0 (/PH60): 控制位用于使能 P60 引脚的内部上拉功能 版本号 (V1.0)

36 6.3 TCC/WDT & 预分频器 有两个 8 位计数器分别作为 TCC 和 WDT 的分频器 CONT 寄存器的 PST2~PST0 位决定 TCC 的分频系数 IOCE0 寄存器的 PSW0~PSW2 位决定 WDT 的分频系数 每次给 TCC 赋值都将 TCC 预分频计数器清零 执行 WDTC 和 SLEP 指令可将 WDT 和预分频比清 0 TCC/WDT 的电路结构图如图 6-3 所示 TCC(R1) 是一个 8 位定时 / 计数器,TCC 时钟源可以选择内部时钟 (Fm/Fs) 或外部信号输入 ( 从 TCC 引脚输入的时钟边沿可选择 ) 如果 TCC 信号源来自外部时钟,TCC 将在 TCC 引脚输入每个下降沿或上升沿时加 1, TCC 引脚输入脉冲宽度 ( 保持高或低电平 ) 必须大于 Fm 时钟或 Fs 时钟, 由 BANK 1 RF CPUS 位决定 注意在休眠模式下, 内部 TCC 将停止运行, 然而, 在 AD 转换期间, 即使执行 SLEP 指令, 如果 RE 寄存器的 ADWE 位使能,TCC 仍继续运行 看门狗定时器是一个自由运行的片内 RC 振荡器 甚至当振荡器关闭后 ( 如在休眠模式 ), WDT 仍在继续运行 无论是普通模式还是休眠模式,WDT 溢出 ( 若使能 ) 将使 MCU 复位 在普通模式下, 可通过软件编程随时使能或禁止 WDT 参考 IOCE0 寄存器的 WDTE 位 ( 节的 IOCE0(WDT 控制 & 中断屏蔽寄存器 2) 在没有设置 WDT 的分频比下, WDT 溢出的时间约为 18ms 1 或 4.5ms 2 图 6-3 TCC 和 WDT 结构框图 1 VDD=5V, WDT 溢出周期 = 16.5ms ± 30% VDD=3V, WDT 溢出周期 = 18ms ± 30% 2 VDD=5V, WDT 溢出周期 = 4.2ms ± 30% VDD=3V, WDT 溢出周期 = 4.5ms ± 30% 30 版本号 (V1.0)

37 6.4 I/O 端口 I/O 寄存器 (Port 5, Port 6, 和 Port 7) 是双向三态 I/O 端口 Port5 可由软件设置内部上拉或下拉 同样,P6 可由软件设置漏极开路功能 Port5 具有输入状态改变中断 ( 或唤醒 ) 的功能, 每个 I/O 引脚可通过设置 I/O 控制寄存器 (IOC5 ~ IOC7) 设置为输入或输出引脚 I/O 寄存器和 I/O 控制寄存器都是可读写的 Port 5, Port 6, 和 Port7 的 I/O 接口电路描述见图 6-4, 6-5, 6-6, & 6-7 PCRD Q _ Q P R D CLK C L PCWR PORT Q _ Q P R D CLK C L PDWR IOD PDRD 0 1 M U X 注 : 上拉和漏极开路没有在图中显示 图 6-4 Port6 和 Port7 的 I/O 端口和 I/O 控制寄存器电路 PCRD Q P R D _ CLK Q C L PCWR PORT Bit 6 of IOCE0 Q _ Q P R D CLK C L PDWR IOD D P R CLK C L Q _ Q 0 1 M U X PDRD INT 注 : 上拉和漏极开路没有在图中显示 图 6-5 P60 (/INT) 的 I/O 端口和 I/O 控制寄存器电路 版本号 (V1.0)

38 PCRD P Q R _ CLK Q C L D PCWR P50 ~ P57 PORT P Q R _ CLK Q C L D PDWR IOD 0 1 M U X PDRD TI n D P R CLK C L Q _ Q 注 : 上拉 ( 下拉 ) 和漏极开路没有在图中显示 图 6-6 Port5 的 I/O 端口和 I/O 控制寄存器电路 IOCF.1 中断 TI 0 TI 1 RF.1 ENI 指令. TI 8 DISI 指令 中断 ( 从休眠唤醒 ) 图 6-7 Port5 输入状态改变中断 / 唤醒功能块图 下一条指令 ( 从休眠唤醒 ) 32 版本号 (V1.0)

39 6.4.1 使用 Port5 输入状态改变唤醒 / 中断功能 (1) 唤醒 (2) 唤醒和中断 (a) 休眠前 (a) 休眠前 1. 禁止 WDT 1. 禁止 WDT 2. 读 Port5 的 I/O 状态 (MOV R5,R5) 2. 读 Port5 的 I/O 状态 (MOV R5,R5) 3. 执行 "ENI" 或 "DISI" 3. 执行 "ENI" 或 "DISI" 4. 使能唤醒位 ( 设置 RE ICWE =1) 4. 使能唤醒位 ( 设置 RE ICWE =1) 5. 执行 "SLEP" 指令 5. 使能中断 ( 设置 IOCF ICIE =1) (b) 唤醒后 6. 执行 "SLEP" 指令 下一条指令 (b) 唤醒后 1. 如果 "ENI" 中断向量 (008H) 2. 如果 "DISI" 下一条指令 (3) 中断 (a) Port5 引脚输入状态改变前 1. 读 Port5 的 I/O 状态 (MOV R5,R5) 2. 执行 "ENI" 或 "DISI" 3. 使能中断 ( 设置 IOCF ICIE =1) (b) Port5 引脚输入状态改变后 ( 中断 ) 1. 如果 "ENI" 中断向量 (006H) 2. 如果 "DISI" 下一条指令 6.5 复位和唤醒 复位和唤醒操作 复位由下列情况之一引起 : 1. 上电复位 2. /RESET 引脚输入低电平 3. WDT 溢出 ( 若使能 ) 检测到复位之后, 控制器将保持复位状态约 18ms 3 ( 除在 LXT 模式下 ), 在 LXT2 模式下, 复位时间是 500ms 两种选择(18ms 3 或 4.5ms 4 ) 都是 WDT 溢出周期 一旦复位发生, 将会执行以下功能 ( 初始地址是 000h): 振荡器继续运行或开始运行 ( 如果在休眠模式下 ) 程序计数器 (R2) 设置为全 "0" 所有的 I/O 端口引脚设置为输入模式 ( 高阻态 ) 看门狗定时器和分频器清零 上电时,R3 的高三位被清零 版本号 (V1.0) VDD=5V, 启动时间周期 = 16.5 ms ± 30%. VDD=3V, 启动时间周期 = 18 ms ± 30%. 4 VDD=5V, 启动时间周期 = 4.2 ms ± 30%. VDD=3V, 启动时间周期 = 4.5 ms ± 30%. 33

40 IOCB0 寄存器的所有位被置 1 IOCC0 寄存器的所有位被置 0 IOCD0 寄存器的所有位被置 1 IOCE0 寄存器的位 7, 位 5, 和位 4 清零 RE 寄存器的位 5 和位 4 清零 RF 和 IOCF0 寄存器清零执行 SLEP 指令可进入休眠 ( 低功耗 ) 模式 ( 当 IDLE= 0 ) 进入休眠模式时, 振荡器 TCC TMR1 和 TMR2 都停止工作 WDT( 若使能 ) 被清除但仍继续运行 在 A/D 转换期间, 执行 SLEP 指令, 振荡器 TCC TMR1 和 TMR2 将继续运行,WDT ( 若使能 ) 被清除但仍继续运行 控制器可由以下几种情况唤醒情况 1 /RESET 引脚上有外部复位信号输入情况 2 WDT 溢出 ( 若使能 ) 情况 3 Port5 引脚输入状态改变 ( 若 ICWE 使能 ) 情况 4 比较器输出状态改变 ( 若 CMPWE 使能 ) 情况 5 A/D 转换完成 ( 若 ADWE 使能 ) 情况 6 低电压侦测器 ( 如果 LVDWE 使能 ) 前两种情况 (1 和 2) 将引起 EM78P372N 复位 R3 的 T 和 P 标志位可用于确定复位 ( 唤醒 ) 源 第 和 6 种情况下, 唤醒后将继续执行程序, 由全局中断 ( 执行 ENI 或者 DISI) 决定唤醒后是否进入中断向量 如果在 SLEP 之前执行了 ENI 指令, 唤醒后程序将从地址 0X06( 情况 3) 0X0F( 情况 4) 0X0C( 情况 5) 和 0X21( 情况 6) 开始执行 如果在 SLEP 之前执行了 DISI 指令, 唤醒后程序将紧接着 SLEP 的下一条指令开始执行 在进入休眠模式之前, 在情况 2 到情况 6 之中只有一种可以被使能 即 : 情况 [a] 情况 [b] 情况 [c] 如果执行 SLEP 之前 WDT 使能,RE 所有位禁止, 此时,EM78P372N 仅可由情况 1 或情况 2 唤醒, 详细说明请参考中断部分 (6.6 节 ) 执行 SLEP 之前, 如果 Port5 输入状态改变用于唤醒 EM78P372N 且 RE 寄存器的 ICWE 位为使能,WDT 必须禁止, 因此,EM78P372N 仅可由情况 3 唤醒, 唤醒时间取决于振荡器的模式 在 RC 模式下, 唤醒时间是 10µs( 对于性能稳定的振荡器 ); 在 XT(4MHz) 模式下, 唤醒时间是 800µs( 对于性能稳定的振荡器 ); 在 LXT2 模式下, 唤醒时间是 2s~3s 执行 SLEP 之前, 如果比较器输出状态改变用于唤醒 EM78P372N 且 RE 寄存器的 CMPWE 位为使能, 则 WDT 必须由软件禁止 因此,EM78P372N 仅可由情况 4 唤醒, 唤醒时间取决于振荡器模式 在 RC 模式下, 唤醒时间是 10µs( 对于性能稳定的振荡器 ); 在 XT(4MHz) 模式下, 唤醒时间是 800µs( 对于性能稳定的振荡器 ); 在 LXT2 模式下, 唤醒时间是 2s~3s 34 版本号 (V1.0)

41 情况 [d] 执行 SLEP 之前, 如果 AD 转换完成用于唤醒 EM78P372N 且 RE 寄存器的 ADWE 位为使能, WDT 必须由软件禁止 因此,EM78P372N 仅可由情况 5 唤醒 唤醒时间是 16TAD(ADC 时钟周期 ) 情况 [e] 在执行 SLEP 之前, 如果低电压侦测器用于唤醒 EM78P372N 且 Bank 0-RE 寄存 器的 LVDWE 位为使能,WDT 必须由软件禁止 因此,EM78P372N 仅可由情 况 6 唤醒, 唤醒时间取决于振荡器模式 如果 Port5 输入状态改变产生中断用于唤醒 EM78P372N( 如上述的情况 [b], 在 SLEP 指令前必须执行以下指令 : BC R3, 6 ; 选择控制寄存器段 0 MOV ; 选择 WDT 预分频比和关闭 WDT IOW IOCE0 WDTC ; 清 WDT 和预分频比 MOV R5, R5 ; 读端口 5 ENI (or DISI) ; 使能 ( 或禁止 ) 全局中断 MOV ; 使能端口 5 输入状态改变唤醒位 MOV RE MOV ; 使能端口 5 输入状态改变中断 IOW IOCF0 SLEP ; 休眠 同样地, 如果比较器输出状态改变中断用于唤醒 EM78P372N( 如上述的情况 [c]), 在 执行指令 SLEP 前必须执行以下指令 : BC R3, 6 ; 选择控制寄存器段 0 MOV ; 选择比较器且 P64 作为 CO 引脚 IOW IOC80 MOV ; 选择 WDT 预分频比和关 WDT 并使能比较器输 ; 出状态改变中断 IOW IOCE0 WDTC ; 清 WDT 和分频比 ENI (or DISI) ; 使能 ( 或禁止 ) 全局中断 MOV ; 使能比较器输出状态改变唤醒位 MOV RE SLEP ; 休眠 版本号 (V1.0)

42 唤醒和中断模式操作概述 唤醒信号 外部 INT Port 5 引脚状态改变 TCC 溢出 AD 转换完成 信号条件 EXWE = 0 EXIE = 0 EXWE = 0 EXIE = 1 EXWE = 1, EXIE = 0 EXWE = 1 EXIE = 1 ICWE = 0 ICIE = 0 ICWE = 0 ICIE = 1 ICWE = 1 ICIE = 0 ICWE = 1 ICIE = 1 微控制器可由休眠模式和空闲模式唤醒, 唤醒信号如下表所列 : 休眠模式空闲模式低速模式普通模式 DISI ENI DISI ENI DISI ENI DISI ENI 唤醒 下一条指令 唤醒 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断无效 中断 中断向量 中断 中断向量 下一条指令 下一条指令 中断无效 唤醒无效唤醒无效中断无效中断无效 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断无效 中断 中断向量 中断 中断向量 下一条指令 下一条指令 中断无效 TCIE = 0 唤醒无效中断无效中断无效 TCIE = 1 ADWE = 0 ADIE = 0 ADWE = 0 ADIE = 1 ADWE = 1 ADIE = 0 ADWE = 1, ADIE = 1 唤醒 下一条指令 唤醒无效 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断 中断向量 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断无效 中断 中断向量 中断 中断向量 下一条指令 下一条指令 中断无效 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 36 版本号 (V1.0)

43 唤醒信号 比较器中断 信号条件 CMPWE = 0 CMPIE = 0 CMPWE = 0 CMPIE = 1 CMPWE = 1 CMPIE = 0 CMPWE = 1 CMPIE = 1 PWM1 周期匹配中断 PWM1IE = 1 PWM2 周期匹配中断 PWM2IE = 1 PWM1 占空比匹配中断 DT1IE = 1 PWM2 占空比匹配中断 DT2IE = 1 低电压侦测器 休眠模式空闲模式低速模式普通模式 DISI ENI DISI ENI DISI ENI DISI ENI 唤醒 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断无效 中断 中断向量 中断 中断向量 下一条指令 下一条指令 中断无效 PWM1IE = 0 唤醒无效中断无效中断无效唤醒无效唤醒唤醒中断下一条指 下一条指令 令下一条指令中断向量中断向量 PWM2IE = 0 唤醒无效中断无效中断无效唤醒无效唤醒唤醒中断下一条指 下一条指令 令下一条指令中断向量中断向量 DT1IE = 0 唤醒无效中断无效中断无效唤醒无效唤醒唤醒中断下一条指 下一条指令 令下一条指令中断向量中断向量 DT2IE = 0 唤醒无效中断无效中断无效唤醒无效唤醒唤醒中断下一条指 下一条指令 令下一条指令中断向量中断向量 LVDWE = 0 LVDIE = 0 LVDWE = 0 LVDIE = 1 LVWE = 1 LVDIE = 0 LVDWE = 1 LVDIE = 1 唤醒 下一条指令 唤醒无效唤醒无效中断无效中断无效 唤醒无效唤醒无效下一条指令 唤醒 下一条指令 唤醒 中断向量 唤醒 下一条指令 唤醒 下一条指令 唤醒 中断向量 下一条指令 中断无效 中断 中断向量 中断 中断向量 下一条指令 下一条指令 中断无效 WDT 溢出 WDTE = 1 唤醒 复位唤醒 复位复位复位 低电压复位唤醒 复位唤醒 复位复位复位 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 中断 中断向量 版本号 (V1.0)

44 复位后寄存器的初始值 寄存器初始值归纳如下表 : 地址名称复位类型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 N/A N/A N/A N/A N/A N/A N/A N/A IOC50 IOC60 IOC70 IOC80 IOCB0 (PDCR) IOCC0 (ODCR) IOCD0 (PHCR1) IOCE0 位名 C57 C56 C55 C54 C53 C52 C51 C50 类型 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 C67 C66 C65 C64 C63 C62 C61 C60 类型 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 C71 C70 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 CMPOUT COS1 COS0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 /PD57 /PD56 /PD55 /PD54 /PD53 /PD52 /PD51 /PD50 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 OD67 OD66 OD65 OD64 OD63 OD62 OD61 OD60 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 /PH57 /PH56 /PH55 /PH54 /PH53 /PH52 /PH51 /PH50 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 WDTC EIS ADIE CMPIE PSWE PSW2 PSW1 PSW0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 38 版本号 (V1.0)

45 地址名称复位类型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 N/A N/A N/A N/A N/A N/A N/A IOCF0 IOC51 (HSCR1) IOC61 (HSCR2) IOC71 (HDCR1) IOC81 (HDCR2) IOCF1 (PHCR2) CONT 0 00 R0 (IAR) 0 01 R1 (TCC) 位名 DT2IE DT1IE PWM2IE PWM1IE EXIE ICIE TCIE 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 HS57 HS56 HS54 HS53 HS52 HS51 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 HS67 HS66 HS65 HS64 HS63 HS62 HS61 HS60 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 HD57 HD56 HD54 HD53 HD52 HD51 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 HD67 HD66 HD65 HD64 HD63 HD62 HD61 HD60 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 /PH67 /PH66 /PH65 /PH64 /PH63 /PH62 /PH61 /PH60 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 INTE INT TS TE PSTE PST2 PST1 PST0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 上电 U U U U U U U U /RESET 引脚复位和 WDT 复位 P P P P P P P P 引脚状态改变唤醒 P P P P P P P P 位名 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 版本号 (V1.0)

46 地址名称复位类型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit R2 (PC) 0 03 R3 (SR) 0 04 R4 (RSR) A Bank 0 R5 Bank 0 R6 Bank 0 R7 Bank 0 R8 (AISR) Bank 0 R9 (ADCON) Bank 0 RA (ADOC) 位名 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 跳至地址 0x06 或继续执行下一条指令 位名 RST IOCS - T P Z DC C 上电 U U U /RESET 引脚复位和 WDT 复位 t t P P P 引脚状态改变唤醒 1 P P t t P P P 位名 SBANK BS0 上电 0 0 U U U U U U /RESET 引脚复位和 WDT 复位 0 0 P P P P P P 引脚状态改变唤醒 0 P P P P P P P 位名 P57 P56 P55 P54 P53 P52 P51 P50 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 P67 P66 P65 P64 P63 P62 P61 P60 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 P71 P70 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P 位名 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P 0 P P 位名 CALI SIGN VOF[2] VOF[1] VOF[0] VREF1 VREF0 ADICS 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 40 版本号 (V1.0)

47 地址名称复位类型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0 0B 0 0C 0 0D 0 0E 0 0F Bank 0 RB (ADDATA) Bank 0 RC (ADDATA1H) Bank 0 RD (ADDATA1L) Bank 0 RE (ISR2) RF (ISR1) Bank 1 R5 (TBHP) Bank 1 R6 (TBLP) Bank 1 R7 (PWMCON) Bank 1 R8 (TMRCON) 位名 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 上电 U U U U U U U U /RESET 引脚复位和 WDT 复位 U U U U U U U U 引脚状态改变唤醒 P P P P P P P P 位名 AD11 AD10 AD9 AD8 上电 U U U U /RESET 引脚复位和 WDT 复位 U U U U 引脚状态改变唤醒 P P P P P P P P 位名 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 上电 U U U U U U U U /RESET 引脚复位和 WDT 复位 U U U U U U U U 引脚状态改变唤醒 P P P P P P P P 位名 /LVD LVDIF ADIF CMPIF ADWE CMPWE ICWE LVDWE 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 DT2IF DT1IF PWM2IF PWM1IF EXIF ICIF TCIF 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 MLB RBit10 RBit9 RBit8 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 RBit7 RBit6 RBit5 RBit4 RBit3 RBit2 RBit1 RBit0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 PWMCA S PWM2E PWM1E 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 T2EN T1EN T2P2 T2P1 T2P0 T1P2 T1P1 T1P0 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 版本号 (V1.0)

48 地址名称复位类型 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit A 0 0B 0 0C 0 0E 0 0F 0x10~0x3F Bank 1 R9 (PRD1) Bank 1 RA (PRD2) Bank 1 RB (DT1) Bank 1 RC (DT2) Bank 1 RE Bank 1 RF R10~R3F 位名 PWM1[7] PWM1[6] PWM1[5] PWM1[4] PWM1[3] PWM1[2] PWM1[1 ] PWM1[0 ] 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 PWM2[7] PWM2[6] PWM2[5] PWM2[4] PWM2[3] PWM2[2] PWM2[1 ] PWM2[0 ] 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 DT1[7] DT1[6] DT1[5] DT1[4] DT1[3] DT1[2] DT1[1] DT1[0] 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 DT2[7] DT2[6] DT2[5] DT2[4] DT2[3] DT2[2] DT2[1] DT2[0] 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 LVDIE LVDEN LVD1 LVD0 EXWE 上电 /RESET 引脚复位和 WDT 复位 引脚状态改变唤醒 P P P P P P P P 位名 - TIMERS C CPUS IDLE SHS1 SHS0 RCM1 RCM0 上电 WORD1<6~5> /RESET 引脚复位和 WDT 复位 WORD1<6~5> 引脚状态改变唤醒 P P P P P P P P 位名 上电 U U U U U U U U /RESET 引脚复位和 WDT 复位 P P P P P P P P 引脚状态改变唤醒 P P P P P P P P 符号说明 : = 未用 u = 未知或无需理会 P = 复位前的值 t = 对照 节的 复位类型表 42 版本号 (V1.0)

49 复位控制器结构图 图 6-8 复位控制器结构图 状态寄存器的 T 和 P 状态 复位由以下事件产生 : 1. 上电复位 2. /RESET 引脚输入低电平 3. WDT 溢出 ( 如果使能 ) T 和 P 的值如下表所示, 用于检测控制器是如何唤醒的 : 复位类型 RST T P 上电 在正常模式下 /RESET 引脚复位 0 *P *P 在休眠模式下 /RESET 引脚唤醒复位 在正常模式下 LVR 0 *P *P 在休眠模式下 LVR 唤醒 在正常模式下 WDT 溢出复位 在休眠模式下 WDT 唤醒 在休眠模式下引脚状态改变唤醒 *P: 复位前的状态 版本号 (V1.0)

50 下表列出了可能影响 T 和 P 状态的事件事件 RST T P 上电 WDTC 指令 *P 1 1 WDT 溢出 0 0 *P SLEP 指令 *P 1 0 休眠模式下引脚状态改变唤醒 *P: 复位前的值 6.6 中断 EM78P372N 有以下 7 个中断源 : 1. PWM1~2 周期匹配和占空比时间匹配溢出中断 2. Port 5 输入状态改变中断 3. 外部中断 [(P60, /INT) 引脚 ] 4. 模数转换完成 5. 比较器输出状态改变 6. 低电压侦测中断在 Port5 输入状态改变中断使能前, 读 Port5( 例如 :"MOV R5,R5") 是必要的 Port5 每个引脚均具有这个功能 在执行 SLEP 指令进入休眠模式前, 如果 Port5 输入状态改变中断被使能,Port5 输入状态改变会将 EM78P372N 从休眠模式唤醒 如果总的中断被禁止, 唤醒后控制器将继续向下逐行地执行程序 如果总的中断使能, 程序将分支到中断向量地址 006H 外部中断装备有数字噪声抑制电路 ( 输入脉冲低于系统时钟周期被当作噪声而滤除 ) 然而, 在低频晶体振荡器 (LXT2) 模式下的噪声抑制电路将被禁止 由 CONT 寄存器的 INTE 位选择触发边沿 当由外部产生中断时 ( 若使能 ), 下一条指令将从向量地址 003H 获取 数字噪声抑制的定义请参考 节的代码选项寄存器 Word 1 的位 8 位 9 RF 和 RE 是中断状态寄存器, 它的相关标志位记录了中断请求状态 IOCF0 和 IOCE0 是中断屏蔽寄存器 全局中断由执行指令 ENI 使能, 由执行 DISI 指令禁止 在中断服务程序里, 通过轮询 RF 的标志位来确定中断源 在离开中断服务程序前, 必须用指令清除中断标志, 以免发生重复中断 若中断屏蔽位为 使能, 中断状态寄存器 (RF) 标志位的置位, 与是否执行了 ENI 指令无关 需注意地是 RF 的结果是 RF 和 IOCF0 逻辑与的结果 ( 参见下图 ),RETI 指令结束中断子程序并使能全局中断 ( 自动执行 ENI 指令 ) 当一个中断由定时器时钟 / 计数器产生 ( 若使能 ), 下一条指令将从地址 009,012, 015,018, 和 01BH(PWM1~2 周期和占空比分别匹配 ) 获取 当一个中断由 A/D 转换完成后产生 ( 若使能 ), 下一条指令将从地址 00CH 中获取 当一个中断由比较器状态改变产生 ( 若使能 ), 下一条指令将从地址 00FH 获取 ( 比较器中断 ) 44 版本号 (V1.0)

51 当一个中断由低电压侦测产生 ( 若使能 ), 下一条指令将从地址 021H 获取 ( 低电压侦测器中断 ) 在执行中断服务子程序前,ACC,R3 和 R4 值将会由硬件自动保存, 如果有另外一个中断产生,ACC,R3 和 R4 寄存器将由新中断时的值取代 中断服务子程序结束后,ACC, R3 和 R4 内容将被还原 VCC /IRQn P D R CLK C L RF Q _ Q RFRD IRQn IRQm ENI/DISI INT Q P R D IOD IOCF _ Q CLK C L IOCFWR /RESET IOCFRD RFWR 图 6-9 中断备份框图 版本号 (V1.0)

52 EM78P372N 的每个中断源都有各自的中断向量, 详见下表 : 中断向量 中断状态 优先级 * 003H 外部中断 2 006H Port 5 引脚状态改变 3 009H TCC 溢出中断 4 00CH AD 转换完成中断 5 00FH 比较器中断 6 012H PWM1 周期匹配中断 7 015H PWM2 周期匹配中断 8 018H PWM1 占空比匹配中断 9 01BH PWM2 占空比匹配中断 10 01EH 低电压侦测器中断 1 注 : * 优先级 : 1 = 最高 ; 10 = 最低优先级 6.7 模数转换器 (ADC) 模数转换电路包括一个 8 位模拟多路转换器, 三个控制寄存器 (AISR/R8, ADCON/R9, ADOC/RA), 三个数据寄存器 ((ADDATA/RB, ADDATA1H/RC 和 ADDATA1L/RD) 和一个 12 位精度的 AD 转换器, 其功能方框图如下 模拟参考电压 (Vref) 和模拟地由不同引脚接入 接外部参考电压 (VREF) 比接内部 VDD 其转换结果更精确 ADC 模块采用逐次逼近式把未知的模拟信号转换为数字值, 其结果存入 ADDATA, ADDATA1H 和 ADDATA1L 中 通过 ADCON 寄存器的 ADIS2, ADIS1 和 ADIS0 位的设置来选择输入通道 图 6-10 模数转换器功能方框图 46 版本号 (V1.0)

53 6.7.1 ADC 控制寄存器 (AISR/R8, ADCON/R9, ADOC/RA) BANK 0 R8 (AISR: ADC 输入选择寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0 AISR 寄存器分别单独定义 P5, P6 和 P7 引脚作为模拟输入或数字 I/O 口 Bit 7 (ADE7): P57 引脚的 AD 转换使能位 0: 禁止 ADC7,P57 作为普通 I/O 口 1: 使能 ADC7 作为模拟输入引脚 Bit 6 (ADE6): P55 引脚的 AD 转换使能位 0: 禁止 ADC6,P55 作为普通 I/O 口 1: 使能 ADC6 作为模拟输入引脚 Bit 5 (ADE5): P70 引脚的 AD 转换使能位 0: 禁止 ADC5,P70 作为普通 I/O 口 1: 使能 ADC5 作为模拟输入引脚 Bit 4 (ADE4): P67 引脚的 AD 转换使能位 0: 禁止 ADC4,P67 作为普通 I/O 口 1: 使能 ADC4 作为模拟输入引脚 Bit 3 (ADE3): P53 引脚的 AD 转换使能位 0: 禁止 ADC3,P53 作为普通 I/O 口 1: 使能 ADC3 作为模拟输入引脚 Bit 2 (ADE2): P52 引脚的 AD 转换使能位 0: 禁止 ADC2,P52 作为普通 I/O 口 1: 使能 ADC2 作为模拟输入引脚 Bit 1 (ADE1): P51 引脚的 AD 转换使能位 0: 禁止 ADC1,P51 作为普通 I/O 口 1: 使能 ADC1 作为模拟输入引脚 Bit 0 (ADE0): P50 引脚的 AD 转换使能位 0: 禁止 ADC0,P50 作为普通 I/O 口 1: 使能 ADC0 作为模拟输入引脚 BANK 0 R9 (ADCON: ADC 控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 ADCON 寄存器控制 AD 转换器的运行以及确定哪个引脚当前有效 Bit 7 (VREFS): ADC 参考电压的输入源 版本号 (V1.0)

54 0: 以工作电压 VDD 作为 ADC 的参考电压 ( 默认值 ),VREF/TCC/P54 引脚执行 P54 功能 ( 默认 ) 1: 引脚 VREF/TCC/P54 上的电压作为 ADC 的参考电压 注意 P54/TCC/VREF 引脚不能同时作为 TCC 和 VREF, 如果 P54/TCC/VREF 用作 VREF 模拟输入引脚, 此时,CONT 寄存器 TS 位 (-5) 须设为 0 VREF/TCC/P54 引脚的优先级如下 : P53/TCC/VREF 引脚优先级 高中低 VREF TCC P54 Bit 6 & Bit 5 (CKR1 & CKR0): ADC 的振荡器时钟预分频 00 = 1 : 16 ( 默认值 ) 01 = 1 : 4 10 = 1 : = 1 : 8 CPUS CKR1 : CKR0 工作模式 最大工作频率 ( 如果 TAD=4µs, 匹配 372N ) 最大工作频率 ( 如果 TAD=1µs, 匹配 372N ) 1 00( 默认 ) F OSC/16 4 MHz 16 MHz 1 01 F OSC/4 1 MHz 4 MHz 1 10 F OSC/64 16 MHz 1 11 F OSC/1 1 MHz 0 16K/128kHz 16K/128kHz Bit 4 (ADRUN): ADC 开始启动 0: 当转换完成时复位, 该位不能由软件复位 ( 默认 ) 1: AD 转换开始, 该位可由软件置位 Bit 3 (ADPD): ADC 低功耗模式 0: 关闭 ADC 参考电阻使其进入低功耗状态, 尽管此时 CPU 可能仍在工作 1: ADC 正在运行 Bit 2 ~ Bit 0 (ADIS2 ~ ADIS0): 模拟输入选择 ADICS ADIS2 ADIS1 ADIS0 模拟输入选择 ADIN0/P ADIN1/P ADIN2/P ADIN3/P ADIN4/P ADIN5/P ADIN6/P ADIN7/P X X OPOUT 1 1 x x 内部, 1/4 VDD 48 版本号 (V1.0)

55 这些位仅在 ADIF 位和 ADRUN 位均为低时才可改变 RA (ADOC: AD 补偿校准寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 CALI SIGN VOF[2] VOF[1] VOF[0] VREF1 VREF0 ADICS Bit 7 (CALI): ADC 补偿校准使能位 0: 禁止校准 1: 使能校准 Bit 6 (SIGN): 补偿电压极性选择位 0: 负电压 1: 正电压 Bit 5 ~ Bit 3 (VOF[2] ~ VOF[0]): 补偿电压位 VOF[2] VOF[1] VOF[0] EM78P372N LSB LSB LSB LSB LSB LSB LSB LSB Bit 2 ~ Bit 1: ADC 内部参考电压源 VREF1 VREF0 ADC 内部参考电压 0 0 VDD V ± 1% V ± 1% V ± 1% Bit 0 (ADICS): OP 输出引脚接至 ADC 输入脚 0: 禁止 1: 使能 Bank 1 RF (IRC 切换寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 - TIMERSC CPUS IDLE SHS1 SHS0 RCM1 RCM0 Bits 3 ~ 2 (SHS1 ~ SHS0): 选择 AD 采用和保持周期 SHS1 SHS0 ADC 采样和保持周期 (TAD) ( 默认 ) 版本号 (V1.0)

56 6.7.2 ADC 数据寄存器 (ADDATA/RB, ADDATA1H/RC, ADDATA1L/RD) 当 A/D 转换完成时, 其结果载入 ADDATA, ADDATA1H 和 ADDATA1L 寄存器 ADRUN 位清零 ADIF 位置位 ADC 采样时间 逐次逼近式 AD 转换的精确性 线性和速度由 ADC 和比较器的特性决定 源电阻和内部采样电阻直接影响采样保持电容充电所需时间 应用过程控制采样时间长短以满足特定精度的需要 总的来说, 对于每 KΩ 模拟源电阻, 程序应等待 2µs 对于低阻源应至少等待 2µs Vdd=5V 时, 建议源电阻的最大阻抗为 10KΩ 模拟输入通道选定后, 在转换开始前需等待的时间应先满足 AD 转换时间 CKR1 和 CKR0 依照指令周期来选择转换时间 (Tct) 在不影响 A/D 转换精度的条件下, 它允许 MCU 以最高频率运行 对于 EM78P372N, 每位转换时间约是 4µs 下列表列出了 Tct 和最大工作频率的关系 最大工作频率最大工作频率 CPUS CKR1 : CKR0 工作模式 ( if TAD = 4 µs, ( if TAD = 1 µs, 匹 匹配 372N ) 配 372N ) 1 00 ( 默认 ) F OSC/16 4 MHz 16 MHz 1 01 F OSC/4 1 MHz 4 MHz 1 10 F OSC/64 16 MHz F OSC/1-1 MHz 0 16K/128kHz 16K/128kHz 注意 没有被用作模拟输入脚的引脚可用作通用输入或输出脚 转换期间, 不要执行输出指令以维持所有引脚的精度 休眠期间的 A/D 转换 为了获得更精确的 ADC 值和减少功耗,A/D 转换可以在休眠模式下进行 当执行 SLEP 指令, 除了振荡器 TCC PWM1 PWM2 和 A/D 转换外, 所有的 MCU 操作都会停止 通过以下情况判断 AD 转换已经完成 : 1. R9 寄存器的 ADRUN 位被清 0 2. BANK 0 RE 寄存器的 ADIF 位置 1 3. 从 ADC 转换唤醒 ( 在休眠模式期间它保持运行状态 ),BANK0 RE 寄存器的 ADWE 位置 1 4. 如果 IOCE0 的 ADIE 位使能, 并执行 DISI 指令, 唤醒休眠后执行下一条指令 5. 如果 IOCE0 的 ADIE 位使能, 并执行 ENI 指令, 唤醒并进入中断向量 ( 地址 0x00C) 6. 如果 IOCE0 的 ADIE 位使能, 并执行 ENI 指令, 进入中断向量 ( 地址 0x00C) 50 版本号 (V1.0)

57 当转换结束后, 转换的结果载入 ADDATA, ADDATA1H 和 ADDATA1L 寄存器中 如果 ADIE 使能, 单片机将被唤醒 否则, 无论 ADPD 位的状态如何,AD 转换器都被关闭 编程步骤 / 考虑的事项 编程步骤按以下步骤来获得 ADC 值 : 1. 设置 R8(AISR) 寄存器的 8 个位 (ADE7:ADE0) 来定义 R5 寄存器的特性 ( 数字 I/O 引脚, 模拟信道, 以及参考电压引脚 ) 2. 设置 R9/ADCON 寄存器来设定 AD 模块 : a) 选择 ADC 输入通道 ( ADIS2:ADIS0 ) b) 定义 AD 转换时钟比 ( CKR1:CKR0 ) c) 选择 ADC 参考电压的输入源 d) 置 ADPD 位为 1, 开始采样 3. 若使用唤醒功能, 置 ADWE 位为 1 4. 若使用中断功能, 置 ADIE 位为 1 5. 若使用中断功能, 下 "ENI" 指令 6. 置 ADRUN 位为 1 7. 下 "SLEP" 指令或循环检测 8. 等待唤醒或 ADRUN 位清除 ( 值为零 ), 中断标志 (ADIF) 置 1 或 ADC 中断发生 9. 读转换数据寄存器的 ADDATA 或 ADDATA1H 和 ADDATA1L 的值 如果此时 ADC 输入通道变化,ADDATA, ADDATA1H, 和 ADDATA1L 值可被清 清除中断标志位 (ADIF) 11. 根据需要, 进行下一个转换程序, 跳到步骤 1 或步骤 2 下一次采样之前, 至少等待 2 个 Tct 注意为了获得准确的值, 必须避免 AD 转换期间 I/O 引脚有任何数据传输 版本号 (V1.0)

58 范例 R_0 == 0 PSW == 3 PORT5 == 5 PORT6 == 6 R_E== 0XE ; 间接寻址寄存器 ; 状态寄存器 ; 中断状态寄存器 B. 定义控制寄存器 IOC50 == 0X5 ; Port 5 控制寄存器 IOC60 == 0X6 ; Port 6 控制寄存器 IOCE0== 0XE ; 中断屏蔽寄存器 2 C_INT== 0XF ; 中断屏蔽寄存器 C. ADC Control Register ADDATA == 0xB ; 其内容是 ADC[11:4] 的结果 ADDATA1H == 0xC ; 其内容是 ADC[11:8] 的结果 ADDATA1L == 0xD ; 其内容是 ADC[7:0] 的结果 AISR == 0x08 ; ADC 输入选择寄存器 ADCON == 0x9 ; ; VREFS CKR1 CKR0 ADRUN ADPD ADIS2 ADIS1 ADIS0 D. 定义 ADCON 寄存器中的位 ADRUN == 0x4 ADPD == 0x3 ; 该位置位后,ADC 开始执行 ; ADC 电源模式 E. 程序开始 ORG 0 ; 初始地址 JMP INITIAL ; ORG 0x0C ; 中断向量 JMP CLRRE ; ;( 用户程序部分 ) ; CLRRE: MOV A,RE AND ; 清除 ADIF 位, X 根据应用而定 ; MOV RE,A BS ADCON, ADRUN ; 如需要, 开始执行下一个 AD 转换 ; ; RETI INITIAL: MOV A,@0B ; 选择 P50 为模拟输入 ; MOV AISR,A MOV A,@0B ; 选择 P50 为模拟输入通道, 并且 AD 上电 ; MOV ADCON,A ; 定义 P50 为输入脚, 时钟比设置为 fosc/16; En_ADC: MOV ; 定义 P50 为输入脚, 其它位根据需要设置 ; ; IOW PORT5 MOV ; 使能 ADC 唤醒功能 (ADWE), X 根据需要设置 ; 52 版本号 (V1.0)

59 MOV RE,A MOV ; 使能 ADC 中断功能 (ADIE), X 根据需要设置 ; IOW IOCE0 ENI BS ADCON, ADRUN ; 使能全局中断 ; 启动运行 ADC ; 若使用中断功能, 以下三行可忽略 ; ; 若进入休眠模式 : SLEP ; ;( 用户程序部分 ) ; ; 或 ; 若循环查询 : POLLING: JBC ADCON, ADRUN ; 连续检测 ADRUN 位 ; JMP POLLING ; AD 转换结束后,ADRUN 位清 0; ; is completed ; ;( 用户程序部分 ) 版本号 (V1.0)

60 6.8 一对 PWM ( 脉宽调制器 ) 概述 在 PWM 模式下,PWM1 和 PWM2 引脚产生 8 位精度的 PWM 输出 ( 见下面的功能结构图 ). PWM 输出由周期时间和占空比 ( 保持输出高电平 ) 组成,PWM 的波特率是周期时间的倒数 图 6-13(PWM 输出时序 ) 描述了周期时间和占空比的关系 图 6-12 PWM 系统结构图 图 6-13 PWM 输出时序 递增定时计数器 (TMRX: TMR1 or TMR2) TMRX 为 8- 位带可编程预分频的时钟计数器 它们设计用来作为 PWM 模块的波特率时钟发生器 若采用, 它们可通过设置 T1EN 位 [Bank 1-R8<6>] 或 T2EN 位 [Bank 1-R8<7>] 为 "0" 而关闭以节省功耗 TMR1 和 TMR2 是内部设计的, 不可读 PWM 周期 (TMRX: TMR1 或 TMR2) 54 版本号 (V1.0)

61 PPWM 周期 (PRDX: PRD1 或 PRD2),PWM 周期通过写值到 PRDX 寄存器而定义 当 TMRX 与 PRDX 相等, 在下一个递增周期发生如下事件 : 1) TMR 清零 2) PWMX 引脚置 1 3) PWMX 占空比由 DT1/DT2 锁存到 DL1/DL2 注意 PWM 输出不会置位, 如果占空比为 0. 4) PWMXIF 引脚置为 1 以下公式描述了如何计算 PWM 周期 : 1 ( PRDX 1 ) ( TMRX prescale value) Period = FOSC 范例 : PRDX=49; Fosc=4 MHz; TMRX (0, 0, 0) = 1:1, 1 Period µs 4M 那么 = ( 49 1) 1 = PWM 占空比 (DTX: DT1 or DT2; DLX: DL1 or DL2) PWM 占空比通过写值到 DTX 寄存器而定义, 当 TMRX 清除时其值由 DTX 锁存到 DLX 当 DLX 与 TRMX 相等时,PWMX 引脚清除 DTX 可在任何时侯被加载 然而,DTX 不可被锁存到 DLX 直到 DLX 的当前值与 TMRX 相等 如下公式描述了如何计算 PWM 占空比 : 1 ( DTX) ( TMRX prescalevalue) Duty Cycle= F OSC 范例 : DTX=10; Fosc=4 MHz; TMRX (0, 0, 0) = 1:1, 1 Duty Cycle = 10 = µs 4M 那么 比较器 X 当匹配发生时改变输出状态将同时置位 PWMXIF(TMRXIF) 标志 PWM 编程步骤 1. 加载 PWM 周期 PRDX 版本号 (V1.0)

62 2. 加载 PWM 占空比 DTX 3. 若需要, 写 IOCF 寄存器以使能中断功能 4. 写预设值到 BANK1-R7, 设置 PWMX 引脚为输出 5. 加载 TMRX 分频比值的预设值到 Bank 1-R7 或 Bank 1-R8, 使能 PWMx 和 TMRx 6.9 定时器 / 计数器 概述 定时器 1(TMR1) 和定时器 2(TMR2)(TMRX) 是一个带可编程预分频的时钟计数器 它们设计用来作为 PWM 模块的波特率时钟发生器 TMRX 寄存器只读 在 AD 转换器不运行情况下进入休眠模式时, 定时器 1 和定时器 2 将停止运行 然而, 在 AD 转换器运行情况下进入休眠模式时, 定时器 1 和定时器 2 将继续保持运行 功能描述 说明如下 : Fosc: 时钟输入 图 6-14 定时器结构图 预分频器 (T1P2, T1P1 和 T1P0 / T2P2, T2P1 和 T2P0): 定义 TMRX 分频比选项 1:1, 1:2, 1:4, 1:8, 1:16, 1:64, 1:128, 和 1:256 任何复位发生时这些位被清零 TMR1 和 TMR2: 定时器 X 寄存器,TMRX 一直递增直到与 PRDX 匹配, 此时 TMRX 复位为 "0"( 默认值 ) PRDX (PRD1, PRD2): PWM 周期寄存器 比较器 X ( 比较器 1 和比较器 2): 当匹配发生复位 TMRX, 同时置 TMRXIF (PWMXIF) 标志 56 版本号 (V1.0)

63 6.9.3 相关寄存器设置 定义 TMRX 时, 相关寄存器的操作参考下表 需注意地是如果 TMRX 被使用了, 其相关 PWMX 位须禁止, 这样,PWMCON 寄存器的位 7 ~ 位 3 必须设为 0 TMR1 和 TMR2 的相关控制寄存器地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0x07 PWMCON/R PWMCAS PWM2E PWM1E 0x08 TMRCON/R8 T2EN T1EN T2P2 T2P1 T2P0 T1P2 T1P1 T1P 定时器编程步骤 1. 加载定时器定时时长至 PRDX 2. 若需要, 写 IOCF0 以使能中断功能 3. 载入一个预设值至 TMRX 分频器, 使能 TMRX, 禁止 PWM 6.10 比较器 EM78P372N 有一个带有两个模拟输入和一个输出的比较器 比较器可用于将单片机从休眠状态下唤醒 右图为比较器的电路图 外部参考信号 图 6-15 比较器运行模式 当前的 Cin 和 Cin- 的模拟信号相比较, 数字输出 (CO) 信号相应变化, 其输出变化考虑下列情况 : 注意 参考信号必须介于 Vss 和 Vdd 之间 参考电压可加在比较器的任意一个输入脚上 极值检测应用可为同一个参考 对于相同或不同参考源, 比较器均可工作 版本号 (V1.0)

64 比较器输出 比较结果存储在 IOC80 的 CMPOUT 位 通过编程设置 IOC80 寄存器的位 4 和位 3<COS1, COS0> 为 <1,0>, 比较结果可输出到 CO(P64) 引脚 参见 章节的表格, 比较器 /OP 选择位功能描述的 IOC80 寄存器 ( 比较器控制寄存器 ) 下图是比较器输出结构图 : 图 6-16 比较器输出结构 比较器作为运算放大器使用 如果在输入与输出之间外接一个反馈电阻则比较器可做运算放大器使用 在这种情况下, 为了降低功耗可通过设置 IOC80 寄存器的位 4, 位 3<COS1,COS0> 为 <1,1> 来禁止施密特触发 参见 章节的表格, 比较器 /OP 选择位的功能描述的 IOC80 寄存器 ( 比较器控制寄存器 ) 注意运算放大器下 : CMPIE (IOCE0.4), CMPWE (BANK 0 RE.2), 和 CMPIF (BANK 0 RE.4) 这些位均无效 比较器中断功能无效 比较器唤醒功能无效 比较器中断 CMPIE (IOCE0.4) 必须使能, 以使 ENI 指令有效 ; 任何时候比较器输出引脚状态变化均将触发中断 ; 引脚的具体变化可通过读 IOC80<5> 的 CMPOUT 位决定 ; CMPIF (BANK 0 RE.4), 比较器中断标志位, 只可由软件清零 58 版本号 (V1.0)

65 由休眠模式唤醒 如果 BANK 0 RE 寄存器的 CMPWE 位设置为 1, 即使在休眠模式, 比较器仍保持运行, 中断功能仍有效 如果发生不匹配, 该状态改变将会使单片机从睡眠模式唤醒 ; 为节省能源, 需考虑到功耗因素 如果休眠模式期间不使用此功能, 在进入休眠模式前需关闭比较器 通过以下情况判断比较器比较完成 : 1. 设置 IOC80 寄存器的 COS1 和 COS0 位来选择比较器 ; 2. BANK 0 RE 寄存器的 CMPIF 位设置为 1 ; 3. BANK 0 RE 寄存器的 CMPWE 位设置为 1, 比较器唤醒 ( 在休眠 / 空闲模式期间, 比较器保持运行 ); 4. 如果 IOCE0 的 CMPIE 位使能并且执行了 DISI 指令, 唤醒并接着执行下一条指令 ; 5. 如果使能 IOCE0 的 CMPIE 位并执行了 ENI 指令, 唤醒并进入中断向量 ( 地址 0x00F); 6. 如果使能 IOCE0 的 CMPIE 位并执行了 ENI 指令, 进入中断向量 ( 地址 0x00F) 6.11 振荡器 振荡器模式 EM78P372N 可工作于 6 种不同的振荡模式, 如 : 晶体振荡器模式 (XT), 高频晶体振荡器模式 1(HXT1), 高频晶体振荡器模式 2(HXT2), 低频晶体振荡器模式 1(LXT1), 低频晶体振荡器模式 2(LXT2), 外部 RC 振荡器模式 (ERC), 和内部 RC 振荡器模式 (IRC) 用户可通过编程代码选项寄存器的 OSC3 OSC2 OCS1 和 OSC0 位选择其中一种振荡模式 版本号 (V1.0)

66 振荡模式由 OSC3 OSC2 OSC1 和 OSC0 位定义, 如下表所述 : ERC1 ( 外部 RC 振荡器模式 ); P55/ERCin 作为 ERCin P70/RCOUT 作为 P70 ERC1 ( 外部 RC 振荡器模式 ); P55/ERCin 作为 ERCin P70/RCOUT 作为 RCOUT IRC2 ( 内部 RC 振荡器模式 ); P55/ERCin 作为 P55 P70/RCOUT 作为 P70 ( 默认 ) IRC2 ( 内部 RC 振荡器模式 ); P55/ERCin 作为 P55 P70//RCOUT 作为 RCOUT 振荡模式 OSC2 OSC1 OSC LXT13 (XT 模式频率范围为 100kHz ~ 1 MHz) HXT13 (XT 模式频率范围为 12 MHz ~ 16 MHz) LXT23 (XT 模式频率范围为 kHz) HXT23 (XT 模式频率范围为 6 MHz ~ 12 MHz) XT3 (XT 模式频率范围为 1 MHz ~ 6 MHz) 在 ERC 模式,ERCin 用做振荡器引脚, RCOUT/P70 由代码选项字 1(Word1) 的位 4~ 位 1 定义 2 在 IRC 模式,P55 为普通 I/O 引脚,RCOUT/P70 由代码选项字 1(Word1) 的位 4~ 位 1 定义 3 在 LXT1, LXT2, HXT1, HXT2 和 XT 模式,OSCI 和 OSCO 用做振荡器引脚, 这些引脚不能也不许定义成 I/O 引脚 以下是不同电压下晶振 / 陶振的最大工作频率限度 : 条件 VDD 最大频率 (MHz) 2.1V 4 两个时钟 3.0V 8 4.5V 晶体振荡器 / 陶瓷谐振器 ( 晶振 ) EM78P372N 可通过 OSCI 引脚, 由外部时钟信号来驱动, 如下图所示 : OSCI OSCO 图 6-17 外部时钟输入电路 大多数应用中, 引脚 OSCI 和 OSCO 可接晶体或陶瓷谐振器以产生振荡 下图 6-18 描述了此类电路, 同样也可应用于 HXT1 模式,HXT2 模式,LXT1 模式,LXT2 和 XT 模式 60 版本号 (V1.0)

67 OSCI C1 晶体 OSCO RS C2 图 6-18 晶体 / 谐振器电路 下表为 C1 和 C2 的推荐值, 由于每个谐振器都有其自身的特性, 用户应参照其规格选择 C1 C2 的合适值 对于 AT 切片晶振或低频模式, 有必要接入串联电阻 RS 图 6-21 为晶体电路 PCB 布线建议 当系统工作在晶体模式 (16MHz),OSCI 与 OSCO 之间接一个 10 KΩ 电阻 晶体振荡器或陶瓷谐振器电容的选择参考如下 : 振荡器类型频率模式频率 C1 (pf) C2 (pf) 陶瓷谐振器 晶体振荡器 LXT1 (100 K ~ 1 MHz) XT (1 M ~ 6 MHz) 100kHz 60 pf 60 pf 200kHz 60 pf 60 pf 455kHz 40 pf 40 pf 1 MHz 30 pf 30 pf 1.0 MHz 30 pf 30 pf 2.0 MHz 30 pf 30 pf 4.0 MHz 20 pf 20 pf LXT2 (32.768kHz) kHz 40 pf 40 pf LXT1 (100 K ~ 1 MHz) XT (1~6 MHz) HXT2 (6~12 MHz) 100kHz 60 pf 60 pf 200kHz 60 pf 60 pf 455kHz 40 pf 40 pf 1 MHz 30 pf 30 pf 1.0 MHz 30 pf 30 pf 2.0 MHz 30 pf 30 pf 4.0 MHz 20 pf 20 pf 6.0 MHz 30 pf 30 pf 6.0 MHz 30 pf 30 pf 8.0 MHz 20 pf 20 pf 12.0 MHz 30 pf 30 pf HXT MHz 30 pf 30 pf (12~20 MHz) 16.0 MHz 20 pf 20 pf 版本号 (V1.0)

68 串联和并联模式晶振 / 谐振器的电路图 : OSCI 7404 C Crystal 图 6-19 串联模式晶振 / 谐振器的电路图 OSCI K 10K Vdd 10K 7404 Crystal 10K C1 C2 图 6-20 并联模式晶振 / 谐振器的电路图 图 6-21 并联模式晶振 / 谐振器的电路图 62 版本号 (V1.0)

69 外部 RC 振荡器模式 在一些不需要精确计时的应用中, 使用 RC 振荡器 ( 图 6-22) 可以节省费用 但是, 需注意地是,RC 振荡器的频率会受到工作电压 电阻值 (Rext) 电容(Cext) 甚至工作温度的影响 此外, 由于制造工艺的不同, 不同芯片的频率也会有微小的差异 OSCI Vcc Rext Cext 图 6-22 外部 RC 振荡器模式电路 为了获得稳定的系统频率, 建议 Cext 电容值不要小于 20pF,Rext 电阻值不要大于 1MΩ 如果不能保证在该范围之内, 频率就很容易受噪声 湿度及漏电流的影响 RC 振荡器的电阻值 Rext 越小, 频率越高 另一方面, 对于很小的电阻值, 如 1 KΩ, 由 于 NMOS 不能准确地通过电容放电, 振荡器会变得不稳定 基于上述原因, 必须牢记电源电压 工作环境温度 RC 振荡器器件 封装类型及 PCB 布线均会影响系统频率 RC 振荡器频率 : Cext Rext 平均 Fosc 5V, 25 C 平均 Fosc 3V, 25 C 3.3k MHz MHz 20 pf 5.1k MHz MHz 10k khz 719.0kHz 100k khz 81.33kHz 3.3k khz 615.0kHz 100 pf 5.1k khz 414.3kHz 10k khz 219.8kHz 100k khz 23.96kHz 3.3k khz 245.3kHz 300 pf 5.1k khz 163.0kHz 10k khz 86.14kHz 100k khz 9.255kHz 注 : 1 : 在 DIP 封装下测量的 2 : 这些值仅供设计参考 3 : 频率漂移为 ±30% 版本号 (V1.0)

70 内部 RC 振荡模式 EM78P372N 提供一个通用的内部 RC 模式, 其默认频率为 4MHz 它还可通过代码选项 (WORD0) 的 RCM1 和 RCM0 位设置其它频率 (1MHz, 8MHz 和 455KHz) 下表描述了 EM78P372N 内部 RC 漂移受电压 温度和制程工艺的影响 内部 RC 偏移率 (Ta=25 C, VDD=5V±5%, VSS=0V) 内部 RC 频率 温度 (-40 C85 C) 偏移率 电压 (2.1V~5.5V) 制程总计 4 MHz ±2% ±1% ±2% ±5% 16 MHz ±2% ±1% ±2% ±5% 8 MHz ±2% ±1% ±2% ±5% 1 MHz ±2% ±1% ±2% ±5% 注 : 理论值仅供参考, 实际值可能依据实际制程变化 6.12 上电探讨 在供电电压未达到稳定状态前, 任何微控制器都不能保证正常工作 EM78P372N 的 POR 电压范围是 1.8V ~ 1.9V 在用户应用中, 当电源关闭时,Vdd 必须降到 1.8 V 以下, 在重新上电之前需保持关闭状态 10µs 这样,EM78P372N 被可靠复位, 并正常工作 的电压检测器 (POVD) 在 Vdd 上升足够快 (50 ms 或更短 ) 的条件下, 它将很好的工作 如果 Vdd 上升的足够快 (50 ms 或更少 ), 外部复位电路会可靠工作 然而, 在很多要求严格的应用中, 仍然需要附加的外部电路来帮助解决上电问题 可编程 WDT 溢出周期 选项字节 (WDTPS) 用于定义 WDT 溢出周期 (18ms 5 或 4.5ms 6 ), 理论上的范围是 4.5ms 或 18ms 对大多数晶振和陶瓷振荡器来说, 工作频率越低, 启动时间越长 外部上电复位电路 下图电路描述了使用外部 RC 产生复位脉冲 脉冲的宽度 ( 时间常数 ) 应保持足够长时间, 以使电源 Vdd 达到最低工作电压 该电路应用在电源电压上升比较慢的情况下, 因为 /RESET 引脚的漏电大约为 ±5µA, 所以建议 R 要小于 40 KΩ, 这样, 引脚 /RESET 的电压保持在 0.2V 以下 二极管 (D) 在掉电时作 VDD /RESET R Rin C 图 6-23 外部上电复位电路 D 5 VDD=5V, WDT 溢出周期 = 16.5ms ± 30%. VDD=3V, WDT 溢出周期 = 18ms ± 30%. 6 VDD=5V, WDT 溢出周期 = 4.2ms ± 30%. VDD=3V, WDT 溢出周期 = 4.5ms ± 30%. 64 版本号 (V1.0)

71 为短路回路 电容 C 将快速充分放电 限流电阻 Rin 用来避免过大的电流或 ESD( 静电放电 ) 流入 /RESET 引脚 残留电压保护 更换电池时, 单片机的电源 (Vdd) 被断开, 但残余电压仍存在 残余电压可能低于 Vdd 的最小工作电压, 但不为零 这种情况可能引起上电复位不良 图 6-24 及图 6-25 显示如何建立一个残留电压的保护电路 VDD VDD 33K /RESET Q1 100K 10K 1N4684 图 6-24 残留电压保护电路 1 VDD VDD R1 /RESET Q1 R3 R2 图 6-25 残留电压保护电路 代码选项 EM78P372N 有两个代码选项字和一个用户 ID 字, 它们不属于一般程序内存的一部分 Word 0 Word 1 Word 2 Bit 12 ~ Bit 0 Bit 12 ~ Bit 0 Bit12 ~ Bit 0 版本号 (V1.0)

72 代码选项寄存器 (Word 0) Word 0 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 ~ Bit 0 助记符 TYPE1 TYPE0 WK_CLK CLKS LVR1 LVR0 RESETEN ENWDT NRHL NRE Protect 1 高高 8 clock 高高高禁止禁止 32/fc 使能禁止 0 低低 32 clock 低低低使能使能 8/fc 禁止使能 Bits 12 ~ 11 (TYPE1 ~ TYPE0): EM78P372N 封装类型选择位 ( 适用于 UWTR) TYPE 1, TYPE 0 MCU Type 引脚未用 00 EM78P372N-10Pin 端口 60 ~ 66 / 54 / 56 / 57 输出低 01 EM78P372N-14Pin 端口 62 / 63 / 64 / 65 / 56 / 57 输出低 10 EM78P372N-18Pin 端口 56 / 57 输出低 11 EM78P372N-20Pin ( 默认 ) X Bit 10 (WK_CLK): 选择 8 或 32 个时钟由休眠和空闲模式唤醒 ( 仅对于 IRC 模式 ) 0: IRC 稳定时间 32 个时钟 1: IRC 稳定时间 8 个时钟 ( 默认 ) Bit 9 (CLKS): 指令周期选项位 0: 两个振荡器周期 1: 四个振荡器周期 ( 默认 ) Bits 8~7 (LVR1 ~ LVR0): 低电压复位使能位 LVR1, LVR0 VDD Reset 电平 VDD Release 电平 11 NA ( 上电复位 ) ( 默认 ) V 2.9V V 3.7V V 4.2V Bit 6 (RESETEN): RESET/P71 引脚选择位 0: P71 设为 /RESET 引脚 1: P71 为通用输入引脚或开漏输出端口 ( 默认 ) Bit 5 (ENWDT): 看门狗定时器使能位 0: 使能 1: 禁止 ( 默认 ) Bit 4 (NRHL): 噪声抑制高 / 低脉冲定义位,INT 引脚下降沿或上升沿触发器 0: 等于 8/fc [s] 脉冲被当作是信号 1: 等于 32/fc [s] 脉冲被当作是信号 ( 默认 ) 66 版本号 (V1.0)

73 注意 在 LXT2 和休眠模式下, 噪声抑制功能被关闭 Bit 3 (NRE): 噪声抑制使能位 Bits 2 ~ 0 ( 保护 ): 保护位保护位 0: 禁止噪声抑制 1: 使能噪声抑制 ( 默认 ), 但在低频晶体振荡器 (LXT) 模式下, 噪声抑制电路始终是禁止的 代码选项寄存器 (Word 1) 保护 0 使能 1 禁止 ( 默认 ) Word 1 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 助记符 C5 C4 C3 C2 C1 C0 RCM1 RCM0 OSC3 OSC2 OSC1 OSC0 RCOUT 1 高高高高高高高高高高高高 System_clk 0 低低低低低低低低低低低低 Open_ drain Bits 12 ~ 7 (C5 ~ C0): 内部 RC 模式校准选择位,C5 ~ C0 必须置 1 ( 自动校对 ) Bit 6 ~ 5 (RCM1 ~ RCM0): RC 模式选择位 RCM 1 RCM 0 频率 (MHz) ( 默认 ) 版本号 (V1.0)

74 Bits 4 ~ 1 (OSC3 ~ OSC0): 振荡器模式选择位 振荡器模式 OSC3 OSC2 OSC1 OSC0 ERC1 ( 外部 RC 振荡器模式 ); P55/ERCin 作为 ERCin P70/RCOUT 作为 P ERC1 ( 外部 RC 振荡器模式 ); P55/ERCin 作为 ERCin P70/RCOUT 作为 RCOUT IRC2 ( 内部 RC 振荡器模式 ); P55/ERCin 作为 P55 P70/RCOUT 作为 P70 ( 默认 ) IRC2 ( 内部 RC 振荡器模式 ); P55/ERCin 作为 P55 P70/RCOUT 作为 RCOUT LXT1 3 (XT 模式频率范围为 100kHz ~ 1 MHz) HXT1 3 (XT 模式频率范围为 12 MHz ~ 16 MHz) LXT2 3 (XT 模式频率范围为 kHz) HXT2 3 (XT 模式频率范围为 6MHz ~ 12 MHz) XT 3 (XT 模式频率范围为 1 MHz ~ 6 MHz) 在 ERC 模式,ERCin 用做振荡器引脚, RCOUT/P70 由代码选项字 1(Word1) 的位 4~ 位 1 定义 2 在 IRC 模式,P55 为普通 I/O 引脚,RCOUT/P70 由代码选项字 1(Word1) 的位 4~ 位 1 定义 3 在 LXT1, LXT2, HXT1, HXT2 和 XT 模式,OSCI 和 OSCO 用做振荡器引脚, 这些引脚不能也不许定义成 I/O 引脚 Bit 0 (RCOUT): 在 IRC 或 ERC 模式下, 指令时钟输出使能位 0: RCOUT 引脚漏极开路 1: RCOUT 引脚输出指令时钟 ( 默认 ) 客户 ID 寄存器 (Word 2) Word 2 Bit Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 助记符 SFS HLP WDTPS ID2 ID1 ID0 1 16KHz 高 18ms 高高高 0 128KHz 低 4.5ms 低低低 Bit 12: 不用 ( 保留 ). 该位一直设置为 1 Bit 11: 不用 ( 保留 ). 该位一直设置为 0 Bit 10: 不用 ( 保留 ). 该位一直设置为 1 Bit 9 (SFS): GREEN 模式和 TCC, PWM1, PWM2 时钟源 ( 不含 WDT 溢出和自由运行启动时间 ) 的副振荡器选择位 0: 128kHz. 1: 16kHz ( 默认 ) Bit 8: 不用 ( 保留 ). 该位一直设置为 0 Bit 7: 不用 ( 保留 ). 该位一直设置为 1 68 版本号 (V1.0)

75 Bit 6: 不用 ( 保留 ). 该位一直设置为 0 Bit 5 (HLP): 电源损耗选择位 0: 电源低损耗模式, 适用于工作频率为 400kHz 或低于 400kHz 下 1: 电源高损耗模式, 适用于工作频率大于 400kHz 下 ( 默认 ) ( 在晶体模式下用户选择 LXT1 或 LXT2,HLP 功能自动选择低损耗 ) Bit 4: 不用 ( 保留 ). 该位一直设置为 1 Bit 3 (WDTPS): WDT 溢出周期 Bits 2 ~ 0: 客户 ID 码 WDT Time 看门狗定时器 * 1 18 ms ( 默认 ) ms * 理论值, 仅供参考 6.14 低电压侦测 / 低电压复位 低电压复位 (LVR) 和低电压侦测 (LVD) 是为电源不稳的情况而设计的, 例如外部电源的噪音干扰或在 EMS 测试条件下 当 LVR 使能, 系统供电压 (Vdd) 降到低于 Vdd 复位电平 (V RESET ) 并持续 10µs 时, 系统产生复位并保持复位状态 系统一直保持复位状态直到 Vdd 电压上升到高于 Vdd 的 release 电平, 参考图 6-26 当 LVD 使能, 如果 Vdd 降到低于低电压侦测电平,/LVD (RE 的位 7) 被清零以作为低电压信号, 该信号可用于低电压的侦测 低电压复位 LVR 属性可由代码选项字 (Word0) 的位 12 和 11 设置, 详细操作如下 : Word 0 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2~Bit 0 TYPE1 TYPE0 WK_CLK CLKS LVR1 LVR0 RESETEN ENWDT NRHL NRE Protect Bits 8~7 (LVR1 ~ LVR0): 低电压复位使能位 LVR1, LVR0 VDD Reset 电平 VDD Release 电平 11 NA ( 上电复位 ) V 2.9V V 3.7V 低电压侦测 V 4.2V LVD 属性设置和详细操作如下 : 版本号 (V1.0)

76 Bank 1 RE (LVD 中断和唤醒寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 LVDIE LVDEN LVD1 LVD EXWE Bank 1 RE< 6 > 寄存器可读写 注意 单个中断可通过设置相关控制位 (Bank 1 RE< 7 >) 为 "1" 来使能 全局中断可通过 ENI 指令使能,DISI 指令禁止 请参考 6.6 章节 ( 中断 ) 的图 6-8( 中断输入电路 ) Bit 7 (LVDIE): 低电压侦测中断使能位 0: 禁止低电压侦测中断 1: 使能低电压侦测中断 当侦测低电平电压状态用于进入中断向量或下一条指令,LVDIE 位须设置为 使能 Bit 6 (LVDEN): 低电压侦测使能位 0: 禁止低电压侦测 1: 使能低电压侦测 Bits 5 ~ 4 (LVD1 ~ LVD0): 低电压侦测电平选择位 LVDEN LVD1, LVD0 LVD voltage Interrupt Level /LVD 1 11 Vdd 2.2V 0 Vdd > 2.2V Vdd 3.3V 0 Vdd > 3.3V Vdd 4.0V 0 Vdd > 4.0V Vdd 4.5V 0 Vdd > 4.5V 1 0 NA BANK 0 RE ( 中断状态 2 和唤醒控制寄存器 ) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 /LVD LVDIF ADIF CMPIF ADWE CMPWE ICWE LVDWE 70 版本号 (V1.0) 注意 BANK0 RE <6, 5, 4> 可由指令清零, 但不能置位 BANK1 RE 和 IOCE0 是中断屏蔽寄存器 读 RE 的值是 RE 与 IOCE0 逻辑与 的结果 Bit 7 (/LVD): 低电压侦测状态位, 该位为只读位 当 VDD 引脚电压小于 LVD 中断电平 ( 通过 LVD1 和 LVD0 位来选择 ) 时, 该位被清零 0: 检测到低电压 1: 未检测到低电压或 LVD 功能禁止 ( 默认 ) Bit 6 (LVDIF): 低电压侦测中断标志位 LVDIF 由软件或硬件复位为 0

77 Bit 0 (LVDWE): 低电压侦测唤醒使能位 0: 禁止低电压侦测唤醒 1: 使能低电压侦测唤醒在低电压侦测运行情况下, 当其用于进入中断向量或将 IC 由休眠 / 空闲模式唤醒时,LVDWE 位必须设为 使能 编程过程按以下步骤可获得 LVD 数据 : 1. 写 LVDCR 寄存器的两个位 (LVD1: LVD0) 以定义 LVD 电平 2. 如果唤醒功能被采用, 置 LVDWE 位 3. 如果中断功能被采用, 置 LVDIE 位 4. 如果中断功能被采用, 写 ENI 指令 5. 置 LVDEN 位为 1 6. 写 SLEP 指令或查询 /LVD 位 7. 低电压侦测中断标志位 (LVDIF) 清零, 当低电压侦测中断产生 LVD 模块使用的是内部电路, 当 LVDEN (BANK1-RE 的位 6) 置为 1,LVD 模块被使能 当 LVDWE (RE 的位 0) 置为 1, 在休眠 / 空闲模式下 LVD 模块将继续进行 如果 Vdd 慢慢往下降至侦测点 (VLVD) 时,LVDIF (RE 的位 6) 将被置 1, /LVD (RE 的位 7) 将被清 0, 系统将由休眠 / 空闲模式唤醒 当系统复位发生,LVDIF 将被清零 当 Vdd 保持在高于 VLVD 时,LVDIF 保持为 0,/LVD 保持为 1 当 Vdd 下降至低于 VLVD 时,LVDIF 置 1, 下一条指令将从中断向量 021H 处开始执行,LVDIF 由软件清 0 请参考下图 6-26 图 6-26 LVD/LVR 波形 版本号 (V1.0)

78 6.15 指令集 指令集的每条指令是 13 位字宽, 由一个操作码和一个或多个操作数组成成 正常情况下, 所有指令花费一个指令周期 ( 一个指令周期由两个振荡周期组成 ), 但改变程序计数器 R2 的指令如 "MOV R2,A", "ADD R2,A", 或对 R2 进行算术或逻辑运算的指令 ( 如 "SUB R2,A", "BS(C) R2,6","CLR R2" 等 ) 除外 另外, 指令集有以下特性 : 1. 任何寄存器的每一位均可置 1, 清零或直接测试 2. I/O 寄存器可视为通用的寄存器 即相同的指令可用于操作 I/O 寄存器 以下符号用在指令集表中 : 惯例 : R = 寄存器指示符, 指定寄存器 ( 包括操作寄存器和通用寄存器 ) 中的哪个寄存器被使用 R4 的位 6 和 7 定义用于选择寄存器 bank b = 位域指示符, 指定寄存器 R 中的哪个位被选择, 影响操作指令 k = 8 或 10 位常数或立即数 二进制指令十进制助记符操作受影响的状态标志 NOP 无操作 无 DAA A 进行十进制调整 C CONTW A CONT 无 SLEP 0 WDT, 振荡器停止 T, P WDTC 0 WDT T, P rrrr 000r IOW R A IOCR 1 无 ENI 使能中断 无 DISI 禁止中断 无 RET [ 栈顶 ] PC 无 RETI [ 栈顶 ] PC, 使能中断 无 CONTR CONT A 无 rrrr 001r IOR R IOCR A 1 无 rr rrrr 00rr MOV R,A A R 无 CLRA 0 A Z rr rrrr 00rr CLR R 0 R Z rr rrrr 01rr SUB A,R R-A A Z, C, DC rr rrrr 01rr SUB R,A R-A R Z, C, DC rr rrrr 01rr DECA R R-1 A Z rr rrrr 01rr DEC R R-1 R Z rr rrrr 02rr OR A,R A VR A Z rr rrrr 02rr OR R,A A VR R Z 72 版本号 (V1.0)

79 二进制指令十进制助记符操作受影响的状态标志 rr rrrr 02rr AND A,R A & R A Z rr rrrr 02rr AND R,A A & R R Z rr rrrr 03rr XOR A,R A R A Z rr rrrr 03rr XOR R,A A R R Z rr rrrr 03rr ADD A,R A R A Z, C, DC rr rrrr 03rr ADD R,A A R R Z, C, DC rr rrrr 04rr MOV A,R R A Z rr rrrr 04rr MOV R,R R R Z rr rrrr 04rr COMA R /R A Z rr rrrr 04rr COM R /R R Z rr rrrr 05rr INCA R R1 A Z rr rrrr 05rr INC R R1 R Z rr rrrr 05rr DJZA R R-1 A, 为零跳转 无 rr rrrr 05rr DJZ R R-1 R, 为零跳转 无 rr rrrr 06rr RRCA R R(n) A(n-1), R(0) C, C A(7) C rr rrrr 06rr RRC R R(n) R(n-1), R(0) C, C R(7) C rr rrrr 06rr RLCA R R(n) A(n1), R(7) C, C A(0) C rr rrrr 06rr RLC R R(n) R(n1), R(7) C, C R(0) C rr rrrr 07rr R(0-3) A(4-7), SWAPA R R(4-7) A(0-3) 无 rr rrrr 07rr SWAP R R(0-3) R(4-7) 无 rr rrrr 07rr JZA R R1 A, 为零跳转 无 rr rrrr 07rr JZ R R1 R, 为零跳转 无 0 100b bbrr rrrr 0xxx BC R,b 0 R(b) 2 无 0 101b bbrr rrrr 0xxx BS R,b 1 R(b) 3 无 0 110b bbrr rrrr 0xxx JBC R,b 若 R(b)=0, 跳转 无 0 111b bbrr rrrr 0xxx JBS R,b 若 R(b)=1, 跳转 无 1 00kk kkkk kkkk 1kkk CALL k PC1 [SP], (Page, k) PC 无 1 01kk kkkk kkkk 1kkk JMP k (Page, k) PC 无 kkkk kkkk 18kk MOV A,k k A 无 kkkk kkkk 19kk OR A,k A k A Z kkkk kkkk 1Akk AND A,k A & k A Z kkkk kkkk 1Bkk XOR A,k A k A Z kkkk kkkk 1Ckk RETL k k A, [ 栈顶 ] PC 无 kkkk kkkk 1Dkk SUB A,k k-a A Z, C, DC k 1E9k BANK k k R4(6) 无 kkkk k kkkk kkkk kkkk 1EAK LCALL k PC1 [SP], k PC 无 kkkk k kkkk kkkk kkkk 1EBK LJMP k k PC 无 rr rrrr 1Err TBRD R 如果 Bank1 R5.7=0, 机械码 (7~0) R 否则 Bank1 R5.7=1, 机械码 (12~8) R(4~0), R(7~5)=(0,0,0) 无 注 : 1 这条指令仅适用于 IOC50 ~ IOCF0, IOC51 ~ IOCF1 寄存器 2 这条指令不建议用于 RF 操作 3 这条指令不能在 RF 上操作 版本号 (V1.0)

80 7 绝对最大值 8 DC 电器特性 项目 范围 温度范围 -40 C 到 85 C 存储温度 -65 C 到 150 C 输入电压 Vss-0.3V 到 Vdd0.5V 输出电压 Vss-0.3V 到 Vdd0.5V 工作电压 2.1V 到 5.5V 工作频率 DC 到 16 MHz Ta= 25 C, VDD= 5.0V, VSS= 0V 符号参数条件最小值典型值最大值单位 FXT 晶振 : VDD to 5V 指令周期为 2 个时钟周期 k 4 16 MHz ERC ERC: VDD 至 5V R: 5.1KΩ, C: 100 pf khz VIH1 VIL1 VIHT1 VILT1 VIHT2 VILT2 IOH1 IOH2 输入高电压 ( 施密特触发 ) 输入低电压 ( 施密特触发 ) 输入高临界电压 ( 施密特触发 ) 输入低临界电压 ( 施密特触发 ) 输入高临界电压 ( 施密特触发 ) 输入低临界电压 ( 施密特触发 ) 输出高电压 (Ports 5, 6, 7) 输出高电压 (Ports 50~53,60~63) Ports 5, 6, 7 0.7VDD VDD0.3 V Ports 5, 6, 7-0.3V 0.3VDD V /RESET 1.8 V /RESET 1.1 V TCC,INT 0.7VDD VDD0.3 V TCC,INT -0.3V 0.3VDD V -3.7 VOH = 0.9VDD -10 ma IOL1 IOL2 输出低电压 (Ports 5, 6, 7) 输出低电压 (Ports 50~53, 60~63) VOL = 0.1VDD ma 74 版本号 (V1.0)

81 符号参数条件最小值 典型 值 最大值 IPH 上拉电流激活上拉, 输入引脚接 VSS 70 µa IPL 下拉电流激活下拉, 输入引脚接 Vdd 40 µa ISB1 ISB2 ICC1 ICC2 ICC3 ICC4 内部 RC 掉电电流 掉电电流 2 个时钟周期的工作供电电流 2 个时钟周期的工作供电电流 2 个时钟周期的工作供电电流 2 个时钟周期的工作供电电流 所有输入引脚和 I/O 引脚接 VDD, 输出悬空引脚, WDT 禁止 所有输入引脚和 I/O 引脚接 VDD, 输出悬空引脚, WDT 使能 /RESET= ' 高 ', Fosc=32kHz 振类型, CLKS="0"), 输出悬空引脚, WDT 禁止 ( 晶 /RESET= ' 高 ', Fosc=32kHz ( 晶振类型,CLKS="0"), 输出悬空引脚, WDT 使能 /RESET= ' 高 ', Fosc=4 MHz ( 晶振类型, CLKS="0"), 输出悬空引脚, WDT 使能 /RESET= ' 高 ', Fosc=10 MHz ( 晶振类型, CLKS="0"), 输出悬空引脚, WDT 使能 注 : 1. 这些参数为理想值 ( 未经测试 ), 仅供设计参考 2. 最小值, 典型值和最大值栏下的数据是基于 25 C 时的理想值, 仅供设计参考 内部 RC 电气特性 (Ta=25 C, VDD=5 V, VSS=0V) 内部 RC 漂移率 单位 2.0 µa 10 µa µa µa ma ma 温度电压最小值典型值最大值 4 MHz 25 C 5V 3.92 MHz 4 MHz 4.08 MHz 16 MHz 25 C 5V MHz 16 MHz MHz 1 MHz 25 C 5V 0.98 MHz 1 MHz 1.02 MHz 8 MHz 25 C 5V 7.84 MHz 8 MHz 8.16 MHz 内部 RC 电气特性 (Ta=-40 ~ 85 C, VDD=2.1 ~ 5.5 V, VSS=0V) 漂移率 温度电压最小值典型值最大值 4 MHz -40 C ~85 C 2.1V~5.5V 3.80 MHz 4 MHz 4.20 MHz 16 MHz -40 C ~85 C 2.1V~5.5V 15.2 MHz 16 MHz 16.8 MHz 1 MHz -40 C ~85 C 2.1V~5.5V 0.95 MHz 1 MHz 1.05 MHz 8MHz -40 C ~85 C 2.1V~5.5V 7.60 MHz 8 MHz 8.40MHz 版本号 (V1.0)

82 8.1 AD 转换特性 Vdd=2.5V 到 5.5V, Vss=0V, Ta= 25 C 符号参数条件最小值 典型值 最大值 单位 V AREF 模拟参考电压 V AREF - V ASS 2.5V 2.5 Vdd V Vss Vss V V ASS VAI 模拟输入电压 V ASS V AREF V IAI1 IAI2 Ivdd VDD=V AREF=5.5V, µa 模拟供电电流 V ASS = 0.0V Fin = 1kHz Ivref (V 参考来至 Vdd) 10 µa Ivdd VDD=V AREF=5.5V, 900 µa 模拟供电电流 V ASS = 0.0V Fin = 1kHz IVref (V 参考来至 VREF) 500 µa RN1 分辨率 ADREF=0, 内部 VDD VDD=5.0V, VSS = 0.0V 9 10 Bits RN2 分辨率 ADREF=1, 外部 VREF VDD=VREF=5.0V, VSS = 0.0V Bits LN1 线性误差 VDD = 2.5 至 5.5V Ta=25 C ±4 LSB DNL 差分非线性误差 V AREF= Vdd=5.0V ±1 LSB FSE1 Full scale error 全局误差 VDD=V AREF=5.0V, V ASS = 0.0V ±8 LSB OE Offset error 偏移误差 VDD=V AREF=5.0V, V ASS = 0.0V ±4 LSB ZAI 模拟电压源的参考阻值 10 KΩ TAD ADC 时钟周期 VDD=V AREF=5.0V, V ASS = 0.0V 1 µs TCN A/D 转换时间 VDD=V AREF=5.0V, V ASS = 0.0V 16 TAD PSRR 供电电源抑制比 V AREF= 2.5V, VREF=Vdd, Vdd=2.5V ~ 5.5V, Vin=0V ~ 2.5V 2 LSB 注 : 1. 这些参数为理想值 ( 未经测试 ), 仅供设计参考 2. ADC 关闭, 只消耗很小的漏电流 3. A/D 转换结果不会因为输入电压升高而减小, 不会导致丢失码 4. 这些参数未来若有变动恕不另行通知 76 版本号 (V1.0)

83 8.2 比较器特性 Vdd = 5.0V, Vss=0V, Ta = 25 C 符号 参数 条件 最小值典型值最大值 单位 VOS 输入补偿电压 10 mv Vcm 通用模式输入电压范围 GND VDD V ICO 比机器供电流 Co=0V, Ta= -40~85 70 ua TRS 响应时间 VREF=1.0V, VRL=5V, RL=5.1k, CL=15p ( 注 1 ) 1 us TLRS IOL VSAT 大信号响应时间 输出灌电流 饱和电压 VREF=2.5V, VRL = 5V, ns RL = 5.1k ( 注 ) Vi(-) = 1V, Vi() = 0V, 3 12 ma Vo = GND0.5V ( 注 ) Vi(-)=1V, Vi()=0V, V IOL <= 4mA ( 注 ) 注 : 1. 这些参数为理论值 ( 未经测试 ), 仅供设计参考 2. 明确的响应时间是在 0V~VDD 输入阶, 最大阶为 1/2*VDD 3. 驱动能力由数字输出模块决定 8.3 OP 特性 Vdd = 5.0V, Vss=0V, Ta= 25 C 符号 参数 条件 最小值 典型值 最大值 单位 VOS 输入补偿电压 Vin=0V 10 mv SR 回转比 Ta= -40~85 C 1.5 V/µs IVR 输入电压范围 0 5 V OVS 输出电压范围 Vip=0V,I L=1.0mA Ta= -40~85 C Vip=5V, I L=1.0mA Ta= -40~85 C 123 mv 4.68 V IOP OP 供电电流 Ta= -40~85 C 255 µa PSRR 电源抑制比 Ta= -40~85 C 75 db CMRR 通用模式抑制比 0V V CM V DD 90 db GBP 增益带宽积 RL=1Meg, CL=100p 2.6 MHz 版本号 (V1.0)

84 8.4 VREF 2V/3V/4V 特性 Vdd = 5.0V, Vss=0V, Ta=-40 至 85 C 符号参数条件最小值典型值最大值单位 VDD 供电电压 V I VDD Vref Vref WT VDD min DC 供电电流 参考电压输出 使能 Vref 启动时间 最小供电电压 No load 200 µa 2V, 3V, 4V ±1 % VDD=VDD min - 5.5V, Cload = 19.2pf Rload=15.36KΩ *VDD min : 不能工作在 (Vref0.1V), 但有微弱的 PSRR 12 µs Vref 0.2* V 78 版本号 (V1.0)

85 9 AC 电气特性 Ta=25 C, VDD=5V ± 5%, VSS=0V 符号参数条件最小值典型值最大值单位 Dclk 输入 CLK 占空比 % Tins 指令周期 (CLKS="0") 晶振类型 125 DC ns Tpor Trstrl Trsth1 Trsth2 Twdt 上电复位 release 后延迟时间 /Reset, WDT, 和 LVR release 后延迟时间 /RESET 引脚复位后保持时间 LVR 引脚复位后保持时间 看门狗定时器溢出时间 FSS0=1 (16kHz) 晶振类型, HLFS=1 16 ± 8% ms WSTO 510/Fm µs IRC 类型, HLFS=1 WSTO 8/Fm µs HLFS=0 WSTO 8/Fs µs 1 µs 1 µs FSS0=1 (16kHz) 16 ± 8% ms Tset 输入引脚启动时间 0 ns Thold 输入引脚保持时间 ns Tdelay 输出引脚延迟时间 Cload=20 pf ns 注 : 1. *N = 选择预分频比 2. Twdt1: 代码选项 Word1 (WDTPS) 用于定义振荡器启动时间 WDT 溢出时间长度与建立时间相同 (18ms) 3. Twdt2: 代码选项 Word1 (WDTPS) 用于定义振荡器建立时间 WDT 溢出时间长度与建立时间相同 (4.5ms) 4. 这些参数为理论值 ( 未经测试 ), 仅供设计参考 5. 最小值, 典型值和最大值栏内的数据是基于 25 C 时的理论值 这些数据仅供设计参考 6. 看门狗定时器的周期由代码选项 Word1 (WDTPS) 定义 版本号 (V1.0)

86 10 时序图 80 版本号 (V1.0)

87 附录 A 封装类型 OTP MCU 封装类型 引脚数 封装尺寸 EM78P372NMS10J/S MSOP mil EM78P372NSS10J/S SSOP mil EM78P372ND14J/S DIP mil EM78P372NSO14J/S SOP mil EM78P372NSO16AJ/S SOP mil EM78P372ND18J/S DIP mil EM78P372NSO18J/S SOP mil EM78P372ND20J/S DIP mil EM78P372NSO20J/S SOP mil EM78P372NSS20J/S SSOP mil 绿色产品, 不含有害物质 符合 Sony SS 第三版本的标准 Pb 含量低于 100ppm, 符合 Sony 规格说明 项目 EM78P372NxJ/xS 电镀类型 纯锡 成份 (%) Sn: 100% 熔点 ( C) 232 C 电阻率 (µω-cm) 11.4 硬度 (hv) 8~10 伸长 (%) >50% 版本号 (V1.0)

88 B 封装结构 B.1 EM78P372ND14 E D θ E1 eb C Symbal A A1 A2 c D E E1 eb B B1 L e θ Min Normal Max (TYP) 0 15 A A2 A1 L B B1 e TITLE: PDIP-14L 300MIL PACKAGE OUTLINE DIMENSION File : Edtion: A D14 Unit : mm Scale: Free Material: Sheet:1 of 1 图 B-1 EM78P372N 14- 引脚 PDIP 封装类型 82 版本号 (V1.0)