Microsoft Word - 64.doc

Size: px

Start display at page:

Download "Microsoft Word - 64.doc"

籴曹
5 years ago
Views:

1 基于 FPGA 的 DAB 复用器数据帧传输卡设计国玉英 1, 陈晓晖 2 3, 吴晓亮 (1. 山东胜利职业学院, 山东东营 ;2. 中国石化石油工程技术研究院, 北京普天信息技术研究院有限公司, 北京 ) 摘要 : 随着广播事业的发展, 传统的模拟广播越来越不能满足人们的需求, 于是新一代数字广播体系 DAB(Digital Audio Broadcasting) 诞生了在同样的带宽和信道环境下,DAB 可提供更高质量和更多数量的广播节目, 具有音质好频谱利用率高抗干扰能力强可移动接收等优点本传输卡以可编程逻辑器件 FPGA 为开发平台, 采用 PCI9030 和 XRT83SL30 做为外部扩展芯片, 实现了 DAB 发射系统前段独立加扰机和复用器之间的协议解析编码流格式转换帧封装及数据流传输等功能经测试证明, 本设计符合 ETI G.730 及 PCI 局部总线等传输协议, 运行稳定可靠关键词 : 数字音频广播 ;FPGA;ETI;PCI 接口 ;E1 接口中图分类号 :TN 文献标识码 :A Design of DAB Multiplexer Data Frame Transmission Card based on FPGA GUO Yu-ying 1, CHEN Xiao-hui 2, WU Xiao-liang 3 (1.ShanDong Shengli Vocational College, Dongying, ShanDong Province, ; 2. China University of Petroleum, Beijing ; 3. Potevio institute of technology co., Ltd., Beijing ) Abstract: DAB (Digital Audio Broadcasting) is a new generation broadcast system after amplitude modulation broadeast and frequeney modulation broadcast. It can provide better sound quality and more broadcasting program under same baseband and channel environment. DAB has many advantages, such as high-quality digital audio, efficient use of the radio frequency spectrum, stronger ability to resist multipath interferene, reliable delivery, portable and mobile receivers. This paper researches the designing of data frame transmission card, which is the most important part of DAB system. It uses PCI9030 and XRT83SL30 as interface chips, designs the transmission card based on FPGA. This card realizes the function such as standard analysis, coding format transform, frame encapsulation and data stream transmission. It conforms to the ETI G.730 and other necessary. It is provided that the system works stably and reliably by debug and test. Key words:dab; ETI; FPGA; PCI interface; E1 interface 1. 概述与传统调频调幅广播相比, 数字广播 (DAB) 不受传递媒介特征影响, 并能进行自我纠错处理, 保证了广播系统的整体技术性能和播放质量的提高 [1] 从九十年代开始, 欧洲美国日本等国都陆续开发出了具有自身特色的 DAB 系统 ; 我国也从 2006 年起在一些主要大城市陆续实验性地开展多媒体数字广播服务基于 DAB 的相关研究目前已成为国内外的研究热点问题过去 DAB 发射系统中的复用器大多是使用以太网接口作为输入视频业务以流模式方式进入 DAB 系统的第一级复用器并打包形成 ETI 信号, 再与其它路的音频或数据业务一起经二级复用生成发射所需的 ETI 信号, 送到各发射站点的激励器进行放大发射但是随着复用器的进一步改进和二次复用技术的成熟, 越来越多厂商生产的复用器只针对二次复用, 采用 E1 接口作为数据输入接口, 输入数据的格式必须为 ETI 帧封装格式, 导致网络接口传出的 TS 数据流无法直接输入复用器这就需要使用专用的数据传输板卡来完成网络接口与复用器 EI 接口之间的数据转换和数据帧第一级复用目前国际上只有 2 3 家厂商生产这类板

2 卡, 国内使用的数据传输板卡大多依靠国外进口, 价格十分昂贵因此开发具有自主知识产权的 ETI 数据传输接口板卡具有十分重大的现实意义和应用价值本文提出的 DAB 复用器数据帧传输卡正实现了 PCI 板卡接口与复用器 EI 接口之间的数据转换和数据帧的封装其主要工作是将信源编码器所形成的音频数据和非音频数据的 TS 流经 PCI 接口输入传输卡, 并在传输卡内部进行 TS 数据流到 ETI 帧数据流的格式转换, HDB3 编码, 最后通过 E1 接口输出给复用器实现了复用器对数据流的封装功能, 完成了 TS 流的第一级复用, 系统输出的 ETI 信号能够直接接入发射机进行视频播放, 简化了后续复用器的设计 ; 同时, 用户能够通过系统对 ETI 信号和服务进行监控 2. ETI 帧传输处理过程在业务复用过程中, 帧处理的主要作用是生成 ETI 帧 ETI 帧传输的处理过程为接收到上一级的输出数据流后, 用户接口软件根据当前的信道状态生成对应的快速信息块 (FIB), FIC 由 FIB 构成, 并按照 ETI 格式生成 ETI 帧头送往传输卡该帧头提供了帧长和各个子通道的配置信息, 如 FIC 及各子通道数据在输出缓冲区中的地址长度错误保护等级等相关信息传输卡将 FIB 和输入的各种数据流按这部分 ETI 信息送往输出缓冲区, 形成未加 CRC 保护的 ETI 帧然后通过生成多项式计算得到 2 个字节的 CRC, 用于对 ETI 帧中主要数据部分进行保护, 最终产生一个完整的 ETI 帧然后, 根据输出接口的格式要求生成用于物理传输的 ETI 帧最后, 由输出控制器控制输出接口将数据进行电平码型变换后送到传输网络, 以便把数据送往下一系统进行信道编码发射 3. 基于 FPGA 的数据帧传输卡设计本系统基于通用 PC 构成, 传输过程主要在 FPGA 平台上完成 PC 机与外界的数据交换通过 PCI 总线与 PCI I/O 卡完成, 其中 PCI9030 芯片负责 PCI 总线向非 PCI 总线的转换送入板卡的 TS 数据码流可使用 PC 机的以太网口进行传输 ETI 数据则通过卡上的 E1 接口发送, 由 XRT83SL30 芯片实现 HDB3 码的编码解码和 E1 信号的成帧解帧的功能 FPGA 主要实现对语音数据的缓存,TS 流向 ETI 帧的格式转换以及 PCI 接口和 BNC 接口的转换功能这部分功能也是该设计最关键的部分其系统结构图如图 1 所示下面将对系统各个模块进行详细介绍 [2] 图 1 数据帧传输卡系统结构框图 3.1 PCI9030 Local Bus 接口模块此接口模块由 DPRAM 写控制逻辑单元及两个 DPRAM 模块组成, 负责将 PCI Local Bus 接口上读取的数据写入 FPGA 的 RAM 中, 供 FPGA 做后续处理由于总线输入数据的速率与 EI 接口输入数据的速率不同, 为了数据的连续性, 需要将输入数据进行缓存本文采用

3 FPGA 内部的内存资源作为缓冲区, 利用写控制逻辑单元对两个 DPRAM 进行乒乓读写控制 ( 详情见下文 3.3 节 ), 以实现数据的不间断写入 3.2 XRT83SL30 接口模块该接口模块由 DPRAM 读控制逻辑单元及两个 DPRAM 模块三部分组成, 负责从 RAM 中读取数据, 然后经并串转换将其送至 XRT83SL30 芯片实现编码此过程通过读控制逻辑单元完成对两个 DPRAM 的交替读操作 ( 详情见下文 3.3 节 ), 保持数据的连续输出 3.3 DPRAM 缓存模块该模块主要用来存放 PCI Local Bus 接口上读取的数据, 实现数据的缓冲, 交换通常数据缓存可采用外扩存储器和利用芯片内置存储器两种方法实现, 由于本文对数据传输的速率要求较高, 并对内存容量要求不严格, 因此选择使用 FPGA 芯片内置存储器 FPGA 中构造存储器的方法主要有两种 : 一是通过硬件描述语言如 VHDL AHDL Verilog HDL 等编程实现, 这种方法将大量占用 FPGA 逻辑单元 ; 二是调用 Quartus II 自带的库函数库函数方法构造存储器这种方法更为方便灵活快捷和可靠, 故也更常用, 本文采用 Quartus 提供的 DPRAM 模块实现数据缓存 DPRAM 写控制逻辑单元 WR1 CS WR2 DPROM1 DPROM2 DPRAM 读控制逻辑单元 RD1 RD2 图 2 乒乓操作原理图 DPRAM 模块是参数化的双端口 RAM, 可以根据设计需要设置输入输出数据的位数读写地址的长度独立设置输入输出的时钟读写使能等在本设计中构造两个内存为 8192 字节存储单元的双端口 RAM, 应用乒乓操作来实现两个 DPRAM 对数据的缓冲, 乒乓操作原理图如图 2 所示由图 2 可知, 控制单元分为三个状态 : 状态 1: 片选 CS 信号置 1,DPRAM1 被选中, 且当 WR1 为高电平时,Local Bus 开始向 DPRAM1 写入第一组 1152 个字节数据, 同时字节计数器开始计数, 当计到 1152 个字节时,DPRAM1 已经写满接着 DPRAM1 就开始向外发送数据, 此时片选信号 CS 信号置 0,DPRAM2 被选中, 同时进入状态 2 状态 2: 当 WR1 为高电平时,Local Bus 向 DPRAM2 写入数据, 同时字节计数器开始计数, 当计到 1152 个字节时,DPRAM2 已经写满, 由于写入速度大于发送数据速度, 此时 DPRAM1 还未发送完毕, 所以处于等待, 直到 DPRAM1 发送完成, 片选 CS 信号置 1,DPRAM1 被选中, 进入状态 3 状态 3: 当 WR1 为高电平时,Local Bus 向 DPRAM1 写入数据, 同时 DPRAM2 开始向外发送数据, 当 DPRAM1 写满时, 等待 DPRAM2 发送完毕, 系统切换至 DPRAM1 发送,DPRAM2 写入, 状态 2 和状态 3 反复交替, 实现数据的连续读写 3.4 ETI 帧封装模块 ETI 帧封装模块作为数据帧传输接口系统的核心部分, 主要根据 ETI 帧结构信息将 DPRAM 中读取到的数据流进行格式转换, 最终形成 ETI 帧数据流, 输入 EI 芯片中进行编码从 DPRAM 中读取的数据 (TS 流 ) 只是 MST 数据流部分根据 ETI 标准协议的规定,

4 TS( 传输流 ) 数据不能在 G.703 的物理层接口中传输, 因此要将 TS 数据流进行 ETI 格式转换, 即将每一组 TS 数据流加入 ETI 帧格式信息, 包括帧头同步信息, 帧特征信息,CRC 校验,MST 数据流, 帧结束信息及填充码等, 使最终形成的 ETI 帧数据流符合 G.703 协议标准, 可以作为 DAB 信息进行传输该模块设计流程是严格按照 ETI 帧结构来完成设计的第一个发送位 ETI 最后一个发送位 SYNC FC STC EOH MST CRC FRPD 图 3 DAB 总线传输接口 ETI 帧结构 ETI 帧长 24ms, 每帧含有 6144 字节, 码率为 2048Kb/s 基本帧结构如图 3 所示帧头包含帧特性域 FC(4 字节 ), 各复用业务码流特性域 STC( 最多 256 字节 ) 和 ETI 帧头结束码 ;ETI 帧主体为 MST( 最多 5312 字节 );ETI 帧还包括 MST 的 CRC 校验码, 填充码 FRPD 和同步码 MST 之外的各部分数据是 ETI 接口帧定义的附加数据结构, 主要用于信道编码 [3] [4] 设备接收时提取同步和提取 FIC 和 MSC, 再对两部分数据作相应处理 3.5 CRC 校验模块 CRC 的全称为 Cyclic Redundancy Check, 即循环冗余校验它是一类重要的线性分组码, 编码和解码方法简单, 检错和纠错能力强, 在通信领域广泛地用于实现差错控制其基本思想是利用线性编码理论, 在发送端根据要传送的 k 位二进制码序列, 以一定的规则产生一个校验用的 r 位监督码 (CRC 码 ), 附在原始信息后边, 构成一个新的二进制码序列数共 k+r 位, 然后发送出去在接收端, 根据信息码和 CRC 码之间所遵循的规则进行检验, 以确定传送中是否出错这个规则, 在差错控制理论中称为生成多项式常用的多项式有: CRC_16:( 美国二进制同步系统中采用 ) G(x) = x 16 +x 15 +x 2 +1 CRC-CCITT:( 由 CCITT 推荐 ) G(x) = x 16 +x 12 +x 5 +1 CRC-32: G(x) = x 32 +x 26 +x 23 + x 22 +x 16 +x 12 +x 11 +x 10 +x 8 +x 7 +x 5 +x 4 +x 2 +x 1 +1 在 ETI 帧中, 包括两部分 CRC 校验码, 分别是帧头数据域校验 CRCh( 校验内容包括 FC,STC,MNSC 部分, 共 10 个字节 ), 以及主业务数据域校验 CRCf( 校验内容包括整个 MST 部分, 共 1152 个字节 ), 所使用 CRC 编码的生成多项式都是 : G(x) = x 16 +x 12 +x 系统测试结果系统测试部分, 将初始音频视频数据流进行 MPEG-2 编码后形成的 TS 流经由 PCI 接口输入 FPGA 中缓存并完成 ETI 帧数据流封装, 最后将输出的 ETI 帧数据流接入 ETI monitor 中检测实验结果结果包括码流生成器所获取的 TS 数据流和 ETI 帧数据流, 以及在 ETI monitor 中得到的 ETI 帧结构的每一部分分析结果码流生成器所获取的 TS 数据流和格式转换后的 ETI 帧数据流如图 4 5 所示图 5 中, FF073AB6 四个字节表示帧同步信息域, 其中第一个字节为错误检测位 (ERR), 当取 FF 时, 表示没有错误发生,073AB6 为帧头同步信息 ( 下一帧帧头同步信息为 F8C549, 两帧头交替出现在每一帧数据开始位置 );1A 为帧特征域 ; F 为码流特性域 ;FFFF4BE2 为帧头结束标志域, 其中 FFFF 是复用网络信号通路,4BE2 是帧头循环冗余校验随后 376 个字节为主业务数据码流, 其中 MSC 信息为输入的 TS 数据信息, 数据和图 4 数据一致, 传输结果准确 ;5453FFFF 是帧结束标志域,5453 是主业务码流 CRC 校验码,FFFF 是保留

位 ;FFFFFFFF 表示时间戳, 到此一个 ETI 数据帧结束, 下一帧开始, 帧计数加 1, 其他信息发生相应的变化对比图 4 5 可以看出,ETI 数据帧是将 TS

保证了音频和非音频信息播放的准确性和连续性图 4 TS 数据流图图 5 ETI 帧数据流 ETI Monitor 负责对本文所设计的 DAB

系统监测结果图图 6 中 Header CRC Failures 窗口显示了传输过程中帧头信息的 CRC 校验结果, 为 0 表示无错误发生 ;Main Stream CRC Failures

5 位 ;FFFFFFFF 表示时间戳, 到此一个 ETI 数据帧结束, 下一帧开始, 帧计数加 1, 其他信息发生相应的变化对比图 4 5 可以看出,ETI 数据帧是将 TS 数据流加入帧头同步信息域, 帧特征域, 码流特性域, 帧头结束标志域,CRC 校验码, 保留位及填充码等信息形成的图中 ETI 帧中所包含的 TS 数据是连续的, 没有丢失数据, 保证了音频和非音频信息播放的准确性和连续性图 4 TS 数据流图图 5 ETI 帧数据流 ETI Monitor 负责对本文所设计的 DAB 发射系统前端部分数据帧传输过程中的运行状态和参数进行监控, 并将监测结果实时显示出来由图 6 可以看出, 各个窗口分别给出了 ETI 帧结构中每一部分数据的监测结果, 观测更方便图 6 系统监测结果图图 6 中 Header CRC Failures 窗口显示了传输过程中帧头信息的 CRC 校验结果, 为 0 表示无错误发生 ;Main Stream CRC Failures 窗口显示主业务数据流 CRC 校验结果, 为 0 表示无错误发生 ;Frame Synchronization Failures 窗口数据表示在传输过程中帧同步失败数为 0; Frame Length Failures 和 Frame Phase Failures 窗口数据分别表示帧长度和帧相位的错误数为

6 0;Frame Padding 窗口数据表示帧填充位所占的百分比为 68%;Valid ETI frames 窗口数据显示传输过程中 ETI 帧的有效率为 100%;Physical interface 窗口中显示当前物理层接口为 G 小结本设计主要实现了将由初始音频数据流和视频数据流进行 MPEG-2 编码, 将编码后形成的 TS 流经由 PCI 接口输入 FPGA 中缓存并完成 ETI 帧数据流封装, 最后将输出的 ETI 帧数据流接入 ETI monitor 中检测实验结果经过对系统的调试和测试, 所得到的监测结果证实本系统实现了 G.703 的物理层接口,ETI 帧的封装传输过程中数据无丢失, 帧传输无错误, 系统运行稳定可靠, 已达到设计要求本论文创新点 : 本文所提 DAB 复用器数据帧传输卡实现了 PCI 板卡接口与复用器 EI 接口之间的数据转换和数据帧的封装, 完成了 DAB 信号的一级复用, 传输稳定可靠对我国研发具有自主知识产权的 ETI 数据传输接口板卡具有一定的参考价值参考文献 [1] 雷升印, 王志强. 基于 DRE310 的数字广播 (DAB) 接收终端的实现方案 [J]. 微计算机信息,2006,7-2, [2] 吴晓亮, 双凯, 陈晓晖. 基于 FPGA 的数据帧传输接口设计 [J]. 电子测量技术, 2009, 32(5):173~176. [3] ETSI,Radio Broadcast system,digital Audio Broad-casting to mobile, protable and fixed receivers, European Telecommunication Standard Insititute, ETS ,February [4] ETSI, Radio Broadcast system, Distribution interface; Service Transport Interface (STI), Telecommuncation Standard Insititute, ETS , February [5] 胡念英. DAB 发射数字基带部分的研究与实现 [D]. 硕士论文, 信息工程大学,2006. 作者简介 : 国玉英 (1955-), 女 ( 汉族 ), 山东东营人, 山东胜利职业学院讲师, 主要从事机电一体化及电工电子学方面研究 Biography: GUO Yu-ying (1955- ), female (Han), ShanDong Province, working in ShanDong Shengli Vocational College, research on the integration of the electrical and mechanical science. 通讯作者 : 陈晓晖所属单位 : 中国石油大学 ( 北京 ) 机电工程学院 China University of Petroleum, Beijing. 通信地址 : 北京昌平区府学路 18 号 235 信箱. 邮编 : #,China University of Petroleum-Beijing, 18 Fuxue Road, Changping, Beijing P. R. China chenxiaohui@yahoo.cn 注 : 因第二作者工作单位调动, 对第二作者单位进行了修改

业务与运营社交网络行为将对网络流量造成较大影响 3) 即时通信类业务包括微信 QQ 等, 该类业务属于典型的小数据包业务, 有可能带来较大的信令开呼叫建立的时延销即时

业务与运营社交网络行为将对网络流量造成较大影响 3) 即时通信类业务包括微信 QQ 等, 该类业务属于典型的小数据包业务, 有可能带来较大的信令开呼叫建立的时延销即时移动互联网业务在 LTE 时代的发展分析及业务建模刘琪王蕴实盛煜李轶群中国联通网络技术研究院北京 100084 摘要 LTE 时代的到来为移动互联网业务的发展提供了新的平台, 也给运营商带来巨大的挑战文章探讨了移动互联网业务在