Intel® Cyclone® 10 LP器件概述

Size: px

Start display at page:

Download "Intel® Cyclone® 10 LP器件概述"

鲜堂段
5 years ago
Views:

1 订阅反馈官网最新文档 :PDF HTML

2 内容内容 Cyclone 10 LP 器件概述...3 Cyclone 10 LP 特性汇总... 4 Cyclone 10 LP 可用选项... 5 Cyclone 10 LP 最大资源...6 Cyclone 10 LP 封装规划... 6 Cyclone 10 LP I/O 纵向移植...7 逻辑单元和逻辑阵列模块...7 嵌入式乘法器...8 嵌入式存储器模块... 8 时钟和 PLL... 8 FPGA 通用 I/O... 9 配置...9 功耗管理... 9 Cyclone 10 LP 器件概述的文档修订历史

3 Cyclone 10 LP 器件概述 Intel Cyclone 10 LP FPGA 针对低成本和低静态功耗进行了优化, 使其成为高容量, 成本敏感应用的理想选择 Cyclone 10 LP 器件提供一组高密度的可编程逻辑门, 板载资源和通用 I/O 这些资源满足了 I/O 扩展和芯片到芯片接口连接的要求 Cyclone 10 LP 体系结构适用于众多领域中的智能互联的终端应用 : 工业和汽车广播, 有线和无线计算和存储政府, 军事和航空航天医疗, 消费和智能能源 Quartus Prime Lite Edition 设计工具套件是免费的, 但功能强大, 可以满足以下几类用户的要求 : 现有的 FPGA 设计人员使用 FPGA 与 Nios II 处理器的嵌入式设计人员刚接触 FPGA 的学生和业余爱好者需要访问完整的 IP Base Suite 的高级用户可以订阅 Quartus Prime Standard Edition, 或者单独购买许可相关链接软件开发工具, Nios II 处理器提供了关于 Nios II 32 位软核 IP 处理器和嵌入式设计套件 (EDS) 的详细信息 Quartus Prime IP Base Suite Quartus Prime Editions Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus and Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. Intel warrants performance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. *Other names and brands may be claimed as the property of others. ISO 9001:2008 Registered

4 Cyclone 10 LP 特性汇总表 1. Cyclone 10 LP 器件的特性汇总功能说明技术低成本低功耗 FPGA 架构 1.0 V 和 1.2 V 核心电压选项适用于商业工业和汽车温度等级封装几种封装类型和空间布局 : FineLine BGA (FBGA) Enhanced Thin Quad Flat Pack (EQFP) Ultra FineLine BGA (UBGA) Micro FineLine BGA (MBGA) 具有管脚移植能力的多种器件密度 RoHS6 兼容内核体系结构逻辑单元 (LE) 4 输入查找表 (LUT) 和寄存器丰富的布线 / 在所有 LE 之间的金属互连内部储存器模块 M9K 9 千比特 (Kb) 的嵌入式 SRAM 存储器模块, 可级联可配置为 RAM ( 单端口简单双端口或真双端口 ) FIFO 缓冲或者 ROM 嵌入式乘法器模块一个或两个 9 9 乘法器模式, 可级联用于算法加速的 DSP IP 的完整套件时钟网络驱动整个器件的全局时钟, 对器件各象限提供时钟锁相环 (PLL) 多达四个通用 PLL 多达 15 个专用时钟管脚可以驱动多达 20 个全局时钟提供强健的时钟管理和综合通用 I/O (GPIO) 支持多种 I/O 标准可编程 I/O 功能真 LVDS 和伪 LVDS 发送器和接收器片上匹配 (OCT) SEU 缓解配置和操作期间的 SEU 检测配置主动串行 (AS) 被动串行(PS) 快速被动并行(FPP) JTAG 配置方案配置数据解压缩远程系统更新 4

5 Cyclone 10 LP 可用选项图 1. Cyclone 10 LP 器件的订购代码样例和可用选项初步系列种类 L : LP 系列标识 10C : Cyclone 10 成员代码 006 : 6,272 logic elements 010 : 10,320 logic elements 016 : 15,408 logic elements 025 : 24,624 logic elements 040 : 39,600 logic elements 055 : 55,856 logic elements 080 : 81,264 logic elements 120 : 119,088 logic elements 封装类型 F : FineLine BGA (FBGA) E : Enhanced Thin Quad Flat Pack (EQFP) U : Ultra FineLine BGA (UBGA) M : Micro FineLine BGA (MBGA) 10C L 120 Z F 780 I 8 核心电压 Y : 标准电压 (1.2 V) Z : 低核心电压 (1.0 V) 封装代码 FBGA 封装类型 484 : 484 pins 780 : 780 pins EQFP 封装类型 144 : 144 pins 操作温度 C : 商业级 (T J = 0 C 到 85 C) I : 工业级 (T J = -40 C 到 100 C) E : 扩展级 (T J = -40 C 到 125 C) A : 汽车级 (T J = -40 C 到 125 C) GES FPGA 架构速度等级 6 ( 最快 ) 7 8 UBGA 封装类型 256 : 256 pins 484 : 484 pins MBGA 封装类型 164 : 164 pins 可选后缀表明特定器件选项或运输方法 G : RoHS6 兼容封装 ES : 工程样本 5

6 Cyclone 10 LP 最大资源表 2. Cyclone 10 LP 器件的最大资源统计资源器件 10CL006 10CL010 10CL016 10CL025 10CL040 10CL055 10CL080 10CL120 逻辑单元 (LE) 6,272 10,320 15,408 24,624 39,600 55,856 81, ,088 M9K 储存器模块容量 (Kb) ,134 2,340 2,745 3, 乘法器 PLL 时钟最大 I/O 数最大 LVDS 数 Cyclone 10 LP 封装规划表 3. Cyclone 10 LP 器件的封装规划器件封装类型 M164 U256 U484 E144 F484 F pin MBGA 256-pin UBGA 484-pin UBGA 144-pin EQFP 484-pin FBGA 780-pin FBGA 尺寸 8 mm 8 mm 14 mm 14 mm 19 mm 19 mm 22 mm 22 mm 23 mm 23 mm 29 mm 29 mm 球间距 0.5 mm 0.8 mm 0.8 mm 0.5 mm 1.0 mm 1.0 mm I/O 类型 GPIO LVDS GPIO LVDS GPIO LVDS GPIO LVDS GPIO LVDS GPIO LVDS 10CL CL CL CL CL CL CL CL

7 器器 Cyclone 10 LP 器件概述 Cyclone 10 LP I/O 纵向移植图 2. Cyclone 10 LP 器件间的移植能力箭头表明移植的路径每个纵向路径中包括的器件以阴影表示相同路径中较少 I/O 资源的器件的阴影较浅色要实现相同移植路径中不同器件之间的完全 I/O 移植, 需要限制 I/O 使用以最低的 I/O 数匹配器件 M164 U256 U484 E144 F484 F780 10CL006 10CL010 10CL016 10CL025 10CL040 10CL055 10CL080 10CL120 注意 : 要验证管脚移植的兼容性, 请使用 Quartus Prime 软件中的 Pin Planner 的 Pin Migration View 视图逻辑单元和逻辑阵列模块 LAB 包括 16 个逻辑单元 (LE) 和 1 个 LAB-wide 控制模块 LE 是 Cyclone 10 LP 器件体系结构中最小单元的逻辑每个 LE 有四个输入, 一个四输入查找表 (LUT), 一个寄存器和输出逻辑四输入 LUT 是一个功能生成器, 使用 4 个变量可以实现任何功能图 3. Cyclone 10 LP 器件系列 LE LE carry-in Register chain routing from previous LE LAB-wide synchronous load LAB-Wide synchronous clear Register bypass Programmable register data 1 data 2 data 3 data 4 Register feedback Look-Up Table (LUT) Carry Chain LE Carry-Out labclr1 labclr2 Chip-wide reset (DEV_CLRn) labclk1 labclk2 Synchronous Load and Clear Logic Asynchronous Clear Logic Clock and Clock Enable Select D Q ENA CLRN Row, column, and direct link routing Row, column, and direct link routing Local routing Register chain output labclkena1 labclkena2 7

8 嵌入式乘法器 Cyclone 10 LP 器件中的每个嵌入式乘法器模块支持一个独立的 bit 乘法器或两个独立的 9 9-bit 乘法器您可以级联乘法器模块以形成更宽或更深的逻辑结构通过使用下面的选项可以控制嵌入式乘法器模块的操作 : 使用 Quartus Prime 参数编辑器对相关的 IP 内核进行参数化直接映射乘法器到 VHDL 或 Verilog HDL Intel 和合作伙伴对 Cyclone 10 LP 器件提供广泛使用的 DSP IP, 包括 : 有限脉冲响应 (FIR) 快速傅里叶变换 (FFT) 数字控制震荡器 (NCO) 功能对于一体化的 DSP 设计流程,DSP Builder 工具集成了 Quartus Prime 软件与 MathWorks Simulink 和 MATLAB 设计环境嵌入式存储器模块嵌入式存储器结构由 M9K 存储器模块列组成 Cyclone 10 LP 器件中的每个 M9K 存储器模块都提供一个能够运行在高达 284 MHz 的 9 Kb 的片上存储器嵌入式存储器结构由 M9K 存储器模块列组成 Cyclone 10 LP 器件中的每个 M9K 存储器模块都提供一个 9 Kb 的片上存储器您可以级联存储器模块以形成更宽或更深的逻辑结构 M9K 存储器模块可以配置成 RAM FIFO 缓冲器或者 ROM Cyclone 10 LP 器件存储器块被优化用于高吞吐量数据包处理, 嵌入式处理器程序和嵌入式数据存储等应用表 4. M9K 操作模式和端口宽度操作模式端口宽度单端口和 36 简单双端口和 36 真双端口和 18 时钟和 PLL Cyclone 10 LP 器件具有全局时钟 (GCLK) 网络专用时钟管脚和通用 PLL 多达 20 个 GCLK 网络驱动整个器件多达 15 个专用时钟管脚多达 4 个通用 PLL ( 每个 PLL 上均有五个输出端 ) PLL 对 Cyclone 10 LP 器件提供强健的时钟管理和综合您可以在用户模式中动态地重配置 PLL 来改变时钟相位或频率 8

9 FPGA 通用 I/O Cyclone 10 LP 器件提供高度可配置 GPIO, 具有如下功能 : 支持超过 20 个广泛使用的单端和差分 I/O 标准可编程总线保持上拉电阻和驱动强度可编程摆率控制来控制信号完整性单端 I/O 标准的校准后片上串行匹配 (R S OCT) 或者驱动阻抗匹配 (R S ) 具有 LVDS SERDES 的真和伪 LVDS 缓冲通过使用器件内核中的逻辑单元来实现支持热插拔配置 Cyclone 10 LP 器件使用 SRAM 单元来存储配置数据每次器件上电时, 配置数据被下载到 Cyclone 10 LP 器件中您可以使用 EPCS 或 EPCQ (AS x1) 闪存配置器件来存储配置数据并配置 Cyclone 10 LP FPGA Cyclone 10 LP 器件支持 1.5 V 1.8 V 2.5 V 3.0 V 和 3.3 V 可编程电压和几个配置方案单粒子反转 (SEU) 缓解功能在配置期间自动检测循环冗余校验 (CRC) 错误, 可选择在用户模式下检测循环冗余校验 (CRC) 错误 (1) 表 5. Cyclone 10 LP 器件支持的配置方案和功能配置方案配置方法解压缩远程系统更新主动串行 (AS) 串行配置器件 Yes Yes 被动串行 (PS) 包含闪存的外部主机 Yes Yes 下载电缆 Yes 快速被动并行 (FPP) 包含闪存的外部主机 Yes JTAG 包含闪存的外部主机下载电缆功耗管理相关链接配置器件提供了关于 EPCS 和 EPCQ 配置器件的更多信息 Cyclone 10 LP 器件建立在经过优化的低功耗工艺上 : 有两种内核电压选项 :1.2 V 和 1.0 V 热插拔兼容, 而无需外部组件或特殊的设计要求 (1) 1.0 V 内核电压 Cyclone 10 LP 器件产品不支持用户模式错误检测 9

10 要加速您的设计方案, 需要将 Intel Cyclone 10 LP FPGA 与 Enpirion 电源解决方案相结合 Intel 的超紧凑和高效的 Enpirion PowerSoC 可以完美地满足 Cyclone 10 LP 电源要求 Enpirion PowerSoC 集成了大部分所需的组件, 为您提供完全有效且直接的解决方案, 效率高达 96% 这些优势减少了电源设计时间, 使您能够专注于您的 IP 和 FPGA 设计相关链接 Enpirion 电源解决方案提供了关于 Enpirion PowerSoC 器件的更多信息 Cyclone 10 LP 器件概述的文档修订历史日期版本修顶内容 2017 年 5 月首次发布 10

Microsoft Word - Atmel-45136A-Pick-Best-Microcontroller-Strom-Eiland-Flodell_Article_CS

Microsoft Word - Atmel-45136A-Pick-Best-Microcontroller-Strom-Eiland-Flodell_Article_CS 如何为您的下一款设计选出最好的 8 位或 32 位微控制器作者 : Atmel 产品营销高级总监 Oyvind Strom Atmel 产品营销总监 Andreas Eieland Atmel 研发工具部门高级产品营销经理 Henrik Flodell 不久之前, 嵌入式系统还是既昂贵