HS2303-P

Transcription

1 苏州华芯微电子股份有限公司 HuaXin Micro-electronics Co., Ltd HS26P00 单片机 参考手册

2 目录 1. 概述 特征 管脚信息 管脚图 管脚说明 系统框图 存储器结构 程序存储器 数据存储器 操作寄存器 PCL( 程序计数器 ) 与堆栈 PFLAG( 状态寄存器 ) TMR0/TMR1( 定时 / 计数寄存器 ) 概述 ( 以下如无特殊说明, 都是同时指 TMR0 和 TMR1) TnMD 寄存器 TnRL 寄存器 TC 时钟频率输出 ( 蜂鸣器输出 ) PWM 中断 概述 INTEN( 中断控制寄存器 ) INTRQ GIE PEDGE...16 P00G[1:0]:P0.0 中断触发控制位 OSCM WDTR STKP I/O 端口模式控制寄存器 I/O 端口寄存器 通道 ADC 概述 VREFH(ADC 参考电压寄存器 ) ADC 操作说明和注意事项 ADC 信号格式 AD 转换时间 ADC 引脚配置 P4 口 ADC 共用引脚 ADC 应用电路 第 I 页

3 8. 系统时钟 概述 指令周期 Fcpu 系统工作模式 概述 普通模式 低速模式 睡眠模式 绿色模式 系统唤醒 概述 唤醒时间 复位 概述 上电复位 看门狗复位 低电压检测 LVD 配置说明 Config0: Config1:( 未写的 -) Config2: 低 8 位用作 RC 修调 Config3:-( 可作为 ID 使用 ) 封装及尺寸 SOP14 封装图及尺寸 SOP14 封装图 SOP14 封装尺寸 SOP8 封装图及尺寸 SOP8 封装图 SOP8 封装尺寸 修正记录...37 第 II 页

4 HS26P00 产品说明书 1. 概述 HS26P00 是采用低耗高速 CMOS 工艺制造的 8 位单片机, 它内部包含一个 1K*16-bit 的一次性 可编程只读电存储器 (OTP-ROM) 2. 特征 除了跳转指令 2 个指令周期外, 其他指令都是一个指令周期 1K*16 位片内 ROM 可直接 间接寻址 2 个 8 位定时器 : TC0: 外部事件计数器 /PWM0/ Buzzer 输出 TC1: 外部事件计数器 /PWM1/ Buzzer 输出 内置 POR BOR 内置上电复位时间 PWRT 和振荡器起振时间 OSCT 内置 WDT 看门狗 内置可校准 IRC 振荡器 (16MHz) 一个安全位 ( 代码寄存器中 ) 保护程序不被读出 64*8 bit SRAM 3 组标准双向 I/O 端口 4 级用于子程序嵌套的堆栈 5 种可用中断 3 个内部中断 :TC0 TC1 ADC 2 个外部中断 :INT0,INT1 ADC 5 个外部 ADC 输入 1 个内部电池检测 内部 AD 参考电压 (VDD 4V 3V 2V) 第 1 页共 38 页

5 3. 管脚信息 3.1 管脚图 图 1 管脚分配 SOP8 图 2 管脚分配 SOP14 第 2 页共 38 页

6 3.2 管脚说明 管脚名称类型功能说明 VDD,VSS P 电源输入端 ; P0.4/RST/VPP P0.3/XIN P0.2/XOUT P0.0/INT0 P0.1/INT1 P4.0/AIN0/AVREFH P4.[4:1]/AIN[4:1] P5.3/PWM1/BZ1 P5.4/PWM0/BZ0 I,P I/O I/O I/O I/O I/O I/O I/O I/O P0.4: 输入引脚, 施密特触发, 无内置上拉电阻, 具有唤醒功能, 输出开漏 RST: 系统复位引脚, 施密特结构, 低电平触发, 通常保持高电平 VPP:OTP 烧录引脚 P0.3: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能 XIN: 使能外部振荡电路 ( 晶体 /RC 振荡电路 ) 时为振荡信号输入引脚 P0.2: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能 XOUT: 使能外部振荡电路 ( 晶体 /RC 振荡电路 ) 时为振荡信号输出引脚 P0.0: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能 INT0: 使能外部振荡电路 ( 晶体 /RC 振荡电路 ) 时为振荡信号输出引脚 P0.1: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能 INT1: 使能外部振荡电路 ( 晶体 /RC 振荡电路 ) 时为振荡信号输出引脚 P4.0: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻 AIN0:ADC 输入通道 AVREFH:ADC 参考电压的高电平输入引脚 P4.[4:1]: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻 AIN[4:1]:ADC 输入通道 P5.3: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻 PWM1:PWM 输出引脚 BZ1:BUZZER TC1/2 输出引脚 P5.4: 双向输入 / 输出引脚, 输入模式时施密特触发, 内置上拉电阻 PWM0:PWM 输出引脚 BZ0:BUZZER TC0/2 输出引脚 注 :I=input,O=output,I/O=input/output 第 3 页共 38 页

7 4. 系统框图 第 4 页共 38 页

8 5. 存储器结构 5.1 程序存储器 1 HS26P00 有 10 位 PC,1K*16bit 的 OTP 2 复位地址 000H; 3 硬件中断地址 008H; 4 GOTO CALL 指令可以全地址跳转 第 5 页共 38 页

9 5.2 数据存储器 表 5-1 数据存取器地址分布 地址 功能描述 地址 功能描述 地址 功能描述 地址 功能描述 80H L 90H - A0H - B0H - 81H H 91H - A1H - B1H ADM 82H R 92H - A2H - B2H ADB 83H Z 93H - A3H - B3H ADR 84H Y 94H - A4H - B4H ADT 85H - 95H - A5H - B5H - 86H PFLAG 96H - A6H - B6H - 87H - 97H - A7H - B7H - 88H - 98H - A8H - B8H - 89H - 99H - A9H - B9H - 8AH - 9AH - AAH - BAH - 8BH - 9BH - ABH - BBH - 8CH - 9CH - ACH - BCH - 8DH - 9DH - ADH - BDH - 第 6 页共 38 页

10 8EH - 9EH - AEH P4CON BEH - 8FH - 9FH - AFH VREF BFH PEDGE C0H - D0H P0 E0H P0UR F0H STK7L C1H - D1H - E1H - F1H STK7H C2H P2M D2H P2 E2H P2UR F2H STK6L C3H - D3H - E3H - F3H STK6H C4H P4M D4H P4 E4H P4UR F4H STK5L C5H P5M D5H P5 E5H P5UR F5H STK5H C6H - D6H - E6H - F6H STK4L C7H - D7H - F7H STK4H C8H INTRQ D8H T0M E8H - F8H STK3L C9H INTEN D9H - E9H - F9H STK3H CAH OSCM DAH TC0M EAH - FAH STK2L CBH - DBH TC0C EBH - FBH STK2H CCH WDTR DCH TC1M ECH - FCH STK1L CDH TC0R DDH TC1C EDH - FDH STK1H CEH PCL DEH TC1R EEH - FEH STK0L CFH PCH DFH STKP EFH - FFH STK0H 表 5-2 数据存取器结构 6. 操作寄存器 6.1 PCL( 程序计数器 ) 与堆栈 名称 Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit PCH PCL 产生 1K*16bits 片内 OTP ROM 地址以获取对应程序指令代码 复位后 PCL 的所有位均清零 GOTO 指令直接装载 PC 的 10 位 因此, GOTO 指令跳转范围 1K 程序区间 CALL 指令加载 PC 的 10 位, 然后 PC+1 进入堆栈 RET ( RETLW K, RETI, RETI ) 指令将栈顶数据装入 PC ADDWF PCL,1 允许 A 的值加到当前 PC,PC 的高 2 位将自然进位 MOVWF PCL 允许将寄存器 A 的值装入 PC 的低 8 位, 同时 PC 的高 2 位保持不变 SUBWF PCL,1 允许 A 的值被减到当前 PC, 但 PC 的高 2 位保持不变! 改变 PCL 内容的指令需要 2 个指令周期, 除此之外, 所有的指令均只需 1 个指令周期 Bit 1 Bit 0 第 7 页共 38 页

11 6.2 PFLAG( 状态寄存器 ) 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 CCH(r/w) PFLAG /TO /PD LVDF36 LVDF24 - C DC Z 寄存器包含 ALU 的算术状态,RESET 状态 C: 进位 / 借位 ( 加减法指令 ) =1, 有进位 / 无借位 =0, 无进位 / 有借位 DC: 半进位 / 半借位 ( 加减法指令 ) =1, 有低 4 位进位 / 无低 4 位借位 =0, 无低 4 位进位 / 有低 4 位借位 Z: 零标志位 =1, 逻辑操作结果为 0 =0, 逻辑操作结果不为 0 LVDF24: 电压检查位 =1, 电源电压小于 2.4V =0, 电源电压大于 2.4V LVDF36: 电压检查位 =1, 电源电压小于 3.6V =0, 电源电压大于 3.6V /PD: 掉电标志位 =1, 系统上电或执行 CLRWDT 指令后 =0, 执行 SLEEP 指令后 /TO: 时间溢出标志位 =1, 系统上电或执行 CLRWDT 或执行 SLEEP 指令后 =0, 看门狗溢出后 6.3 TMR0/TMR1( 定时 / 计数寄存器 ) 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 0DBh(R/W) TC0C 定时 / 计数器 0 的 8 位数据 0DAh(R/W) TC0M 定时 / 计数器 0 模式控制位 0CDh(R/W) TC0R 定时 / 计数器 0 自动装载位 0DDh(R/W) TC1C 定时 / 计数器 1 的 8 位数据 0DCh(R/W) TC1M 定时 / 计数器 1 模式控制位 0DEh(R/W) TC1R 定时 / 计数器 1 自动装载位 0D8h(R/W) T0M TC0/TC1 加速和 TC0 唤醒功能寄存器 第 8 页共 38 页

12 6.3.1 概述 ( 以下如无特殊说明, 都是同时指 TMR0 和 TMR1) 定时 / 计数器 TnC(n=0,1) 具有双时钟源, 可根据实际需要选择内部时钟或外部时钟作为计时标准 其中, 内部时钟来自 Fcpu, 外部时钟 TnCK(n=0,1)( 下降沿触发 ) 输入 寄存器 TnMD 控制时钟源的选择 当 TnC 从 0FFH 溢出到 00H 时,TnC 在继续计数的同时产生一个溢出信号, TnIF=1, 触发 TnC 中断请求 TC0 的主要作用如下 : 8 位可编程定时器 : 根据选定的时钟频率在特定时间产生中断信号 ; 外部事件计数 : 对外部事件计数 ; 蜂鸣器输出 ; PWM 输出 TnMD 寄存器地址名称 B7 B6 B5 B4 B3 B2 B1 B0 DAH(r/w) TC0M TR TPS2 TPS1 TPS0 TnCKS ALOAD TCOUT PWMEN DCH(r/w) TC1M PWMEN:PWM 输出控制 0 = 禁止 PWM 输出 ; 1 = 使能 PWM 输出,PWM 输出占空比由 TC0OUT 和 ALOAD0 控制 TCOUT:TC 超时输出信号控制 仅当 PWMEN = 0 时有效 0 = 禁止,P5.4 或者 P5.3 作为输入 / 输出口 ; 1 = 使能,P5.4 或者 P5.3 输出 TCOUT 信号 可用作驱动 Buzzer ALOAD: 自动装载控制 仅当 PWMEN = 0 时有效 0 = 禁止 TC 自动装载 ; 1 = 使能 TC 自动装载 TCCKS:TC 时钟信号控制位 0 = 内部时钟 (Fcpu 或 Fosc); 1 = 外部时钟,T0CK 或 T1CK 输入 TPS[2:0]:TC 分频选择位 TPS[2:0] TCnX8=0 TCnX8=1 000 Fcpu / 256 Fosc / Fcpu / 128 Fosc / Fcpu / 64 Fosc / Fcpu / 32 Fosc / Fcpu / 16 Fosc / Fcpu / 8 Fosc / Fcpu / 4 Fosc / Fcpu / 2 Fosc / 1 TR:TC 启动控制位 0 = 禁止 TC 定时器 ; 1 = 开启 TC 定时器 第 9 页共 38 页

13 6.3.3 TnRL 寄存器 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 CDH(r/w) TC0R 自动装载寄存器 DEH(r/w) TC1R T0 和 T1 的自动装载功能由 TnMD 的 ALOAD 位控制 当 TC 溢出时,TnRL 的值自动装入 TC 中 这样, 用户在使用的过程中就不需要在中断中重新赋值 TC 为双重缓存器结构 若程序对 TnRL 进 行了修改, 那么修改后的 TnRL 值先被暂存在 TnRL 的第一个缓存器中, 直到当前 TC 溢出后, 才被真 正存入 TnRL 缓存器中, 从而避免 TC 中断时间出错以及 PWM 和蜂鸣器误动作 注 : 在 PWM 模式下, 系统自动开启自动装载功能 位寄存器 ALOAD 用于控制溢出范围 TnRL 初始值计算公式如下 : TnRL 初始值 = N -(TC 中断间隔时间 * 输入时钟 ) 上式中,N 为 TC 的最大计数范围 TC 的溢出时间有如下六种可能情况 : TnCKS PWMEN ALOAD TCOUT N TC0R 计数 TC0R 二进制计数范围 范围 0 0 X X H~0FFH b~ b H~0FFH b~ b H~3FH xx000000b~xx111111b H~1FH xxx00000b~xxx11111b H~0FH xxxx0000b~xxxx1111b H~0FFH b~ b 例 :TC 中断间隔时间设置为 10ms, 时钟源选 Fcpu(TnCKS = 0), 无 PWM 输出 (PWMEN = 0), 高速时钟为 4MHz,Fcpu = Fosc/4,TPS = 010(Fcpu/64) TnRL 初始值 = N -(TC 中断间隔时间 * 输入时钟源 ) = 256 -(10ms * 4MHz / 4 / 64) = 256 -(10-2 * 4 * 106 / 4 / 64)= 100= 64H TC 时钟频率输出 ( 蜂鸣器输出 ) 对 TC 时钟频率进行适当设置可得到特定频率的蜂鸣器输出 (TCOUT), 并通过 PWM 引脚输出 单片机内部设置 TC 的溢出频率经过 2 分频后作为 TCOUT 的频率, 即 TC 每溢出 2 次 TCOUT 输出一个完整的脉冲, 此时,I/O 功能自动被禁止 TCOUT 输出波形如下 第 10 页共 38 页

14 若时钟选择 4MHz, 系统时钟源采用外部时钟 Fosc/4, 程序中设置 TPS = 110, TC= TC0R = 131, 则 TC 的溢出频率为 1KHz,TCOUT 的输出频率为 1KHz PWM PWM 信号输出到 PWMOUT,TCOUT 和 ALOAD 标志位控制 PWM 输出的阶数 ( 和 16) 8 位计数器 TC 计数过程中不断与 TNRL 相比较, 当 TC 计数到两者相等时,PWM 输出低电平, 当 TC 再 次从零开始计数时,PWM 被强制输出高电平 PWM 输出占空比 = TNRL/ 计数量程 ( 计数量程 = 或 16) 参考寄存器保持输入 00H 可使 PWM 的输出长时间维持在低电平, 通过修改 TNRL 可改变 PWM 输出占空比 注 :TMR0 和 TMR1 为双重缓存器结构, 调整 TNRL 的值可以改变 PWM 的输出占空比 用户可 随时改变 TNRL 的值, 但是只有在 TC(TIMER COUNT) 溢出后, 这一修改值才真正被写入 TnRL 中 ALOAD TCOUT PWM TC TnRL MAX.PWM 输出 注释 占空比范围 有效值 有效值 频率 (Fcpu=4MHZ) 0 0 0/256~255/256 00H~FFH 00H~FFH K 每计数 256 次溢出 0 1 0/64~63/64 00H~3FH 00H~3FH 31.25K 每计数 64 次溢出 1 0 0/32~31/32 00H~1FH 00H~1FH 62.5K 每计数 32 次溢出 1 1 0/16~15/16 00H~0FH 00H~0FH 125K 每计数 16 次溢出 PWM 输出占空比随 TnRL 的变化而变化 :0/256~255/256 第 11 页共 38 页

15 TC CLOCK TnRL=00H 高 低 TnRL=01H 高 低 TnRL=80H 高 低 TnRL=FFH 低 在 PWM 模式下,TnIF 的频率与 PWM 的占空比有关, 具体情况如下图所示 : 第 12 页共 38 页

16 在 PWM 模式下, 系统随时比较 TC 和 TnRL 的异同 若 TC<TnRL,PWM 输出高电平, 反之则 输出低电平 当 TC 发生改变的时候,PWM 将在下一周期改变输出占空比 如果 TnRL 保持恒定, 那么 PWM 输出波形也保持稳定 上图所示是 TnRL 恒定时的波形 每当 TC 溢出时,PWM 都输出高电平,TC TnRL 时,PWM 即输出低电平 下面所示是 TnRL 发生变化时对应的波形图 : 第 13 页共 38 页

17 在 period 2 和 period 4 中, 显示新的占空比 (TnRL), 但 PWM 在 period 2 和 period 4 的占空比 要在下一个 period 才会改变 这样, 可以避免 PWM 不随设定改变或在同一个周期内改变两次, 从而 避免系统发生不可预知的误动作 6.4 中断 概述 HS26P00 提供 5 个中断源 :3 个内部中断 (TC0/TC1/ADC) 和 2 个外部中断 (INT0/INT1) 外部中断可以将系统从睡眠模式中唤醒进入高速模式, 在返回到高速模式前, 中断请求被锁定 一旦程序进入中断, 寄存器 STKP 的位 GIE 被硬件自动清零以避免响应其它中断 系统退出中断后, 硬件自动将 GIE 置 1, 以响应下一个中断 中断请求存放在寄存器 INTRQ 中 第 14 页共 38 页

18 注 : 程序响应中断时, 必须开启全局中断控制位 GIE 中断请求寄存器 INTEN 包括所有中断的使能控制位 INTEN 的有效位被置为 1 则系统进入该中断服务程序, 程序计数器入栈, 程序转至 0008H 即中断程序 程序运行到指令 RETI 时, 中断结束, 系统退出中断服务 INTEN( 中断控制寄存器 ) 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 C9H INTEN ADCIEN TC1IEN TC0IEN P01IEN P00IEN (r/w) P00IEN::P0.0 外部中断 (INT0) 控制位 0: 无效 1: 有效 P01IEN: P0.1 外部中断 (INT1) 控制位 0: 无效 1: 有效 TC0IEN:TC0 中断控制位 0: 无效 1: 有效 TC1IEN:TC1 中断控制位 0: 无效 1: 有效 ADCIEN:ADC 中断控制位 0: 无效 1: 有效 中断请求寄存器 INTRQ 中存放各中断请求标志 一旦有中断请求发生, 则 INTRQ 中对应位将被置 1, 该请求被响应后, 程序应将该标志位清零 根据 INTRQ 的状态, 程序判断是否有中断发生, 并执行相应的中断服务 第 15 页共 38 页

19 6.4.3 INTRQ 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 C8H INTRQ ADCIRQ TC1IRQ TC0IRQ P01IRQ P00IRQ (r/w) P00IRQ::P0.0 外部中断 (INT0) 请求标志 0:INT0 无中断请求 ; 1:INT0 有中断请求 P01IRQ: P0.1 外部中断 (INT1) 请求标志 0:INT1 无中断请求 ; 1:INT1 有中断请求 TC0IRQ:TC0 中断请求标志 0:TC0 无中断请求 ; 1:TC0 有中断请求 TC1IRQ:TC1 中断请求标志 0:TC1 无中断请求 ; 1:TC1 有中断请求 ADCIRQ:ADC 中断请求标志 0:ADC 无中断请求 ; 1:ADC 有中断请求 GIE 只有当全局中断控制位 GIE 置 1 的时候程序响应中断请求 一旦有中断发生, 程序计数器 (PC) 指向中断向量地址 (ORG8), 堆栈层数加 1 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 DFH STKP GIE STKPB2 STKPB1 STKPB0 (r/w) GIE: 全局中断控制位 0: 禁止全局中断 ; 1: 使能全局中断 6.5 PEDGE INT0 被触发, 则无论 P00IEN 处于何种状态,P00IRQ 都会被置 1 如果 P00IRQ=1 且 P00IEN=1, 系统响应该中断 : 如果 P00IRQ=1 而 P00IEN=0, 系统并不会执行中断服务 在处理多中断时尤其需要注意 如果中断的触发方向和唤醒功能的触发方向是一样的, 则在系统由 P0.0 从睡眠模式和绿色模式唤醒时,INT0 的中断请求 (INT0IRQ) 就会被锁定 系统会在唤醒后马上进入中断向量地址执行中断服务程序 注 :INT0 的中断请求被 P0.0 的唤醒触发功能锁定 注 :P0.0 的中断触发边沿由 PEDGE 控制 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 BFH(r/w) PEDGE P00G1 P00G 第 16 页共 38 页

20 P00G[1:0]:P0.0 中断触发控制位 00 = 保留 ; 01 = 上升沿触发 ; 10 = 下降沿触发 ; 11 = 上升 / 下降沿触发 ( 电平触发 ) 6.6 OSCM 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 CAH OSCM CPUM1 CPUM0 CLKMD STPHX - (r/w) STPHX: 高速振荡器控制位 0: 运行 1: 停止, 内部低速 RC 振荡器仍然运行 CLKMD: 系统时钟模式控制位 0: 普通 ( 双时钟 ) 模式, 高速时钟作为系统时钟 1: 低速模式, 低速时钟作为系统时钟 CPUM<1:0>:CPU 工作模式控制位 00: 普通模式 01: 睡眠模式 10: 绿色模式 11: 系统保留 例 : 停止高速振荡器 B0BSET FSTPHX ; 停止外部高速振荡器 STPHX 为内部高速 RC 振荡器和外部高速振荡器的控制位 当 STPHX=0 时内部高速 RC 振荡器和外部高速振荡器正常运行 : 当 STPHX=1 时内部高速 RC 振荡器和外部高速振荡器停止运行 不同的高速时钟选项决定不同的 STPHX 功能 6.7 WDTR 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 96H(r/w) WDTR 看门狗清零寄存器 例 : 如下是对看门狗定时器的操作, 在主程序开头对看门狗清零 MOV A,#5AH B0MOV WDTR,A CALL SUB1 CALL SUB2 JMP MAIN 看门狗定时器应用注意事项如下 : 1 对看门狗定时器清零之前, 检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性 ; 2 不能在中断中对看门狗清零, 否则无法侦测到主程序跑飞的情况 3 程序中应该只在主程序中有一次清看门狗的动作, 这种架构能够最大限度地发挥看门狗的保 第 17 页共 38 页

21 护功能 6.8 STKP 堆栈指针 STKP 是一个 3 位寄存器, 存放被访问的堆栈单元地址,11 位数据存储器 STKnL 用于暂存堆栈数据 以上寄存器都位于 bank 0 使用入栈指令 PUSH 和出栈指令 POP 可对堆栈缓存器进行操作 堆栈操作遵循后进先出 (LIFO) 的原则, 入栈时堆栈指针 STKP 的值减 1, 出栈时 STKP 的值加 1, 这样,STKP 总是指向堆栈缓存器顶层单元 系统进入中断或执行 CALL 指令之前, 程序计数器 PC 的值被存入堆栈缓存器中进行入栈保护 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 DFH STKP GIE STKPB2 STKPB1 STKPB0 (r/w) STKPBn: 堆栈指针 (n=0~2) GIE: 全局中断控制位 0 = 禁止 ; 1 = 使能 例 : 系统复位时, 堆栈指针寄存器内容为默认值, 但强烈建议在程序初始部分重新设定, 如下图所示 : MOV A,# B B0MOV STKP,A 执行程序调用指令 CALL 和响应中断服务时, 堆栈指针 STKP 的值减 1, 指针指向下一个堆栈 缓存器 同时, 对程序计数器 PC 的内容进入堆栈保存 堆栈层数 STKP 寄存器 堆栈缓存器 注释 STKPB2 STKPB1 STKPB0 高字节 低字节 Free Free STK0H STK0L STK1H STK1L STK2H STK2L STK3H STK3L STK4H STK4L STK5H STK5L STK6H STK6L STK7H STK7L > 堆栈溢出, 出错 对应每个入栈操作, 都有一个出栈操作来恢复程序计数器 PC 的值 RETI 指令用于中断服务程 序中,RET 用于子程序调用 出栈时,STKP 加 1 并指向下一个空闲堆栈缓冲器 堆栈恢复操作如 第 18 页共 38 页

22 下表所示 : 堆栈层数 STKP 寄存器 堆栈缓存器 注释 STKPB2 STKPB1 STKPB0 高字节 低字节 STK7H STK7L STK6H STK6L STK5H STK5L STK4H STK4L STK3H STK3L STK2H STK2L STK1H STK1L STK0H STK0L Free Free 6.9 I/O 端口模式控制寄存器 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 B8H(r/w) P0M P03M P02M P01M P00M C2H(r/w) P2M P21M P20M C4H(r/w) P4M P44M P43M P42M P41M P40M C5H(r/w) P5M P54M P53M PnM[7:0]:Pn 模式控制位 (n=0~5) 0 = 输入模式 ; 1 = 输出模式 6.10 I/O 端口寄存器 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 E0H(w) P0UR P03R P02R P01R P00R E2H(w) P2UR P21R P20R E4H(w) P4UR P44R P43R P42R P41R P40R E5H(w) P5UR P54R P53R 注 :P0.4 是单向输入引脚, 无上拉电阻, 因此 P0UR.4 始终为 1 第 19 页共 38 页

23 通道 ADC 7.1 概述 模拟数字转换 (ADC) 是一个 SAR 结构, 内置 6 个模拟通道, 高达 4096 阶的分辨率, 能将一个模拟信号转换成相应的 12 位数字信号 通过 CHS[2:0] 现在模拟信号输入引脚 (AIN 引脚 ), 内部 1/4*Vdd 电压源,GCHS 位使能全部 ADC 通道, 模拟信号输入至 SAR ADC ADC 的分辨率为 12 位 ; 可以通过 ADCKS[1:0] 位选择 ADC 的转换速率以决定 ADC 的转换时间 ADC 参考电压的高电平包括 2 种, 内部参考源, 包括 Vdd 4V 3V 2V(EBHENB=0), 外部参考源, 由 P4.0 提供 (EVHENB=1) ADC 内置 P4CON 寄存器来设置模拟输入引脚, 必须由程序将 ADC 输入引脚设为不带上拉电阻的输入引脚 设置好 ADENB 和 ADS 位后,ADC 开始转换, 转换结束时,ADC 电路将 EOC 和 ADCIRQ 置 1, 并将转换结果存入 ADB 和 ADR 寄存器中 若 ADCIEN=1,ADC 请求中断,AD 转换完成后,ADCIRQ=1 时, 程序计数器跳转中断向量地址 (ORG 0008H) 执行中断服务程序 第 20 页共 38 页

24 7.2 ADM(ADC 模式寄存器 ) ADC 模式寄存器 ADM 设置 ADC 的相关配置 : 包括 ADC 启动,ADC 通道选择,ADC 的参考源选择和 ADC 处理状态显示等 必须在 AD 开始转换前将这些配置设置完毕 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 B1H(r/w) ADM ADENB ADS EOC GCHS CHS2 CHS1 CHS0 ADENB:ADC 控制位 睡眠模式下, 禁止 ADC 以省电 0 = 禁止 ; 1 = 使能 ADS:ADC 启动位 ADC 处理完成后,ADS 位自动清零 0 = 停止 ; 1 = 开始 EOC:ADC 状态控制位 0 = 转换过程中 ; 1 = 转换结束,ADS 复位 GCHS: 通道选择位 0 = 禁止 AIN 通道 ; 1 = 使能 AIN 通道 CHS[2:0]:ADC 输入通道选择位 000 = AIN0; 001 = AIN1; 010 = AIN2; 011 = AIN3; 100 = AIN4; 101 = AIN5 ADR 寄存器包括 ADC 模式控制和 ADC 低字节数据缓存器,ADC 配置包括 ADC 时钟速率 和 ADC 分辨率 必须在启动 ADC 之前设置好这些配置 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 B3H(r/w) ADR ADCKS1 ADCKS0 ADB3 ADB2 ADB1 ADB0 ADCKS1 ADCKS0 ADC 时钟源 0 0 Fcpu/ Fcpu/8 1 0 Fcpu 1 1 Fcpu/2 第 21 页共 38 页

25 7.3 ADB(ADC 数据寄存器 ) ADC 数据缓存器共 12 位, 用来存储 AD 转换结果,8 位只读寄存器 ADB 存放结果的高字节 (bit4~bit11),adr(adr[3:0]) 存放低字节 (bit0~bit3) ADC 数据缓存器是只读寄存器, 系统复位后处于未知状态 ADB[11:4]:8 位 ADC 模式下,ADC 数据存放于 ADB 寄存器中 ADB[3:0]:12 位 ADC 模式下,ADC 数据存放于 ADB 和 ADR 寄存器中 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 B2H(r) ADB ADB11 ADB10 ADB9 ADB8 ADB7 ADB6 ADB5 ADB4 ADB[11:4]:ADC12 位分辨率的高字节数据缓存器 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 B3H(r/w) ADR ADCKS1 ADCKS0 ADB3 ADB2 ADB1 ADB0 ADB[3:0]:ADC12 位分辨率的低字节数据缓存器 AIN n ADB11 ADB10 ADB9 ADB8 ADB7 ADB6 ADB5 ADB4 ADB3 ADB2 ADB1 ADB0 0/4096*VR EFH 1/4096*VR EFH /4096* VREFH 4095/4096* VREFH 针对不同的应用, 用户可能需要精度介于 8 位到 12 位之间的 AD 转换器 对于这种情况, 可以 通过对保存在 ADR 和 ADB 中的转换结果进行处理得到 首先, 用户必须选择 12 位分辨率的模式, 进行 AD 转换, 然后在转换结果中去掉最低的几位得到需要的结果 如下表所示 : 第 22 页共 38 页

26 ADC 分辨率 ADB ADR ADB11 ADB10 ADB9 ADB8 ADB7 ADB6 ADB5 ADB4 ADB3 ADB2 ADB1 ADB0 8-bit O O O O O O O O X X X X 9-bit O O O O O O O O O X X X 10-bit O O O O O O O O O O X X 11-bit O O O O O O O O O O O X 12-bit O O O O O O O O O O O O O = 可选位,X= 未使用的位 7.4 VREFH(ADC 参考电压寄存器 ) ADC 内置 5 种参考电压, 由 VREFH 寄存器控制 : 包括一个外部参考电压和 4 个内部参考源 (VDD 4V 3V 2V) EVHENB=1 时,ADC 参考电压由外部参考源提供 (P4.0), 必须输入一个电压作为 ADC 参考电压的高电平, 且不能低于 2V EVHENB=0 时,ADC 参考电压由内部参考源提供, 并由 VHS[1:0] 选择控制 VHS[1:0]=11 时,ADC 参考源选择 VDD;VHS[1:0]=10 时,ADC 参考源选择 4V;VHS[1:0]=01 时,ADC 参考源选择 3V;VHS[1:0]=00 时,ADC 参考源选择 2V 外部参考源的限制条件为 : 最高为 VDD, 最低为内部最低电平, 否则默认为 VDD 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 AFH(r) VREFH EVHENB VHS1 VHS0 VHS[1:0]:ADC 内部参考电压选择位 VHS1 VHS0 内部 VREFH 电压 1 1 VDD V V V EVHENB:ADC 内部参考电压控制位 0 = 允许 ADC 内部 VREFH 功能,VREFH 引脚是 P4.0/AIN0 引脚 ; 1 = 禁止 ADC 内部 VREFH 功能,P4.0/AIN0/VREFH 引脚来自外部 VREFH 输入引脚 7.5 ADC 操作说明和注意事项 ADC 信号格式 ADC 采样电压范围为参考电压高 / 低电平之间, ADC 参考低电压为 VSS, 高电压包括 VDD/4V/3V/2V, 外部参考电压由 P4.0/AVREFH 引脚提供 ( 由 EVHENB 控制 ) EVHENB = 0 时,ADC 第 23 页共 38 页

27 参考电压选择内部参考源 ;EVHENB = 1 时,ADC 参考电压选择外部参考源 (P4.0/AVREFH) ADC 参考电压的范围为 :(ADC 参考高电压 -ADC 参考低电压 ) 2V,ADC 参考低电压为 VSS=0V, 故 ADC 参考高电压范围为 2V~VDD, 外部参考电压需在此范围之内 ADC 内部参考低电压 =0V ADC 内部端口低电压 =VDD/4V/3V/2V (EVHENB = 0) ADC 外部参考电压 =2V~VDD (EVHENB = 1) ADC 采样输入信号电压必须在 ADC 参考低电压和 ADC 参考高电压之间, 若 ADC 输入信号的电压不在此范围内, 则 ADC 的转换结果会出错 ( 满量程或者为 0) ADC 参考低电压 ADC 采用输入信号电压 ADC 参考高电压 AD 转换时间 ADC 转换时间是指从 ADS=1( 开始 ADC) 到 EOC=1(ADC 结束 ) 所用的时间, 由 ADC 分辨率和 ADC 时钟 Rate 控制,12 位 ADC 的转换时间为 1/(ADC 时钟 /4)*16 S;8 位 ADC 的转换时间为 1/(ADC 时钟 /4)*12 S ADC 的时钟源为 Fcpu, 包括 Fcpu/1,Fcpu/2,Fcpu/8,Fcpu/16, 由 ADCKS[1:0] 位控制 ADC 的转换时间会影响 ADC 的性能, 如果输入高 Rate 的模拟信号, 必须要选择一个高 Rate 的 ADC 转换 Rate 如果 ADC 的转换时间比模拟信号的转换 Rate 慢, 则 ADC 的结果出错 故选择合适的 ADC 时钟 Rate 和 ADC 分辨率才能得到合适的 ADC 转换 Rate 12 位 ADC 转换时间 = 1/(ADC 时钟 Rate/4)*16sec ADLEN ADCKS1 ADC 时 Fcpu=4MHz Fcpu=16MHz ADCKS0 钟 rate AD 转换时间 AD 转换 Rate AD 转换时间 AD 转换 Rate 1(12-bit) 00 Fcpu/16 1/(4MHz/16/ 4)*16=256us 3.906KHz 1/(16MHz/16/ 4)*16=64us KHz 01 Fcpu/8 1/(4MHz/8/4) *16=128us 7.813KHz 1/(16MHz/8/4) *16=32us 31.25KHz 10 Fcpu 1/(4MHz/4)* 16= 16us 62.5KHz 1/(16MHz/4)* 16= 4us 250KHz 11 Fcpu/2 1/(4MHz/2/4) *16=32us 31.25KHz 1/(16MHz/2/4) *16=8us 125KHz 8 位 ADC 转换时间 = 1/(ADC 时钟 Rate/4)*12sec ADLEN ADCKS1 ADC 时钟 Fcpu=4MHz Fcpu=16MHz ADCKS0 rate AD 转换时间 AD 转换 Rate AD 转换时间 AD 转换 Rate 0(8-bit) 00 Fcpu/16 1/(4MHz/16/ 4)*16=192us 5.208KHz 1/(16MHz/16/ 4)*16=48us KHz 01 Fcpu/8 1/(4MHz/8/4) *16=96us KHz 1/(16MHz/8/4) *16=24us KHz 第 24 页共 38 页

28 10 Fcpu 1/(4MHz/4)* 16= 12us KHz 1/(16MHz/4)* 16= 3us KHz 11 Fcpu/2 1/(4MHz/2/4) *16=24us KHz 1/(16MHz/2/4) *16=6us KHz ADC 引脚配置 ADC 输入引脚与 P4 口共用,ADC 输入通道的选择由 ADCHS[2:0] 控制,ADCCHS[2:0]=000 时选择 AIN0,ADCCHS[2:0]=001 时选择 AIN1 同一时间设置 P4 口的一个引脚作为 ADC 的输入引脚, 该引脚必须设置为输入引脚, 禁止内部上拉, 并首先由程序使能 P4CON 寄存器 通过 ADCHS[2:0] 选择好 ADC 输入通道后,GCHS 置 1 以使能 ADC 功能 ADC 输入引脚为 GPIO 引脚时必须设为输入模式 必须禁止 ADC 输入引脚的内部上拉电阻 ADC 输入通道的 P4CON 位必须置 1 EVHENB = 1 时,P4.0/AIN0 为 ADC 外部参考源的输入引脚, 此时,P4.0 必须设为输入模式, 并禁止其上拉电阻 ADC 外部参考源输入引脚为 GPIO 引脚时必须设为输入模式 必须禁止 ADC 外部参考源输入引脚的内部上拉电阻 ADC 输入引脚与普通 I/O 引脚共用 当输入一个模拟信号到 CMOS 结构端口时, 尤其当模拟信号为 1/2 VDD 时, 可能产生额外的漏电流 当 P4 输入多个模拟信号时, 也会产生额外的漏电流 睡眠模式下, 上述漏电流会严重影响到系统的整体功耗 P4CON 为 P4 口的配置寄存器, 将 P4CON[4:0] 置 1, 其对应的 P4 引脚将被设为纯模拟信号输入引脚, 从而避免上述漏电流的产生 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 AEH(r) P4CON P4CON4 P4CON3 P4CON2 P4CON1 P4CON0 P4CON[4:0]:P4.n 配置控制位 0 = P4.n 可以作为模拟输入 (ADC 输入 ) 引脚或者 GPIO 引脚 ; 1 = P4.n 只能作为模拟输入引脚, 不能作为 GPIO 引脚 注 : 当 P4.n 作为普通 I/O 口而不是 ADC 输入引脚时,P4CON.n 必须置为 0, 否则 P4.n 的普通 I/O 信号会被隔离开来 第 25 页共 38 页

29 7.6 P4 口 ADC 共用引脚 P4 口和 ADC 的输入口共用, 施密特触发 同一时间只能设置 P4 口的一个引脚作为 ADC 的测量信号输入口 ( 通过 ADM 寄存器来设置 ), 其它引脚则作为普通 I/O 使用 具体应用中, 当输入一个模拟信号到 CMOS 结构端口, 尤其当模拟信号为 1/2 VDD 时, 将可能产生额外的漏电流 同样, 当 P4 口外接多个模拟信号时, 也会产生额外的漏电流 在睡眠模式下, 上述漏电流会严重影响到系统的整体功耗 P4CON 为 P4 口的配置寄存器 将 P4CON[7:0] 置 1, 其对应的 P4 口将被设置为纯模拟信号输入口, 从而避免上述漏电流的情况 7.7 ADC 应用电路 模拟信号从 ADC 输入引脚 AINn/P4.n 输入 在 ADC 输入引脚和 VSS 之间 (A) 必须连接一个 0.1uF 的电容, 且要尽可能的 ADC 输入引脚 不能将电容的 GND 直接连接到电源干线的 GND, 必须通过 VSS 引脚 该电容可以减小电源干扰对模拟信号的影响 ADC 参考电压高电平由外部参考源提供, 外部参考源连接到 AVREFH 引脚 (P4.0) 在 AVREFH 引脚和 VSS 之间连接电容, 首先在图中 C 处连接一个 47uF 的电解电容, 再在 B 处连接一个 0.1uF 的电容, 且要尽可能的靠近 AVREFH 引脚 不能将电容的 GND 直接连接到电源干线上的 GND, 必须通过 VSS 引脚 第 26 页共 38 页

30 8. 系统时钟 8.1 概述 HS26P00 内置双时钟系统 : 高速时钟和低速时钟 低速时钟由内部低速振荡器提供, 由 OSCM 寄存器的 CLKMD 位控制, 高 低速时钟都可以作为系统时钟源 内部高速振荡器 : 高达 16MHz, 称为 IHRC; 外部高速振荡器 : 包括晶体 (4MHz,12MHz,31KHz) 振荡器和 RC 振荡器 内部低速振荡器 : 16KHz@3V,31KHz@5V, 称为 ILRC HOSC:High_Clk 编译选项 Fhosc: 外部高速 / 内部 RC 振荡器时钟频率 Flosc: 内部低速 RC 时钟频率 (16KHz@3V,31KHz@5V) Fosc: 系统时钟频率 Fcpu: 指令执行频率 8.2 指令周期 Fcpu 系统时钟速率, 即指令周期 (Fcpu), 从系统时钟源分离出来, 决定系统的工作速率 Fcpu 的速率由 Fcpu 编译选项决定, 正常模式下,Fcpu=Fhosc/1~Fhosc/16 若高速时钟源为外部 4MHz 振荡器, 则 Fcpu 编译选项选择 Fhosc/4, 则 Fcpu 频率为 4MHz/4=1MHz 低速模式下,Fcpu=Flosc/4, 即 16KHz/4=4KHz@3V,31KHz/4=8KHz@5V 高干扰环境下, 强烈建议设置 code option 的 Fcpu 选项在 Fhosc/4 以下, 以减少干扰的影响 第 27 页共 38 页

31 9. 系统工作模式 9.1 概述 HS26P00 可以在 4 种工作模式下以不同的时钟频率工作, 这些模式可以控制振荡器的工作 程序的执行以及模拟电路的功能损耗 普通模式 : 系统高速工作模式 ; 低速模式 : 系统低速工作模式 ; 省电模式 : 系统省电模式 ( 睡眠模式 ); 绿色模式 : 系统理想模式 工作模式 普通模式 低速模式 绿色模式 睡眠模式 EHOSC 运行 STPHX 控制 STPHX 控制 停止 IHRC 运行 STPHX 控制 STPHX 控制 停止 ILRC 运行 运行 运行 停止 CPU 指令 执行 执行 停止 停止 TC0 TC0ENB 控制 TC0ENB 控制 TC0ENB 控制仅 PWM/Buzzer 有效 TC1 TC1ENB 控制 TC1ENB 控制 TC1ENB 控制 仅 PWM/Buzzer 有效 无效 无效 看门狗定时器 Watch_Dog 编译 Watch_Dog 编译选 Watch_Dog 编译选 Watch_Dog 编译 选项控制 项控制 项控制 选项控制 内部中断全部有效全部有效 TC0 全部无效 外部中断全部有效全部有效全部有效全部无效 唤醒功能 P0,TC0, 复位 P0, 复位 第 28 页共 38 页

32 EHOSC: 外部高速时钟 (XIN/XOUT) IHRC: 内部高速时钟 (RC 振荡器 ) ILRC: 内部低速时钟 (RC 振荡器 ) 9.2 普通模式 普通模式是系统高速时钟正常工作模式, 系统时钟源由高速振荡器提供 程序被执行 上电复位或任意一种复位触发后, 系统进入普通模式执行程序 当系统从睡眠模式被唤醒后进入普通模式 普通模式下, 高速振荡器正常工作, 功耗最大 程序被执行, 所有的功能都可控制 系统速率为高速 高速振荡器和内部低速 RC 振荡器都正常工作 通过 OSCM 寄存器, 系统可以从普通模式切换到其它任何一种工作模式 系统从睡眠模式唤醒后进入普通模式 低速模式可以切换到普通模式 从普通模式切换到绿色模式, 唤醒后返回到普通模式 9.3 低速模式 低速模式为系统低速时钟正常工作模式 系统时钟源由内部低速 RC 振荡器提供 低速模式由 OSCM 寄存器的 CLKMD 位控制 当 CLKMD=0 时, 系统为普通模式 ; 当 CLKMD=1 时, 系统进入低速模式 切换进入低速模式后, 不能自动禁止高速振荡器, 必须通过 SPTHX 位来禁止以减少功耗 低速模式下, 系统速率被固定为 Flosc/4(Flosc 为内部低速 RC 振荡器频率 ) 程序被执行, 所有的功能都可控制 系统速率位低速 (Flosc/4) 内部低速 RC 振荡器正常工作, 高速振荡器由 STPHX=1 控制 低速模式下, 强烈建议停止高速振荡器 通过 OSCM 寄存器, 低速模式可以切换进入其它的工作模式 从低速模式切换到睡眠模式, 唤醒后返回到普通模式 普通模式可以切换进入低速模式 从低速模式切换到绿色模式, 唤醒后返回到低速模式 9.4 睡眠模式 睡眠模式是系统的理想状态, 不执行程序, 振荡器也停止工作 整个芯片的功耗低于 1uA 睡眠模式可以由 P0 的电平变换触发唤醒 从任何工作模式进入睡眠模式, 被唤醒后都返回到普通模式 由 OSCM 寄存器的 CPUM0 位控制是否进入睡眠模式, 当 CPUM0=1, 系统进入睡眠模式 当系统从睡眠模式被唤醒后,CPUM0 被自动禁止 (0 状态 ) 程序停止执行, 所有的功能被禁止 所有的振荡器, 包括外部高速振荡器 内部高速振荡器和内部低速振荡器都停止工作 功耗低于 1uA 系统从睡眠模式被唤醒后进入普通模式 睡眠模式的唤醒源为 P0 电平变换触发 第 29 页共 38 页

33 9.5 绿色模式 绿色模式是另外的一种理想状态 在睡眠模式下, 所有的功能和硬件设备都被禁止, 但在绿色模式下, 系统时钟保持工作, 绿色模式下的功耗大于睡眠模式下的功耗 绿色模式下, 不执行程序, 但具有唤醒功能的定时器仍正常工作, 定时器的时钟源为仍在工作的系统时钟 绿色模式下, 有 2 种方式可以将系统唤醒 :1 P0 电平变换触发 ;2 具有唤醒功能的定时器溢出, 这样, 用户可以给定时器设定固定的周期, 系统就在溢出时被唤醒 由 OSCM 寄存器 CPUM1 位决定是否进入绿色模式, 当 CPUM1=1, 系统进入绿色模式 当系统从绿色模式下被唤醒后, 自动禁止 CPUM1(0 状态 ) 程序停止执行, 所有的功能被禁止 具有唤醒功能的定时器正常工作 作为系统时钟源的振荡器正常工作, 其它的振荡器工作状态取决于系统工作模式的配置 由普通模式切换到绿色模式, 被唤醒后返回到普通模式 由低速模式切换到绿色模式, 被唤醒后返回到低速模式 绿色模式下的唤醒方式为 P0 电平变换触发唤醒和指定的定时器溢出 绿色模式下 PWM 和 Buzzer 功能仍然有效, 但是定时器溢出时不能唤醒系统 9.6 系统唤醒 概述睡眠模式和绿色模式下, 系统并不执行程序 唤醒触发信号可以将系统唤醒进入普通模式或低速模式 唤醒触发信号包括 : 外部触发信号 (P0 的电平变换 ) 和内部触发 (TC0 定时器溢出 ) 从睡眠模式唤醒后只能进入普通模式, 且将其唤醒的触发只能是外部触发信号 (P0 电平变化 ); 如果是将系统由绿色模式唤醒返回到上一个工作模式 ( 普通模式或低速模式 ), 唤醒触发信号可以是外部触发信号 (P0 电平变换 ) 和内部触发信号 (TC0 溢出 ) 唤醒时间系统进入睡眠模式后, 高速时钟振荡器停止运行 把系统从睡眠模式唤醒时, 单片机需要等待一段时间以等待振荡电路稳定工作, 等待的这一段时间就称为唤醒时间 唤醒时间结束后, 系统进入普通模式 注 : 从绿色模式下唤醒系统不需要唤醒时间, 因为系统时钟在绿色模式下仍然正常工作 外部高速振荡器的唤醒时间的计算如下 : 唤醒时间 = 1/Fhosc*2048(sec)+ 高速时钟启动时间例 : 睡眠模式下, 系统被唤醒进入普通模式 唤醒时间的计算如下 : 唤醒时间 = 1/Fhosc*2048 = ms(4mhz) 总的唤醒时间 = ms + 振荡器启动时间内部高速 RC 振荡器的唤醒时间的计算如下 : 唤醒时间 = 1/Fhosc*8(sec)+ 高速时钟启动时间例 : 睡眠模式下, 系统被唤醒进入普通模式 唤醒时间的计算如下 : 唤醒时间 = 1/Fhosc*8 = 0.5 us(fhosc = 16MHz) 注 : 高速时钟的启动时间与 VDD 和振荡器类型有关 第 30 页共 38 页

34 10. 复位 10.1 概述 以下几种复位方式 : 上电复位 ; 看门狗复位 ; 掉电复位 ; 外部复位 ( 仅在外部复位引脚处于使能状态 ) 上述任一种复位发生时, 所有的系统寄存器恢复默认状态, 程序停止运行, 同时程序计数器 PC 清零 复位结束后, 系统从向量 0000H 处重新开始运行 PFLAG 寄存器的 NT0 和 NPD 两个标志位能 够给出系统复位状态的信息 用户可以编程控制 NT0 和 NPD, 从而控制系统的运行路径 地址 名称 B7 B6 B5 B4 B3 B2 B1 B0 86H PFLAG NT0 NPD LVD36 LVD24 - C DC Z R/W R/W R/W R R R/W R/W R/W NT0,NPD: 复位状态标志 NT0 NPD 复位情况 说明 0 0 看门狗复位 看门狗溢出 0 1 保留 1 0 上电及 LVD 复位 电源电压低于 LVD 检测值 1 1 外部复位 外部复位引脚检测到低电平 任何一种复位情况都需要一定的响应时间, 系统提供完善的复位流程以保证复位动作的顺利进 行 对于不同类型的振荡器, 完成复位所需要的时间也不同 因此,VDD 的上升速度和不同晶振的 起振时间都不固定 RC 振荡器的起振时间最短, 晶体振荡器的起振时间则较长 在用户终端使用的 过程中, 应注意考虑主机对上电复位时间的要求 第 31 页共 38 页

35 10.2 上电复位 上电复位与 LVD 操作密切相关 系统上电的过程呈逐渐上升的曲线形式, 需要一定时间才能达到正常电平值 下面给出上电复位的正常时序 : 上电 : 系统检测到电源电压上升并等待其稳定 ; 外部复位 ( 仅限于外部复位引脚使能状态 ): 系统检测外部复位引脚状态 如果不为高电平, 系统保持复位状态直到外部复位引脚释放 ; 系统初始化 : 所有的系统寄存器被置为初始值 ; 振荡器开始工作 : 振荡器开始提供系统时钟 ; 执行程序 : 上电结束, 程序开始运行 10.3 看门狗复位 看门狗复位是系统的一种保护设置 在正常状态下, 由程序将看门狗定时器清零 若出错, 系统处于未知状态, 看门狗定时器溢出, 此时系统复位 看门狗复位后, 系统重启进入正常状态 看门狗复位的时序如下 : 看门狗定时器状态 : 系统检测看门狗定时器是否溢出, 若溢出, 则系统复位 ; 系统初始化 : 所有的系统寄存器被置为默认状态 ; 振荡器开始工作 : 振荡器开始提供系统时钟 ; 执行程序 : 上电结束, 程序开始运行 看门狗定时器应用注意事项 : 对看门狗清零之前, 检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性 ; 不能在中断中对看门狗清零, 否则无法侦测到主程序跑飞的状况 ; 程序中应该只在主程序中有一次清看门狗的动作, 这种架构能够最大限度的发挥看门狗的保护功能 10.4 低电压检测 LVD LVD 设计为三层结构 (2.0V/2.4V/3.6V), 由 LVD 编译选项控制 对于上电复位和掉电复位,2.0V LVD 始终处于使能状态 :2.4V LVD 具有 LVD 复位功能, 并能通过标志位显示 VDD 状态 ;3.6V LVD 具有标记功能, 可显示 VDD 的工作状态 LVD 标志功能只是一个低电压检测装置, 标志位 LVD24 和 LVD36 给出 VDD 的电压情况 对于低电压检测应用, 只需查看 LVD24 和 LVD36 的状态即可检测电池状况 地址名称 B7 B6 B5 B4 B3 B2 B1 B0 86H PFLAG NT0 NPD LVD36 LVD24 - C DC Z R/W R/W R/W R R R/W R/W R/W LVD36:3.6V LVD 工作电压标志,LVD 编译选项为 LVD_H 时有效 0: 系统工作电压 VDD 超过 3.6V, 低电压检测器没有工作 ; 1: 系统工作电压 VDD 低于 3.6V, 说明此时低电压检测器已处于监控状态 LVD24:2.4V LVD 工作电压标志,LVD 编译选项为 LVD_M 时有效 0: 系统工作电压 VDD 超过 2.4V, 低电压检测器没有工作 ; 1: 系统工作电压 VDD 低于 2.4V, 说明此时低电压检测器已处于监控状态 第 32 页共 38 页

36 LVD LVD 编译选项 LVD_L LVD_M LVD_H 2.0V 复位有效有效有效 2.4V 复位 - 有效 - 2.4V 复位 - - 有效 3.6V 标志 - - 有效 LVD_L: 如果 VDD < 2.0V, 系统复位 ; LVD24 和 LVD36 标志位无意义 LVD_M: 如果 VDD < 2.0V, 系统复位 ; LVD24: 如果 VDD > 2.4V,LVD24 = 0; 如果 VDD <= 2.4V,LVD24 = 1; LVD36 标志位无意义 LVD_H: 如果 VDD < 2.4V, 系统复位 ; LVD36: 如果 VDD > 3.6V,LVD36 = 0; 如果 VDD <= 3.6V,LVD36 = 1; 注 : a) LVD 复位结束后,LVD24 和 LVD36 都将被清零 ; b) LVD 2.4V 和 LVD 3.6V 检测电平值仅作为设计参考, 不能用作芯片工作电压值得精确检测 第 33 页共 38 页

37 11. 配置说明 11.1 Config0: word0<15> ODEN P04 是否使能开漏输出, 如果 =0, 则无输出,=1 允许 N 管开漏输出 word0<14> LVD_SEL<1> LVD_SEL<1:0>=10 LVD_H ( 等价于 LVD36_EN 使能 ) word0<13> LVD_SEL<0> LVD_SEL<1:0>=01 LVD_M ( 等价于 LVD24_EN 使能 ) LVD_SEL<1:0>=00 LVD_L ( 等价于 LVD36 LVD24 关闭 ) word0<12> P11 1 as reset pin 0 as IO word0<11> WDT_SEL<3> LVD_SEL<3:0>=0000 always on word0<10> WDT_SEL<2> LVD_SEL<3:0>=0101 enable word0<9> WDT_SEL<1> LVD_SEL<3:0>=1010 disable word0<8> WDT_SEL<0> word0<7> Fosc<2> Fosc<2:0>=000 IHRC word0<6> Fosc<1> Fosc<2:0>=100 EXT_RC word0<5> Fosc<0> Fosc<2:0>=101 31K_XTAL Fosc<2:0>=110 12M_XTAL Fosc<2:0>=111 4M_XTAL word0<4> Fcpu<2> Fcpu<2:0>=000 fcpu=fosc/2 word0<3> Fcpu<1> Fcpu<2:0>=100 fcpu=fosc/4 word0<2> Fcpu<0> Fcpu<2:0>=101 fcpu=fosc/8 Fcpu<2:0>=110 fcpu=fosc/16 Fcpu<2:0>=111 fcpu=fosc/32 word0<1> security 0 disable 1 enable word0<0> noise filter 1 enable 0 disable 11.2 Config1:( 未写的 -) Word1<2> 0 0 全指令周期 选择不同周期比, 可以降低功耗, 但 OTP read 占空比 Word1<1> 1 0 半指令周期 高频时谨慎使用 1 1 1/4 指令周期 Word1<0> Power low 1 enable 在低频时使用, 有效时可以大幅降低 0 disable 系统进入低速模式时会自动进入 power low 模式, 以降低功耗 11.3 Config2: 低 8 位用作 RC 修调 功耗 11.4 Config3:-( 可作为 ID 使用 ) 第 34 页共 38 页

38 12. 封装及尺寸 12.1 SOP14 封装图及尺寸 SOP14 封装图 SOP14 封装尺寸 Symbol Dimensions In Millimeters Dimensions In Inches Min Typ Max Min Typ Max A A A B C D E e H L Y 第 35 页共 38 页

39 12.2 SOP8 封装图及尺寸 SOP8 封装图 SOP8 封装尺寸 Symbol Dimensions In Millimeters Dimensions In Inches Min Max Min Max A A A b C D E E E 1.270(BSC) 0.050(BSC) L H 0.250(TYP) 0.01(TYP) 第 36 页共 38 页

40 13. 修正记录 版本时间内容 V1.00A 初版 Information furnished is believed to be accurate and reliable. However, HuaXin Micro-electronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. The actual part delivered may not completely agree with the description written here and it is user s responsibility to make wise judgment on the performance. HuaXin Micro-electronics assumes no responsibility for the mismatch occurred. No license is granted by implication or otherwise under any patent or patent rights of HuaXin Micro-electronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. HuaXin Micro-electronics products are not authorized for use as critical components in life support devices or systems without express written approval of HuaXin Micro-electronics. 第 37 页共 38 页