<4D F736F F F696E74202D20B5DAC8FDD5C220D4CBCBE3B7BDB7A8BACDD4CBCBE3B2BFBCFE2E707074>

Transcription

1 Ch3: Arithmetic and Logic Operate and 运算方法和运算部件 第一讲不同层次程序员看到的运算及 第二讲定点数运算及其运算部件第三讲浮点数运算及其运算部件 第一讲 : 不同层次程序员看到的运算及 主 要 内 容 C 语言程序中涉及的运算 整数算术运 浮点数算术运算 按位 逻辑 移位 位扩展和位截断 指令集中与运算相关的指令 ( 以 MIPS 为参考 ) 涉及到的定点数运算 - 算术运算 带符号整数运算 : 取负 / 符号扩展 / 加 / 减 / 乘 / 除 / 算术移位 无符号整数运算 : 扩展 / 加 / 减 / 乘 / 除 - 逻辑运算 逻辑操作 : 与 / 或 / 非 / 移位操作 : 逻辑左移 / 逻辑右移 涉及到的浮点数运算 : 加 减 乘 除 基本运算部件 的设计 C 语言程序中涉及的运算 算术运算 ( 最基本的运算 ) 无符号数 带符号整数 浮点数 按位运算 用途 - 对一个位串实现 掩码 (mask) 操作或相应的其他处理 ( 主要用于对多媒体数据或控制信息进行处理 ) 操作 - 按位或 : - 按位与 : & - 按位取反 : ~ - 按位异或 : ^ 问题 : 如何从一个 16 位采样数据 x 中提取高位字节部分, 并使低字节为? 可用 & 实现 掩码 操作 :x&xff 例如, 当 x=x2cb 时, 通过掩码操作得到结果为 :x2c C 语言程序中涉及的运算 逻辑运算 用途 - 用于关系表达式的运算例如,if (x>y and i<1)then 中的 and 运算 操作 - 表示 OR 运算 - && 表示 AND 运算例如, if ((x>y) && (i<1)) then -! 表示 NOT 运算 与按位运算的差别 - 符号表示不同 :& ~ && ; ~ ; - 运算过程不同 : 按位 ~ 整体 - 结果类型不同 : 位串 ~ 逻辑值 C 语言程序中涉及的运算 移位运算 用途 - 提取部分信息 - 扩大或缩小数值的 倍 操作 - 左移 ::x<<k; 右移 : x>>k - 移位符号不区分是逻辑移位还是算术移位, 由 x 的类型确定 - 无符号数 : 逻辑左移 逻辑右移高 ( 低 ) 位移出, 低 ( 高 ) 位补 问题 : 何时可能发生溢出? 如何判断溢出? 若高位移出的是 1, 则左移时发生溢出 - 有符号整数 : 算术左移 算术右移左移 : 高位移出, 低位补 溢出判断 : 若移出的位不等于新的符号位, 则溢出 右移 : 低位移出, 高位补符, 可能发生数据丢失 C 语言程序中涉及的运算 位扩展和位截断运算 用途 操作 - 在进行类型转换时, 可能需要数据的扩展或截断 - 没有专门的操作运算符, 根据类型转换前后数据长短来确定是扩展还是截断 - 短数转为长数, 扩展 ; 长数转为短数, 截断 - 扩展无符号数 : 扩展, 即 : 前面补 带符号整数 : 符号扩展, 即 : 前面补符号 - 截断 强行将一个长数的高位丢弃, 故可能会发生 溢出 例 1: 在大端机上输出 si, usi, i, ui 的十进制和十六进制值是什么? short si = ; si = CF C7 unsigned short usi = si; usi = CF C7 int i = si; i = FF FF CF C7 unsingned ui = usi ; ui = CF C7 例 2: 在大端机上执行下列代码后,i 和 j 是否相等? int i = 53191; short si = (short)i; int j = si; 不相等! i = CF C7 si = CF C7 j = FF FF CF C7 原因 : 对 i 截断时发生了 溢出, 即 :53191 截断为 16 位数时, 无法正确表示!

2 MIPS 定点算术运算指令 Instruction Example Meaning Comments add add $1,$2,$3 $1 = $2 + $3 3 operands; exception possible subtract sub $1,$2,$3 $1 = $2 $3 3 operands; exception possible add immediate addi $1,$2,1 $1 = $ constant; exception possible add unsigned addu $1,$2,$3 $1 = $2 + $3 3 operands; no exceptions subtract unsigned subu $1,$2,$3 $1 = $2 $3 3 operands; no exceptions add imm. unsign. addiu $1,$2,1 $1 = $ constant; no exceptions multiply mult $2,$3 Hi, Lo = $2 x $3 64-bit signed product multiply unsigned multu$2,$3 Hi, Lo = $2 x $3 64-bit unsigned product divide div $2,$3 Lo = $2 $3, Lo = quotient, Hi = remainder Hi = $2 mod $3 divide unsigned divu $2,$3 Lo = $2 $3, Unsigned quotient & remainder Hi = $2 mod $3 涉及到的操作数 :32/16 位无符号数, 32/16 位带符号数 涉及到的操作 : 加 / 减 / 乘 / 除 ( 有符号 / 无符号 ) MIPS 逻辑运算指令 涉及到的操作数 :32/16 位逻辑数涉及到的操作 : 按位与 / 按位或 / 按位或非 / 左移 / 右移 MIPS 定点比较和分支指令 MIPS 定点数据传送指令 涉及到的操作数 :32/16 位无符号数, 32/16 位带符号数涉及到的操作 : 大小比较和相等比较 ( 有符号 / 无符号 ) 通过减法运算实现 比较 操作! 涉及到的操作数 : 32/16 位带符号数 ( 偏移量可以是负数 ) 涉及到的操作 : 加 / 减 / 符号扩展 / 扩展无符号数装入时, 进行的是 扩展 MIPS 中的浮点算术运算指令 MIPS 中的浮点数传送指令 涉及到的浮点操作数 : 32 位单精度浮点数涉及到的浮点操作 : 传送操作 ( 与定点传送一样 ) 还涉及到定点操作 : 加 / 减 ( 用于地址运算 ) MIPS 提供专门的浮点数寄存器 : 32 个 32 位单精度浮点数寄存器 :$f, $f1,, $f31 连续两个寄存器 ( 一偶一奇 ) 存放一个双精度浮点数 涉及到的浮点操作数 : 32 位单精度 / 64 位双精度浮点数涉及到的浮点操作 : 加 / 减 / 乘 / 除 例 : 将两个浮点数从内存取出, 相加后再存回到内存 lwcl $f1, x($s1) lwcl $f2, y($s2) add.s $f4, $f1, $f2 swlc $f4, z(s3)

3 MIPS 中的浮点数比较和分支指令 涉及到的浮点操作数 : 32 位单精度浮点数 / 64 位双精度浮点数涉及到的浮点操作 : 比较操作 ( 用减法来实现比较 ) 还涉及到的定点操作 : 加 / 减 ( 用于地址运算 ) 有一个专门的浮点标志 cond, 无需在指令中明显给出 cond MIPS 指令考察的结果 涉及到的操作数 : 无符号整数 带符号整数 逻辑数 浮点数 涉及到的运算 定点数运算 带符号整数运算 : 取负 / 符号扩展 / 加 / 减 / 乘 / 除 / 算术移位 无符号整数运算 : 扩展 / 加 / 减 / 乘 / 除 逻辑运算 逻辑操作 : 与 / 或 / 非 / 移位操作 : 逻辑左移 / 逻辑右移 浮点数运算 : 加 减 乘 除 实现 MIPS 定点运算指令的思路 : 首先实现一个能进行基本算术运算 ( 加 / 减 ) 和基本逻辑运算 ( 与 / 或 / 或非 ) 并能生成基本条件码 (ZF/VF/CF/NF) 的, 再由 和移位器实现乘除运算器 是运算部件的核心! 以下介绍 的实现 的位置 We are now here. Datapath CPU Regs Shifter Nand Gate Control 硬件功能描述 (Design as Representation) (1) Functional Specification( 功能说明 ) "VHDL Behavior" Inputs: 2 x 16 bit operands-a, B; 1 bit carry input-cin. Outputs: 1 x 16 bit result-s; 1 bit carry output-cout. Operations: PASS, ADD (A plus B plus Cin), SUB (A minus B minus Cin), AND, XOR, OR, COMPARE (equality) VHDL (Very-High-Speed Integrated Circuit Hardware Description Language) 1987 年底 IEEE 和美国国防部确定其为标准硬件描述语言 "VHDL Entity" (2) Block Diagram/Schematic( 框图 / 原理图表示 ) Understand the data and control flows (Arithmetic logic unit): 算术逻辑部件功能 : 能进行基本算术 逻辑运算, 并生成条件码 A B M Cout Cin S 16 3 mode/function 的功能说明 A N B N op 3 Zero Result N Overflow CarryOut Control Lines (op) Function And 1 Or 1 Add 11 Subtract 111 Set-on-less-than 可进行基本的加 / 减算术运算 基本逻辑运算 其核心部件是加法器 有关串行加法器和并行加法器的原理在数字逻辑电路课已讲过, 在此仅简单回顾 回顾 : 串行进位加法器 Sum 延迟为 6ty; 进位 Carryout 延迟为 2ty ( 假定一个与门 / 或门延迟为 1ty, 异或门的延迟则为 3ty) FA FA 全加器符号 : n 位串行 ( 行波 ) 加法器 : FA FA 串行加法器的缺点 : 进位按串行方式传递, 速度慢! 问题 :n 位串行加法器从 C 到 Cn 的延迟时间为多少? 2n 级门延迟! 最后一位和数的延迟时间为多少? 2n+1 级门延迟!

4 回顾 : 并行进位加法器 回顾 : 8 位全先行进位加法器 为什么用先行进位方式? 串行 ( 行波 ) 进位加法器采用串行逐级传递进位, 电路的延迟与位数成正比关系 因此, 现代计算机采用一种先行进位 (Carry look ahead) 方式 如何产生先行进位? 定义两个辅助函数 :Gi=XiYi 进位生成 Pi=Xi+Yi 进位传递 ( 或 Pi=Xi Yi ) 通常把实现上述逻辑的电路称为进位生成 / 传递部件全加逻辑方程 :Si=Pi Ci Ci+1=Gi+PiCi (i=,1, n) 设 n=4, 则 :C1=G+PC A7 A B7 B 进位生成 / 传递部件 P7 P1 P G7 G1 G 3ty C2=G1+P1C1=G1+P1G+P1PC C3=G2+P2C2=G2+P2G1+P2P1G+P2P1PC C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G+P3P2P1PC 由上式可知 : 各进位之间无等待, 相互独立并同时产生 通常把实现上述逻辑的电路称为 4 位 CLA 部件由此, 根据 Si=Pi Ci, 可并行求出各位和 通常把实现 Si=Pi Ci 的电路称为求和部件 C8 8 位 CLA 部件 P7 C7 P1 C1 P C 求和部件 C 2ty 3ty CLA 加法器由 进位生成 / 传递部件 CLA 部件 和 求和部件 构成 S7 S1 S 和的总延迟 :3+2+3=8ty; 进位 C 8 的延迟 :3+2=5ty 回顾 : 局部先行进位加法器 或称单级先行进位加法器问题 : 所有和数产生的延迟为多少? =14ty 回顾 : 多级先行进位加法器 (3) 多级先行进位加法器 单级 ( 局部 ) 先行进位加法器的进位生成方式 : 组内并行 组间串行 所以, 单级先行进位加法器虽然比行波加法器延迟时间短, 但高位组进位依赖低位组进位, 故仍有较长的时间延迟 通过引入组进位生成 / 传递函数来实现 组内并行 组间并行 进位方式设 n=4, 则 :C1=G+PC C2=G1+P1C1=G1+P1G+P1PC C3=G2+P2C2=G2+P2G1+P2P1G+P2P1PC G3 * =G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G P3 * =P3P2P1P 所以 C4 =G3 * +P3 * C 把实现上述逻辑的电路称为 4 位 BCLA 部件 4 位先行进位加法器 4 位成组先行进位部件 (4 位 BCLA 部件 ) 4 位先行进位加法器 4 位先行进位加法器 4 位先行进位加法器 关键路径长度为多少? = 8ty 最终进位的延迟为多少? 3+2=5ty 16 位两级先行进位加法器 A B A 4-bit 1-bit CarryIn 1-bit Full Adder CarryOut Mux Result A B A1 B1 A2 B2 A3 B3 4-bit 串行 CarryIn 1-bit Result CarryIn1 CarryOut 1-bit Result1 CarryIn2 CarryOut1 1-bit Result2 CarryIn3 CarryOut2 1-bit Result3 CarryOut3 MUX 是什么?( 数字电路课学过 ) 关键路径延迟长, 速度慢! 先行进位 先行进位 芯片 (SN74181) 四位 芯片, 中规模集成电路 在先行进位加法器基础上附加部分线路, 具有基本的算术运算和逻辑运算功能 SN74181 的逻辑图和功能表 SN74182 是 4 位 BCLA ( 成组先行进位 ) 芯片 多芯片级联构成先行进位 1 个 SN74181 芯片直接构成一个 4 位全先行进位 4 个 SN74181 芯片串行构成一个 16 位单级先行进位 4 个 SN74181 芯片与 1 个 SN74182 芯片可构成 16 位两级先行进位 16 个 SN74181 芯片与 5 个 SN74182 芯片可构成 64 位先行进位 中的 加 运算电路相当于 n 档二进制加法算盘 所有其他运算都以 中 加 运算为基础! SKIP

5 SN74181 的引脚 SN74181 逻辑电路图 输入端输出端 P 输入端 :Ai 和 Bi 分别为第 1 和 2 操作数,Cn 为低位进位,M 为功能选择线,Si 为操作选择线, 共 4 位, 故最多有 16 种运算 输出端 :Fi 为运算结果,C n+4 P 和 G 为进位, A=B 为相等标志 SN74181 正逻辑功能表 SN74182 芯片的引脚 输入端 :Pi 和 Gi 分别为第 i 组的组内进位传递函数和进位生成函数, Cn 为低位进位 输出端 : Cn+4 Cn+8 Cn+12 为相应组的组内进位,P* 和 G* 分别为整个大组的组进位传递函数和进位生成函数 BACK SN74182 芯片的逻辑电路图 SN74181 和 SN74182 组成 16 位先行进位 4 位 4 位 4 位 4 位 BACK 16 位两级先行进位 BACK

6 第一讲小结 C 语言程序中涉及的运算 整数算术运算 浮点数算术运算 按位 逻辑 移位 位扩展和位截断 指令集中与运算相关的指令 ( 以 MIPS 为参考 ) 涉及到的定点数运算 - 算术运算 带符号整数运算 : 取负 / 符号扩展 / 加 / 减 / 乘 / 除 / 算术移位 无符号整数运算 : 扩展 / 加 / 减 / 乘 / 除 - 逻辑运算 逻辑操作 : 与 / 或 / 非 / 移位操作 : 逻辑左移 / 逻辑右移 涉及到的浮点数运算 : 加 减 乘 除 基本运算部件 的设计 全加器 串行加法器 先行进位加法器 串行 先行进位 ( 单级 / 多级 ) 定点运算包括 : 无符号数 按位逻辑运算 逻辑移位运算 位扩展和截断运算 加 / 减 / 乘 / 除运算 带符号整数 算术移位运算 扩展运算和截断运算 补码加 / 减 / 乘 / 除运算 浮点运算包括 : 原码加 / 减 / 乘 / 除运算 移码加 / 减运算 切记 : 中的 加 运算电路相当于 n 档二进制加法算盘 所有其他运算都以 加 运算为基础! 第二讲 : 定点数运算及运算部件 主要内容 加 / 减运算及其运算部件 补码 / 原码 / 移码加减运算 乘法运算及其运算部件 原码 / 补码乘法运算 快速乘法器 除法运算及其运算部件 原码 / 补码除法运算 快速除法器 定点运算器 十进制加减运算 注 : 无符号数的按位逻辑运算可用逻辑门电路实现 ; 无符号数的逻辑移位运算可用专门的移位器或斜送结果等多种方式来实现 ; 带符号数的移位运算 无符号数和带符号整数的位扩展运算和截断运算也可用简单电路很容易地实现 补码加 / 减运算及其部件 补码加减运算公式 [X+Y] 补 = [X] 补 + [Y] 补 ( MOD 2 n ) 问题 : 补码加减运算的用途是什么? [X Y] 补 = [X] 补 + [ Y] 补 ( MOD 2 n 用于实现带符号整数的加减运算! ) 补码加减运算要点和运算部件 加 减法运算统一采用加法来处理 符号位 ( 最高有效位 MSB) 和数值位一起参与运算 直接用 实现两个数的加运算 ( 模运算系统 ): 问题 : 模是多少? - 运算结果的高位丢弃, 保留低 n 位, 相当于对和数取模 2 n - 实现减法的主要工作在于 : 求 [ Y] 补 问题 : 如何求 [ Y] 补? [ B] 补 =B+1 当控制端 Sub 为 1 时, 做减法, 实现 A B 当控制端 Sub 为 时, 做加法, 实现 A+B B 4 B 4 Sub 1 Sel Mux A 4 4 补码加减运算部件 CarryIn 4 CarryOut Zero Result overflow 补码加 / 减运算与 溢出 判断 Example1: -7-6 = -7 + (- 6) = +3X -3-5 = (- 5) = 溢出现象 :(1) 最高位和次高位的进位不同 (2) 和的符号位和加数的符号位不同 Example2: 用 8 位补码求 17 和 46 的 和 结果错误 : = -13. 有两种 溢出 判断规则 : 1. 和的符号位和加数的符号位不同 2. 最高位和次高位的进位不同 采用变形补码时的 溢出 判断条件 : 结果的两个符号位不同 采用变形补码时, 可保留运算中间结果 从乘除运算过程可看出这点! = = 溢出时, 符号位的进位是真正的符号 :+153 问题 : 若采用变形补码则结果怎样? 有何好处? 结果的值为 1 111, 左边第一位为真正的符号, 数值部分进到了右边符号位上 Overflow Detection Logic( 溢出判断逻辑 ) Zero Detection Logic( 判 逻辑 ) Carry into MSB! = Carry out of MSB For a N-bit : Overflow = CarryIn [N - 1] XOR CarryOut [N - 1] A B A1 B1 A2 B2 A3 B3 CarryIn 1-bit Result CarryIn1 CarryOut 1-bit Result1 CarryIn2 CarryOut1 1-bit Result2 CarryIn3 CarryOut2 1-bit Result3 CarryOut3 X Y X XOR Y Overflow 也可以用其他判断方法 A B A1 B1 A2 B2 A3 B3 CarryIn 1-bit Result CarryIn1 CarryOut 1-bit Result1 CarryIn2 CarryOut1 1-bit Result2 CarryIn3 CarryOut2 1-bit Result3 CarryOut3 问题 :MIPS 指令 bne $1,$2,25 的含义为 : If ($1!=$2) goto PC+4+1 else goto PC+4 执行 beq 指令, 需要判断什么标志? Zero 除 Result (ZF) Overflow 标志 (OF ) 外, 许多机器还提供进位标志 (CF) 符号标志 (NF / SF) 等 标志在运算电路中产生, 被记录到专门的寄存器中, 以便在分支指令中被用来作为条件 存放标志的寄存器通常称为程序 / 状态字寄存器或标志寄存器 每个标志对应标志寄存器中的一个标志位

7 原码加 / 减运算 用于浮点数尾数运算 符号位和数值部分分开处理 仅对数值部分进行加减运算, 符号位起判断和控制作用 规则如下 : 比较两数符号, 对加法实行 同号求和, 异号求差, 对减法实行 异号求和, 同号求差 求和 : 数值位相加, 若最高位产生进位, 则结果溢出 和的符号取被加数 ( 被减数 ) 的符号 求差 : 被加数 ( 被减数 ) 加上加数 ( 减数 ) 的补码 分二种情况讨论 : a) 最高数值位产生进位, 表明加法结果为正, 所得数值位正确 b) 最高数值位没有产生进位, 表明加法结果为负, 得到的是数值位的补码形式, 需对结果求补, 还原为绝对值形式的数值位 差的符号位 :a) 情况下, 符号位取被加数 ( 被减数 ) 的符号 b) 情况下, 符号位为被加数 ( 被减数 ) 的符号取反 原码加 / 减运算 例 1: 已知 [X] 原 = 1.11,[Y] 原 = 1.11, 要求计算 [X+Y] 原解 : 根据原码加减运算规则, 知 : 两数同号, 用加法求和, 和的符号同被加数的符号 所以 : 和的数值位为 : = 111 ( 中无符号数加 ) 和的符号位为 :1 求和 : 直接加, 有进位则溢出, 符号同被 [X+Y] 原 = 例 2 : 已知 [X] 原 = 1.11,[Y] 原 = 1.11, 要求计算 [X Y] 原解 : 根据原码加减运算规则, 知 : 两数同号, 用减法求差 ( 补码减法 ) 差的数值位为 :11+(11) 补 = = 11 最高数值位没有产生进位, 表明加法结果为负, 需对 11 求补, 还原为绝对值形式的数值位 即 :(11) 补 = 111 差的符号位为 [X] 原的符号位取反, 即 : [X Y] 原 =.111 求差 : 加补码, 不会溢出, 符号分情况 思考题 : 如何设计一个基于 的原码加 / 减法器? 移码加 / 减运算 用于浮点数阶码运算 符号位和数值部分可以一起处理 运算公式 ( 假定在一个 n 位 中进行加法运算 ) [E1] 移 + [E2] 移 = 2 n-1 + E1+ 2 n-1 + E2 = 2 n + E1 + E2 = [E1 + E2] 补 (mod 2 n ) [E1] 移 [E2] 移 = [E1] 移 + [ [E2] 移 ] 补 = 2 n-1 + E1+2 n [E2] 移 = 2 n-1 + E1+2 n 2 n-1 E2 = 2 n + E1 E2 = [E1 E2] 补 (mod 2 n ) 结论 : 移码的和 差等于和 差的补码! 运算规则补码和移码的关系 : 符号位相反 数值位相同! 1 加法 : 直接将 [E1] 移和 [E2] 移进行模 2 n 相加, 然后对结果的符号取反 2 减法 : 先将减数 [E2] 移求补 ( 各位取反, 末位加 1), 然后再与被减数 [E1] 移进行模 2 n 相加, 最后对结果的符号取反 3 溢出判断 : 进行模 2 n 相加时, 如果两个加数的符号相同, 并且与和数的符号也相同, 则发生溢出 思考题 : 如何设计一个基于 的移码加 / 减法器? IEEE754 SP 格式的偏置常数是 127, 这会不会影响阶码运算电路的复杂度? 对计算 [E1 E2] 补 (mod 2 n ) 没有影响, 但 [E1+E2] 移和 [E1 E2] 移的计算变复杂! [ΔE] 补 = 256+Ex Ey= Ex-(127+Ey)=256+[Ex] 移 -[Ey] 移 =[Ex] 移 +[-[Ey] 移 ] 补 (mod 256) 移码加 / 减运算 例 1: 用四位移码计算 7+( 6) 和 的值 解 :[ 7] 移 = 1 [ 6] 移 = 1 [ 3] 移 = 11 [6] 移 = 111 [ 7] 移 + [ 6] 移 = = 11 ( 两个加数与结果符号都为, 溢出 ) [ 3] 移 + [6] 移 = = 11, 符号取反后为 111, 其真值为 +3 问题 :[ 7+( 6)] 移 =? [ 3+(6)] 移 =? 例 2: 用四位移码计算 7 ( 6) 和 3 5 的值 解 :[ 7] 移 = 1 [ 6] 移 = 1 [ 3] 移 = 11 [5] 移 = 111 [ 7] 移 [ 6] 移 = = 1111, 符号取反后为 111, 其真值为 1 [ 3] 移 [5] 移 = = 1, 符号取反后为, 其真值为 8 无符号数的乘法运算 Paper and pencil example: Multiplicand 1 Multiplier ( 被乘数 x ) ( 乘数 ) Product( 积 ) 11 手工乘法的特点 : 1 每步计算 :X yi, 若 yi =, 则得 ; 若 yi = 1, 则得 X 假定 :[X] =.x 1 x n,[y] =.y 1 y n, 则 :z 1 z 2n = (.x 1 x n ) (. y 1 y n ) ( 小数点位置约定, 不区分小数还是整数 ) X y X y X y X y X Y= (X y i 2 -i ) i=1 思考题 : 若计算机完全模拟这样做, 则如何实现? 阵列乘法器或流水线乘法器 2 把 1 求得的各项结果 X yi 逐次左移, 可表示为 X yi 2 -i 3 对 2 中求得的结果求和, 即 (X yi 2 -i ), 这就是两个无符号数的乘积 计算机内部稍作以下改进 : 1 每次得 X yi 后, 与前面所得结果累加, 得到 Pi, 称之为部分积 因为没有等到全部计算后一次求和, 所以减少了保存每次相乘结果 X yi 的开销 2 每次得 X yi 后, 不将它左移与前次部分积 Pi 相加, 而将部分积 Pi 右移后与 X yi 相加 因为加法运算始终对部分积中高 n 位进行 故用 n 位加法器可实现二个 n 位数相乘 3 乘数中为 1 位执行加法和右移, 对为 位只执行右移, 而不执行加法运算 无符号乘法运算的算法推导 上述改进思想可写成如下数学推导过程 : X Y = X (.y 1 y 2 y n ) = X y X y X y X y n 2 -n =2-1 ( 2-1 ( (2-1 ( + X y n ) + X y n-1 ) + + X y 2 ) + X y 1 ) n 个 2-1 上述推导过程具有明显的递归性质, 因此, 无符号数乘法过程可归结为循环计算下列算式的过程 : 设 P =, 每步的乘积为 : P 1 = 2-1 (P + X y n ) P 2 = 2-1 (P 1 + X y n-1 ) P n = 2-1 (P n-1 + X y 1 ) 其递推公式为 :P i+1 = 2-1 (P i + X y n-i ) ( i =, 1, 2, 3,, n-1 ) 最终乘积 P n = X Y 迭代过程从乘数最低位 y n 和 P = 开始, 经 n 次 判断 加法 右移 循环, 直到求出 Pn 为止 假定每次循环需要一个时钟周期, 则 n 位乘法需要 n 个时钟周期完成 整个运算过程中用到两种操作 : 加法 + 左移 因而, 可用 和移位器来实现乘法运算

8 32 位乘法运算的硬件实现 C 32 被乘数寄存器 X 32 位 乘积寄存器 P 32 加 64 位 乘数寄存器 Y 每次循环都要对进位位 C 乘积寄存器 P 和乘数寄存器实现同步 右移 右移 写使能 控制逻辑 计数器 C n 时钟 被乘数寄存器 X: 存放被乘数 乘积寄存器 P: 开始时, 置初始部分积 P = ; 结束时, 存放的是 64 位乘积的高 32 位 乘数寄存器 Y: 开始时, 置乘数 ; 结束时, 存放的是 64 位乘积的低 32 位 进位触发器 C: 保存加法器的进位信号 循环次数计数器 Cn: 存放循环次数 初值 32, 每循环一次,Cn 减 1,Cn = 时结束 : 乘法核心部件 在控制逻辑控制下, 对乘积寄存器 P 和被乘数寄存器 X 的内容进行 加 运算, 在 写使能 控制下运算结果被送回乘积寄存器 P, 进位位存放在 C 中 Example: 无符号整数乘法运算 举例说明 : 设 A=111 B=111 应用递推公式 : P i=2-1 (Ab i+ P i-1) C 乘积 P 乘数 R 可用一个双倍字长的乘积寄存器 ; 也可用两个单倍字长的寄存器 部分积初始为 保留进位位 右移时进位 部分积和剩余乘数一起进行逻辑右移 验证 :A=14, B=13, A x B=182 原码乘法算法 用于浮点数尾数乘运算 符号与数值分开处理 : 积符用两个符号异或得到, 数值用无符号乘法运算 原码两位乘法举例 已知 [X] 原 =.1111, [Y] 原 =.1111, 用原码两位乘法计算 [X Y] 原 解 : 先采用无符号数乘法计算 的乘积, 原码两位乘法过程如下 : 例 : 设 [x] 原 =.111,[y] 原 =1.111, 计算 [X Y] 原 解 : 数值部分用无符号数乘法算法计算 : = 符号位 : 1=1, 所以 : [X Y] 原 = 上述算法称为原码一位乘法其实现思想为 : 每次只取乘数中的一位进行判断, 需 n 次循环, 速度相对较慢 原码两位乘法的思想 : 对乘数的每两位取值进行判断, 每步求出对应两位的部分积 原码两位乘法的操作的递推公式 : P i+1 =2-2 P i 1 P i+1 =2-2 (P i +X) 1 P i+1 =2-2 (P i +2X) 11 P i+1 =2-2 (P i +3X)=2-2 (P i +4X-X) =2-2 (Pi -X) +X 3X 时, 本次 -X, 下次 +X! 采用两位一乘, 运算速度提高多少? 运算次数减少一半, 速度提高一倍! y i-1 y i T 操作 T +X T +X T +2X T +2X T X 1 T X 1 T 1 T T 触发器用来记录下次是否要执行 +X X 运算用 +[-X] 补 实现! 迭代公式 2-2 (P i ) 2-2 (P i + X) 2-2 (P i + X) 2-2 (P i + 2X) 2-2 (P i + 2X) 2-2 (P i X) 2-2 (P i X) 2-2 (P i ) 采用补码右移数据为模 8 补码形式 ( 三位符号位 ), 为什么? 若采用模 4 补码, 则进行 P 和 Y 同时右移 2 位操作时, 按照补码右移规则, 得到的 P3 是负数, 显然, 两个正数相乘, 乘积不可能是负数 补码乘法运算 用于定点整数乘法运算因为 [A x B] 补 [A] 补 x [B] 补, 故不能直接用无符号乘法计算 符号与数值统一处理 Booth s Algorithm 推导如下 : 假定 :[A] 补 =a n-1a n-2 a 1a (a n-1 为数符 ) [B] 补 =b n-1b n-2 b 1b (b n-1 为数符 ) 求 :[A B] 补 =? 基于以下补码性质 : 令 :[A] 补 =a n-1a n-2 a 1a, 则 : A=-a n-1. 2 n-1 +a. n-2 2 n-2 + a a. 2 令 :a-1 =, 则 : 当 n=32 时,A=-a a a a. 2 +a a (a a )+ +(a a. 2 )+ a (a 3 -a 31 ) (a 29-a 3) (a a 1) (a -1-a ). 2 部分积公式 :P i=2-1 ((a i-1-a i) B+P i-1) Booth s 算法实质 middle end of run of run beginning of run 当前位 右边位 操作 Example 1 减被乘数 加 ( 不操作 ) 加被乘数 1111 加 ( 不操作 ) 1111 最初提出这种想法是因为在 Booth 的机器上移位操作比加法更快! 在 1 串 中, 第一个 1 时做减法, 最后一个 1 做加法, 其余情况只要移位 同前面算法一样, 将乘积寄存器右移一位 ( 这里是算术右移 ) 例 : Multiplicand Product (2 x 7) Multiplicand Product (2 x -3) 1 111

9 Booths Example: 2 x 7 mythical bit Operation Multiplicand Product Multiplier next?. initial value > sub 1a. P = P - m shift P (sign ext) 1b > nop, shift > nop, shift > add 4a shift 4b done 最后乘积 Booths Example: 2 x 3 mythical bit Operation Multiplicand Product next?. initial value > sub 1a. P = P - m shift P (sign ext) 1b > add + 1 2a shift P 2b > sub a shift 3b > nop 4a shift 4b done 最后乘积 补码两位乘法 补码两位乘可用布斯算法推导如下 : [P i+1 ] 补 = 2-1 ( [P i ] 补 + ( y i-1 y i ) [X] 补 ) [P i+2 ] 补 = 2-1 ( [P i+1 ] 补 + ( y i y i+1 ) [X] 补 ) = 2-1 (2-1 ( [P i ] 补 + ( y i-1 y i ) [X] 补 ) + ( y i y i+1 ) [X] 补 ) = 2-2 ( [P i ] 补 + (y i-1 + y i 2y i+1 ) [X] 补 ) 开始置附加位 y -1 为, 乘积寄 存器最高位前面添加一位附加 符号位 y i+1 y i y i-1 操作 迭代公式 最终的乘积高位部分在乘积寄 2-2 [P i ] 补 存器 P 中, 低位部分在乘数寄 1 +[X] 补 2-2 {[P i ] 补 +[X] 补 } 1 +[X] 补 2 存器 Y 中 {[P i ] 补 +[X] 补 } [X] 补 2-2 {[P i ] 补 +2[X] 补 } 因为字长总是 8 的倍数, 所以 1 +2[-X] 补 2-2 {[P i ] 补 +2[-X] 补 } 补码的位数 n 应该是偶数, 因 1 1 +[-X] 补 2-2 {[P i ] 补 +[-X] 补 } 此, 总循环次数为 n/ [-X] 补 2-2 {[P i ] 补 +[-X] 补 } [P i ] 补 补码两位乘法举例 已知 [X] 补 = 1 11, [Y] 补 = 11, 用补码两位乘法计算 [X Y] 补 解 :[ X] 补 = 11, 用补码二位乘法计算 [X Y] 补的过程如下 P n P Y y -1 说明 1 1 开始, 设 y -1 =,[P ] 补 = y 1 y y -1 =1,+2[-X] 补 1 1 P 和 Y 同时右移二位 得 [P 2 ] 补 y 3 y 2 y 1 = 11,+2[X] 补 P 和 Y 同时右移二位 得 [P 4 ] 补 因此 [X Y] 补 = , 与一位补码乘法 ( 布斯乘法 ) 所得结果 相同, 但循环次数减少了一半 验证 :-3 6=-18 (-11B) 快速乘法器 前面介绍的乘法部件的特点 : 通过一个 多次 加 / 减 + 右移 来实现 - 一位乘法 : 约 n 次 加 + 右移 - 两位乘法 : 约 n/2 次 加 + 右移 存在瓶颈 : 所需时间随位数增多而加长 设计快速乘法部件的必要性 : 大约 1/3 是乘法运算 快速乘法器的实现 流水线方式 硬件叠加方式 ( 如 : 阵列乘法器 ) 阵列乘法器 用一个实现特定功能的组合逻辑单元构成一个阵列 流水线方式的快速乘法器 为乘数的每位提供一个 n 位加法器 每个加法器的两个输入端分别是 : 本次乘数对应的位与被乘数相与的结果 ( 即 : 或被乘数 ) 上次部分积 每个加法器的输出分为两部分 : 和的最低有效位 (LSB) 作为本位乘积 进位和高 31 位的和数组成一个 32 位数作为本次部分积 问题 : 右图有没有问题? 乘数第 位和乘数第 1 位对应的两个被乘数直接相加, 有问题吗? 可以如何改进? 1

10 阵列乘法器的实现 手算乘法过程 阵列乘法器 进位输出 部分积输入 全加器 部分积输出 Ai Bi 进位输入 B 3 被乘数 X A 3 A 2 A 1 A 乘法速度仅取决 B 2 B 1 B 于逻辑门和加法器的传输延迟 在无符号数阵列乘法器的基础上, 增加符号处理电路 乘前及乘后求补电路, 即可实现带符号数乘法器 定点除法运算 除前预处理 1 若被除数为 除数不为, 或定点整数除法 被除数 < 除数, 则商为, 不再继续执行 2 若被除数不为 除数为, 则发生 除数为 异常 3 若被除数和除数都为, 则有些机器产生一个不发信号的 NaN, 即 quiet NaN 只有当被除数和除数都不为, 并且商也不可能为 时, 才进一步进行除法运算 手算除法的基本要点 被除数与除数相减, 若够减, 则上商为 1; 若不够减, 则上商为 每次得到的差为中间余数, 将除数右移后与上次的中间余数比较 用中间余数减除数, 若够减, 则上商为 1; 若不够减, 则上商为 重复执行第 2 步, 直到求得的商的位数足够为止 计算机内部无符号数除法运算 与手算一样, 通过被除数 ( 中间余数 ) 减除数来得到每一位商够减上商 1; 不够减上商 基本操作为减法 ( 用加法实现 ) 和移位, 故可与乘法合用同一套硬件 P 7 P 6 P 5 P 4 P 3 P 2 P 1 P Divide: Paper & Pencil 11 Quotient( 商 ) Divisor Dividend( 被除数 ) 中间余数 Remainder ( 余数 ) 手算除法的基本要点 被除数与除数相减, 若够减, 则上商为 1; 若不够减, 则上商为 每次得到的差为中间余数, 将除数右移后与上次的中间余数比较 用中间余数减除数, 若够减, 则上商为 1; 若不够减, 则上商为 重复执行第 2 步, 直到求得的商的位数足够为止 完全模拟手工的无符号数除法硬件实现 两个 n 位数相除的情况 : (1) 两个 n 位定点正整数 ( 即 : 两个 n 位无符号数 ) 相除 : 在被除数的高位添 n 个 (2) 两个 n 位定点正小数 ( 即两个作为浮点数尾数的 n 位原码小数 ) 相除 : 在被除数的低位添加 n 个 这样, 就将所有情况都统一为 : 一个 2n 位数除以一个 n 位数 64-bit Divisor 64 bits Remainder Write 64 bits Shift Right Control 以下是 64 位数除以 32 位数的例子 64 位 Divisor( 除数 R, 后 n 位为 ) 64 位 Rem. 余数 R, 初始为被除数 ) 32 位 Quotient( 商 R, 初始值为 ) Quotient 32 bits Shift Left 问题 : 第一次试商为 1, 说明什么? 若是无符号整数运算, 则说明将会得到 n+1 位的商, 因而结果 溢出 但若是两个 n 位数相除, 则肯定不会溢出, 为什么? 最大商为 :11 11/ 1=11 1 若是浮点数中尾数原码小数运算, 则说明尾数部分有 溢出, 可通过浮点数的 右规 消除 溢出 所以, 在浮点数运算器中, 第一次得到的商 1 要保留 手工 Divide Algorithm 2a. Shift the Quotient register to the left setting the new rightmost bit to 1. n 位除法需 n+1 steps 举例 :7 / 2 = 3 余 1 1. Subtract the Divisor register from the Remainder register, and place the result in the Remainder register. Remainder >= 3. Shift the Divisor register right1 bit. Test Remainder Remainder < 2b. Restore the original value by adding the Divisor reg to the Remainder reg and place the sum in the Remainder reg. Also shift the Quotient register to the left, setting the new LSB to 33rd repetition? Start Yes: 33 repetitions Done No: < 33 repetitions Divide Algorithm--example Q: D: 1 R: 111 D = 111 1: R = R D Q: D: 1 R: b: +D, sl Q, Q: D: 1 R: 111 3: Shr D Q: D: 1 R: 111 D = : R = R D Q: D: 1 R: b: +D, sl Q, Q: D: 1 R: 111 3: Shr D Q: D: 1 R: 111 D = : R = R D Q: D: 1 R: b: +D, sl Q, Q: D: 1 R: 111 3: Shr D Q: D: 1 R: 111 D = : R = R D Q: D: 1 R: 11 2a: sl Q, 1 Q: 1 D: 1 R: 11 3: Shr D Q: 1 D: 1 R: 11 D = : R = R D Q: 1 D: 1 R: 1 2a: sl Q, 1 Q: 11 D: 1 R: 1 验证 :7 / 2 =3 余 1 3: Shr D Q: 11 D: 1 R: 1 问题 : 这里 Q 中第一个 说明什么? 不是真正的商, 而是表示没有 溢出!

11 对手算除法算法的观察 1/2 bits in divisor( 除数寄存器 ) always => 1/2 of 64-bit adder 1/2 of divisor is wasted 能否考虑只用 32 位除数寄存器和 32 位? 因为结果肯定不 溢出, 故第 1 次商肯定为, 不用先做减法试商, 即 : 将第一步换成先左移, 可减少一次迭代 可用余数左移代替除数右移 可使商通过和余数一起左移来取消商寄存器 开始时先使余数左移一位 ( 问题 : 为什么可这样做?) 因为余数寄存器的左移实际上使左半部的余数和右半部的商同时左移, 所以循环里面只包含了两步 两个寄存器的结合以及循环内次序的调换使得余数被多左移了一次 所以最后一步余数寄存器的左半边的余数必须向右移一位 无符号数除法算法的硬件实现 R 和 Q 同步 左移,Q 最高位移入 R 的最低位,Q 空出的最低位上 商, 商的各位逐次左移到 Q 中 由控制逻辑根据 结果符号决定上商为 还是 1 Divisor 64 bits 64-bit Remainder Write 64 bits 完全模拟手工的除法算法 Shift Right Quotient 32 bits Control Shift Left 除数寄存器 Y: 存放除数 余数寄存器 R: 置初始中间余数 R 的高位部分为高 32 位被除数 ; 结束时, 存放的是余数 余数 / 商寄存器 Q: 开始时, 置初始中间余数 R 的低位部分为低 32 位被除数 ; 结束时, 存放的是 32 位商 因为寄存器 Q 中存放的并不是商的全部位数, 而是部分为被除数或中间余数, 部分为商, 只有到最后一步才是商的全部位数 循环次数计数器 Cn: 存放循环次数 初值是 32, 每循环一次,Cn 减 1, 当 Cn = 时, 除法运算结束 : 除法核心部件 在控制逻辑控制下, 对于余数寄存器 R 和除数寄存器 Y 的内容进行 加 / 减 运算, 在 写使能 控制下运算结果被送回余数寄存器 R Divide Algorithm example Divisor Remainder D: 1 R: 111 从例子可看出 : Shl R D: 1 R: 111 每次上商为 时, 需做加法 R = R D D: 1 R: , 以 恢复余数 所以, +D, sl R, D: 1 R: 1 11 称为 恢复余数法 R = R D D: 1 R: D, sl R, D: 1 R: 11 1 也可在下一步运算时把当前 多减的除数补回来 这种方 R = R D D: 1 R: 1 1 法称为 不恢复余数法, 又 sl R, 1 D: 1 R: 11 1 称 加减交替法 R = R D D: 1 R: 1 1 sl R, 1 D: 1 R: 1 11 Shr R(rh) D: 1 R: 1 11 最后的余数需向右移一位 验证 :7 / 2 =3 余 1 不恢复余数除法 ( 加减交替法 ) 恢复余数法可进一步简化为 加减交替法 根据恢复余数法 ( 设 B 为除数,Ri 为第 i 次中间余数 ), 有 : 3 若 Ri<, 则商上, 做加法恢复余数, 即 : Ri+1=2(Ri+2 n B )-2 n B =2Ri+2 n B ( 由上式可知 : 负,, 加 ) 3 若 Ri>, 则商上 1, 不需恢复余数, 即 : Ri+1=2Ri-2 n B ( 由上式可知 : 正,1, 减 ) 省去了恢复余数的过程 注意 : 最后一次上商为 的话, 需要 纠余 处理, 即把试商时被减掉的除数加回去, 恢复真正的余数 不恢复余数法也称为加减交替法 带符号数除法 原码除法 o 商符和商值分开处理 商的数值部分由无符号数除法求得 商符由被除数和除数的符号确定 : 同号为, 异号为 1 o 余数的符号同被除数的符号 补码除法 o 方法 1: 同原码除法一样, 先转换为正数, 先用无符号数除法, 然后修正商和余数 o 方法 2: 直接用补码除法, 符号和数值一起进行运算, 商符直接在运算中产生 对于两个 n 位补码整数的除法运算, 被除数需要进行符号扩展 若被除数为 2n 位, 除数为 n 位, 则被除数无需扩展 原码除法举例 已知 [X] 原 =.111 [Y] 原 = 用恢复余数法计算 [X/Y] 原解 : 分符号位和数值位两部分进行 商的符号位 : 1 = 1 商的数值位采用恢复余数法 减法操作用补码加法实现, 是否够减通过中间余数的符号来判断, 所以中间余数要加一位符号位 因此, 需先计算出 : [ X ] 补 =.111 [ Y ] 补 =.111 [ Y ] 补 = 1.11 因为是原码定点小数, 所以在被除数低位扩展 思考 : 若实现无符号数相除即 :111 除以 111, 则有何不同? 结果是什么? 在确认不会溢出时可省略

12 原码除法举例 已知 [X] 原 =.111 [Y] 原 = 用不恢复余数法计算 [X/Y] 原解 :[ X ] 补 =.111 [ Y ] 补 =.111 [ Y ] 补 = 1.11 加减交替法 的要点 : 正 1 减负 加 实现补码除法的基本思想 补码除法判断是否 够减 的规则 (1) 当被除数 ( 或中间余数 ) 与除数同号时, 做减法, 若新余数的符号与除数符号一致表示够减, 否则为不够减 ; (2) 当被除数 ( 或中间余数 ) 与除数异号时, 做加法, 若得到的新余数的符号与除数符号一致表示不够减, 否则为够减 上述判断规则用表表示为 : 中间余数 R 1 1 除数 Y 1 1 新中间余数 :R Y( 正商 ) 够减 不够减 1 不够减 够减 新中间余数 :R+Y( 负商 ) 够减不够减 1 不够减够减 最后一步得到的结果与恢复余数法一样! 问题 : 对于原码小数和无符号整数的除法运算, 用被除数 ( 中间余数 ) 减除数进行试商时, 根据什么来确定是否 够减? 中间余数的符号! 补码除法能否这样来判断呢? 从上表可得到补码除法的基本算法思想 : (1) 运算规则 : SKIP 当被除数 ( 或中间余数 ) 与除数同号时, 做减法 ; 异号时, 做加法 (2) 上商规则 : 若新余数与原余数符号一致 ( 即余数符号不变 ), 则够减, 商 1; 否则不够减, 商 若商为正时 : 新余数与除数符号一致, 够减, 商 1; 否则不够减, 商 ( 原码 ) 若商为负时 : 新余数与除数符号不一致, 够减, 商 ; 否则不够减, 商 1 ( 反码 ) 补码除法也有 : 恢复余数法和不恢复余数法 补码恢复余数法 算法要点 : (1) 操作数的预置 : 除数装入除数寄存器 Y, 被除数经符号扩展后装入余数寄存器 R 和余数 / 商寄存器 Q (2) R 和 Q 同步串行左移一位 (3) 若 R 与 Y 同号, 则 R = R Y; 否则 R = R+Y, 并按以下规则确定商值 q : 1 若中间余数 R Q= 或 R 操作前后符号未变, 表示够减, 则 q 置 1, 转下一步 ; 2 若操作前后 R 的符号已变, 表示不够减, 则 q 置, 恢复 R 值后转下一步 ; (4) 重复第 (2) 和第 (3) 步, 直到取得 n 位商为止 (5) 若被除数与除数同号, 则 Q 中就是真正的商 ; 否则, 将 Q 求补后是真正的商 ( 即 : 若商为负值, 则需要 各位取反, 末位加 1 来得到真正的商 ) (6) 余数在 R 中 问题 : 如何恢复余数? 通过 做加法 来恢复吗? 无符号数 ( 或原码 ) 除法通过 做加法 恢复余数, 但补码不是! 若原来为 R = R Y, 则执行 :R = R+Y, 否则若原来是 R = R+Y, 则执行 :R = R Y 举例 :7/3=? (-7)/3=? 被除数 : 111 除数 11 A Q M= 减 恢复 ( 加 ) 商 减 恢复 ( 加 ) 商 减 111 符同商 减 恢复 ( 加 ) 商 1 1 余 :1/ 商 :1 被除数 : 除数 11 A Q M= 加 恢复 ( 减 ) 商 加 恢复 ( 减 ) 商 加 符同商 加 恢复 ( 减 ) 商 商为负数, 需求补 :1 111 余 :1111/ 商 :111 验证 :7/3 = 2, 余数为 1 验证 :-7/3 =- 2, 余数为 -1 补码不恢复余数法 算法要点 : (1) 操作数的预置 : 除数装入除数寄存器 Y, 被除数经符号扩展后装入余数寄存器 R 和余数 / 商寄存器 Q (2) 根据以下规则求第一位商 q n : 若被除数 X 与 Y 同号, 则 R1=X Y; 否则 R1 =X+Y, 并按以下规则确定商值 q n : 1 若新的中间余数 R1 与 Y 同号, 则 q n 置 1, 转下一步 ; 判断是否同号与恢复余数 2 若新的中间余数 R1 与 Y 异号, 则 q n 置, 转下一步 ; 法不同, 不是新老余数! q n 用来判断是否溢出, 而不是真正的商 以下情况下会发生溢出 : 是余数和除数之间同号则够减, 商 1? 若 X 与 Y 同号且上商 q n =1, 或者, 若 X 与 Y 异号且上商 q n = 异号则不够减, 商? (3) 对于 i =1 到 n, 按以下规则求出 n 位商 : 错! 参看前面的表 1 若 Ri 与 Y 同号, 则 q n-i 置 1,Ri+1 = 2Ri [Y] 补,i = i +1; 2 若 Ri 与 Y 异号, 则 q n-i 置,Ri+1 =2Ri+[Y] 补,i = i +1; (4) 商的修正 : 最后一次 Q 寄存器左移一位, 将最高位 q n 移出, 最低位置上商 q 若被除数与除数同号, Q 中就是真正的商 ; 否则, 将 Q 中商的末位加 1 商已经是 反码 (5) 余数的修正 : 若余数符号同被除数符号, 则不需修正, 余数在 R 中 ; 否则, 按下列规则进行修正 : 当被除数和除数符号相同时, 最后余数加除数 ; 否则, 最后余数减除数 补码不恢复余数法也有一个六字口诀 同 1 减; 异 加 其运算过程也呈加/ 减交替方式, 因此也称为 加减交替法 举例 :-9/2 将 X=-9 和 Y=2 分别表示成 5 位补码形式为 : [X] 补 = [Y] 补 = 1 被除数进行符号扩展为 : [X] 补 = [ Y] 补 = 同 1 减异 加 X/Y= 1B = 4, 余数为 1B = 1 将各数代入公式 : 除数 商 + 余数 = 被除数 进行验证, 得 : 2 ( 4) +( 1) = 9

13 快速除法器 问题 : 可以像乘法一样用 32 个 Adder 同时进行加 / 减运算来实现流水线方式的快速除法器吗? 不行! 每次做加法还是减法, 必须要知道上次余数的符号 很难实现流水化 比快速乘法器更难实现 阵列除法器比阵列乘法器复杂 P=1 Q Y 1 右图是实现对两个正数 Q 1 按不恢复余数法进行相除的阵列除法器 Q 2 第一次总是做减法, 故 P=1 使第一行做减法 ; Q 3 中间行最高位进位 Co Q 确定商和下次做加 / 减 4, 故 Co 连到 Qi 和下一 y 行控制线 P 控制线 P 进 / 借位出 Co s = x (p y ) ci Co = (x + Ci) (p y ) + xci p = 时,s = x y Ci, Co = xy + yci + xci p = 1 时,s = x y Ci, Co = xy + yci + xci X 1 X 2 X 3 X 4 X 5 X 6 X 7 X 8 Y 2 Y 3 Y 4 x s y P CAS 进 / 借位入 Ci R 4 R 3 p = 时,CAS 作为全加器单元 p = 1 时, 输入 y 被取反,CAS 作为全减器单元 R 2 R 1 R 定点运算部件 综合考虑各类定点运算算法后, 发现 : 所有运算都可通过 加 和 移位 操作实现以一个或多个 ( 或加法器 ) 为核心, 加上移位器和存放中间临时结果的若干寄存器, 在相应控制逻辑的控制下, 可以实现各种运算 运算部件通常指 移位器 寄存器组, 加上用于数据选择的多路选择器和实现数据传送的总线等构成的一个运算数据通路 可用专门运算器芯片实现 ( 如 :4 位运算器芯片 AM291) 可用若干芯片级联实现 ( 如 4 个 AM291 构成 16 位运算器 ) 现代计算机把运算数据通路和控制器都做在 CPU 中, 为实现高级流水线,CPU 中有多个运算部件, 通常称为 功能部件 或 执行部件 注 : 运算器 (Operate Unit) 运算部件 (Operate Unit) 功能部件 (Function Unit) 执行部件 (Execution Unit) 和 数据通路 (DataPath) 的含义基本上一样, 只是强调的侧面不同 SKIP A -3 DA -3 G*/N P*/O C n+4 定点运算器芯片举例 -AM291A 芯片框图 LA MUX GRS LB MUX B -3 通用寄存器组 (General Register Set) DB -3 SIO 3 SIO Shifter QIO 3 QIO Q Shifter I -8 ZERO CU Q Z Y 控制信号 C 问题 : 如何级联? 两个移位器的引线如何连接? AM291A 的功能和结构 核心是 4 位 ( 含移位器 ), 可实现 A+B A B B A 和 与 或 异或 等 进位输入 C 进位输出 Cn+4 组进位传递/ 溢出 P*/O 组进位生成/ 符号 G*/N - 串行级联时,C 和 Cn+4 用来串行进位传递 - 多级级联时, 后两个信号用作组进位传递信号 P* 和组进位生成信号 G* 的操作数来自主存或寄存器,B 输入端还可以是 Q 寄存器 4 位双口 GRS(16 个 ), 一个写入口 两个读口 A 和 B A A 3 为读口 A 的编号,B B 3 为写口或读口 B 的编号 A 和 B 口可同时读出, 分别 LA 和 LB 送到多路选择器 MUX 的输入端 一个 Q 寄存器和 Q 移位寄存器, 主要用于实现乘 / 除运算 乘法的部分积和除法的中间余数都是双倍字长, 需放到两个单倍字长寄存器中, 并对 其同时串行左移 ( 除法 ) 或右移 ( 乘法 ) Q 寄存器就是乘数寄存器或商寄存器 因此, 也被称为 Q 乘商寄存器 移位器和 Q 移位器一起进行左移或右移, 移位后, 移位器内容送 继续进 行下次运算, 而 Q 移位器内容送 Q 乘商寄存器 将 的结果进行判 后可通过 Z 输出端将 零 标志信息输出, MUX 移位器等的控制信号来自 CCU, 通过对指令操作码 I -I 8 译码, 得到控制信号 思考题 : 如何用 AM291A 芯片实现乘 / 除运算? 1 R 被预置为 / 被除数高位,Q 寄存器被预置为 / 被除数低位,R1 被预置为被乘数 / 除数 2 控制 执行 加 或 减, 并使 移位器和 Q 移位器同时 右移 / 左移 ( 移位后 移位器中是高位部分积 / 中间余数,Q 移位器中是低位部分积 / 中间余数 ) 3 移位器送 的 A 端,Q 移位器送 Q 寄存器后, 再送回 Q 移位器 4 反复执行第 2 3 两个步骤, 直到得到所有乘积位或商 BACK MIPS 中的乘 除运算处理 MIPS 中有一对 32 位寄存器 Hi & Lo ( 相当于 Q 乘商寄存器 ) 乘法和除法运算的硬件相同 : 仅需做加 减和 64 位寄存器的左 / 右移位 Hi 和 Lo 结合起来实现 64 位寄存器 - 乘法 Hi 中存放高 32 位积, Lo 中存放低 32 位积 - 除法 :Hi 中存放 remainder, Lo 中存放 quotient mflo 指令用来把 Lo 中的 32 位数据取到通用寄存器 指令 : mult,multu;div,divu 两种乘法指令都忽略 overflow, 而由软件自行处理溢出 软件通过 mfhi 指令取出 Hi 寄存器来判断是否溢出 溢出判断规则 : Hi 中为以下数值时, 不溢出, 否则溢出 - 无符号数乘指令 (multu) 时 : 全 - 带符号数乘 (mult ) 时 : Lo 中的符号 MIPS 指令不处理 溢出 和 除数为, 由软件自行处理 十进制数的加减运算 有的机器有十进制加减法指令, 用于对 BCD 码进行加减运算 所以这些机器中必须要有相应的十进制加减运算逻辑 以 NBCD 码 (8421 码 ) 为例, 讨论十进制整数的加减运算 一般规定数符在最高位 11: 正,111: 负或 : 正, 1: 负例如 : 或

14 十进制加法运算举例 一位十进制加法器 例 =56 例 = 例 = 结果 <=9 时, 不需校正 ; 大于 9 或向高位有进位时, 需 +6 校正 当最高位有进位时, 发生溢出 低位有进位, 则进到高位, 同时该低位 +6 校正 (111) 2 >9 需 +6 校正 问题 : 本位和在什么范围内需 +6 校正? 大于 9 的情况 :11,111,..,1111 有进位的情况 :1,11,11 和 111(19) 最大为 19: 2x9+1=19, 范围为 1~19 当某位运算结果在 1~19 之间时, 需进行校正 ( 最大可能 :2x9+1=19) 即 :1x1x 或 11xx 或有进位 ( C4*=1 ) 所以, 校正逻辑表达式 : C4=C4*+S3*S1*+S3*S2* C4 C4* S S3* S2 S2* S1 S1* S A3 B3 A2 B2 A1 B1 A B S* n 位十进制加法器 n 个一位十进制加法器 = 一个 n 位十进制串行加法器 十进制减法运算 方法 : 加补码 :N 1-N 2=N 1 +(1 n -N 2) (mod 1 n ) 十进制数的补码求法 : 每位求反, 末位加 1 一位十进制数 (NBCD 码 ) 求反的方法, 有 : 对各二进位求反, 再 +1 先 +6, 再各位求反 直接用求反电路 只要在加法器基础上增加求补逻辑和最终结果的修正逻辑 例 :[7] 反 = = 1+11 = 1 = 2 = = 111 = 1 = 2 十进制减法运算举例 第二讲小结 例 =184 例 =-184 加补码 :39+875= =-184(mod 1 3 ) 进位为 1, 表示被减数大于减数, 结果为正 无进位, 表示差值为负数, 故应将结果取补 取补 逻辑运算 移位运算 扩展运算等电路简单, 主要考虑算术运算 定点运算涉及的对象无符号数 ; 带符号整数 ( 补码 ); 定点原码小数 ; 定点移码整数 定点数运算 : 实现基本算术和逻辑运算,+ 移位器实现其他运算加减运算 : 补码加 / 减 : 符号位和数值位一起运算, 减法用加法实现 同号相加时可能溢出原码加 / 减 : 符号位和数值位分开运算, 用于浮点数尾数加 / 减运算移码加减 : 移码的和 差等于和 差的补码, 用于浮点数阶码加 / 减运算乘法运算 : 无符号数乘法 : 加 + 右移 原码 ( 一位 / 两位 ) 乘法 : 符号和数值分开运算, 数值部分用无符号数乘法实现, 用于浮点数尾数乘法运算 补码 ( 一位 / 两位 ) 乘法 : 符号和数值一起运算, 采用 Booth 算法 快速乘法器 : 流水化乘法器 阵列乘法器除法运算 : 无符号数除法 : 用 加 / 减 + 左移, 有恢复余数和不恢复余数两种 原码除法 : 符号和数值分开, 数值部分用无符号数除法实现, 用于浮点数尾数除法运算 补码除法 : 符号位和数值位一起 有恢复余数和不恢复余数两种 快速除法器 : 很难实现流水化除法器, 可实现阵列除法器 定点运算部件 : GRS MUX Shifter Q 寄存器等, 在 CU 控制下执行 十进制数加 减运算及运算部件

15 第三讲 : 浮点数运算 主要内容 指令集中与浮点运算相关的指令 ( 以 MIPS 为参考 ) 涉及到的操作数 - 单精度浮点数 - 双精度浮点数 涉及到的运算 - 算术运算 : 加 / 减 / 乘 / 除 浮点数加减运算 浮点数乘除运算 浮点数运算的精度问题 MIPS 浮点运算指令的总结 浮点操作数的表示 32 位单精度浮点数 / 64 位双精度浮点数 浮点数的运算 加法 / 减法 / 乘法 / 除法 例子 : 将以下程序编译为 MIPS 汇编语言 Float f2c (float fahr) { return ((5. / 9.) * (fahr-32.)); } 假设变量 fahr 存放在 $f12 中, 返回结果存放在 $f 中 三个常数存放在通过 $gp 能访问到的存储单元中 假设不考虑信息在栈帧中的保存和恢复 f2c : lwcl $f16, const5($gp) lwcl $f18, const9($gp) div.s $f16, $f16, $f18 lwcl $f18, const32($gp) sub.s $f12, $f12, $f18 mul.s $f, $f16, $f12 jr $ra 有关 Floating-point number 的问题 实现一套浮点数运算指令, 要解决的问题有 : Issues: Representation( 表示 ): Normalized form ( 规格化形式 ) 和 Denormalized form 单精度格式和双精度格式 Range and Precision( 表数范围和精度 ) Arithmetic (+, -, *, / ) Rounding( 舍入 ) Exceptions (e.g., divide by zero, overflow, underflow) ( 异常处理 : 如除数为, 上溢, 下溢等 ) Errors( 误差 ) 与精度控制 浮点数运算及结果 设两个规格化浮点数分别为 A=Ma. 2 Ea B=Mb. 2 Eb, 则 : A + B=(Ma + Mb. 2 -(Ea-Eb) ). 2 Ea ( 假设 Ea>=Eb ) A*B =(Ma *Mb). 2 Ea+Eb A/B =(Ma /Mb). 2 Ea-Eb 上述运算结果可能出现以下几种情况 : SP 最大允许的指数为多少? 127! 阶码上溢 : 一个正指数超过了最大允许值 = + /- / 溢出阶码下溢 : 一个负指数超过了最小允许值 = +/- SP 最小允许的指数为多少? -126! 尾数上溢 : 最高有效位有进位 = 右规尾数溢出, 不一定浮点数溢出, 即不一定会发生 异常 非规格化尾数 : 数值部分高位为 = 左规右规或对阶时, 右段有效位丢失 = 尾数舍入在运算过程中, 添加保护位 IEEE 建议实现时为每种异常情况提供一个自陷允许位 若某异常对应的位为 1, 则发生相应异常时, 就调用一个特定的异常处理程序执行 IEEE754 标准规定的五种异常情况 1 无效操作 操作中有一个数是非有限数, 如 : 加 / 减 x / 等 结果无效, 如 : 源操作数是 NaN / x REM REM y 等 2 除以 3 上溢 ( 阶码上溢 ): 对于 SP, 则指阶码 E > ( 指数大于 127) 4 下溢 ( 阶码下溢 ) : 对于 SP, 则指阶码 E < 1( 指数小于 -126 ) 5 结果不精确 ( 舍入时引起 ) 浮点数加 / 减运算 十进制科学计数法的加法例子 其计算过程为 : = =( ) 1 5 = 因此, 进行尾数加减运算前, 必须 对阶! 最后还要考虑舍入计算机内部的二进制运算也一样! 对阶 操作 : 目的是使两数阶码相等 小阶向大阶看齐, 阶小的那个数的尾数右移, 右移位数等于两个阶码差的绝对值 IEEE754 尾数右移时, 要将隐含的 1 移到小数部分, 空出位补, 移出的低位保留到特定的 附加位 上

16 浮点数加减法基本要点 浮点数加 / 减法步骤 ( 假定 :Xm Ym 分别是 X 和 Y 的尾数, Xe 和 Ye 分别是 X 和 Y 的阶码 ) (1) 求阶差 : e=ye Xe ( 假定 Ye > Xe, 则结果的阶码为 Ye) (2) 对阶 : 将 Xm 右移 e 位, 尾数变为 Xm 2 Xe-Ye ( 保留右移的尾数部分 : 保护位 ) (3) 尾数加减 : Xm 2 Xe-Ye ± Ym (4) 规格化 : 当尾数高位为, 则需左规 : 尾数左移一次, 阶码减 1, 直到 MSB 为 1 每次阶码减 1 后要判断阶码是否下溢 ( 比最小可表示的阶码还要小 ) 当尾数最高位有进位, 需右规 : 尾数右移一次, 阶码加 1, 直到 MSB 为 1 每次阶码加 1 后要判断阶码是否上溢 ( 比最大可表示的阶码还要大 ) 阶码溢出异常处理 : 阶码上溢, 则结果溢出 ; 阶码下溢, 则结果为 (5) 如果尾数比规定位数长, 则需考虑舍入 ( 有多种舍入方式 ) (6) 若尾数是, 则需要将指数也置 为什么? 尾数为 说明结果应该为, 即 : 指数和尾数为全 浮点数加法运算举例 Example: 用二进制形式计算.5 +(.4375) =? 解 :.5=1.x2-1, =-1.11x2-2 对阶 : -1.11x x2-1 加减 : 1.x2-1 +( -.111x2-1 ) =.1x2-1 规格化 :.1x2-1 1.x2 4 判溢出 : 无结果为 : 1.x2 4 =.1=1/16=.625 在计算机内部执行上述运算时, 必须解决哪些问题? (1) 如何表示? 用 IEEE754 标准! (2) 如何判断阶码的大小? 求 [ΔE] 补 =? [ΔE] 补 = [Ex Ey] 补 = [Ex] 移 + [ [Ey] 移 ] 补 (mod 2 n ) (3) 对阶后尾数的隐含位如何处理? 右移到数值部分, 高位补, 保留移出低位部分 (4) 如何进行尾数加减? 隐含位还原后, 按原码进行加减运算, 附加位一起运算 ±1x.xx x 形式时, 则右规 : 尾数右移 1 位, 阶码加 1 (5) 何时需要规格化, 如何规格化? ±. 1x x 形式时, 则左规 : 尾数左移 k 位, 阶码减 k (6) 如何舍入? 最终须把附加位去掉, 此时需考虑舍入 (IEEE754 有四种舍入方式 ) (7) 如何判断溢出? 若最终阶码大于 127( 即 : 阶码为全 1) 则上溢 ; 若尾数为全, 则下溢 浮点数加法运算举例 S x 浮点加 / 减法器 E x M x S y E y M y 例子 ( 同前 )x=.5 y= 求 x+y=? 解 2: 假定用 IEEE754 标准单精度格式表示 x=.5=1/2=(.1...)2=(1...)2x2-1 y=-.4325=( )2=( )2x2-2 [x] 浮 = , [y] 浮 = ,11 对阶 : [ΔE] 补 = = 1 ΔE=1 [ΔE] 补 = 256+Ex Ey= Ex-(127+Ey)=256+[Ex] 移 -[Ey] 移 =[Ex] 移 +[-[Ey] 移 ] 补 (mod 256) 故对 y 进行对阶 [y] 浮 = ( 高位补隐藏位 ) 尾数相加 :1...+( )=.1 ( 原码加法, 最左边一位为符号 ) 左规 : +(.1 )2x2-1 =+(1. )2x2-4 ( 阶码减 3, 实际上是加了三次 ) [x+y] 浮 = 即 : (-1) 加 3 次 [-1] 补 x+y=(1.)2x2-4 =1/16=.625 (( ) ) ) = (-4) 问题 : 为何加减运算右规时最多只需一次? 因为即使是两个最大的尾数相加, 得到的和的尾数也不会达到 4, 故尾数的整数部分最多有两位, 保留一个隐含的 1 后, 最多只有一位被右移到小数部分 小 阶 差 控制逻辑 4 右 移 大 阶码增 / 减 左移或右移 9 舍 入 S b E b M b 阶码相减 阶小的数的尾数右移 尾数加 / 减 规格化 舍入 可用流水线方式实现! 浮点数乘 / 除法基本要点 浮点数乘法 :A*B =(Ma *Mb). 2 Ea+Eb 浮点数除法 :A/B =(Ma /Mb). 2 Ea-Eb 浮点数尾数采用原码乘 除运算 浮点数乘 / 除法步骤 ( 假定 :Xm Ym 分别是 X 和 Y 的尾数, Xe 和 Ye 分别是 X 和 Y 的阶码 ) (1) 求阶 : Xe + Ye (2) 尾数相乘除 : Xm */Ym ( 两个形为 1.xxx 的数相乘 / 除 ) (3) 两数符号相同, 结果为正 ; 两数符号相异, 结果为负 ; 如果需要规格化 ( 尾数形如 : 1.xx x), 则按 (4) 进行 (4) 当尾数高位为, 需左规 : 尾数左移一次, 阶码减 1(+[-1] 补 ), 直到 MSB 为 1 每次阶码减 1 后要判断阶码是否下溢 ( 比最小可表示的阶码还要小 ) 当尾数最高位有进位, 需右规 : 尾数右移一次, 阶码加 1, 直到 MSB 为 1 每次阶码加 1 后要判断阶码是否上溢 ( 比最大可表示的阶码还要大 ) (5) 如果尾数比规定的长, 则需考虑舍入 (6) 若尾数是, 则需要将指数也置 (7) 阶码溢出判断 问题 1: 乘法运算结果最多左规几次? 最多右规几次? 不需左规! 最多右规 1 次! 问题 2: 除法呢? 左规次数不定! 不需右规! 求阶码的和 差 假设 Ex 和 Ey 分别是两个操作数的阶码,Eb 是结果的阶码, 则 : 阶码加法运算公式为 : Eb Ex+Ey+129 ( mod 2 8 ) [E1+ E2] 移 = E1+ E2 = E E2 127 = [E1] 移 + [E2] 移 127 = [E1] 移 + [E2] 移 +[ 127] 补 = [E1] 移 + [E2] 移 +11B( mod 2 8 ) 阶码减法运算公式为 : Eb Ex+[ Ey] 补 +127 ( mod 2 8 ) [E1 E2] 移 = E1 E2 = E1 (127+ E2)+ 127 = [E1] 移 [E2] 移 +127 = [E1] 移 + [ [E2] 移 ] 补 B( mod 2 8 ) 举例 : 若两个 IEEE754 操作数的阶码分别为 1 和 -5, 求 1+(-5) 和 1-(-5) 的移码 解 :Ex = =137=1 11B,Ey = 127+ ( 5) = 122 = B,[ Ey ] 补 = 1 11B 将 Ex 和 Ey 代入上述公式, 得 : Eb = Ex+Ey +129 = (mod 2 8 )= 1 1B = 132 其阶码的和为 = 5, 正好等于 1 + ( 5) = 5 Eb = Ex+[ Ey] 补 +127 = (mod 2 8 )= 1 111B = 142, 其阶码的差为 = 15, 正好等于 1 ( 5) = 15 BACK

17 Extra Bits( 附加位 ) "Floating Point numbers are like piles of sand; every time you move one you lose a little sand, but you pick up a little dirt. 浮点数就像一堆沙, 每动一次就会失去一点沙, 并捡回一点脏 有谁能解释上述这段话的含义? 如何才能使失去的 沙 和捡回的 脏 都尽量少呢? 加多少附加位才合适? Addition: 1.xxxxx 1.xxxxx 1.xxxxx 1.xxxxxxxx + 1.xxxxx.1xxxxx.1xxxxx -1.xxxxxxxx 1x.xxxxy 1.xxxxxyyy 1x.xxxxyyy. xxxx IEEE754 规定 : 中间结果须在右边加 2 个附加位 (guard & round) Guard bit( 保护位 ): 在 significand 右边的位 Rounding bit( 舍入位 ): 在保护位右边的位 BACK 附加位的作用 : 用以保护对阶时右移的位或运算的中间结果 附加位的处理 : 1 左规时被移到 significand 中 ; 2 作为舍入的依据 Rounding Digits( 舍入位 ) 举例 : B = 1, p = 3 假定采用两位附加位思考 : 若没有舍入位, 采用就近舍入到偶数, 则结果是什么? = 2.34 * =.253 * 1 2 = * 1 结果为 2.36! 精度没有 2.37 高! IEEE Standard: four rounding modes( 用图说明 ): round to nearest (default) round towards plus infinity (always round up) round towards minus infinity (always round down) round towards round to nearest: 简称为就近舍入到偶数 round digit < B/2 then truncate( 截取 ) > B/2 then round up (add 1 to ULP) = B/2 then round to nearest even digit 注 :ULP=units in the last place. 可以证明默认方式得到的平均误差最小 IEEE754 的舍入方式的说明 IEEE754 的舍入方式 Z1 Z Z2 (Z1 和 Z2 分别是结果 Z 的最近可表示的左 右数 ) (1) 就近舍入 : 舍入为最近可表示的数 ( 非中间值 : 舍 1 入 ; 中间值 : 强迫结果为偶数 - 慢 ) (2) 朝 + 方向舍入 : 舍入为 Z2( 正向舍入 ) (3) 朝 - 方向舍入 : 舍入为 Z1( 负向舍入 ) (4) 朝 方向舍入 : 截去 即, 总是舍入成 Z1 与 Z2 中绝对值较小 的那个 ( 正数 : 取 Z1; 负数 : 取 Z2) 如 : 附加位为 1: 舍 11: 入 1:( 强迫结果为偶数 ) 例 : ~ 1.111; ~ 1.111; ~ 1.111; ~ 1.; IEEE754 通过在舍入位后再引入 粘位 sticky bit 来简化 中间值 舍入问题 加减运算对阶时, 较小数的尾数右移后, 舍入位之后有非 数, 则可设置 sticky bit 举例 :1.24x x1 1 分别采用一位 二位 三位附加位时, 结果各是多少?( 就近舍入到偶数 ) 尾数精确结果为 , 所以分别为 : 1.24,1.24,1.25 BACK 溢出判断 可能会导致阶码溢出的情况 : 问题 : 如何减 1? +[-1] 补 左规 ( 阶码 -1) 右规( 阶码 +1) 时 - 左规 (-1) 时 : 先判断阶码是否为全, 若是, 则直接置阶码下溢 ; 否则, 阶码减 1 后判断阶码是否为全, 若是, 则阶码下溢 - 右规 (+1) 时, 先判断阶码是否为全 1, 若是, 则直接置阶码上溢 ; 否则, 阶码加 1 后判断阶码是否为全 1, 若是, 则阶码上溢 书上内容要修正! 乘法运算求阶码的和时 - 若 Ex Ey 的最高位都是 1, 而 Eb 的最高位是 或 Eb 为全 1, 则阶码上溢 - 若 Ex Ey 的最高位都是, 而 Eb 的最高位是 1 或 Eb 为全, 则阶码下溢 除法运算求阶码的差时 - 若 Ex 的最高位是 1,Ey 的最高位是,Eb 的最高位是 或 Eb 为全 1, 则阶码上溢 - 若 Ex 的最高位是,Ey 的最高位是 1,Eb 的最高位是 1 或 Eb 为全, 则阶码下溢 例 : 若 Eb= 1, 则左规一次后, 结果的阶码 Eb=? 解 :Eb=Eb+[-1] 补 = = 阶码下溢! 例 : 若 Ex= ,Ey=1, 则乘法运算时, 结果的阶码 Eb=? 解 :Eb=Ex+Ey+129= = 阶码上溢! 实例 :PowerPC 和 8x86 中的浮点部件 PowerPC 中的浮点运算 比 MIPS 多一条浮点指令 : 乘累加指令 - 将两个操作数相乘, 再与另一个操作数相加, 写到结果操作数 - 可以用一条乘累加指令代替两条 MIPS 浮点指令 - 可以为中间结果多保留几位, 得到最后结果后, 再考虑舍入, 精度高 - 利用它来实现除法运算和平方根运算 浮点寄存器的数量多一倍 (32xSPR, 32xDPR) 8x86 中的浮点运算 采用寄存器堆栈结构 : 栈顶两个数作为操作数 寄存器堆栈的精度为 8 位 (MIPS 和 PowerPC 最多都是 64 位 ) 所有浮点运算都转换为 8 位扩展浮点数进行运算, 写回存储器时, 再转换位 32 位 (float) 或 64 位 (double) 有时会发生问题 浮点数数据存取指令自动完成转换 指令类型 : 存取 算术 比较 函数 ( 正弦 余弦 对数等 ) 第三讲小结 浮点运算指令 ( 以 MIPS 为参考 ) 浮点数的表示 (IEEE754 标准 ) 单精度 SP(float) 和双精度 DP(double) - 规格化数 (SP): 阶码 1~254, 尾数最高位隐含为 1 - ( 阶为全, 尾为全 ) - ( 阶为全 1, 尾为全 ) - NaN( 阶为全, 尾为非 ) - 非规数 ( 阶为全 1, 尾为非 ) 浮点数加减运算 对阶 尾数加减 规格化 ( 上溢 / 下溢处理 ) 舍入 浮点数乘除运算 求阶 尾数乘除 规格化 ( 上溢 / 下溢处理 ) 舍入浮点数的精度问题 中间结果加保护位 舍入位 ( 和粘位 ) 最终进行舍入 ( 有四种舍入方式 ) - 最近 ( 中间值强迫为偶数 ) + 方向 - 方向 方向 - 默认为 最近 舍入方式

18 本章总结 (1) 定点数运算 : 由 + 移位器实现各种定点运算 移位运算 逻辑移位 : 对无符号数进行, 左 ( 右 ) 边补, 低 ( 高 ) 位移出 算术移位 : 对带符号整数进行, 移位前后符号位不变, 编码不同, 方式不同 循环移位 : 最左 ( 右 ) 边位移到最低 ( 高 ) 位, 其他位左 ( 右 ) 移一位 扩展运算 零扩展 : 对无符号整数进行高位补 符号扩展 : 对补码整数在高位直接补符 加减运算 补码加 / 减运算 : 用于整数加 / 减运算 符号位和数值位一起运算, 减法用加法实现 同号相加时, 若结果的符号不同于加数的符号, 则会发生溢出 原码加 / 减运算 : 用于浮点数尾数加 / 减运算 符号位和数值位分开运算, 同号相加, 异号相减 ; 加法直接加 ; 减法用加负数补码实现 乘法运算 : 用加法和右移实现 补码乘法 : 用于整数乘法运算 符号位和数值位一起运算 采用 Booth 算法 原码乘法 : 用于浮点数尾数乘法运算 符号位和数值位分开运算 数值部分用无符号数乘法实现 除法运算 : 用加 / 减法和左移实现 补码除法 : 用于整数除法运算 符号位和数值位一起运算 原码除法 : 用于浮点数尾数除法运算 符号位和数值位分开运算 数值部分用无符号数除法实现 本章总结 (2) 浮点数运算 : 由多个 + 移位器实现 加减运算 - 对阶 尾数相加减 规格化处理 舍入 判断溢出 乘除运算 - 尾数用定点原码乘 / 除运算实现, 阶码用定点数加 / 减运算实现 溢出判断 - 当结果发生阶码上溢时, 结果发生溢出, 发生阶码下溢时, 结果为 精确表示运算结果 - 中间结果增设保护位 舍入位 粘位 - 最终结果舍入方式 : 就近舍入 / 正向舍入 / 负向舍入 / 截去四种方式 的实现 算术逻辑单元 : 实现基本的加减运算和逻辑运算 加法运算是所有定点和浮点运算 ( 加 / 减 / 乘 / 除 ) 的基础, 加法速度至关重要 进位方式是影响加法速度的重要因素 并行进位方式能加快加法速度 通过 进位生成 和 进位传递 函数来使各进位独立 并行产生 作业 2(3) 2(4) 作业 3 月 24 号交!