计算机组成原理
|
|
|
- 略廊 褚
- 7 years ago
- Views:
Transcription
1 Computer Orgaizatio Priciples 计算机组成原理 主讲教师 : 孙鑫 ([email protected]) ( 信息学院南楼,B3 室 ) For Studets of Computer 25
2 计算机硬件系统组成 ( 章节分配 ) 总线和I/O 接口第二部分 控制器 运算器 (5,6 章 ) 第三部分( 章),, 高速缓存主存储器虚拟存储器 ( 磁盘设备 ) 第一部分 (2,3 章 ) 第四部分 (9, 章 ) 输入设备输出设备
3 第 2 章计算机的逻辑部件 ( 目录部分 ) 2. 计算机中常用的组合逻辑电路 2.2 时序逻辑电路 2.3 阵列逻辑电路 2.4 习题与作业
4 第 2 章计算机的逻辑部件 ( 常用组合逻辑电路 ) 组合电路 : 输出仅由输入决定, 与电路当前状态无关 ; 电路结构中无反馈环路 ( 无记忆 ) 组合逻辑电路 I I I - Y Y Y m- 输入输出 = = = ),...,, (... ),...,, ( ),...,, ( m m I I I f Y I I I f Y I I I f Y
5 第 2 章计算机的逻辑部件 ( 常用组合逻辑电路 ) 三态电路 2 异或门及应用 3 加法器 4 算术逻辑单元 5 译码器 6 数据选择器
6 第 2 章计算机的逻辑部件 (2.. 三态电路 ) 以总线连接的计算机框图
7 第 2 章计算机的逻辑部件 (2.. 三态电路 ) 三态电路 ( 三态输出门 ): 总线接口电路 TS 门是 Three State Output Gate 的缩写, 是计算机中广泛使用的特殊门电路 三态门在工作状态下, 输出可为逻辑 和逻辑 在禁止态下, 输出高阻抗 (Z 状态 ) 表示输出端悬浮, 此时该门电路与其它门电路无关
8 第 2 章计算机的逻辑部件 (2.. 三态电路 ) 三态反相门 图 2. 三态反相门 () 的功能表及逻辑图 图 2.2 三态反相门 (2) 的功能表及逻辑图
9 第 2 章计算机的逻辑部件 (2.. 三态电路 ) 三态门的应用 图 2.4 三态门应用实例
10 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门 A B=AB+AB 相同为 不同为
11 异或门 真值表 : A B=AB+AB A B Y 相同为 不同为 同或门 A B=AB+A B 真值表 : A B Y 相同为 不同为
12 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门的应用. 可控原 / 反码输出电路 2. 半加器 3. 数码比较器 4. 奇偶检测电路
13 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门的应用. 可控原 / 反码输出电路
14 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门的应用 2. 半加器 ( 详细见 2..3 的讲解 )
15 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门的应用 3. 数码比较器
16 第 2 章计算机的逻辑部件 (2..2 异或门及其应用 ) 异或门的应用 4. 奇偶检测电路
17 第 2 章计算机的逻辑部件 (2..3 加法器 ) 加法器是计算机基本运算部件之一. 不考虑进位输入时, 两数码 X Y 相加称为半加. H=X Y+X Y=X Y 图 2.9 半加器的功能表和逻辑图
18 第 2 章计算机的逻辑部件 (2..3 加法器 ) 若考虑低位进位输入 C - 相加, 则称为全加器 全加和 F 和进位输出 C 的表示式分别为 : F=XYC-+ XYC-+ XYC-+ XYC- C= XYC-+ XYC-+ XYC-+ XYC- F 还可用两个半加器形成 F = X Y C -
19 第 2 章计算机的逻辑部件 (2..3 加法器 )
20 简单串行级联的 4 位全加器如下图所示 : + 将 4 个全加器相连可得 4 位加法器, 但其加法时间长 因为其位间进位是串行传送的 本位全加和 Fi 必须等低位进位 Ci- 来到后才能进行, 加法时间与位数有关 只有改变进位逐位传送的路径, 才能提高加法器工作速度
21 解决办法 采用 超前进位产生电路 来同时形成各位进位, 从而实行快速加法 我们称这种加法器为超前进位加法器 根据各位进位的形成条件, 可分别写出 Ci 的逻辑表达式 : 形成 C 的条件 : 即 :. X,Y 均为 ; 2. X,Y 任意为 且 C 为 C=XY+(X+Y)C 形成 C 2 的条件 :.X 2,Y 2 均为 ; 2. X 2,Y 2 任意为 且 X,Y 均为 3. X 2,Y 2 任意为 同时 X,Y 任意为 且 C 为 即 : C 2 =X 2 Y 2 +(X 2 +Y 2 ) X Y + (X 2 +Y 2 ) ( X +Y )C
22 解决办法 ( 续 ) C 3 =X 3 Y 3 +(X 3 +Y 3 ) X 2 Y ( X +Y )C C 4 =X 4 Y 4 +(X 4 +Y 4 ) X 3 Y ( X +Y )C 下面引入进位传递函数 Pi, 定义 : Pi=Xi+Yi 称为进位传递函数 (pass) 进位产生函数 Gi 的概念 (geerate) Gi=Xi Yi 称为进位产生函数 Gi 的意义是 : 当 XiYi 均为 时定会产生向高位的进位. Pi 的意义是 : 当 Xi 和 Yi 中有一个为 时, 若同时低位有进位输入, 则本位也将向高位传送进位.
23 第 2 章计算机的逻辑部件 (2..3 加法器 ) 将 Pi,Gi 代入 Ci 得到 : C=G+PC C2=G2+P2C= G2+P2(G+PC)= G2+P2G+P2PC C3=G3+P3 G2+ P3 P2G+ P3 P2PC C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G+ P4 P3 P2PC
24 第 2 章计算机的逻辑部件 (2..3 加法器 ) 当全加器的输入均取反码时, 它的输出也均取反码 ( 应用反演律采用与非 或非 与或非表示 ) 将上式改写成如下 : C=P+GC C2=P2+G2P+G2GC C3=P3+G3 G2+ G3G2P+G3G2GC C4=P4+G4P3+G4G3P2+G4G3G2P+ G4G3G2GC 由 P i G i 定义, 也可把半加和改写成以下形式 : H i =P i G i
25 第 2 章计算机的逻辑部件 (2..3 加法器 ) 图 2.2 四位超前进位加法器
26 第 2 章计算机的逻辑部件 (2..3 加法器 ) 图 2.3 用 4 片 ALU 构成的 6 位 ALU 图 位快速 ALU
27 第 2 章计算机的逻辑部件 (2..3 加法器 ) 算术逻辑单元 ( 简称 ALU) ALU 是一种功能较强的组合逻辑电路 它能进行多种算术运算和逻辑运算 ALU 的基本逻辑结构是超前进位加法器, 它通过改变加法器的进位产生函数 G 和进位传递函数 P 来获得多种运算能力 例如 :SN748 型四位 ALU 中规模集成电路了介绍 ALU 的原理
28 算术逻辑单元 四位 ALU 逻辑图
29 第 2 章计算机的逻辑部件 ( 加法器 ) 思考题. 设有 位数据相加, 采用串行进位方法, 设低位向高位的进位延迟时间为 t, 个全加器完成加法的时间为 t2, 那么一次加法运算需要的时间为 ((-)t+t2) 2. 某计算机字长 64 位, 加法器每 4 位构成 个小组, 每 4 个小组构成 个大组, 全加器进位延迟时间为 2s, 求和延迟时间为 3s, 小组内并行进位的延迟时间, 大组内和大组间的并行进位的延迟时间均为 2s, 请回答完成一次加法运算的时间 : () 采用串行进位 (2) 小组内采用并行进位, 小组间串行进位 (3) 采用两级分组, 小组内并行进位, 大组内也并行进位, 大组间串行进位
30 . 假设全加器进位延迟时间为 2s, 求和延迟时间为 3s. F 3 F 2 F F C 4 第 3 位 C 3 第 2 位 C 2 第 位 C C 第 位 Y 3 X 3 Y 2 X 2 Y X Y X 2*3+3 第 3 位 第 位 第 2 位 3 3 求和延迟 3s 进位延迟 2s 第 位
31 第 2 章计算机的逻辑部件 ( 加法器 ) 思考题 第 2 题
32 2. 当被加数为全, 加数最低位为 ( 其余位均为 ) 时加法时间最长, 今计算完成一次加法的最长时间 ( 最后一次进位和加法同时进行 ) ()=63 位串行进位时间 + 加法时间 =63*2+3=29s (2) 小组内采用并行进位, 小组间串行进位 = 小组串行进位 + 加法时间 =5*2+3=33s (3) 采用两级分组, 小组内并行进位, 大组内也并行进位, 大组间串行进位 = 小组形成 P G 时间 + 大组间串行进位 + 加法时间 =2+4*2+3=3s
33 第 2 章计算机的逻辑部件 (2..4 译码器 ) 译码 : 把某组编码翻译为唯一的输出, 实际应用中要用到的有地址译码器和指令译码器 译码器 : 有 2 4 译码器 3 8 译码器 (8 选 译码器 ) 和 4 6 译码器 ( 即 6 选 译码器 ) 等多种
34 Y Y Y 2 Y 3 Y4 Y 5 Y 6 Y 7 G G 2A G 2B C B A 下图分别为译码器引脚图和输入输出真值表, 其中 : G G 2A G 2B 为芯片选择端,G 高电平有效, 而 G 2A G 2B 为低电平有效 输入输出 C B A Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y Y 74LS38 第 2 章计算机的逻辑部件 (2..4 译码器 )
35 第 2 章计算机的逻辑部件 (2..4 译码器 )
36 第 2 章计算机的逻辑部件 (2..4 译码器 )
37 第 2 章计算机的逻辑部件 (2..5 数据选择器 ) 逻辑功能是在地址选择信号的控制下, 从多路数据中选择一种作为输出信号 又称多路开关或多路选择器 以四选一选择器为例 : D D D2 D3 A A F 地址 AA 输出 F D D D2 D3
38 第 2 章计算机的逻辑部件 (2..5 数据选择器 ) 图 2.5 双 4 通道选 数据选择器
39 第 2 章计算机的逻辑部件 (2.2 时序逻辑电路 ) 触发器 电位触发方式触发器 : 由 或 电平直接触发 边沿触发方式触发器 : 有正跳变 ( 上升沿 ) 触发或负跳变下降沿 ) 触发 主 - 从触发方式触发器 : 主从分级触发, 主要用于组成计数器 寄存器和移位寄存器 计数器
40 第 2 章计算机的逻辑部件 (2.2 时序逻辑电路 ) 寄存器和移位寄存器 寄存器是计算机的一个重要部件, 用于暂存数据 指令等 它由触发器和一些控制门组成 在寄存器中, 常用的是正边沿触发 D 触发器和锁存器 计数器 计数器是计算机 数字仪表中常用的一种电路 计数器按时钟作用方式来分, 有同步计数器和异步计数器两大类 计数器按计数顺序来分, 有二进制 十进制两大类
41 第 2 章计算机的逻辑部件 (2.3 阵列逻辑电路 ) 阵列逻辑电路近年来得到了迅速的发展 阵列 是指逻辑元件在硅芯片上以阵列形式排列, 这种电路具有设计方便 芯片面积小 产品成品率高 用户自编程 减少系统的硬件规模等优点 常见的阵列逻辑电路有 : 读 / 写存储器 (radom access memory, 简称 RAM) 只读存储器 (read oly memory, 简称 ROM) 可编程序逻辑阵列 (programmable logic array, 简称 PLA) 可编程序阵列逻辑 (programmable array logic, 简称 PAL) 通用阵列逻辑 (geeral array logic, 简称 GAL) 门阵列 (gate array, 简称 GA) 宏单元阵列 (macrocell array, 简称 MA) 可编程门阵列 (programmable gate array, 简称 PGA) 一般把除读 / 写存储器的阵列逻辑电路统称为可编程序逻辑器件 (programmable logic devices, 简称 PLD)
42 第 2 章计算机的逻辑部件 (2.3. 只读存储器 ROM) ROM 的结构 只读存储器 (read oly memory, 简称 ROM) 也是一类重要的阵列逻辑电路 在计算机中, 常常要存储固定的信息 ( 如监控程序 函数 常数等 ) ROM 主要由全译码的地址译码器和存储单元体组成, 前者是一种 与 阵列 ( 组成全部地址的最小项 ), 后者则是 或 阵列, 它们都以阵列形式排列 存储体中写入的信息是由用户事先决定的, 因此是 用户可编程 的, 而地址译码器则是 用户不可编程 的 ROM 的类型 )EPROM: 熔丝型 ; 一次熔断, 不能更改 2)EEPROM(E 2 PROM): 紫外线擦除或电擦除型, 可反复修改 3)MROM: 掩模型, 制造厂商制造时同时做好
43 保留熔丝 : 熔断 : A A A 2
44 A A A2
45 第 2 章计算机的逻辑部件 (2.3.2 可编程序逻辑阵列 PLA ) 可编程序逻辑阵列 (programmable logic array, 简称 PLA) 是 ROM 的变种, 也可以说是一种新 型的 ROM 它和 ROM 不同之处是 PLA 的与阵列 或阵 列都是用户可编程的 PLA 在组成控制器 存储固定函 数以及实现随机逻辑中有广泛的应用 下面通过把一张信息表 ( 表 2.) 存入 PLA 的过程来说明它的原理
46 第 2 章计算机的逻辑部件 (2.3.2 可编程序逻辑阵列 PLA ). 信息表 2. 写出 F i 的与或式 将 F i 中每个不同的乘积项都用 P i 表示
47 3.P ~P 7 =? = = = = = = = = = I I P I I I P I I I P I I I P I I I P I I I P I I I P I I P I P 思考题 : P i 相当于 ROM 阵列中的哪种逻辑? F i 相当于 ROM 阵列中的哪种逻辑?
48 4. 将信息存入 PLA 阵列中 将 P i 存入 PLA 的与阵列中 ( 二极管组成的与阵列 ) 将 F i 存入 PLA 的或阵列中 ( 三极管组成的或阵列 ) 问题 : 当 I = 时 F =? 当 I = 时 F =? 问题 2: 当 I 3 I 2 I I = 时, F ~F 7 =? 问题 3: 相对于 ROM 来说,PLA 具有哪些特点?
49 5.PLA 器件的电路图 问题 : () 输入 输出和 P 项分别是多少个? (2) 存储阵列是多大? (3) 异或门的输入端通过熔丝接地具有哪些作用?
50 例 : 若 F = P + P + + P9, 如何利用图 2.35 所示的 PLA 器件生成逻辑函数 F?( 其中 P i 是关于 I ~I 5 逻辑与运算 ) 解 : 选用两片 PLA 的 F 生成逻辑函数 F: 将第一片的 F 异或门输出端熔丝烧断 = P + P + P95 F + 2 将第二片的 F 异或门输出端熔丝烧断 F + 2 = P96 + P97 + P9 3 将第一 二片的 F 做 线与 并记为 F 4 画逻辑图 F F = F + F2 = P + P + + P95 P96 + P97 + P9 F = F + F2 = P + P + + P95 + P96 + P97 + P9
51 例 2: 利用 PLA 电路实现具有二 - 十进制 (BCD 码 ) 输出及循环码输出的十进制计数器 ) 利用四个正沿 D 触发器作为计数元件,D A =?D B =?D C =?D D =? 触发器 A 的次态的卡诺图 A B C D A A A A D = = + 同理有 : + = + + = + = D A D C B A D C B A C A C B C B A D B A B D D D 2)D A D B D C D D 表达式中不同的因子用 P i 表示 D A D C B A C B A C A C B B A D B A A P P P P P P P P = = = = = = = =
52 例 2: 利用 PLA 电路实现具有二 - 十进制 (BCD 码 ) 输出及循环码输出的十进制计数器 3) 循环码 K L M N P=?
53 例 2: 利用 PLA 电路实现具有二 - 十进制 (BCD 码 ) 输出及循环码输出的十进制计数器 4) 将 P i 项存入 PLA 与逻辑中 ; 将 D A ~D D W X Y Z K L M N P 存入 PLA 或逻辑 : 问题 : 当 D C B A =, 下一个时钟的上升沿到来后, WXYZ=?KLMNP=?
54 第 2 章计算机的逻辑部件 (2.3.3 可编程序阵列逻辑 PAL ) 可编程序阵列逻辑 (programmable array logic, 简称 PAL) 也是 ROM 的变种, 它和 ROM 不同处是 PAL 的与阵列是用户可编程的, 而或阵列是用户不可编程的 PAL 在计算机中也有广泛的应用
55 第 2 章计算机的逻辑部件 (2.3.4 通用阵列逻辑 GAL ) 通用阵列逻辑 (geeral array logic, 简称 GAL) 是一种比 PAL 功能更强的阵列逻辑电路 在它的输出有一个逻辑宏单元, 通过对它的编程, 可以获得多种输出形式, 从而使功能大大增强
56 第 2 章计算机的逻辑部件 (2.3.4 通用阵列逻辑 GAL )
57 第 2 章计算机的逻辑部件 (2.3.4 通用阵列逻辑 GAL )
58 第 2 章计算机的逻辑部件 门阵列 (GA) 宏单元阵列(MA) 标准单元阵列(SCA) 门阵列 (gate array, 简称 GA) 是一种逻辑功能很强的阵列逻辑电路 在芯片上制作了排成阵列形式的门电路, 根据用户需要对门阵列中的门电路进行互连设计, 再通过集成电路制作工艺来实现互连, 以实现所需的逻辑功能 宏单元阵列 (macrocell array, 简称 MA) 是一种比 GA 功能更强 集成度更高的阵列电路, 在芯片上排列成阵列的除门电路外还有触发器 加法器 寄存器以及 ALU 等 标准单元阵列又称为多元胞阵列 (pycellarray), 它以预先设计好的功能单元 ( 称为标准单元或多元胞 ) 为基础, 这些单元可以是门 触发器或有一定功能的功能块 ( 如加法器 ) 在标准单元阵列中, 所有单元都是根据用户逻辑图的需要安排在芯片上, 没有浪费, 所以不是半用户器件, 而是用户器件
59 第 2 章计算机的逻辑部件 (2.3.6 可编程门阵列 PGA ) 可编程门阵列 (programmable gate array, 简称 PGA) 是一种集编程设计灵活和宏单元阵列于一体的高密度电路 它与 GA,MA 的一个区别在于,PGA 内部按阵列分布的宏单元块都是用户可编程的 即用户所需逻辑可在软件支持下, 由用户自己装入来实现的, 而无需集成电路制造工厂介入, 并且这种装入是可以修改的, 因而其连接十分灵活 它主要由四个部分组成 : () 可编程序逻辑宏单元 (CLB) (2) 可编程序输入输出宏单元 (B) (3) 互连资源 (4) 重构逻辑的程序存储器
60 第 2 章计算机的逻辑部件 ( 习题 ). 串行加法器和并行 ( 超前进位 ) 加法器有何不同? 影响加法运算速度的关键因素是什么? 2. 在超前进位加法器中, 进位传递函数 P i 和进位产生函数 G i 表示什么意义?
61 第 2 章计算机的逻辑部件 ( 习题 ) 3. 采用 4 位二进制加法器和必要的门电路, 设计 2 位十进制加法器电路, 其输入为十进制余 3 码, 要求结果 ( 和 ) 为 842 码形式 4 位二进制加法器逻辑框图如图所示 F 3 F 2 F F C 出 C 入 A 3 A 2 A A B 3 B 2 B B
62 第 2 章计算机的逻辑部件 ( 习题 ) KEY TO uestio Three: 两位 位余 3 码数据相加, 如果产生进位, 本位的和即为 842 码形式的十进制数 ; 如果不产生进位, 则要减去 6 才是 842 码的十进制数,-6 的补码为
63 F F 3 F 2 F F F 3 F 2 F A 7 A 6 A 5 A 4 B 7 B 6 B 5 B 4 图两位十进制加法器 A 3 A 2 A A B 3 B 2 B B
64
Microsoft PowerPoint - 06时序逻辑电路
第六章时序逻辑电路 6. 概述 本章目录 6. 时序逻辑电路的分析方法 6. 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 用可编程逻辑器件实现同步时序逻辑电路 6.6 时序逻辑电路中的竞争 - 冒险现象 7-8-4 第六章时序逻辑电路 6. 概述 一 时序逻辑电路的特点 逻辑功能特点 : 任一时刻的输出不仅取决于该时刻的输入 还与电路原来的状态有关 电路结构特点 : 例 : 串行加法器
Microsoft Word - 部分习题参考答案.doc
部分习题参考答案 第 1 章 1.1 (1) U ab 5 (2) U ab 5 () I 2 () I 2 1.2 (a)-10w(b)-8w,0w(c)-50w,25w 1. () P 560 W, P 50 W, P 600 W, P 20 W, P 180 W 1. I 2 m U 60 1.5 P 50 W 1.6 U 26, U 7 ac bd 1.7 U ab 11, I, I 2,
Microsoft PowerPoint - 第一讲FPGA设计流程.ppt
The success's road 红色飓风 FPGA 普及行动 第一讲 FPGA FPGA 系统设计流程 www.farsight.com.cn 内容安排 EDA 技术简介以及 CPLD/FPGA 基础知识 (1)CPLD/FPGA 技术的发展历史阶段和代表技术 (2)CPLD/FPGA 最新进展和最高的性能简介 (3)CPLD/FPGA 典型应用领域和代表产品 (4)FPGA 的工作原理 特点以及当前流行的
电子技术基础 ( 第 版 ) 3. 图解单相桥式整流电路 ( 图 4-1-3) 电路名称电路原理图波形图 整流电路的工作原理 1. 单相半波整流电路 u 1 u u sin t a t 1 u 0 A B VD I A VD R B
直流稳压电源 第 4 章 4.1 整流电路及其应用 学习目标 1. 熟悉单相整流电路的组成, 了解整流电路的工作原理. 掌握单相整流电路的输出电压和电流的计算方法, 并能通过示波器观察整流电路输出电压的波形 3. 能从实际电路中识读整流电路, 通过估算, 能合理选用整流元器件 4.1.1 认识整流电路 1. 图解单相半波整流电路 ( 图 4-1-1) 电路名称电路原理图波形图 4-1-1. 图解单相全波整流电路
数字电子技术与微处理器基础
数字电子技术与微处理器基础 ( 第 8 讲 ) 主讲 : 张国钢副教授西安交通大学电气工程学院 27 年春 4 锁存器和触发器 4. 基本概念 4.2 锁存器 4.3 触发器 27-3-2 4. 基本概念 Astable region 锁存器 (latch) 触发器 (Flip-Flop, 简称为 FF) 作用 : 都具有保存一位二值信息的功能 ; 特点 : 2 是时序逻辑电路的基本单元电路 有两种能自行保持的稳定状态,
前言
FPGA/CPLD FPGA/CPLD FPGA/CPLD FPGA/CPLD FPGA/CPLD 1.1 FPGA/CPLD CPLD Complex Programable Logic Device FPGA Field Programable Gate Array 1.3 CPLD/FPGA PLD PLD ASIC PLD PLD PLD FPGA PLD 7032LC 3 PLD 70 1
⊙内容：常用逻辑电路设计
内容 : 常用逻辑电路设计一般组合逻辑电路设计 例 2: 全加器设计 一般时序逻辑电路设计 一 一般组合逻辑电路设计 1 概念 : 组合逻辑电路输出只与当前的输入有关, 而与历史状态无关 即组合逻辑电路是无记忆功能电路 2 常见电路 : (1) 基本门电路 ( 与 非 或等 ) (2) 选择电路 (N 选 1 电路等 ) (3) 编码与解码电路 (3-8 电路 7 段显示 ) (4) 加法电路 (
<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63>
第三章 Q3 1 1. 省略了 I/O 操作的复杂逻辑, 易实现, 耗费低 ; 2. 可以利用丰富的内存寻址模式实现灵活的 I/O 操作 Q3 2 假设存储单元 ds1 处寄存器地址为 0x2000, 代码如下 #define ds1 0x2000 while ( *ds1 == 0 ) ; Q3 3 假设设备 (dev1) 中有两个寄存器 ds1 和 dd1,dev1 的地址为 0x1000,ds1
4月21日北理工 FPGA免费讲座.ppt
The success's road FPGA 在视频图像处理领域的应用 www.farsight.com.cn 联系方式 姚远 Email: [email protected] v v v v 内容安排 FPGA 的特点 发展现状和主流技术 FPGA 在视频图像处理领域的典型应用之信号采集 1 数据采集系统中 FPGA 的作用 2 视频信号采集系统的特点和设计方法 3 数据缓冲实现方案
Microsoft PowerPoint - EDA-理论3 [兼容模式]
![Microsoft PowerPoint - EDA-理论3 [兼容模式]](/thumbs/88/116763890.jpg "Microsoft PowerPoint - EDA-理论3 [兼容模式]")
3 更复杂电路的 VHDL 描述 3.1 计数器的 VHDL 描述 时序电路中, 一般计数器的输入 / 输出信号包括 : n Q CLK Entity 电路设计? Architecture -1- 西安电子科技大学国家级精品课程数字电路与系统设计 例 1 : 4 位二进制加法计数器 ENTITY CNT4 IS PORT ( CLK : IN BIT ; Q : BUFFER INTEGER range
Ps22Pdf
( ) ( 150 ) 25 15 20 40 ( 25, 1, 25 ), 1. A. B. C. D. 2. A. B. C. D. 3., J = 1 H = 1 ( A B, J', J, H ) A. A = B = 1, J' =0 B. A = B = J' =1 C. A = J' =1, B =0 D. B = J' = 1, A = 0 4. AB + AB A. AB B. AB
例 如, 一 个 含 有 2000 个 记 录 的 文 件, 每 个 磁 盘 块 可 容 纳 250 个 记 录, 则 该 文 件 包 含 8 个 磁 盘 块 然 后 对 该 文 件 作 二 路 归 并 的 外 排 序, 每 次 往 内 存 读 入 两 个 磁 盘 块, 排 序 后 再 写 回 磁
说 明 改 动 的 内 容 很 少, 且 都 是 不 怎 么 重 要 的, 因 此 无 需 过 多 纠 结, 大 家 看 完 后 一 目 了 然 第 6 章 排 序 1 增 加 了 :( 十 ) 外 部 排 序 第 一 部 分 : 数 据 结 构 2 后 面 的 修 改 :( 十 一 ) 各 种 内 部 排 序 算 法 的 比 较 ;( 十 二 ) 内 部 排 序 算 法 的 应 用 外 部 排 序
!! "!! "! "!! "! "! "!!#$% & ()*+, -./!000$ 1-2$##0! 3
! !! "!! "! "!! "! "! "!!#$% & ()*+, -./!000$ 1-2$##0! 3 !" #" $%& " (" ) ( !!" #" #$$$! #$$%!# & !" #" $" % !!" #" $" %"! &! &!! &! &! !" #$% #$% &" " (" )" * !!!!!!!!!!!! "!!"!! "!! " # " # " # $ "%
101
Lecture 04 Modeling, Anlysis nd Simultion in Logic Design 逻辑设计中的建模 分析与仿真 Dr. Engineering Design Process 工程设计过程 定义问题研究勾画可能的解答 Identify nd define prolem reserch sketch possile solutions 建模 Modeling 分析 Anlysis
山东建筑大学学分制管理规定（试行）
山 建 大 校 字 2015 67 号 山 东 建 筑 大 学 关 于 印 发 学 分 制 管 理 规 定 ( 试 行 ) 的 通 知 各 院 部 校 直 各 部 门 : 山 东 建 筑 大 学 学 分 制 管 理 规 定 ( 试 行 ) 已 经 学 校 研 究 同 意, 现 印 发 给 你 们, 请 认 真 遵 照 执 行 山 东 建 筑 大 学 2015 年 8 月 7 日 1 山 东 建 筑
2 621 1991 2 1.41.5 1982 47 43 50 1989 1991 1 [] 220 1979 10 110 83 53 34 29 29 25 19 18 14 1989 1981 5 1981 2 1981 4 130 1989 100 12 10 2030 15 1978 4 19 1972 13 1985 [] 1978 [] 1989 [] 4 1987
Microsoft Word - 大事记.doc
大 事 记 目 录 前 言...3 1945 年...4 1946 年...4 1947 年...9 1948 年...11 1949 年...14 1950 年...18 1951 年...21 1952 年...24 1953 年...26 1954 年...28 1955 年...32 1956 年...34 1957 年...37 1958 年...40 1959 年...43 1960 年...47
( ) ( ( ( ( , ) 13 ( ) ( (2012 ) ( ( 16 ( ( ( ( 292 ( ( (1
( 155 1 ( 2014 11 2 ( 2005 29 3 ( 2012 13 4 ( 2014 12 5 ( 2014 9 6 ( 2014 9 7 ( 2014 1431 8 ( ( 2003 4 2003 54 9 ( 2008 7 ( 2013 1890 3 ( ) ( 10 2004 16 ( 2000 2433 ( 11 2014 5 12 (1990 2 20, 1990 11 )
ATMEL AT90S8515 AVR CPU AVR AVR AVR ATMEL RISC 32 8 r0 r X Y Z R0 R1 R2 R13 R14 R15 R16 R17 R26 R27 R28 R29 R30 R31 0x00 0x
115 AVR W.V. Awdrey ATMEL AVR PIC AVR PIC AVR RISC AVR PIC AVR AVR AVR AVR AVR ATtiny15 AVR AVR AVR RAM ROM 121 116 122 ATMEL AT90S8515 AVR CPU AVR AVR AVR ATMEL RISC 32 8 r0 r31 3 16 X Y Z 6-1 118 7 0
L1 computer system overview
Computer Architecture and Organization Department of Computer Science and Technology Nanjing University Fall 2013 Instructor: Shuai Wang Course Goal In depth understanding of modern computer architecture,
,,, PCB, AR M VxWorks DSP,,,,,,,,,,, (CIP) /,,.:,2005 ISBN TP36 CIP (2005) : ( 10 ) : : (010 ) : (010)
,,, PCB, AR M VxWorks DSP,,,,,,,,,,, (CIP) /,,.:,2005 ISBN 7-5635-1099-0...............TP36 CIP (2005)076733 : ( 10 ) :100876 : (010 )62282185 : (010)62283578 : [email protected] : : : 787 mm960 mm 1/
DPJJX1.DOC
8051 111 2K 1 2 3 ' ' 1 CPU RAM ROM / A/D D/A PC CPU 40 68 10 20 8 51 PIII 8051 2 MCS51 8051 8031 89C51 8051 8031 89C51? MCS51 INTEL INTEL 8031 8051 8751 8032 8052 8752 8051 8051 8051 MCS51 8031 8031
000
出 國 報 告 ( 出 國 類 別 : 其 他 ---- 兩 岸 青 年 交 流 ) 2013 年 臺 灣 大 學 院 校 青 年 赴 大 陸 民 族 院 校 參 訪 交 流 活 動 出 國 報 告 服 務 機 關 : 蒙 藏 委 員 會 姓 名 職 稱 : 娥 舟 文 茂 簡 任 秘 書 兼 副 處 長 韓 慈 穎 科 長 派 赴 國 家 : 中 國 大 陸 出 國 期 間 :102. 8. 25
<4D6963726F736F667420576F7264202D20313034B0EABB79A4E5B8D5C344BBBCB065AAA9>
嘉 義 縣 104 年 新 港 溪 北 六 興 宮 正 黑 麵 三 媽 盃 小 六 學 藝 競 試 國 文 試 卷 一 一 般 選 擇 題 : 1. 下 列 選 項 中, 哪 一 組 字 的 讀 音 是 相 同 的?(A) 躡 足 / 攝 影 (B) 淒 慘 / 妻 兒 (C) 漠 不 關 心 / 眼 角 膜 (D) 韋 編 / 偉 人 2. 下 列 內 的 部 首, 何 者 正 確?(A) 黎 明
凡 例 一 高 淳 县 历 史 悠 久, 文 物 古 迹 颇 丰, 为 全 面 系 统 地 保 存 各 类 文 物 资 料, 介 绍 文 物 工 作 情 况, 达 到 教 育 后 人, 提 供 专 业 研 究 的 目 的, 特 编 纂 本 志 二 本 志 采 用 记 志 述 图 表 等 多 种 体 裁, 翔 实 记 载 高 淳 县 自 旧 石 器 时 代 至 民 国 年 间 的 文 化 遗 存 文
康體藝術
320 321 0.12% (340 ) 3.44% (1.001 ) 0.30% (860 ) 5.93% (7.542 ) 7.83% (2.277 ) ( 7,960 1,810 ) 3.36% (9,770 ) 9.08% (2.642 ) 20.27% (5.898 ) ( ) 29.67% (8.63 ) 322 π 323 324 325 326 327 328 329 330 331
数字逻辑设计2013
第四讲 Verilog, FPGA, Lab 佟冬 [email protected] http://mprc.pku.edu.cn/courses/digital/28spring 课程回顾 : 布尔函数 将一个开关函数 f 对于其变量每种可能取值的结果用表的形式表示 对应逻辑 真 ; 对应逻辑 假 三个基本函数 : 与 (AND) 或 (OR) 非 (NOT) 的真 值表 a b f(a,
数字逻辑与数字系统
数字逻辑与数字系统 胡伟邮箱 :[email protected] http://ws.nju.edu.cn/~whu 一 目的要求 数字逻辑是电子计算机技术的基础课程之一, 通过本课程的学习, 达到要求 : 1. 掌握数字电子技术的基本理论, 基础知识和基 本技能 2. 熟悉数字集成电路的工作原理, 特性和功能 3. 具备正确运用数字集成电路的能力 4. 掌握逻辑电路的分析方法和设计方法 二 与其他课程的关系
TD
*TD-000212-05* 20- 应用实例 4 本例显示的是使用两个亚低 音扬声器和多个顶箱的双声 道 立体声 设置 除了各声道都增加了一个顶 箱外 也可以增加更多的顶 箱 本例和例 3 的情况一 致 声道 2 或 右声道 声道 1 或 左声道 要接到更多的顶箱 将最后 一个顶箱的全幅线路输出接 头处的线缆接到下一个顶箱 的全幅线路输入接头 在不 降低信号质量的情况下 最
<4D6963726F736F667420576F7264202D20332E313220D7A8D2B5D6F7B8C9BFCEB3CCBACDD6F7D2AAD7A8D2B5BFCEB3CCB5C4BDCCD1A7B4F3B8D9>
西 北 师 范 大 学 计 算 机 科 学 与 技 术 专 业 课 程 教 学 大 纲 高 等 数 学 Ⅰ 教 学 大 纲 一 课 程 性 质 本 课 程 为 工 科 类 学 生 必 修 的 重 要 基 础 理 论 课 它 为 培 养 我 国 社 会 主 义 现 代 化 建 设 所 需 要 的 高 质 量 专 门 人 才 服 务 的 二 教 学 目 的 本 课 程 的 教 学 目 的 是 使 学 生
控制器 EtherCAT EtherCAT EtherCAT 接下一个电机驱动模块 (X4) 接下一个电机驱动模块 (X5) X11 IN X4 IN X3 OUT X5 IN X6 OUT X2 X1 X4 IN X3 OUT X5 IN X6 OUT X2 X1 SYS STA DC BUS D
控制器 thert thert thert 接下一个电机驱动模块 () 接下一个电机驱动模块 () 电机驱动模块 电机驱动模块 电源模块 接下一个电机驱动模块 () 接下一个电机驱动模块 () 接下一个电机驱动模块 () 接下一个电机驱动模块 () X 0 X 0 4 /RK /RK 注 注 制动电阻阻值 Ω Φ 80: 适用电机驱动模块型号 8-M-XXXX--XX Φ : 适用电机驱动模块型号
Microsoft Word - zw
第 1 章单片机基础知识概述 内容概述 : 本章主要介绍单片机的定义 发展历史, 单片机分类方法 应用领域及发展趋势, 单片机中数的表示和运算方法, 基本逻辑门电路, 以及与单片机系统仿真工具 Proteus 相关的内容 教学目标 : 了解单片机的概念及特点 ; 掌握单片机中数的表示和运算方法及基本逻辑门电路 ; 初步了解 Proteus 软件的功能 1.1 单片机概述 1.1.1 单片机及其发展概况
untitled
TT...1 TT...6 TT...13 TT...21 TT...22 TT...23 TT...25 TT...25 TT...32 TT...33 TT...33 TT...34 TT...38 T...40T TT...44 TT...46 TT...47 TT...49 TT...51 TT...53 TT...53 TT...54 TT...54 TT...54 TT...55 ,,,,,,,,
Microsoft Word - 第三章第一節第二節.doc
原 臺 中 刑 務 所 典 獄 長 官 舍 第 三 章 臺 中 刑 務 所 典 獄 官 建 築 研 究 與 調 查 第 一 節 建 築 特 色 及 考 證 一 日 治 時 期 臺 灣 官 舍 建 築 特 色 分 析 - 以 臺 中 市 西 區 為 例 96 ( 一 ) 臺 灣 總 督 府 官 舍 制 度 日 治 初 期 臺 灣 總 督 府 為 從 日 本 內 地 招 募 各 種 官 吏 來 到 臺
入 学 考 试 重 点 考 查 学 生 的 基 础 专 业 知 识 基 本 实 验 操 作 技 能 独 立 思 考 和 动 手 能 力 笔 试 和 面 试 的 试 题 都 有 足 够 的 难 度, 以 利 择 优 录 取 新 录 取 的 研 究 生 第 一 次 见 面, 池 先 生 会 作 一 次
严 师 慈 母 池 际 尚 院 士 培 养 研 究 生 记 实 叶 德 隆 叶 德 隆, 男,1936 年 12 月 初 生 中 国 地 质 大 学 ( 武 汉 ) 地 球 科 学 学 院 教 授 1960 年 北 京 地 质 学 院 岩 石 矿 物 学 专 业 毕 业 并 留 校 任 教,1962 年 北 京 地 质 学 院 研 究 生 毕 业 主 要 从 事 岩 浆 岩 岩 石 学 晶 体 光
Microsoft PowerPoint - CH4_1
第四章半导体存储器 (Semi-conductor Memory) 主要内容存储介质的类别和特点半导体存储器 (ROM/RAM/FLASH)( 概念 ) * 半导体存储器连接应用 ( 时序 ) IBM-PC 系列机 MEM 的内存组织 微机系统与接口东南大学 1 CPU 微机系统结构 : 存储器与 I/O 存储器 I/O 接口 输入设备 I/O 接口 地址总线 AB 输出设备 数据总线 DB 控制总线
第 3 章分立元件基本电路 3.1 共发射极放大电路 3.2 共集电极放大电路 3.3 共源极放大电路 3.4 分立元件组成的基本门电路
第 3 章分立元件基本电路 3.1 共发射极放大电路 3.2 共集电极放大电路 3.3 共源极放大电路 3.4 分立元件组成的基本门电路 3.1 共发射极放大电路 3.1.1 电路组成 3.1.2 静态分析 3.1.3 动态分析 3.1.4 静态工作点的稳定 3.1.5 频率特性 3.1.1 电路组成 基极电阻 输入电容 u i C C 2 C 1 CE E 晶体管 集电极电阻 u 0 CC 直流电源
エスポラージュ株式会社 住所 : 東京都江東区大島 東急ドエルアルス大島 HP: ******************* * 关于 Java 测试试题 ******
******************* * 关于 Java 测试试题 ******************* 問 1 运行下面的程序, 选出一个正确的运行结果 public class Sample { public static void main(string[] args) { int[] test = { 1, 2, 3, 4, 5 ; for(int i = 1 ; i System.out.print(test[i]);
第 卷 第 期 年 月 半 导 体 学 报! " # $%&'%' $!&' #% #$1 /#1 $'! / ?/ ?/ / 3 0,?/ ) * +!!! '!,!! -. & ' $! '! 4% %&1)/1(7%&)03 (% )
第 卷 第 期 年 月!"# $%&'%' $!&'#%#$1/#1 $'! /18103 2?/03101?/18103 /3 0,?/0301.13 )*+!!! '!,!! -.&' $!'! 4%%&1)/1(7%&)03(%)%&,%*(1&0)%$-0*,%30)17*1*)0(+1(1+&1*+*),)1; &113(%44(10&.0701&0-&00*/)%;()1%-1+%&0)0*1*)%
<4D F736F F D20C9EEDBDACAD0B6ABB3CFD0C5B5E7D7D3BFC6BCBCD3D0CFDEB9ABCBBEBDE9C9DCBCB0BFE2B4E6>
台湾合泰 HOLTEK 型号品牌封装说明 HT7022A-1#-SOT89 HOLTEK SOT89 2.2V N 沟开漏电压监测器 HT7022A-1-TO92 HOLTEK TO92 2.2V N 沟开漏电压监测器 HT7024A-1#-SOT89 HOLTEK SOT89 2.4V N 沟开漏电压监测器 HT7024A-1-TO92 HOLTEK TO92 2.4V N 沟开漏电压监测器 HT7027A-1#-SOT89
78 云 芝 79 五 加 皮 80 五 味 子 81 五 倍 子 82 化 橘 红 83 升 麻 84 天 山 雪 莲 85 天 仙 子 86 天 仙 藤 87 天 冬 88 天 花 粉 89 天 竺 黄 90 天 南 星 91 天 麻 92 天 然 冰 片 ( 右 旋 龙 脑 ) 93 天 葵
中 国 药 典 2015 年 版 目 录 一 部 药 材 和 饮 片 1 一 枝 黄 花 2 丁 公 藤 3 丁 香 4 九 里 香 5 九 香 虫 6 人 工 牛 黄 7 人 参 8 人 参 叶 9 儿 茶 10 八 角 茴 香 11 刀 豆 12 三 七 13 三 白 草 14 三 棱 15 三 颗 针 16 千 年 健 17 千 里 光 18 千 金 子 19 千 金 子 霜 20 土 木 香
43081.indb
163 56 52 55 45 56 64 62 45 61 195156200712 19751219901119974 1997420009 2000920026 20026 195552200712 19826 199261994819948 19991019991020009 2000920026 200262007122004 5 164 195255200712 2000919931220009
工 造 价 15 邗 江 南 路 建 设 工 一 标 市 政 公 用 6000 中 机 环 建 集 团 有 限 公 胡 美 娟 16 邗 江 南 路 建 设 工 二 标 市 政 公 用 6337 17 品 尊 国 际 花 园 1# 2# 3# 4# 7# 9# 10# 11# 楼 地 库 C 区 工
2 工 造 价 1 新 纪 元 广 场 房 屋 建 筑 40689 11000 中 机 环 建 集 团 有 限 公 叶 正 君 2 3 大 上 海 御 龙 湾 二 期 A 区 A2~A4 商 业 楼 A 区 地 下 车 库 万 科 蜀 冈 地 块 商 品 房 项 目 二 期 工 ( 万 科 花 园 )1#-8# 住 宅 楼 A16-2 地 下 车 库 工 幼 儿 园 13# 15# 18# 20#
