AT9280CH

Size: px

Start display at page:

Download "AT9280CH"

椅平
5 years ago
Views:

1 芯片描述是单芯片单电源 8bit 32MSPS 模数转换器 ; 内部集成了采样保持放大器和电源基准源使用多级差分流水线架构保证了 32MSPS 数据转换数率下全温度范围内无失码的输入适合图像视频和通信系统应用 ; 用户可以根据实际需要选择单端输入或者差分输入, 也可根据需要选择输入范围和消除失调内部集成的采样保持放大器, 既适合复用系统又适合开关全波电压范围的连续信道, 采样单信道输入频率可以超过奈奎斯特频率交流耦合输入可以借助内部的钳位电路移位到一定的固定电平, 动态性能非常完好内部集成了可编程基准源根据系统需要也可以选择外部高精度基准满足系统精度的要求单时钟输入控制内部的转换周期 ; 数字输出二进制的数据信息超出量化范围检测位信息表征了输入信号超过了最小和最大量化范围的信息可工作在 2.7V~5.5V 单电源范围, 适合高速低功耗的应用范围适合工业温度范围 (-40 ~+85 ). 芯片特色 8 Bit 32 MSPS 流水线 ADC 低功耗 :90mV (3V 电源下 ) 宽工作范围 :+2.7~+5.5V 高线性度 :DNL:0.2LSB 低功耗模式控制三态门输出量化范围检测内建钳位功能高精度可编程基准电源中频亚采样高达 135MHZ 结构框图 ADC

2 封装形式 (SSOP28) 引脚说明 Num. Name 描述 1 AVSS 模拟地 2 DRVDD 数字驱动电源 3-4 NC 扩展位 5-12 D0-D7 数字输出位,DO 最低位,D7 最高位 13 OTR 超出量化范围检测位 14 DRVSS 数字驱动地 15 CLK 时钟输入 16 THREE_STATE 三态控制, 高电位输出高阻态, 低电位正常工作 17 STBY 睡眠模式控制 : 高电位低睡眠模式, 低电位正常模式 18 REFSENSE 基准模式选择 19 CLAMP 钳位控制 : 高电压钳位模式, 低电压非钳位模式 20 CLAMPIN 钳位电压设置 21 REFTS 高电压基准 22 REFTF 高电压基准去偶 23 MODE 模式选择 24 REFBF 低电压基准去偶 25 REFBS 低电压基准 26 VREF 内部基准电压 27 AIN 模拟输入 28 AVDD 模拟电源

3 主要技术指标规范 ( 测试条件 ( 除特殊说明外 ):AVDD=+3V, DRVDD=+3V, Fs=32MHz(50% 占空比 ),MODE=AVDD, 2V 输入范围 0.5V~2.5V, 外部基准 ) 参数符号 Min Typ Max 单位说明分辨率 8 Bits 转换频率 32 MHz 微分非线性 DNL ±0.2 ±1.0 LSB 积分非线性 INL ±0.3 ±1.5 LSB 失调误差 E ZS ±0.2 ±1.8 % FSR 增益误差 E FS ±1.2 ±3.9 %FSR REFTS 1 AVDD V REFBS GND AVDD-1 V 差分基准 2 V VREF(1V) 1 V 基准冗差 mv VREF(2V) 2 V 负载调 (1V) mv 输入电压范围 REFBS REFTS V 输入电容 1 pf 孔径延迟 4 ns 孔径抖动 2 ps 输入带宽 300 MHz DC 泄漏电流 43 ua 模拟电压 V 数字驱动电压 V 电流 ma 功耗 mw 睡眠模式 4 mw 增益误差电源抑制比 1 %FS 信噪比 SNR db 信噪谐波失真比 SINAD db 有效位数 EOB db 总谐波失真 THD db 无杂散动态范围 SFDR db 微分相位 0.2 Degree 微分增益 0.08 % 输入高电平 2.4 V 输入低电平 0.3 V 输出高阻态 ua 数据有效延迟 25 ns 数据使能延迟 25 ns NTSC40Mod Ramp

4 数据高阻延迟 13 ns 数字位输出高电平 2.95 V 驱动 (Io=50uA) 数字位输出高电平 2.8 V 驱动 (Io=50uA) 数字输出低电平 V (Io=1.6mA) 0.4 数字输出低电平 V (Io=50uA) 0.05 数字位输出高电平 4.5 V 驱动 (Io=50uA) 数字位输出高电平驱动 (Io=500uA) 4.4 V 数字输出低电平 0.4 V (Io=1.6mA) 数字输出低电平 (Io=50uA) 0.1 V 时钟高电平脉宽 14.7 ns 时钟低电平脉宽 14.7 ns 流水线延迟 3 Cycles 钳位误差电压 mv 钳位脉冲 2 us 应用说明工作原理利用多级流水线架构实现了低功耗高速数据转换 ; 将整个的转换精度分成低精度的单阶子转换器, 各阶转换的结果在时序控制下通过内部数字校准电路实现了高精度的数据转换工作模式适合多领域的图像视频通信和仪表应用包括兼容 AD876-8 系列, 可根据具体系统需要选择合适的工作模式进行性能优化为实现系统的灵活性, 内部开关可编程实现了不同的工作模式, 内部的三个模块电压基准, 电压缓冲模拟输入可在不同开关模式下实现不同的选择, 具体的实现形式和工作模式见表 1, 及模式说明图例表 1. 模式选择 MODES Input Input Mode Pin REFSENSE REF REFTS REFBS Connect Span Pin TOP/BOTTOM AIN 1V AVDD Short REFSENSE,REFTS and VREF Together AIN 2V AVDD AGND Short REFTS and VREF Together AGND AGND CENTER SPAN AIN 1V AVDD/2 Short VREF and AVDD/2 AVDD/2 REFSENSE Together AIN 2V AVDD/2 AGND No AVDD/2 AVDD/2

Connect Differential AIN is 1V AVDD/2 Short VREF and AVDD/2 AVDD/2 Input 1, REFSENSE Together REFTS and REFBS Are Shorted Together for Input 2 2V AVDD/2 AGND No Connect AVDD/2 AVDD/2 External Ref AIN

5 Connect Differential AIN is 1V AVDD/2 Short VREF and AVDD/2 AVDD/2 Input 1, REFSENSE Together REFTS and REFBS Are Shorted Together for Input 2 2V AVDD/2 AGND No Connect AVDD/2 AVDD/2 External Ref AIN 2V max AVDD AVDD No Span=REFTS-REFBS AGND Connect Short to Short to VREFTF VREFBF AD876-8 AIN 2V Float or AVDD No Short to Short to AVSS Connect VREFTF VREFBF Figure 15. 等价输入功能电路 Figure 16a. 顶 / 底模式 Figure 16b. 中间电压模式 Figure 16c. 差分模式 Figure 16d. 1V 基准模式 Figure 16e. 2V 基准模式

6 Figure 16f. 可变基准模式 (1V~2V 之间 ) Figure 16g. 内部基准关闭模式 Figure 17. 基准去耦合网络 Figure 18. 内部基准 2V 输入范围 ( 顶 / 底模式 ) Figure 19. 内部基准 1V 输入范围 ( 顶 / 底模式 ) Figure 20. 内部基准 1V 输入范围 ( 中间电压模式 ) Figure 21. 外部基准 1V 输入范围 ( 顶 / 底电压模式 )Figure 22. 外部基准 1V 输入范围 ( 中间电压模式 )

7 Figure 23a. 外部基准 2V 输入范围 ( 顶 / 底电压模式 ) Figure 23b. Kelvin 连接外部基准模式睡眠模式可以通过设置引脚 STBY 为逻辑高电平同时保持时钟在低电平进入睡眠模式在这个模式下, 典型的功耗约 4mW 芯片在 STBY 变成低电平后约 400ns 后进入正常模式钳位功能为实现交流耦合输入信号或视频信号直流恢复的功能内部集成了钳位功能电路图 24 揭示了内部钳位电路和钳位工作需要的外部控制信号为了保证钳位使能, 应用逻辑高电平于引脚 CLAMP 这将关闭开关 SW1, 内部的钳位放大器工作在缓冲器模式, 引脚 CAMPLIN 的电压经过缓冲钳位 AIN 输入的直流电压获得期望的钳位电压后, 开关 SW1 由于引脚 CLAMP 变成逻辑低电平而打开在忽略由于输入偏置电流引起的电压变化外, 输入电容保持钳位的直流电压值直到下一个钳位间隔到来为保证内部钳位放大器的闭环稳定性, 输入电阻推荐最小值为 10 欧姆引脚 CLAMPIN 允许的电压范围由内部钳位放大器的工作限制, 推荐值在 0.5V~2.5V 之间输入电容大小根据在钳位间隔内输入电压 AIN 允许的足够捕获时间和钳位间隔之间的最小电压降来确定具体来说, 开关关闭后的捕获时间由下式给出 V C TACQ = RINCIN In V E 式中 Vc 式输入电容两端的电压变化量,VE 是误差电压 Vc 是钳位间隔开始的初始输入直流电平和引脚 CLAMPIN 提供的输入钳位电压的差值电压 VE 是系统参数, 等于 VC 的最大允许偏差例如一个 2V 的输入电平需要钳位在 1V 直流电平上, 允许偏差在 10mV, 则 VC=1V,VE=10mV 一旦在输入端获得合适的钳位电平, 需要非常小的电压变化来保 IBIAS 证直流电平偏差电压降根据下式计算 dv = ( t), 其中 t 是钳位间隔时间 AT9280 C 的偏置电流由采样频率 Fs 基准中间电压(REFTS-REFBS)/2 和输入电压决定钳位间隔内的电压降是个重要参数, 输入电容的最小值基于需要的电压降来计算得到捕获时间 - 钳位脉冲宽度 - 根据选择的最小电容值来进行调整实际系统中需要在捕获时间钳位电压降和误差电压等指标间折衷考虑 IN

8 Figure 24a. 钳位原理图 Figure 24b. 视频钳位电路原理示意图模拟输入的驱动电路图 25 说明了等价的模拟输入电路, 内部集成了采样保持放大器在时钟低电平输入时, 开关 1 和 2 闭合, 开关 3 关闭, 输入模拟信号对采样电容 CH 进行充电当时钟由低电平转变成高电平时, 开关 1 和 2 断开, 采样保持电路进入保持模式, 开关 3 关闭, 运放的输出等于采样电容储存的电压当时钟由高电平转变成低电平时, 开关 3 首先断开, 开关 1 和 2 然后闭合, 采样保持放大器进入跟踪模式输入采样保持电路的结构对模拟信号输入驱动能力由一定的要求引脚电容 CP 和保持电容 CH 一般小于 5Pf 输入信号源必须能够在半个时钟周期内把这些电容充电或放电到 8bit 精度所需要的电压值当采样保持放大器进入跟踪模式时, 输入信号源必须对保持电容 CH 充电或放电从上一周期储存的电压到一个新的电压最坏情况下, 输入信号源提供充电电流在半个时钟周期内, 通过开关 1 导通电阻 Ron 是采样电容发生最大输入信号峰值的转变这中情况等效于驱动一个低输入阻抗电路另一个情况, 当输入信号源电压等于前一时刻储存的电压时, 保持电容不需要输入电流, 等价于输入阻抗非常高在输入信号源和 AIN 引脚之间加入串连电阻可以减少信号源的驱动能力的要求 ; 如图 26 所示某些特殊应用的带宽限制了串连电阻的大小, 为了保证系统的性能指标, 电阻限制在 20 欧姆以内对于信号带宽小于奈奎斯特频率的应用, 用户可以适当增加电阻大小另外加入一个对地的并联电容可以减小交流负载阻抗, 电容的大小需要根据信号内阻和需要的信号带宽来选择的信号输入范围是基准电压的函数对于输入范围的选择, 根据基准部分中内部基准和外部基准的不同编程来选择确定在许多应用中, 尤其是单电源工作, 交流耦合提供了一种方便的偏置模拟输入信号在合适的量化范围的方法图 27 说明了交流耦合模拟输入信号的典型结构这种结构的高通 -3dB 角频率是非常重要的考虑参数 f 3 db = 1/(2* pi * R2* CEQ ), 其中 C EQ 是 C1 和 C2 的并联在选择电阻值是需要特别的考虑, 交流耦合电容在输入端集成了开关传输特性, 导致了节点直流偏置电流流入输入偏置电流的大小随着输入信号幅度偏离中间参考电压值的大小和采样频率的增加而增加当输入信号等于基准中间值时, 输入偏置电流最小, 同时导致输入失调误差 ( R1+ R2)* I B. 如果需要补偿这个误差, 考虑减小 R2 或者调整 VBIAS 实现满足需要的失调要求系统应用种必须使用直流耦合, 通过运放改变参考地的信号直流电平以实现输入信号在

9 合适的量化范围内图 28 给出了使用 AD8041 的同向模式的电路结构可以采用差分输入的信号模式这种结构需要通过短接 REFTS 和 REFBS 两个输入端作为一个差分输入端图 29 给出了 1V P-P 信号的差分输入模式 Figure 25. 等价输入结构 Figure 26. 简单驱动电路 Figure 27. 交流耦合输入 Figure 28. 双极电平移位结构 Figure 29. 差分输入结构 AD876-8 工作模式可以通过引脚配置替代 AD876-8 系列 ; 从而降低原来使用 AD876-8 的系统的功耗图 30 说明了替代 AD876-8 的引脚配置通过 REFSENSE 接地,MODE 引脚悬空,CLAMP 引脚接地, 使用外部基准模式就可以替代原来的 AD Figure 30.AD876 模式时钟输入时钟输入通过内部的反向器缓冲器给电路提供时钟, 内部反向器通过 AVDD 引脚供电这种结构保证了时钟满足了 +5V 或 +3.3V CMOS 逻辑输入信号, 输入阈值电压在

10 AVDD/2 的流水线结构既工作在时钟的上升沿又工作在下降沿为了最小话占空比的偏差, 推荐采样高速或先进 CMOS 逻辑时钟 (HC/HCT, AC/ACT) CMOS 逻辑提供了对称的电压阈值电平和足够的上升和下降时间满足 32 MSPS 的采样操作设计的最高时钟频率位 32MHz, 更高的时钟频率将要弱化系统的性能指标 ; 选择更低的时钟频率可以提高系统的性能指标输出缓冲的功率消耗主要正比于时钟频率, 更低的时钟频率可以降低功耗 Figure 31. 时序关系图数字输入和输出的每一个数字控制输入引脚, 如 THREE_STATE STBY 和时钟 CLK 等都是参考模拟地数字输出的格式直接是二进制输出, 如图 32 所示当 STBY 为高电平是, 时钟 CLK 无效时, 电路进入低功耗模式, 静态功耗下降到 5mW Figure 32. 输出数据格式 Figure 33. 三态时序图

11 系统应用图 Figure 39a. 等价的系统原理图 Figure 39b. 等价的系统原理图

12 封装外形尺寸 Figure 39c. 等价的系统原理图

Application Note Transient Voltage Suppressors (TVS) for 表 1 VISHAY 的 SM6T 系列的电特性 25 C 型号击穿电压器件标识码 V BR AT I T I T 测试电流 (ma) 关态电压 V RM 漏电流 I RM AT V

Application Note Transient Voltage Suppressors (TVS) for 表 1 VISHAY 的 SM6T 系列的电特性 25 C 型号击穿电压器件标识码 V BR AT I T I T 测试电流 (ma) 关态电压 V RM 漏电流 I RM AT V VISHAY GE NERAL SEMICONDUCTOR 瞬态电压抑制器应用笔记用于汽车电子保护的瞬态电压抑制器 (TVS) Soo Man (Sweetman) Kim, Vishay I) TVS 的重要参数 TVS 功率等级 TVS Vishay TVS 10 μs/1000 μs (Bellcore 1089) 1 TVS ESD 8 μs/20 μs 2 1 10 µs 10 µs/1000