半导体集成电路——TTL电路产品手册模板

Size: px

Start display at page:

Download "半导体集成电路——TTL电路产品手册模板"

夫勾
5 years ago
Views:

1 Ver 位 120MSPS 数模转换器产品使用手册产品型号 :B9762 0

2 版本控制页版本号发布日期更改章节更改说明备注第六章增加 6.1 节质量等级及执行标准增加 6.3 节贮存条件第七章增加 3.3V 工作电压下动态参数更改模板第九章增加 CLCC 封装电路 1# 引脚尺寸更改模板 ; 在第三部分明确了输入管脚不能悬空 ; 增加 1.3 免责声明, 修改 7.3 产品防护章节第八章修改 8.3 节市场二部联系方式 1

3 目录一产品概述产品特点产品用途及应用范围免责声明... 2 二产品工作条件绝对最大额定值推荐工作条件热特性参数... 2 三封装及引出端说明引出端排列引脚信号描述外形尺寸说明... 4 四产品功能产品的基本工作原理单元模块结构与工作原理... 7 五产品电特性六典型应用七. 应用注意事项产品应用说明对电源的要求和推荐使用电路产品防护八用户关注产品信息产品鉴定信息产品标识研制生产单位联系方式附录 1 对应替代国外产品情况

4 一产品概述 1.1 产品特点 120 MSPS 更新率 12 比特分辨率差分电流输出 :2 ma 到 20 ma 功耗 :220 5 V 片上 1.2V 基准源 28 管脚 CLCC28 封装边沿触发锁存器 B9762 是一款 12 比特分辨率高带宽低功耗的 DAC 芯片, 提供出色的交流和直流性能, 同时支持最高 120 MSPS 的更新速率 B9762 可以使用 5V 的单电源供电并且它的低功耗特性使得其非常适合便携式和低功耗应用通过降低满量程电流输出,B9762 的功耗可以降低一半以上, 而其性能只受到很小的影响 B9762 采用了 0.54um 的 CMOS 制造工艺, 使用的分段电流源结构和开关技术减小了杂散分量, 提高了动态性能 B9762 还集成边沿触发式输入锁存器和一个 1.2 V 温度补偿带隙基准电压源, 可提供一个完整的单芯片 DAC 解决方案数字输入支持 5V CMOS 逻辑系列 B9762 是电流输出型 DAC, 具有 20 ma 满量程输出电流差分电流输出能够支持单端输出或差分输出应用差分应用时, 两个电流输出之间的匹配性可进一步增强动态性能输出电流可以直接与一个输出电阻相接, 这样两路输出电流可以提供两个互补的单端电压输出, 同时也可以直接与一个变压器相连 B9762 可使用片上基准或外部基准, 内部控制放大器提供了一个很宽的调节范围, 能够使 B9762 的满量程电流在 2mA 至 20mA 的范围内调节, 并保持优秀的动态性能因此,B9762 可以降低功耗水平或者提供更多的增益调节能力 B9762 采用 28 管脚的 CLCC 封装, 型号为 B9762, 能够在军温范围内工作 1.2 产品用途及应用范围可应用于通信发射信道, 基站 ( 单通道 / 多通道应用 ), 波形发射器, 仪器仪表等领域 1

5 1.3 免责声明本手册版权归北京微电子技术研究所所有, 并保留一切权利未经书面许可, 任何单位组织和个人不得将此文档中的任何部分公开转载或以其他方式散发给第三方, 否则将追究其法律责任本手册版本将不定期更新, 请在使用本产品之前联系本单位销售部门获取本手册的最新版本用户因未严格按本手册要求保存使用本产品, 致使产品工作异常或损坏, 造成任何直接或间接损失, 本单位不承担任何责任除本手册说明之外, 请勿接受第三方指导或参考第三方资料对本产品进行操作, 用户对本手册有疑问之处请与本单位销售部门联系二产品工作条件 2.1 绝对最大额定值参数名称参数符号参数值单位电源电压 V DDD,V DDA -0.3~6.5 V 数字输入电压 V ID -0.3~V DD +0.3 V 模拟输入输出电压 V IA V OA -0.3~V ADD +0.3 V 输入参考电压 V IREF 0.1V~1.25 V I OUTA,I OUTB 输出电压 V IOUTA V IOUTB -1.0V~V ADD +0.3 V 贮存温度 T STG -65~+150 引线耐焊接温度 (10s) T h 300 结温 T J 推荐工作条件参数名称参数符号参数值单位电源电压 V DDD,V DDA 5 V 参考电压 1.2 V 工作温度范围 T A -55~ 热特性参数参数名称参数符号测试条件参数值单位 2

6 热阻 θ JC 19 /W 三封装及引出端说明 3.1 引出端排列芯片采用 CLCC28 引脚封装形式如图 3-1 所示, 图 3-1 引出端排列图引出端符号类型功能描述引出端符号类型功能描述 1 D11 I 并行输入最高休眠使能端 HI: 休眠 15 SLEEP I 数据位 (MSB) LO: 正常参考源选择端用外部 2 D10 I 数据位 REFLO I 参考源接模拟电源 ; 用内部参考源接地 3 D 9 I 数据位 9 17 V REF I /O 参考源输入 / 输出端 4 D8 I 数据位 8 18 FSADJ I 满量程电流输出调整 5 D7 I 数据位 7 19 COMP1 I 对电源加 0.1uF 的电容可以优化性能 6 D6 I 数据位 6 20 GND A G 模拟地 7 D5 I 数据位 5 21 IOUTB O 互补电流输出, 当所有数据位为 0 时满量程输出 8 D4 I 数据位 4 22 IOUTA O 电流输出, 当所有数据位为 1 时满量程输出 9 D3 I 数据位 3 23 COMP2 O 开关驱动电路的偏置节点, 可对地接 0.1uF 的去耦电容 3

7 10 D2 I 数据位 2 24 V DDA P 模拟电源 11 D1 I 数据位 1 25 NC NC 无内部连接 12 D0 I 并行输入最低数据位 0(LSB) 26 GND D G 数字地 13 NC I 无内部连接 27 V DDD P 数字电源 14 NC I 无内部连接 28 CLK I 注 : 所有输入管脚均不能悬空时钟输入, 在时钟上升沿数据被锁存 3.2 引脚信号描述引脚信号描述引脚符号功能描述 D0~D11 数据输入位 (LSB~MSB) SLEEP 休眠使能端 HI: 休眠 LO: 正常 REFLO 参考源选择端用外部参考源接模拟电源 ; 用内部参考源接地 V REF FSADJ COMP1 GND A IOUTB IOUTA COMP2 V DDA GND D V DDD CLK NC 注 : 所有输入管脚均不能悬空参考源输入 / 输出端满量程电流输出调整对电源加 0.1uF 的电容可以优化性能模拟地互补电流输出, 当所有数据位为 0 时满量程输出电流输出, 当所有数据位为 1 时满量程输出开关驱动电路的偏置节点, 可对地接 0.1uF 的去耦电容模拟电源数字地数字电源时钟输入, 在时钟上升沿数据被锁存无内部连接 3.3 外形尺寸说明 B9762 封装类型为 CLCC28 型陶瓷封装, 外壳外形及尺寸如图 3-2 所示 4

8 图 3-2 CLCC28 封装外形图尺寸符号数值 ( 单位 :mm) 最小公称最大 A b M e 1.27 K K L M L M Z 1.91 D E

9 四产品功能 4.1 产品的基本工作原理图 4-1 电路结构图 B9762 的简化结构框图如图 4-1 所示, 主要包括一个 DAC 核数字控制逻辑, 和满量程输出电流控制 DAC 核包含一个能提供高达 20mA 满量程电流 (IOUTFS) 的 PMOS 电流源阵列, 该阵列可分为 31 份相等的电流源, 组成高 5 位有效位接下来的 4 位 ( 中间有效位 ) 包含 15 个等值电流源, 其值为最高有效位 (MSB) 对应电流源值的 1/16 剩下的最低有效为中间有效位电流源的二进制加权值中间有效位和最低有效位都采用电流源, 而不是采用 R-2R 梯形结构, 增强了在多音和低幅值信号情况下的动态性能, 并保证了 DAC 的高输出阻抗所有的电流源都通过 PMOS 差分电流开关输出到差分输出的一端或另一端, 也就是 IOUTA 或者 IOUTB 端使用的差分开关结构减小了开关操作瞬态失真, 也减小了同步误差 B9762 的模拟和数字部分使用单独的电源输入 (VDDA 和 VDDD), 电源可以工作于 5V 的电压数字部分包含边沿触发的锁存器和分段译码逻辑电路, 能工作在高达 120MSPS 的转换速率下模拟部分包含 PMOS 电流源差分电流开关带隙电压基准源以及参考电压控制放大器参考电压控制放大器可以调整 DAC 的满量程输出电流, 通过改变接在满量程调节管脚 (FSADJ) 上的外部电阻 (R SET ) 的值, 满量程输出电流可以在 2mA 到 20mA 的范围内调整通过外部电阻 (R SET ) 可以设置基准电流 I REF, 该基准电流可以按照合适的比例复制到分段电流源上满量程电流 I OUTFS 是 I REF 的 32 倍图 4-2 为 B9762 的基本交流特性测试配置, 可供用户设计参考 6

10 图 4-2 基本交流特性测试配置 4.2 单元模块结构与工作原理 DAC 传递函数 B9762 为差分互补电流输出, 由互补端 IOUTA 和 IOUTB 提供互补的电流输出当所有位都为高时 ( 也就是说,DAC CODE=4095), IOUTA 提供一个接近于满量程的电流输出, 而互补端 I OUTB 则没有电流输出在 IOUTA 和 IOUTB 输出的电流是输入编码和 I OUTFS 的函数, 可以表示为 : IOUTA=(DAC CODE/4096) I OUTFS (1) IOUTB=(4095-DAC CODE)/4096 I OUTFS (2) 其中 DAC CODE=0 到 4095( 十进制表示法 ) 正如之前提到的,I OUTFS 是参考电流 I REF 的函数,I REF 由参考电压 V VREF 和外部电阻 R SET 所确定, 可以表示为 : I OUTFS =32 I REF (3) 其中 : I REF =V VREF /R SET (4) IOUTA 和 IOUTB 这两个电流输出可以直接驱动一个电阻负载或者通过一个变压器输出如果需要直流耦合,IOUTA 和 IOUTB 需要直接链接到匹配电阻 R LOAD 连接,R LOAD 电阻的另一端连接到模拟地 GND A 注意 R LOAD 是从 IOUTA 或者 IOUTB 看到的等效负载电阻, 如连接 50Ω 或者 75Ω 的电缆负载则负载电阻会加倍在 IOUTA 和 IOUTB 输出管脚的单端电压可以表示为 : 7

11 V OUTA =IOUTA R LOAD (5) V OUTB =IOUTB R LOAD (6) 注意 V OUTA 和 V OUTB 满量程值不能超过额定输出的限定值, 以避免失真以及保证所需的线性度 V DIFF =( IOUTA- IOUTB) R LOAD (7) 将 IOUTA IOUTB 和 I REF 的表达式带入 V DIFF, 则公式 (7) 可以表示为 : V DIFF ={( 2 DAC CODE-4095)/4096}(32 R LOAD /R SET ) V REFIO (8) 从式 (7) 和 (8) 可以看出差分使用 B9762 的好处首先, 差分有助于减小与 IOUTA 和 IOUTB 相关的共模误差, 例如噪声失真和直流失调 ; 其次, 基于电流或者电压 V DIFF 的不同编码可以提供两倍于单端电压输出 (V OUTA 或 V OUTB ) 的电压, 也就说可以向负载提供两倍的信号功率 B9762 的单端输出 (V OUTA 或 V OUTB ) 或差分输出 (V DIFF ) 的增益特性会随温度变化发生漂移, 可按等式 (8) 可以选择具有跟随温度变化的电阻 R LOAD 和 R SET 来改善这一特性基准源 B9762 包含一个内部约 1.2V 带隙电压基准源, 将 REFLO 管脚连接至 V DDA, 可以关闭内部基准源 VREF 可以作为输入或输出, 这取决于使用内部或外部基准源如果将 REFLO 与 GND A 相连, 如图 4-3 所示, 内部基准有效并在 VREF 端口输出 1.20V 左右的电压使用内部基准时, 必须对内部基准进行补偿, 需要在 VREF 和 GND A 之间加入一个 0.1uF 或更大的电容如果 VREF 外接任何的附加负载, 都需要一个输入偏置电流小于 100 na 的外部放大器作为缓冲图 4-3 使用内部基准的配置电路将 REFLO 与 V DDA 相连时可以使内部基准失效, 在这种模式下, 可以将一个外部基准源加到 VREF 管脚上, 如图 4-4 所示外部基准电压可以保证更高的电压精度和更少的温度 8

12 漂移, 同时也可提供一个变化的基准电压实现增益控制需注意是因为内部基准已经失效, 此时管脚可不再需要 0.1uF 的补偿电容 VREF 相对高的输入电阻可以降低外部基准的载荷图 4-4 使用外部基准的配置电路基准控制放大器 B9762 包含一个调整满量程输出电流 I OUTFS 的控制放大器该控制放大器可看成一个 V-I 转换器, 它的电流输出 I REF 由 V VREF 和外部电阻 R SET 的比值来决定, 如公式 (4) 所示 I REF 以合适的比例因子被复制到分段式电流源上来设置 I OUTFS, 如公式 (3) 所示控制放大器允许 I OUTFS 有一个比较宽的调整范围, 通过调整 I REF 从 62.5uA 到 625uA, 可以使 I OUTFS 在 2mA 到 20mA 变化 I OUTFS 有较宽的调整范围主要有两个优点 : 一是使得 B9762 的功耗直接与 I OUTFS 成比例 ( 参考功耗部分 ); 二是可对系统增益进行控制基准控制放大器的小信号带宽的减小可以通过在 COMP1 和 V DDA 之间接一个外部电容来实现控制放大器的输出 COMP1 在内部已通过一个 50 pf 的电容补偿过, 限制了控制放大器的小信号带宽并减小了其输出阻抗, 任何附加的外部电容都将进一步限制控制放大器的小信号带宽并起到滤波的作用, 降低了来至基准控制放大器的噪声使用 0.1uF 的外接电容可降低重建信号的失真另外, 由于内部控制放大器为低功耗设计, 当需要大的输出信号摆幅时, 需要考虑使用一个外部控制放大器来增强应用时的整体大信号带宽和降低失真有两种方法可以通过一个固定的 R SET 来改变 I REF 的值第一种方法适用于内部基准失效的单电源供电系统, 并且 VREF 的共模电压在其额定的 1.25V 到 0.10 V 之内变化 VREF 可以由一个单电源供电的放大器或 DAC 来驱动, 这样对于一个固定的 R SET,I REF 可以调节变化为了实现对增益的控制, 可以通过一个简单低成本的 R-2R 梯形网络 DAC 来实现, 该电路配置如图 4-5 所示, 使用了 AD7542 和一个外部的 1.2 V 基准源 AD1580 9

13 图 4-5 单电源供电增益控制电路第二种方法适用于双电源供电系统, 而且 VREF 的共模电压是固定的,I REF 的调节由一个外部电压 V GC 通过一个放大器施加到 R SET 上来决定该方法如图 4-6 所示, 在该配置中内部基准使控制放大器的共模电平为 1.2V 左右外部电压 V GC 以 GND A 为参考, 而且不能超过 1.2V R SET 的值由 I REF 的最大最小值决定即分别不能超过 62.5 ua 和 625 ua, 图 6-5 中的相关等式可以用来确定 R SET 的值图 4-6 双电源供电增益控制电路在一些应用中, 用户可以选择使用一个外部控制放大器来提高放大带宽减小失调和建立时间例如 AD817 这样能驱动 50 pf 负载的外部放大器可以实现该目的它被配置成如图 4-7 所示的形式, 在这种情况下, 外部放大器可驱动内部控制放大器另外, 因为内部控制放大器的输出电流有限, 外部驱动并不会造成损伤 10

图 4-7 使用外部基准控制放大器配置电路模拟输出互补的电流输出 IOUTA 和 IOUTB 可以配置成单端输出或差分输出模式 IOUTA 和 IOUTB 可以通过负载电阻 R LOAD 转换成互补的单端电压输出即 VOUTA 和 VOUTB, 可参考公式 (5) 到公式 (8) 表示的 DAC 传递函数由 VOUTA 和 VOUTB 产生的差分电压 VDIFF

14 图 4-7 使用外部基准控制放大器配置电路模拟输出互补的电流输出 IOUTA 和 IOUTB 可以配置成单端输出或差分输出模式 IOUTA 和 IOUTB 可以通过负载电阻 R LOAD 转换成互补的单端电压输出即 VOUTA 和 VOUTB, 可参考公式 (5) 到公式 (8) 表示的 DAC 传递函数由 VOUTA 和 VOUTB 产生的差分电压 VDIFF 也可以通过一个单端输出的变压器或差分放大器来实现单端电压输出如果需要单端单击输出, 应该选择 IOUTA B9762 的最优的失真性能是在使用差分变压器耦合输出时 IOUTA 和 IOUTB 的最大满量程信号不超过 ±0.5V 时获得 B9762 的失真和噪声性能的最大改进是通过差分输出结构实现的通过变压器或者差分放大器的共模抑制比,IOUTA 和 IOUTB 的共模误差源可以大大降低这些共模误差源包括偶阶失真和噪声当需要重建的波形频率增大和 / 或其幅值减小时, 失真性能的提高就很重要这是由于各种动态共模抑制数字馈通和噪声的一阶抵消 IOUTA 和 IOUTB 的输出阻抗主要由 PMOS 开关和电流源的并联电阻决定, 其典型值为 100kΩ 电阻与 5pF 电容的并联该阻值也稍微取决于它们的输出电压 (VOUTA 和 VOUTB), 而输出电压与 PMOS 开关电路的导通情况相关因此, 保持 IOUTA 和 / 或 IOUTB 经过一个 I-V 运算放大器与实际地相对应就能得到一个最适宜的直流线性度注意 B9762 的 INL/DNL 是在 IOUTA 通过一个运算放大器流入一个真实地之后的测试结果 IOUTA 和 IOUTB 也有一个负的和正的限制范围负的输出范围限制为 -1V, 由 CMOS 工艺的损坏限制所确定, 工作在该负的最大的限制范围外将会导致输出级的损坏并影响 B9762 的可靠性正的输出范围限制稍微取决于满量程输出电流 IOUTFS, 按照 IOUTFS, 从 20mA 到 2mA 的下降方向, 正的输出范围限制从 1.2V 往 1V 下降但是对于单端或差分输出的最优的失真性能是在 IOUTA 和 IOUTB 的最大满量程信号不超过 0.5V 时获得工作在正的最大的限制范围外将会导致输出信号的限幅, 这将极大地降低 B9762 的线性度和失 11

15 调性能数字输入 B9762 的数字部分包含 12 比特的输入通路和一个时钟输入该 12 比特并行数据输入为二进制编码, 即 D11 是最高有效位 (MSB) 而 D0 是最低有效位 (LSB) 当所有数据位均为逻辑 1 时,IOUTA 产生一个满量程的输出电流, 而 IOUTB 产生一个与 IOUTA 互补的输出, 也就是说满量程的电流根据输出编码的不同而分配到两个输出端口该部分数字接口使用了主从式边沿锁存器 DAC 的输出在时钟的上升沿更新结果, 并支持可达 120MSPS 的更新率时钟可以采用任何满足锁存器脉冲宽度的占空比只要满足建立保持时间的要求, 一个时钟周期内的建立保持时间也可以改变, 但时钟沿的位置会影响数字电路馈通和失真性能为了得到最优的性能, 输入数据传输应使用占空比为 50% 的时钟信号 B9762 的内部数字电路能够工作在 5V 的电压数据和时钟输入的等效数字输入电路如图 4-8 所示, 休眠模式输入端口包含一个下拉电路以保证 B9762 保持有效即使该端口未被连接, 其它部分类似于该电路 V DDD 图 4-8 等效数字输入电路由于 B9762 高达 120 MSPS 的更新率, 为了得到最优的性能, 时钟和数据输入信号的质量非常重要数字数据接口电路的驱动在满足它们所需要的最低最高输入逻辑电平阈值的同时, 还必须满足 B9762 的最小建立保持时间数字信号路径需要尽量短并且传输长度需要匹配以避免传播延迟失配在 B9762 数字输入与信号驱动输出之间加入一个低阻值电阻匹配网络可以帮助减小数字输入端的过冲和振铃对于长的传输路径和更高的数据率, 合适的终端匹配电阻技术可以考虑用来保持数字信号的干净外部时钟驱动电路需要给 B9762 提供一个低抖动输入时钟, 以保证在提供快速变化边沿的时候满足最小 / 最大逻辑电平要求时钟的好坏直接影响到 DAC 的输出质量, 在时钟信 12

16 号上的任何噪声或抖动都会直接体现到 DAC 的输出之中由于 DAC 的锁存器是上升沿触发, 因此为了得到最佳的性能, 时钟输入 (CLK) 需要有一个陡峭的上升沿休眠模式 B9762 有一个休眠模式, 能够关掉输出电流管脚 SLEEP 接入逻辑高电平 1 将激活休眠模式另外该数字输入还包含一个有源下拉电路以保证 B9762 在 SLEEP 悬空时也处于使能状态 B9762 的上电和掉电时间由连接在 COMP1 上的补偿电容值决定注意, 在使用外部控制放大器时,SLEEP 模式不应使用功耗 B9762 的功耗 PW 主要跟以下几个因素成正比例关系 : 1) 电源电压 (VDDA 和 VDDD) 2) 满量程电流输出 IOUTFS 3) 更新率 f CLOCK 4) 重建的数字输入波形输出配置接下来的几部分将阐明 B9762 的一些典型输出配置, 除非另有注释, 都假设 IOUTFS 为 20mA 为了优化动态性能, 建议将输出配置成差分模式, 而差分输出模式会需要一个 RF 变压器或者差分运算放大器变压器提供最优的高频特性, 因此可以使用于任何允许交流耦合的应用之中差分放大器适用于直流耦合双极性输出信号增益或者电平移位的应用单端输出适合于需要单极性电压输出的应用可以将 IOUTA 或 IOUTB 与一个大小合适的负载电阻 RLOAD 相连, 得到一个以 GNDA 为参考的单极正输出电压当实际应用是单电源系统, 采用直流耦合以及以地为参考输出电压时更适合配置成此种模式另外, 可以接入一个作为 I-V 转换的放大器, 将 IOUTA 或者 IOUTB 转换成一个单极电压因为 IOUTA 或者 IOUTB 输出可看成虚拟地, 这种配置模式将提供较好的直流线性度变压器差分耦合可以用一个 RF 变压器来实现输出信号差分转单端, 如图 4-9 所示当输出信号频谱在变压器通带内时, 该变压器能够提供低失真度的输出信号变压器 ( 例如微型电路 T1-1T) 能够在很宽的一个频带内提供共模抑制 ( 也就是偶阶谐波 ) 噪声抑制以及电气隔绝, 还能提供给负载两倍的信号功率不同阻抗比例的变压器也可以用来实现阻抗匹配注意变压器只能提供交流耦合 13

17 图 4-9 使用变压器差分输出变压器初级的中心抽头必须连接到 GNDA, 为 IOUTA 和 IOUTB 提供直流通路 IOUTA 和 IOUTB 上的互补电压 (VOUTA 和 VOUTB) 对称的在 GNDA 两边变化, 此时应使电压变化范围在 B9762 的额定范围之内变压器的输出通过一个无缘滤波器或电缆连接到负载 RLOAD, 此时需要插入差分电阻 RDIFF, 其值由变压器的阻抗比决定, 该电阻提供了合适的源端匹配减小了电压驻波比 (VSWR) 注意大约一半的信号功率将被 RDIFF 消耗运算放大器差分耦合运算放大器也可以被用来实现差分转单端, 如图 4-10 所示 B9762 的 IOUTA 和 IOUTB 输出分别接入两个相等的 25Ω 负载电阻 RLOAD, 将运算放大器输入端的差分电压转换成单端电压在 IOUTA 和 IOUTB 之间可以选择性的加入一个电容, 形成低通滤波器中的一个极点防止运放输入过载, 降低运算放大器的失调图 4-10 使用运放直流差分耦合该配置下的共模抑制主要由电阻匹配来决定, 在这个电路中, 差分运算放大器还可以提供额外的信号增益由于运放输出电压大约为 ±1V, 所以必须工作在双电源条件下如图 4-11 所示, 该配置电路工作在单电源条件下时, 此时需要进行电平移位 VDDA 不仅作为 B9762 和运放的正模拟电压, 还被用来使 B9762 的差分输出电平移位到 VDDA/2 14

18 V DDA 图 4-11 单电源供电直流差分耦合电路单端无缓冲电压输出如图 4-12 所示,B9762 配置成单极电压输出, 由于额定的 20mA 满量程电流 IOUTFS 流过等效的 25Ω 电阻 R LOAD 所以输出范围在 0 V 到 0.5 V 因此对于一个阻抗为 50Ω 的电缆, B9762 输出端负载电阻则加倍在这种情况下,R LOAD 代表从 IOUTA 或 IOUTB 看进去的等效负载电阻没有用到的输出 (IOUTA 或 IOUTB) 可以直接通过一个匹配的 R LOAD 连接到 GNDA 应用时可以选择不同值的 IOUTFS 和 R LOAD, 但要使输出电压范围满足额定要求为了得到最优化的 INL, 建议使用单端带电压缓冲的输出配置图 V 到 0.5 V 无缓冲电压输出单端带电压缓冲输出配置图 4-13 显示了一个单端带电压缓冲输出的配置电路, 其中运放 U1 主要实现 I-V 转换, 将 B9762 的输出电流转换成电压输出 U1 将 IOUTA( 或 IOUTB) 连接到实际地上, 最小化非线性阻抗对 DAC 输出线性的影响尽管这种单端形式的配置能够典型的提供最好的直流线性特性, 但它的交流失真在高频下将会被 U1 的转换速率限制 U1 提供了一个负的单极输出电压, 它的满量程输出电压由 R FB 和 IOUTFS 的乘积所确定可以通过缩放 RFB 和 IOUTFS 来使得满量程输出范围在 U1 的电压输出摆幅之内减少 IOUTFS 可以使得 U1 需要更少的信号电流, 所以可以降低交流失真 15

19 图 4-13 单极缓冲电压输出电源与地许多应用需要同时实现高速和高性能, 在这些应用中, 印刷电路板的结构与实现同电路设计一样重要在器件的选择, 布局, 布线, 以及电源旁路和接地之中, 需要使用适当的射频 (RF) 技术, 以得到最优化的性能恰当的接地与去耦是高速高精度系统中主要目标, B9762 将模拟电源, 数字电源和地管脚分开, 就是为了最优化系统中模拟地和数字地中的电流总的来说, 模拟电源 V DDA 与模拟公共端 GND A 之间需要充分退耦, 使得芯片尽量接近实际物理情况同样, 数字电压 V DDD 也需要与数字公共端 GNDD 之间充分退耦在那些使用一个单 5 V 电源给模拟和数字电源供电的应用中, 可以使用图 4-14 所示电路产生一个干净的模拟电源, 该电路包括一个差分 LC 滤波器, 且使用单独的电源和返回线路, 使用低 ESR 型的电解质和钽电容可以得到较低的噪声图差分 LC 滤波器应用于 +5 V 单电源供电为了得到最优的性能, 保持电源和地的低噪声是非常关键的地平面需要正确的设计执行, 才能适用于高速电路板的各项功能, 例如旁路, 屏蔽的电流传送等在混合信号设计中, 板上模拟和数字部分需要分离开来, 模拟地遮盖模拟信号所在区域, 而数字地遮盖数字信号所在区域该 DAC 的所有模拟地管脚, 基准源和其他模拟组成部分都需要直接与地平面相连两个地平面之间的连线在 DAC 下面或在其 1/2 英寸内时, 由一个 1/8 到 1/4 英寸宽的连线路径来实现需要小心保证地平面在关键信号路径上是连续的, 在数字方面主要包括数字输入到 DAC 的信号线和任何时钟信号, 在模拟方面主要包括 DAC 输出信号, 基准源信号和电源连接线在对电源线进行路线布局时, 推荐使用较宽的走线和飞线, 主要起到两部分作用, 一是 16

20 提供一个低的电源线串联阻抗, 一是在电源与地之间提供一些免费的电容耦合如果信号和电源地在布局时相交, 避免在信号地路径中出现额外的电压降为了减小不同电流中的传播路径的共享, 推荐短的, 直的, 以及尽量靠近物理封装的连线当使用超过一英寸长的走线时, 需要考虑使用合适终端电阻的带状线技术, 该电阻的必要性和值的大小由使用的逻辑系列所决定五产品电特性除另有规定外, 电特性参数应按下表的规定, 并适用于温度范围线性误差符号 E L 表 5-1 电特性参数表条件除另有规定外,V DDD =V DDA =5V Io=20mA -55 T A 125 分组最小极限值数字输入高电平电流 I IH V I =5V μa A1, 数字输入低电平电流 I IL V I =0V μa A2,A3 失调误差温度系数 α EO %FS/ 最大单位 LSB 微分线性误差 E DL LSB 失调误差 E O 内参考 (T A =25 ) %FS 增益误差 E G 内参考 (T A =25 ) %FS 基准输出电压 V REF V 数字输入高电平电压 V IH CMOS 接口 3.5 V 数字输入低电平电压 V IL CMOS 接口 1.3 V 增益误差温度系数 α EG %FS/ 基准电压温度系数 α VREF / 模拟电源电流 I DDA 带 50Ω 负载 35.0 ma 数字电源电流功耗无杂散动态范围总谐波失真 I DDD P W SFDR THD 带 50Ω 负载,f CLK =25MHz, f O =1.0MHz, 带 50Ω 负载, f CLK =25MHz, f O =1.0MHz, f CLK =25MHz,f O =1MHz, 3.0 ma 220 mw 68.0 dbc f CLK =50MHz, f O,=1MHz, 67.0 dbc f CLK =60MHz, f O =1MHz, 67.0 dbc A4, f CLK =100MHz, f O =1MHz, 66.0 dbc A5,A6 f CLK =25MHz, f O =1MHz, dbc f CLK =50MHz, f O =1MHz, dbc f CLK =60MHz, f O =1MHz, dbc f CLK =100MHz, f O =1MHz, dbc a 输出建立时间 t su A9,A10, 50.0 ns 最高工作频率 fmax A MHz a 初始鉴定及影响参数设计和工艺改变时测试 17

21 六典型应用图 6-1 电路评估板 B9762 开发板能够提供简单的方案与测试为用户提供了仔细考虑的布局和电路设计, 以及原机型制造的区域表示, 使得用户能够在任何高速高精度应用中都能使用该评估板对 B9762 进行简单有效的评估该评估板允许用户自由的选择 B9762 不同的工作配置模式, 可接受的输出配置包括变 18

22 压器耦合, 终端电阻, 以及单端和差分输出数字输入被设计成由不同的命令发生器驱动, 评估板还包含一个板上可选择的电阻网络以选择合适的终端负载, 当然也包括能使 B9762 工作于内部或外部基准条件下, 或者具有掉电模式的选择七. 应用注意事项 7.1 产品应用说明使用过程中注意过电应力, 以免导致产品电应力失效 7.2 对电源的要求在电源方面要做好电源的去耦工作, 可在电源引脚加 0.1uF 的去耦电容 7.3 产品防护电装及防护措施器件应采取防静电措施进行操作推荐下列操作措施 : a) 器件应在防静电的工作台上操作 ; b) 试验设备和器具应接地 ; c) 不能直接用手触摸器件引线, 应佩戴防静电指套和腕带 ; d) 器件应存放在防静电材料制成的容器中 ; e) 生产测试使用及流转过程工作区域内应避免使用能引起静电的塑料橡胶或丝织物 ; f) 相对湿度应尽可能保持在 20%~70% 包装器件包装应至少满足以下要求 : a) 由无腐蚀的材料制成 ; b) 具有足够的强度, 能够经得起搬运过程中的震动和冲击 ; c) 用抗静电材料涂敷过或浸渍过, 具备足够的抗静电能力 ; d) 能够牢固的把所装器件支撑在一定的位置 ; e) 能保持器件引线不发生变形 ; f) 没有锋利的棱角 ; g) 能安全容易的移动检查和替换器件 ; 19

23 h) 一般不使用聚氯乙稀氯丁橡胶乙烯树脂和聚硫化物等材料, 也不允许使用有硫盐酸碱等腐蚀成分的材料, 使用具有低放气指数低尘粒脱落的材料制造为宜运输和贮存器件在运输和贮存过程中, 至少应满足以下要求 : a) 运输 : 在避免雨雪直接影响的条件下, 装有产品的包装箱可以用任何运输工具运输但不能和带有酸性碱性和其它腐蚀性物体堆放在一起 b) 贮存 : 包装好的产品应贮存在环境温度为 15 ~25, 相对湿度不大于 25%~65%, 周围没有酸碱或其它腐蚀性气体且通风良好的库房里八用户关注产品信息 8.1 产品鉴定信息鉴定产品批次鉴定执行标准鉴定情况总规范名称及编号详细规范名称及编号附加技术条件质量等级鉴定试验日期鉴定试验机构鉴定报告编号微电子器件试验方法和程序 GJB 548B 半导体集成电路 B9762 型 12 位 120MSPS 数模转换器详细规范 Q/Zt B 航天 772 所 8.2 产品标识 B9762 产品标识如下图所示, B9762 为器件型号,XXXX 为批次, 为防静电等级, XXX 为序号 20

24 8.3 研制生产单位联系方式通信地址 : 北京市丰台区东高地四营门北路 2 号邮政编码 : 市场联系人 : 市场二部电话 / 传真 : / 技术联系人 :AD/DA 部张丛丛电话 :

25 附录 1 对应替代国外产品情况符号替代国外型号 : AD9762 国外生产商 :ADI 对比项国内产品国外产品差异除另有规定外, V DDD =V DDA =5V,Io=20mA -55 T A 125 最小最大最小线性误差 EL V DDD =V DDA =5V ± LSB 微分线性误差 E DL 典型值 ± 0.75 最大单位性兼容性分析 +2.0 LSB 基准输出电压 V REF V 模拟电源电流 I DDA 带 50Ω 负载 ma 相当数字电源电流功耗无杂散动态范围总谐波失真 a 输出建立时间 I DDD P W SFDR THD 带 50Ω 负载, f CLK =25MHz, f O =1.0MHz, 带 50Ω 负载, f CLK =25MHz,f O =1MHz ma 相当 mw 相当 f CLK =25MHz,f O =1MHz dbc f CLK =50MHz,f O =1MHz dbc f CLK =60MHz,f O =1MHz 67.0 dbc f CLK =100MHz,f O =1MHz 66.0 dbc f CLK =25MHz,f O =1MHz dbc f CLK =50MHz,f O =1MHz dbc f CLK =50MHz,f O =1MHz dbc f CLK =100MHz,f O =1MHz dbc 国外产品测试的频点不 t su ns 相当最高工作频率 fmax MHz 封装形式 CLCC28 SOIC 28 国外产品为塑质量可靠性 B 封同 22

半导体集成电路——TTL电路产品手册模板

半导体集成电路——TTL电路产品手册模板 Ver 1.3 8 位 100MSPS 模数转换器产品使用手册产品型号 :B9288 B9288 0 版本控制页版本号发布日期更改章节更改说明备注 1.0 2018. 2 1.1 2018.8 更改模板, 完善内容 1.2 2018.9 增加 1.3 免责声明, 删除 8.3 产品环境试验和可靠性 1.3 2018.12 第八章修改 8.3 节市场二部联系方式 1 目录一产品概述...