验证在CEF的ASR9000 VQI分配

Size: px

Start display at page:

Download "验证在CEF的ASR9000 VQI分配"

副卞
4 years ago
Views:

1 验证在 CEF 的 ASR9000 VQI 分配目录简介背景信息验证 VQI 分配简介本文在聚合服务路由器 9000 (ASR9K) 的思科快速转发 (CEF) 描述如何验证虚拟队列索引 (VQIs) 和适当地分配他们背景信息为了信息包能转发从一个接口到另一个在 ASR9K, 信息包必须横断结构没有在 ASR9K 的本地交换信息包如何从一个接口虽则有别的? 这通过分配到每个接口的使用是实现的 VQIs 这样结构知道哪个线路卡 (LC) 和路由信息包的网络处理器 (NP) 有时虽则, 和一旦 CSCvc83681, 错误的 VQI 也许分配, 并且数据流可以是黑洞在路由器里面验证 VQI 分配请参见此部分为了验证 VQI 分配首先, 请识别入口, 并且流来源和目的地网络协议 (IP) 地址的输出接口, 与显示 detail 命令 CEF 的 <prefix> 这帮助确定哪 LCs 需要查看对 VQI 分配这是源地址 : RP/0/RSP0/CPU0:ASR9006-H#show cef detail Tue May 1 10:54: EDT /32, version , internal 0x (ptr 0x76a07a40) [1], (0x73ffbf50), 0xa28 (0x75e3133c) Updated May 1 10:26: to TenGigE0/1/0/5 Prefix Len 32, traffic index 0, precedence n/a, priority 1 gateway array (0x74bff484) reference count 3, flags 0x68, source lsd (5), 1 backups [2 type 5 flags 0x8401 (0x7216f3d0) ext ()] LW-LDI[type=5, refc=3, ptr=0x73ffbf50, sh-ldi=0x7216f3d0] gateway array update type-time 1 May 1 10:26: LDI Update time May 1 10:26: LW-LDI-TS May 1 10:26: via /32, TenGigE0/1/0/5, 6 dependencies, weight 0, class 0 [flags ] path-idx 0 NHID [0x7181cfc4 ] next hop /32 local label labels imposed {86}

2 via /32, TenGigE0/1/0/7, 6 dependencies, weight 0, class 0 [flags ] path-idx 1 NHID [0x7181d018 ] next hop /32 local label labels imposed {86} Load distribution: 0 1 (refcount 2) Hash OK Interface Address 0 Y TenGigE0/1/0/5 remote 1 Y TenGigE0/1/0/7 remote 这是目的地地址 : RP/0/RSP0/CPU0:ASR9006-H#show cef detail Tue May 1 10:53: EDT /32, version , internal 0x (ptr 0x74bf1a04) [1], (0x73ffbeb0), 0xa20 (0x75e310d4) Updated May 1 10:53: to TenGigE0/0/0/2 Prefix Len 32, traffic index 0, precedence n/a, priority 1 gateway array (0x74c025ec) reference count 27, flags 0x68, source lsd (5), 1 backups [19 type 4 flags 0x8401 (0x7216f390) ext ()] LW-LDI[type=1, refc=1, ptr=0x73ffbeb0, sh-ldi=0x7216f390] gateway array update type-time 1 Apr 30 17:03: LDI Update time Apr 30 17:03: LW-LDI-TS Apr 30 17:03: via /32, TenGigE0/0/0/2, 4 dependencies, weight 0, class 0 [flags ] path-idx 0 NHID [0x7181ce20 0x7181d06c] next hop /32 local label labels imposed {ImplNull} via /32, TenGigE0/0/0/3, 4 dependencies, weight 0, class 0 [flags ] path-idx 1 NHID [0x7181ce74 0x7181d0c0] next hop /32 local label labels imposed {ImplNull} Load distribution: 0 1 (refcount 19) Hash OK Interface Address 0 Y TenGigE0/0/0/2 remote 1 Y TenGigE0/0/0/3 remote 从这些输出, 您看到 LC 1 是入口 LC 和 LC 0 是出口 LC, 两个有两个端口为了负载平衡数据流其次, 您需要识别多少 NPs 是在入口和出口 LC 与 show controller np 端口所有位置 <LC> 命令入口 LC 有 8 NPs : RP/0/RSP0/CPU0:ASR9006-H#show controller np ports all loc 0/1/CPU0 Tue May 1 10:56: EDT Node: 0/1/CPU0: NP Bridge Fia Ports TenGigE0/1/0/0 - TenGigE0/1/0/2

3 TenGigE0/1/0/3 - TenGigE0/1/0/ TenGigE0/1/0/6 - TenGigE0/1/0/ TenGigE0/1/0/9 - TenGigE0/1/0/ TenGigE0/1/0/12 - TenGigE0/1/0/ TenGigE0/1/0/15 - TenGigE0/1/0/ TenGigE0/1/0/18 - TenGigE0/1/0/ TenGigE0/1/0/21 - TenGigE0/1/0/23 出口 LC 有 2 NPs : RP/0/RSP0/CPU0:ASR9006-H#show controller np ports all loc 0/0/cPU0 Tue May 1 10:55: EDT Node: 0/0/CPU0: NP Bridge Fia Ports TenGigE0/0/0/0 - TenGigE0/0/0/ TenGigE0/0/1/0 - TenGigE0/0/1/3 其次, 请用显示 CEF <destination prefix> 硬件入口详细资料位置 <ingress lc> 检查入口 LC 我 vqi 命令和出口 LC 与显示 CEF <dst prefix> 硬件出口选派位置 <egress lc> 我 vqi 命令此信息提供我们关于每位 NP 如何的信息被编程到达输出接口在这种情况下, 因为有八 NPs 在入口 LC 和两条等价多重通道的 (ECMP) 链路在出口 LC, 那里是 16 个条目前八个条目是为第一条 ECMP 链路, 并且下八个条目是为第二条 ECMP 链路每套八应该配比, 并且意味着每位 NP 被编程执行同样每集应该是不同的, 虽然有两个独立接口如果他们是相同的, 则您也许击中 VQI CEF 错误程序设计问题 RP/0/RSP0/CPU0:ASR9006-H#show cef hardware ingress loc 0/1/CPU0 i vqi Tue May 1 10:56: EDT 检查出口 LC 保证适当地被编程在这种情况下, 有两 NPs, 并且两条 ECMP 链路那么那里是需要被编程的两套两 VQIs RP/0/RSP0/CPU0:ASR9006-H#show cef hardware egress loc 0/0/CPU0 i vqi Tue May 1 10:57: EDT

4 检查的最后事是在接口的 VQI 分配这里, 您能检查可变的 switch_fabric_port 和从十进制转换到十六进制 88 是 58 和 89 是 59, 这些值与从意味着的这些命令的 VQI 分配配比 CEF 为 VQI 传输适当地被编程在 ASR9K RP/0/RSP0/CPU0:ASR9006-H#show controller pm interface ten 0/0/0/2 Tue May 1 10:58: EDT Ifname(1): TenGigE0_0_0_2, ifh: 0x : iftype 0x1e egress_uidb_index 0x7, 0x7 ingress_uidb_index 0x7, 0x7 port_num 0x2 subslot_num ifsubinst ifsubinst port 0x2 phy_port_num 0x2 channel_id channel_map lag_id virtual_port_id switch_fabric_port 88 in_tm_qid_fid0 0x20002 in_tm_qid_fid1 0xffffffff in_qos_drop_base 0x out_tm_qid_fid0 0x20022 out_tm_qid_fid1 0xffffffff np_port 0x6 out_qos_drop_base 0x6900a1 bandwidth kbps ing_stats_ptrs 0x53016a, egr_stats_ptrs 0x53017b, l2_transport ac_count parent_ifh parent_bundle_ifh L2 protocols bmap 0x Cluster interface 0 RP/0/RSP0/CPU0:ASR9006-H#show controller pm interface ten 0/0/0/3 Tue May 1 10:59: EDT Ifname(1): TenGigE0_0_0_3, ifh: 0x : iftype 0x1e egress_uidb_index 0x8, 0x8 ingress_uidb_index 0x8, 0x8 port_num 0x3 subslot_num ifsubinst ifsubinst port 0x3 phy_port_num 0x3 channel_id channel_map lag_id virtual_port_id switch_fabric_port 89 in_tm_qid_fid0 0x30002 in_tm_qid_fid1 0xffffffff

5 in_qos_drop_base out_tm_qid_fid0 out_tm_qid_fid1 np_port 0x6e0001 0x xffffffff 0x7 out_qos_drop_base 0x6e00a1 bandwidth kbps ing_stats_ptrs 0x530183, egr_stats_ptrs 0x530194, l2_transport ac_count parent_ifh parent_bundle_ifh L2 protocols bmap 0x Cluster interface 0

Segment Routing MPLS数据平面中文版

Segment Routing MPLS数据平面中文版 Segment Routing MPLS data plane 段路由 MPLS 数据平面 Clarence Filsfils Kris Michielsen SR MPLS 数据平面 SR 利用了现有的 MPLS 数据平面如何检验 SR-MPLS 的转发 Segment Routing 数据平面 MPLS 数据平面的 SR 操作 SR 利用了现有的 MPLS 数据平面 Segment MPLS