41206A.book

Transcription

1 数据手册 带 A/D 转换器和 增强型捕捉 / 比较 /PWM 的 8 位闪存单片机 2004 Microchip Technology Inc. 初稿 DS41206A_CN

2 请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏代码保护功能的行为 就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的 这样做的人极可能侵犯了知识产权 Microchip 愿与那些注重代码完整性的客户合作 Microchip 或任何其它半导体厂商均无法保证其代码的安全性 代码保护并不意味着我们保证产品是 牢不可破 的 代码保护功能处于持续发展中 Microchip 承诺将不断改进产品的代码保护功能 任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 数字器件千年版权法案 (Digital Millennium Copyright Act) 如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其它受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为 提供本文档的中文版本仅为了便于理解 Microchip Technology Inc. 及其分公司和相关公司 各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任 建议参考 Microchip Technology Inc. 的原版文档 本出版物中所述的器件应用信息及其它类似内容仅为您提供便利, 它们可能由更新之信息所替代 确保应用符合技术规范, 是您自身应负的责任 Microchip 对这些信息不作任何明示或暗示 书面或口头的声明或担保, 包括但不限于针对其使用情况 质量 性能 适销性或特定用途的适用性的声明或担保 Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任 未经 Microchip 书面批准, 不得将 Microchip 的产品用作生命维持系统中的关键组件 在 Microchip 知识产权保护下, 不得暗中或以其它方式转让任何许可证 商标 Microchip 的名称和徽标组合 Microchip 徽标 Accuron dspic KEELOQ microid MPLAB PIC PICmicro PICSTART PRO MATE PowerSmart rfpic 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其它国家或地区的注册商标 AmpLab FilterLab Migratable Memory MXDEV MXLAB PICMASTER rfpic SEEVAL SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标 Analog-for-the-Digital Age Application Maestro dspicdem dspicdem.net dspicworks ECAN ECONOMONITOR FanSense FlexROM fuzzylab In-Circuit Serial Programming ICSP ICEPIC MPASM MPLIB MPLINK MPSIM PICkit PICDEM PICDEM.net PICLAB PICtail PowerCal PowerInfo PowerMate PowerTool rflab rfpicdem Select Mode Smart Serial SmartTel 和 Total Endurance 均为 Microchip Technology Inc. 在美国和其它国家或地区的商标 SQTP 是 Microchip Technology Inc. 在美国的服务标记 在此提及的所有其它商标均为各持有公司所有 2004, Microchip Technology Inc 版权所有 Microchip 位于美国亚利桑那州 Chandler 和 Tempe 及位于加利福尼亚州 Mountain View 的全球总部 设计中心和晶圆生产厂均于 2003 年 10 月通过了 ISO/TS-16949:2002 质量体系认证 公司在 PICmicro 8 位单片机 KEELOQ 跳码器件 串行 EEPROM 单片机外设 非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002 此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证 DS41206A_CN 第 ii 页初稿 2004 Microchip Technology Inc.

3 带 A/D 转换器和增强型捕捉 / 比较 /PWM 的 8 位闪存单片机 单片机内核特征 : 高性能 RISC CPU 只有 35 条单字节指令 - 除了程序分支指令为双周期指令外, 其它所有指令均为单周期指令 工作速度 :DC - 20 MHz 时钟输入 DC ns 指令周期 中断能力 ( 多达 7 个内部 / 外部中断源 ) 8 级深度硬件堆栈 直接 间接和相对寻址方式 特殊单片机特征 : 上电复位 (POR) 上电延时定时器 (PWRT) 和振荡器起振定时器 (OST) 看门狗定时器 (WDT), 带片内 RC 振荡器, 确保可靠工作 双阈值欠压复位电路 VBOR ( 典型值 ) VBOR ( 典型值 ) 可编程代码保护 降低功耗的休眠模式 可选择不同的振荡器工作模式 全静态设计 在线串行编程 (In-Circuit Serial Programming, ICSP ) CMOS 技术 宽工作电压范围 : - 工业级 :2.0V - 5.5V - 扩展级 :3.0V - 5.5V 高灌 / 拉电流 :25/25 ma 宽工作温度范围 : - 工业级 :-40 C - 85 C - 扩展级 :-40 C C 低功耗特性 : 待机电流 : - 2.0V 时典型值为 100 na 工作电流 : - 32 khz, 2.0V 时典型值为 14 µa - 1 MHz, 2.0V 时典型值为 120 µa 看门狗定时器工作电流 : - 2.0V 时典型值为 1 µa Timer1 振荡器工作电流 : - 32 khz, 2.0V 时典型值为 3.0 µa 外设特性 : Timer0: 带 8 位预分频器的 8 位定时器 / 计数器 Timer1: 带预分频器的 16 位定时器 / 计数器, 在休眠状态下, 可使用外部晶体 / 时钟信号继续工作 Timer2: 带 8 位周期寄存器 预分频器和后分频器的 8 位定时器 / 计数器 增强型捕捉 / 比较 /PWM 模块 : - 捕捉为 16 位, 最大分辨率为 12.5 ns - 比较为 16 位, 最大分辨率为 200 ns - PWM 最大分辨率为 10 位 - 增强型 PWM: - 单输出 半桥和全桥工作方式 - 数字可编程死区延时 - 自动关断 / 重启 8 位多通道模数转换器 13 个 I/O 引脚带有独立方向控制 PORTB 口可编程弱上拉 存储器 8 位 A/D 器件 I/O 定时器 PWM VDD ( 通道数 ) 8 位 /16 位范围闪存数据 ( 输出 ) 2048 x x /1 1/2/4 2.0V - 5.5V 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 1 页

4 引脚配置图 18 引脚 PDIP,SOIC RA2/AN2 RA3/AN3/VREF RA4/T0CKI MCLR/VPP VSS RB0/INT/ECCPAS2 RB1/T1OSO/T1CKI RB2/T1OSI RB3/CCP1/P1A 20 引脚 SSOP RA2/AN2 RA3/AN3/VREF RA4/T0CKI MCLR/VPP VSS VSS RB0/INT/ECCPAS2 RB1/T1OSO/T1CKI RB2/T1OSI RB3/CCP1/P1A RA1/AN1 RA0/AN0 OSC1/CLKIN OSC2/CLKOUT VDD RB7/P1D RB6/P1C RB5/P1B RB4/ECCPAS0 RA1/AN1 RA0/AN0 OSC1/CLKIN OSC2/CLKOUT VDD VDD RB7/P1D RB6/P1C RB5/P1B RB4/ECCPAS0 DS41206A_CN 第 2 页初稿 2004 Microchip Technology Inc.

5 目录 1.0 器件概述 存储器结构 I/O 口 Timer0 模块 Timer1 模块 Timer2 模块 增强型捕捉 / 比较 /PWM (ECCP) 模块 模数转换器 (A/D) 模块 CPU 的特色 指令集概述 开发工具支持 电气特性 直流和交流特性图表 封装信息 附录 A: 版本历史 附录 B: 移植注意事项 附录 C: 从低档器件移植到中档器件 在线支持 系统信息与升级热线 读者反馈表 索引 产品标识体系 致客户 我司旨在提供最佳文档供客户正确使用 Microchip 产品 为此, 我们将持续改善公司出版物以更好地满足您的要求 出版物的质量将随新手册及更新版本的推出而得到改善 如果您对本出版物有任何问题和建议, 请通过电子邮件联系我司 TRC 经理, 电子邮件地址为 CTRC@microchip.com, 或将本数据手册后附的 读者反馈表 传真到 (8621) 我们欢迎您的反馈 最新数据手册 欲获得本数据手册的最新版本, 请查询我公司的网站 : 您可通过检查数据手册中任意一页外侧下角的文献编号来确定其版本 文献编号的最后一个字母是版本编号, 例如 :DS30000A 是 DS30000 的 A 版本 勘误表 现有器件可能带有一份勘误表, 说明了 ( 与数据手册的 ) 小运行差异以及建议的工作条件 当器件 / 文档的差异为我们所知时, 我们将出版一份勘误表 勘误表上将注明其所适用的硅片版本和文件版本 欲了解某一器件是否存在勘误表, 请通过以下方式之一查询 : Microchip 网站 当地 Microchip 销售办事处 ( 见尾页 ) Microchip 总部文献中心 ; 美国传真号码 :001 (480) 当致电销售办事处或文献中心时, 请说明您所使用的器件名称 芯片和数据手册版本 ( 包括文献编号 ) 客户通知系统 欲接收我司产品的最新信息, 请到我公司网站 上注册 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 3 页

6 注 : DS41206A_CN 第 4 页初稿 2004 Microchip Technology Inc.

7 1.0 器件概述 本文档包含了 的特定信息 其它信息请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 该手册可从您所在地的 Microchip 销售办事处获得, 或者从 Microchip 网站下载 这个参考手册可作为本数据手册的一个补充文档, 强烈推荐您阅读这个文档, 以便更好地理解单片机的架构以及外设的操作 图 1-1 是 的结构框图 引脚配置见表 1-1 图 1-1: 结构框图 闪存 2K x 14 程序存储器 13 程序计数器 8 级堆栈 (13 位宽 ) 数据总线 RAM 128 x 8 数据寄存器 8 PORTA RA0/AN0 RA1/AN1 RA2/AN2 RA3/AN3/VREF RA4/T0CKI 程序总线 14 (1) RAM 地址 9 PORTB 指令寄存器 8 直接寻址 7 地址开关 8 间接寻址 特殊功能寄存器 Status 寄存器 RB0/INT/ECCPAS2 RB1/T1OSO/T1CKI RB2/T1OSI RB3/CCP1/P1A RB4/ECCPAS0 RB5/P1B RB6/P1C RB7/P1D 上电延时定时器 3 MUX OSC1/CLKIN OSC2/CLKOUT 指令译码和控制 时钟发生 振荡器起振定时器上电复位看门狗定时器欠压复位 8 ALU W 寄存器 MCLR VDD, VSS Timer0 Timer1 Timer2 增强型 CCP (ECCP) A/D 注 1: 高位地址来自于 Status 寄存器 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 5 页

8 表 1-1: 引脚描述 名称 功能 输入类型 输出类型 描述 MCLR/VPP MCLR ST 主复位输入, 器件复位低电平有效 VPP P 编程电压输入 OSC1/CLKIN OSC1 XTAL 振荡器晶体输入 CLKIN CMOS 外部时钟源输入 CLKIN ST RC 振荡器方式 OSC2/CLKOUT OSC2 XTAL 振荡器晶体输出, 在晶振方式下接晶体或谐振器 CLKOUT CMOS 在 RC 方式下, OSC2 引脚输出 CLKOUT, 其频率为 OSC1 频率的 1/4, 即指令周期速度 RA0/AN0 RA0 TTL CMOS 双向 I/O 口 AN0 AN 模拟输入通道 0 RA1/AN1 RA1 TTL CMOS 双向 I/O 口 AN1 AN 模拟输入通道 1 RA2/AN2 RA2 TTL CMOS 双向 I/O 口 AN2 AN 模拟输入通道 2 RA3/AN3/VREF RA3 TTL CMOS 双向 I/O 口 AN3 AN 模拟输入通道 3 VREF AN A/D 参考电压输入 RA4/T0CKI RA4 ST OD 双向 I/O 口 配置为输出时为漏极开路 T0CKI ST Timer0 外部时钟输入 RB0/INT/ECCPAS2 RB0 TTL CMOS 双向 I/O 口 可编程弱上拉 INT ST 外部中断 ECCPAS2 ST ECCP 自动关闭引脚 RB1/T1OSO/T1CKI RB1 TTL CMOS 双向 I/O 口 可编程弱上拉 T1OSO XTAL Timer1 振荡器输出, 在振荡器方式下连接到晶振 T1CKI ST Timer1 外部时钟输入 RB2/T1OSI RB2 TTL CMOS 双向 I/O 口 可编程弱上拉 T1OSI XTAL Timer1 振荡器输入, 在振荡器方式下连接到晶振 RB3/CCP1/P1A RB3 TTL CMOS 双向 I/O 口 可编程弱上拉 CCP1 ST CMOS 捕捉 1 输入, 比较 1 输出, PWM1 输出 P1A CMOS PWM P1A 输出 RB4/ECCPAS0 RB4 TTL CMOS 双向 I/O 口 可编程弱上拉 电平变化产生中断 ECCPAS0 ST ECCP 自动关闭引脚 RB5/P1B RB5 TTL CMOS 双向 I/O 口 可编程弱上拉 电平变化产生中断 P1B CMOS PWM P1B 输出 RB6/P1C RB6 TTL CMOS 双向 I/O 口 可编程弱上拉 电平变化产生中断 作为 ICSP 编程时钟时为 ST 输入 P1C CMOS PWM P1C 输出 RB7/P1D RB7 TTL CMOS 双向 I/O 口 可编程弱上拉 电平变化产生中断 作为 ICSP 编程数据时为 ST 输入 P1D CMOS PWM P1D 输出 VSS VSS P 逻辑和 I/O 引脚的地 VDD VDD P 逻辑和 I/O 引脚的电源 图注 : I = 输入 AN = 模拟输入或输出 OD = 漏极开路 O = 输出 TTL = TTL 兼容输入 ST = CMOS 电平施密特触发器输入 P = 电源 XTAL = 晶振 CMOS = CMOS 兼容输入或输出 DS41206A_CN 第 6 页初稿 2004 Microchip Technology Inc.

9 2.0 存储器结构 PICmicro 单片机有两个存储器模块, 每个存储器模块 ( 程序存储器和数据存储器 ) 有各自的总线, 因此可同时对它们进行访问 关于器件存储器的其它信息, 请查阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 2.1 程序存储器结构 有一个 13 位宽的程序计数器, 最大可寻址 8K x 14 的程序存储空间 具有 2K x14 的程序存储器 访问超过这些物理地址的存储单元将导致循环返回到有效的程序存储空间 复位向量位于 0000h, 中断向量位于 0004h 图 2-1: 程序存储器映射和堆栈 CALL, RETURN RETFIE, RETLW PC<12:0> 堆栈级 数据存储器结构 数据存储器分成多个存储区, 每个存储区都包含通用寄存器 (GPR) 和特殊功能寄存器 (SFR) Status 寄存器的 RP1 和 RP0 位为存储区选择位 注 RP1:RP0 (1) (status<6:5>) 存储区 (2) 11 3 (2) 1: 将 Status 寄存器的 bit 6 保持清零以便与将来的产品向上兼容 2: 未使用 每个存储区最大有 7Fh (128 字节 ) 空间 特殊功能寄存器安排在每个存储区的低地址, 通用寄存器接着特殊功能寄存器后面安排在高地址, 通用寄存器实现为静态 RAM 所有存储区都包含特殊功能寄存器 通用寄存器空间的高 16 字节和存储区 0 中一些使用率高的特殊功能寄存器映射到存储区 1 中, 以减小代码量并提高存取速度 堆栈级 8 复位向量 0000h 用户存储空间 中断向量 片内程序存储器 0004h 0005h 07FFh 0800h 1FFFh 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 7 页

10 2.2.1 通用存储器 寄存器可以直接访问, 或通过指针寄存器 FSR 间接访问 ( 第 2.5 节 间接寻址 INDF 和 FSR 寄存器 ) 图 2-2: 寄存器地址 数据寄存器映射 寄存器地址 00h INDF (1) INDF (1) 80h 01h TMR0 OPTION_REG 81h 02h PCL PCL 82h 03h STATUS STATUS 83h 04h FSR FSR 84h 05h PORTA TRISA 85h 06h PORTB TRISB 86h 07h 87h 08h 88h 09h 89h 0Ah PCLATH PCLATH 8Ah 0Bh INTCON INTCON 8Bh 0Ch PIR1 PIE1 8Ch 0Dh 8Dh 0Eh TMR1L PCON 8Eh 0Fh TMR1H 8Fh 10h T1CON 90h 11h TMR2 91h 12h T2CON PR2 92h 13h 93h 14h 94h 15h CCPR1L 95h 16h CCPR1H 96h 17h CCP1CON 97h 18h PWM1CON 98h 19h ECCPAS 99h 1Ah 9Ah 1Bh 9Bh 1Ch 9Ch 1Dh 9Dh 1Eh ADRES 9Eh 1Fh ADCON0 ADCON1 9Fh 20h 通用 A0h 通用寄存器 寄存器 80 字节 32 字节 BFh C0h 6Fh EFh 70h 7Fh 16 字节访问 70-7Fh 存储区 0 存储区 1 F0h FFh 未使用的数据存储单元, 读为 0 注 1: 非物理存在的寄存器 DS41206A_CN 第 8 页初稿 2004 Microchip Technology Inc.

11 2.2.2 特殊功能寄存器 特殊功能寄存器是用于控制 CPU 和外设模块进行所需操作的寄存器 这些寄存器实现为静态 RAM 表 2-1 列出了这些寄存器 特殊功能寄存器可以分为两类 : 一类是用于内核 (CPU) 操作, 另一类是用于控制外设模块的操作 本节详细介绍用于内核操作的特殊功能寄存器, 另一类与外设操作相关的特殊功能寄存器将在相应的功外设章节中详细介绍 表 2-1: 存储区 0 中的特殊功能寄存器汇总 地址寄存器名 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR BOR 时的值 00h INDF (1) 通过用 FSR 的内容寻址该存储单元来寻址数据存储器 ( 非物理寄存器 ) h TMR0 Timer0 模块的寄存器 xxxx xxxx 27 02h PCL (1) 程序计数器 (PC) 的低字节 h STATUS (1) IRP (4) RP1 (4) RP0 TO PD Z DC C xxx 11 04h FSR (1) 间接数据存储器地址指针 xxxx xxxx 18 05h PORTA (5,6) (7) 写入时 PORTA 锁存数据, 读出时为 PORTA 引脚电平 --xx h PORTB (5,6) 写入时 PORTB 锁存数据, 读出时为 PORTB 引脚电平 xxxx xxxx 21 07h-09h 未使用 0Ah PCLATH (1,2) 程序计数器高 5 位的写缓冲器 Bh INTCON (1) GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x 13 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF Dh 未使用 0Eh TMR1L 16 位 TMR1 寄存器低字节的保持寄存器 xxxx xxxx 29 0Fh TMR1H 16 位 TMR1 寄存器高字节的保持寄存器 xxxx xxxx 29 10h T1CON T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON h TMR2 Timer2 模块寄存器 h T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS h-14h 未使用 15h CCPR1L 捕捉 / 比较 /PWM 寄存器 1 (LSB) xxxx xxxx 34 16h CCPR1H 捕捉 / 比较 /PWM 寄存器 1 (MSB) xxxx xxxx 34 17h CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M h PWM1CON PRSEN PDC6 PDC5 PDC4 PDC3 PDC2 PDC1 PDC h ECCPAS ECCPASE ECCPAS2 (8) ECCPAS0 PSSAC1 PSSAC0 PSSBD1 PSSBD Ah-1Dh 未使用 1Eh ADRES A/D 转换结果寄存器 xxxx xxxx 49 1Fh ADCON0 ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE (7) ADON 图注 : x = 未知, u = 不变, q = 其值取决于条件, - = 未使用, 读为 0, 阴影部分未使用, 读为 0 注 1: 这些寄存器可以从任一存储区访问 2: 程序计数器的高字节不可直接访问 PCLATH 为 PC<12:8> 的保持寄存器, 其内容被传送到程序计数器的高字节 3: 其它 ( 非上电 ) 复位包括 : 通过 MCLR 引脚的外部复位和看门狗定时器复位 4: IRP 和 RP1 位保留 总是保持这两位为零 5: 无论何种器件复位, 这些引脚都配置为输入 6: 这是端口输出锁存器中的值 7: 保留位, 不要使用 8: ECCPAS1 位在 中未使用 所在页面 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 9 页

12 表 2-2: 存储区 1 中的特殊功能寄存器汇总 地址寄存器名 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的复位值 80h INDF (1) 通过用 FSR 的内容寻址该存储单元来寻址数据存储器 ( 非物理寄存器 ) h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS h PCL (1) 程序计数器 (PC) 的低字节 h STATUS (1) IRP (4) RP1 (4) RP0 TO PD Z DC C xxx 11 84h FSR (1) 间接数据存储器地址指针 xxxx xxxx 18 85h TRISA (7) PORTA 数据方向寄存器 h TRISB PORTB 数据方向寄存器 h-89h 未使用 8Ah PCLATH (1,2) 程序计数器高 5 位的写缓冲器 Bh INTCON (1) GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x 13 8Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE Dh 未使用 8Eh PCON POR BOR qq 16 8Fh-91h 未使用 92h PR2 Timer2 周期寄存器 , 36 93h-9Eh 未使用 9Fh ADCON1 PCFG2 PCFG1 PCFG 图注 : x = 未知, u = 不变, q = 其值取决于条件, - = 未使用, 读为 0, 阴影部分未使用, 读为 0 注 1: 这些寄存器可以从任一存储区访问 2: 程序计数器的高字节不可直接访问 PCLATH 为 PC<12:8> 的保持寄存器, 其内容被传送到程序计数器的高字节 3: 其它 ( 非上电 ) 复位包括 : 通过 MCLR 引脚的外部复位和看门狗定时器复位 4: IRP 和 RP1 位保留 这些位保持为清零 5: 无论何种器件复位, 这些引脚都配置为输入 6: 这是端口输出锁存器中的值 7: 保留位, 不要使用 所在页面 DS41206A_CN 第 10 页初稿 2004 Microchip Technology Inc.

13 Status 寄存器 Status 寄存器, 如寄存器 2-1 所示, 包含 ALU 算术运算结果的状态位 复位状态位和数据存储区选择位 Status 寄存器同其它寄存器一样, 可以作为任何指令的目的寄存器 如果 Status 寄存器作为一条影响 Z DC 或 C 标志位的指令的目的寄存器, 禁止对这三个标志位进行写操作 这些位则要根据逻辑来置位或清零 此外 TO 和 PD 位是不可写的 因此当执行一条把 Status 寄存器作为目的寄存器的指令时, 执行结果可能与预想的不一样 例如,CLRF STATUS 将清除 Status 寄存器的高 3 位并将 Z 位置位 结果是 Status 寄存器为 000u u1uu (u 表示不变 ) 如果想改变 Status 寄存器的内容, 建议使用指令 BCF BSF SWAPF 和 MOVWF, 因为这些指令不影响 Status 寄存器的 Z C 或 DC 位 其它不影响状态位的指令, 详见第 10.0 节 指令系统概述 注 1: 不使用 IRP 和 RP1 位 (STATUS<7:6>) 保持这些位清零以与将来的产品向上兼容 2: 在减法中, C 和 DC 位分别作为借位和半借位, 请看 SUBLW 和 SUBWF 指令的例子 寄存器 2-1: STATUS 寄存器 ( 地址 :03h, 83h) R/W-0 R/W-0 R/W-0 R-1 R-1 R/W-x R/W-x R/W-x IRP (1) RP1 (1) RP0 TO PD Z DC C bit 7 bit 0 bit 7 IRP: 存储区选择位 ( 间接寻址使用 ) (1) 1 = 存储区 2 和 3 (100h - 1FFh) 0 = 存储区 0 和 1 (00h - FFh) bit 6-5 RP1 (1) :RP0: 存储区选择位 ( 直接寻址使用 ) 01 = 存储区 1 (80h - FFh) 00 = 存储区 0 (00h - 7Fh) 每个存储区为 128 字节 bit 4 bit 3 TO: 超时标志位 1 = 上电后, 执行 CLRWDT 指令或 SLEEP 指令 0 = WDT 超时溢出 PD: 掉电标志位 1 = 上电复位后或执行 CLRWDT 指令后 0 = 执行了 SLEEP 指令后 bit 2 Z: 零标志位 1 = 算术或逻辑运算结果为零 0 = 算术或逻辑运算结果不为零 bit 1 DC: 辅助进位 / 借位位 (ADDWF ADDLW SUBLW SUBWF 指令 )( 对于借位极性相反 ) 1 = 结果的低 4 位向高 4 位有进位 0 = 结果的低 4 位向高 4 位无进位 bit 0 C: 进位 / 借位位 (ADDWF ADDLW SUBLW SUBWF 指令 ) (2) 1 = 结果的最高有效位有进位 0 = 结果的最高有效位无进位 注 1: 保留, 保持清零 2: 对于借位, 极性相反 减法指令是通过加上第二个操作数的二进制补码实现的 对于移位 (RRF RLF) 指令, 把源寄存器的最高位或最低位放入该位 图注 : R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 11 页

14 OPTION_REG 寄存器 OPTION_REG 寄存器是一个可读 / 写的寄存器, 它包含用于配置 TMR0 预分频器 /WDT 后分频器 ( 也可用作预分频器的单个可分配寄存器 ) 外部 INT 中断 TMR0 和 PORTB 口弱上拉的各控制位 注 : 如果需要 TMR0 的预分频比为 1:1, 可以把预分频器分配给看门狗定时器 寄存器 2-2: OPTION_REG 寄存器 ( 地址 :81h) R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 bit 7 bit 0 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2-0 RBPU:PORTB 弱上拉使能位 1 = 禁止 PORTB 弱上拉 0 = PORTB 弱上拉由备用功能或 TRISBn 位的值确定 INTEDG: 中断触发边沿选择位 1 = RB0/INT 引脚上上升沿触发中断 0 = RB0/INT 引脚上下降沿触发中断 T0CS:TMR0 时钟源选择位 1 = RA4/T0CKI 引脚上的外部时钟 0 = 内部指令周期时钟 (CLKOUT) T0SE:TMR0 计数脉冲边沿选择位 1 = 在 RA4/T0CKI 引脚上的下降沿递增 1 0 = 在 RA4/T0CKI 引脚上的上升沿递增 1 PSA: 预分频器分配位 1 = 预分频器分配给 WDT 0 = 预分频器分配给 Timer0 模块 PS2:PS0: 预分频器分频比选择位 位值 TMR0 分频比 WDT 分频比 : 2 1 : : 4 1 : : 8 1 : : 16 1 : : 32 1 : : 64 1 : : : : : 128 图注 : R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 DS41206A_CN 第 12 页初稿 2004 Microchip Technology Inc.

15 INTCON 寄存器 中断控制寄存器 INTCON 是一个可读可写的寄存器, 它包含 TMR0 寄存器溢出 RB 口电平变化和外部 RB0/ INT 引脚中断等各种使能控制位和标志位 注 : 当中断条件发生时, 中断标志位就会被置 1, 而不管相应中断使能位或全局中断使能位 GIE (INTCON<7>) 的状态 因此在使能中断前, 用户软件必须把相应的中断标志位清零 寄存器 2-3: INTCON 寄存器 ( 地址 :0Bh 8Bh) R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-x GIE PEIE T0IE INTE RBIE T0IF INTF RBIF bit 7 bit 0 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 GIE: 全局中断使能位 1 = 使能所有未被屏蔽的中断 0 = 禁止所有中断 PEIE: 外设中断使能位 1 = 开放所有未被屏蔽的外设中断 0 = 禁止所有的外设中断 T0IE:TMR0 溢出中断使能位 1 = 允许 TMR0 中断 0 = 禁止 TMR0 中断 INTE:RB0/INT 外部中断使能位 1 = 允许 RB0/INT 外部中断 0 = 禁止 RB0/INT 外部中断 RBIE:RB 口电平变化中断使能位 1 = 允许 RB 口电平变化中断 0 = 禁止 RB 口电平变化中断 T0IF:TMR0 溢出中断标志位 1 = TMR0 计数器溢出 ( 必须用软件清零 ) 0 = TMR0 计数器没有溢出 INTF:RB0/INT 外部中断标志位 1 = RB0/INT 引脚上有外部中断发生 ( 必须用软件清零 ) 0 = RB0/INT 引脚上没有外部中断发生 RBIF:RB 口电平变化中断标志位 1 = RB7:RB4 引脚中至少有一个引脚状态发生变化 ( 必须用软件清零 ) 0 = RB7:RB4 引脚状态无变化 图注 : R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 13 页

16 PIE1 寄存器 PIE1 寄存器包含外设中断的各使能位 注 : 要使能任何外设中断, 必须置位 PEIE 位 (INTCON<6>) 寄存器 2-4: PIE1 寄存器 ( 地址 :8Ch) U-0 R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 ADIE CCP1IE TMR2IE TMR1IE bit 7 bit 0 bit 7 未使用 : 读为 0 bit 6 ADIE:A/D 转换器中断使能位 1 = 允许 A/D 转换器中断 0 = 禁止 A/D 转换器中断 bit 5-3 未使用 : 读出时为 0 bit 2 CCP1IE:CCP1 中断使能位 1 = 允许 CCP1 中断 0 = 禁止 CCP1 中断 bit 1 TMR2IE:TMR2 和 PR2 匹配中断使能位 1 = 允许 TMR2 和 PR2 匹配中断 0 = 禁止 TMR2 和 PR2 匹配中断 bit 0 TMR1IE:TMR1 溢出中断使能位 1 = 允许 TMR1 溢出中断 0 = 禁止 TMR1 溢出中断 图注 : R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 DS41206A_CN 第 14 页初稿 2004 Microchip Technology Inc.

17 PIR1 寄存器 PIR1 寄存器包含各个外设的中断标志位 注 : 中断条件发生时, 中断标志位就会被置 1, 而不管相应中断使能位或全局中断使能位 GIE (INTCON<7>) 的状态 因此在使能用中断前, 用户软件必须把相应的中断标志位清零 寄存器 2-5: PIR1 寄存器 ( 地址 :0Ch) U-0 R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 ADIF CCP1IF TMR2IF TMR1IF bit 7 bit 0 bit 7 未使用 : 读为 0 bit 6 ADIF:A/D 转换器中断标志位 1 = A/D 转换已完成 ( 必须用软件清零 ) 0 = A/D 转换未完成 bit 5-3 未使用 : 读为 0 bit 2 CCP1IF:CCP1 中断标志位捕捉方式 : 1 = TMR1 寄存器发生捕捉 ( 必须用软件清零 ) 0 = TMR1 寄存器未发生捕捉比较方式 : 1 = TMR1 寄存器发生比较匹配 ( 必须用软件清零 ) 0 = TMR1 寄存器未发生比较匹配 PWM 方式 : 未使用 bit 1 TMR2IF:TMR2 和 PR2 匹配中断标志位 1 = TMR2 和 PR2 匹配发生 ( 必须用软件清零 ) 0 = TMR2 和 PR2 匹配未发生 bit 0 TMR1IF:TMR1 溢出中断标志位 1 = TMR1 溢出 ( 必须用软件清零 ) 0 = TMR1 未溢出 图注 : R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 15 页

18 PCON 寄存器 电源控制寄存器 (PCON) 包含一个用以区分上电复位 (POR) 与外部 MCLR 复位或 WDT 复位的标志位 这些器件还包含另外一个用于区分上电复位和欠压复位的标志位 注 : 如果 BOREN 配置位被置位, 则 BOR 位在上电复位时被置 1, 在欠压复位条件发生时被清零 BOR 必须由用户置位, 并在以后的复位中检测其是否被清零, 如果是则表示发生了欠压复位 如果 BOREN 配置位被清零, 上电复位时 BOR 位的状态不确定 寄存器 2-6: PCON 寄存器 ( 地址 :8Eh) U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 R/W-q POR BOR bit 7 bit 0 bit 7-2 未使用 : 读为 0 bit 1 POR: 上电复位状态位 1 = 未发生上电复位 0 = 发生上电复位 ( 必须在上电复位后用软件置位 ) bit 0 BOR: 欠压复位状态位 1 = 未发生欠压复位 0 = 发生欠压复位 ( 必须在欠压复位后用软件置位 ) 图注 : q = 其值取决于条件 R = 可读位 W = 可写位 U = 未使用, 读为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 DS41206A_CN 第 16 页初稿 2004 Microchip Technology Inc.

19 2.3 PCL 和 PCLATH 程序计数器 (PC) 指向将要被执行的指令的地址 PC 宽 13 位, 其中的低字节是 PCL 寄存器 该寄存器可读可写 ; 高字节是 PCH 寄存器, 它包含 PC<12:8> 位, 不可直接读写, 但可以通过 PCLATH 寄存器间接写入 修改 PCL 执行任何将 PCL 寄存器作为目的寄存器的指令将同时使程序计数器 PC<12:8> 位 (PCH) 的值被 PCLATH 寄存器的值替换 这将允许通过写 PCLATH 寄存器的高 5 位改变整个程序计数器的值 当低 8 位被写入 PCL 寄存器时, 所有程序计数器的 13 位都被修改为 PCLATH 寄存器中的值和写到 PCL 寄存器的值 通过修改 PCL 寄存器跳转到查找表或程序分支表 ( 执行 GOTO 指令 ) 时必须小心 PCLATH 被赋予表的起始地址, 如果表长度大于 255 条指令或者表中存储器地址的低 8 位从 0xFF 循环返回到 0x00, 在表的起始地址和目标地址之间每次地址翻转时 PCLATH 必须递增 程序存储器分页 CALL 和 GOTO 指令提供 11 位地址, 允许在 2K 程序存储页面内跳转 指行 CALL 或 GOTO 指令时, 地址的高位由 PCLATH<3> 提供 当执行 CALL 或 GOTO 指令时, 用户必须事先设置了页面选择位, 以便指向所需的程序存储页面 如果执行 CALL 指令 ( 或中断 ) 的 RETURN, 整个 13 位的 PC 被全部压入堆栈 因此执行 RETURN 指令 ( 它将地址从堆栈中弹出 ) 之前无需对 PCLATH<3> 位进行设置 图 2-3: 2.4 堆栈 不同情况下 PC 值装入情况 PCH PCL 以 PCL 作为 目的寄存器 PCLATH<4:0> 8 的指令 ALU 5 PCLATH PCH PCL PCLATH<4:3> 2 PCLATH GOTO, CALL 11 操作码 <10:0> 堆栈允许最多 8 级程序调用和中断嵌套, 堆栈包含从程序分支返回的地址 中档器件有一个 8 级深度 x13 位宽的硬件堆栈, 堆栈空间既不占用程序存储空间, 也不占用数据存储空间, 堆栈指针不可读或写 当执行一条 CALL 指令或响应中断发生程序跳转时, PC 被压入堆栈 当执行 RETURN RETLW 或 RETFIE 指令时, 堆栈中的地址就会被弹出到 PC 中 无论是 PUSH 或 POP 操作都不会改变 PCLATH 寄存器的内容 在堆栈压栈操作 8 次之后, 进行第 9 次压栈时, 进栈的值将覆盖第一次压栈的数据, 而第 10 次压栈的值将覆盖第 2 次压栈的值, 依此类推 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 17 页

20 2.5 间接寻址 INDF 和 FSR 寄存器 INDF 寄存器不是一个物理存在的寄存器. 对 INDF 寄存器寻址, 实际上就是寻址地址包含在 FSR 寄存器 (FSR 是一个指针 ) 中的寄存器, 这就是间接寻址 例 2-1: 间接寻址 寄存器 05 的值为 10h 寄存器 06 的值为 0Ah 将值 05 载入 FSR 寄存器 读 INDF 寄存器将返回值 10h 将 FSR 寄存器的值递增 1 (FSR = 06) 读 INDR 寄存器将返回值 0Ah 间接读 INDF 自身 (FSR = 0) 将得到 00h 间接写 INDF 寄存器将导致空操作 ( 尽管 Status 寄存器可能会受到影响 ) 例 2-2 是一个使用间接寻址, 将 RAM 地址 20h - 2Fh 的内容清零的简单程序 例 2-2: 如何使用间接寻址将 RAM 清 零 MOVLW 0x20 ;initialize pointer MOVWF FSR ;to RAM NEXT CLRF INDF ;clear RAM & FSR INCF FSR ;inc pointer BTFSS FSR,4 ;all done? GOTO NEXT ;no, clear next CONTINUE : ;yes, continue 通过对 8 位 FSR 寄存器的内容与状态寄存器 Status 的 IRP 位 (Status<7>) 组合可以得到一个 9 位的有效地址, 如图 2-4 所示 但是, 在 中 IRP 位未使用 图 2-4: 直接 / 间接寻址 直接寻址 间接寻址 RP1:RP0 6 来自操作码 0 IRP 7 FSR 寄存器 0 (2) (2) 存储区选择 地址选择 存储区选择 地址选择 00h 80h 100h 180h 数据存储器 (1) (3) (3) 7Fh FFh 17Fh 1FFh 存储区 0 存储区 1 存储区 2 存储区 3 注 1: 数据寄存器映射详见见图 2-2 2: 保持清零以与将来的产品向上兼容 3: 未使用 DS41206A_CN 第 18 页初稿 2004 Microchip Technology Inc.

21 3.0 I/O 口 例 3-1: 初始化 PORTA 这些 I/O 口的某些引脚与器件外设功能复用 一般来讲, 当某个外设使能时, 相应的引脚不能作为一般的 I/O 引脚使用 关于 I/O 口的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 3.1 PORTA 和 TRISA 寄存器 PORTA 是一个 5 位宽的双向端口, 对应的数据方向控制寄存器是 TRISA TRISA 位置位 (=1) 会将相应的 PORTA 引脚配置为输入 ( 也就是使得相应的输出驱动器为高阻方式 ) TRISA 位清零 (= 0) 会将相应的 PORTA 引脚配置为输出 ( 也就是将输出锁存器的内容输出到选定引脚 ) 读 PORTA 寄存器即读相应引脚的状态, 而写 PORTA 寄存器即写到端口锁存器 所有的写操作都是读 - 修改 - 写操作 因此, 写端口意味着先读此端口所有引脚, 修改其值, 然后写到端口数据锁存器 RA4 引脚与 Timer0 模块的时钟输入复用, 成为 RA4/ T0CKI 引脚 RA4/T0CKI 引脚为施密特触发器输入, 漏极开路输出 所有其它 RA 端口引脚有 TTL 输入级和 CMOS 输出驱动器 PORTA 引脚 RA3:0 复用为模拟输入和模拟 VREF 输入 通过清零 / 置位 ADCON1 寄存器 (A/D 控制寄存器 1) 中的控制位来选择每个引脚的操作 注 : 上电复位时, 这些引脚被配置为模拟输入, 且读出时为 0 TRISA 寄存器控制 RA 引脚的方向, 即使当这些引脚用作模拟输入时 当这些引脚用作模拟输入时, 用户必须确保 TRISA 寄存器中的位保持置位 BCF STATUS, RP0 ; CLRFPORTA ;Initialize PORTA by ;clearing output ;data latches BSF STATUS, RP0 ;Select Bank 1 MOVLW0xEF ;Value used to ;initialize data ;direction MOVWFTRISA ;Set RA<3:0> as inputs ;RA<4> as outputs BCF STATUS, RP0 ;Return to Bank 0 图 3-1: 数据总线 写端口 写 TRIS D D CK CK RA3:RA0 引脚的结构框图 Q Q 数据锁存器 Q Q TRIS 锁存器 读 TRIS Q D VDD P N VSS 模拟输入方式 VSS VDD I/O 引脚 TTL 输入缓冲器 注 : 模拟方式下设置 RA3:0 为输出, 将迫使引脚输出数据锁存器的内容 EN 读端口 至 A/D 转换器 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 19 页

22 图 3-2: RA4/T0CKI 引脚结构框图 数据总线 数据锁存器 D Q RA4/T0CKI 写端口 CK Q N TRIS 锁存器 D Q VSS VSS 写 TRIS CK Q 施密特触发器输入缓冲器 读 TRIS Q D EN EN 读端口 TMR0 时钟输入 表 3-1: PORTA 功能 名称 位编号 缓冲器 功能 RA0/AN0 bit 0 TTL 输入 / 输出或模拟输入 RA1/AN1 bit 1 TTL 输入 / 输出或模拟输入 RA2/AN2 bit 2 TTL 输入 / 输出或模拟输入 RA3/AN3/VREF bit 3 TTL 输入 / 输出或模拟输入或 VREF RA4/T0CKI bit 4 ST 输入 / 输出或 Timer0 外部时钟输入输出是漏极开路类型 图注 : TTL = TTL 输入, ST = 施密特触发器输入 表 3-2: 与 PORTA 相关的寄存器一览 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的值 其它复位时的值 05h PORTA (1) RA4 RA3 RA2 RA1 RA0 --xx uu uuuu 85h TRISA (1) PORTA 数据方向寄存器 Fh ADCON1 PCFG2 PCFG1 PCFG 图注 : x = 未知, u = 未改变, - = 未使用单元, 读出时为 0 阴影部分未被 PORTA 使用 注 1: 保留位, 不要使用 DS41206A_CN 第 20 页初稿 2004 Microchip Technology Inc.

23 3.2 PORTB 和 TRISB 寄存器 PORTB 是一个 8 位宽的双向端口, 对应的数据方向寄存器是 TRISB 把 TRISB 位置位 (= 1) 会将相应的 PORTB 引脚配置为输入 ( 也就是使得相应的输出驱动器呈高阻方式 ) 把 TRISB 位清零 (= 0) 会将相应的 PORTB 引脚配置为输出 ( 也就是将输出锁存器的内容输出到选定引脚 ) 例 3-2: 初始化 PORTB BCF STATUS, RP0 ;select Bank 0 CLRFPORTB ;Initialize PORTB by ;clearing output ;data latches BSF STATUS, RP0 ;Select Bank 1 MOVLW0xCF ;Value used to ;initialize data ;direction MOVWFTRISB ;Set RB<3:0> as inputs ;RB<5:4> as outputs ;RB<7:6> as inputs 每个 PORTB 引脚都有内部弱上拉电路, 一个单独的控制位可以打开所有的上拉, 这通过清零 RBPU (OPTION_REG<7>) 位完成 当端口配置为输出时, 弱上拉自动关闭 上电复位时上拉被禁止 PORTB 引脚 RB7:RB0 与多个外设功能复用 ( 表 3-3) 当外设功能使能时, 要谨慎定义每个 PORTB 引脚的 TRIS 位 有些外设改写 TRIS 位而使引脚为输出, 而另外一些外设改写 TRIS 位使引脚为输入 由于外设使能时会改写 TRIS 位, 应该避免使用以 TRISB 为目的寄存器的读 - 修改 - 写指令 ( 例如 BSF BCF 和 XORWF) 用户可以参考相应的外设章节以便正确设置 TRIS 位 PORTB 端口的 4 个引脚 RB7:RB4, 有电平变化中断特性 只有引脚配置为输入时才能产生中断 ( 即, RB7:RB4 中任一配置为输出的引脚都没有电平变化中断比较功能 ) 输入引脚 RB7:RB4 的当前值与上次读 PORTB 时锁存的旧值比较,RB7:RB4 的 不匹配 输出相或, 产生 RB 端口电平变化中断, 并将标志位 RBIF (INTCON<0>) 置位 这一中断可以把单片机从休眠状态唤醒 在中断服务程序中, 用户可以用下列方法清除中断 : 1. 读 PORTB 端口结束不匹配条件 2. 清零标志位 RBIF 不匹配条件将继续置位标志位 RBIF 读 PORTB 将结束不匹配条件并允许将标志位 RBIF 清零 建议将电平变化中断功能用于按键唤醒操作和仅将 PORTB 用于电平变化中断功能的操作 使用电平变化中断功能时, 不需要查询 PORTB 的状态 图 3-3: RBPU (1) 数据总线写端口写 TRIS RB0/INT/ECCPAS2 引脚结构框图 数据锁存器 D Q CK TRIS 锁存器 D Q CK 读 TRIS Q D VDD P TTL 输入缓冲器 弱上拉 VSS VDD RB0/ INT/ ECCPAS2 读端口 EN RB0/INT 施密特触发器缓冲器 ECCPAS2: ECCP 自动关闭输入 读端口 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 21 页

24 图 3-4: RB1/T1OSO/T1CKI 引脚结构框图 T1OSCEN RBPU (1) VDD P 弱上拉 VDD 数据总线 写 PORTB 数据锁存器 D Q CK Q RB1/T1OSO/T1CKI 写 TRISB TRIS 锁存器 D Q CK Q VSS 读 TRISB T1OSCEN Q D TTL 缓冲器 读 PORTB EN T1OSI( 接 RB2) 至 Timer1 时钟输入 TMR1 振荡器 ST 缓冲器 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 图 3-5: RB2/T1OSI 引脚结构框图 T1OSCEN RBPU (1) VDD P 弱上拉 VDD 数据总线 写 PORTB 数据锁存器 D Q CK Q RB2/T1OSI 写 TRISB TRIS 锁存器 D Q CK Q VSS 读 TRIS T1OSCEN TTL 缓冲器 Q D 读 PORTB T1OSO( 至 RB1) EN TMR1 振荡器 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 DS41206A_CN 第 22 页初稿 2004 Microchip Technology Inc.

25 图 3-6: RB3/CCP1/P1A 引脚结构框图 [PWMA(P1A)/ CCP1 比较 ] 输出使能 [PWMA(P1A)/ CCP1 比较 ] 输出 1 0 RBPU (1) VDD P 弱上拉 VDD RB3/CCP1/P1A PWMA(P1A) 自动关闭三态 数据总线 写 PORTB 写 TRISB 数据锁存器 D Q CK Q TRIS 锁存器 D Q CK Q VSS 读 TRIS TTL 缓冲器 Q D EN 读 PORTB CCP - 捕捉输入 施密特触发器缓冲器 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 图 3-7: RB4/ECCPAS0 引脚结构框图 RBPU (1) 数据总线 数据锁存器 D Q VDD P 弱上拉 VDD RB4/ECCPAS0 写 PORTB CK TRIS 锁存器 D Q VSS 写 TRISB CK TTL 缓冲器 ST 缓冲器 读 TRIS 锁存器 Q D 置位 RBIF 读 PORT EN Q1 接其它 RB7:RB4 引脚 ECCPAS0::ECCP 自动关闭输入 Q D EN 读 PORTB Q3 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 23 页

26 图 3-8: RB5/P1B 引脚结构框图 PWMB(P1B) 使能 PWMB(P1B) 数据输出 PWMB(P1B) 自动关闭三态数据锁存器数据总线 D Q RBPU (1) 1 0 VDD P 弱上拉 VDD RB5/P1B 写 PORTB CK TRIS 锁存器 D Q VSS 写 TRISB CK Q TTL 缓冲器 读 TRISB 锁存器 Q D 置位 RBIF 读 PORTB EN Q1 接其它 RB7:RB4 引脚 Q D EN 读 PORTB Q3 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 图 3-9: RB6/P1C 引脚结构框图 PWMC(P1C) 使能 PWMC(P1C) 数据输出 PWMC(P1C) 自动关闭三态数据锁存器数据总线 D Q RBPU (1) 1 0 VDD P 弱上拉 VDD RB6/P1C 写 PORTB CK TRIS 锁存器 D Q VSS 写 TRISB CK Q ST 缓冲器 TTL 缓冲器 读 TRISB 锁存器 Q D 置位 RBIF 读 PORTB EN Q1 接其它 RB7:RB4 引脚 ICSPC 在线串行编程时钟输入 Q D EN 读 PORTB Q3 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 DS41206A_CN 第 24 页初稿 2004 Microchip Technology Inc.

27 图 3-10: RB7/P1D 引脚结构框图 PWMD(P1D) 使能 PWMD(P1D) 数据输出 PWMD(P1D) 自动关闭三态数据锁存器数据总线 D Q RBPU (1) 1 0 VDD P 弱上拉 VDD RB7/P1D 写 PORTB CK TRIS 锁存器 D Q VSS 写 TRISB CK Q ST 缓冲器 TTL 缓冲器 读 TRISB 锁存器 Q D 置位 RBIF 读 PORTB EN Q1 接其它 RB7:RB4 引脚 ICSPD - 在线串行编程时钟输入 Q D EN 读 PORTB Q3 注 1: 为使能弱上拉, 需置位相应的 TRIS 位并将 RBPU 位 (OPTION_REG<7>) 清零 表 3-3: PORTB 功能 名称 位号 缓冲器 功能 RB0/INT/ bit 0 TTL/ST (1) 输入 / 输出引脚或外部中断输入 内部软件 ECCPAS2 可编程弱上拉 ECCP 自动关闭输入 RB1/T1OS0/ T1CKI bit 1 TTL/ST (1) 输入 / 输出引脚或 Timer1 振荡器输出, 或 Timer1 时钟输入 内部软件可编程弱上拉 具体操作请参见第 5.0 节 Timer1 模块 RB2/T1OSI bit 2 TTL/XTAL 输入 / 输出引脚或 Timer1 振荡器输入 内部软件可编程弱上拉 具体操作 请参见第 5.0 节 Timer1 模块 bit 3 TTL/ST (1) RB3/CCP1/ P1A RB4/ ECCPAS0 输入 / 输出引脚或捕捉 1 输入, 或比较 1 输出, 或 PWM A 输出 内部软件可编程弱上拉 具体操作请参见 CCP1 章节 bit 4 TTL 输入 / 输出引脚 ( 带电平变化中断 ) 内部软件可编程弱上拉 ECCP 自 动关闭输入 RB5/P1B bit 5 TTL 输入 / 输出引脚 ( 带电平变化中断 ) 内部软件可编程弱上拉 PWM B 输出 RB6/P1C bit 6 TTL/ST (2) 输入 / 输出引脚 ( 带电平变化中断 ) 内部软件可编程弱上拉 PWM C 输出 串行编程时钟 RB7/P1D bit 7 TTL/ST (2) 输入 / 输出引脚 ( 带电平变化中断 ) 内部软件可编程弱上拉 PWM D 输出 串行编程数据 图注 : TTL = TTL 输入, ST = 施密特触发器输入, XTAL = 晶体振荡器输入 注 1: 当配置为外部中断或外设输入时, 该缓冲器为施密特触发器输入 2: 当用于串行编程方式时, 该缓冲器为施密特触发器输入 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 25 页

28 表 3-4: 和 PORTB 有关的寄存器一览 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的值 其它复位时的值 06h PORTB RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 xxxx xxxx uuuu uuuu 86h TRISB PORTB 数据方向寄存器 h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS 图注 : x = 未知, u = 未改变 阴影部分未被 PORTB 使用 DS41206A_CN 第 26 页初稿 2004 Microchip Technology Inc.

29 4.0 TIMER0 模块 Timer0 模块定时器 / 计数器有以下特性 : 8 位定时器 / 计数器 可读可写 可选择内部或外部时钟信号 外部时钟边沿选择 软件可编程的 8 位预分频器 从 FFh 计数到 00h 时, 发生溢出中断图 4-1 是 Timer0 模块的简化原理图 关于定时器模块的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 4.1 Timer0 操作 Timer0 可以作为定时器或计数器 通过清零 T0CS(OPTION_REG<5>) 位可以设置为定时器方式 在定时器方式下,Timer0 模块在每个指令周期递增 1 ( 不使用预分频器 ) 如果 TMR0 寄存器被写入, 则在随后的两个指令周期中禁止递增计数 用户可以通过写一个调整值到 TMR0 寄存器来避开这一点 通过对 T0CS (OPTION_REG<5>) 位置 1 可以设置为计数器方式 在计数器方式下, Timer0 在引脚 RA4/ T0CKI/C1OUT 的每个上升沿或下降沿递增 1 在哪个沿递增由时钟源边沿选择位 T0SE (OPTION_REG<4>) 位来确定 将 T0SE 清零选择为上升沿, 将其置 1 则选择下降沿 下面将讨论对外部时钟输入的限制 如果外部时钟输入用于 Timer0, 它必须满足一些要求 这些要求确保外部时钟与内部相位时钟 (TOSC) 同步 此外, 同步后 Timer0 的实际递增技术会有延时 关于外部时钟要求的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 4.2 预分频器 片内有一个 8 位计数器, 可作为 Timer0 模块的预分频器, 或看门狗的后分频器, 同一时刻只能用于其一 ( 图 4-2) 为方便起见, 本数据手册称之为 预分频器 注 : 片内只有一个预分频器, 为 Timer0 模块和看门狗共用 如果把预分频器分配给 TMR0 模块, 就意味着 WDT 无后分频器可用, 反之亦然 该预分频器是不可读写的 PSA 和 PS2:PS0 位 (OPTION_REG<3:0>) 用于确定预分频器的分配和预分频比 PSA 位为 0 时将预分频器分配给 Timer0 模块 当预分频器分配给 Timer0 模块时, 可选的预分频比有 1:2, 1:4,, 1:256 PSA 位为 1 时将预分频器分配给看门狗 (WDT) 当预分频器分配给 WDT 时, 可选的预分频比有 1:1,1:2,, 1:128 当预分频器分配给 Timer0 模块时, 所有写 TMR0 寄存器的指令 ( 如 CLRF TMR0, MOVWF TMR0, BSF 1,x 等 ) 都将对预分频器清零 当预分频器分配给 WDT 时, CLRWDT 指令将同时对预分频器和 WDT 清零 注 : 注 : 当预分频器用于 Timer0 时, 写 TMR0 寄存器会将预分频器计数值清零, 但不影响预分频器分配 对于 TMR0 寄存器, 为得到 1:1 的预分频比, 可将预分频器分配给看门狗 图 4-1: TIMER0 原理图 FOSC/4 0 1 PSOUT 数据总线 8 1 与片内时钟同步 TMR0 RA4/T0CKI 引脚 T0SE (1) T0CS (1) 可编程 (2) 预分频器 3 PS2 PS1 PS0 (1) 0 PSA (1) ( 两周期的延迟 ) PSOUT 溢出时将中断标志位 T0IF 置位 注 1: T0CS T0SE PSA 和 PS2:PS0 (OPTION_REG<5:0>) 2: 预分频器与看门狗共用 ( 详细原理图请参考图 4-2) 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 27 页

30 4.2.1 切换预分频器分配 预分频器的分配完全由软件控制 ( 即可以在程序执行时实时地改变分配 ) 注 : 为了避免意外的器件复位, 当把预分频器从 Timer0 重分配给 WDT 时, 必须执行一特定指令序列 ( 参见 PICmicro 中档单片机系列参考手册 (DS33023A_CN)) 即使禁止 WDT 时也要执行这个指令序列 4.3 Timer0 中断 当 TMR0 寄存器溢出 ( 从 FFh 到 00h) 时, 产生 TMR0 中断, 并置位 T0IF 位 (INTCON<2>) 中断可通过清零 T0IE (INTCON<5>) 来屏蔽 重新使能该中断前, 必须在中断服务程序中将 T0IF 位清零 由于休眠状态下 TMR0 被关闭, 所以 TMR0 中断不能唤醒单片机 图 4-2: TIMER0/WDT 预分频器原理图 CLKOUT(=FOSC/4) 数据总线 RA4/T0CKI 引脚 0 M U 1 X 1 0 M U X 同步 2 周期 8 TMR0 寄存器 T0SE T0CS PSA 溢出时置位标志位 T0IF 看门狗定时器 0 1 M U X 8 位预分频器 8 PSA 8 选 1 MUX PS2:PS0 WDT 使能位 0 1 M U X PSA WDT 超时 注 : T0CS T0SE PSA 和 PS2:PS0 为 (OPTION_REG<5:0>) 表 4-1: 与 TIMER0 相关的寄存器 地址 名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 复位值 其它复位值 01h TMR0 Timer0 模块寄存器 xxxx xxxx uuuu uuuu 0Bh,8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x u 81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS h TRISA (1) Bit 4 PORTA 数据方向寄存器 图注 : x = 未知, u = 不变,- = 未使用, 读出值为 0 阴影部分 Timer0 未使用 注 1: 保留位, 不要使用 DS41206A_CN 第 28 页初稿 2004 Microchip Technology Inc.

31 5.0 TIMER1 模块 Timer1 模块定时器 / 计数器具有以下特性 : 16 位定时器 / 计数器 ( 两个 8 位寄存器,TMR1H 和 TMR1L) 两个寄存器均可读可写 内部或外部时钟源选择 从 FFFFh 到 0000h 溢出时产生中断 可以被 ECCP 模块触发复位 Timer1 的控制寄存器如寄存器 5-1 所示 通过将 TMR1ON (T1CON<0>) 置位 / 清零可以使能 / 禁止 Timer1 模块 图 5-1 是 Timer1 模块的简化原理图 关于定时器模块的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 5.1 Timer1 操作 Timer1 可以有三种工作方式 : 定时器方式 同步计数器方式 异步计数器方式工作方式由时钟选择位 TMR1CS(T1CON<1>) 确定 在定时器方式下, Timer1 在每个指令周期递增 而在计数器方式下, Timer1 在外部时钟输入的每个上升沿递增计数 当 Timer1 的振荡器使能 (T1OSCEN 位置 1) 时,RB2/ T1OSI 和 RB1/T1OSO/T1CKI 引脚设定为输入 这就是说, TRISB<2:1> 的值被忽略 Timer1 还有一个内部 复位输入, 它由 ECCP 模块产生 ( 第 7.0 节 增强型捕捉 / 比较 /PWM (ECCP) 模块 ) 寄存器 5-1: T1CON:TIMER1 控制寄存器 ( 地址 :10h) U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON bit 7 bit 0 bit 7-6 未使用 : 读出时为 0 bit 5-4 T1CKPS1:T1CKPS0:Timer1 输入时钟预分频比选择位 11 = 1:8 预分频比 10 = 1:4 预分频比 01 = 1:2 预分频比 00 = 1:1 预分频比 bit 3 T1OSCEN:Timer1 振荡器使能控制位 1 = 使能振荡器 0 = 关闭振荡器 (1) bit 2 bit 1 bit 0 T1SYNC:Timer1 外部时钟输入同步控制位 TMR1CS = 1 1 = 不与外部时钟输入同步 0 = 与外部时钟输入同步 TMR1CS = 0 忽略该位 当 TMR1CS = 0 时, Timer1 使用内部时钟 TMR1CS:Timer1 时钟源选择位 1 = 使用 RB1/T1OSO/T1CKI 引脚的外部时钟 ( 第一个下降沿后的上升沿 ) 0 = 使用内部时钟 (FOSC/4) TMR1ON:Timer1 使能位 1 = 使能 Timer1 0 = 关闭 Timer1 注 1: 关闭振荡器反相器和反馈电阻以降低功耗 图注 : R = 可读位 W = 可写位 U = 未使用, 读出时为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 29 页

32 图 5-1: TIMER1 原理图 溢出时置位 TMR1IF 标志位 TMR1 0 同步后的时钟输入 RB1/T1OSO/T1CKI RB2/T1OSI TMR1H T1OSC TMR1L T1OSCEN 使能振荡器 (1) FOSC/4 内部时钟 TMR1ON 开启 / 关闭 T1SYNC 1 预分频比 1, 2, 4, T1CKPS1:T1CKPS0 TMR1CS 1 同步 det 休眠输入 注 1: 当 T1OSCEN 位被清零时, 反相器和反馈电阻被关闭以降低功耗 5.2 Timer1 振荡器 片内包含了晶体振荡器电路, 接在 T1OSI ( 输入 ) 和 T1OSO( 放大器输出 ) 引脚之间 通过对 T1OSCEN 控制位 (T1CON<3>) 置位来使能该电路 这个振荡器是一个低功耗的振荡器, 采用 kHz 的音叉型石英晶体 它可以在休眠状态下继续工作 用户必须提供软件延时, 确保该振荡器能够正常起振 注 1: LP 振荡器 (32 khz) 的电路设计原则, 如第 9.2 节 振荡器配置 所述, 也同样适用于 Timer1 振荡器 2: Timer1 的寄存器对 TMR1H 和 TMR1L, 连同 Timer1 溢出标志位 (TMR1IF) 一起, 可以作为振荡器起振稳定定时器 5.3 Timer1 中断 5.4 用 ECCP 触发器输出复位 Timer1 如果 ECCP 模块配置为比较方式以产生 特殊事件触发 (CCP1M3:CCP1M0 = 1011), 这个信号将复位 Timer1 并启动 A/D 转换 ( 如果 A/D 模块使能 ) 注 : ECCP 模块的特殊事件触发不会将中断标志位 TMR1IF (PIR1<0>) 置 1 为了利用这个功能, Timer1 必须被配置为定时器或同步计数器方式 如果 Timer1 在异步计数器方式下运行, 这个复位操作可能不起作用 在对 Timer1 进行写操作和 ECCP 模块的特殊事件触发复位同时发生时, 则写操作具有优先权 在这种操作方式下, CCPR1H:CCPR1L 寄存器对实际上变成了 Timer1 的周期寄存器 TMR1 寄存器对 (TMR1H:TMR1L) 从 0000h 递增到 FFFFh, 然后返回到 0000h 如果使能了 TMR1 中断, 则寄存器溢出时将产生中断, 并锁存到中断标志位 TMR1IF (PIR1<0>) 该中断可以通过将 TMR1 中断使能位 TMR1IE(PIE1<0>) 置位或清零来使能或禁止 表 5-1: 与 TIMER1 工作在定时器 / 计数器方式下相关的寄存器 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的值 其它复位时的值 0Bh,8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x u 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE Eh TMR1L 16 位 TMR1 寄存器低字节的保持寄存器 xxxx xxxx uuuu uuuu 0Fh TMR1H 16 位 TMR1 寄存器高字节的保持寄存器 xxxx xxxx uuuu uuuu 10h T1CON T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON uu uuuu 图注 : x = 未知, u = 不变,- = 未使用, 读出时为 0 阴影部分与 Timer1 模块未使用 DS41206A_CN 第 30 页初稿 2004 Microchip Technology Inc.

33 6.0 TIMER2 模块 Timer2 定时器模块具有以下特性 : 8 位定时器 (TMR2 寄存器 ) 8 位周期寄存器 (PR2) 这两个寄存器均可读可写 软件可编程预分频比 (1:1, 1:4, 1:16) 软件可编程后分频比 (1:1 到 1:16) TMR2 与 PR2 匹配时产生中断 Timer2 有一个控制寄存器, 如寄存器 6-1 所示 可通过将控制位 TMR2ON(T2CON<2>) 清零来关闭 Timer2, 从而降低功耗 图 6-1 是 Timer2 模块的简化原理图 关于定时器模块的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 寄存器 6-1: T2CON:TIMER2 控制寄存器 ( 地址 :12h) U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS0 bit 7 bit 0 bit 7 未使用 : 读出时为 0 bit 6-3 TOUTPS3:TOUTPS0:Timer2 输出后分频比选择位 0000 = 1:1 后分频比 0001 = 1:2 后分频比 0010 = 1:3 后分频比 0011 = 1:4 后分频比 0100 = 1:5 后分频比 0101 = 1:6 后分频比 0110 = 1:7 后分频比 0111 = 1:8 后分频比 1000 = 1:9 后分频比 1001 = 1:10 后分频比 1010 = 1:11 后分频比 1011 = 1:12 后分频比 1100 = 1:13 后分频比 1101 = 1:14 后分频比 1110 = 1:15 后分频比 1111 = 1:16 后分频比 bit 2 TMR2ON:Timer2 使能位 1 = 使能 Timer2 0 = 关闭 Timer2 bit 1-0 T2CKPS1:T2CKPS0:Timer2 时钟预分频比选择位 00 = 预分频比为 1 01 = 预分频比为 4 1x = 预分频比为 16 图注 : R = 可读位 W = 可写位 U = 未使用, 读出时为 0 - n = 上电复位值 1 = 该位被置位 0 = 该位被清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 31 页

34 6.1 Timer2 操作 Timer2 可以作为 ECCP 模块 PWM 方式下的时基 TMR2 寄存器可读可写, 器件发生任何复位时其值被清零 输入时钟 (FOSC/4) 的预分频比可选择为 1:1, 1:4, 1:16, 这由控制位 T2CKPS1:T2CKPS0 (T2CON<1:0>) 控制 TMR2 通过一个 4 位的后分频器产生匹配输出 ( 后分频比为 1:1 到 1:16), 从而产生 TMR2 中断 ( 锁存在标志位 TMR2IF (PIR1<1>) 中 ) 下述任何一种情形都将对预分频器和后分频器的计数器清零 : 对 TMR2 寄存器进行写操作 对 T2CON 寄存器进行写操作 器件的任何复位 ( 包括上电复位 MCLR 复位 WDT 复位或欠压复位 ) 对写 T2CON 时不会将 TMR2 清零 6.2 Timer2 中断 Timer2 模块有一个 8 位的周期寄存器 (PR2) Timer2 从 00h 开始递增, 直到与 PR2 相匹配, 然后在下一个递增周期回到 00h PR2 寄存器是可读可写的, 复位时被初始化为 FFh 图 6-1: TMR2 将标志位输出 TMR2IF 置位 后分频比 1:1 到 1:16 4 TIMER2 原理图 复位 EQ TMR2 寄存器 比较器 PR2 寄存器 预分频比 1:1,1:4,1:16 2 FOSC/4 表 6-1: 与 TIMER2 作为定时器 / 计数器相关的寄存器 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR BOR 时的值 其它复位时的值 0Bh, 8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x u 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE h TMR2 Timer2 模块寄存器 h T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS h PR2 Timer2 周期寄存器 图注 : x = 未知, u = 不变,- = 未使用, 读出值为 0 阴影部分 Timer2 模块未使用 DS41206A_CN 第 32 页初稿 2004 Microchip Technology Inc.

35 7.0 增强型捕捉 / 比较 /PWM (ECCP) 模块 ECCP( 增强型捕捉 / 比较 /PWM) 模块包含一个 16 位寄存器, 这个寄存器可作为 : 16 位捕捉寄存器 16 位比较寄存器 PWM 主 / 从占空比寄存器表 7-1 所示为定时器 ECCP 模块模式的定时器资源 捕捉 / 比较 /PWM 寄存器 1(CCPR1) 由两个 8 位寄存器组成 :CCPR1L( 低字节 ) 和 CCPR1H( 高字节 ) CCP1CON 寄存器控制 ECCP 操作 CCP1CON 的所有位都是可读可写的 关于 ECCP 模块的其它信息, 请参阅 PICmicro 中档单片机系列参考手册 (DS33023A_CN) 表 7-1: ECCP 模式 捕捉比较 PWM ECCP 模式 - 定时器资源 定时器资源 Timer1 Timer1 Timer2 寄存器 7-1: CCP1CON 寄存器 ( 地址 :17h) R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M0 bit 7 bit 0 bit 7-6 bit 5-4 bit 3-0 P1M1:P1M0:PWM 输出配置位 CCP1M<3:2> = 00, 01, 10 xx = P1A 配置为捕捉 / 比较 I/O P1B P1C 和 P1D 配置为端口引脚 CCP1M<3:2> = = 单输出, P1A 调制, P1B P1C 和 P1D 配置为端口引脚 ; 01 = 四正向输出, P1D 调制, P1A 有效, P1B 和 P1C 无效 ; 10 = 双输出, P1A 和 P1B 调制, 带有死区控制 P1C 和 P1D 配置为端口引脚 ; 11 = 四反向输出, P1B 调制, P1C 有效, P1A 和 P1D 无效 DC1B1:DC1B0:PWM 低有效位捕捉模式 : 未使用 ; 比较模式 : 未使用 ; PWM 模式 : 这些位是 PWM 占空比的低 2 位 高 8 位在 CCPR1L 中 CCP1M3:CCP1M0:ECCP 模式选择位 0000 = 捕捉 / 比较 /PWM 关闭 ( 复位 ECCP 模块 ) 0001 = 未使用 ( 保留 ) 0010 = 比较模式, 匹配时翻转输出 ( 置位 CCP1IF 位 ) 0011 = 未使用 ( 保留 ) 0100 = 捕捉模式, 每个下降沿 0101 = 捕捉模式, 每个上升沿 0110 = 捕捉模式, 每 4 个上升沿 0111 = 捕捉模式, 每 16 个上升沿 1000 = 比较模式, 匹配时 CCP1 输出置位 ( 置位 CCP1IF 位 ) 1001 = 比较模式, 匹配时 CCP1 输出清零 ( 置位 CCP1IF 位 ) 1010 = 比较模式, 匹配时产生软件中断 ( 置位 CCP1IF 位, CCP1 引脚不受影响 ) 1011 = 比较模式, 触发特殊事件 ( 置位 CCP1IF 位, 复位 TMR1, 且如果 A/D 模块被使能, 启动一次 A/D 转换 CCP1 引脚不受影响 ) 1100 =PWM 模式 P1A, P1C 高电平有效 ; P1B, P1D 高电平有效 ; 1101 =PWM 模式 P1A, P1C 高电平有效 ; P1B, P1D 低电平有效 ; 1110 =PWM 模式 P1A, P1C 低电平有效 ; P1B, P1D 高电平有效 ; 1111 =PWM 模式 P1A, P1C 低电平有效 ; P1B, P1D 低电平有效 图注 : R = 可读位 W = 可写位 U = 未使用位, 读出时为 0 -n = POR 时的值 1 = 置位 0 = 清零 x = 未知 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 33 页

36 7.1 捕捉模式 在捕捉模式下, 当在引脚 RB3/CCP1/P1A 上发生下列事件时,CCPR1H:CCPR1L 捕捉 TMR1 寄存器的 16 位值 这些事件定义为 : 每个下降沿 每个上升沿 每 4 个上升沿 每 16 个上升沿事件由控制位 CCP1M3:CCP1M0 (CCP1CON<3:0>) 选择 进行捕捉后, 中断请求标志位 CCP1IF (PIR1<2>) 被置位, 该位必须由软件清零 如果在寄存器 CCPR1 中的值被读出之前又发生另一次捕捉, 那么原来的捕捉值将丢失 注 : 图 7-1: RB3/CCP1/P1A 引脚 捕捉模式工作原理图 CCP1 引脚配置 在捕捉模式下, 应该通过置位 TRISB<3> 位将 RB3/ CCP1/P1A 引脚配置为输入 注 : 从一种捕捉模式改变到另一种捕捉模式时, 总是复位 ECCP 模块 (CCP1M3:CCP1M0 = 0000 ) 这对于复位内部捕捉计数器是必需的 预分频比 1,4,16 和边沿检测 Q s 置位标志位 CCP1IF (PIR1<2>) CCP1CON<3:0> 捕捉使能 CCPR1H TMR1H CCPR1L TMR1L 如果 RB3/CCP1/P1A 配置为输出, 则写 PORTB 将产生一次捕捉条件 ECCP 预分频器 通过对 CCP1M3:CCP1M0 位的设置, 可以选择 4 种不同的预分频比 每当关闭 ECCP 模块, 或者 ECCP 模块不在捕捉模式时, 预分频计数器都将被清零 这意味着任何复位都会将预分频计数器清零 从一个捕捉预分频比切换到另一个可能产生一次中断 而且, 预分频计数器不会被清零, 因此第一次捕捉时可能是一个非零的预分频比 例 7-1 所示为在捕捉预分频比间切换的推荐方法 这个例子在清零预分频计数器时, 不会产生误中断 例 7-1: 在捕捉预分频比间切换 CLRFCCP1CON ;Turn ECCP module off MOVLWNEW_CAPT_PS ;Load the W reg with ;the new prescaler ;mode value and ECCP ON MOVWF CCP1CON ;Load CCP1CON with this ;value 7.2 比较模式 在比较模式下, 16 位的 CCPR1 寄存器的值不断地与 TMR1 寄存器对的值作比较 如果二者匹配, RB3/ CCP1/P1A 引脚为以下状态之一 : 拉高 拉低 翻转输出 ( 高 - 低或低 - 高 ) 保持不变引脚的顿动作由控制位 CCP1M3:CCP1M0 (CCP1CON<3:0>) 的值决定 同时, 中断标志位 CCP1IF 被置位 改变 ECCP 模式为匹配时清零输出 (CCP1M<3:0> = 1000) 将预置 CCP1 输出锁存到逻辑 1 电平 改变 ECCP 模式为匹配时置位输出 (CCP1M<3:0> = 1001) 将预置 CCP1 输出锁存到逻辑 0 电平 TIMER1 工作模式选择 为使 ECCP 模块使用捕捉特性, Timer1 必须运行在定时器模式或同步计数器模式 在异步计数器模式下, 捕捉操作可能无法进行 软件中断 当捕捉模式改变时, 可能会产生一次误捕捉中断 用户应该保持 CCP1IE (PIE1<2>) 位清零以避免误中断, 且应在任何这种工作模式改变之后将标志位 CCP1IF 清零 DS41206A_CN 第 34 页初稿 2004 Microchip Technology Inc.

37 7.2.1 CCP1 引脚配置 用户必须通过将 TRISB<3> 位清零, 把 RB3/CCP1/P1A 引脚配置为 CCP1 输出 注 : 清零 CCP1CON 寄存器将强制 RB3/CCP1/ P1A 比较输出锁存为默认低电平 这不是 PORTB 的 I/O 数据锁存 TIMER1 模式选择 当 ECCP 模块使用比较功能时, Timer1 必须运行在定时器模式或者同步计数器模式 在异步计数器模式下, 比较操作可能无法进行 软件中断模式 当选择产生软件中断模式时, CCP1 引脚不受影响 只产生一个 CCP 中断 ( 如果使能的话 ) 特殊事件触发 在这种模式下, 将产生一个内部硬件触发信号, 它可以用于启动一个动作 ECCP 的特殊事件触发输出将复位 TMR1 寄存器对, 这使得 CCPR1 寄存器可以作为 Timer1 的 16 位可编程周期寄存器 ECCP 的特殊事件触发输出也会启动一次 A/D 转换 ( 如果 A/D 模块使能的话 ) 注 : 图 7-2: RB3/CCP1/P1A 引脚 TRISB<3> 输出使能 ECCP 模块的特殊事件触发将不会置位中断标志位 TMR1IF (PIR1<0>) Q 比较模式工作原理图 特殊事件触发置位标志位 CCP1IF (PIR1<2>) S R 输出逻辑 CCP1CON<3:0> 模式选择 匹配 CCPR1H CCPR1L TMR1H 比较器 TMR1L 注 1: 特殊事件触发将复位 Timer1, 但是不会将中断标志位 TMR1IF (PIR1<0>) 置位, 并将 GO/DONE (ADCON0<2>) 置位启动一次 A/D 转换 表 7-2: 与捕捉 比较及 TIMER1 有关的寄存器 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的值 其它复位时的值 0Bh,8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x u 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF Eh TMR1L 16 位 TMR1 寄存器低字节的保持寄存器 xxxx xxxx uuuu uuuu 0Fh TMR1H 16 位 TMR1 寄存器高字节的保持寄存器 xxxx xxxx uuuu uuuu 10h T1CON T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON uu uuuu 15h CCPR1L 捕捉 / 比较 /PWM 寄存器 1 (LSB) xxxx xxxx uuuu uuuu 16h CCPR1H 捕捉 / 比较 /PWM 寄存器 1 (MSB) xxxx xxxx uuuu uuuu 17h CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M h TRISB PORTB 数据方向寄存器 Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE 图注 : x = 未知, u = 未改变, - = 未使用, 读出时为 0 阴影部分未被捕捉和 Timer1 使用 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 35 页

38 7.3 PWM 模式 在脉冲宽度调制 (PWM) 工作模式下, CCP1 引脚上可输出分辨率高达 10 位的 PWM 输出 因为 CCP1 引脚和 PORTB 数据锁存复用, TRISB<3> 位必须清零以设置 CCP1 引脚为输出 注 : 图 7-3 所示为 CCP 模块工作在 PWM 模式下的简化原理图 关于如何一步步设置 ECCP 模块使其工作在 PWM 模式, 请参见第 节 PWM 操作设置 图 7-3: 清零 CCP1CON 寄存器将强制 CCP1 PWM 输出锁存为默认低电平 这不是 PORTB I/O 数据锁存 PWM 模式的简化原理图 PWM 输出 ( 图 7-4) 有一个时基 ( 周期 ) 和一段输出保持为高电平的时间 ( 占空比 ) PWM 的频率就是周期的倒数 (1/ 周期 ) 图 7-4: PWM 输出 周期 = PR2 + 1 占空比 TMR2 = PR2 TMR2 = PR2 TMR2 = 占空比 (CCPR1H) 占空比寄存器 CCPR1L CCP1CON<5:4> PWM 周期 PWM 的周期可通过写 PR2 寄存器来设定, PWM 周期可由以下公式计算 : CCPR1H( 从动 ) 比较器 R Q RB3/CCP1/P1A 公式 7-1: PWM 周期 = [(PR2) + 1] 4 Tosc (TMR2 预分频比 ) 注 TMR2 比较器 PR2 ( 注 1) 清零定时器和 CCP1 引脚并锁存 D.C S TRISB<3> 1: 8 位定时器和 2 位的内部 Q 时钟或 2 位的预分频器组合成 10 位时基 PWM 频率定义为 1/[PWM 周期 ] 当 TMR2 等于 PR2 时, 在下一个递增周期中发生以下三个事件 : TMR2 被清零 CCP1 引脚被置位 ( 例外 : 如果 PWM 占空比 =0%, CCP1 引脚不会被置位 ) PWM 占空比从 CCPR1L 锁存到 CCPR1H 注 : 在确定 PWM 频率时未考虑使用 Timer2 后分频器 ( 参见第 6.0 节 Timer2 模块 ) 后分频器可用于获得与 PWM 输出不同频率的伺服更新速率 DS41206A_CN 第 36 页初稿 2004 Microchip Technology Inc.

39 7.3.2 PWM 占空比 通过写入 CCPR1L 寄存器和 CCP1CON<5:4> 位可以设定 PWM 占空比, 分辨率最高可达 10 位 CCPR1L 包含高 8 位而 CCP1CON<5:4> 包含低 2 位, 该 10 位值由 CCPR1L:CCP1CON<5:4> 表示 以下公式用于计算 PWM 的占空比时间 : 公式 7-3: 最大分辨率 = log ( ) log(2) FOSC FPWM 位 公式 7-2: PWM 占空比 = (CCPR1L:CCP1CON<5:4> TOSC (TMR2 预分频比 )) CCPR1L 和 CCP1CON<5:4> 可在任何时候写入, 但是当 PR2 和 TMR2 匹配时 ( 即周期完成时 ), 该占空比值才被锁存到 CCPR1H 在 PWM 工作模式下, CCPR1H 是只读寄存器 CCPR1H 寄存器和 2 位内部锁存值被用于 PWM 占空比的双缓冲器, 这个双缓冲器对于去除 PWM 操作的毛刺是必需的 当 CCPR1H 和 2 位内部锁存值与组合到内部 2 位 Q 时钟或 2 位 TMR2 预分频器的 TMR2 相匹配时,CCP1 引脚被清零 在给定 PWM 频率的情况下, 最大的 PWM 分辨率 ( 位数 ) 由以下公式给出 : 注 : 如果 PWM 占空比值比 PWM 周期长, 那么 CCP1 引脚不会被清零 PWM 周期和占空比计算的例子, 参见 PICmicro 中档单片机系列参考手册 (DS33023A_CN) PWM 操作设置 当配置 ECCP 模块的 PWM 操作时, 要进行如下几步 : 1. 写 PR2 寄存器设定 PWM 周期 ; 2. 写 CCPR1L 寄存器和 CCP1CON<5:4> 位设定 PWM 占空比 ; 3. 将 TRISC<3> 位清零, 设定 CCP1 引脚为输出 ; 4. 通过写 T2CON 设置 TMR2 预分频比, 并使能 Timer2 ; 5. 为 PWM 操作配置 CCP1 模块 表 7-3: 20 MHz 时 PWM 的频率和分辨率示例 PWM 频率 1.22 khz 4.88 khz khz khz khz khz 定时器预分频比 (1, 4, 16) PR2 值 0xFF 0xFF 0xFF 0x3F 0x1F 0x17 最大分辨率 ( 位 ) 表 7-4: 与 PWM 及 TIMER2 相关的寄存器 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR BOR 时的值 其它复位时的值 0Bh, 8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF x u 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF h TMR2 Timer2 模块的寄存器 h T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS h CCPR1L 捕捉 / 比较 /PWM 寄存器 1 (LSB) xxxx xxxx uuuu uuuu 16h CCPR1H 捕捉 / 比较 /PWM 寄存器 1 (MSB) xxxx xxxx uuuu uuuu 17h CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M h TRISB PORB 数据方向寄存器 Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE h PR2 Timer2 模块的周期寄存器 图注 : x = 未知, u = 未改变, - = 未使用, 读出时为 0 阴影部分未被 PWM 和 Timer2 使用 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 37 页

40 7.4 增强型 PWM 模式 增强型 PWM 工作模式为更广泛的控制应用提供更多的 PWM 输出选择 该模块是标准 CCP 模块的向上兼容版本, 提供 P1A 到 P1D 多达四路输出 用户还可以选择信号的极性 ( 高电平有效或低电平有效 ) 通过设置 CCP1CON 寄存器的 P1M1:P1M0 位 (CCP1CON<7:6>) 和 CCP1M3:CCP1M0 位 (CCP1CON<3:0>) 来配置模块的输出模式和极性 图 7-5 所示为简化的 PWM 工作原理图 所有控制寄存器都是双缓冲的, 且在新 PWM 周期 ( 当 Timer2 复位时的周期边界 ) 的开始装载, 防止任何一路输出出现毛刺 PWM 死区延时是个例外, 它在高电平时间的边界或者周期边界装载 ( 取决于哪一个先到 ) 由于采用了缓冲, 模块一直等到分配的定时器复位, 而不是立即开始 这意味着增强型 PWM 波形与标准 PWM 波形不完全一致, 而是偏移一个指令周期 (4 TOSC) 和前面一样, 用户必须手动设置相应的 TRISB 位来配置引脚为输出 PWM 输出配置 CCP1CON 寄存器的 P1M1:P1M0 位允许以下四种配置之一 : 单输出 半桥输出 全桥输出, 正向模式 全桥输出, 反向模式单输出模式是标准 PWM 模式, 在第 7.3 节 PWM 模式 中讨论 半桥和全桥输出模式在下面的章节中会详细介绍 图 7-6 图 7-7 图 7-8 和图 7-9 总结了在所有配置中的 PWM 输出关系 图 7-5: 增强型 PWM 模块的简化原理图 占空比寄存器 CCP1CON<5:4> P1M<1:0> 2 CCP1M<3:0> 4 CCPR1L CCP1/P1A RB3/CCP1/P1A TRISB<3> CCPR1H ( 从动 ) P1B RB5/P1B 比较器 TMR2 ( 注 1) R S Q 输出控制器 P1C TRISB<5> TRISB<6> RB6/P1C 比较器 PR2 清定时器 置位 CCP1 引脚和锁存 D.C PWM1CON P1D TRISB<7> RB7/P1D 注 1: 8 位定时器 TMR2 寄存器与 2 位内部 Q 时钟或 2 位预分频器组合成 10 位时基 DS41206A_CN 第 38 页初稿 2004 Microchip Technology Inc.

41 图 7-6: PWM 输出关系 (P1A P1B P1C 和 P1D 高电平有效状态 ) 0 CCP1CON 信号占空比 <7:6> 周期 PR ( 单输出 ) P1A 调制 P1A 调制 (1) 延时 (1) 延时 10 ( 半桥 ) P1B 调制 P1A 有效 01 ( 全桥, 正向 ) P1B 无效 P1C 无效 P1D 调制 P1A 无效 11 ( 全桥, 反向 ) P1B 调制 P1C 有效 P1D 无效 图 7-7: PWM 输出关系 (P1A P1B P1C 和 P1D 低电平有效状态 ) 0 CCP1CON 信号占空比 <7:6> 周期 PR ( 单输出 ) P1A 调制 10 ( 半桥 ) P1A 调制 P1B 调制 延时 (1) (1) 延时 P1A 有效 01 ( 全桥, 正向 ) P1B 无效 P1C 无效 P1D 调制 P1A 无效 11 ( 全桥, 反向 ) P1B 调制 P1C 有效 P1D 无效 关系 : 周期 = 4 * TOSC * (PR2 + 1) * (TMR2 预分频比 ); 占空比 = TOSC * (CCPR1L<7:0> : CCP1CON<5:4>) * (TMR2 预分频比 ); 延时 = 4 * TOSC * (PWM1CON<6:0>) 注 1: 使用 PWM1CON 寄存器对死区延时编程 ( 第 节 可编程死区延时 ) 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 39 页

42 图 7-8: PWM 输出关系 (P1A P1C 高电平有效, P1B P1D 低电平有效 ) 0 CCP1CON 信号占空比 <7:6> 周期 PR ( 单输出 ) P1A 调制 P1A 调制 (1) 延时 (1) 延时 10 ( 半桥 ) P1B 调制 P1A 有效 01 ( 全桥, 正向 ) P1B 无效 P1C 无效 P1D 调制 P1A 无效 11 ( 全桥, 反向 ) P1B 调制 P1C 有效 P1D 无效 DS41206A_CN 第 40 页初稿 2004 Microchip Technology Inc.

43 图 7-9: PWM 输出关系 (P1A P1C 低电平有效, P1B P1D 高电平有效 ) 0 CCP1CON 信号占空比 <7:6> 周期 PR ( 单输出 ) P1A 调制 10 ( 半桥 ) P1A 调制 P1B 调制 延时 (1) (1) 延时 P1A 有效 01 ( 全桥, 正向 ) P1B 无效 P1C 无效 P1D 调制 P1A 无效 11 ( 全桥, 反向反向 ) P1B 调制 P1C 有效 P1D 无效 关系 : 周期 = 4 * TOSC *(PR2 + 1)* (TMR2 预分频比 ) ; 占空比 = TOSC *(CCPR1L<7:0> : CCP1CON<5:4>)*(TMR2 预分频比 ) ; 延时 = 4 * TOSC *(PWM1CON<6:0>) 注 1: 使用 PWM1CON 寄存器对死区延时编程 ( 第 节 可编程死区延时 ) 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 41 页

44 7.4.2 半桥模式 在半桥输出模式下, 有两个引脚用作输出驱动推拉式负载 RB3/CCP1/P1A 引脚输出 PWM 输出信号, RB5/ P1B 引脚输出互补的 PWM 输出信号 ( 图 7-12) 这种模式可用于半桥应用 ( 如图 7-11 所示 ), 或者用于全桥应用, 这种情况下使用两个 PWM 信号调制四个功率开关 在半桥输出模式下, 可编程死区延时可用来防止半桥功率器件出现直通 PWM1CON 寄存器的位 PDC6:PDC0 的值设置输出被驱动为有效之前的指令周期数 如果这个值比占空比大, 则在整个周期中相应的输出保持为无效 关于死区延时操作的详细内容, 请参见第 节 可编程死区延时 由于 P1A 和 P1B 输出与 PORTB<3> 和 PORTB<5> 数据锁存是复用的,TRISB<3> 和 TRISB<5> 位必须清零, 将 P1A 和 P1B 配置为输出 图 7-10: P1A (2) P1B (2) (1) 半桥 PWM 输出 周期 占空比 td td 周期 (1) (1) td = 死区延时 注 1: 此时 TMR2 寄存器和 PR2 寄存器的值相等 2: 图中输出信号高电平有效 图 7-11: 半桥输出模式应用实例 标准半桥电路 ( 推拉式 ) V+ P1A FET 驱动器 + V - P1B FET 驱动器 负载 + V - 驱动全桥电路的半桥输出 V- V+ P1A FET 驱动器 FET 驱动器 FET 驱动器 负载 FET 驱动器 P1B V- DS41206A_CN 第 42 页初稿 2004 Microchip Technology Inc.

45 7.4.3 全桥模式 在全桥输出模式中, 四个引脚都用作输出 ; 但是, 同一时间只有两个输出有效 在正向模式下, 引脚 RB3/ CCP1/P1A 持续有效, 引脚 RB7/P1D 被调制 在反向模式中,RB6/P1C 引脚持续有效,RB5/P1B 引脚被调制 如图 7-6 到图 7-9 所示 P1A P1B P1C 和 P1D 输出与 PORTB<3> 和 PORTB<5:7> 数据锁存复用,TRISB<3> 和 TRISB<5:7> 位必须清零, 将 P1A P1B P1C 和 P1D 引脚配置为输出 图 7-12: 全桥应用实例 V+ FET 驱动器 QA QC FET 驱动器 P1A P1B FET 驱动器 负载 FET 驱动器 P1C QB QD P1D V 全桥模式中的方向改变 在全桥输出模式中,CCP1CON 寄存器中的 P1M1 位允许用户控制正 / 反方向 当应用软件改变这个方向控制位时, 模块将在下一个 PWM 周期改用新的方向 在当前 PWM 周期结束之前, 调制输出 (P1B 和 P1D) 进入无效状态, 而未调制输出 (P1A 和 P1C) 切换到以相反的方向驱动 这发生在下一个 PWM 周期开始之前的 (4 TOSC (Timer2 预分频比 )) 时间间隔内 Timer2 预分频比可以是 1 4 或 16, 这取决于 T2CKPSx 位 (T2CON<1:0>) 的值 在从切换未调制输出驱动方向到下一个周期开始的间隔中, 调制输出 (P1B 和 P1D) 保持无效 这种关系如图 7-13 所示 注 : 在全桥输出模式中, ECCP 模块不提供任何死区延时 通常, 因为始终只有一个输出被调制, 所以不需要死区延时 然而, 有一种情况将需要死区延时 这一情况发生在以下两个条件满足时 : 1. 当输出的占空比达到或者接近 100%, PWM 输出方向改变 ; 2. 功率开关 ( 包括功率器件和驱动电路 ) 的关断时间, 比开通的时间要长 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 43 页

46 在图 7-14 所示的例子中, 在占空比接近 100% 时,PWM 方向从正向改变到反向 在时间 t1, 输出 P1C 变为有效, 输出 P1A 和 P1D 变为无效 在这个例子中, 因为功率器件的关断时间比开通时间要长, 在 t 时间内, 功率器件 QC 和 QD 可能出现直通 ( 见图 7-12) 当 PWM 方向从反向改变到正向时, 功率器件 QA 和 QB 也将出现相同的现象 如果应用中需要在高占空比时改变 PWM 方向 必须满足以下要求之一 : 1. 在改变方向之前的一个 PWM 周期降低 PWM 占空比 ; 2. 使用开关驱动电路, 使驱动开关管关断比驱动开关管开通快 也可能存在其它避免直通的方案 图 7-13: PWM 方向改变 信号 周期 (1) 周期 P1A( 高电平有效 ) P1B( 高电平有效 ) P1C( 高电平有效 ) P1D( 高电平有效 ) DC ( 注 2) DC 注 1: 可在 PWM 周期的任意时刻, 写 CCP1 控制寄存器的方向位 (CCP1CON<7>) 2: 当改变方向时, P1A 和 P1C 信号在当前 PWM 周期结束之前, 将提前 4 TOSC 16 TOSC 或者 64 TOSC 时间间隔切换方向, 间隔大小取决于 Timer2 预分频比 此时被调制的 P1B 和 P1D 信号是无效的 图 7-14: 在占空比接近 100% 时改变 PWM 方向 正向周期 t1 反向周期 P1A P1B DC P1C P1D DC t on 外部开关 C t off 外部开关 D 可能出现直通 t = t off - t on 注 1: 图中所有信号高电平有效 2: t on 是功率开关 QC 及其驱动电路的开通延时 3: t off 是功率开关 QD 及其驱动电路的关断延时 DS41206A_CN 第 44 页初稿 2004 Microchip Technology Inc.

47 7.4.4 可编程死区延时 在所有功率开关管都以 PWM 频率调制的半桥应用中, 功率开关管开通通常比关断需要更多的时间 如果上下两个功率开关管在同一时间开关 ( 一个开通, 另一个关断 ) 那么在一段很短的时间里, 两个开关管可能同时导通, 直到一个开关管完全关断为止 在这短暂的时间中, 两个功率开关管中可能流过较高的电流 ( 直通电流 ), 将逆变桥的电源与地短路 为避免开关过程中可能会出现的破坏性直通电流, 通常需要延迟功率开关管的开通, 保证在另一个开关管完全关断之后, 再开通相应的功率开关管 在半桥输出模式中, 可采用数字可编程死区延时, 避免出现损坏逆变桥功率开关管的直通电流 在信号从无效状态切换到有效状态时增加延时, 参见图 7-10 PWM1CON 寄存器 ( 寄存器 7-2) 的低 7 位以单片机指令周期为单位设置延时 (TCY 或 4TOSC) 增强型 PWM 自动关闭当 ECCP 编程设置为任一种增强 PWM 模式时, 有效输出引脚可配置为自动关闭 当关闭事件发生时, 自动关闭立即把增强型 PWM 输出引脚置为定义的关闭状态 RB0/INT/ECCPAS2 或 RB4/ECCPAS0 引脚之一或两者都为逻辑低电平时, 会产生自动关闭事件 不选择任何自动关闭源可以禁止自动关闭功能 使用的自动关闭源由 ECCPAS2 和 ECCPAS0 位 (ECCPAS<6> 和 ECCPAS<4>) 选择 当关闭发生时, 输出引脚被异步置为其关闭状态, 关闭状态由 PSSAC1:PSSAC0 和 PSSBD1:PSSBD0 位 (ECCPAS<3:0>) 指定 每个引脚对 (P1A/P1C 和 P1B/P1D) 可以设置为驱动高电平 驱动低电平或者三态 ( 不驱动 ) ECCPASE 位 (ECCPAS<7>) 也被置位, 以保持增强型 PWM 输出为其关闭状态 当关闭事件发生时,ECCPASE 位由硬件置位 如果自动重新启动没有使能, 当关闭起因清除时, ECCPASE 位必须由软件清零 如果自动重新启动使能, 当自动关闭起因被清除时, ECCPASE 位自动清零 如果 ECCPASE 位在一个 PWM 周期开始时被置位, 在那整个 PWM 周期, PWM 输出保持在其关闭状态 当 ECCPASE 位被清零时,PWM 输出将在下一个 PWM 周期的开始, 返回到正常操作 注 : 当关闭条件有效时, 禁止写 ECCPASE 位 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 45 页

48 寄存器 7-2: PWM1CON:PWM 配置寄存器 ( 地址 :18h) R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 PRSEN PDC6 PDC5 PDC4 PDC3 PDC2 PDC1 PDC0 bit 7 bit 0 bit 7 bit 6-0 PRSEN:PWM 重新启动使能位 1 = 自动关闭时, 一旦关闭事件消失, ECCPASE 位自动清零 ; PWM 自动重新启动 0 = 自动关闭时, ECCPASE 必须由软件清零以重新启动 PWM PDC<6:0>:PWM 延时计数位在 PWM 信号应该转换为有效的预定时间和转换为有效的实际时间之间的 FOSC/4(4*TOSC) 周期数 图注 : R = 可读位 W = 可写位 U = 未用位, 读为 0 - n = POR 时的值 1 = 置位 0 = 清零 x = 该位未知 寄存器 7-3: ECCPAS 增强型 CCP 自动关闭寄存器 ( 地址 :19h) R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 ECCPASE ECCPAS2 ECCPAS0 PSSAC1 PSSAC0 PSSBD1 PSSBD0 bit 7 bit 0 bit 7 ECCPASE:ECCP 自动关闭事件状态位 1 = 发生了关闭事件 如果 PRSEN = 0, 必须在软件中复位以重新使能 ECCP 0 = ECCP 输出使能, 无关闭事件 bit 6 ECCPAS2: ECCP 自动关闭位 2 1 = RB0 (INT) 引脚低电平 ( 0 ) 导致关闭 0 = RB0 (INT) 引脚对 ECCP 无影响 bit 5 未使用 : 读出时为 0 bit 4 ECCPAS0:ECCP 自动关闭位 0 1 = RB4 引脚低电平 ( 0 ) 导致关闭 0 = RB4 引脚对 ECCP 无影响 bit 3-2 bit 1-0 PSSAC<1:0>: 引脚 P1A 和 P1C 关闭状态控制 00 = 驱动引脚 P1A 和 P1C 为 0 01 = 驱动 P1A 和 P1C 为 1 1x = 引脚 P1A 和 P1C 为三态 PSSBD<1:0>: 引脚 P1B 和 P1D 关闭状态控制 00 = 驱动引脚 P1B 和 P1D 为 0 01 = 驱动引脚 P1B 和 P1D 为 1 1x = 引脚 P1B 和 P1D 为三态 图注 : R = 可读位 W = 可写位 U = 未用位, 读出时为 0 - n = POR 时的值 1 = 置位 0 = 清零 x = 该位未知 DS41206A_CN 第 46 页初稿 2004 Microchip Technology Inc.

49 自动关闭和自动重新启动自动关闭功能可以配置为允许在关闭事件后自动重新启动模块, 这可通过置位 PWM1CON 寄存器的 PRSEN 位 (PWM1CON<7>) 使能 在关闭模式下, 如果 PRSEN (PWM1CON <7>) = 1 ( 图 7-15), 只要关闭的起因继续,ECCPASE 位将保持置位 当关闭条件清除时, ECCPASE 位清零 如果 PRSEN = 0 ( 图 7-16), 一旦关闭条件发生, ECCPASE 位将保持置位直到被软件清零 一旦 ECCPASE 位被清零, 增强型 PWM 将在下一个 PWM 周期的重新开始工作 注 : 当关闭条件有效时, 禁止写 ECCPASE 位 只要关闭的条件一直持续, ECCPASE 位就不能被清零 可以通过写 1 到 ECCPASE 位, 强制为自动关闭模式 启动注意事项 当 ECCP 模块用于 PWM 模式时, 必须在 PWM 输出引脚上外接适当的上拉和 / 或下拉电阻 当单片机退出复位状态时, 所有 I/O 引脚呈高阻状态 外部电路必须保持功率开关器件处于截至状态, 直到单片机将 I/O 引脚驱动为适当的信号电平, 或者激活 PWM 输出为止 CCP1M1:CCP1M0 位 (CCP1CON<1:0>) 允许用户为每一对 PWM 输出引脚 (P1A/P1C 和 P1B/P1D) 选择 PWM 输出信号为高电平有效或低电平有效 PWM 输出极性必须在 PWM 引脚配置为输出之前选择 由于可能导致应用电路的损坏, 因此不推荐 PWM 引脚配置为输出时改变极性配置 当 PWM 模块初始化时,P1A P1B P1C 和 P1D 输出锁存可能不在正确的状态 使能 PWM 引脚为输出和使能 ECCP 模块同时进行, 可能损坏应用电路 必须在将 PWM 引脚设置为输出之前, 配置 ECCP 模块为正确的输出模式并完成一个完整的 PWM 周期 当第二个 PWM 周期开始时, TMR2IF 位置位表明一个完整的 PWM 周期结束了 图 7-15: PWM 自动关闭 (PRSEN = 1, 使能自动重新启动 ) PWM 周期 关闭事件 ECCPASE 位 PWM 活动 正常 PWM PWM 周期开始 关闭事件发生 关闭事件清除 PWM 恢复 图 7-16: PWM 自动关闭 (PRSEN = 0, 禁止自动重新启动 ) PWM 周期 关闭事件 ECCPASE 位 PWM 活动 PWM 周期开始 正常 PWM 关闭事件发生 关闭事件清除 ECCPASE 由软件清零 PWM 恢复 2004 Microchip Technology Inc. 初稿 DS41206A_CN 第 47 页

50 7.4.7 设置 PWM 操作 若要把 ECCP 模块配置成工作于 PWM 模式, 可采用下 列步骤 : 1. 通过置位相应的 TRISB 位, 配置 PWM 引脚 P1A 和 P1B ( 以及 P1C 和 P1D, 如果使用的话 ) 为 输入 2. 通过装载 PR2 寄存器设置 PWM 周期 3. 通过装载恰当的值到 CCP1CON 寄存器来设置 ECCP 模块为需要的 PWM 模式和配置 : 用 P1M1:P1M0 位选择输出配置和方向 用 CCP1M3:CCP1M0 位选择 PWM 输出信号的 极性 4. 通过装载 CCPR1L 寄存器和 CCP1CON<5:4> 位 设置 PWM 占空比 5. 对于半桥输出模式, 通过装载恰当的值到 PWM1CON<6:0> 设置死区延时 6. 如果需要自动关闭操作, 装载 ECCPAS 寄存器 : 使用 ECCPAS<2> 和 ECCPAS<0> 位选择自动 关闭源 使用 PSSAC1:PSSAC0 位和 PSSBD1:PSSBD0 位选择 PWM 输出引脚在 PWM 关闭时的状态 置位 ECCPASE 位 (ECCPAS<7>) 7. 如果需要自动重新启动, 置位 PRSEN 位 (PWM1CON<7>) 8. 配置及启动 TMR2: 清零 TMR2 中断标志位 TMR2IF 位 (PIR1<1>) 通过装载 T2CKPSx 位 (T2CON<1:0>) 设置 TMR2 预分频比 通过置位 TMR2ON 位 (T2CON<2>) 使能 Timer2 9. 在新的 PWM 周期开始后使能 PWM 输出 : 等待直到 TMR2 溢出 (TMR2IF 位置位 ) 通过清零各 TRISB 位, 使能 CCP1/P1A P1B P1C 和 / 或 P1D 引脚为输出 清零 ECCPASE 位 (ECCPAS<7>) 更多细节请参见前面章节 复位的影响 上电复位及以后的复位都将强制所有端口为输入模式, 并强制 ECCP 寄存器为复位状态 这将强制增强型 CCP 模块复位到与标准 ECCP 模块兼容的状态 表 7-5: 与增强型 PWM 及 TIMER2 相关的寄存器 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR, BOR 时的值 其它所有复位值 0Bh INTCON GIE PEIE TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF x u 0Ch PIR1 ADIF CCP1IF TMR2IF TMR1IF Ch PIE1 ADIE CCP1IE TMR2IE TMR1IE h TMR2 Timer2 模块寄存器 h PR2 Timer2 模块周期寄存器 h T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS h TRISB PORTB 数据方向寄存器 h CCPR1H 增强型捕捉 / 比较 /PWM 寄存器 1 高字节 xxxx xxxx uuuu uuuu 15h CCPR1L 增强型捕捉 / 比较 /PWM 寄存器 1 低字节 xxxx xxxx uuuu uuuu 17h CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M h ECCPAS ECCPASE ECCPAS2 ECCPAS0 PSSAC1 PSSAC0 PSSBD1 PSSBD h PWM1CON PRSEN PDC6 PDC5 PDC4 PDC3 PDC2 PDC1 PDC 图注 : x = 未知, u = 未改变, - = 未使用, 读出时为 0 阴影部分未被 ECCP 模块的增强型 PWM 模式使用 DS41206A_CN 第 48 页初稿 2004 Microchip Technology Inc.