请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏

Transcription

1 查询 PIC16F887( 汉 ) 供应商 捷多邦, 专业 PCB 打样工厂,24 小时加急出货 PIC16F882/883/884/886/887 数据手册 采用纳瓦技术的 28/40/44 引脚 增强型闪存 8 位 CMOS 单片机 2007 Microchip Technology Inc. 初稿 DS41291D_CN

2 请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏代码保护功能的行为 就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的 这样做的人极可能侵犯了知识产权 Microchip 愿与那些注重代码完整性的客户合作 Microchip 或任何其他半导体厂商均无法保证其代码的安全性 代码保护并不意味着我们保证产品是 牢不可破 的 代码保护功能处于持续发展中 Microchip 承诺将不断改进产品的代码保护功能 任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 数字器件千年版权法案 (Digital Millennium Copyright Act) 如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为 提供本文档的中文版本仅为了便于理解 请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息 Microchip Technology Inc. 及其分公司和相关公司 各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任 建议参考 Microchip Technology Inc. 的英文原版文档 本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代 确保应用符合技术规范, 是您自身应负的责任 Microchip 对这些信息不作任何明示或暗示 书面或口头 法定或其他形式的声明或担保, 包括但不限于针对其使用情况 质量 性能 适销性或特定用途的适用性的声明或担保 Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任 如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负 买方同意在由此引发任何一切伤害 索赔 诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿 在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证 商标 Microchip 的名称和徽标组合 Microchip 徽标 Accuron dspic KEELOQ KEELOQ 徽标 microid MPLAB PIC PICmicro PICSTART PRO MATE rfpic 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标 AmpLab FilterLab Linear Active Thermistor Migratable Memory MXDEV MXLAB SEEVAL SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标 Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks dsspeak ECAN ECONOMONITOR FanSense FlexROM fuzzylab In-Circuit Serial Programming ICSP ICEPIC Mindi MiWi MPASM MPLAB Certified 徽标 MPLIB MPLINK PICkit PICDEM PICDEM.net PICLAB PICtail PowerCal PowerInfo PowerMate PowerTool REAL ICE rflab Select Mode Smart Serial SmartTel Total Endurance UNI/O WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标 SQTP 是 Microchip Technology Inc. 在美国的服务标记 在此提及的所有其他商标均为各持有公司所有 2007, Microchip Technology Inc. 版权所有 Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部 设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证 公司在 PIC MCU 与 dspic DSC KEELOQ 跳码器件 串行 EEPROM 单片机外设 非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS :2002 此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证 DS41291D_CN 第 ii 页初稿 2007 Microchip Technology Inc.

3 采用纳瓦技术的 28/40/44 引脚 8 位 CMOS 闪存单片机 高性能 RISC CPU: 仅需学习 35 条指令 : - 除跳转指令外, 所有指令均为单周期指令 工作速度 - 振荡器 / 时钟输入为 DC 20 MHz - 指令周期为 DC 200 ns 中断功能 8 级深的硬件堆栈 直接 间接和相对寻址模式 单片机的特殊性能 : 高精度内部振荡器 : - 出厂时精度校准为 ±1% - 可通过软件选择的频率范围为 :31 khz 至 8MHz - 可通过软件调节 - 双速启动模式 - 关键应用的晶振故障检测 - 在工作期间切换时钟模式以节能 节能休眠模式 宽工作电压范围 (2.0V-5.5V) 工业级及扩展级温度范围 上电复位 (Power-on Reset, POR) 上电延时定时器 (Power-up Timer, PWRT) 和振荡器起振定时器 (Oscillator Start-up Timer, OST) 带有软件控制选项的掉电复位 (Brown-out Reset, BOR) 带有片上振荡器的增强型低电流看门狗定时器 (Watchdog Timer, WDT), 可软件使能 ( 在软件选择最大分频比时, 标称周期为 268 秒 ) 带有上拉的主复位引脚, 可复用作输入引脚 可编程代码保护 高耐用性闪存 /EEPROM 单元 : - 闪存可承受 10 万次擦写 - EEPROM 可承受 100 万次擦写 - 闪存 / 数据 EEPROM 的数据保持时间 :> 40 年 运行时读 / 写程序存储器 在线调试器 ( 板上 ) 低功耗特性 : 待机电流 : - 2.0V 时典型值为 50 na 工作电流 : - 32 khz 2.0V 时典型值为 11 µa - 4 MHz 2.0V 时典型值为 220 µa 看门狗定时器电流 : - 2.0V 时典型值为 1 µa 外设特性 : 24/35 个带有方向可单独控制的 I/O 引脚 : - 高灌 / 拉电流可直接驱动 LED - 电平变化中断引脚 - 可单独编程的弱上拉引脚 - 超低功耗唤醒 (Ultra Low-Power Wake-up, ULPWU) 模拟比较器模块具有 : - 两个模拟比较器 - 可编程片上参考电压 (CVREF) 模块 ( 占 VDD 的百分比 ) - 固定的参考电压 (0.6V) - 可从外部访问比较器的输入和输出 - SR 锁存模式 - 外部定时器选通 ( 使能计数 ) A/D 转换器 : - 10 位分辨率和 11/14 个通道 Timer0: 带 8 位可编程预分频器的 8 位定时器 / 计数器 增强型 Timer1: - 带预分频器的 16 位定时器 / 计数器 - 外部选通输入模式 - 专用低功耗 32 khz 振荡器 Timer2: 带 8 位周期寄存器 预分频器和后分频器的 8 位定时器 / 计数器 增强型捕捉 比较和 PWM+ 模块 : - 16 位捕捉, 最大分辨率为 12.5 ns - 比较, 最大分辨率为 200 ns - 带有 1 2 或 4 个输出通道和可编程 死区时间 的 10 位 PWM, 最大频率为 20 khz - PWM 输出转向 (steering) 控制 捕捉 比较和 PWM 模块 : - 16 位捕捉, 最大分辨率为 12.5 ns - 16 位比较, 最大分辨率为 200 ns - 10 位 PWM, 最大频率为 20 khz 增强型 USART 模块 : - 支持 RS-485 RS-232 和 LIN 自动波特率检测 - 遇到起始位时自动唤醒 通过两个引脚进行在线串行编程 (In-Circuit Serial Programming, ICSP ) 主同步串行口 (Master Synchronous Serial Port,MSSP) 模块支持 3 线 SPI( 总共 4 种模式 ) 和带有 I 2 C 地址屏蔽功能的 I 2 C 主 / 从模式 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 1 页

4 器件 程序存储器 闪存 ( 字 ) SRAM ( 字节 ) 数据存储器 EEPROM ( 字节 ) I/O 10 位 A/D ( 通道数 ) ECCP/ CCP EUSART MSSP 比较器 8/16 位定时器 PIC16F / /1 PIC16F / /1 PIC16F / /1 PIC16F / /1 PIC16F / /1 DS41291D_CN 第 2 页初稿 2007 Microchip Technology Inc.

5 引脚图 PIC16F882/883/886 (28 引脚 PDIP SOIC 和 SSOP) 28 引脚 PDIP SOIC 和 SSOP RE3/MCLR/VPP RA0/AN0/ULPWU/C12IN0- RA1/AN1/C12IN1- RA2/AN2/VREF-/CVREF/C2IN+ RA3/AN3/VREF+/C1IN+ RA4/T0CKI/C1OUT RA5/AN4/SS/C2OUT VSS RA7/OSC1/CLKIN RA6/OSC2/CLKOUT RC0/T1OSO/T1CKI RC1/T1OSI/CCP2 RC2/P1A/CCP1 RC3/SCK/SCL PIC16F882/883/ RB7/ICSPDAT RB6/ICSPCLK RB5/AN13/T1G RB4/AN11/P1D RB3/AN9/PGM/C12IN2- RB2/AN8/P1B RB1/AN10/P1C/C12IN3- RB0/AN12/INT VDD VSS RC7/RX/DT RC6/TX/CK RC5/SDO RC4/SDI/SDA 表 1: PIC16F882/883/ 引脚汇总 (PDIP SOIC 和 SSOP) I/O 引脚 模拟 比较器 定时器 ECCP EUSART MSSP 中断 上拉 基准 RA0 2 AN0/ULPWU C12IN RA1 3 AN1 C12IN RA2 4 AN2 C2IN VREF-/CVREF RA3 5 AN3 C1IN VREF+ RA4 6 - C1OUT T0CKI RA5 7 AN4 C2OUT SS RA OSC2/CLKOUT RA OSC1/CLKIN RB0 21 AN IOC/INT Y - RB1 22 AN10 C12IN3- - P1C - - IOC Y - RB2 23 AN8 - - P1B - - IOC Y - RB3 24 AN9 C12IN IOC Y PGM RB4 25 AN P1D - - IOC Y - RB5 26 AN13 - T1G IOC Y - RB IOC Y ICSPCLK RB IOC Y ICSPDAT RC T1OSO/T1CKI RC T1OSI CCP RC CCP1/P1A RC SCK/SCL RC SDI/SDA RC SDO RC TX/CK RC RX/DT RE Y (1) MCLR/VPP VDD VSS VSS 注 1: 只有在采用外部 MCLR 配置时才能激活上拉 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 3 页

6 引脚图 PIC16F882/883/886 (28 引脚 QFN) 28 引脚 QFN RE3/MCLR/VPP RB7/ICSPDAT RB6/ICSPCLK RB5/AN13/T1G RB4/AN11/P1D RA2/AN2/VREF-/CVREF/C2IN+ RA3/AN3/VREF+/C1IN+ RA4/T0CKI/C1OUT RA5/AN4/SS/C2OUT VSS RA7/OSC1/CLKIN RA6/OSC2/CLKOUT PIC16F882/883/ RA1/AN1/C12IN1- RA0/AN0/ULPWU/C12IN0- RB3/AN9/PGM/C12IN2- RB2/AN8/P1B RB1/AN10/P1C/C12IN3- RB0/AN12/INT VDD VSS RC7/RX/DT RC0/T1OSO/T1CKI RC1/T1OSI/CCP2 RC2/P1A/CCP1 RC3/SCK/SCL RC4/SDI/SDA RC5/SDO RC6/TX/CK DS41291D_CN 第 4 页初稿 2007 Microchip Technology Inc.

7 表 2: PIC16F882/883/ 引脚汇总 (QFN) I/O 引脚 模拟 比较器 定时器 ECCP EUSART MSSP 中断 上拉 基准 RA0 27 AN0/ULPWU C12IN RA1 28 AN1 C12IN RA2 1 AN2 C2IN VREF-/CVREF RA3 2 AN3 C1IN VREF+ RA4 3 - C1OUT T0CKI RA5 4 AN4 C2OUT SS RA OSC2/CLKOUT RA OSC1/CLKIN RB0 18 AN IOC/INT Y - RB1 19 AN10 C12IN3- - P1C - - IOC Y - RB2 20 AN8 - - P1B - - IOC Y - RB3 21 AN9 C12IN IOC Y PGM RB4 22 AN P1D - - IOC Y - RB5 23 AN13 - T1G IOC Y - RB IOC Y ICSPCLK RB IOC Y ICSPDAT RC T1OSO/T1CKI RC T1OSI CCP RC CCP1/P1A RC SCK/SCL RC SDI/SDA RC SDO RC TX/CK RC RX/DT RE Y (1) MCLR/VPP VDD VSS VSS 注 1: 只有在采用外部 MCLR 配置时才能激活上拉 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 5 页

8 引脚图 PIC16F884/887 (40 引脚 PDIP) 40 引脚 PDIP RE3/MCLR/VPP RA0/AN0/ULPWU/C12IN0- RA1/AN1/C12IN1- RA2/AN2/VREF-/CVREF/C2IN+ RA3/AN3/VREF+/C1IN+ RA4/T0CKI/C1OUT RA5/AN4/SS/C2OUT RE0/AN5 RE1/AN6 RE2/AN7 VDD VSS RA7/OSC1/CLKIN RA6/OSC2/CLKOUT RC0/T1OSO/T1CKI RC1/T1OSI/CCP2 RC2/P1A/CCP1 RC3/SCK/SCL RD0 RD PIC16F884/ RB7/ICSPDAT RB6/ICSPCLK RB5/AN13/T1G RB4/AN11 RB3/AN9/PGM/C12IN2- RB2/AN8 RB1/AN10/C12IN3- RB0/AN12/INT VDD VSS RD7/P1D RD6/P1C RD5/P1B RD4 RC7/RX/DT RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3 RD2 DS41291D_CN 第 6 页初稿 2007 Microchip Technology Inc.

9 表 3: PIC16F884/ 引脚汇总 (PDIP) I/O 引脚 模拟 比较器 定时器 ECCP EUSART MSSP 中断 上拉 基准 RA0 2 AN0/ULPWU C12IN RA1 3 AN1 C12IN RA2 4 AN2 C2IN VREF-/CVREF RA3 5 AN3 C1IN VREF+ RA4 6 - C1OUT T0CKI RA5 7 AN4 C2OUT SS RA OSC2/CLKOUT RA OSC1/CLKIN RB0 33 AN IOC/INT Y - RB1 34 AN10 C12IN IOC Y - RB2 35 AN IOC Y - RB3 36 AN9 C12IN IOC Y PGM RB4 37 AN IOC Y - RB5 38 AN13 - T1G IOC Y - RB IOC Y ICSPCLK RB IOC Y ICSPDAT RC T1OSO/T1CKI RC T1OSI CCP RC CCP1/P1A RC SCK/SCL RC SDI/SDA RC SDO RC TX/CK RC RX/DT RD RD RD RD RD RD P1B RD P1C RD P1D RE0 8 AN RE1 9 AN RE2 10 AN RE Y (1) MCLR/VPP VDD VDD VSS VSS 注 1: 只有在采用外部 MCLR 配置时才能激活上拉 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 7 页

10 引脚图 PIC16F884/887 (44 引脚 QFN) 44 引脚 QFN RC7/RX/DT RD4 RD5/P1B RD6/P1C RD7/P1D VSS VDD VDD RB0/AN12/INT RB1/AN10/C12IN3- RB2/AN PIC16F884/ RA6/OSC2/CLKOUT RA7/OSC1/CLKIN VSS VSS NC VDD RE2/AN7 RE1/AN6 RE0/AN5 RA5/AN4/SS/C2OUT RA4/T0CKI/C1OUT RB3/AN9/PGM/C12IN2- NC RB4/AN11 RB5/AN13/T1G RB6/ICSPCLK RB7/ICSPDAT RE3/MCLR/VPP RA0/AN0/ULPWU/C12IN0- RA1/AN1/C12IN1- RA2/AN2/VREF-/CVREF/C2IN+ RA3/AN3//VREF+/C1IN+ RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3 RD2 RD1 RD0 RC3/SCK/SCL RC2/P1A/CCP1 RC1/T1OSCI/CCP2 RC0/T1OSO/T1CKI DS41291D_CN 第 8 页初稿 2007 Microchip Technology Inc.

11 表 4: PIC16F884/ 引脚汇总 (QFN) I/O 引脚 模拟 比较器 定时器 ECCP EUSART MSSP 中断 上拉 基准 RA0 19 AN0/ULPWU C12IN RA1 20 AN1 C12IN RA2 21 AN2 C2IN VREF-/CVREF RA3 22 AN3 C1IN VREF+ RA C1OUT T0CKI RA5 24 AN4 C2OUT SS RA OSC2/CLKOUT RA OSC1/CLKIN RB0 9 AN IOC/INT Y - RB1 10 AN10 C12IN IOC Y - RB2 11 AN IOC Y - RB3 12 AN9 C12IN IOC Y PGM RB4 14 AN IOC Y - RB5 15 AN13 - T1G IOC Y - RB IOC Y ICSPCLK RB IOC Y ICSPDAT RC T1OSO/T1CKI RC T1OSI CCP RC CCP1/P1A RC SCK/SCL RC SDI/SDA RC SDO RC TX/CK RC RX/DT RD RD RD RD RD RD P1B RD P1C RD P1D RE0 25 AN RE1 26 AN RE2 27 AN RE Y (1) MCLR/VPP VDD VDD VDD VSS VSS VSS NC ( 无连接 ) NC ( 无连接 ) 注 1: 只有在采用外部 MCLR 配置时才能激活上拉 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 9 页

12 引脚图 PIC16F884/887 (44 引脚 TQFP) 44 引脚 TQFP RC7/RX/DT RD4 RD5/P1B RD6/P1C RD7/P1D VSS VDD RB0/AN12/INT RB1/AN10/C12IN3- RB2/AN8 RB3/AN9/PGM/C12IN PIC16F884/ NC RC0/T1OSO/T1CKI RA6/OSC2/CLKOUT RA7/OSC1/CLKIN VSS VDD RE2/AN7 RE1/AN6 RE0/AN5 RA5/AN4/SS/C2OUT RA4/T0CKI/C1OUT NC NC RB4/AN11 RB5/AN13/T1G RB6/ICSPCLK RB7/ICSPDAT RE3/MCLR/VPP RA0/AN0/ULPWU/C12IN0- RA1/AN1/C12IN1- RA2/AN2/VREF-/CVREF/C2IN+ RA3/AN3//VREF+/C1IN+ RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3 RD2 RD1 RD0 RC3/SCK/SCL RC2/P1A/CCP1 RC1/T1OSCI/CCP2 NC DS41291D_CN 第 10 页初稿 2007 Microchip Technology Inc.

13 表 5: PIC16F884/ 引脚汇总 (TQFP) I/O 引脚 模拟 比较器 定时器 ECCP EUSART MSSP 中断 上拉 基准 RA0 19 AN0/ULPWU C12IN RA1 20 AN1 C12IN RA2 21 AN2 C2IN VREF-/CVREF RA3 22 AN3 C1IN VREF+ RA C1OUT T0CKI RA5 24 AN4 C2OUT SS RA OSC2/CLKOUT RA OSC1/CLKIN RB0 8 AN IOC/INT Y - RB1 9 AN10 C12IN IOC Y - RB2 10 AN IOC Y - RB3 11 AN9 C12IN IOC Y PGM RB4 14 AN IOC Y - RB5 15 AN13 - T1G IOC Y - RB IOC Y ICSPCLK RB IOC Y ICSPDAT RC T1OSO/T1CKI RC T1OSI CCP RC CCP1/P1A RC SCK/SCL RC SDI/SDA RC SDO RC TX/CK RC RX/DT RD RD RD RD RD RD P1B RD P1C RD P1D RE0 25 AN RE1 26 AN RE2 27 AN RE Y (1) MCLR/VPP VDD VDD VSS NC ( 无连接 ) VSS NC ( 无连接 ) NC ( 无连接 ) NC ( 无连接 ) 注 1: 只有在采用外部 MCLR 配置时才能激活上拉 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 11 页

14 目录 1.0 器件概述 存储器的构成 I/O 端口 振荡器模块 ( 带故障保护时钟监视器 ) Timer0 模块 带有门控的 Timer1 模块 Timer2 模块 比较器模块 模数转换器 (ADC) 模块 数据 EEPROM 和闪存程序存储器控制 增强型捕捉 / 比较 /PWM 模块 增强型通用同步异步收发器 (EUSART) 主同步串行端口 (MSSP) 模块 CPU 的特殊性能 指令集综述 开发支持 电气规范 DC 和 AC 特性图表 封装信息 附录 A: 数据手册的版本历史 附录 B: 从其他 PIC 器件移植 索引 Microchip 网站 变更通知客户服务 客户支持 读者反馈表 产品标识体系 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品 为此, 我们将不断改进出版物的内容和质量, 使之更好地满足您的要求 出版物的质量将随新文档及更新版本的推出而得到提升 如果您对本出版物有任何问题和建议, 请通过电子邮件联系我公司 TRC 经理, 电子邮件地址为 CTRC@microchip.com, 或将本数据手册后附的 读者反馈表 传真到 我们期待您的反馈 最新数据手册 欲获得本数据手册的最新版本, 请查询我公司的网站 : 查看数据手册中任意一页下边角处的文献编号即可确定其版本 文献编号中数字串后的字母是版本号, 例如 :DS30000A 是 DS30000 的 A 版本 勘误表 现有器件可能带有一份勘误表, 描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法 一旦我们了解到器件 / 文档存在某些差异时, 就会发布勘误表 勘误表上将注明其所适用的硅片版本和文件版本 欲了解某一器件是否存在勘误表, 请通过以下方式之一查询 : Microchip 网站 当地 Microchip 销售办事处 ( 见最后一页 ) 在联络销售办事处时, 请说明您所使用的器件型号 硅片版本和数据手册版本 ( 包括文献编号 ) 客户通知系统欲及时获知 Microchip 产品的最新信息, 请到我公司网站 上注册 DS41291D_CN 第 12 页初稿 2007 Microchip Technology Inc.

15 1.0 器件概述 本数据手册涵盖了 PIC16F882/883/884/886/887 器件 PIC16F882/883/886 的封装类型有 :28 引脚 PDIP SOIC SSOP 和 QFN PIC16F884/887 的封装类型有 : 40 引脚 PDIP 以及 44 引脚 QFN 和 TQFP 图 1-1 给出了 PIC16F882/883/886 器件的框图, 图 1-2 给出了 PIC16F884/887 器件的框图 表 1-1 和表 1-2 给出了相应的引脚配置说明 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 13 页

16 图 1-1: PIC16F882/883/886 框图 程序总线 闪存 2K (2) /4K (1) / 8K X 14 程序存储器 14 配置 指令寄存器 13 程序计数器 数据总线 RAM 8 级深堆栈 128 (2) /256 (1) / (13 位 ) 368 字节文件寄存器 直接寻址 7 RAM 寻址 9 寻址 MUX 8 8 间接寻址 FSR 寄存器 PORTA PORTB RA0 RA1 RA2 RA3 RA4 RA5 RA6 RA7 RB0 RB1 RB2 RB3 RB4 RB5 RB6 RB7 OSC1/CLKIN OSC2/CLKOUT 指令译码和控制 时序发生 8 上电延时定时器振荡器起振定时器上电复位看门狗定时器欠压复位 8 3 ALU W 寄存器 STATUS 寄存器 MUX CCP2 PORTC PORTE RC0 RC1 RC2 RC3 RC4 RC5 RC6 RC7 RE3 内部振荡器电路 MCLR VDD VSS CCP2 在线调试器 (ICD) T1OSI T1OSO T0CKI T1G Timer1 32 khz 振荡器 T1CKI TX/CK RX/DT CCP1/P1A P1B P1C P1D SDO SDI/SDA SCK/SCL SS Timer0 Timer1 Timer2 EUSART ECCP 主同步串行端口 (MSSP) VREF+ VREF- 模数转换器 (ADC) 2 个模拟比较器和参考电压模块 VREF+ VREF- CVREF 8 EEDATA 128 (2) /256 (1) 字节数据 EEPROM 注 1: 仅 PIC16F883 2: 仅 PIC16F882 AN0 AN1 AN2 AN3 AN4 AN8 AN9 AN10 AN11 AN12 AN13 C1IN+ C12IN0- C12IN1- C12IN2- C12IN3- C1OUT C2IN+ C2OUT EEADDR DS41291D_CN 第 14 页初稿 2007 Microchip Technology Inc.

17 图 1-2: PIC16F884/887 框图 程序总线 闪存 4K (1) /8K X 14 程序存储器 14 配置 指令寄存器 13 程序计数器 数据总线 RAM 8 级深堆栈 256 (1) /368 字节 (13 位 ) 文件寄存器 直接寻址 7 RAM 寻址 9 寻址 MUX 8 8 间接寻址 FSR 寄存器 PORTA PORTB RA0 RA1 RA2 RA3 RA4 RA5 RA6 RA7 RB0 RB1 RB2 RB3 RB4 RB5 RB6 RB7 OSC1/CLKIN OSC2/CLKOUT 内部振荡器电路 指令译码和控制 时序发生 8 MCLR 上电延时定时器振荡器起振定时器上电复位看门狗定时器欠压复位 VDD VSS 8 3 ALU W 寄存器 STATUS 寄存器 MUX CCP2 CCP2 在线调试器 (ICD) PORTC PORTD PORTE RC0 RC1 RC2 RC3 RC4 RC5 RC6 RC7 RD0 RD1 RD2 RD3 RD4 RD5 RD6 RD7 RE0 RE1 RE2 RE3 T1OSI T1OSO T0CKI T1G Timer1 32 khz 振荡器 T1CKI TX/CK RX/DT CCP1/P1A P1B P1C P1D SDO SDI/SDA SCK/SCL SS Timer0 Timer1 Timer2 EUSART ECCP 主同步串行端口 (MSSP) VREF+ VREF- 模数转换器 (ADC) 2 个模拟比较器和参考电压模块 VREF+ VREF- CVREF 8 EEDATA 256 (1) 字节数据 EEPROM AN0 AN1 AN2 AN3 AN4 AN5 AN6 AN7 AN8 AN9 AN10 AN11 AN12 AN13 C1IN+ C12IN0- C12IN1- C12IN2- C12IN3- C1OUT C2IN+ C2OUT EEADDR 注 1: 仅 PIC16F Microchip Technology Inc. 初稿 DS41291D_CN 第 15 页

18 表 1-1: PIC16F882/883/886 引脚配置说明 名称 功能 输入类型 输出类型 描述 RA0/AN0/ULPWU/C12IN0- RA0 TTL CMOS 通用 I/O AN0 AN - A/D 通道 0 输入 ULPWU AN - 超低功耗唤醒输入 C12IN0- AN - 比较器 C1 或 C2 的负输入 RA1/AN1/C12IN1- RA1 TTL CMOS 通用 I/O 单独使能的上拉 AN1 AN - A/D 通道 1 输入 C12IN1- AN - 比较器 C1 或 C2 的负输入 RA2/AN2/VREF-/CVREF/C2IN+ RA2 TTL CMOS 通用 I/O AN2 AN - A/D 通道 2 VREF- AN - A/D 负参考电压输入 CVREF - AN 比较器参考电压输出 C2IN+ AN - 比较器 C2 的正输入 RA3/AN3/VREF+/C1IN+ RA3 TTL - 通用 I/O AN3 AN - A/D 通道 3 VREF+ AN - 编程电压 C1IN+ AN - 比较器 C1 的正输入 RA4/T0CKI/C1OUT RA4 TTL CMOS 通用 I/O 单独使能的上拉 T0CKI ST - Timer0 时钟输入 C1OUT - CMOS 比较器 C1 输出 RA5/AN4/SS/C2OUT RA5 TTL CMOS 通用 I/O AN4 AN - A/D 通道 4 SS ST - 从动选择输入 C2OUT - CMOS 比较器 C2 输出 RA6/OSC2/CLKOUT RA6 TTL CMOS 通用 I/O OSC2 - XTAL 带有内部上拉的主复位 CLKOUT - CMOS FOSC/4 输出 RA7/OSC1/CLKIN RA7 TTL CMOS 通用 I/O OSC1 XTAL - 晶振 / 谐振器 CLKIN ST - 外部时钟输入 /RC 振荡器连接 RB0/AN12/INT RB0 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN12 AN - A/D 通道 12 INT ST - 外部中断 RB1/AN10/P1C/C12IN3- RB1 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN10 AN - A/D 通道 10 P1C - CMOS PWM 输出 C12IN3- AN - 比较器 C1 或 C2 的负输入 RB2/AN8/P1B RB2 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN8 AN - A/D 通道 8 P1B - CMOS PWM 输出 图注 : AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 OD = 漏极开路 TTL = TTL 兼容输入 ST = CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 DS41291D_CN 第 16 页初稿 2007 Microchip Technology Inc.

19 表 1-1: PIC16F882/883/886 引脚配置说明 ( 续 ) 名称 功能 输入类型 输出类型 描述 RB3/AN9/PGM/C12IN2- RB3 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN9 AN - A/D 通道 9 PGM ST - 低电压 ICSP 编程使能引脚 C12IN2- AN - 比较器 C1 或 C2 的负输入 RB4/AN11/P1D RB4 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN11 AN - A/D 通道 11 P1D - CMOS PWM 输出 RB5/AN13/T1G RB5 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN13 AN - A/D 通道 13 T1G ST - Timer1 选通输入 RB6/ICSPCLK RB6 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 ICSPCLK ST - 串行编程时钟 RB7/ICSPDAT RB7 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 ICSPDAT ST CMOS ICSP 数据 I/O RC0/T1OSO/T1CKI RC0 ST CMOS 通用 I/O T1OSO - CMOS Timer1 振荡器输出 T1CKI ST - Timer1 时钟输入 RC1/T1OSI/CCP2 RC1 ST CMOS 通用 I/O T1OSI ST - Timer1 振荡器输入 CCP2 ST CMOS 捕捉 / 比较 /PWM2 RC2/P1A/CCP1 RC2 ST CMOS 通用 I/O P1A - CMOS PWM 输出 CCP1 ST CMOS 捕捉 / 比较 /PWM1 RC3/SCK/SCL RC3 ST CMOS 通用 I/O SCK ST CMOS SPI 时钟 SCL ST OD I 2 C 时钟 RC4/SDI/SDA RC4 ST CMOS 通用 I/O SDI ST - SPI 数据输入 SDA ST OD I 2 C 数据输入 / 输出 RC5/SDO RC5 ST CMOS 通用 I/O SDO - CMOS SPI 数据输出 RC6/TX/CK RC6 ST CMOS 通用 I/O TX - CMOS EUSART 异步发送 CK ST CMOS EUSART 同步时钟 RC7/RX/DT RC7 ST CMOS 通用 I/O RX ST - EUSART 异步输入 DT ST CMOS EUSART 同步数据 RE3/MCLR/VPP RE3 TTL - 通用输入 MCLR ST - 带有内部上拉的主复位 VPP HV - 编程电压 VSS VSS 电源 - 接地参考端 VDD VDD 电源 - 正电源 图注 : AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 OD = 漏极开路 TTL = TTL 兼容输入 ST = CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 17 页

20 表 1-2: PIC16F884/887 引脚配置说明 名称 功能 输入类型 输出类型 描述 RA0/AN0/ULPWU/C12IN0- RA0 TTL CMOS 通用 I/O AN0 AN - A/D 通道 0 输入 ULPWU AN - 超低功耗唤醒输入 C12IN0- AN - 比较器 C1 或 C2 的负输入 RA1/AN1/C12IN1- RA1 TTL CMOS 通用 I/O AN1 AN - A/D 通道 1 输入 C12IN1- AN - 比较器 C1 或 C2 的负输入 RA2/AN2/VREF-/CVREF/C2IN+ RA2 TTL CMOS 通用 I/O AN2 AN - A/D 通道 2 VREF- AN - A/D 负参考电压输入 CVREF - AN 比较器参考电压输出 C2IN+ AN - 比较器 C2 的正输入 RA3/AN3/VREF+/C1IN+ RA3 TTL CMOS 通用 I/O AN3 AN - A/D 通道 3 VREF+ AN - A/D 正参考电压输入 C1IN+ AN - 比较器 C1 的正输入 RA4/T0CKI/C1OUT RA4 TTL CMOS 通用 I/O T0CKI ST - Timer0 时钟输入 C1OUT - CMOS 比较器 C1 输出 RA5/AN4/SS/C2OUT RA5 TTL CMOS 通用 I/O AN4 AN - A/D 通道 4 SS ST - 从动选择输入 C2OUT - CMOS 比较器 C2 输出 RA6/OSC2/CLKOUT RA6 TTL CMOS 通用 I/O OSC2 - XTAL 晶振 / 谐振器 CLKOUT - CMOS FOSC/4 输出 RA7/OSC1/CLKIN RA7 TTL CMOS 通用 I/O OSC1 XTAL - 晶振 / 谐振器 CLKIN ST - 外部时钟输入 /RC 振荡器连接 RB0/AN12/INT RB0 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN12 AN - A/D 通道 12 INT ST - 外部中断 RB1/AN10/C12IN3- RB1 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN10 AN - A/D 通道 10 C12IN3- AN - 比较器 C1 或 C2 的负输入 RB2/AN8 RB2 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN8 AN - A/D 通道 8 RB3/AN9/PGM/C12IN2- RB3 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN9 AN - A/D 通道 9 PGM ST - 低电压 ICSP 编程使能引脚 C12IN2- AN - 比较器 C1 或 C2 的负输入 图注 : AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 OD = 漏极开路 TTL = TTL 兼容输入 ST = CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 DS41291D_CN 第 18 页初稿 2007 Microchip Technology Inc.

21 表 1-2: PIC16F884/887 引脚配置说明 ( 续 ) 名称 功能 输入类型 输出类型 描述 RB4/AN11 RB4 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN11 AN - A/D 通道 11 RB5/AN13/T1G RB5 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 AN13 AN - A/D 通道 13 T1G ST - Timer1 选通输入 RB6/ICSPCLK RB6 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 ICSPCLK ST - 串行编程时钟 RB7/ICSPDAT RB7 TTL CMOS 通用 I/O 单独控制的电平变化中断 单独使能的上拉 ICSPDAT ST TTL ICSP 数据 I/O RC0/T1OSO/T1CKI RC0 ST CMOS 通用 I/O T1OSO - XTAL Timer1 振荡器输出 T1CKI ST - Timer1 时钟输入 RC1/T1OSI/CCP2 RC1 ST CMOS 通用 I/O T1OSI XTAL - Timer1 振荡器输入 CCP2 ST CMOS 捕捉 / 比较 /PWM2 RC2/P1A/CCP1 RC2 ST CMOS 通用 I/O P1A ST CMOS PWM 输出 CCP1 - CMOS 捕捉 / 比较 /PWM1 RC3/SCK/SCL RC3 ST CMOS 通用 I/O SCK ST CMOS SPI 时钟 SCL ST OD I 2 C 时钟 RC4/SDI/SDA RC4 ST CMOS 通用 I/O SDI ST - SPI 数据输入 SDA ST OD I 2 C 数据输入 / 输出 RC5/SDO RC5 ST CMOS 通用 I/O SDO - CMOS SPI 数据输出 RC6/TX/CK RC6 ST CMOS 通用 I/O TX - CMOS EUSART 异步发送 CK ST CMOS EUSART 同步时钟 RC7/RX/DT RC7 ST CMOS 通用 I/O RX ST - EUSART 异步输入 DT ST CMOS EUSART 同步数据 RD0 RD0 TTL CMOS 通用 I/O RD1 RD1 TTL CMOS 通用 I/O RD2 RD2 TTL CMOS 通用 I/O RD3 RD3 TTL CMOS 通用 I/O RD4 RD4 TTL CMOS 通用 I/O RD5/P1B RD5 TTL CMOS 通用 I/O P1B - CMOS PWM 输出 RD6/P1C RD6 TTL CMOS 通用 I/O P1C - CMOS PWM 输出 图注 : AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 OD = 漏极开路 TTL = TTL 兼容输入 ST = CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 19 页

22 表 1-2: PIC16F884/887 引脚配置说明 ( 续 ) 名称 功能 输入类型 输出类型 描述 RD7/P1D RD7 TTL CMOS 通用 I/O P1D - CMOS PWM 输出 RE0/AN5 RE0 TTL CMOS 通用 I/O AN5 AN - A/D 通道 5 RE1/AN6 RE1 ST CMOS 通用 I/O AN6 AN - A/D 通道 6 RE2/AN7 RE2 TTL CMOS 通用 I/O AN7 AN - A/D 通道 7 RE3/MCLR/VPP RE3 TTL - 通用输入 MCLR ST - 带有内部上拉的主复位 VPP HV - 编程电压 VSS VSS 电源 - 接地参考端 VDD VDD 电源 - 正电源 图注 : AN = 模拟输入或输出 CMOS = CMOS 兼容输入或输出 OD = 漏极开路 TTL = TTL 兼容输入 ST = CMOS 电平的施密特触发器输入 HV = 高电压 XTAL = 晶振 DS41291D_CN 第 20 页初稿 2007 Microchip Technology Inc.

23 2.0 存储器的构成 2.1 程序存储器的构成 PIC16F882/883/884/886/887 具备 13 位的程序计数器 (program counter, PC), 可寻址 PIC16F882 的 2K x 14 (0000h-07FFh) 的程序存储空间,PIC16F883 和 PIC16F884 的 4K x 14 (0000h-0FFFh) 的程序存储空间以及 PIC16F886 和 PIC16F887 的 8K x 14 (0000h-1FFFh) 的程序存储空间 访问超出以上边界的单元会导致折回到第一个 8K x 14 空间 复位向量位于 0000h 处, 中断向量位于 0004h 处 ( 见图 2-2 和图 2-3) 图 2-1: PIC16F882 程序存储器映射和堆栈 图 2-2: PIC16F883/PIC16F884 的程序存储器映射和堆栈 CALL, RETURN RETFIE, RETLW PC<12:0> 1 级堆栈 2 级堆栈 8 级堆栈 复位向量 h PC<12:0> CALL, RETURN RETFIE, RETLW 1 级堆栈 2 级堆栈 13 片上程序存储器 中断向量 第 0 页 第 1 页 0004h 0005h 07FFh 0800h 0FFFh 8 级堆栈 中断向量 0000h 图 2-3: PIC16F886/PIC16F887 的程序存储器映射和堆栈 PC<12:0> 片上程序存储器 中断向量 第 0 页 0004h 0005h 07FFh CALL, RETURN RETFIE, RETLW 1 级堆栈 2 级堆栈 13 8 级堆栈 复位向量 0000h 片上程序存储器 中断向量第 0 页第 1 页第 2 页第 3 页 0004h 0005h 07FFh 0800h 0FFFh 1000h 17FFh 1800h 1FFFh 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 21 页

24 2.2 数据存储器的构成 数据存储器 ( 见图 2-2 和图 2-3) 分为四个存储区 (bank), 包含通用寄存器 (General Purpose Register,GPR) 和特殊功能寄存器 (Special Function Register,SFR) 特殊功能寄存器位于各个存储区的前 32 个单元 通用寄存器实现为静态 RAM, 位于各个存储区的后 96 个单元 Bank 1 中的 F0h-FFh Bank 2 中的 170h-17Fh 和 Bank 3 中的 1F0h-1FFh 寄存器单元指向 Bank 0 中的地址 70h-7Fh 在各存储区中实现的通用寄存器 (GPR) 的实际数量取决于具体器件 详细信息如图 2-5 和图 2-6 所示 所有其他 RAM 单元均未实现, 读取时返回 0 STATUS 寄存器的 RP<1:0> 为存储区选择位 : RP1 RP0 0 0 选择 Bank 选择 Bank 选择 Bank 选择 Bank 通用文件寄存器 在 PIC16F882 中文件寄存器以 128 x 8 的形式构成, 在 PIC16F883/PIC16F884 中以 256 x 8 的形式构成, 而在 PIC16F886/PIC16F887 中以 368 x 8 的形式构成 通过文件选择寄存器 ( File Select Register,FSR) 直接或间接访问每个寄存器 ( 见第 2.4 节 间接寻址 INDF 和 FSR 寄存器 ) 注 : STATUS 寄存器的 IRP 和 RP1 位被保留, 应始终保持为 特殊功能寄存器 特殊功能寄存器是 CPU 和外设模块用来控制器件进行所需操作的寄存器 ( 见表 2-1) 这类寄存器均实现为静态 RAM 特殊功能寄存器可分成两类 : 内核和外设 SFR 本节将介绍与内核功能相关的寄存器 与外设功能相关的寄存器将在相应外设功能的章节介绍 DS41291D_CN 第 22 页初稿 2007 Microchip Technology Inc.

25 图 2-4: PIC16F882 特殊功能寄存器 文件 文件 文件 文件 地址 地址 地址 地址 (1) 间接寻址 00h 间接寻址 (1) 80h 间接寻址 (1) 100h 间接寻址 (1) 180h TMR0 01h OPTION_REG 81h TMR0 101h OPTION_REG 181h PCL 02h PCL 82h PCL 102h PCL 182h STATUS 03h STATUS 83h STATUS 103h STATUS 183h FSR 04h FSR 84h FSR 104h FSR 184h PORTA 05h TRISA 85h WDTCON 105h SRCON 185h PORTB 06h TRISB 86h PORTB 106h TRISB 186h PORTC 07h TRISC 87h CM1CON0 107h BAUDCTL 187h 08h 88h CM2CON0 108h ANSEL 188h PORTE 09h TRISE 89h CM2CON1 109h ANSELH 189h PCLATH 0Ah PCLATH 8Ah PCLATH 10Ah PCLATH 18Ah INTCON 0Bh INTCON 8Bh INTCON 10Bh INTCON 18Bh PIR1 0Ch PIE1 8Ch EEDAT 10Ch EECON1 18Ch PIR2 0Dh PIE2 8Dh EEADR 10Dh EECON2 (1) 18Dh TMR1L 0Eh PCON 8Eh EEDATH 10Eh 保留 18Eh TMR1H 0Fh OSCCON 8Fh EEADRH 10Fh 保留 18Fh T1CON 10h OSCTUNE 90h 110h 190h TMR2 11h SSPCON2 91h 111h 191h T2CON 12h PR2 92h 112h 192h SSPBUF 13h SSPADD 93h 113h 193h SSPCON 14h SSPSTAT 94h 114h 194h CCPR1L 15h WPUB 95h 115h 195h CCPR1H 16h IOCB 96h 116h 196h CCP1CON 17h VRCON 97h 117h 197h RCSTA 18h TXSTA 98h 118h 198h TXREG 19h SPBRG 99h 119h 199h RCREG 1Ah SPBRGH 9Ah 11Ah 19Ah CCPR2L 1Bh PWM1CON 9Bh 11Bh 19Bh CCPR2H 1Ch ECCPAS 9Ch 11Ch 19Ch CCP2CON 1Dh PSTRCON 9Dh 11Dh 19Dh ADRESH 1Eh ADRESL 9Eh 11Eh 19Eh ADCON0 1Fh ADCON1 9Fh 11Fh 19Fh 20h 通用寄存器 A0h 120h 1A0h 通用寄存器 32 字节 BFh C0h 96 字节 EFh 16Fh 1EFh 快速操作存储区 F0h 快速操作存储区 170h 快速操作存储区 1F0h 7Fh 70h-7Fh FFh 70h-7Fh 17Fh 70h-7Fh 1FFh Bank 0 Bank 1 Bank 2 Bank 3 注 耒实现数据存储器单元, 读为 0 1: 非物理寄存器 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 23 页

26 图 2-5: PIC16F883/PIC16F884 的特殊功能寄存器 文件 文件 文件 文件 地址 地址 地址 地址 间接寻址 (1) 00h 间接寻址 (1) 80h 间接寻址 (1) 100h (1) 间接寻址 180h TMR0 01h OPTION_REG 81h TMR0 101h OPTION_REG 181h PCL 02h PCL 82h PCL 102h PCL 182h STATUS 03h STATUS 83h STATUS 103h STATUS 183h FSR 04h FSR 84h FSR 104h FSR 184h PORTA 05h TRISA 85h WDTCON 105h SRCON 185h PORTB 06h TRISB 86h PORTB 106h TRISB 186h PORTC 07h TRISC 87h CM1CON0 107h BAUDCTL 187h PORTD (2) 08h TRISD (2) 88h CM2CON0 108h ANSEL 188h PORTE 09h TRISE 89h CM2CON1 109h ANSELH 189h PCLATH 0Ah PCLATH 8Ah PCLATH 10Ah PCLATH 18Ah INTCON 0Bh INTCON 8Bh INTCON 10Bh INTCON 18Bh PIR1 0Ch PIE1 8Ch EEDATA 10Ch EECON1 18Ch PIR2 0Dh PIE2 8Dh EEADR 10Dh EECON2 (1) 18Dh TMR1L 0Eh PCON 8Eh EEDATH 10Eh 保留 18Eh TMR1H 0Fh OSCCON 8Fh EEADRH 10Fh 保留 18Fh T1CON 10h OSCTUNE 90h 110h 190h TMR2 11h SSPCON2 91h 111h 191h T2CON 12h PR2 92h 112h 192h SSPBUF 13h SSPADD 93h 113h 193h SSPCON 14h SSPSTAT 94h 114h 194h CCPR1L 15h WPUB 95h 115h 195h CCPR1H 16h IOCB 96h 116h 196h CCP1CON 17h VRCON 97h 117h 197h RCSTA 18h TXSTA 98h 118h 198h TXREG 19h SPBRG 99h 119h 199h RCREG 1Ah SPBRGH 9Ah 11Ah 19Ah CCPR2L 1Bh PWM1CON 9Bh 11Bh 19Bh CCPR2H 1Ch ECCPAS 9Ch 11Ch 19Ch CCP2CON 1Dh PSTRCON 9Dh 11Dh 19Dh ADRESH 1Eh ADRESL 9Eh 11Eh 19Eh ADCON0 1Fh ADCON1 9Fh 11Fh 19Fh 通用寄存器 20h 通用寄存器 80 字节 A0h 通用寄存器 80 字节 96 字节 EFh 16Fh 1EFh 快速操作存储区 F0h 快速操作存储区 170h 快速操作存储区 1F0h 7Fh 70h-7Fh FFh 70h-7Fh 17Fh 70h-7Fh 1FFh Bank 0 Bank 1 Bank 2 Bank 3 120h 1A0h 注 未实现的数据存储单元, 读为 0 1: 非物理寄存器 2: 仅 PIC16F884 DS41291D_CN 第 24 页初稿 2007 Microchip Technology Inc.

27 图 2-6: PIC16F886/PIC16F887 的特殊功能寄存器 文件 文件 文件 文件 地址 地址 地址 地址 间接寻址 (1) 00h 间接寻址 (1) 80h 间接寻址 (1) 100h 间接寻址 (1) 180h TMR0 01h OPTION_REG 81h TMR0 101h OPTION_REG 181h PCL 02h PCL 82h PCL 102h PCL 182h STATUS 03h STATUS 83h STATUS 103h STATUS 183h FSR 04h FSR 84h FSR 104h FSR 184h PORTA 05h TRISA 85h WDTCON 105h SRCON 185h PORTB 06h TRISB 86h PORTB 106h TRISB 186h PORTC 07h TRISC 87h CM1CON0 107h BAUDCTL 187h PORTD (2) 08h TRISD (2) 88h CM2CON0 108h ANSEL 188h PORTE 09h TRISE 89h CM2CON1 109h ANSELH 189h PCLATH 0Ah PCLATH 8Ah PCLATH 10Ah PCLATH 18Ah INTCON 0Bh INTCON 8Bh INTCON 10Bh INTCON 18Bh PIR1 0Ch PIE1 8Ch EEDATA 10Ch EECON1 18Ch PIR2 0Dh PIE2 8Dh EEADR 10Dh EECON2 (1) 18Dh TMR1L 0Eh PCON 8Eh EEDATH 10Eh 保留 18Eh TMR1H 0Fh OSCCON 8Fh EEADRH 10Fh 保留 18Fh T1CON 10h OSCTUNE 90h 110h 190h TMR2 11h SSPCON2 91h 111h 191h T2CON 12h PR2 92h 112h 192h SSPBUF 13h SSPADD 93h 113h 193h SSPCON 14h SSPSTAT 94h 114h 194h CCPR1L 15h WPUB 95h 115h 195h CCPR1H 16h IOCB 96h 116h 196h 通用通用 CCP1CON 17h VRCON 97h 寄存器 117h 寄存器 197h RCSTA 18h TXSTA 98h 118h 198h TXREG 19h SPBRG 99h 16 字节 119h 16 字节 199h RCREG 1Ah SPBRGH 9Ah 11Ah 19Ah CCPR2L 1Bh PWM1CON 9Bh 11Bh 19Bh CCPR2H 1Ch ECCPAS 9Ch 11Ch 19Ch CCP2CON 1Dh PSTRCON 9Dh 11Dh 19Dh ADRESH 1Eh ADRESL 9Eh 11Eh 19Eh ADCON0 1Fh ADCON1 9Fh 11Fh 19Fh 20h A0h 通用 3Fh 通用寄存器通用寄存器寄存器通用寄存器 40h 80 字节 80 字节 80 字节 96 字节 6Fh EFh 16Fh 1EFh 70h 快速操作存储区 F0h 快速操作存储区 170h 快速操作存储区 1F0h 7Fh 70h-7Fh FFh 70h-7Fh 17Fh 70h-7Fh 1FFh Bank 0 Bank 1 Bank 2 Bank 3 120h 1A0h 注 未实现的数据存储单元, 读为 0 1: 非物理寄存器 2: 仅 PIC16F Microchip Technology Inc. 初稿 DS41291D_CN 第 25 页

28 表 2-1: PIC16F882/883/884/886/887 特殊功能寄存器汇总 (BANK 0) 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR 和 BOR 时的值 Bank 0 00h INDF 寻址该单元会使用 FSR 的内容寻址数据存储器 ( 不是物理寄存器 ) xxxx xxxx 37,213 01h TMR0 Timer0 模块寄存器 xxxx xxxx 73,213 02h PCL 程序计数器的低字节 ,213 03h STATUS IRP RP1 RP0 TO PD Z DC C xxx 29,213 04h FSR 间接数据存储器地址指针 xxxx xxxx 37,213 05h PORTA (3) RA7 RA6 RA5 RA4 RA3 RA2 RA1 RA 0 xxxx xxxx 39,213 06h PORTB (3) RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB 0 xxxx xxxx 48,213 07h PORTC (3) RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 xxxx xxxx 53,213 08h PORTD (3,4) RD7 RD6 RD5 RD4 RD3 RD2 RD1 RD0 xxxx xxxx 57,213 09h PORTE (3) RE3 RE2 (4) RE1 (4) RE0 (4) ---- xxxx 59,213 0Ah PCLATH 程序计数器高 5 位的写缓冲器 ,213 0Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF (1) x 31,213 0Ch PIR1 ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF ,213 0Dh PIR2 OSFIF C2IF C1IF EEIF BCLIF ULPWUIF CCP2IF ,213 0Eh TMR1L 16 位 TMR1 寄存器低字节的保持寄存器 xxxx xxxx 76,213 0Fh TMR1H 16 位 TMR1 寄存器高字节的保持寄存器 xxxx xxxx 76,213 10h T1CON T1GINV TMR1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON ,213 11h TMR2 Timer2 模块寄存器 ,213 12h T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS ,213 13h SSPBUF 同步串行端口接收缓冲器 / 发送寄存器 xxxx xxxx 179,213 14h SSPCON (2) WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM ,213 15h CCPR1L 捕捉 / 比较 /PWM 寄存器 1 的低字节 (LSB) xxxx xxxx 126,213 16h CCPR1H 捕捉 / 比较 /PWM 寄存器 1 的高字节 (MSB) xxxx xxxx 126,213 17h CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M ,213 18h RCSTA SPEN RX9 SREN CREN ADDEN FERR OERR RX9D x 159,213 19h TXREG EUSART 发送数据寄存器 ,213 1Ah RCREG EUSART 接收数据寄存器 ,213 1Bh CCPR2L 捕捉 / 比较 /PWM 寄存器 2 的低字节 (LSB) xxxx xxxx 126,213 1Ch CCPR2H 捕捉 / 比较 /PWM 寄存器 2 的高字节 (MSB) xxxx xxxx 126,213 1Dh CCP2CON DC2B1 DC2B0 CCP2M3 CCP2M2 CCP2M1 CCP2M ,214 1Eh ADRESH A/D 结果寄存器的高字节 xxxx xxxx 99,214 1Fh ADCON0 ADCS1 ADCS0 CHS3 CHS2 CHS1 CHS0 GO/DONE ADON ,214 图注 : - = 未实现单元 ( 读为 0), u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现 注 1: MCLR 和 WDT 复位不会对数据锁存器中先前的值产生影响 RBIF 位将在复位时清零, 但如果存在不匹配, 它将再次置 1 2: 当 SSPCON 寄存器中的 SSPM<3:0> 位 = 1001 时, 任何对 SSPADD SFR 地址的读或写操作都通过 SSPMSK 寄存器进行 更多详细信息请参见寄存器 13-3 和 : 具有模拟功能并由 ANSEL 和 ANSELH 寄存器控制的端口引脚将在复位后立即读为 0, 即使数据锁存器未定义 (POR) 或不变 ( 其他复位 ) 时也是如此 4: 仅 PIC16F884/PIC16F887 页 DS41291D_CN 第 26 页初稿 2007 Microchip Technology Inc.

29 表 2-2: PIC16F882/883/884/886/887 特殊功能寄存器汇总 (BANK 1) 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR 和 BOR 时的值 页 Bank 1 80h INDF 寻址该地址单元会使用 FSR 的内容寻址数据存储器 ( 不是物理寄存器 ) xxxx xxxx 37,213 81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS ,214 82h PCL 程序计数器 (PC) 的低字节 ,213 83h STATUS IRP RP1 RP0 TO PD Z DC C xxx 29,213 84h FSR 间接数据存储器地址指针 xxxx xxxx 37,213 85h TRISA TRISA7 TRISA6 TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA ,214 86h TRISB TRISB7 TRISB6 TRISB5 TRISB4 TRISB3 TRISB2 TRISB1 TRISB ,214 87h TRISC TRISC7 TRISC6 TRISC5 TRISC4 TRISC3 TRISC2 TRISC1 TRISC ,214 88h TRISD (3) TRISD7 TRISD6 TRISD5 TRISD4 TRISD3 TRISD2 TRISD1 TRISD ,214 89h TRISE TRISE3 TRISE2 (3) TRISE1 (3) TRISE0 (3) ,214 8Ah PCLATH 程序计数器高 5 位的写缓冲器 ,213 8Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF (1) x 31,213 8Ch PIE1 ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE ,214 8Dh PIE2 OSFIE C2IE C1IE EEIE BCLIE ULPWUIE CCP2IE ,214 8Eh PCON ULPWUE SBOREN POR BOR qq 36,214 8Fh OSCCON - IRCF2 IRCF1 IRCF0 OSTS HTS LTS SCS -110 q000 62,214 90h OSCTUNE TUN4 TUN3 TUN2 TUN1 TUN ,214 91h SSPCON2 GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN ,214 92h PR2 Timer2 周期寄存器 ,214 93h SSPADD (2) 同步串行端口 (I 2 C 模式 ) 地址寄存器 ,214 93h SSPMSK (2) MSK7 MSK6 MSK5 MSK4 MSK3 MSK2 MSK1 MSK ,214 94h SSPSTAT SMP CKE D/A P S R/W UA BF ,214 95h WPUB WPUB7 WPUB6 WPUB5 WPUB4 WPUB3 WPUB2 WPUB1 WPUB ,214 96h IOCB IOCB7 IOCB6 IOCB5 IOCB4 IOCB3 IOCB2 IOCB1 IOCB ,214 97h VRCON VREN VROE VRR VRSS VR3 VR2 VR1 VR ,214 98h TXSTA CSRC TX9 TXEN SYNC SENDB BRGH TRMT TX9D ,214 99h SPBRG BRG7 BRG6 BRG5 BRG4 BRG3 BRG2 BRG1 BRG ,214 9Ah SPBRGH BRG15 BRG14 BRG13 BRG12 BRG11 BRG10 BRG9 BRG ,214 9Bh PWM1CON PRSEN PDC6 PDC5 PDC4 PDC3 PDC2 PDC1 PDC ,214 9Ch ECCPAS ECCPASE ECCPAS2 ECCPAS1 ECCPAS0 PSSAC1 PSSAC0 PSSBD1 PSSBD ,214 9Dh PSTRCON STRSYNC STRD STRC STRB STRA ,214 9Eh ADRESL A/D 结果寄存器的低字节 xxxx xxxx 99,214 9Fh ADCON1 ADFM VCFG1 VCFG ,214 图注 : - = 未实现单元 ( 读为 0), u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现 注 1: MCLR 和 WDT 复位不会对数据锁存器中先前的值产生影响 RBIF 位将在复位时清零, 但如果存在不匹配, 它将再次置 1 2: 仅当 SSPCON 寄存器的 SSPM<3:0> 位 = 1001 时才可访问 3: 仅 PIC16F884/PIC16F Microchip Technology Inc. 初稿 DS41291D_CN 第 27 页

30 表 2-3: PIC16F882/883/884/886/887 特殊功能寄存器汇总 (BANK 2) 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR 和 BOR 时的值 页 Bank 2 100h INDF 寻址该地址单元会使用 FSR 的内容寻址数据存储器 ( 不是物理寄存器 ) xxxx xxxx 37, h TMR0 Timer0 模块寄存器 xxxx xxxx 73, h PCL 程序计数器 (PC) 的低字节 , h STATUS IRP RP1 RP0 TO PD Z DC C xxx 29, h FSR 间接数据存储器地址指针 xxxx xxxx 37, h WDTCON WDTPS3 WDTPS2 WDTPS1 WDTPS0 SWDTEN , h PORTB RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 xxxx xxxx 48, h CM1CON0 C1ON C1OUT C1OE C1POL C1R C1CH1 C1CH , h CM2CON0 C2ON C2OUT C2OE C2POL C2R C2CH1 C2CH , h CM2CON1 MC1OUT MC2OUT C1RSEL C2RSEL T1GSS C2SYNC ,214 10Ah PCLATH 程序计数器高 5 位的写缓冲器 ,213 10Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF (1) x 31,213 10Ch EEDATA EEDAT7 EEDAT6 EEDAT5 EEDAT4 EEDAT3 EEDAT2 EEDAT1 EEDAT ,214 10Dh EEADR EEADR7 EEADR6 EEADR5 EEADR4 EEADR3 EEADR2 EEADR1 EEADR ,215 10Eh EEDATH EEDATH5 EEDATH4 EEDATH3 EEDATH2 EEDATH1 EEDATH ,215 10Fh EEADRH EEADRH4 (2) EEADRH3 EEADRH2 EEADRH1 EEADRH ,215 图注 : - = 未实现单元 ( 读为 0), u = 不变, x = 未知, q = 取值视条件而定, 阴影 = 未实现 注 1: MCLR 和 WDT 复位不会对数据锁存器中先前的值产生影响 RBIF 位将在复位时清零, 但如果存在不匹配, 它将再次置 1 2: 仅 PIC16F886/PIC16F887 表 2-4: PIC16F882/883/884/886/887 特殊功能寄存器汇总 (BANK 3) 地址名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR 和 BOR 时的值 页 Bank 3 180h INDF 寻址该地址单元会使用 FSR 的内容寻址数据存储器 ( 不是物理寄存器 ) xxxx xxxx 37, h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS , h PCL 程序计数器 (PC) 的低字节 , h STATUS IRP RP1 RP0 TO PD Z DC C xxx 29, h FSR 间接数据存储器地址指针 xxxx xxxx 37, h SRCON SR1 SR0 C1SEN C2REN PULSS PULSR FVREN , h TRISB TRISB7 TRISB6 TRISB5 TRISB4 TRISB3 TRISB2 TRISB1 TRISB , h BAUDCTL ABDOVF RCIDL SCKP BRG16 WUE ABDEN , h ANSEL ANS7 (2) ANS6 (2) ANS5 (2) ANS4 ANS3 ANS2 ANS1 ANS , h ANSELH ANS13 ANS12 ANS11 ANS10 ANS9 ANS ,215 18Ah PCLATH 程序计数器高 5 位的写缓冲器 ,213 18Bh INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF (1) x 31,213 18Ch EECON1 EEPGD WRERR WREN WR RD x--- x ,215 18Dh EECON2 EEPROM 控制寄存器 2 ( 不是物理寄存器 ) ,215 图注 : - = 未实现单元 ( 读为 0), u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现 注 1: MCLR 和 WDT 复位不会对数据锁存器中先前的值产生影响 RBIF 位将在复位时清零, 但如果存在不匹配, 它将再次置 1 2: 仅 PIC16F886/PIC16F887 DS41291D_CN 第 28 页初稿 2007 Microchip Technology Inc.

31 状态寄存器 STATUS 寄存器如寄存器 2-1 所示, 包含 : ALU 的算术状态 复位状态 数据存储器 (GPR 和 SFR) 的存储区选择位与其他寄存器一样,STATUS 寄存器可以是任何指令的目标寄存器 如果一条影响 Z DC 或 C 位的指令以 STATUS 寄存器作为目标寄存器, 则不能写这 3 个状态位 这些位根据器件逻辑被置 1 或清零 而且也不能写 TO 和 PD 位 因此将 STATUS 作为目标寄存器的指令可能无法得到预期的结果 例如, CLRF STATUS 会清零高 3 位, 并将 Z 位置 1 这样 STATUS 的值将为 000u u1uu( 其中 u = 不变 ) 因此, 建议仅使用 BCF BSF SWAPF 和 MOVWF 指令来改变 STATUS 寄存器, 因为这些指令不会影响任何状态位 对于其他不影响状态位的指令, 请参见第 15.0 节 指令集综述 注 1: 在减法运算中, C 和 DC 分别作为借位 (Borrow) 和半借位 (Digit orrow) 位 寄存器 2-1: STATUS: 状态寄存器 R/W-0 R/W-0 R/W-0 R-1 R-1 R/W-x R/W-x R/W-x IRP RP1 RP0 TO PD Z DC (1) C (1) bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 IRP: 寄存器存储区选择位 ( 用于间接寻址 ) 1 = Bank 2 和 Bank 3 (100h-1FFh) 0 = Bank 0 和 Bank 1 (00h-FFh) bit 6-5 RP<1: 0>: 寄存器存储区选择位 ( 用于直接寻址 ) 00 = Bank 0 (00h-7Fh) 01 = Bank 1 (80h-FFh) 10 = Bank 2 (100h-17Fh) 11 = Bank 3 (180h-1FFh) bit 4 TO: 超时位 1 = 上电或是执行了 CLRWDT 指令或 SLEEP 指令 0 = 发生了 WDT 超时 bit 3 PD: 掉电位 1 = 上电或执行了 CLRWDT 指令 0 = 执行了 SLEEP 指令 bit 2 Z: 结果为零位 1 = 算术或逻辑运算的结果为零 0 = 算术或逻辑运算的结果不为零 bit 1 DC: 半进位 / 借位位 (ADDWF ADDLW SUBLW 或 SUBWF 指令 ) (1) 1 = 发生了结果的第 4 低位向高位进位 0 = 结果的第 4 低位没有向高位进位 bit 0 C: 进位 / 借位位 (ADDWF ADDLW SUBLW 或 SUBWF 指令 ) (1) 1 = 结果的最高位发生了进位 0 = 结果的最高位没有发生进位 注 1: 对于借位, 极性是相反的 减法是通过加上第二个操作数的二进制补码实现的 对于移位指令 (RRF 或 RLF), 此位的值来自源寄存器的最高位或最低位 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 29 页

32 OPTION 寄存器 如寄存器 2-2 所示,OPTION 寄存器是可读写的寄存器, 包括各种控制位用于配置 : Timer0/WDT 预分频器 外部 INT 中断 Timer0 PORTB 上的弱上拉 注 : 要使 Timer0 获取 1:1 的预分频比配置, 可通过将选项寄存器的 PSA 位置 1 将预分频器分配给 WDT 请参见第 6.3 节 Timer1 预分频器 寄存器 2-2: OPTION_REG: 选项寄存器 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2-0 RBPU: PORTB 上拉使能位 1 = 禁止 PORTB 上拉 0 = 由端口的各个锁存值使能 PORTB 上拉 INTEDG: 触发中断的边沿选择位 1 = INT 引脚上升沿触发中断 0 = INT 引脚下降沿触发中断 T0CS:Timer0 时钟源选择位 1 = T0CKI 引脚上的跳变沿 0 = 内部指令周期时钟 (FOSC/4) T0SE: Timer0 时钟源边沿选择位 1 = 在 T0CKI 引脚信号从高电平跳变到低电平时递增 0 = 在 T0CKI 引脚信号从低电平跳变到高电平时递增 PSA: 预分频器分配位 1 = 预分频器分配给 WDT 0 = 预分频器分配给 Timer0 模块 PS<2:0>: 预分频比选择位 位值 Timer0 分频比 WDT 分频比 : 2 1 : 4 1 : 8 1 : 16 1 : 32 1 : 64 1 : : : 1 1 : 2 1 : 4 1 : 8 1 : 16 1 : 32 1 : 64 1 : 128 DS41291D_CN 第 30 页初稿 2007 Microchip Technology Inc.

33 IINTCON 寄存器 如寄存器 2-3 所示,INTCON 寄存器是可读写的寄存器, 包含 TMR0 寄存器溢出 PORTB 端口变化和外部 INT 引脚中断等的允许和标志位 注 : 当有中断条件产生时, 无论对应的中断允许位或 (INTCON 寄存器中的 ) 全局允许位 GIE 的状态如何, 中断标志位都将置 1 用户软件应在允许一个中断之前, 确保先将相应的中断标志位清零 寄存器 2-3: INTCON: 中断控制寄存器 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-x GIE PEIE T0IE INTE RBIE (1,3) T0IF (2) INTF RBIF bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 注 GIE: 全局中断允许位 1 = 允许所有未被屏蔽的中断 0 = 禁止所有中断 PEIE: 外设中断允许位 1 = 允许所有未被屏蔽的外设中断 0 = 禁止所有外设中断 T0IE:Timer0 溢出中断允许位 1 = 允许 Timer0 中断 0 = 禁止 Timer0 中断 INTE:INT 外部中断允许位 1 = 允许 INT 外部中断 0 = 禁止 INT 外部中断 RBIE:PORTB 电平变化中断允许位 1 = 允许 PORTB 电平变化中断 0 = 禁止 PORTB 电平变化中断 (2) T0IF:Timer0 溢出中断标志位 1 = TMR0 寄存器已经溢出 ( 必须由软件清零 ) 0 = TMR0 寄存器未发生溢出 INTF:INT 外部中断标志位 1 = 发生 INT 外部中断 ( 必须由软件清零 ) 0 = 未发生 INT 外部中断 RBIF:PORTB 电平变化中断标志位 1 = PORB 端口中至少有一个引脚的电平状态发生了改变 ( 必须由软件清零 ) 0 = 没有一个 PORTB 通用 I/O 引脚的状态发生了改变 1: IOCB 寄存器也必须使能 2: T0IF 位在 Timer0 计满归 0 时置 1 复位不会使 Timer0 发生改变, 应在将 T0IF 位清零前对其进行初始化 3: 包括 ULPWU 中断 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 31 页

34 PIE1 寄存器 PIE1 寄存器包含各中断允许位, 如寄存器 2-4 所示 注 : 在允许任何外设中断前, 必须先将 INTCON 寄存器的 PEIE 位置 1 寄存器 2-4: PIE1: 外设中断允许寄存器 1 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 未实现 : 读为 0 bit 6 ADIE:A/D 转换器 (ADC) 中断允许位 1 = 允许 ADC 中断 0 = 禁止 ADC 中断 bit 5 RCIE:EUSART 接收中断允许位 1 = 允许 EUSART 接收中断 0 = 禁止 EUSART 接收中断 bit 4 TXIE:EUSART 发送中断允许位 1 = 允许 EUSART 发送中断 0 = 禁止 EUSART 发送中断 bit 3 SSPIE: 主同步串行端口 (MSSP) 中断允许位 1 = 允许 MSSP 中断 0 = 禁止 MSSP 中断 bit 2 CCP1IE:CCP1 中断允许位 1 = 允许 CCP1 中断 0 = 禁止 CCP1 中断 bit 1 TMR2IE:Timer2 与 PR2 匹配中断允许位 1 = 允许 TMR2 与 PR2 匹配中断 0 = 禁止 TMR2 与 PR2 匹配中断 bit 0 TMR1IE:Timer1 溢出中断允许位 1 = 允许 Timer1 溢出中断 0 = 禁止 Timer1 溢出中断 DS41291D_CN 第 32 页初稿 2007 Microchip Technology Inc.

35 PIE2 寄存器 PIE2 寄存器包含各中断允许位, 如寄存器 2-5 所示 注 : 在允许任何外设中断前, 必须先将 INTCON 寄存器的 PEIE 位置 1 寄存器 2-5: PIE2: 外设中断允许寄存器 2 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 U-0 R/W-0 OSFIE C2IE C1IE EEIE BCLIE ULPWUIE CCP2IE bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 OSFIE: 振荡器故障中断允许位 1 = 允许振荡器故障中断 0 = 禁止振荡器故障中断 bit 6 C2IE: 比较器 C2 中断允许位 1 = 允许比较器 C2 中断 0 = 禁止比较器 C2 中断 bit 5 C1IE: 比较器 C1 中断允许位 1 = 允许比较器 C1 中断 0 = 禁止比较器 C1 中断 bit 4 EEIE:EEPROM 写操作中断允许位 1 = 允许 EEPROM 写操作中断 0 = 禁止 EEPROM 写操作中断 bit 3 BCLIE: 总线冲突中断允许位 1 = 允许总线冲突中断 0 = 禁止总线冲突中断 bit 2 ULPWUIE: 超低功耗唤醒中断允许位 1 = 允许超低功耗唤醒中断 0 = 禁止超低功耗唤醒中断 bit 1 未实现 : 读为 0 bit 0 CCP2IE:CCP2 中断允许位 1 = 允许 CCP2 中断 0 = 禁止 CCP2 中断 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 33 页

36 PIR1 寄存器 PIR1 寄存器包括各中断标志位, 如寄存器 2-6 所示 注 : 当有中断条件产生时, 无论对应的中断允许位或 (INTCON 寄存器中的 ) 全局允许位 GIE 的状态如何, 中断标志位都将置 1 用户软件应在允许一个中断之前, 确保先将相应的中断标志位清零 寄存器 2-6: PIR1: 外设中断请求寄存器 1 U-0 R/W-0 R-0 R-0 R/W-0 R/W-0 R/W-0 R/W-0 - ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 未实现 : 读为 0 bit 6 ADIF:A/D 转换器中断标志位 1 = A/D 转换完成 ( 必须由软件清零 ) 0 = A/D 转换未完成或尚未启动 bit 5 RCIF:EUSART 接收中断标志位 1 = EUSART 接收缓冲器满 ( 通过读 RCREG 清零 ) 0 = EUSART 接收缓冲器空 bit 4 TXIF:EUSART 发送中断标志位 1 = EUSART 发送缓冲器满 ( 通过写 TXREG 清零 ) 0 = EUSART 发送缓冲器空 bit 3 SSPIF: 主同步串行端口 (MSSP) 中断标志位 1 = 产生了 MSSP 中断条件, 在从中断服务程序返回前必须由软件清零 使该位置 1 的条件有 : SPI 发生发送 / 接收 I 2 C 从动 / 主控发生发送 / 接收 I 2 C 主控发生的启动条件由 MSSP 模块完成发生的停止条件由 MSSP 模块完成发生的重新启动条件由 MSSP 模块完成发生的应答条件由 MSSP 模块完成当 MSSP 模块空闲时发生启动条件 ( 多主机系统 ) 当 MSSP 模块空闲时发生停止条件 ( 多主机系统 ) 0 = 没有产生 MSSP 中断条件 bit 2 CCP1IF:CCP1 中断标志位捕捉模式 : 1 = 发生了 TMR1 寄存器的捕捉 ( 必须由软件清零 ) 0 = 没有发生 TMR1 寄存器的捕捉比较模式 : 1 = 发生了 TMR1 寄存器的比较匹配 ( 必须由软件清零 ) 0 = 没有发生 TMR1 寄存器的比较匹配 PWM 模式 : 在此模式下未用 bit 1 TMR2IF:Timer2 与 PR2 匹配中断标志位 1 = 发生了 Timer2 与 PR2 匹配 ( 必须由软件清零 ) 0 = Timer2 与 PR2 不匹配 bit 0 TMR1IF:Timer1 溢出中断标志位 1 = TMR1 寄存器溢出 ( 必须由软件清零 ) 0 = TMR1 寄存器未溢出 DS41291D_CN 第 34 页初稿 2007 Microchip Technology Inc.

37 PIR2 寄存器 PIR2 寄存器包括各中断标志位, 如寄存器 2-7 所示 注 : 当有中断条件产生时, 无论对应的中断允许位或 (INTCON 寄存器中的 ) 全局允许位 GIE 的状态如何, 中断标志位都将置 1 用户软件应在允许一个中断之前, 确保先将相应的中断标志位清零 寄存器 2-7: PIR2: 外设中断请求寄存器 2 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 U-0 R/W-0 OSFIF C2IF C1IF EEIF BCLIF ULPWUIF CCP2IF bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7 OSFIF: 振荡器故障中断标志位 1 = 系统振荡器发生故障, 时钟输入更改为 INTOSC ( 必须由软件清零 ) 0 = 系统时钟正常工作 bit 6 C2IF: 比较器 C2 中断标志位 1 = 比较器输出 (C2OUT 位 ) 发生了改变 ( 必须由软件清零 ) 0 = 比较器输出 (C2OUT 位 ) 不变 bit 5 C1IF: 比较器 C1 中断标志位 1 = 比较器输出 (C1OUT 位 ) 发生了改变 ( 必须由软件清零 ) 0 = 比较器输出 (C1OUT 位 ) 不变 bit 4 EEIF:EE 写操作中断标志位 1 = 写操作完成 ( 必须由软件清零 ) 0 = 写操作未完成或尚未启动 bit 3 BCLIF: 总线冲突中断标志位 1 = 当配置为 I 2 C 主控模式时, MSSP 中发生了总线冲突 0 = 未发生总线冲突 bit 2 ULPWUIF: 超低功耗唤醒中断标志位 1 = 产生了唤醒条件 ( 必须由软件清零 ) 0 = 未产生唤醒条件 bit 1 未实现 : 读为 0 bit 0 CCP2IF:CCP2 中断标志位捕捉模式 : 1 = 发生了 TMR1 寄存器的捕捉 ( 必须由软件清零 ) 0 = 未发生 TMR1 寄存器的捕捉比较模式 : 1 = 发生了 TMR1 寄存器的比较匹配 ( 必须由软件清零 ) 0 = 未发生 TMR1 寄存器的比较匹配 PWM 模式 : 在此模式下未用 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 35 页

38 PCON 寄存器 电源控制 (PCON) 寄存器 ( 见寄存器 2-8) 包含区别以下内容的标志位 : 上电复位 (POR) 欠压复位 (BOR) 看门狗定时器复位 (WDT) 外部 MCLR 复位 PCON 寄存器还控制超低功耗唤醒和软件使能 BOR 寄存器 2-8: PCON: 电源控制寄存器 U-0 U-0 R/W-0 R/W-1 U-0 U-0 R/W-0 R/W-x ULPWUE SBOREN (1) POR BOR bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7-6 未实现 : 读为 0 bit 5 ULPWUE: 超低功耗唤醒使能位 1 = 使能超低功能唤醒 0 = 禁止超低功能唤醒 bit 4 SBOREN: 软件 BOR 使能位 (1) 1 = BOR 使能 0 = BOR 禁止 bit 3-2 未实现 : 读为 0 bit 1 bit 0 POR: 上电复位状态位 1 = 未发生上电复位 0 = 已发生上电复位 ( 必须在发生上电复位后用软件置 1) BOR: 欠压复位状态位 1 = 未发生欠压复位 0 = 已发生欠压复位 ( 必须在发生欠压复位后用软件置 1) 注 1: 当配置字寄存器 1 中的 BOREN<1:0> = 01 时, 该位用来控制 BOR DS41291D_CN 第 36 页初稿 2007 Microchip Technology Inc.

39 2.3 PCL 和 PCLATH 程序计数器 (PC) 为 13 位宽 它的低字节来自可读写的 PCL 寄存器 高字节 (PC<12:8>) 不可直接读写, 但可通过 PCLATH 寄存器间接进行 任何复位时都将清零 PC 的高位 图 2-7 给出了装载 PC 的两种情况 图中上方的示例给出了在写 PCL (PCLATH<4:0> PCH) 时装载 PC 的方式 图中下方的示例给出了在执行 CALL 或 GOTO 指令期间装载 PC(PCLATH<4:3> PCH) 的方式 图 2-7: PC PC 修改 PCL 在不同情况下装载 PC PCLATH<4:0> PCLATH PCH PCH PCLATH<4:3> PCLATH PCL PCL 将 PCL 作为目标寄存器的指令 ALU 结果 GOTO 或 CALL 操作码 <10:0> 执行任何将 PCL 寄存器作为目标寄存器的指令会导致程序计数器的 PC<12:8> 位 (PCH) 被 PCLATH 寄存器的内容替代, 从而允许通过将所需的高 5 位写入 PCLATH 寄存器来更改整个程序计数器 当将低 8 位写入 PCL 寄存器时, 程序计数器的全部 13 位将更改为 PCLATH 寄存器所包含的值和正在写入到 PCL 寄存器的值 通过向程序计数器添加一个偏移量 (ADDWF PCL) 实现计算 GOTO 通过修改 PCL 寄存器跳转到查找表或程序跳转表 ( 计算 GOTO) 时需要小心 假设将 PCLATH 设置为表的起始地址, 如果表长度大于 255 条指令或存储器地址的低 8 位在表的中间从 0xFF 溢出到 0x00, 则当存储器地址从表起始地址变化至表内目标单元时, 每发生一次溢出 PCLATH 都必须递增 1 欲知更多信息请参见应用笔记 AN556, Implementing a Table Read (DS00556) 堆栈 PIC16F882/883/884/886/887 具有一个 8 级深 x13 位宽的硬件堆栈 ( 见图 2-2 和图 2-3) 该堆栈既不占用程序存储空间也不占用数据存储空间, 并且栈指针不能读写 当执行 CALL 指令或由于中断导致程序跳转时,PC 的值会被压入 (PUSH) 堆栈 当执行 RETURN RETLW 或 RETFIE 指令时,PC 值从堆栈弹出 (POP) PCLATH 的值不受压栈或出栈操作的影响 堆栈的工作如循环缓冲器 也就是说, 压栈 8 次之后, 第 9 次压栈时进栈的数据将覆盖第 1 次压栈存储的数据 而第 10 次压栈时进栈的数据将覆盖第 2 次压栈存储的数据, 依此类推 注 1: 不存在用于表示堆栈上溢或堆栈下溢条件的状态位 2: 不存在称为 PUSH 或 POP 的指令或助记符 这两个操作是在执行 CALL RETURN RETLW 和 RETFIE 指令或跳转到中断向量地址时发生的 2.4 间接寻址 INDF 和 FSR 寄存器 INDF 寄存器不是物理寄存器 对 INDF 寄存器进行寻址将导致间接寻址 使用 INDF 寄存器可以实现间接寻址 任何使用 INDF 寄存器的指令实际上访问的是由文件选择寄存器 (FSR) 所指向的寄存器 间接读 INDF 本身会返回 00h 而使用间接寻址对 INDF 寄存器进行写操作将导致执行一个空操作 ( 虽然可能会影响状态位 ) 有效的 9 位地址是通过连接 8 位 FSR 寄存器和 STATUS 寄存器中的 IRP 位获得的, 如图 2-8 所示 例 2-1 给出了使用间接寻址清零 RAM 地址单元 20h-2Fh 的简单程序 例 2-1: 间接寻址 MOVLW 0x20 ;initialize pointer MOVWF FSR ;to RAM NEXT CLRF INDF ;clear INDF register INCF FSR ;inc pointer BTFSS FSR,4 ;all done? GOTO NEXT ;no clear next CONTINUE ;yes continue 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 37 页

40 图 2-8: 直接 / 间接寻址 PIC16F882/883/884/886/887 直接寻址 间接寻址 RP1 RP0 6 来自操作码 0 IRP 7 文件选择寄存器 0 存储区选择 单元选择 00h 存储区选择 180h 单元选择 数据存储器 7Fh Bank 0 Bank 1 Bank 2 Bank 3 1FFh 注 : 如需了解存储器映射的详细信息, 请参见图 2-2 和图 2-3 DS41291D_CN 第 38 页初稿 2007 Microchip Technology Inc.

41 3.0 I/O 端口 最多有 35 个通用 I/O 引脚可供使用 根据所使能的外设, 有些或所有引脚可能不能用作通用 I/O 引脚 一般来说, 与使能的外设相关的引脚可能不用作通用 I/O 引脚 3.1 PORTA 和 TRISA 寄存器 PORTA 是 8 位宽的双向端口 它所对应的数据方向寄存器是 TRISA ( 寄存器 3-2) 将 TRISA 的一个位置 1 (= 1) 可以将相应的 PORTA 引脚配置为输入 ( 即, 禁止输出驱动器 ) 清零 TRISA 的一个位 (= 0) 可将相应的 PORTA 引脚配置为输出 ( 即, 将输出锁存器的内容输出到所选择的引脚 ) 例 3-1 说明了如何初始化 PORTA 读 PORTA 寄存器 ( 寄存器 3-1) 读的是引脚的状态而写该寄存器将会写入端口锁存器 所有写操作都是读 - 修改 - 写操作 因此, 写一个端口就意味着先读该端口 的引脚电平, 修改读到的值, 然后再将改好的值写入端口数据锁存器 即使在 PORTA 引脚用作模拟输入时, TRISA 寄存器 ( 寄存器 3-2) 仍然控制 PORTA 引脚的方向 当将 PORTA 引脚用作模拟输入时, 用户必须确保 TRISA 寄存器中的位保持为置 1 状态 配置为模拟输入的 I/O 引脚总是读为 0 注 : 例 3-1: 必须初始化 ANSEL 寄存器以将模拟通道配置为数字输入 配置为模拟输入的引脚将读为 0 初始化 PORTA BANKSEL PORTA ; CLRF PORTA ;Init PORTA BANKSEL ANSEL ; CLRF ANSEL ;digital I/O BCF STATUS,RP1 ;Bank 1 BANKSEL TRISA ; MOVLW 0Ch ;Set RA<3:2> as inputs MOVWF TRISA ;and set RA<5:4,1:0> ;as outputs 寄存器 3-1: PORTA:PORTA 寄存器 R/W-x R/W-x R/W-x R/W-x R/W-x R/W-x R/W-x R/W-x RA7 RA6 RA5 RA4 RA3 RA2 RA1 RA0 bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7-0 寄存器 3-2: RA<7:0>:PORTA I/O 引脚位 1 = 端口引脚电平 > VIH 0 = 端口引脚电平 < VIL TRISA:PORTA 三态寄存器 R/W-1 (1) R/W-1 (1) R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 TRISA7 TRISA6 TRISA5 TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7-0 TRISA<7:0>: PORTA 三态控制位 1 = PORTA 引脚被配置为输入 ( 三态 ) 0 = PORTA 引脚被配置为输出 注 1: TRISA<7:6> 在 XT HS 和 LP 振荡器模式下总是读为 Microchip Technology Inc. 初稿 DS41291D_CN 第 39 页

42 3.2 该引脚的其他功能 RA0 还具有超低功耗唤醒选项 以下三节将说明这些功能 ANSEL 寄存器 ANSEL 寄存器 ( 寄存器 3-3) 用于将 I/O 引脚的输入模式配置为模拟模式 将 ANSEL 中适当的位置 1 将导致对相应引脚的所有数字读操作返回 0, 并使引脚的模拟功能正常工作 ANSEL 位的状态对数字输出功能没有影响 TRIS 清零且 ANSEL 置 1 的引脚仍作为数字输出, 但输入模式将成为模拟模式 这会导致在受影响的端口上执行读 - 修改 - 写操作时产生不可预计的结果 寄存器 3-3: ANSEL: 模拟选择寄存器 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 ANS7 (2) ANS6 (2) ANS5 (2) ANS4 ANS3 ANS2 ANS1 ANS0 bit 7 bit 0 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 -n = 上电复位时的值 1 = 置 1 0 = 清零 x = 未知 bit 7-0 ANS<7:0>: 模拟选择位分别选择引脚 AN<7:0> 的模拟或数字功能 1 = 模拟输入 引脚被分配为模拟输入 (1) 0 = 数字 I/O 引脚被分配给端口或特殊功能 注 1: 将引脚设置为模拟输入将自动禁止数字输入电路 弱上拉电路和电平变化中断 ( 如果有的话 ) 相应的 TRIS 位必须置 1 以将引脚设置为输入模式, 从而允许从外部控制引脚电压 2: 在 PIC16F883/886 上未实现 DS41291D_CN 第 40 页初稿 2007 Microchip Technology Inc.

43 3.2.2 超低功耗唤醒 RA0 上的超低功耗唤醒 (ULPWU) 允许缓慢下降的电压在 RA0 上的电平发生变化时产生中断而不消耗过多的电流 通过将 PCON 寄存器中的 ULPWUE 位置 1 选择此模式 这将产生一个小的灌电流 (current sink), 可用于将 RA0 上的电容放电 执行以下步骤以使用这一功能 : a) 通过将 RA0 引脚配置为输出 (= 1) 给 RA0 上的电容充电 b) 将 RA0 配置为输入 c) 允许 RA0 上的电平变化中断 d) 将 PCON 寄存器中的 ULPWUE 位置 1 开始给电容放电 e) 执行 SLEEP 指令 当 RA0 上的电压下降到 VIL 以下时, 将产生中断使器件唤醒并执行下一条指令 如果 INTCON 寄存器中的 GIE 位置 1, 器件将调用中断向量 (0004h) 更多信息请参见第 节 电平变化中断 此功能提供了一种周期性地将器件从休眠状态唤醒的低功耗技术 超时时间取决于对 RA0 上的 RC 电路放电的时间 有关如何初始化超低功耗唤醒模块, 请参见例 3-2 在 RA0 和外部电容间串联一个电阻可为 RA0/AN0/ULPWU/C12IN0 引脚提供过电流保护并允许通过软件对超时进行校准 ( 见图 3-1) 可使用一个定时器测量电容的充电时间和放电时间 随后可调节充电时间以提供所需的中断延时 此技术可补偿温度 电压和元件精度造成的影响 超低功耗唤醒外设也可被配置为简单的可编程低电压检测或温度传感器 注 : 更多信息, 请参考应用笔记 AN879 (DS00879) 例 3-2: 超低功耗唤醒初始化 BANKSEL PORTA ; BSF PORTA,0 ;Set RA0 data latch BANKSEL ANSEL ; BCF ANSEL,0 ;RA0 to digital I/O BANKSEL TRISA ; BCF TRISA,0 ;Output high to CALL CapDelay ;charge capacitor BANKSEL PIR2 ; BCF PIR2,ULPWUIF ;Clear flag BSF PCON,ULPWUE ;Enable ULP Wake-up BSF IOCB,0 ;Select RA0 IOC BSF TRISA,0 ;RA0 to input MOVLW B ;Enable interrupt MOVWF INTCON ;and clear flag SLEEP ;Wait for IOC NOP ; 2007 Microchip Technology Inc. 初稿 DS41291D_CN 第 41 页