PIC18FXX2 Data Sheet

Transcription

1 数据手册 带有 10 位 A/D 的高性能 增强型闪存单片机 2005 Microchip Technology Inc. DS39564B_CN

2 请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏代码保护功能的行为 就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的 这样做的人极可能侵犯了知识产权 Microchip 愿与那些注重代码完整性的客户合作 Microchip 或任何其他半导体厂商均无法保证其代码的安全性 代码保护并不意味着我们保证产品是 牢不可破 的 代码保护功能处于持续发展中 Microchip 承诺将不断改进产品的代码保护功能 任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 数字器件千年版权法案 (Digital Millennium Copyright Act) 如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为 提供本文档的中文版本仅为了便于理解 Microchip Technology Inc. 及其分公司和相关公司 各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任 建议参考 Microchip Technology Inc. 的英文原版文档 本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代 确保应用符合技术规范, 是您自身应负的责任 Microchip 对这些信息不作任何明示或暗示 书面或口头 法定或其他形式的声明或担保, 包括但不限于针对其使用情况 质量 性能 适销性或特定用途的适用性的声明或担保 Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任 未经 Microchip 书面批准, 不得将 Microchip 的产品用作生命维持系统中的关键组件 在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证 商标 Microchip 的名称和徽标组合 Microchip 徽标 Accuron dspic KEELOQ microid MPLAB PIC PICmicro PICSTART PRO MATE PowerSmart rfpic 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标 AmpLab FilterLab Migratable Memory MXDEV MXLAB PICMASTER SEEVAL SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标 Analog-for-the-Digital Age Application Maestro dspicdem dspicdem.net dspicworks ECAN ECONOMONITOR FanSense FlexROM fuzzylab In-Circuit Serial Programming ICSP ICEPIC MPASM MPLIB MPLINK MPSIM PICkit PICDEM PICDEM.net PICLAB PICtail PowerCal PowerInfo PowerMate PowerTool rflab rfpicdem Select Mode Smart Serial SmartTel Total Endurance 和 WiperLock 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标 SQTP 是 Microchip Technology Inc. 在美国的服务标记 在此提及的所有其他商标均为各持有公司所有 2005, Microchip Technology Inc. 版权所有 Microchip 位于美国亚利桑那州 Chandler 和 Tempe 及位于加利福尼亚州 Mountain View 的全球总部 设计中心和晶圆生产厂均于 2003 年 10 月通过了 ISO/TS-16949:2002 质量体系认证 公司在 PICmicro 8 位单片机 KEELOQ 跳码器件 串行 EEPROM 单片机外设 非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002 此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证 DS39564B_CN 第 ii 页 2005 Microchip Technology Inc.

3 带 10 位 A/D 的 28/40 引脚高性能增强型闪存单片机 PIC18FXX2 高性能 RISC CPU: 优化的 C 语言编译器架构 / 指令集 - 源代码与 PIC16 指令集和 PIC17 指令集兼容 程序存储器线性寻址达 32 KB 数据存储器线性寻址达 1.5 KB 器件 高达 10 MIPS 的操作 : - DC - 40 MHz 振荡器 / 时钟输入 - 4 MHz - 10 MHz 振荡器 / 带 PLL 的时钟输入 16 位宽的指令总线, 8 位宽的数据总线 中断优先级 8 x 8 单周期硬件乘法器 外设特性 : 闪存 ( 字节 ) 片内程序存储器 单字指令数 片内 RAM ( 字节 ) 数据 EEPROM ( 字节 ) PIC18F242 16K PIC18F252 32K PIC18F442 16K PIC18F452 32K 高灌电流 / 拉电流 25 ma/25 ma 三个外部中断引脚 Timer0 模块 : 带 8 位可编程的预分频器的 8 位 / 16 位定时器 / 计数器 Timer1 模块 :16 位定时器 / 计数器 Timer2 模块 : 带 8 位周期寄存器 ( 作为 PWM 时基 ) 的定时器 / 计数器 Timer3 模块 :16 位定时器 / 计数器 副振荡器时钟选项 :Timer1/Timer3 两个捕捉 / 比较 /PWM (CCP) 模块 CCP 引脚可以配置为 : - 捕捉输入 : 捕捉为 16 位, 最大分辨率为 6.25 ns (TCY/16) - 比较为 16 位, 最大分辨率为 100 ns (TCY) - PWM 输出 :PWM 分辨率为 1 到 10 位, 8 位分辨率时最大 PWM 频率为 156 khz 10 位分辨率时最大 PWM 频率为 39 khz 主同步串行口 (Master Synchronous Serial Port, MSSP) 模块, 两种操作模式 : - 3 线 SPI ( 支持所有的 4 种 SPI 模式 ) - I 2 C 主从模式 外设特点 ( 续 ): 可寻址的 USART 模块 : - 支持 RS-485 和 RS-232 并行从动端口 (Parallel Slave Port, PSP) 模块 模拟特性 : 兼容的 10 位模数转换器模块 (A/D), 具有 : - 快速采样率 - 休眠期间可以进行转换 - 线性度小于等于 1 LSb 可编程低压检测 (Programmable Low Voltage Detection, PLVD) - 支持低压检测中断 可编程欠压复位 (Brown-out Reset, BOR) 特殊单片机特性 : 增强型典型闪存程序存储器可擦写 100,000 次 数据 EEPROM 存储器可擦写 1,000,000 次 闪存 / 数据 EEPROM 保存期大于 40 年 软件控制下可自行再编程 上电复位 (Power-on Reset, POR) 上电延时定时器 (Power-up Timer, PWRT) 和振荡器起振定时器 (Oscillator Start-up Timer, OST) 带有独立的片内 RC 振荡器的看门狗定时器 (Watchdog Timer, WDT) 可保证运行可靠 可编程代码保护 省电的休眠模式 用户可选的振荡器包括 : - 4 倍锁相环 ( 用于主振荡器 ) - 32 khz 副振荡器时钟输入 由 5V 单电源供电, 通过两引脚电路进行在线串行编程 (In-Circuit Serial Programming, ICSP ) 通过两引脚进行在线调试 (In-Circuit Debug, ICD) CMOS 技术 : 低功耗高速闪存 /EEPROM 技术 全静态设计 宽工作电压范围 (2.0V 到 5.5V) 工业级温度范围和扩展级温度范围 低功耗 : - 在 5V, 4 MHz 时, 典型值小于 1.6 ma - 在 3V, 32 khz 时, 典型值为 25µA - 小于 0.2µA 的典型待机电流 2005 Microchip Technology Inc. DS39564B_CN 第 1 页

4 DS39564B_CN 第 2 页 2005 Microchip Technology Inc. 引脚图 PIC18F442 RA4/T0CKI RA5/AN4/SS/LVDIN RE0/RD/AN5 OSC2/CLKO/RA6 NC RE1/WR/AN6 RE2/CS/AN7 VDD OSC1/CLKI RB3/CCP2* RB2/INT2 RB1/INT1 RB0/INT0 VDD VSS RD7/PSP7 RD6/PSP6 RD5/PSP5 RD4/PSP4 RC7/RX/DT RA3/AN3/VREF+ RA2/AN2/VREF- RA1/AN1 RA0/AN0 MCLR/VPP NC RB7/PGD RB6/PGC RB5/PGM RB4 NC NC RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3/PSP3 RD2/PSP2 RD1/PSP1 RD0/PSP0 RC3/SCK/SCL RC2/CCP1 RC1/T1OSI/CCP2* PIC18F RA3/AN3/VREF+ RA2/AN2/VREF- RA1/AN1 RA0/AN0 MCLR/VPP NC RB7/PGD RB6/PGC RB5/PGM RB4 NC RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3/PSP3 RD2/PSP2 RD1/PSP1 RD0/PSP0 RC3/SCK/SCL RC2/CCP1 RC1/T1OSI/CCP2* NC NC RC0/T1OSO/T1CKI OSC2/CLKO/RA6 OSC1/CLKI VSS VDD RE2/AN7/CS RE1/AN6/WR RE0/AN5/RD RA5/AN4/SS/LVDIN RA4/T0CKI RC7/RX/DT RD4/PSP4 RD5/PSP5 RD6/PSP6 RD7/PSP7 VSS VDD RB0/INT0 RB1/INT1 RB2/INT2 RB3/CCP2* PLCC TQFP * RB3 与 CCP2 复用一个引脚 VSS RC0/T1OSO/T1CKI PIC18F452 PIC18F452

5 引脚图 ( 续 ) DIP MCLR/VPP RA0/AN0 RA1/AN1 RA2/AN2/VREF- RA3/AN3/VREF+ RA4/T0CKI RA5/AN4/SS/LVDIN RE0/RD/AN5 RE1/WR/AN6 RE2/CS/AN7 VDD VSS OSC1/CLKI OSC2/CLKO/RA6 RC0/T1OSO/T1CKI RC1/T1OSI/CCP2* RC2/CCP1 RC3/SCK/SCL RD0/PSP0 RD1/PSP PIC18F442 PIC18F RB7/PGD RB6/PGC RB5/PGM RB4 RB3/CCP2* RB2/INT2 RB1/INT1 RB0/INT0 VDD VSS RD7/PSP7 RD6/PSP6 RD5/PSP5 RD4/PSP4 RC7/RX/DT RC6/TX/CK RC5/SDO RC4/SDI/SDA RD3/PSP3 RD2/PSP2 注 : 引脚与 40 引脚的 PIC16C7X 器件兼容 DIP, SOIC MCLR/VPP RA0/AN0 RA1/AN1 RA3/AN3/VREF- RA3/AN3/VREF+ RA4/T0CKI RA5/AN4/SS/LVDIN VSS OSC1/CLKI OSC2/CLKO/RA6 RC0/T1OSO/T1CKI RC1/T1OSI/CCP2* RC2/CCP1 RC3/SCK/SCL PIC18F242 PIC18F RB7/PGD RB6/PGC RB5/PGM RB4 RB3/CCP2* RB2/INT2 RB1/INT1 RB0/INT0 VDD VSS RC7/RX/DT RC6/TX/CK RC5/SDO RC4/SDI/SDA *RB3 与 CCP2 复用同一个引脚 2005 Microchip Technology Inc. DS39564B_CN 第 3 页

6 目录 1.0 器件概述 振荡器配置 复位 存储器构成 闪存程序存储器 数据 EEPROM 存储器 X 8 硬件乘法器 中断 I/O 端口 Timer0 模块 Timer1 模块 Timer2 模块 Timer3 模块 比较 / 捕捉 /PWM (CCP) 模块 主同步串行口 (MSSP) 模块 可寻址的通用同步 / 异步收发器 (USART) 兼容型 10 位模数转换器 (A/D) 模块 低压检测 CPU 特殊功能 指令集综述 开发支持 电气特性 DC 和 AC 特性图表 封装信息 附录 A: 版本历史 附录 B: 器件差异 附录 C: 转换注意事项 附录 D: 从基本器件迁移到增强型器件 附录 E: 从中档器件迁移到增强型器件 附录 F: 从高档器件迁移到增强型器件 索引 在线支持 读者反馈表 PIC18FXX2 产品标识体系 DS39564B_CN 第 4 页 2005 Microchip Technology Inc.

7 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品 为此, 我们将不断改进出版物的内容和质量, 使之更好地满足您的要求 出版物的质量将随新文档及更新版本的推出而得到提升 如果您对本出版物有任何问题和建议, 请通过电子邮件联系我公司 TRC 经理, 电子邮件地址为 或将本数据手册后附的 读者反馈表 传真到 我们期待您的反馈 最新数据手册 欲获得本数据手册的最新版本, 请查询我公司的网站 : 查看数据手册中任意一页下边角处的文献编号即可确定其版本 文献编号中数字串后的字母是版本号, 例如 :DS30000A 是 DS30000 的 A 版本 勘误表 现有器件可能带有一份勘误表, 描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法 一旦我们了解到器件 / 文档存在某些差异时, 就会发布勘误表 勘误表上将注明其所适用的硅片版本和文件版本 欲了解某一器件是否存在勘误表, 请通过以下方式之一查询 : Microchip 网站 当地 Microchip 销售办事处 ( 见最后一页 ) 在联络销售办事处时, 请说明您所使用的器件型号 硅片版本和数据手册版本 ( 包括文献编号 ) 客户通知系统 欲及时获知 Microchip 产品的最新信息, 请到我公司网站 上注册 2005 Microchip Technology Inc. DS39564B_CN 第 5 页

8 注 : DS39564B_CN 第 6 页 2005 Microchip Technology Inc.

9 1.0 器件概述 本文包含针对以下器件的信息 : PIC18F242 PIC18F442 PIC18F252 PIC18F452 后面的两个图是按引脚数分类的器件结构图 对应 28 引脚器件是图 1-1, 对应 40/44 引脚的是图 1-2 表 1-2 和表 1-3 分别列出了 28 引脚器件和 40/44 引脚器件的引脚排列 这些器件分为 28 引脚封装和 40/44 引脚封装 28 引脚的器件不带并行从动端口 (PSP), 并且模数 (A/D) 转换器输入通道的数量也减为 5 个 表 1-1 是特性概述 表 1-1: 器件特性 特性 PIC18F242 PIC18F252 PIC18F442 PIC18F452 工作频率 DC - 40 MHz DC - 40 MHz DC - 40 MHz DC - 40 MHz 程序存储器 ( 字节 ) 16K 32K 16K 32K 程序存储器 ( 指令数 ) 数据存储器 ( 字节 ) 数据 EEPROM 存储器 ( 字节 ) 中断源 I/O 端口 端口 A B C 端口 A B C 端口 A B C D E 端口 A B C D E 定时器 捕捉 / 比较 /PWM 模块 串行通信 MSSP, 可寻址 USART MSSP, 可寻址 USART MSSP, 可寻址 USART MSSP, 可寻址 USART 并行通信 PSP PSP 10 位模数转换模块 5 个输入通道 5 个输入通道 8 个输入通道 8 个输入通道 复位 ( 和延时 ) POR, BOR, RESET 指令, 堆栈满, 堆栈下溢 (PWRT, OST) POR, BOR, RESET 指令, 堆栈满, 堆栈下溢 (PWRT, OST) POR, BOR, RESET 指令, 堆栈满, 堆栈下溢 (PWRT, OST) POR, BOR, RESET 指令, 堆栈满, 堆栈下溢 (PWRT, OST) 可编程低压检测 有 有 有 有 可编程欠压复位 有 有 有 有 指令集 75 条指令 75 条指令 75 条指令 75 条指令 封装 28 引脚 DIP 28 引脚 SOIC 28 引脚 DIP 28 引脚 SOIC 40 引脚 DIP 44 引脚 PLCC 44 引脚 TQFP 40 引脚 DIP 44 引脚 PLCC 44 引脚 TQFP 2005 Microchip Technology Inc. DS39564B_CN 第 7 页

10 图 1-1: PIC18F2X2 结构图 数据总线 <8> 地址锁存器 程序存储器 ( 最大 2MB) 数据锁存器 表指针 递增 / 递减逻辑 21 PCLATU PCLATH PCU PCH PCL 程序计数器 31 级堆栈 数据锁存器 数据 RAM 地址锁存器 地址 <12> 12 (2) BSR FSR0 FSR1 FSR2 Bank0, F 12 PORTA RA0/AN0 RA1/AN1 RA2/AN2/VREF- RA2/AN2/VREF- RA4/T0CKI RA5/AN4/SS/LVDIN RA6 16 表锁存器 译码 递增 / 递减逻辑 OSC2/CLKO OSC1/CLKI T1OSCI T1OSCO MCLR VDD,VSS 8 指令译码和控制 时序发生 4X PLL 高精度参考电压 ROM 锁存器 指令寄存器 上电定时器振荡器起振定时器上电复位看门狗定时器 掉电复位 低压编程 在线调试器 3 位操作 8 8 PRODH PRODL 8 x 8 乘法器 8 WREG ALU<8> 8 PORTB PORTC RB0/INT0 RB1/INT1 RB2/INT2 RB3/CCP2 (1) RB4 RB5/PGM RB6/PCG RB7/PGD RC0/T1OSO/T1CKI RC1/T1OSI/CCP2 (1) RC2/CCP1 RC3/SCK/SCL RC4/SDI/SDA RC5/SDO RC6/TX/CK RC7/RX/DT Timer0 Timer1 Timer2 Timer3 A/D 转换器 CCP1 CCP2 主同步串口 可寻址 USART 数据 EEPROM 注 1: 通过选择配置位, 可选择使能与 RB3 复用的 CCP2 输入 / 输出 2: 对 RAM 单元直接寻址时, 其高位地址来自 BSR 寄存器 (MOVFF 指令除外 ) 3: 许多通用 I/O 引脚都与一种或多种外围模块功能复用 不同的器件有不同的复用组合 DS39564B_CN 第 8 页 2005 Microchip Technology Inc.

11 图 1-2: PIC18F2X2 结构图 数据总线 <8> 地址锁存器 程序存储器 ( 最大 2MB) 数据锁存器 表指针递增 / 递减逻辑 21 表锁存器 PCLATU PCLATH PCU PCH PCL 程序计数器 31 级堆栈 译码 数据锁存器数据 RAM ( 最大 4K 寻址范围 ) 地址锁存器 12 (2) 地址 <12> BSR FSR0 FSR1 FSR2 Bank0, F 12 递增 / 递减逻辑 PORTA PORTB RA0/AN0 RA1/AN1 RA2/AN2/VREF- RA3/AN3/VREF+ RA4/T0CKI RA5/AN4/SS/LVDIN RA6 RB0/INT0 RB1/INT1 RB2/INT2 RB3/CCP2 (1) RB4 RB5/PGM RB6/PCG RB7/PGD OSC2/CLKO OSC1/CLKI T1OSCI T1OSCO MCLR 指令译码和控制 时序发生 4X PLL 高精度参考电压 8 ROM 锁存器 指令寄存器 上电定时器振荡器起振定时器上电复位看门狗定时器 掉电复位 低压编程 3 位操作 8 8 PRODH PRODL 8 x 8 乘法器 8 WREG ALU<8> 8 PORTC PORTD PORTE RC0/T1OSO/T1CKI RC1/T1OSI/CCP2 (1) RC2/CCP1 RC3/SCK/SCL RC4/SDI/SDA RC5/SDO RC6/TX/CK RC7/RX/DT RD0/PSP0 RD1/PSP1 RD2/PSP2 RD3/PSP3 RD4/PSP4 RD5/PSP5 RD6/PSP6 RD7/PSP7 RE0/AN5/RD VDD,VSS 在线调试器 RE1/AN6/WR RE2/AN7/CS Timer0 Timer1 Timer2 Timer3 A/D 转换器 CCP1 CCP2 主控同步串口 可寻址 USART 并行从动端口 数据 EEPROM 注 1: 通过选择配置位, 可选择使能与 RB3 复用的 CCP2 输入 / 输出 2: 对 RAM 单元直接寻址时, 其高位地址来自 BSR 寄存器 (MOVFF 指令除外 ) 3: 许多通用 I/O 引脚都与一种或多种外围模块功能复用 不同的器件有不同的复用组合 2005 Microchip Technology Inc. DS39564B_CN 第 9 页

12 表 1-2: PIC18F2X2 引脚排列 I/O 说明 引脚名 DIP 引脚号 SOIC 引脚类型 缓冲器类型 说明 MCLR/VPP MCLR 1 1 VPP I ST NC 这些引脚应该悬空 OSC1/CLKI OSC1 CLKI OSC2/CLKO/RA6 OSC2 CLKO RA6 RA0/AN0 RA0 AN0 RA1/AN1 RA1 AN1 RA2/AN2/VREF- RA2 AN2 VREF- RA3/AN3/VREF+ RA3 AN3 VREF+ RA4/T0CKI RA4 T0CKI RA5/AN4/SS/LVDIN RA5 AN4 SS LVDIN RA I I I O O I/O I/O I I/O I I/O I I I/O I I I/O I I/O I I I ST ST CMOS TTL TTL 模拟 TTL 模拟 TTL 模拟模拟 TTL 模拟模拟 ST/OD ST TTL 模拟 ST 模拟 主清零 ( 输入 ) 或高电平 ICSP 编程使能引脚主清零 ( 复位 ) 输入 此引脚为低电平时, 器件复位 ( 低电平有效 ) 高电平 ICSP 编程使能引脚 晶振或外部时钟输入 晶振输入或外部时钟源输入 配置为 RC 模式时带 ST 缓冲器, 否则带 CMOS 缓冲器 外部时钟源输入 总是与 OSC1 引脚功能复用 ( 参见有关 OSC1/CLKI 和 OSC2/CLKO 引脚的信息 ) 晶振或时钟输出 晶振输出 在晶振模式时, 该引脚与晶振或谐振器相连 在 RC 模式时, OSC2 引脚输出 CLKO 振荡信号, 该信号是 OSC1 引脚上的振荡信号的 4 分频, 等于指令周期 通用 I/O 引脚 PORTA 是双向 I/O 口 数字 I/O 模拟输入 0 数字 I/O 模拟输入 1 数字 I/O 模拟输入 2 A/D 参考电压 ( 低 ) 输入 数字 I/O 模拟输入 3 A/D 参考电压 ( 高 ) 输入 数字 I/O 当配置为输出时, 为漏极开路 Timer0 外部时钟输入 数字 I/O 模拟输入 4 SPI 从模式选择输入 低压检测输入 参见 OSC2/CLKO/RA6 引脚 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管接到 VDD) DS39564B_CN 第 10 页 2005 Microchip Technology Inc.

13 表 1-2: PIC18F2X2 引脚排列 I/O 说明 ( 续 ) 引脚名 RB0/INT0 RB0 INT0 RB1/INT1 RB1 INT1 RB2/INT2 RB2 INT2 RB3/CCP2 RB3 CCP I/O I I/O I I/O I I/O I/O TTL ST TTL ST TTL ST TTL ST PORTB 是双向 I/O 口 PORTB 所有输入端都有可编程的内部弱上拉 数字 I/O 外部中断 0 数字 I/O 外部中断 1 数字 I/O 外部中断 2 RB I/O TTL 数字 I/O 电平变化中断引脚 RB5/PGM RB5 PGM RB6/PGC RB6 PGC RB7/PGD RB7 PGD DIP 引脚号 SOIC 引脚类型 I/O I/O I/O I/O I/O I/O 缓冲器类型 TTL ST TTL ST TTL ST 说明 数字 I/O Capture2 输入 Compare2 输出 PWM2 输出 数字 I/O 电平变化中断引脚 低压 ICSP 编程使能引脚 数字 I/O 电平变化中断引脚 在线调试器和 ICSP 编程时钟引脚 数字 I/O 电平变化中断引脚 在线调试器和 ICSP 编程数据引脚 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管接到 VDD) 2005 Microchip Technology Inc. DS39564B_CN 第 11 页

14 表 1-2: PIC18F2X2 引脚排列 I/O 说明 ( 续 ) 引脚名 RC0/T1OSO/T1CKI RC0 T1OSO T1CKI RC1/T1OSI/CCP2 RC1 T1OSI CCP2 RC2/CCP1 RC2 CCP1 RC3/SCK/SCL RC3 SCK SCL RC4/SDI/SDA RC4 SDI SDA RC5/SDO RC5 SDO RC6/TX/CK RC6 TX CK RC7/RX/DT RC7 RX DT DIP 引脚号 SOIC 引脚类型 I/O O I I/O I I/O I/O I/O I/O I/O I/O I/O I I/O I/O O I/O O I/O I/O I I/O 缓冲器类型 ST ST ST CMOS ST ST ST ST ST ST ST ST ST ST ST ST ST ST ST PORTC 是双向 I/O 口 数字 I/O Timer1 晶振输出 Timer1/Timer3 外部时钟输入 数字 I/O Timer1 晶振输入 Capture2 输入 Compare2 输出 PWM2 输出 数字 I/O Capture1 输入 /Compare1 输出 /PWM1 输出 数字 I/O SPI 模式的同步串行时钟输入 / 输出 I 2 C 模式的同步串行时钟输入 / 输出 数字 I/O SPI 模式的数据输入 I 2 C 模式的数据 I/O 数字 I/O SPI 模式的数据输出 数字 I/O USART 异步发送 USART 同步时钟 ( 参见有关 RX/DT 的信息 ) 数字 I/O USART 异步接收 USART 同步数据 ( 参见有关 TX/CK 的信息 ) VSS 8, 19 8, 19 P 逻辑和 I/O 引脚的参考地 VSS P 逻辑和 I/O 引脚的正向电源 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管接到 VDD) 说明 DS39564B_CN 第 12 页 2005 Microchip Technology Inc.

15 表 1-3: PIC18F2X2 引脚排列 I/O 说明 引脚名 DIP 引脚号 PLCC TQFP 引脚类型 缓冲器类型 说明 MCLR/VPP MCLR VPP I ST NC 这些引脚应该悬空 OSC1/CLKI OSC1 CLKI OSC2/CLKO/RA6 OSC2 CLKO RA6 RA0/AN0 RA0 AN0 RA1/AN1 RA1 AN1 RA2/AN2/VREF- RA2 AN2 VREF- RA3/AN3/VREF+ RA3 AN3 VREF+ RA4/T0CKI RA4 T0CKI RA5/AN4/SS/LVDIN RA5 AN4 SS LVDIN I I I O O I/O I/O I I/O I I/O I I I/O I I I/O I I/O I I I ST ST CMOS TTL TTL 模拟 TTL 模拟 TTL 模拟模拟 TTL 模拟模拟 ST/OD ST TTL 模拟 ST 模拟 主清零 ( 输入 ) 或高电平 ICSP 编程使能引脚 主清零 ( 复位 ) 输入 此引脚为低电平时, 器件复位 ( 低电平有效 ) 高电平 ICSP 编程使能引脚 晶振或外部时钟输入 晶振输入或外部时钟源输入 配置为 RC 模式时带 ST 缓冲器, 否则带 CMOS 缓冲器 外部时钟源输入 总是与 OSC1 引脚功能复用 ( 参见有关 OSC1/CLKI 和 OSC2/CLKO 引脚的信息 ) 晶振或时钟输出 晶振输出 在晶振模式时, 该引脚与晶振或谐振器相连 在 RC 模式时, OSC2 引脚输出 CLKO 振荡信号, 该信号是 OSC1 引脚上的振荡信号的 4 分频, 等于指令周期 通用 I/O 引脚 PORTA 是双向 I/O 口 数字 I/O 模拟输入 0 数字 I/O 模拟输入 1 数字 I/O 模拟输入 2 A/D 参考电压 ( 低 ) 输入 数字 I/O 模拟输入 3 A/D 参考电压 ( 高 ) 输入 数字 I/O 当配置为输出时, 为漏极开路 Timer0 外部时钟输入 数字 I/O 模拟输入 4 SPI 从模式选择输入 低压检测输入 RA6 ( 参见 OSC2/CLKO/RA6 引脚 ) 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管 P 极接到 VDD) 2005 Microchip Technology Inc. DS39564B_CN 第 13 页

16 表 1-3: PIC18F2X2 引脚排列 I/O 说明 ( 续 ) 引脚名 RB0/INT0 RB0 INT0 RB1/INT1 RB1 INT1 RB2/INT2 RB2 INT2 RB3/CCP2 RB3 CCP I/O I I/O I I/O I I/O I/O TTL ST TTL ST TTL ST TTL ST PORTB 是双向 I/O 口 PORTB 所有输入端都有可编程的内部弱上拉 数字 I/O 外部中断 0 数字 I/O 外部中断 1 数字 I/O 外部中断 2 数字 I/O Capture2 输入 Compare2 输出 PWM2 输出 RB I/O TTL 数字 I/O 电平变化中断引脚 RB5/PGM RB5 PGM RB6/PGC RB6 PGC RB7/PGD RB7 PGD DIP 引脚号 PLCC TQFP 引脚类型 I/O I/O I/O I/O I/O I/O 缓冲器类型 TTL ST TTL ST TTL ST 说明 数字 I/O 电平变化中断引脚 低压 ICSP 编程使能引脚 数字 I/O 电平变化中断引脚 在线调试器和 ICSP 编程时钟引脚 数字 I/O 电平变化中断引脚 在线调试器和 ICSP 编程数据引脚 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管 P 极接到 VDD) DS39564B_CN 第 14 页 2005 Microchip Technology Inc.

17 表 1-3: PIC18F2X2 引脚排列 I/O 说明 ( 续 ) 引脚名 RC0/T1OSO/T1CKI RC0 T1OSO T1CKI RC1/T1OSI/CCP2 RC1 T1OSI CCP2 RC2/CCP1 RC2 CCP1 RC3/SCK/SCL RC3 SCK SCL RC4/SDI/SDA RC4 SDI SDA RC5/SDO RC5 SDO RC6/TX/CK RC6 TX CK RC7/RX/DT RC7 RX DT DIP 引脚号 PLCC TQFP 引脚类型 I/O O I I/O I I/O I/O I/O I/O I/O I/O I/O I I/O I/O O I/O O I/O I/O I I/O 缓冲器类型 ST ST ST CMOS ST ST ST ST ST ST ST ST ST ST ST ST ST ST ST PORTC 是双向 I/O 口 数字 I/O Timer1 晶振输出 Timer1/Timer3 外部时钟输入 数字 I/O Timer1 晶振输入 Capture2 输入 Compare2 输出 PWM2 输出 数字 I/O Captuer1 输入 /Compare1 输出 /PWM1 输出 数字 I/O SPI 模式的同步串行时钟输入 / 输出 I 2 C 模式的同步串行时钟输入 / 输出 数字 I/O SPI 模式的数据输入 I 2 C 模式的数据 I/O 数字 I/O SPI 模式的数据输出 说明 数字 I/O USART 异步发送 USART 同步时钟 ( 参见有关 RX/DT 的信息 ) 数字 I/O USART 异步接收 USART 同步数据 ( 参见有关 TX/CK 的信息 ) 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管 P 极接到 VDD) 2005 Microchip Technology Inc. DS39564B_CN 第 15 页

18 表 1-3: PIC18F2X2 引脚排列 I/O 说明 ( 续 ) 引脚名 RD0/PSP I/O ST TTL RD1/PSP I/O ST TTL RD2/PSP I/O ST TTL RD3/PSP I/O ST TTL RD4/PSP I/O ST TTL RD5/PSP I/O ST TTL RD6/PSP I/O ST TTL RD7/PSP I/O ST TTL RE0/RD/AN5 RE0 RD AN5 RE1/WR/AN6 RE1 WR AN6 RE2/CS/AN7 RE2 CS DIP 引脚号 PLCC TQFP 引脚类型 I/O I/O I/O 缓冲器类型 ST TTL 模拟 ST TTL 模拟 ST TTL PORTD 是双向 I/O 口, 或是可以和微处理器端口接口的并行从动端口 (PSP) 当 PSP 模块使能时, 这些引脚带有 TTL 输入缓冲器 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 数字 I/O 并行从动端口数据 PORTE 是双向 I/O 口 数字 I/O 并行从动端口的读控制 ( 参见有关 WR 和 CS 引脚的信息 ) 模拟输入 5 数字 I/O 并行从动端口的写控制 ( 参见有关 CS 和 RD 引脚的信息 ) 模拟输入 6 数字 I/O 并行从动端口的片选控制 ( 参见有关 RD 和 WR 引脚的信息 ) 模拟输入 7 AN7 模拟 VSS 12, 31 13, 34 6, 29 P 逻辑和 I/O 引脚的参考地 VDD 11, 32 12, 35 7, 28 P 逻辑和 I/O 引脚的正向电源 注 : TTL=TTL 兼容输入 CMOS=CMOS 兼容输入或输出 ST=CMOS 电平的施密特触发器输入 I= 输入 O= 输出 P= 电源 OD= 漏极开路 ( 没有二极管 P 极接到 VDD) 说明 DS39564B_CN 第 16 页 2005 Microchip Technology Inc.

19 2.0 振荡器配置 表 2-1: 陶瓷谐振器电容的选择 2.1 振荡器类型 PIC18FXX2 可以在八种振荡模式下工作 用户可以通 过对三个配置位 (FOSC2 FOSC1 和 FOSC0) 编程 来选择其中一种模式 : 1. LP 低功耗晶体 2. XT 晶振 / 谐振器 3. HS 高速晶体 / 谐振器 4. HS + PLL 高速晶体 / 谐振器, 允许使用锁相环 5. RC 外部电阻 / 电容振荡模式 6. RCIO 外部电阻 / 电容振荡模式, 使用 I/O 引脚 7. EC 外部时钟振荡模式 8. ECIO 外部时钟振荡模式, 使用 I/O 引脚 2.2 晶体振荡器 / 陶瓷谐振器 在 XT LP HS 或 HS+PLL 振荡模式下, OSC1 和 OSC2 引脚连接一个晶体谐振器或陶瓷谐振器以产生振荡 引脚连接方式如图 2-1 所示 PIC18FXX2 振荡器的设计要求使用一个平行切割的晶体 注 : 图 2-1: C1 (1) 使用顺序切割的晶体, 可能使振荡器产生的频率超出晶体制造厂商所给的参数范围 XTAL OSC1 晶振 / 陶瓷谐振器的运行 (HS XT 或 LP 振荡器模式的配置 ) R F (3) 至内部逻辑 测试范围 : 模式 频率 C1 C2 XT 455 khz 2.0 MHz 4.0 MHz pf pf pf pf pf pf HS 8.0 MHz 16.0 MHz 这些值仅供设计参考 请参见表下方的注释 pf pf pf pf 所使用的谐振器 : 455 khz Panasonic EFO-A455K04B ± 0.3% 2.0 MHz Murata Erie CSA2.00MG ± 0.5% 4.0 MHz Murata Erie CSA2.00MG ± 0.5% 8.0 MHz Murata Erie CSA2.00MG ± 0.5% 16.0 MHz Murata Erie CSA2.00MG ± 0.5% 所用的谐振器都没有内置电容 注 1: 电容值越大, 振荡器越稳定, 但起振时间越长 2: 当工作电压 Vdd 低于 3V, 或当在任意电压下使用某些陶瓷谐振器时, 可能需要采用高增益的 HS 模式, 试着降低谐振器的频率, 或采用晶体振荡器 3: 由于每个谐振器 / 晶体都有其自身的特性, 用户应向谐振器 / 晶体厂商咨询外围元件的适当值, 或验证振荡器的实际性能 C2 (1) R s (2) OSC2 SLEEP PIC18FXXX 注 1: 查阅表 2-1 和表 2-2 可以获得 C1 和 C2 的推荐值 2: 对于 AT 条形切割 (AT Strip Cut) 的晶体, 可能需要一个串联电阻 (R s ) 3:R f 的值根据振荡器模式而定 2005 Microchip Technology Inc. DS39564B_CN 第 17 页

20 表 2-2: 晶体振荡器的电容选择 测试范围 : 模式 频率 C1 C2 LP 32.0 khz 33 pf 33 pf 200 khz 15 pf 15 pf XT 200 khz pf pf 1.0 MHz 15 pf 15 pf 4.0 MHz 15 pf 15 pf HS 4.0 MHz 15 pf 15 pf 8.0 MHz pf pf 20.0 MHz pf pf 25.0 MHz pf pf 这些值仅供设计参考 请参见表下方的注释 所使用的晶体 32.0 khz Epson C-001R32.768K-A ± 20 PPM 200 khz STD XTL KHz ± 20 PPM 1.0 MHz ECS ECS ± 50 PPM 4.0 MHz ECS ECS ± 50 PPM 8.0 MHz Epson CA M-C ± 30 PPM 20.0 MHz Epson CA M-C ± 30 PPM 2.3 RC 振荡器 对于对时序要求不高的应用, 选择 RC 和 RCIO 器件可以节约额外成本 RC 振荡器频率是电源电压 电阻 (REXT) 电容 (CEXT) 和工作温度的函数 另外, 由于正常的制造工艺参数的差异, 每个器件的振荡频率也会有所不同 而不同封装的引线, 其电容不同, 也会影响振荡频率, 特别是 CEXT 值较小时 用户还需要考虑由于外接电阻 R 和电容 C 的公差所带来的影响 图 2-3 显示了如何外接 R/C 电路 在 RC 振荡器模式, 振荡频率的 4 分频信号可由 OSC2 引脚输出 这个信号可用作测试或同步其他逻辑单元 注 : 图 2-3: REXT CEXT VSS VDD 如果实际应用中不需要使用振荡频率的 4 分频信号, 则推荐使用 RCIO 模式以节省电流 FOSC/4 RC 振荡器模式 OSC1 OSC2/CLKO 内部时钟 PIC18FXXX 注 1: 电容值越大, 振荡器越稳定, 但起振时间越长 2: 为避免对低驱动规格的晶体造成过驱动, 在 HS 和 XT 模式下, 可能需要串联电阻 Rs 3: 由于每个谐振器 / 晶体都有其自身的特性, 用户应向谐振器 / 晶体厂商咨询外围元件的适当值, 或验证振荡器的实际性能 推荐值 : 3 kω REXT 100 kω CEXT > 20pF RCIO 振荡器模式类似于 RC 模式, 不同之处在于 OSC2 引脚变成一个额外的通用 I/O 引脚 该 I/O 引脚变成 PORTA (RA6) 的第 6 位 在 HS XT 和 LP 模式下, 也可以在 OSC1 引脚处连接一个外部时钟源, 如图 2-2 所示 图 2-2: 外部时钟输入运行 (HS XT 或 LP 振荡器模式的配置 ) 外部系统时钟 开路 OSC1 OSC2 PIC18FXXX DS39564B_CN 第 18 页 2005 Microchip Technology Inc.

21 2.4 外部时钟输入 EC 和 ECIO 振荡器模式要求 OSC1 引脚与一个外部时钟源相连 在这两种模式下, 关掉了 OSC1 和 OSC2 之间的反馈器件以节省电流 在上电复位之后或从休眠模式下恢复时, 不存在振荡器起振时间 在 EC 振荡器模式, 振荡频率的 4 分频信号可由 OSC2 引脚输出 这个信号可用作测试或同步其他逻辑单元 图 2-4 显示了 EC 振荡器模式的引脚连接 图 2-4: 外部系统时钟 Fosc/4 外部时钟输入运行 (EC 振荡器模式的配置 ) OSC1 OSC2 PIC18FXXX ECIO 振荡器模式的工作方式类似于 EC 模式, 不同之处在于 OSC2 引脚变成了一个额外的通用 I/O 引脚 该 I/O 引脚变成 PORTA(RA6) 的第 6 位 图 2-5 显示了 ECIO 振荡器模式下引脚的连接 图 2-5: 外部系统时钟 RA6 2.5 HS/PLL 外部时钟输入运行 (ECIO 振荡器模式的配置 ) OSC1 I/O (OSC2) PIC18FXXX 对于想把输入晶体振荡器信号变为四倍频的用户而言, 锁相环电路提供了一种可编程的方法 对于 10 MHz 的输入时钟频率, 内部时钟频率倍频为 40 MHz 这对那些介意因高频晶体而导致 EMI 的用户有用 PLL 只有在通过程序将振荡模式位指定为 HS 模式时才可使用 如果程序中指定的是其他振荡器模式, 那么 PLL 不可用, 系统时钟将直接自 OSC1 引脚输入 PLL 是 FOSC<2:0> 配置位所决定的一种模式 振荡器模式在器件编程期间指定 PLL 锁定定时器用于确保 PLL 在器件开始运行前已经锁定 PLL 锁定定时器有一个超时, 称为 TPLL 图 2-6: PLL 结构图 ( 来自配置 HS 振荡器位寄存器 ) PLL 使能 OSC2 OSC1 晶体振荡器 Fin 相位比较器 Fout 环路滤波器 四分频 VCO MUX SYSCLK 2005 Microchip Technology Inc. DS39564B_CN 第 19 页

22 2.6 振荡器切换功能 PIC18FXX2 器件支持系统时钟源从主振荡器切换到备用低频时钟源 对于 PIC18FXX2 器件而言, 这个备用时钟源就是 Timer1 振荡器 如果 Timer1 振荡器的引脚连接了一个低频晶体 ( 例如, 32 khz), 并且 Timer1 振荡器被使能, 则该器件可以切换到低功耗运行模式 图 2-7 表示了系统时钟源的结构图 在程序中将配置寄存器 1H 中的振荡器切换使能位 (OSCSEN) 置 0 即可启用时钟切换功能 在已擦除器件中, 时钟切换是禁止的 可以查看第 11.0 节以获取关于 Timer1 振荡器的详细信息 可以查看第 19.0 节以获取配置寄存器的详细信息 图 2-7: 器件时钟源 PIC18FXXX OSC2 主振荡器 SLEEP 4 x PLL Tosc/4 OSC1 T1OSO Timer1 振荡器 TOSC TT1P MUX TSCLK T1OSI T1OSCEN 使能振荡器 时钟源 其他模块的时钟源选项 DS39564B_CN 第 20 页 2005 Microchip Technology Inc.

23 2.6.1 系统时钟切换位 系统时钟源之间的切换是通过软件控制来实现的 系统时钟切换位 SCS (OSCCON<0>) 控制时钟切换 当 SCS 位为 0 时, 系统的时钟源是主振荡器, 主振荡器由配置寄存器 1H 的 FOSC 配置位选择决定 当 SCS 位置 1 时, 系统时钟源是 Timer1 振荡器 当出现任何形式的复位时, SCS 位被清零 注 : 必须使能 Timer1 振荡器并运行起来才能实现系统时钟源的切换 通过将 Timer1 控制寄存器 (T1CON) 的 T1OSCEN 位置 1 来使能 Timer1 振荡器 如果 Timer1 振荡器未被使能, 则忽略对 SCS 位的任何写操作 (SCS 位被强制清零 ), 主振荡器仍会继续用作系统时钟源 寄存器 2-1: OSCCON 寄存器 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 SCS bit 7 bit 0 bit 7-1 未实现 : 读为 0 bit 0 SCS: 系统时钟切换位如果 OSCSEN 配置位为 0 以及 T1OSCEN 位置 1: 1 = 切换到 Timer1 振荡器 / 时钟引脚 0 = 采用主振荡器 / 时钟输入引脚如果 OSCSEN 和 T1OSCEN 在其他状态 : 该位被强制清零 图注 : R = 可读位 W = 可写位 U = 未实现位, 读为 0 - n = 上电复位时的值 1 = 置位 0 = 清零 x = 未知位 2005 Microchip Technology Inc. DS39564B_CN 第 21 页

24 2.6.2 振荡器转换 PIC18FXX2 器件中具有防止在振荡源之间进行切换时发生失灵的电路 这个电路实际上会等待新时钟源的八个上升沿, 然后处理器才切换过去 这就保证了新时钟源是稳定的, 以及脉冲宽度不小于这两个时钟源最窄的脉冲宽度 从主振荡器转换到 Timer1 振荡器的时序图如图 2-8 所示 假设 Timer1 振荡器一直处于运行中 在 SCS 位置 1 以后, 在 Q1 周期下次出现时处理器会被冻结 经过 Timer1 振荡器的八个同步周期之后, 恢复运行 在同步周期之后不需要额外的延时 图 2-8: 从 OSC1 转换到 TIMER1 振荡器的时序图 Q1 Q2 Q3 Q4 Q1 TT1P Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 T1OSI OSC Tscs 内部系统时钟 SCS (OSCCON<0>) TOSC TDLY 程序计数器 PC PC + 2 PC + 4 注 1: 内部系统时钟的延时为八个振荡器同步周期 从 Timer1 振荡器切换到主振荡器的事件顺序取决于主振荡器的模式 除主振荡器的八个时钟周期外, 还需要额外的延时 如果主振荡器配置为外部晶振模式 (HS XT 和 LP), 那么将在一个振荡器起振时间 (TOST) 之后开始转换 从 Timer1 振荡器转换到 HS XT 和 LP 模式下主振荡器的时序图如图 2-9 所示 图 2-9: TIMER1 和 OSC1 (HS XT 和 LP 模式 ) 的转换时序图 Q3 Q4 Q1 Q1 Q2 Q3 Q4 Q1 Q2 TT1P Q3 T1OSI OSC OSC2 TOST TSCS 内部系统时钟 SCS (OSCCON<0>) TOSC 程序计数器 PC PC + 2 PC +6 注 1: TOST = 1024 TOSC ( 未按比例绘图 ) DS39564B_CN 第 22 页 2005 Microchip Technology Inc.

25 如果主振荡器配置为 HS-PLL 模式, 则需要振荡器起振时间 (TOST) 再加上额外的 PLL 超时 (TPLL) 之后开始转换 PLL 超时通常是 2 ms, 并允许 PLL 锁定在主振荡器频率上 从 Timer1 振荡器转换到 HS-PLL 模式下主振荡器的时序图如图 2-10 所示 图 2-10: TIMER1 和 OSC1 (HS-PLL 模式 ) 的转换时序图 Q4 Q1 TT1P Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 T1OSI OSC1 OSC2 TOST TPLL PLL 时钟输入 内部系统时钟 SCS (OSCCON<0>) TOSC TSCS 程序计数器 PC PC + 2 PC +4 注 1: TOST = 1024 TOSC ( 未按比例绘图 ) 如果主振荡器配置为 RC RCIO EC 或 ECIO 模式, 就不会发生振荡器起振超时 在主振荡器计数达到八个周期之后, 恢复运行 从 Timer1 振荡器转换到 RC RCIO EC 和 ECIO 模式下主振荡器的时序图如图 2-10 所示 图 2-11: TIMER1 和 OSC1 (RC 或 EC 模式 ) 的转换时序图 Q3 Q4 Q1 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 TT1P T1OSI OSC1 TOSC OSC2 内部系统时钟 SCS (OSCCON<0>) TSCS 程序计数器 PC PC + 2 PC +4 注 1: 假设是 RC 振荡器模式 2005 Microchip Technology Inc. DS39564B_CN 第 23 页

26 2.7 休眠模式对片内振荡器的影响 当器件执行一条 SLEEP 指令后, 片内时钟和振荡器均被关闭, 器件状态保持为指令周期的起始状态 (Q1 状态 ) 随着振荡器的关闭, OSC1 和 OSC2 引脚的信号将会停止振荡 由于没有了晶体管的开关电流, 使休眠 模式器件的电流消耗达到最低值 ( 仅有泄漏电流 ) 使能任何在休眠状态仍工作的片内功能, 都将增加休眠状态的电流消耗 用户可通过外部复位 看门狗定时器复位或中断将器件从休眠状态唤醒 表 2-3: 休眠模式下 OSC1 和 OSC2 引脚状态 OSC 模式 OSC1 引脚 OSC2 引脚 RC 悬空, 经外部电阻 逻辑低电平 上拉为高电平 RCIO 悬空, 经外部电阻 配置为 PORTA 的第 6 位 上拉为高电平 ECIO 悬空 配置为 PORTA 的第 6 位 EC 悬空 逻辑低电平 LP XT 和 HS 反馈反相器被禁用, 处于静态电平注 : 关于由休眠和 MCLR 复位引起的超时, 请参阅 复位 一节的表 3-1 反馈反相器被禁用, 处于静态电平 2.8 上电延时 有两个定时器控制上电延时, 这样大部分的应用无需外接复位电路 这些延时确保在器件电源和时钟达到稳定之前, 器件始终处于复位状态 更多关于复位操作的信息, 请参阅第 3.0 节 第一个定时器是是上电延时定时器 (PWRT), 它只为上电 (POR 和 BOR) 可选地提供固定的 72ms ( 标准值 ) 延时 第二个定时器是振荡器起振定时器 (OST), 可以在晶体振荡器达到稳定状态前, 使单片机始终处于复位状态 如果使能 PLL (HS/PLL 振荡器模式 ), 则上电复位后的超时序列与其他振荡器模式的不同 超时序列如下 : 首先, PWRT 超时是在 POR 延时超时后被调用的 然后, 调用振荡器起振定时器 (OST) 但是, 这点时间仍然不足以使 PLL 锁定在高频上 PWRT 定时器用于提供一个额外的固定的 2 ms ( 标准值 ) 超时, 使得 PLL 有足够的时间锁定在输入时钟频率上 DS39564B_CN 第 24 页 2005 Microchip Technology Inc.

27 3.0 复位 PIC18FXXX 有以下几种复位方式 : a) 上电复位 (POR) b) 正常工作状态下的 MCLR 复位 c) 休眠状态下的 MCLR 复位 d) 看门狗定时器 (WDT) 复位 ( 正常工作状态下 ) e) 可编程的欠压复位 (BOR) f) RESET 指令 g) 堆栈满复位 h) 堆栈下溢复位大部分寄存器不受复位的影响 在上电复位 (POR) 时, 它们的状态未知, 且不会被其他任何复位所改变 而另一些寄存器通过上电复位 MCLR WDT 复位 欠压复位和休眠状态下的 MCLR 复位及 RESET 指令被强制进入复位状态 因为 WDT 唤醒被看作是恢复正常运行的操作, 所以大部分寄存器不受 WDT 唤醒的影响 RCON 寄存器中的状态位 :RI TO PD POR 和 BOR 在不同的复位情况下分别被置 1 或清零, 如表 3-2 所示 这些状态位在软件中用于判断复位的类型 表 3-3 对所有寄存器的复位状态作了完整的介绍 图 3-1 显示了一个片内复位电路的简化结构图 增强型 MCU 器件在 MCLR 复位信号的传输路径上有一个 MCLR 噪声滤波器 该滤波器可以检测并滤掉小脉冲信号 WDT 和任何内部复位不会将 MCLR 引脚驱动为低电平 图 3-1: RESET 指令 堆栈指针 片内复位电路的简化结构图 堆栈满 / 下溢复位 外部复位 MCLR VDD WDT 模块 VDD 上升检测 SLEEP WDT 超时复位上电复位 欠压复位 BOREN S OST/PWRT OSC1 OST 10 位脉冲计数器 R Q Chip_Reset 片内 RC 振荡器 (1) PWRT 10 位脉冲计数器 使能 PWRT 使能 OST (2) 注 1: 该振荡器与 CLKI 引脚上的 RC 振荡器不相关 2: 超时情况见表 Microchip Technology Inc. DS39564B_CN 第 25 页

28 3.1 上电复位 检测到 VDD 上升信号时, 会在片上产生一个上电复位 (POR) 脉冲 要利用 POR 电路, 只需直接 ( 或通过一个电阻 ) 将 MCLR 引脚与 VDD 相连 这样可以避免使用通常产生上电复位延时所需的外部 RC 元件 参数 D004 中规定了 VDD 的最小上升率 图 3-2 是缓慢上升时间的电路 当器件开始正常工作 ( 即退出复位状态 ) 时, 其工作参数 ( 电压 频率和温度等 ) 必须在相应的工作范围内, 否则将不能正常工作 如果不满足这些条件, 器件必须保持在复位状态, 直到满足工作条件为止 图 3-2: 注 D VDD R C 外部上电复位电路 (VDD 缓慢上电 ) R1 MCLR PIC18FXXX 1: 只有当 VDD 上电速率过慢时, 才需要外部上电复位电路 当 VDD 掉电时, 二极管 D 使电容迅速放电 2: 建议 R < 40 kω, 确保电阻 R 两端压降符合器件的电气规范参数 3:R1 为 100Ω 到 1 kω 将限制电流从外部电容 C 流入 MCLR, 以防万一发生因静电放电 (Electrostatic Discharge,ESD) 或过度电应力 (Electrical Overstress, EOS) 而导致 MCLR/VPP 引脚损坏 3.2 上电延时定时器 (PWRT) 上电延时定时器 (PWRT) 只对 POR 上电提供固定的标准延时 ( 见参数 33) 上电延时定时器工作在内部 RC 振荡器上 只要 PWRT 有效, 器件就保持在复位状态 PWRT 延时使 VDD 上升到一个适当的电压 用一个配置位可以使能 / 禁止 PWRT 根据不同的 VDD 环境温度和制造工艺, 不同芯片的上电延时也各不相同 详情请参阅 DC 参数 D 振荡器起振定时器 (OST) 在 PWRT 延时结束以后 ( 见参数 32), 振荡器起振定时器 (OST) 提供了一个从 OSC1 输入的 1024 振荡周期的延时 这可以确保晶体振荡器或谐振器已经起振并趋于稳定 只有在 XT LP 和 HS 振荡器模式下, 并且仅在上电复位或从休眠状态中被唤醒时,OST 延时定时器才开始工作 3.4 PLL 锁定延时 使能 PLL 之后, 上电复位后的延时序列与其他振荡器模式不同 上电延时定时器的一部分将提供足够的固定延时, 让 PLL 有足够的时间锁定在主振荡器的频率上 PLL 锁定延时 (TPLL) 通常为 2ms, 且在振荡器起振延时 (OST) 后发生 3.5 欠压复位 (BOR) BOREN 配置位可以禁止 ( 通过清零 / 编程 ) 或使能 ( 通过置 1) 欠压复位 (BOR) 电路 如果 VDD 电压低于参数 D005 的持续时间超过参数 35, 这种欠压状况将使芯片复位 如果 VDD 电压低于参数 D005 的持续时间不超过参数 35, 就不一定会发生复位 芯片保持欠压复位状态, 直至 VDD 电压上升到 BVDD 以上 如果使能上电延时定时器, 则它将在 VDD 电压上升至 BVDD 以上之后开始工作 ; 并使芯片在下一个延时 ( 见参数 33) 期间保持复位状态 如果上电延时定时器运行时 VDD 电压降到 BVDD 以下, 芯片将重新回到欠压复位状态, 且将初始化上电延时定时器 一旦 VDD 电压上升到 BVDD 以上, 上电延时定时器将再执行一个延时 3.6 延时时序 上电延时时序为 : 首先, 在 POR 延时到了之后进入 PWRT 延时 然后,OST 被激活 总延时时间将取决于振荡器的配置和 PWRT 的状态 例如, 当 RC 模式下禁止 PWRT 时, 绝对不会出现延时 图 3-3 图 3-4 图 3-5 图 3-6 和图 3-7 描绘了上电延时时序 由 POR 脉冲引起的延时, 如果 MCLR 保持足够长时间的低电平, 则该延时将结束 此时立即执行将 MCLR 变为高电平 ( 图 3-5) 这对于测试或同步并行的多个 PIC18FXXX 是非常有用的 表 3-2 显示某些特殊功能寄存器的复位状态, 而表 3-3 显示所有寄存器的复位状态 DS39564B_CN 第 26 页 2005 Microchip Technology Inc.

29 表 3-1: 不同情况下的延时 振荡器配置 (2) 上电 PWRTE = 0 PWRTE = 1 欠压 从休眠中唤醒或振荡器切换 启用 PLL 的 HS (1) 72 ms Tosc + 2ms 1024 Tosc + 2 ms 72 ms (2) Tosc + 2 ms 1024 Tosc + 2 ms HS, XT, LP 72 ms Tosc 1024 Tosc 72 ms (2) Tosc 1024 Tosc EC 72 ms 72 ms (2) 外部 RC 72 ms 72 ms (2) 注 1:4x PLL 锁定所需的标准时间为 2 ms 2: 上电延时定时器标准延迟为 72 ms ( 如果可实现 ) 寄存器 3-1: RCON 寄存器位和位置 R/W-0 U-0 U-0 R/W-1 R-1 R-1 R/W-0 R/W-0 IPEN RI TO PD POR BOR bit 7 bit 0 注 1: 关于位的定义请参阅第 4.14 节 ( 第 53 页 ) 表 3-2: RCON 寄存器的状态位 含义以及初始化状态 状态 程序计数器 RCON 寄存器 RI TO PD POR BOR STKFUL STKUNF 上电复位 0000h u u 正常工作状态下的 MCLR 复位 0000h 0--u uuuu u u u u u u u 正常工作状态下的软件复位 0000h 0--0 uuuu 0 u u u u u u 正常工作状态下的堆栈满复位 0000h 0--u uu11 u u u u u u 1 正常工作状态下的堆栈下溢复位 0000h 0--u uu11 u u u u u 1 u 休眠状态下的 MCLR 复位 0000h 0--u 10uu u 1 0 u u u u WDT 复位 0000h 0--u 01uu u u u u WDT 唤醒 PC + 2 u--u 00uu u 0 0 u u u u 欠压复位 0000h u u u 休眠时的中断唤醒 PC + 2 (1) u--u 00uu u 1 0 u u u u 图注 : u= 不变, x= 未知, -= 未实现位, 读为 0 注 1: 当芯片被中断唤醒且 GIEH 或 GIEL 位被置 1 时, PC 装入中断矢量 (0x000008h 或 0x000018h) 2005 Microchip Technology Inc. DS39564B_CN 第 27 页

30 表 3-3: 寄存器 所有寄存器的初始化状态 适用器件 上电复位, 欠压复位 MCLR 复位 WDT 复位 RESET 指令堆栈复位 通过 WDT 或中断唤醒 TOSU uuuu (3) TOSH uuuu uuuu (3) TOSL uuuu uuuu (3) STKPTR uu uu-u uuuu (3) PCLATU u uuuu PCLATH uuuu uuuu PCL PC + 2 (2) TBLPTRU uu uuuu TBLPTRH uuuu uuuu TBLPTRL uuuu uuuu TABLAT uuuu uuuu PRODH xxxx xxxx uuuu uuuu uuuu uuuu PRODL xxxx xxxx uuuu uuuu uuuu uuuu INTCON x u uuuu uuuu (1) INTCON uuuu -u-u (1) INTCON uu-u u-uu (1) INDF N/A N/A N/A POSTINC N/A N/A N/A POSTDEC N/A N/A N/A PREINC N/A N/A N/A PLUSW N/A N/A N/A FSR0H xxxx ---- uuuu ---- uuuu FSR0L xxxx xxxx uuuu uuuu uuuu uuuu WREG xxxx xxxx uuuu uuuu uuuu uuuu INDF N/A N/A N/A POSTINC N/A N/A N/A POSTDEC N/A N/A N/A PREINC N/A N/A N/A PLUSW N/A N/A N/A 图注 : u= 不变, x= 未知, -= 未实现位, 读为 0, q= 根据状态而变化 阴影单元格表示不适用于指定器件 注 1:INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 ( 引起唤醒 ) 2: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断矢量 (0008h 或 0018h) 3: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, 用 PC 的当前值更新 TOSU TOSH 和 TOSL STKPTR 被修改为指向硬件堆栈中的下一个单元 4: 具体情况的复位值请参阅表 3-2 5:PORTA LATA 和 TRISA 的 bit 6 只在 ECIO 和 RCIO 振荡器模式下被使能 在所有其他振荡器模式下, 它 们被禁止并读为 0 6:PORTA LATA 和 TRISA 的 bit 6 并非在所有器件上都可用 不可用的时候, 它们被读为 0 DS39564B_CN 第 28 页 2005 Microchip Technology Inc.

31 表 3-3: 所有寄存器的初始化状态 ( 续 ) 寄存器 适用器件 上电复位, 欠压复位 MCLR 复位 WDT 复位 RESET 指令堆栈复位 通过 WDT 或中断唤醒 FSR1H xxxx ---- uuuu ---- uuuu FSR1L xxxx xxxx uuuu uuuu uuuu uuuu BSR uuuu INDF N/A N/A N/A POSTINC N/A N/A N/A POSTDEC N/A N/A N/A PREINC N/A N/A N/A PLUSW N/A N/A N/A FSR2H xxxx ---- uuuu ---- uuuu FSR2L xxxx xxxx uuuu uuuu uuuu uuuu STATUS x xxxx ---u uuuu ---u uuuu TMR0H uuuu uuuu uuuu uuuu TMR0L xxxx xxxx uuuu uuuu uuuu uuuu T0CON uuuu uuuu OSCCON u LVDCON uu uuuu WDTCON u RCON (4) q 11qq 0--q qquu u--u qquu TMR1H xxxx xxxx uuuu uuuu uuuu uuuu TMR1L xxxx xxxx uuuu uuuu uuuu uuuu T1CON u-uu uuuu u-uu uuuu TMR uuuu uuuu PR T2CON uuu uuuu SSPBUF xxxx xxxx uuuu uuuu uuuu uuuu SSPADD uuuu uuuu SSPSTAT uuuu uuuu SSPCON uuuu uuuu SSPCON uuuu uuuu 图注 : u= 不变, x= 未知, -= 未实现位, 读为 0, q= 根据状态而变化 阴影单元格表示不适用于指定器件 注 1:INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 ( 引起唤醒 ) 2: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断矢量 (0008h 或 0018h) 3: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, 用 PC 的当前值更新 TOSU TOSH 和 TOSL STKPTR 被修改为指向硬件堆栈中的下一个单元 4: 具体情况的复位值请参阅表 3-2 5:PORTA LATA 和 TRISA 的 bit 6 只在 ECIO 和 RCIO 振荡器模式下被使能 在所有其他振荡器模式下, 它们被禁止并读为 0 6:PORTA LATA 和 TRISA 的 bit 6 并非在所有器件上都可用 不可用的时候, 它们被读为 Microchip Technology Inc. DS39564B_CN 第 29 页

32 表 3-3: 所有寄存器的初始化状态 ( 续 ) 寄存器 适用器件 上电复位, 欠压复位 MCLR 复位 WDT 复位 RESET 指令堆栈复位 通过 WDT 或中断唤醒 ADRESH xxxx xxxx uuuu uuuu uuuu uuuu ADRESL xxxx xxxx uuuu uuuu uuuu uuuu ADCON uuuu uu-u ADCON uu-- uuuu CCPR1H xxxx xxxx uuuu uuuu uuuu uuuu CCPR1L xxxx xxxx uuuu uuuu uuuu uuuu CCP1CON uu uuuu CCPR2H xxxx xxxx uuuu uuuu uuuu uuuu CCPR2L xxxx xxxx uuuu uuuu uuuu uuuu CCP2CON uu uuuu TMR3H xxxx xxxx uuuu uuuu uuuu uuuu TMR3L xxxx xxxx uuuu uuuu uuuu uuuu T3CON uuuu uuuu uuuu uuuu SPBRG uuuu uuuu RCREG uuuu uuuu TXREG uuuu uuuu TXSTA uuuu -uuu RCSTA x x uuuu uuuu EEADR uuuu uuuu EEDATA uuuu uuuu EECON xx-0 x000 uu-0 u000 uu-0 u000 EECON 图注 : u= 不变, x= 未知, -= 未实现位, 读为 0, q= 根据状态而变化 阴影单元格表示不适用于指定器件 注 1:INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 ( 引起唤醒 ) 2: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断矢量 (0008h 或 0018h) 3: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, 用 PC 的当前值更新 TOSU TOSH 和 TOSL STKPTR 被修改为指向硬件堆栈中的下一个单元 4: 具体情况的复位值请参阅表 3-2 5:PORTA LATA 和 TRISA 的 bit 6 只在 ECIO 和 RCIO 振荡器模式下被使能 在所有其他振荡器模式下, 它们被禁止并读为 0 6:PORTA LATA 和 TRISA 的 bit 6 并非在所有器件上都可用 不可用的时候, 它们被读为 0 DS39564B_CN 第 30 页 2005 Microchip Technology Inc.

33 表 3-3: 所有寄存器的初始化状态 ( 续 ) 寄存器 适用器件 上电复位, 欠压复位 MCLR 复位 WDT 复位 RESET 指令堆栈复位 通过 WDT 或中断唤醒 IPR u uuuu PIR u uuuu (1) PIE u uuuu IPR uuuu uuuu uuu uuuu PIR uuuu uuuu (1) uuu uuuu (1) PIE uuuu uuuu uuu uuuu TRISE uuuu -uuu TRISD uuuu uuuu TRISC uuuu uuuu TRISB uuuu uuuu TRISA (5,6) (5) (5) -uuu uuuu (5) LATE xxx uuu uuu LATD xxxx xxxx uuuu uuuu uuuu uuuu LATC xxxx xxxx uuuu uuuu uuuu uuuu LATB xxxx xxxx uuuu uuuu uuuu uuuu LATA (5,6) xxx xxxx (5) -uuu uuuu (5) -uuu uuuu (5) PORTE uuu PORTD xxxx xxxx uuuu uuuu uuuu uuuu PORTC xxxx xxxx uuuu uuuu uuuu uuuu PORTB xxxx xxxx uuuu uuuu uuuu uuuu PORTA (5,6) x0x 0000 (5) -u0u 0000 (5) -uuu uuuu (5) 图注 : u= 不变, x= 未知, -= 未实现位, 读为 0, q= 根据状态而变化 阴影单元格表示不适用于指定器件 注 1:INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 ( 引起唤醒 ) 2: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断矢量 (0008h 或 0018h) 3: 当芯片被中断唤醒且 GIEL 或 GIEH 位被置 1 时, 用 PC 的当前值更新 TOSU TOSH 和 TOSL STKPTR 被修改为指向硬件堆栈中的下一个单元 4: 具体情况的复位值请参阅表 3-2 5:PORTA LATA 和 TRISA 的 bit 6 只在 ECIO 和 RCIO 振荡器模式下被使能 在所有其他振荡器模式下, 它们被禁止并读为 0 6:PORTA LATA 和 TRISA 的 bit 6 并非在所有器件上都可用 不可用的时候, 它们被读为 Microchip Technology Inc. DS39564B_CN 第 31 页

34 图 3-3: 上电延时时序 (MCLR 引脚与 VDD 相连 ) VDD MCLR 内部 POR TPWRT PWRT 延时 TOST OST 延时 内部复位 图 3-4: 上电延时时序 (MCLR 引脚未与 VDD 相连 ): 情况 1 VDD MCLR 内部 POR TPWRT PWRT 延时 TOST OST 延时 内部复位 图 3-5: 上电延时时序 (MCLR 引脚未与 VDD 相连 ): 情况 2 VDD MCLR 内部 POR TPWRT PWRT 延时 TOST OST 延时 内部复位 DS39564B_CN 第 32 页 2005 Microchip Technology Inc.

35 图 3-6: 缓慢上升时间 (MCLR 引脚与 VDD 相连 ) 5V VDD MCLR 内部 POR 0V 1V TPWRT PWRT 延时 TOST OST 延时 内部复位 图 3-7: POR 在 PLL 使能时的延时时序 (MCLR 引脚与 VDD 相连 ) VDD MCLR 内部 POR TPWRT PWRT 延时 TOST OST 延时 TPLL PLL 延时 内部复位 注 : TOST=1024 时钟周期 TPLL 2 ms ( 最大值 ), PWRT 定时器的前三个阶段 2005 Microchip Technology Inc. DS39564B_CN 第 33 页

36 注 : DS39564B_CN 第 34 页 2005 Microchip Technology Inc.

37 4.0 存储器构成 在增强型 MCU 器件中有三种存储器模块 这些存储器模块是 : 程序存储器 数据 RAM 数据 EEPROM 数据和程序存储器各自使用不同的总线, 这样就能同时访问这些模块 第 5.0 节和第 6.0 节分别提供了闪存程序存储器和数据 EEPROM 的其他详细信息 4.1 程序存储器构成 21 位的程序计数器可以寻址 2MB 的程序存储器空间 访问物理实现存储器和这个 2MB 地址之间的存储单元时, 会导致读取都为 0 (NOP 指令 ) PIC18F252 和 PIC18F452 都带有 32 KB 的闪存存储器, 而 PIC18F242 和 PIC18F442 则带有 16 KB 的闪存存储器 这就是说 PIC18FX52 最多可以存储 16K 的单字指令, 而 PIC18FX42 则最多可以存储 8K 的单字指令 复位向量地址为 0000h, 中断向量地址为 0008h 和 0018h 图 4-1 显示了 PIC18F242/442 器件的程序存储器映射, 图 4-2 显示了 PIC18F252/452 器件的程序存储器映射 2005 Microchip Technology Inc. DS39564B_CN 第 35 页

38 图 4-1: PIC18F442/242 的程序存储器映射和堆栈 图 4-2: PIC18F452/252 的程序存储器映射和堆栈 PC<20:0> CALL,RCALL,RETURN RETFIE,RETLW 堆栈深度 1 ² 堆栈深度 PC<20:0> CALL,RCALL,RETURN RETFIE,RETLW 堆栈深度 1 ² 堆栈深度 复位向量 0000h 复位向量 0000h 高优先级中断向量 0008h 高优先级中断向量 0008h 低优先级中断向量 0018h 低优先级中断向量 0018h 片内程序存储器 3FFFh 4000h 片内程序存储器 读为 0 用户存储空间 7FFFh 8000h 用户存储空间 读为 0 1FFFFFh h 1FFFFFh h DS39564B_CN 第 36 页 2005 Microchip Technology Inc.

39 4.2 返回地址堆栈 返回地址堆栈最多允许 31 个程序调用和中断的组合 当执行 CALL 或 RCALL 指令或发生中断时, 程序计数器 (Program Counter, PC) 的值会被压入堆栈 而执行 RETURN RETLW 或 RETFIE 指令时,PC 值从堆栈弹出 PCLATU 和 PCLATH 不受 RETURN 或 CALL 指令的影响 堆栈通过 21 位的 RAM 和一个 5 位的栈指针以 31 个字来工作, 其中栈指针在全部复位后会初始化为 00000b 栈指针 00000b 不与任何 RAM 关联 这只是复位值 执行 CALL 类型指令时, 产生进栈操作, 栈指针首先加 1, 并且将 PC 的内容写入栈指针指向的 RAM 单元 执行 RETURN 类型指令时, 产生出栈操作,STKPTR 所指向的 RAM 单元的内容会传递给 PC, 并且栈指针减 1 堆栈空间既不属于程序空间也不属于数据空间 栈指针可以读写, 并且通过 SFR 寄存器可以读写栈顶地址 使用栈顶 SFR 还可以将数据压入或弹出堆栈 状态位表明栈指针是否位于所提供的 31 级, 还是超出了该范围 栈顶访问 栈顶是可读写的 三个寄存器单元 TOSU TOSH 和 TOSL 保存 STKPTR 寄存器所指向的堆栈单元的内容 这可以让用户在必要时实现软件堆栈 在 CALL RCALL 或中断后, 软件可以读取 TOSU TOSH 和 TOSL 寄存器来获取进栈值 这些值可以被置入用户定义的软件堆栈 返回时, 软件可以替换 TOSU TOSH 和 TOSL 的内容并执行返回 为防止意外的堆栈操作, 在此期间用户必须禁止全局中断使能位 返回栈指针 (STKPTR) STKPTR 寄存器包含栈指针值 STKFUL( 堆栈满 ) 状态位和 STKUNF( 堆栈下溢 ) 状态位 寄存器 4-1 显示了 STKPTR 寄存器 栈指针可以是 0 到 31 之间的任一个值 当向堆栈压入值时, 栈指针加 1 ; 而从堆栈弹出值时, 栈指针减 1 在复位时, 堆栈指针为 0 用户可以读写栈指针的值 实时操作系统可以利用此特性维护返回堆栈 当向堆栈压入 PC 值 31 次 ( 且没有从堆栈弹出任何值 ) 后, STKFUL 位就会置 1 只能用软件或通过 POR 将 STKFUL 位清零 根据堆栈溢出复位使能 STVREN (Stack Overflow Reset Enable) 配置位的状态, 当堆栈满时执行此操作 如需了解器件配置位的说明, 请参阅第 20.0 节 如果 STVREN 置 1 ( 缺省值 ), 第 31 次进栈将把 (PC + 2) 值压入堆栈, 将 STKFUL 位置 1, 并复位器件 STKFUL 位将保持置 1, 而栈指针将被置 0 如果 STVREN 被清零, 第 31 次进栈时 STKFUL 位会被置 1, 栈指针则加 1 变为 31 任何其他进栈都不会覆盖第 31 次的进栈值, 并且 STKPTR 将保持为 31 当堆栈弹出的次数足以卸空堆栈时, 下一次出栈会向 PC 返回一个零值, 并将 STKUNF 位置 1, 而栈指针则保持为 0 STKUNF 位将保持置 1, 直到软件清零或发生 POR 注 : 下溢引起的向 PC 返回零值会将程序指向复位向量, 此时可以验证堆栈状态并采取相应的操作 2005 Microchip Technology Inc. DS39564B_CN 第 37 页

40 寄存器 4-1: STKPTR 寄存器 R/C-0 R/C-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 STKOVF STKUNF - SP4 SP3 SP2 SP1 SP0 bit 7 bit 0 bit 7 (1) STKOVF: 堆栈满标志位 1= 栈满或栈溢出 0= 栈未满或未溢出 bit 6 (1) STKUNF: 堆栈下溢标志位 1 = 发生堆栈下溢 0= 没有发生堆栈下溢 bit 5 未实现位 : 读为 0 bit 4-0 SP4:SP0: 栈指针单元位 注 1: 只能通过用户软件或 POR 将 bit 7 和 bit 6 清零 图注 : R= 可读位 W= 可写位 U= 未实现位, 读为 0 -n= 上电复位时的值 1= 置位 0= 清零 x= 未知位 图 4-3: 返回地址堆栈和相关寄存器 TOSU 0x00 TOSH 0x1A TOSL 0x34 返回地址堆栈 STKPTR<4:0> 栈顶 0x001A34 0x000D PUSH 和 POP 指令 因为栈顶 (Top-of-Stack, TOS) 可以读写, 所以能够将值压入堆栈或从堆栈弹出而不影响程序的正常执行, 这样会是一个理想情况 要将当前 PC 值压入堆栈, 可以执行 PUSH 指令 这将使栈指针加 1, 并将当前 PC 值装入堆栈 然后就可以修改 TOSU TOSH 和 TOSL, 将返回地址放到堆栈中 使用 POP 指令可以从堆栈中取出 TOS 值, 并用前一个入栈值来更新 TOS 值, 而不会影响程序的正常执行 POP 指令通过将栈指针减 1 来丢弃当前的 TOS 然后前一个入栈值就成为 TOS 值 堆栈满 / 下溢复位 对 STVREN 配置位编程可以使能这些复位 如果禁止了 STVREN 位, 堆栈满或堆栈下溢情况会将相应的 STKFUL 或 STKUNF 位置 1, 但不会使器件复位 如果使能了 STVREN 位, 堆栈满或堆栈下溢情况会将相应的 STKFUL 或 STKUNF 位置 1, 然后使器件复位 只能通过用户软件或 POR 复位将 STKFUL 或 STKUNF 位清零 DS39564B_CN 第 38 页 2005 Microchip Technology Inc.

41 4.3 快速寄存器堆栈 中断可以使用 快速中断返回 选项 为 STATUS WREG 和 BSR 寄存器提供了快速寄存器堆栈, 其深度仅为 1 此堆栈不可读写 当处理器用于中断时, 堆栈装入对应寄存器的当前值 如果使用 FAST RETURN 指令从中断返回, 这些寄存器中的值就会装回工作寄存器 低优先级或高优先级中断源会将值压入堆栈寄存器 如果同时使能了低优先级中断和高优先级中断, 低优先级中断将无法可靠使用堆栈寄存器 如果在为低优先级中断提供服务时, 发生了高优先级中断, 则低优先级中断存储的堆栈寄存器值将被覆盖 如果在使用低优先级中断时没有禁止高优先级中断, 用户必须在低优先级中断期间用软件保存关键寄存器 如果没有使用中断, 快速寄存器堆栈可以用于在子程序调用结束时恢复 STATUS WRE 和 BSR 寄存器 要在子程序调用中使用快速寄存器堆栈, 必须执行 FAST CALL 指令 例 4-1 显示了使用快速寄存器堆栈的源代码示例 例 4-1: CALL SUB1, FAST 快速寄存器堆栈代码示例 ;STATUS, WREG, BSR ;SAVED IN FAST REGISTER ;STACK 4.4 PCL PCLATH 和 PCLATU 程序计数器 (PC) 指定要取出执行的指令地址 PC 的宽度为 21 位 其中的低字节称为 PCL 寄存器, 该寄存器可读写的 ; 高字节称为 PCH 寄存器 该寄存器包含 PC<15:8> 位, 不能直接读写 可以通过 PCLATH 寄存器更新 PCH 寄存器 更高字节称为 PCU 该寄存器包含 PC<20:16> 位, 不能直接读写 可以通过 PCLATU 寄存器更新 PCU 寄存器 PC 寻址程序存储器中的字节 为防止 PC 偏离字指令, PCL 的 LSB 固定为 0 值 PC 在程序存储器中以 2 为增量对连续指令寻址 CALL RCALL GOTO 和程序转移指令直接写入程序计数器 对于这些指令,PCLATH 和 PCLATU 的内容不会传递到程序计数器 通过写 PCL 的操作,PCLATH 和 PCLATU 的内容将被传输到程序计数器 类似地, 通过读 PCL 的操作, 程序计数器的高两位字节将被传送到 PCLATH 和 PCLATU 这有助于计算 PC 的偏移量 ( 请参见第 节 ) 4.5 时序图 / 指令周期 由 OSC1 引脚输入的时钟信号在器件内部经过 4 分频后产生 4 个不重叠的正交时钟信号, 即 Q1 Q2 Q3 和 Q4 程序计数器 (PC) 在每个 Q1 加 1, 并从程序存储器取指令, 在 Q4 将指令锁存到指令寄存器中 指令的译码和执行在下一个 Q1 到 Q4 中完成 图 4-4 所示为时钟和指令执行流图 SUB1 RETURN FAST ;RESTORE VALUES SAVED ;IN FAST REGISTER STACK 图 4-4: OSC1 Q1 Q2 Q3 Q4 PC OSC2/CLKO (RC 模式 ) 时钟 / 指令周期 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 PC PC+2 PC+4 执行指令 (PC-2) 取指 (PC) 执行指令 (PC) 取指 (PC+2) 执行指令 (PC+2) 取指 (PC+4) 内部相位时钟 2005 Microchip Technology Inc. DS39564B_CN 第 39 页

42 4.6 指令流 / 流水线 一个指令周期由 4 个 Q 周期组成 ( 即 Q1 Q2 Q3 和 Q4) 取指和指令执行是流水执行的, 用一个指令周期来取指, 而用另一个指令周期来译码和执行 但是由于是流水线操作, 每条指令的等效执行时间为一个指令周期 如果某条指令改变了程序计数器 ( 如 GOTO 指令 ), 则需要两个指令周期才能完成该指令 ( 见例 4-2) 在 Q1 周期, 开始取指周期, 程序计数器 (PC) 以 1 递增 在执行周期, 所取指令在 Q1 周期中被锁存到指令寄存器 (Instruction Register, IR) 在随后的 Q2 Q3 和 Q4 周期中译码并执行该指令 其中在 Q2 周期读取数据存储器 ( 读操作数 ), 在 Q4 周期写数据存储器 ( 写目标 ) 例 4-2: 指令流水线流程 1. MOVLW 55h 取指 1 执行 1 TCY0 TCY1 TCY2 TCY3 TCY4 TCY5 2. MOVWF PORTB 取指 2 执行 2 3. BRA SUB_1 取指 3 执行 3 4. BSF PORTA, BIT3 (Forced NOP) 取指 4 清空 (NOP) 5. address SUB_1 取指 SUB_1 执行 SUB_1 除程序转移指令外, 所有的指令都是单周期指令 由于在取新指和指令执行的同时要从流水线清空取指, 所以程序转移指令需要两个周期 4.7 程序存储器中的指令 程序存储器是按字节寻址的 指令以 2 字节或 4 字节形式存储在程序存储器中 指令字的低位字节始终存储在偶数地址的程序存储单元中 (LSB= 0 ) 图 4-5 举例说明了指令字在程序存储器中的保存方式 要保持与指令边界对齐,PC 以 2 为单位递增, 并且 LSB 总是读为 0 ( 见第 4.4 节 ) CALL 和 GOTO 指令在指令中嵌入了程序存储器的绝对地址 指令总是存储在字边界, 因而指令所包含的地址为字地址 字地址会写入 PC<20:1>, 后者则在程序存储器中访问所需的字节地址 图 4-5 中的指令 2 说明了指令 GOTO h 在程序存储器中是如何进行编码的 程序转移指令也采取同样的方式对相对地址偏移量进行编码 在转移指令中的偏移值代表单字指令数,PC 将以此作为偏移量 第 20.0 节提供了有关指令集的更详细信息 图 4-5: 程序存储器中的指令 字地址 LSB=1 LSB=0 程序存储器字节单元 h h h h 指令 1: MOVLW 055h 0Fh 55h h 指令 2: GOTO h EFh 03h 00000Ah F0h 00h 00000Ch 指令 3: MOVFF 123h, 456h C1h 23h 00000Eh F4h 56h h h h DS39564B_CN 第 40 页 2005 Microchip Technology Inc.

43 4.7.1 双字指令 PIC18FXX2 器件有 4 个双字指令 :MOVFF CALL GOTO 和 LFSR 这些指令第二个字的 4 个 MSB( 最高位 ) 均置为 1, 是一种特殊的 NOP 指令 第二个字的低 12 位包含指令要使用的数据 如果执行了指令的第一个字, 就会访问第二个字中的数据 如果自行执行指令的 第二个字 ( 跳过了第一个字 ), 则其效果将相当于一个 NOP 指令 如果双字指令跟在修改 PC 的条件指令后, 就有必要执行此操作 例 4-3 中的程序示例说明了这一概念 如需了解有关此指令集的更多信息, 请参阅第 20.0 节 示例 4-3: 双字指令 情形 1: 目标代码 源代码 TSTFSZ REG1 ; is RAM location 0? MOVFF REG1, REG2 ; No, execute 2-word instruction ; 2nd operand holds address of REG ADDWF REG3 ; continue code 情形 2: 目标代码 源代码 TSTFSZ REG1 ; is RAM location 0? MOVFF REG1, REG2 ; Yes ; 2nd operand becomes NOP ADDWF REG3 ; continue code 4.8 查找表 有两种方式可实现查找表, 它们是 : 计算 GOTO 表读取 计算 GOTO 计算 GOTO 是通过向程序计数器加一个偏移量来实现的 (ADDWF PCL) 使用 ADDWF PCL 指令和一组 RETLW 0xnn 指令可组成一个查找表 在调用该表前, 会先将偏移值装入 WREG 中 被调用程序的第一条指令是 ADDWF PCL 指令 接下去执行的是 RETLW 0xnn 指令, 它将向调用函数返回值 0xnn 偏移值 (WREG 中的值 ) 指定程序计数器应该增加的字节数 在这种方式中, 每个指令单元只能存储一个数据字节, 并且需要返回地址堆栈还有空余空间 表读取 / 表写入 有一种更好方法可以将数据存储在程序存储器, 可以在每个指令单元存储 2 个字节的数据 运用表读取和表写入, 每个程序字可以存储 2 个字节的查找表数据 表指针 (TBLPTR) 指定字节地址, 而表锁存器 (TABLAT) 则包含从程序存储器读取或写入程序存储器的数据 进出程序存储器的数据每次为一个字节 第 5.0 节描写了表读取 / 表写入操作 注 : ADDWF PCL 指令不会更新 PCLATH 和 PCLATU 要更新 PCLATH 和 PCLATU 必须执行对 PCL 的读取操作 2005 Microchip Technology Inc. DS39564B_CN 第 41 页

44 4.9 数据存储器构成 数据存储器作为静态 RAM 形式实现 在数据存储器中, 每个寄存器有 12 位地址, 数据存储器可达 4096 个字节 图 4-6 和图 4-7 显示了 PIC18FXX2 器件数据存储器的构成 数据存储器映射分为 16 个存储区, 每个存储区有 256 字节 存储区选择寄存器 (Bank Select Register, BSR) 的低 4 位 (BSR<3:0>) 选择将要访问的存储区 BSR 的高 4 位没有使用 数据存储器由特殊功能寄存器 (Special Function Register, SFR) 和通用寄存器 (General Purpose Register,GPR) 组成 SFR 用于控制器和外设模块的控制和状态显示,GPR 则用于在用户应用程序中存储数据和改写操作 SFR 从存储区 15 的最末单元 (0xFFF) 开始并向下扩展 存储区中 SFR 以外的所有其余空间都可以作为 GPR GPR 从存储区 0 的第一个单元开始, 并向上分布 读取任何未使用单元时, 将读为 0 整个数据存储器可以采用直接寻址或间接寻址来访问 直接寻址可能需要使用 BSR 寄存器 间接寻址需要使用文件选择寄存器 (File Select Register,FSRn) 和相应的间接文件操作数 (Indirect File Operand, INDFn) 每个 FSR 保存一个 12 位的地址值, 使用该值无需选择存储区即可访问数据存储器映射的任何单元 这样的指令集和架构支持跨所有存储区的操作 这可以通过间接寻址或使用 MOVFF 指令实现 MOVFF 指令是一个双字 / 双周期指令, 它将值从一个寄存器移到另一个寄存器 无论当前 BSR 值如何, 要确保能在一个周期存取常用寄存器 (SFR 和所选的 GPR), 需要实现一个快速访问存储区 (Access Bank) 存储区 0 的一段和存储区 15 的一段构成了存取 RAM (Access RAM) 第 4.10 节详细介绍了存取 RAM 通用寄存器文件 可以采用直接寻址或间接寻址来访问存储器文件 间接寻址使用文件选择寄存器和相应的间接文件操作数进行 第 4.12 节说明了间接寻址的过程 增强型 MCU 器件可能将 GPR 区分成不同的存储区 上电复位不会初始化 GPR, 并且其他复位也不会改变其内容 所有指令都可以使用数据 RAM 作为 GPR 寄存器 存储区 15 的前半部分 (0xF80 到 0xFFF) 包含 SFR 数据存储器的所有其他存储区从存储区 0 开始包含 GPR 寄存器 特殊功能寄存器 特殊功能寄存器 (SFR) 是 CPU 和外设模块用来控制器件操作的寄存器 这类寄存器作为静态 RAM 形式实现 表 4-1 和表 4-2 列出了这些寄存器 SFR 可分为两类, 一类与内核功能模块有关, 另一类与外设功能模块有关 本节将讲述与内核功能有关的特殊功能寄存器, 另一类与外设功能操作有关的特殊功能寄存器将在相应的外设功能模块章节中论述 SFR 通常分布在外设中, 用来控制外设功能 未使用的 SFR 单元将不会实现, 并读为 0 有关 SFR 的地址信息, 请参见表 4-1 DS39564B_CN 第 42 页 2005 Microchip Technology Inc.

45 图 4-6: PIC18F242/442 的数据存储器映射 BSR<3:0> 数据存储器映射 = 0000 = 0001 = h 存储区 0 FFh 00h 存储区 1 FFh 00h 存储区 2 FFh 存取 RAM GPR GPR GPR 000h 07Fh 080h 0FFh 100h 1FFh 200h 2FFh 300h = 0011 = 1110 存储区 3 至存储区 14 未使用读为 00h 存取存储区低位存取 RAM 高位存取 RAM (SFR) 00h 7Fh 80h FFh 若 a=0, 将忽略 BSR 而使用存取存储区 第一个 128 字节是通用 RAM( 从存储区 0 开始 ) 第二个 128 字节是特殊功能寄存器 ( 从存储区 15 开始 ) = h 存储器组 15 FFh 若 a=1, BSR 将用于指定指令使用的 RAM 单元 未使用 SFR EFFh F00h F7Fh F80h FFFh 2005 Microchip Technology Inc. DS39564B_CN 第 43 页

46 图 4-7: PIC18F252/452 的数据存储器映射 BSR<3:0> 数据存储器映射 = 0000 = 0001 = 0010 = 0011 = 0100 = h 存储区 0 FFh 00h 存储区 1 FFh 00h 存储区 2 FFh 00h 存储区 3 FFh 存储区 4 00h 存储区 5 FFh 存取 RAM GPR GPR GPR GPR GPR GPR 000h 07Fh 080h 0FFh 100h 1FFh 200h 2FFh 300h 3FFh 400h 4FFh 500h 5FFh 600h 存取存储区低位存取 RAM 高位存取 RAM (SFR) 00h 7Fh 80h FFh = 0110 = 1110 存储区 6 至存储区 14 未使用读为 00h 若 a=0, 将忽略 BSR 而使用存取存储区 第一个 128 字节是通用 RAM( 从存储区 0 开始 ) 第二个 128 字节是特殊功能寄存器 ( 从存储区 15 开始 ) = h 存储器组 15 FFh 若 a=1, BSR 将用于指定指令使用的 RAM 单元 未使用 SFR EFFh F00h F7Fh F80h FFFh DS39564B_CN 第 44 页 2005 Microchip Technology Inc.

47 表 4-1: 特殊功能寄存器映射 地址 名称 地址 名称 地址 名称 地址 名称 FFFh TOSU FDFh INDF2 (3) FBFh CCPR1H F9Fh IPR1 FFEh TOSH FDEh POSTINC2 (3) FBEh CCPR1L F9Eh PIR1 FFDh TOSL FDDh POSTDEC2 (3) FBDh CCP1CON F9Dh PIE1 FFCh STKPTR FDCh PREINC2 (3) FBCh CCPR2H F9Ch FFBh PCLATU FDBh PLUSW2 (3) FBBh CCPR2L F9Bh FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah FF9h PCL FD9h FSR2L FB9h F99h FF8h TBLPTRU FD8h STATUS FB8h F98h FF7h TBLPTRH FD7h TMR0H FB7h F97h FF6h TBLPTRL FD6h TMR0L FB6h F96h TRISE (2) FF5h TABLAT FD5h T0CON FB5h F95h TRISD (2) FF4h PRODH FD4h FB4h F94h TRISC FF3h PRODL FD3h OSCCON FB3h TMR3H F93h TRISB FF2h INTCON FD2h LVDCON FB2h TMR3L F92h TRISA FF1h INTCON2 FD1h WDTCON FB1h T3CON F91h FF0h INTCON3 FD0h RCON FB0h F90h FEFh INDF0 (3) FCFh TMR1H FAFh SPBRG F8Fh FEEh POSTINC0 (3) FCEh TMR1L FAEh RCREG F8Eh FEDh POSTDEC0 (3) FCDh T1CON FADh TXREG F8Dh LATE (2) FECh PREINC0 (3) FCCh TMR2 FACh TXSTA F8Ch LATD (2) FEBh PLUSW0 (3) FCBh PR2 FABh RCSTA F8Bh LATC FEAh FSR0H FCAh T2CON FAAh F8Ah LATB FE9h FSR0L FC9h SSPBUF FA9h EEADR F89h LATA FE8h WREG FC8h SSPADD FA8h EEDATA F88h FE7h INDF1 (3) FC7h SSPSTAT FA7h EECON2 F87h FE6h POSTINC1 (3) FC6h SSPCON1 FA6h EECON1 F86h FE5h POSTDEC1 (3) FC5h SSPCON2 FA5h F80h FE4h PREINC1 (3) FC4h ADRESH FA4h F84h PORTE (2) FE3h PLUSW1 (3) FC3h ADRESL FA3h F83h PORTD (2) FE2h FSR1H FC2h ADCON0 FA2h IPR2 F82h PORTC FE1h FSR1L FC1h ADCON1 FA1h PIR2 F81h PORTB FE0h BSR FC0h FA0h PIE2 F80h PORTA 注 1: 未实现的寄存器读为 0 2: PIC18F2X2 器件没有此寄存器 3: 这不是物理寄存器 2005 Microchip Technology Inc. DS39564B_CN 第 45 页

48 表 4-2: 寄存器文件小结 文件名称 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 POR 和 BOR 时的值 详情请见 ( 页码 ): TOSU 栈顶高位字节 (TOS<20:16>) TOSH 栈顶高位字节 (TOS<15:8>) TOSL 栈顶低位字节 (TOS<7:0>) STKPTR STKFUL STKUNF 返回栈指针 PCLATU PC<20:16> 的保持寄存器 PCLATH PC<15:8> 的保持寄存器 PCL PC 低位字节 (PC<7:0>) TBLPTRU bit21 (2) 程序存储器表指针高位字节 (TBLPTR<20:16>) TBLPTRH 程序存储器表指针高位字节 (TBLPTR<15:8>) TBLPTRL 程序存储器表指针低位字节 (TBLPTR<7:0>) TABLAT 程序存储器表锁存器 PRODH 乘积寄存器高位字节 xxxx xxxx 71 PRODL 乘积寄存器低位字节 xxxx xxxx 71 INTCON GIE/GIEH PEIE/GIEL TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF x 75 INTCON2 RBPU INTEDG0 INTEDG1 INTEDG2 TMR0IP RBIP INTCON3 INT2IP INT1IP INT2IE INT1IE INT2IF INT1IF INDF0 使用 FSR0 的内容寻址数据存储器, FSR0 的值不改变 ( 不是物理寄存器 ) n/a 50 POSTINC0 使用 FSR0 的内容寻址数据存储器, FSR0 的值会寻址后递增 ( 不是物理寄存器 ) n/a 50 POSTDEC0 使用 FSR0 的内容寻址数据存储器, FSR0 的值会寻址后递减 ( 不是物理寄存器 ) n/a 50 PREINC0 使用 FSR0 的内容寻址数据存储器, FSR0 的值会寻址前递增 ( 不是物理寄存器 ) n/a 50 PLUSW0 使用 FSR0 的内容寻址数据存储器, FSR0 的值 ( 不是物理寄存器 ) 按 WREG 中的值偏移 n/a 50 FSR0H 间接数据存储器地址指针 0 的高位字节 FSR0L 间接数据存储器地址指针 0 的低位字节 xxxx xxxx 50 WREG 工作寄存器 xxxx xxxx n/a INDF1 使用 FSR1 的内容寻址数据存储器, FSR1 的值不改变 ( 不是物理寄存器 ) n/a 50 POSTINC1 使用 FSR1 的内容寻址数据存储器, FSR1 的值会寻址后递增 ( 不是物理寄存器 ) n/a 50 POSTDEC1 使用 FSR1 的内容寻址数据存储器, FSR1 的值会寻址后递减 ( 不是物理寄存器 ) n/a 50 PREINC1 使用 FSR1 的内容寻址数据存储器, FSR1 的值会寻址前递增 ( 不是物理寄存器 ) n/a 50 PLUSW1 使用 FSR1 的内容寻址数据存储器, FSR1 的值 ( 不是物理寄存器 ) 按 WREG 中的值偏移 n/a 50 FSR1H 间接数据存储器地址指针 1 的高位字节 FSR1L 间接数据存储器地址指针 1 的低位字节 xxxx xxxx 50 BSR 存储区选择寄存器 INDF2 使用 FSR2 的内容寻址数据存储器, FSR2 的值不改变 ( 不是物理寄存器 ) n/a 50 POSTINC2 使用 FSR2 的内容寻址数据存储器, FSR2 的值会寻址后递增 ( 不是物理寄存器 ) n/a 50 POSTDEC2 使用 FSR2 的内容寻址数据存储器, FSR2 的值会寻址后递减 ( 不是物理寄存器 ) n/a 50 PREINC2 使用 FSR2 的内容寻址数据存储器, FSR2 的值会寻址前递增 ( 不是物理寄存器 ) n/a 50 PLUSW2 使用 FSR2 的内容寻址数据存储器, FSR2 的值 ( 不是物理寄存器 ) 按 WREG 中的值偏移 n/a 50 FSR2H 间接数据存储器地址指针 2 的高位字节 FSR2L 间接数据存储器地址指针 2 的低位字节 xxxx xxxx 50 STATUS N OV Z DC C ---x xxxx 52 TMR0H Timer0 寄存器高位字节 TMR0L Timer0 寄存器低位字节 xxxx xxxx 105 T0CON TMR0ON T08BIT T0CS T0SE PSA T0PS2 T0PS1 T0PS 图注 : x= 未知, u = 未改变, -= 未实现, q= 值随条件而变化 注 1: 仅在 RCIO 和 ECIO 振荡器模式下, RA6 和相关位被配置为端口引脚, 在所有其他振荡器模式下均读为 0 2: TBLPTRU 的 Bit 21 允许对器件配置位进行存取 3: PIC18F2X2 器件中保留了这些寄存器和位, 应保持其清零状态 DS39564B_CN 第 46 页 2005 Microchip Technology Inc.