L6 Memory

Size: px

Start display at page:

Download "L6 Memory"

智焘高
4 years ago
Views:

1 Lecture 8: Memory Hierarchy 存储器层次结构 1. 基本概念和主存储器

2 基本概念和主存储器主要内容信息的存储传送传送处理单位的含义记忆单元 / 编址单位 / 存储单位 / 传输单位 / 机器字长存储器分类可按存取方式 / 易失性 / 可更改性 / 元器件 / 功能来分半导体存储器随机访问存储器 SRAM 的原理和特点 DRAM 的原理和特点 RAM 芯片组织如何由记忆单元构成存储阵列如何读写存储阵列中的信息如何由芯片构成存储器提高存储器速度的措施 : 芯片内采用行缓存, 同行内数据直接从缓存中取采用多模块存储器, 多个存储器交叉存取引入 Cache( 下一讲的主要内容 )

3 回顾 : 存储器基本术语记忆单元 ( 存储基元 / 存储元 / 位元 ) (Cell) 具有两种稳态的能够表示二进制数码 0 和 1 的物理器件存储单元 / 编址单位 (Addressing Unit) 主存中具有相同地址的位构成一个存储单元, 也称为一个编址单位存储体 / 存储矩阵 / 存储阵列 (Bank) 所有存储单元构成一个存储阵列编址方式 (Addressing Mode) - 字节编址按字编址存储器地址寄存器 (Memory Address Register - MAR) 用于存放主存单元地址的寄存器存储器数据寄存器 ( Memory Data Register-MDR ( 或 MBR) ) 用于存放主存单元中的数据的寄存器

4 回顾 : 存储器分类依据不同的特性有多种分类方法 (1) 按工作性质 / 存取方式分类随机存取存储器 Random Access Memory (RAM) - 每个单元读写时间一样, 且与各单元所在位置无关如 : 内存 ( 注 : 原意主要强调地址译码时间相同现在的 DRAM 芯片采用行缓冲, 因而可能因为位置不同而使访问时间有所差别 ) 顺序存取存储器 Sequential Access Memory (SAM) - 数据按顺序从存储载体的始端读出或写入, 因而存取时间的长短与信息所在位置有关例如 : 磁带直接存取存储器 Direct Access Memory(DAM) - 直接定位到要读写的数据块, 在读写某个数据块时按顺序进行例如 : 磁盘相联存储器 Associate Memory/Content Addressed Memory (CAM) - 按内容检索到存储位置进行读写例如 : 快表

5 回顾 : 存储器分类 (2) 按存储介质分类半导体存储器 : 双极型, 静态 MOS 型, 动态 MOS 型磁表面存储器 : 磁盘 (Disk) 磁带 (Tape) 光存储器 :CD,CD-ROM,DVD (3) 按信息的可更改性分类读写存储器 (Read / Write Memory): 可读可写只读存储器 (Read Only Memory): 只能读不能写 (4) 按断电后信息的可保存性分类非易失 ( 不挥发 ) 性存储器 (Nonvolatile Memory) 信息可一直保留, 不需电源维持 ( 如 :ROM 磁表面存储器磁表面存储器光存储器等 ) 易失 ( 挥发 ) 性存储器 (Volatile Memory) 电源关闭时信息自动丢失 ( 如 :RAM Cache 等 )

6 回顾 : 存储器分类 (5) 按功能 / 容量 / 速度 / 所在位置分类寄存器 (Register) - 封装在 CPU 内, 用于存放当前正在执行的指令和使用的数据 - 用触发器实现, 速度快, 容量小 ( 几十个 ) 高速缓存 (Cache) - 位于 CPU 内部或附近, 用来存放当前要执行的局部程序段和数据 - 用 SRAM 实现, 速度可与 CPU 匹配, 容量小 ( 几 MB) 内存储器 MM( 主存储器 Main (Primary) Memory) - 位于 CPU 之外, 用来存放已被启动的程序及所用的数据 - 用 DRAM 实现, 速度较快, 容量较大 ( 几 GB) 外存储器 AM ( 辅助存储器 Auxiliary / Secondary Storage) - 位于主机之外, 用来存放暂不运行的程序数据或存档文件 - 用磁表面或光存储器实现, 容量大而速度慢

7 回顾 : 内存与外存的关系及比较程序和数据从外存成批传送到内存外存储器器外存储器 5 将处理结果成批传送到外存以长久保存 1 据1 程序和数据从指令 1 指令 2 指令 k 指令 n 序数据数据 2 数据 m 外存储器 ( 简称外存外存或辅存 ) 存取速度慢成本低容量很大不与 CPU 直接连接, 先传送到内存, 然后才能被 CPU 使用属于非易失性存储器 (Nonvolatile), 用于长久存放系统中几乎所有的信息程序数据CPU 2CPU 从内存中逐内条读取指令及相存关数据 3 逐条执储行指令, 器按指令要 4 将指令处理结求完成对果送回内存保存数据的运算和处理内存储器 ( 简称内存或主存 ) 存取速度快成本高容量相对较小直接与 CPU 连接,CPU 对内存中的指令及数据进行读写操作属于易失易失性存储器 (volatile), 用于临时存放正在运行的程序和数据内临时存放正在运行的程序和数据

8 地址寄存器地址译码器回顾 : 主存的结构问题 : 主存中存放的是什么信息?CPU 何时会访问主存? 程序及其数据! 执行指令时要取指令取数据取数据存数据读 / 写的数据 MDR 主存地址 MAR CPU 读 / 写控制信号数据线 (64 位 ) 地址线 (36 位 ) 控制线 iii 读写控制电路 MM 记忆单元iii 存储单元地址存储内容

9 回顾 : 主存的主要性能指标性能指标 : 按字节连续编址, 每个存储单元为 1 个字节 (8 个二进位 ) 存储容量 : 所包含的存储单元的总数 ( 单位 :MB 或 GB) 存取时间 T A : 从 CPU 送出内存单元的地址码开始, 到主存读出数据并送到 CPU( 或者是把 CPU 数据写入主存 ) 所需要的时间 ( 单位 :ns,1 ns = 10-9 s) 存储周期 T MC : 连读两次访问存储器所需的最小时间间隔, 它应等于存取时间加上下一存取开始前所要求的附加时间, 因此, T MC 比 T A 大 ( 因为存储器由于读出放大器驱动电路等都有一段稳定恢复时间, 所以读出后不能立即进行下一次访问 )

10 时间存储容量 ( 或带宽 ) 的单位 H P C A Notations and Conventions for Numbers Prefix Appendix1: Abbreviation Notations and Meaning Conventions for Numeric Numbers Value mill micro nano pico femto atta kilo mega giga tera peta exa m µ n p f a K (or k) M G T P E One thousandth One millionth One billionth One trillionth One quadrillionth One quintillionth Thousand Million Billion Trillion Quadrillion Quintillion or or 9 10 or or or or

11 回顾 : 内存储器的分类及应用内存由半导体存储器芯片组成, 芯片有多种类型 : 静态存储器 SRAM ( 用作 Cache) 半导体存储器随机存取存储器 (RAM) 只读存储器 (ROM) 每个存储单元 (cell) 由 6 个晶体管组成只要加上电源, 信息就能一直保持对电器干扰相对不很敏感比 DRAM 更快, 也更贵动态存储器 DRAM 不可在线改写内容的 ROM 闪存 (Flash ROM) ( 用作主存储器 ) 每个存储单元由 1 个电容和 1 个晶体管组成. 每隔一段时间必须刷新一次对电器干扰比较敏感比 SRAM 慢, 但便宜 ( 用作 BIOS)

12 回顾 : 六管静态 MOS 管电路位线 D 6 管静态 NMOS 记忆单元位列 D U DD V 2 V 4 V 5 Q V 1 V 3 Q V 6 位线 D 位列 D 行列列字线 X 存储存存存元单元信息存储原理 : 看作带时钟的 RS 触发器写入时 : - 位线上是被写入的二进位信息 0 或 1 - 置字线为 1 - 存储单元 ( 触发器 ) 按位线的状态设置成 0 或 1 I / O V 7 V 8 列列列 Y I / O SRAM 中数据保存在一对正负反馈门电路一对正负反馈门电路中, 只要供电, 数据就一直保持, 不是破环性读出, 也无需重写即 : 无需刷新! 读出时 : - 置 2 个位线为高电平 - 置字线为 1 - 存储单元状态不同, 位线的输出不同

13 回顾 : 记忆单元的基本原理动态单管 MOS 记忆单元电路 T 字线位线 ( 数据线 ) Cs 接地构造和表示 : 信息记忆在电容 C S 上,T 为门控管, 控制数据的进出其栅极接读 / 写选择线 ( 字线 ), 漏和源分别接数据线 ( 位线 ) 和记忆电容 C S 数据 1 或 0 以电容 C S 上电荷量的有无来判别读写原理 : 在选择 ( 字 ) 线上加高电平, 使 T 管导通写 0 时, 在数据线上加低电平, 使 C S 上电荷对数据线放电 ; 写 1 时, 在数据线上加高电平, 使数据线对 C S 充电 ; 读出时, 在数据线上有一读出电压读出电压它与 C S 上电荷量成正比

14 回顾 : 记忆单元的基本原理字线动态单管 MOS 记忆单元电路位线接地优点 : 电路元件少, 功耗小, 集成度高, 用于构建主存存储缺点 : 速度慢是破坏性读出 ( 需读后再生 ) 需定时刷新刷新 :DRAM 的一个重要特点是, 数据以电荷的形式保存在电容中, 电容的放电使得电荷通常只能维持几个毫秒左右, 相当于 1M 个时钟周期左右, 因此要定期进行刷新 ( 读出后重新写回 ), 按行进行 ( 所有芯片中的同一行一起进行 ), 刷新操作所需时间通常只占 1%~2% 左右

15 回顾 : 半导体 RAM 的组织记忆单元 (Cell) 存储器芯片 (Chip) 内存条 ( 存储器模块 ) 存储器芯片 : 存储体 + 外围电路 ( 地址译码和读写控制 ) 存储体 (Memory Bank): 由记忆单元 ( 位元 ) 构成的存储阵列记忆单元的组织 : 字线 W 选择线 ( 字线 ) 位元位元位线位线 S0 S1 读写控制 R/W 数据线 ( 位线 ) 读写控制 R/W Din Dout SRAM Din Dout DRAM

16 回顾 : 字片式存储体阵列组织地址驱动线 X 向译码器一维地址译码系统假定有 m 位地址, 则地址译码驱动 ( 选择 ) 线的条数为多少? 有 2 m 条! 一般 SRAM 为字片式芯片, 只在 x 向上译码, 同时读出字线上所有位!

17 回顾 : 位片式存储体阵列组织假定有 m 位地址, 其地址译码驱动 ( 选择 ) 线的条数为多少? 有 2 m/2+1 位片式可在字方向和位方向扩充, 需要有片选信号!

18 回顾 : 位片式芯片框图

19 位扩展芯片位数的 16 倍, 字扩展芯片字数的 4 倍问题 : 共几位地址? 几位选片, 几位片内选址? 编址单位是多少? 共 12 位地址, 两位选片,10 位片内选址, 编址单位 16 位问题 : 高位选片时, 是连续编址还是交叉编址? 高位选片是连续编址, 低位选片, 是交叉编址

20 举例 :TMS4116 动态 MOS 存储器芯片总体性能 : 存储容量 :16K x 1 位 7 根地址线复用 (2x7=14) 芯片引脚芯片框图地址缓冲器和地址译码器存储阵列读出再生放大器基本时序读写操作定时由 4116 芯片构成 64K 字 X16 位的存储器

21 举例 :TMS4116 动态 MOS 存储器芯片问题 :CPU 送出的地址有几位? 送到 4116 芯片的地址有几位? CPU 给出的地址位数由主存空间大小决定 ; 送 4116 芯片的地址有 14 位地址问题 :7 个地址引脚何时送行地址? 何时送列地址? RAS 有效时送行地址,CAS 有效时送列地址问题 :WE 的含义是什么? WE 低时写操作, 高时读操作

23 ST0 结束时, 清除地址缓存器中的信息

24 ST1 或 ST4 有效使得行或列地址信息被锁存

25 7 个地址缓存器的输出分别接到地址译码器的 7 个输入每个输入 Ai 可能是 Ai 或 Ai, 共多少种组合? 行向和列向共 256 个译码器! 128 种组合!

26 每个译码器输出连到一根行线或列线上

29 T A 和 T S 分别是什么? 取数时间和存储周期!

30 IN

31 举例 : 典型的 16M 位 DRAM(4Mx4) 16M 位 =4Mb x 4=2048 x 2048 x 4=2 11 x2 11 x4 (1) 地址线 :11 根分时复用, 由 RAS 和 CAS 提供控制时序 (2) 需四个位平面, 对相同行列交叉点的 4 位一起读 / 写 (3) 内部结构框图问题 : 为什么每出现新一代存储器芯片, 容量至少提高到 4 倍? 行地址和列地址分时复用, 每出现新一代存储器芯片, 至少要增加一根地址线每加一根地址线, 则行地址和列地址各增加一位, 所以行数和列数各增加一倍因而容量至少提高到 4 倍

32 举例 : 典型的 16M 位 DRAM(4Mx4) 各片同时按行进行刷新! 问题 : 刷新计数器的位数是几位? 二选一四个位平面 BACK

33 回顾 :DRAM 芯片的刷新刷新周期 : 从上次对整个存储器刷新结束到下次对整个存储器全部刷新一遍为止的时间间隔, 为电容数据有效保存期的上限 (64ms) 有三种刷新方式 : 集中式分散式分散式异步刷新异步刷新 1 集中刷新 : 前一段时间正常读 / 写, 后一段时间停止读 / 写, 集中逐行刷新特点 : 集中刷新时间长, 不能正常读 / 写 ( 死区 ), 很少使用 2 分散刷新 : 一个存储周期分为两段 : 前一段用于正常读 / 写操作, 后一段用于刷新操作特点 : 不存在死区, 但每个存储周期加长很少使用很少使用 3 异步刷新 : 结合上述两种方式以 4096 行为例, 在 64ms 时间内必须轮流对每一行刷新一次, 即每隔 64ms/4096=15.625μs 刷新一行特点 : 结合前两种, 效率高, 用得较多

34 CPU 与存储器之间的通信方式 CPU 和主存之间有同步和异步两种通信方式异步方式 ( 读操作 ) 过程 ( 需握手信号 ) - CPU 送地址到地址线, 主存进行地址译码 - CPU 发读命令, 然后等待存储器发回完成信号 - 主存收到读命令后开始读数, 完成后发完成信号给 CPU - CPU 接收到完成信号, 从数据线取数写操作过程类似同步方式的特点 - CPU 和主存由统一时钟信号控制, 无需应答信号, 如完成 - 主存总是在确定的时间内准备好数据 - CPU 送出地址和读命令后, 总是在确定的时间取数据 - 存储器芯片必须支持同步方式

35 回顾 :SDRAM 芯片技术 SDRAM 是同步存储芯片每步操作都在系统时钟控制下进行有确定的等待时间 ( 读命令开始到数据线有效的时间, 称为 CAS 潜伏期 )CL, 例如 CL=2 clks 连续传送 (Burst) 数据个数 BL=1 / 2 / 4 / 8 多体 ( 缓冲器 ) 交叉存取利用总线时钟上升沿与下降沿同步传送

36 SDRAM 芯片的内部结构同步方式存储单元阵列数据总线 DDR2 SDRAM DDR3: 一个时钟内传送 8 个数据

37 回顾 : 只读存储器和 Flash 存储器特点 : 信息只能读不能 ( 在线 ) 写非破坏性读出, 无需再生也以随机存取方式工作信息用特殊方式写入, 一经写入, 就可长久保存, 不受断电影响故是非易失性存储器故是非易失性存储器用途 : 用来存放一些固定程序如监控程序如监控程序启动程序等启动程序等只要一接通电源, 这些程序就能自动地运行 ; 可作为控制存储器, 存放微程序还可作为函数发生器和代码转换器在输入 / 出设备中, 被用作字符发生器, 汉字库等在嵌入式设备中用来存放固化的程序

38 回顾 : 只读存储器 (Read Only Memory) MROM(Mask ROM): 掩膜只读存储器 PROM(Programmable ROM): 可编程只读存储器 EPROM (Erasable PROM ) : 可擦除可编程只读存储器 EEPROM (E 2 PROM,Electrically EPROM) : 电可擦除可编程只读存储器 flash memory: 闪存 ( 快擦存储器 )

39 闪存 (Flash Memory) 控制栅加足够正电压时, 浮空栅储存大量负电荷, 为 0 态 ; 控制栅不加正电压时, 浮空栅少带或不带负电荷, 为 1 态 (a) 0 状态 (b) 1 状态闪存的读取速度与 DRAM 相近, 是磁盘的 100 倍左右 ; 写数据 ( 快擦 - 编程 ) 则与硬盘相近

40 (a) 编程 : 写 0 (b) 擦除 : 写 1 (a) 读 0 (b) 读 1 有三种操作 : 擦除编程编程读取读快写慢! 写入 : 快擦 ( 所有单元为 1)- 编程 ( 需要之处写 0) 读出 : 控制栅加正电压, 若状态为 0, 则读出电路检测不到电流 ; 若状态为 1, 则能检测到电流

41 存储器芯片的扩展字扩展 ( 位数不变扩充容量 ) 用 16K 8 位芯片扩成 64K 8 位存储器需几个芯片? 地址范围? 字方向扩展 4 倍, 即 4 个芯片 FFFH, FFFH, 8000-BFFFH, C000- FFFFH, 地址共 16 位, 高两位由外部译码器译码生成 4 个输出, 分别连到 4 个片选信号, 片内地址有 14 位地址线读 / 写控制线等对应相接, 片选信号连译码输出位扩展 ( 字数不变, 位数扩展 ) 用 4K 1 位芯片构成 4K 8 位存储器需几个芯片? 地址范围各是多少? 位方向扩展 8 倍, 字方向无需扩展即 8 个芯片, 地址范围都一样 :000- FFFH, 地址共 12 位, 全部作为片内地址芯片的地址线及读 / 写控制线对应相接, 而数据线单独引出字位同时扩展 ( 字和位同时扩展 ) 用 16K 4 位芯片构成 64K 8 位存储器需几个芯片, 地址范围各是多少? 字向 4 倍位向 2 倍,8 个芯片 FFFH, FFFH, 8000-BFFFH, C000- FFFFH 地址线读 / 写控制线等对应相接, 片选信号则分别与外部译码器各个译码输出端相连有两种容量扩展方式 : 交叉编址和连续编址

42 PC 机主存储器的物理结构由若干内存条组成内存条的组成 : 把若干片 DRAM 芯片焊装在一小条印制电路板上制成内存条必须插在主板上的内存条插槽中才能使用目前流行的是 DDR,DDR2 和 DDR3 内存条 : 采用双列直插式, 其触点分布在内存条的两面 DDR 条有 184 个引脚,DDR2,DDR3 有 240 个引脚 PC 机主板中一般都配备有 2 个或 4 个 DIMM 插槽

43 存储器芯片和 CPU 的连接通过总线连接地址线的连接 - CPU 地址线数决定主存空间寻址范围, 比存储芯片地址引脚线多 - 连续编址, 则将 CPU 地址线的低位和存储芯片地址线相连, 高位部分用作片选信号的译码 ; 交叉编址扩展则相反数据线的连接 - CPU 数据线数决定了一次可读写的最大数据宽度, 故比存储芯片数据引脚线多 - 将 CPU 数据线连到多个进行位扩展的芯片中, 使扩展后的位数与 CPU 数据线数相等控制线的连接 - 若 CPU 读 / 写命令线和存储芯片的读 / 写控制线都是一根, 且电平信号一致, 则可直接相连 - 若 CPU 读 / 写命令线分开, 则需要分别进行连接

44 存储器芯片和 CPU 的连接 ROM 区和 RAM 区的划分主存空间包括 ROM 和 RAM 区 ; ROM 区用来存放 BIOS 等系统程序等, 选用 ROM 芯片构造 ; RAM 区用来存放用户程序, 选用 RAM 芯片构造 ; 选择存储芯片的类型和数量时, 必须先确定好 ROM 区和 RAM 区的地址范围

45 举例 :CPU 和主存的连接 CPU 地址线 A15~A0, 数据线 D7~D0,WR 为读 / 写信号,MREQ 为访存请求信号 0000H~3FFFH 为 BIOS 区,4000H~FFFFH 为用户程序区用 8K 4 位 ROM 芯片和 16K 8 位 RAM 芯片构成该存储器, 要求说明地址译码方案, 并将 ROM 芯片 RAM 芯片与 CPU 连接解 : 因为 0000H~3FFFH 为 BIOS, 故 ROM 区高两位总是 00, 低 14 位为全译码 ROM 区大小为 : 位 =16K 8 位 =16KB,ROM 芯片数为 : 16K 8 位 / 8K 4 位 = 2 2 = 4, 字方向扩展 2 倍, 位方向扩展 2 倍 ROM 芯片内地址位数为 13 位, 连到 CPU 低 13 位地址线 A12~A0 因为 4000H~FFFFH 为用户程序区, 故 RAM 区高两位是 , 低 14 位为全译码 RAM 区大小为 : 位 =3 16K 8 位 = 48KB RAM 芯片数为 : 48K 8 位 / 16K 8 位 = 3 1 = 3, 字方向上扩展 3 倍, 位方向上不扩展 RAM 芯片内地址位数为 14 位, 连到 CPU 低 14 位地址线 A13~A0

46 举例 :CPU 和主存的连接 ROM 片选由最高三位确定 RAM 片选由最高两位确定问题 : 是交叉还是连续编址? 连续编址! 11X 01X 片选信号 CS 是哪一个? 问题 : 为什么 WR 不连到 ROM 芯片上? ROM 芯片只读不写问题 :MREQ 信号的作用是什么? 有效 ( 低电平 ) 时, 表示选中主存读写

47 回顾 : 存储器与 CPU 速度差距愈来愈大 100,000,000 10,000,000 1,000, ,000 n s 10,000 1, 从上图可以看出什么? 解决内存访问速度慢的措施有三个 : DRAM 硬盘与 CPU 之间提高主存芯片本身的速度的速度差距愈来愈大! 采用多模块存储器技术在主存和 CPU 之间加入 Cache Disk seek time DRAM access time SRAM access time CPU cycle time 由于 CPU 很快, 内存较慢 ( 差 1~2 个数量级 ), 从内存取数或向内存写数时,CPU 往往需要等待

48 提高 DRAM 存储器速度的措施之一 : 采用芯片内部行缓冲, 以提高芯片本身的速度反复多次使用芯片内部缓存中的内容, 不需每次进行行访问 DDR SDRAM (Double data-rate synchronous DRAM) 和 DDR2 SDRAM 时钟频率内部频率 =100MHz =100MHz 传输频率 =200MHz 时钟频率内部频率 =100MHz =200MHz 传输频率 =400MHz 存储单元阵列数据总线存储单元阵列数据总线 DDR SDRAM DDR2 SDRAM

49 提高 DRAM 存储器速度的措施之二 : 多模块技术 2 个 4 个或多个存储器同时工作

50 加快访存速度措施之二 : 多模块存储器多体存储器 ( 不能提高数据访问速度, 只是扩充容量 ) 由若干个小体组成, 共用地址寄存器 MAR 和数据寄存器 MDR

51 加快访存速度措施之二 : 多模块存储器双口存储器 ( 能同时进行两个数据的读 / 写 ) 两套独立的读 / 写控制电路地址缓存地址缓存地址译码及地址线和数地址译码及地址线和数据线, 通常作为双口 RAM 或指令预取部件

52 加快访存速度措施之二 : 多模块存储器多模块存储器 ( 能提高数据访问速度 ) 包含多个小体 ; 每个体有其自己的 MAR MDR 和读写电路可独立组成一个存储模块可同时对多个模块进行访问根据不同的编址方式可分为 : 连续编址交叉编址

53 连续编址多模块存储器按高位地址划分模块为什么能提高吞吐量? 多个模块可并行存取! 从某单元开始, 继续在同一模块访问, 然后才跳到下一个模块如 : 一个模块执行程序, 另一个实现 DMA 访问第 0 模块第 1 模块第 7 模块

54 交叉编址多模块存储器从某个单元开始后, 总是在所有模块间交替进行按低位地址划分模块为什么能提高吞吐量? 多个模块交叉存取! 第 0 模块第 1 模块第 2 模块第 3 模块在存储地址相关或出现转移时, 并行性被破坏

55 Increasing Bandwidth Interleaving( 交叉 ) Access Pattern without Interleaving: CPU Memory D1 available Start Access for D1 Start Access for D2 Bank 0 Access Pattern with Interleaving: CPU Bank 1 Bank 2 Access Bank 0 Access Bank 1 Access Bank 2 Access Bank 3 We can Access Bank 0 again 每隔 1/4 周期在数据线上得到一个信息, 使主存吞吐量提高 4 倍! Bank 3 轮流启动各 Bank!

56 小结信息的存储传送传送处理单位记忆单元 / 编址单位 / 存储单位 / 传输单位 / 机器字长存储器分类可按存取方式 / 易失性 / 可更改性 / 元器件 / 功能来分半导体存储器随机访问存储器 SRAM : 速度快, 容量小, 可做快速小容量存储器 DRAM: 速度慢, 容量大, 用作主存 RAM 芯片组织 : 存储阵列 : 按行列排, 分别由行地址和列地址指出位置地址译码器 : 分行列地址译码器读写逻辑 : 可控制多个位平面的同一位数据一起读 / 写提高存储器速度的措施 : 芯片内采用行缓存, 行内数据直接从缓存中取采用多模块存储器, 多个存储器交叉存取引入 Cache( 下一讲的主要内容 )

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63>

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63> 第三章 Q3 1 1. 省略了 I/O 操作的复杂逻辑, 易实现, 耗费低 ; 2. 可以利用丰富的内存寻址模式实现灵活的 I/O 操作 Q3 2 假设存储单元 ds1 处寄存器地址为 0x2000, 代码如下 #define ds1 0x2000 while ( *ds1 == 0 ) ; Q3 3 假设设备 (dev1) 中有两个寄存器 ds1 和 dd1,dev1 的地址为 0x1000,ds1