Microsoft PowerPoint - CH4_1

Size: px

Start display at page:

Download "Microsoft PowerPoint - CH4_1"

渡锺
5 years ago
Views:

1 第四章半导体存储器 (Semi-conductor Memory) 主要内容存储介质的类别和特点半导体存储器 (ROM/RAM/FLASH)( 概念 ) * 半导体存储器连接应用 ( 时序 ) IBM-PC 系列机 MEM 的内存组织微机系统与接口东南大学 1 CPU 微机系统结构 : 存储器与 I/O 存储器 I/O 接口输入设备 I/O 接口地址总线 AB 输出设备数据总线 DB 控制总线 CB 系统互联微机系统与接口微型计算机中存储器的作用东南大学 2 存储介质的类别和特点存储器 ( 计算机实现大容量记忆功能的核心部件 ) 存储记忆信息 ( 按位存放 ) 位 (BIT) 存放 -- 具有记忆功能 : 应用 : 程序 / 数据信息 : 读写 / 数据发生电路 : ( 锁存器 / 触发器 -- 寄存器 UP 内部 ) 磁 : 磁化光 : 凹坑 ( 激光反射 ) 性能 : 容量存取速度成本内 / 外部存储器与 MPU 接口 : 串 / 并行 Serial/Parallel 微机系统与接口东南大学 3 半导体存储器的性能指标容量 = 字数 ( 存储单元数 ) 字长 == 位数微机 (8/16/32/64 位字长 ) 兼容 8 位机 ==> 字节 BYTE 为单位 62C256:(256K)32K*8B 27C010:1M(128K*8B) 其它性能指标可靠性集成 27C210:1M(64K*16B) 度价格等最大存取时间访问一次存储器 ( 对指定单元写入或读出 ) 所需要的时间几 ns 到几百 ns 27C ns PC100SDRAM-8:8ns, PC133SDRAM-7ns 微机系统与接口东南大学 4 半导体存储器 Memory 半导体存储器分类根据运行时存取 ( 读写 ) 过程的不同分类只读存储器 ROM 掩膜 ROM 可编程 ROM(PROM) UV 可擦除 PROM(EPROM) OTP-ROM (One-Time PROM) 快闪 ROM(FLASH-ROM: 整片 / 块 ) 电可擦除 PROM(E 2 PROM)( 字节页 ) 双极型 RAM +SRAM +BATT NVRAM 随机存取 SRAM( 双稳态触发器 ) 存储器 DRAM( 电容 ) RAM MOS 型 SDRAM RAM IRAM(EDO,SDRAM,D DR,RAMBUS.) 微机系统与接口东南大学 5 静态随机存取存储器 (SRAM) 特点 1. 基本存储电路主要由 R S 触发器构成, 其两个稳态分别表示存储内容为 0 或为 1, 电源供电存入的数据才可以保存和读出, 掉电原存信息全部丢失所谓易失性 (volatile) ( 相对非挥发 Nonvolatile) 2. 一个基本存储电路能存储一位二进制数, 而一个八位的二进制数则需八个基本存储电路一个容量为 M NB( 如 64K 8B) 的存储器则包含 M N 个基本存储电路这些大量的基本存储电路有规则地排列在一起便构成了存储体区分不同的存储单元每个单元规定一个地址号微机系统与接口东南大学 6 1

RAM 单元工作原理 Select=1&/Read= 锁存输入数据 Select=1& /RD =0 三态门开 ( 输出允许 ) (Select=1 选中单元 ) 存储器读操作数据总线微机系统与接口东南大学 7 译码器 (Decoder) 将每个代码译成一个特定输出的信号的电路 --- 翻译原意编码器 (encoder) 若干 {0,1}( 按一定规律 ) 排在一起, 编程不同代码的电路 n

2 RAM 单元工作原理 Select=1&/Read= 锁存输入数据 Select=1& /RD =0 三态门开 ( 输出允许 ) (Select=1 选中单元 ) 存储器读操作数据总线微机系统与接口东南大学 7 译码器 (Decoder) 将每个代码译成一个特定输出的信号的电路 --- 翻译原意编码器 (encoder) 若干 {0,1}( 按一定规律 ) 排在一起, 编程不同代码的电路 n 个编码信号 A0 A1 An-1 单译码 =>Decoder=> (<=Encoder<=) 2 n 个输出状态 (0.00) (0.01) (1.11) 实际 ( 大容量 ): 内部 (X/Y) 双译码或称复合译码结构微机系统与接口东南大学 8 RAM 存储器芯片举例 (P ) HM6116: 16K 位 =2K*8B X:7/Y:4(A0-A3) KB 存储器内部结构 : 行 X 列 Y 双译码 HM6264 参数 :8K*8B, 100ns,50/100uA, 55mA, 2V(min) 维持电压微机系统与接口东南大学 9 微机系统与接口东南大学 10 地址译码器 SRAM 芯片外围电路组成对外部地址信号译码, 用以选择要访问的单元 n 个地址信号译码 max 2 n 个输出状态 A ,I/O 位, 存储器读时序图 ( 补充 ) 指定地址 I/O 电路 :WE(WR) OE(RD) CE 或 CE (CS) 关键 : 三态输出 / 写入锁存 /WE 为高电平有效数据微机系统与接口东南大学 11 微机系统与接口东南大学 12 2

选中 : 内部进行 : 刷新放大器重写 C) ( 数据线 ) 示意图 ( 单元线 ) 微机系统与接口东南大学 15 微机系统与接口东南大学 16 动态存储器 DRAM 集成电路例 P230 i2164a: 64K*1bit 8 片构成 64KB 64K 位 16 位地址复用 A0-A7 行 (/RAS)* 列 (/CAS) 双 1/2D 结构 (!

3 存储器写时序图 ( 补充 ) 8086 处理器时序例 - 存储器写指定地址 A0-A12(A19) 有效数据微机系统与接口东南大学 13 T1: 输出地址 ;T2: 总线转向 ;T3: 存储器访问 ;T4: 结束微机系统与接口东南大学 14 动态存储器 DRAM 原理 : 利用电容 C 存放信息 0/1 为保持 C 中信息 ( 电荷 ), 故需周期性地不断充电, 这一过程称为刷新刷新周期通常为 2ms-8ms 集成度高 ( 代价 : 特殊动态 ( 不断 ) 刷新电路 ) 刷新电路 : 片外 / 片 ( 模块 ) 内不同于 SRAM 单元 : 基本存储电路主要由 R S 触发器构成单管动态存储电路存储单元行 = 列 =1 时选中 ( 读 / 写 ) 存储刷新 : 逐行进行 (1 选中 : 内部进行 : 刷新放大器重写 C) ( 数据线 ) 示意图 ( 单元线 ) 微机系统与接口东南大学 15 微机系统与接口东南大学 16 动态存储器 DRAM 集成电路例 P230 i2164a: 64K*1bit 8 片构成 64KB 64K 位 16 位地址复用 A0-A7 行 (/RAS)* 列 (/CAS) 双 1/2D 结构 (! 无 /OE)?? μpd424256( 对比 P A) μpd424256: 256K*4bit? 片构成 64KB;? 片构成 64K*16bit GM72V 个 4M*4bit 存储体 (banks) (P ) GM72V 段 16M*4SDRM 微机系统与接口东南大学 17 微机系统与接口东南大学 18 3

4 集成存储芯片 (4M-BIT ) 连接信号 DRAM 地址锁存微机系统与接口东南大学 19 微机系统与接口东南大学 20 DRAM 芯片地址复用 (Multiplexing) DRAM 读标准时序 R: 行 (RAW) 地址 C: 列 (Column) 地址写周期 : Early write cycle Delayed write cycle Read-Modify-Write Cycle 微机系统与接口东南大学 21 微机系统与接口东南大学 22 动态存储电路应用 FDRAM( 伪 DRAM) HM65256B,HM65512 等 ( 与 SRAM 脚兼容 ), 外特性相似, 功耗高高速 RAM 访问方式 ( 改善读写方式为主 ) EDO DRAM(Extended Data Output) 扩展数据输出 SDRAM (Synchronous DRAM )CPU 与 RAM 通过一相同的时钟 (PC66,PC100,PC125,PC133,PC150) 锁在一起, 同步工作 ; 采用双存储体结构, 内含两个交错的存储阵列, 读写一时下一准备就绪 ( 紧密切换, 成倍提高效率 ) 5-8ns(PC100) 也出现了 SSRAM(5-8ns) RDRAM(Rambus 接口技术 ) 基于协议的 DRAM DDR (Dual Date Rate) SDRAM: 在时钟触发沿的上下沿都能进行数据传输微机系统与接口东南大学 23 高集成 DRAM(RAM Modules) ---- 多片 DRAM/SDRAM 集成内存条 DIP SIMM(30P, 单边缘 :8 位数据,3/486 机成 4 条使用 ) DIMM(72P:32 位 :486 单,P5 成双使用 ) 168P 64 位 KMM375S1620BT 16M*72bit ( 条上包括 18 片 16M 4 位的 SDRAM 芯片及一些辅助芯片 ) 184P DDR 微机系统与接口东南大学 24 4

5 特殊 RAM:DP-RAM Dual Port RAM(DPRAM, P232) CY7C130/131 FIFO-RAM CY7C4221: 1K*9 同步 ; 4251:8K 特殊 RAM:FIFO-RAM 典型双口 RAM 结构图微机系统与接口东南大学 25 微机系统与接口东南大学 26 特殊 RAM:NVRAM SIMM RAM Module NVRAM Pseudo NVRAM P , 6264+Battery 微机系统与接口东南大学 27 微机系统与接口东南大学 28 KMM3 75S162 0BT CLK, /CS, CKE( 时钟有效 ), A0- A11( 行列地址 RA0-TA11,CA0-CA9), BA0-BA1(Bank 选择地址 ), /RAS,/CAS,/WE, DQM0-7( 使输出 Hi- Z),REGE( 寄存器允许 ), DQ0-63( 数据 ), CB0-CB8(ECC 检验 ),VDD,VSS --16M 位 72 的同步动态 RAM(SDRAM) 条 ( 条上包括 18 片 16M 4 位的 SDRAM 芯片及一些辅助芯片 ), 引脚图及引脚定义如图 5-8, 它的工作电压为 3.3V, 最高频率可达 125MHz (==>256MBIT) 只读存储器 (ROM) 固定程序 / 数据 ( 表格等 )---- 非易失性 1. 掩膜 ROM(Read Only Memory) 2..PROM(Programmable ROM) 熔断或保留熔丝 3. EPROM Erasable Programmable UVEPROM( 简称 EPROM, ROM); EEPROM(Electrically Erasable Programmable ROM) OTP/FLASH 工艺微机系统与接口东南大学 29 微机系统与接口东南大学 30 5

典型 EPROM 芯片 Intel 27512 典型 EPROM 芯片 Intel 27512 编程电压 Vpp 12.5V (14.

6 典型 EPROM 芯片 Intel 典型 EPROM 芯片 Intel 编程电压 Vpp 12.5V (14.0VMax) 引脚信号 A 0 A 15 地址 CE 片选 /OE/ VPP 输出允许 /Vpp O 0 O 7 数据输出 NC 未用微机系统与接口东南大学 31 微机系统与接口东南大学 32 EEPROM 与 FLASH ROM 低容量 2816/2817(21V, 9-70ms)10,000 次中 : 2864A: 8K*8B,5V 擦除,2ms. 高 : 28010: 128K*8B 快闪存储器 (FLASH memory)---- 大容量, 快速全擦除 ---- 软件在线升级,NOR: 28F K*8 CMOS F M( 兼容 F010) 28F200BX(=002)128K*16,256K*8) HN28F101: 128K*8 位 (12V Vpp/5V Vcc) 10,000( 旧 )~1,000,000 次 ( 新 ) NAND: 数据微机系统与接口东南大学 33 存储器芯片选择 : * 存储器连接与扩充类型容量速度 (R/W) 带载能力功耗一类型选择二容量 : 计算, 组合 ; 片内 A0~AX, 片选三存取时间与时序配合四 MEM 组织分配字长 8/16/32/64; 字节基本,86: 低字节存偶地址 ;RAM/ROM 连接 : 指令存储器访问, 存储器操作数? 微机系统与接口东南大学 34 处理器系统与存储器连接 MPU 系统 D0~D7 A0 A12 MEMW MEMR 高位地址信号译码电路 6264( 例 ) D0~D7 A0 Memory A12 WE OE CS1 CS2 存储器典型连接 62256(R/W) 例片内译码电路 62256:32K:A0- A14,6264:8K A0~A12 选一 A0~AX 的产生 (CPU 包括 ALE 地址锁存 )-- 保证单元译码 ( 一级 ) 片选 CS 的产生 :A 19-A X+1 全译码 / 部分译码 / 线译码片选 /CS 的逻辑电路产生 : 译码器 7 4 LS138 8 选 1/139 双 4 选 1 : 74LS688-8 位相等比较器 ( 输出 A=B 的非信号 ),GAL 芯片微机系统与接口东南大学 35 微机系统与接口东南大学 36 6

7 3-8 译码器电路 (? 有效 ) 典型译码电路 74LS 微机系统与接口东南大学 37 微机系统与接口东南大学 38 74LS138 其他译码电路比较器 74LS688 PLD: 直接逻辑计算 GAL16V8 GAL20V8 微机系统与接口东南大学 39 微机系统与接口东南大学 40 三种译码方式全译码法片内寻址未用的全部高位地址线都参加译码, 译码输出作为片选信号全译码的优点是每个芯片的地址范围是唯一确定, 而且各片之间是连续的缺点是译码电路比较复杂部分译码用片内寻址外的高位地址的一部分译码产生片选信号部分译码较全译码简单, 但存在地址重叠区线选法高位地址线不经过译码, 直接 ( 或经反相器 ) 分别接各存储器芯片的片选端来区别各芯片的地址 ( 软件上必须保证这些片选线每次寻址时只能有一位有效 ) 也会造成地址重叠, 且各芯片地址不连续全译码例 A A A19--A 微机系统与接口东南大学 41 微机系统与接口东南大学 42 7

8 部分译码 A A A19--A13 0x x x x 问题 : 如果 A18 不参加译码, 存储器连接举例 (P253) 8 输入与非门微机系统与接口结果如何? 东南大学微机系统与接口 43 东南大学 44 存储器连接举例 74LS30 为 8 输入与非门 6116: A0~A10(2K) 地址 : ~ X A0000~A07FFH( 地址重叠区 : A0800~A0FFFH: 原因 A11 未参加译码 ) 译码器低电平有效时与逻辑 : y=!(a19&(!a18)a17&(!a16)&(!a15) &(!A14)&(!A13)&(!A12)) ( 无 A11) 或逻辑 Y=!A19#A18#... 微机系统与接口东南大学 45 存储器连接要求 1. 给定芯片容量和规格, 在规定的地址范围 ( 地址总线信号 AB), 设计出正确的译码电路 ;? 其他重要问题 2. 给定电路原理图, 读懂电路原理, 写出芯片译码信号 ( 地址范围 ) 时序配合 : 参考技术手册关键 : 根据容量确定片内译码所需地址线 (A0-Ax); 根据高位地址写出译码电路的逻辑关系或列表 : 上例 : 已知 6116 (2K) : A0~A10 地址 : A0000H 或 A0800H 到 ~ X A07FFH 或 A0FFFH ( 地址有重叠, 原因 A11 未参加译码,x=0 或 =1 对应相同地址 ) y=!(a19&(!a18)a17&(!a16)&(!a15)&(!a14)&(!a13)&(!a12)) ( 无 A11) ( 与逻辑 ) 或 Y=!A19#A18#... ( 或逻辑 ) 微机系统与接口东南大学 46 IBM PC/XT 中的存储器位 AB, 寻址 1M( FFFFFH) 前 640KB 主存储器 (0-9FFFFH); 后 384KB 内存保留区 ( 其中 0A0000H~0BFFFFH 128KBVRAM ( 单色 4 KB0000~B0FFFH, 彩色 1 6 K (B8000~BBFFFH), C0000H~EFFFFH 192KB 控制 ROM( 显卡 C0000~C7FFFH, 硬盘 C80000~CBFFFH, 等 ),0F0000H~0FFFFFH 系统 ROM(BIOS,BASIC 等冷热启动自检 I/O 驱动 DOS 引导中断管理 ) 64KB ) 第 5 章实验 MEM 扩充 (Expanded): HM6264:E0000~E1FFFH ( 如何验证?) 微机系统与接口东南大学 47 8

例如, 一个含有 2000 个记录的文件, 每个磁盘块可容纳 250 个记录, 则该文件包含 8 个磁盘块然后对该文件作二路归并的外排序, 每次往内存读入两个磁盘块, 排序后再写回磁

例如, 一个含有 2000 个记录的文件, 每个磁盘块可容纳 250 个记录, 则该文件包含 8 个磁盘块然后对该文件作二路归并的外排序, 每次往内存读入两个磁盘块, 排序后再写回磁说明改动的内容很少, 且都是不怎么重要的, 因此无需过多纠结, 大家看完后一目了然第 6 章排序 1 增加了 :( 十 ) 外部排序第一部分 : 数据结构 2 后面的修改 :( 十一 ) 各种内部排序算法的比较 ;( 十二 ) 内部排序算法的应用外部排序