CH376DS

Transcription

1 V1.1 CH567 数据手册 概述 CH567 是高性能的 32 位 RISC 精简指令集微控制器, 内置 192KB FLASH 闪存 32KB SRAM 及 32KB DataFlash 片上集成两组独立的高速 USB2. 主 / 从控制器 4 组 SD 控制器 加密算法模块 4 组 UART 接口 7 组 PWM 3 组定时器等丰富的外设资源, 可广泛的应用于各种嵌入式应用 功能 内核 : - 32 位 RISC 精简指令集内核 - 最高主频 12MHz 存储 : - 192KB 字节程序存储区, 支持写保护 - 32KB 字节 SRAM - 32KB 字节 DataFlash 双 USB2. 高速收发器 ( 内置 PHY): - 高速 Host / Device 模式 - 支持控制 / 批量 / 中断 / 同步传输 - 支持双缓冲 PINT-PONG 机制 - 支持 DMA 4 组独立 SD 控制器 : - 支持单线 4 线 8 线通讯模式 - 支持 SD/TF 卡 SDIO 卡以及 emmc 卡等 - 内置 FIFO - 支持 AES 和 SM4 算法 - 提供 8 种加解密模式 - 支持 DMA 定时器 : - 3 组 26 位定时器 - 支持信号宽度采样 / 边沿捕捉 PWM 可调输出 计数功能 - TMR1 和 TMR2 支持 DMA 通用异步串口 UART: - 4 组独立 UART, 兼容 16C55 - 最高波特率 6Mbps - 内置 FIFO, 多个触发级 PWMX: - 扩展 4 组 PWM 输出 - 占空比可调 SPI: - 2 组 SPI 接口,1 个支持 Master 和 Slave 模式,1 个只支持 Master 模式 - 内置 FIFO - SPI 支持 DMA LED 屏接口 : - 支持 1/2/4 路数据线 - 内置 FIFO, 支持双缓冲 - 支持 DMA 主动并口 : - 8 位数据 15 位地址总线 - 时序可调 低功耗 : - 睡眠模式 - 支持部分 GPIO 或者 USB 信号唤醒 通用 I/O 端口 : - 3 个 GPIO 口 - 8 个引脚可设置电平 / 边沿中断 - 部分引脚具有复用及映射功能 芯片 ID 号 : - 唯一 64bit ID 识别号 电源 : V (3.3V±1%) 封装 :LQFP48 应用 安全存储 家居安防 USB 相关应用 监控 报警系统 打印机 扫描仪等应用控制

2 第 1 章引脚信息 1.1 引脚排列 图 2-1 LQFP48 封装引脚排列 1.2 引脚描述 引脚号 引脚名称 类型 主功能 ( 复位后 )/ 复用功能及映射 功能描述 1 PA1 I/O 2 PA I/O PA1 /MOSI1/LED1/CMD2/A1 PA /SCK1/LED/CMD1/A PA1: 通用双向数字 I/ 引脚 MOSI1:SPI1 串行数据引脚, 主机输出 LED1:LED 串行数据线 1 CMD2:SD2 控制器命令信号线 A1: 并口地址线 1 PA: 通用双向数字 I/ 引脚 SCK1:SPI1 串行时钟引脚, 主机时钟输出

3 LED:LED 串行数据线 CMD1:SD1 控制器命令信号线 A: 并口地址 3 V33IO1 P V33I1 外设 1 组的 3.3V 电源, 需外接.1uF 电容 4 PB7 I/O 5 PB6 I/O 6 PB5 I/O 7 PB4 I/O 8 PB3 I/O 9 PB2 I/O 1 PB1 I/O 11 PB I/O PB7 /TXD/SD33/D7 PB6 /RTS/SD32/D6 PB5 /DTR/SD31/D5 PB4 /SD3/D4/RXD/INT6 PB3 /SD23/D3/DCD PB2 /PWM5_/SD22/D2/CAP1_ /RI PB1 /SD21/D1/DSR PB /SD2/D/CTS PB7: 通用双向数字 I/ 引脚 TXD:UART 串行数据输出 SD33:SD3 控制器数据线 3 D7: 并口数据线 7 PB6: 通用双向数字 I/ 引脚 RTS:UART 的 MODEM 输出信号, 请求发送 SD32:SD3 控制器数据线 2 D6: 并口数据线 6 PB5: 通用双向数字 I/ 引脚 DTR:UART 的 MODEM 输出信号, 数据终端就绪 SD31:SD3 控制器数据线 1 D5: 并口数据线 5 PB4: 通用双向数字 I/ 引脚 SD3:SD3 控制器数据线 D4: 并口数据线 4 RXD:UART 串行数据输入 INT6:IO 中断 6 PB3: 通用双向数字 I/ 引脚 SD23:SD2 控制器数据线 3 D3: 并口数据线 3 DCD:UART 的 MODEM 输入信号, 载波检测 PB2: 通用双向数字 I/ 引脚 PWM5_:PWM5 功能映射 SD22:SD2 控制器数据线 2 D2: 并口数据线 2 CAP1_:CAP1 功能映射 RI:UART 的 MODEM 输入信号, 振铃指示 PB1: 通用双向数字 I/ 引脚 SD21:SD2 控制器数据线 1 D1: 并口数据线 1 DSR:UART 的 MODEM 输入信号, 数据装置就绪 PB1: 通用双向数字 I/ 引脚 SD2:SD2 控制器数据线 D: 并口数据线 CTS:UART 的 MODEM 输入信号, 清除发送 12 RUSB I/O RUSB 需对地接 12KΩ 电阻, 用于 USB-PHY 13 UDP USB UDP(UD+) USB 总线的 D+ 数据线 14 UDM USB UDM(UD-) USB 总线的 D- 数据线 15 V33USB P V33USB USB 外设电源 16 XO I/O XO 晶体振荡反相输出端 17 XI I XI 晶体振荡输入端 18 RUSB1 I/O RUSB1 需对地接 12KΩ 电阻, 用于 USB1-PHY 19 UDP1 USB UDP1(UD1+) USB1 总线的 D+ 数据线 2 UDM1 USB UDM1(UD1-) USB1 总线的 D- 数据线 21 V33IO3 P V33IO3 USB1 和外设 3 组 3.3V 电源, 需外接.1uF 电容

4 22 GND P GND 地 : 公共接地端,V 参考点 23 VCORE P VCORE 内核电源, 需连接 VCORE 并外接.1uF 电容 PB11: 通用双向数字 I/ 引脚 24 PB11 I/O CAP2_:CAP2 功能映射 PB11 PWM6_:PWM6 功能映射 /PWM6_/A14/CAP2_ A14: 并口地址线 PB12 I/O 26 PB13 I/O 27 PB8 I/O 28 PB9 I/O 29 PB1 I/O 3 RST# I 31 PA3 I/O 32 PA4 I/O 33 PA5 I/O 34 PA6 I/O 35 PA7 I/O 36 PA8 I/O PB12 /A12 PB13 /A13 PB8 /RD#/RXD1_ PB9 /TXD1_/WR# PB1 /DBGIO/INT7 RST# /DBGCK PA3 /PWM4/LED3/A3/CAP /INT PA4 /PWM/LEDC/A4/RXD3 /INT1 PA5 /TXD3/PWM1/A5 PA6 /SDCK/A6/RXD2/INT2 PA7 /TXD2/CMD/A7 PA8 /PWM2/SD/A8/RXD1 PB12: 通用双向数字 I/ 引脚 A12: 并口地址线 12 PB13: 通用双向数字 I/ 引脚 A13: 并口地址线 13 PB9: 通用双向数字 I/ 引脚 RD#: 并口读控制线 RXD1_:UART1 的 RXD 引脚映射 PB9: 通用双向数字 I/ 引脚 TXD1_:UART1 的 TXD 引脚映射 WR#: 并口写控制线 PB1: 通用双向数字 I/ 引脚 DBGIO: 仿真调试接口的数据输入输出口 INT7:IO 中断 7 RST#: 外部复位输入脚, 低电平有效, 内置上拉电阻 DBGCK: 仿真调试接口的时钟输入口 PA3: 通用双向数字 I/ 引脚 PWM4: 脉宽调制输出通道 4 LED3:LED 串行数据线 3 A3: 并口地址线 3 CAP: 定时器 捕获输入引脚 INT:IO 中断 PA4: 通用双向数字 I/ 引脚 PWM: 脉宽调制输出通道 LEDC:LED 串行时钟线 A4: 并口地址线 4 RXD3:UART3 串行数据输入 INT1:IO 中断 1 PA5: 通用双向数字 I/ 引脚 TXD3:UART3 串行数据输出 PWM1: 脉宽调制输出通道 1 A4: 并口地址线 5 PA6: 通用双向数字 I/ 引脚 SDCK:SD 控制器时钟线输出 A6: 并口地址线 6 RXD2:UART2 串行数据输入 INT2:IO 中断 2 PA7: 通用双向数字 I/ 引脚 TXD2:UART2 串行数据输出 CMD:SD 控制器命令信号线 A7: 并口地址线 7 PA8: 通用双向数字 I/ 引脚 PWM2: 脉宽调制输出通道 2 SDOO:SD 控制器数据线

5 A8: 并口地址线 8 RXD1:UART1 串行数据输入 37 PA1 I/O PA1: 通用双向数字 I/ 引脚 PWM5: 脉宽调制输出通道 5 PA1 SDO2:SD 控制器数据线 2 /PWM5/SD2/A1/CAP1 A1: 并口地址线 1 /INT3 CAP1: 定时器 1 捕获输入引脚 INT3:IO 中断 3 38 PA11 I/O PA11: 通用双向数字 I/ 引脚 PWM6: 脉宽调制输出通道 6 PA11 SDO3:SD 控制器数据线 3 /PWM6/SD3/A11/CAP2 A11: 并口地址线 11 /INT4 CAP2: 定时器 2 捕获输入引脚 INT4:IO 中断 4 39 V33IO2 P V33IO2 外设 2 组 3.3V 电源, 需外接.1uF 电容 4 PA9 I/O PA9 TXD1/PWM3/SD1/A9 PA9: 通用双向数字 I/ 引脚 TXD1:UART1 串行数据输出 PWM3: 脉宽调制输出通道 3 SDO1:SD 控制器数据线 1 A9: 并口地址线 9 41 V33REG P V33REG 电源电压调节器输入 3.3V 电源, 需外接.1uF 电容 42 GND P GND 地 : 公共接地端,V 参考点 43 VCORE P VCORE 内核电源输出, 需外接 3.3uF 或 1uF 电容 44 PA15 I/O 45 PA14 I/O 46 PA13 I/O 47 PA12 I/O 48 PA2 I/O PA15 /MISO/SD13/RXD_ PA14 /MOSI/TXD_/SD12 PA13 /SCK/SD11 PA12 /SD1/SCS/INT5 PA2 /MISO1/LED2/CMD3/A2 PA15: 通用双向数字 I/ 引脚 MIOS:SPI 串行数据引脚, 主机输入 / 从机输出 SD13:SD1 控制器数据线 3 RXD_:UART 的 RXD 引脚映射 PA14: 通用双向数字 I/ 引脚 MOSI:SPI 串行数据引脚, 主机输出 / 从机输入 TXD_:UART 的 TXD 引脚映射 SD12:SD1 控制器数据线 2 PA13: 通用双向数字 I/ 引脚 SCK:SPI 串行时钟引脚, 主机输出 / 从机输入 SD11:SD1 控制器数据线 1 PA12: 通用双向数字 I/ 引脚 SD1:SD1 控制器数据线 SCS:SPI 从机片选输入引脚 INT5:IO 中断 5 PA2: 通用双向数字 I/ 引脚 MISO1:SPI1 串行数据引脚, 主机输入 ;SPI1 单工模式下, 串行数据输入输出引脚 LED2:LED 串行数据线 2 CMD3:SD3 控制器命令信号线 A2: 并口地址线 2 注 : (1) I: 输入 ;O: 输出 ;P: 电源 (2) USB:USB 信号 (3) 表中管脚的复用功能优先级按高到底排列 ( 不包括主功能 GPIO 功能 )

6 说明 : 为了兼容外部器件的电源系统,CH567 将外设和 IO 的电源进行划区管理, 提供多组电源引脚 上述引脚描述中, 不同的颜色管脚属于不同电源域, 分配如下 : 字体颜色 : 同电源 V33REG/V33USB 字体颜色 : 同电源 V33IO1 字体颜色 : 同电源 V33IO2 字体颜色 : 同电源 V33IO3

7 64bit Internal Data Bus CH567 数据手册 第 2 章系统结构及存储器 2.1 系统结构 下图为 CH567 芯片系统结构框图 USB_CTRL USB PHY DM DP FLASH 192KB USB1_CTRL USB PHY DM1 DP1 ECDC SM4/AES Core 32bits RISC FIFO SD SD DATA FLASH 32K Timer*3 Capture/PWM CAP*3 PWM*3 DMA UART*4 SPI*2 RXD*4,CTSDCD,RI,DSR TXD*4,RTS,DTR SCK*2,MISO*2,SCS MOSI*2 SRAM 32K SYS GPIO LED PORTA PORTB LEDC,LED/1/2/3 BUS D~D7 A~A14 WR&RD V33REG LDO VCORE 图 2-1 CH567 内部结构框图 CH567 的 64bit 系统总线上挂接了 CPU 内核 DMA 仲裁控制器 SRAM 以及各种外设模块 其中 DMA 控制器可用于外设 USB SATA SD SPI LED TIMER 等模块 2.2 存储器映射 CH567 包含有一个 4GB 的地址空间, 存储器映射主要包含几个不同区域, 详见下图所示

8 ECDC Reserve SDC Reserve USB&1 Reserve LED Reserve PWMX Reserve SPI1 SPI UART3 UART2 UART1 UART Reserve TMR2 TMR1 TMR Reserve SYS +C7FF +C4 +C3FF +A4 +A3FF +A +9FFF FF +8 +7FFF FF +6 +5FFF FF +5 +4FFF FF FF +4 +3FFF +3C +3BFF FF FF +3 +2FFF +2C +2BFF FF FF +2 +1FFF FF +1 RESERVE BUS RESERVE PERIPHERAL RESERVE SRAM RESERVE CODE xffff FFFF x8 8 x8 7FFF x8 x7f FFFF x41 x4 FFFF x4 x3f FFFF x2 8 x2 7FFF x2 x1f FFFF x4 x3 FFFF x 2.3 存储器映射表 图 2-2 存储器映射图 各存储器映射区域地址范围如下表所示 : 表 2-1 存储器映射区域地址 地址范围用途描述 x -x3 FFFF 片上非易失性存储器 Flash 存储器 (256KB) x4 -x1f FFFF 保留 - x2 -X2 7FFF 片上 SRAM, 通常用于存储数据 32KB x2 8-x3F FFFF 保留 - x4 -x4 FFFF 各种外设 多个外设模块 x41 -x7f FFFF 保留 - x8 -x8 7FFF 外部系统总线 32KB x8 8-xFFFF 7FFF 保留 外设地址分配 CH567 主要包含以下外设, 每个外设占用一定的地址空间, 外设寄存器的实际访问地址为 : 基地址 + 偏移地址 在后续章节中, 寄存器的地址有详细说明 下表为各个外设基地址的分配表 表 2-2 外设基地址分配表 外设编号外设名称外设基址 1 SYS x4 1 2 TMR x4 2

9 3 TMR1 x TMR2 x UART x4 3 6 UART1 x UART2 x UART3 x4 3C 9 SPI x4 4 1 SPI1 x PWMX x LED x USB x USB1 x SDC x4 A 16 ECDC x4 C4 下表为后续章节寄存器描述中 访问 的解释说明 : 缩写词 描述 RF 读取值为固定值, 不受复位影响 RO 只读 WO 只写 ( 读取值为 或无效 ) RZ 只读, 读取完之后自动清 WZ 写清 RW 可读可写 RW1 读 / 写 1 清 WA 只写 ( 安全模式下 ), 读取值为 或无效 RWA 读 / 安全模式下写

10 第 3 章系统控制 3.1 电源控制 CH567 需要外部提供工作电压 3.3V 在图 1-1 的封装引脚描述中, 外部提供了多组电源和地 内部电源管理采用多电源域分组模式, 可以根据使用的外设资源, 连接不同的电源系统 在系统或电源复位后,CH567 处于运行状态 当 CPU 不需要继续运行, 或者某些功能模块不需要使用时, 可以关闭这些模块的时钟或电源, 以降低功耗 3.2 复位控制 CH567 支持 3 种复位形式, 分别为电源上电复位 外部手工复位和内部软件复位 复位会导致系统重新加载配置信息, 并重新加载程序代码到 RAM 缓冲区中, 加载时间约为 8.8mS 寄存器 R8_GLOB_RESET_KEEP, 只在上电复位时被复位, 而不受其它复位形式影响 电源上电复位 当电源电压低于上电复位门限 Vpot 时,CH567 发生复位 下图为 CH567 上电复位图 外部手工复位 图 3-1 上电复位 外部手工复位由外部加到 RST# 引脚的低电平产生 当复位低电平持续时间大于最小复位脉冲宽度 (Trst) 时即触发芯片进行复位 内部软件复位 图 3-2 外部复位

11 芯片提供了内部软件复位功能, 以便在某些特定情况下, 不需要外部干预进行软件复位 设置全局复位配置寄存器 (R8_RST_WDOG_CTRL) 的位 RB_SOFTWARE_RESET 为 1, 即可实现软件复位 该位会自动清 复位特性 复位参数请参考 15.4 节的时序参数表 3.3 寄存器描述 系统控制相关寄存器物理基地址为 :x4 1 表 3-1 时钟及 CPU 控制相关寄存器列表 名称偏移地址描述复位值 R8_SAFE_ACCESS_SIG x 安全访问标记寄存器 8h R8_CHIP_ID x1 芯片 ID 寄存器 8h68 R8_SAFE_ACCESS_ID x2 安全访问 ID 寄存器 8h2 R8_GLOB_ROM_CFG x4 ROM 配置寄存器 8h8 R8_RST_BOOT_STAT x5 BOOT 状态寄存器 8hC1 R8_RST_WDOG_CTRL x6 复位寄存器 8h R8_GLOB_RESET_KEEP x7 复位保持寄存器 8h R8_SLP_WAKE_CTRL xe 唤醒控制寄存器 8h R8_SLP_POWER_CTRL xf 低功耗电源管理寄存器 8h 安全访问标记寄存器 (R8_SAFE_ACCESS_SIG): [7:] R8_SAFE_ACCESS_SIG WO 安全访问标记寄存器 部分寄存器 ( 访问属性为 RWA) 为保护寄存器, 必须进入安全访问模式才能进行读写操作 对该寄存器先写入 x57, 再 h 写入 xa8, 即可进入安全访问模式, 并且限时约 11 个主时钟周期 (Tsys), 超过则自动保护 [6:4] RB_SAFE_ACC_TIMER RO 安全访问时间, 固定为 128 Tsys [1:] RB_SAFE_ACC_MODE RO 当前安全访问模式状态 : 11: 安全模式, 可访问属性 RWA 寄存器 ; 其他 : 非安全模式 ; 芯片 ID 寄存器 (R8_CHIP_ID) [7:] R8_CHIP_ID RF 固定值 67h, 用于识别芯片 67h 安全访问 ID 寄存器 (R8_SAFE_ACCESS_ID): [7:] R8_SAFE_ACCESS_ID RF 固定值 2h 2h ROM 配置寄存器 (R8_GLOB_ROM_CFG):

12 [7:4] Reserved RWA 保留,[7:6] 必须写 1b, 读为 b Flash ROM 代码和数据区擦除 / 写使能 3 RB_ROM_CODE_WE RWA 位 : 1: 可编程 / 擦除 ; : 写保护 2 RB_ROM_DATA_WE RWA Flash ROM 数据区擦除 / 写使能位 : 1: 可编程 / 擦除 ; : 写保护 1 RB_CODE_RAM_WE RWA 代码 RAM 区写使能位 : 1: 写使能 ; : 写保护 RB_ROM_EXT_RE RO 外部编程器读 Flash ROM 使能位 : 1: 读使能 ; : 读保护 BOOT 状态寄存器 (R8_RST_BOOT_STAT) [7:6] Reserved RO 保留 11b 引导程序状态 : 5 RB_BOOT_LOADER RO 1: 引导程序状态 (Boot-Loader); : 用户程序状态 4 RB_CFG_DEBUG_EN RO 调试使能控制位 : 1: 使能 ; : 禁止 3 RB_CFG_BOOT_EN RO 引导程序使能控制位 : 1: 使能 ; : 禁止 2 RB_CFG_RESET_EN RO 外部复位使能控制位 : 1: 外部输入低电平信号复位 ; : 禁止 [1:] RB_RESET_FLAG RO 最近一次复位标志, 见表 表 3-2 最近一次复位标志描述 RB_RESET_FLAG 复位标志描述 b 软件复位, 来源 :RB_SOFTWARE_RESET=1 并且 RB_BOOT_LOADER= 1b 上电复位, 来源 : 芯片工作电压低于门槛电压 11b 手动复位, 来源 :RST# 脚输入低电平 复位寄存器 (R8_RST_WDOG_CTRL) [7:1] Reserved RO 保留, 其中 [7:6] 必须写 1b h 系统软件复位, 自动清零 : WA/ RB_SOFTWARE_RESET 1: 系统复位 ; WZ : 无动作 复位保持寄存器 (R8_GLOB_RESET_KEEP) 位 名称 访问 描述 复位值 [7:] R8_GLOB_RESET_KEEP RW 复位保持寄存器, 该寄存器值不受手动 h

13 复位 软件复位或者看门狗复位影响 唤醒控制寄存器 (R8_SLP_WAKE_CTRL) [7:5] Reserved RO 保留 4 RB_SLP_GPIO_WAKE RWA GPIO 端口唤醒使能控制位 : 1: 使能 ; : 禁止 [3:2] Reserved R 保留 1 RB_SLP_USB1_WAKE RWA USB1 唤醒使能控制位 : 1: 使能 ; : 禁止 RB_SLP_USB_WAKE RWA USB 唤醒使能控制位 : 1: 使能 ; : 禁止 低功耗电源管理寄存器 (R8_SLP_POWER_CTRL) 7 RB_SLP_STANDBY RWA 低功耗模式控制位, 如果进入自动清零 : 1: 请求内核低功耗 ; : 无动作 [6:2] Reserved R 保留 1 RB_SLP_USB1_PWRDN RWA USB1 电源控制位 : 1: 关闭 ; : 正常上电 RB_SLP_USB_PWRDN RWA USB 电源控制位 : 1: 关闭 ; : 正常上电 3.4 低功耗模式及唤醒 低功耗状态时 (RB_SLP_STANDBY 位置 1),PLL 停止工作,CH567 内部时钟暂停,CPU 不再工作, 也不响应任何中断, 但是如果唤醒后 CPU 开始工作, 发现唤醒事件同时也属于中断事件 ( 例如某 GPIO 唤醒并且产生 GPIO 中断 ), 那么会当作中断处理 为降低功耗, 在进入低功耗状态前, 如果低功耗期间不会用到的物理 PHY 模块 ( 例如 USB) 应该提前关闭 设置 RB_SLP_USB_PWRDN 位为 1,RB_SLP_USB1_PWRDN 位为 1 另外, 各个 GPIO 引脚不能处于悬浮状态, 需要设置为输出状态或者外部有固定电平的输入状态, 如果外面没有固定电平输入, 需要设置为内部下拉模式的输入状态 在低功耗模式下,CH567 仅支持部分 GPIO 或者 USB 唤醒, 参考 R8_SLP_WAKE_CTRL 寄存器 支持唤醒的 GPIO 引脚有 8 个, 分别是 8 个支持 GPIO 中断的引脚 GPIO 唤醒事件源与 GPIO 中断事件源相同, 但只有电平触发 ( 不需要 R8_GPIO_INT_MODE), 当 R8_GPIO_INT_POLAR 对应的位为 时,GPIO 引脚出现低电平时唤醒, 当 R8_GPIO_INT_POLAR 对应的位为 1 时,GPIO 引脚出现高电平时唤醒 下面以 GPIO 口 PA3 唤醒为例, 配置如下 : RB_GPIO_PA3_IP=; RB_GPIO_PA3_IE=1; RB_SLP_GPIO_WAKE=1; 当 PA3 口出现低电平时, 将产生唤醒事件,CH567 跳出低功耗模式后, 会触发 PA3 口的 GPIO 中断

14 第 4 章时钟控制 4.1 时钟框图 CH567 内部时钟结构如下图所示 : RB_SLP_USB_PWRDN RB_SLP_CLK_USB HCLK 3MHz SATA PHY 6MHz USBCTRL RB_SLP_USB1_PWRDN RB_SLP_CLK_USB1 HCLK USB PHY 6MHz USB1CTRL XO XI 3MHz OSC PLL RB_SLP_CLK_ECDC 48MHz RB_SLP_CLK_SDC 分频器 MASK_ED_CLK_PRE 分频器 SD_CLK_CFG ECDC_CLK SD_CLK _OUT 3MHz 分频器 R8_CLK_PLL_DIV HCLK RB_CLK_SEL_PLL RB_SLP_CLK_UARTx 分频器 R8_UARTx_DIV UARTx_CLK x = /1/2/3 RB_SLP_CLK_PWMx 分频器 R8_PWM_CLOCK_DIV PWMx_CLK HCLK RB_SLP_CLK_TMRx TIMEx_CLK x = /1/2 RB_SLP_CLK_LED 分频器 R8_LED_CLOCK_DIV LEDC_CLK RB_SLP_CLK_SPIx 分频器 R8_SPIx_CLOCK_DIV SPI/1_CLK_OUT BUS_CLK 图 4-1 时钟结构框图 外部时钟送入 CH567 后, 一路挂接到 USB-PHY 上, 产生 USB 控制器需要的时钟频率, 一路通过 PLL 模块产生 48MHz 的倍频时钟 通过时钟源选择控制位 (RB_CLK_SEL_PLL), 得到用于分频前的时钟频率 3MHz 或者 48MHz, 此时钟频率经过分频器 (R8_CLK_PLL_DIV) 得到系统时钟 Fsys(HCLK), 即 CPU 的主时钟, 范围 2MHz-12MHz

15 各外设模块时钟都有对应的时钟寄存器控制位, 进行单独的打开或关闭 为降低芯片功耗, 可以关闭不使用的功能模块时钟 4.2 寄存器描述 时钟控制相关寄存器物理基地址为 :x4 1 表 4-1 时钟控制相关寄存器列表 名称偏移地址描述复位值 R8_CLK_PLL_DIV x8 PLL 输出时钟分频寄存器 8h42 R8_CLK_CFG_CTRL xa 时钟配置寄存器 8h8 R8_SLP_CLK_OFF xc 睡眠控制寄存器 8h R8_SLP_CLK_OFF1 xd 睡眠控制寄存器 1 8h PLL 输出时钟分频寄存器 (R8_CLK_PLL_DIV) [7:] R8_CLK_PLL_DIV RWA 低 4 位有效,[7:6] 位必须写 1b, 最小值 2 8h42 时钟配置寄存器 (R8_CLK_CFG_CTRL) [7:2] Reserved RWA 保留,[7:6] 必须写 1b 1b 时钟源选择 : 1 RB_CLK_SEL_PLL RWA 1:PLL 48MHz; : 外部晶振 3MHz RB_CLK_PLL_SLEEP RWA PLL 睡眠控制位 : 1:PLL 睡眠 ; :PLL 正常工作 睡眠控制寄存器 (R8_SLP_CLK_OFF) 7 RB_SLP_CLK_UART3 RWA UART3 时钟控制位 : 1:UART3 时钟关闭 ; :UART3 时钟开启 UART2 时钟控制位 : 6 RB_SLP_CLK_UART2 RWA 1:UART2 时钟关闭 ; :UART2 时钟开启 UART1 时钟控制位 : 5 RB_SLP_CLK_UART1 RWA 1:UART1 时钟关闭 ; :UART1 时钟开启 UART 时钟控制位 : 4 RB_SLP_CLK_UART RWA 1:UART 时钟关闭 ; :UART 时钟开启 PWM 时钟控制位 : 3 RB_SLP_CLK_PWMX RWA 1:PWM 时钟关闭 ; :PWM 时钟开启 2 RB_SLP_CLK_TMR2 RWA TIMER2 时钟控制位 : 1:TIMER2 时钟关闭 ;

16 1 RB_SLP_CLK_TMR1 RWA RB_SLP_CLK_TMR RWA :TIMER2 时钟开启 TIMER1 时钟控制位 : 1:TIMER1 时钟关闭 ; :TIMER1 时钟开启 TIMER 时钟控制位 : 1:TIMER 时钟关闭 ; :TIMER 时钟开启 睡眠控制寄存器 1(R8_SLP_CLK_OFF1) 7 RB_SLP_CLK_ECDC RWA ECDC( 加解密模块 ) 时钟控制位 : 1:ECDC 时钟关闭 ; :ECDC 时钟开启 6 Reserved RO 保留 5 RB_SLP_CLK_USB1 RWA USB 时钟控制位 : 1:USB 时钟关闭 ; :USB 时钟开启 4 RB_SLP_CLK_USB RWA USB 时钟控制位 : 1:USB 时钟关闭 ; :USB 时钟开启 3 RB_SLP_CLK_LED RWA LEDC 时钟控制位 : 1:LEDC 时钟关闭 ; :LEDC 时钟开启 2 RB_SLP_CLK_SDC RWA SDC 时钟控制位 : 1:SDC 时钟关闭 ; :SDC 时钟开启 1 RB_SLP_CLK_SPI1 RWA SPI1 时钟控制位 : 1:SPI1 时钟关闭 ; :SPI1 时钟开启 RB_SLP_CLK_SPI RWA SPI 时钟控制位 : 1:SPI 时钟关闭 ; :SPI 时钟开启 4.3 系统时钟配置 外部晶振时钟 :Fosc = 3MHz; PLL 倍频时钟 : Fpll = 48MHz; 1. 选择 PLL 时钟源 :Fsrc = RB_CLK_SEL_PLL? PLL_FREQ : OSC_FREQ; 2. 系统时钟计算 : Fsys = Fsrc / R8_CLK_PLL_DIV, (2MHz - 12MHz) 系统上电默认选择 3MHz 作为 PLL 时钟源, 分频系数 2, 默认主频 15MHz

17 第 5 章通用和复用功能 I/O 5.1 GPIO 简介 系统提供了 2 组 GPIO 端口 PA 和 PB, 共 3 个通用输入输出引脚, 部分引脚具有复用和映射功能 每个 GPIO 端口有一个 32 位方向配置寄存器 ( R32_Px_DIR ), 一个 32 位数据输入寄存器 ( R32_Px_PIN ), 一个 32 位数据输出寄存器 ( R32_Px_OUT ), 一个 32 位清除寄存 ( R32_Px_CLR ), 一个 32 位上拉配置寄存器 ( R32_Px_PU ), 一个 32 位开漏输出和输入下拉配置寄存器 (R32_Px_PD ), 一个 32 位 I/O 驱动能力配置寄存器 (R32_Px_DRV ) 和一个 32 位施密特触发使能配置寄存器 (R32_Px_SMT ) PA 端口中,PA[]-PA[15] 位有效, 对应芯片上 16 个 GPIO 引脚 ;PB 端口中,PB[]-PB[13] 位有效, 对应芯片上 14 个 GPIO 引脚 ; 其中 8 个 GPIO 口具有中断功能, 可实现睡眠唤醒功能 每个 I/O 端口位可以自由编程, 但是 I/O 端口寄存器必须按 8 位 16 位或者 32 位字访问 如果引脚的复用功能没有开启, 则做为通用 I/O 口使用 下图是 GPIO 内部结构框图 : V33IO V33IO Data_Bus 7K Write R32_Px_OUT D SET CK Q R32_Px_PU CLR Q R32_Px_DRV I/O Write R32_Px_CLR PowerOnReset R32_Px_PU Read R32_Px_OUT 7K R32_Px_DIR R32_Px_SMT R32_Px_IN // GND GND 图 5-1 IO 内部结构框图 5.2 寄存器描述 GPIO 相关寄存器物理基地址为 :x4 1 表 5-1 GPIO 相关寄存器列表 名称偏移地址描述复位值 R8_GPIO_INT_STATUS x1c GPIO 中断标志寄存器 8h R8_GPIO_INT_ENABLE x1d GPIO 中断使能寄存器 8h R8_GPIO_INT_MODE x1e GPIO 中断触发模式寄存器 8h R8_GPIO_INT_POLAR x1f GPIO 中断极性寄存器 8h R32_PA_DIR x4 PA 端口方向设置寄存器 32h R32_PA_PIN x44 PA 端口数据输入寄存器 32hxxxx xxxx R32_PA_OUT x48 PA 端口数据输出寄存器 32h

18 R32_PA_CLR x4c PA 端口输出清 寄存器 32h R32_PA_PU x5 PA 端口上拉使能寄存器 32h R32_PA_PD x54 PA 端口开漏输出和输入下拉配置寄存器 32h R32_PA_DRV x58 PA 端口驱动能力配置寄存器 32h R32_PA_SMT x5c PA 端口施密特触发器使能配置寄存器 32h R32_PB_DIR x6 PB 端口方向设置寄存器 32h R32_PB_PIN x64 PB 端口数据输入寄存器 32hxxxx 8 R32_PB_OUT x68 PB 端口数据输出寄存器 32h R32_PB_CLR x6c PB 端口输出清 寄存器 32h R32_PB_PU x7 PB 端口上拉配置寄存器 32h R32_PB_PD x74 PB 端口开漏输出和输入下拉配置寄存器 32h R32_PB_DRV x78 PB 端口驱动能力配置寄存器 32h R32_PB_SMT x7c PB 端口施密特触发器使能配置寄存器 32h R8_PORT_PIN x12 复用重映射配置寄存器 8h GPIO 中断标志寄存器 (R8_GPIO_INT_STATUS) 7 RB_GPIO_PB1_IS RW1 6 RB_GPIO_PB4_IS RW1 5 RB_GPIO_PA12_IS RW1 4 RB_GPIO_PA11_IS RW1 3 RB_GPIO_PA1_IS RW1 2 RB_GPIO_PA6_IS RW1 1 RB_GPIO_PA4_IS RW1 RB_GPIO_PA3_IS RW1 PB1 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PB4 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA12 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA11 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA1 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA6 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA4 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 PA3 引脚中断标志位, 写 1 清零 : 1: 有中断产生 ; : 无中断产生 GPIO 中断使能寄存器 (R8_GPIO_INT_ENABLE)

19 7 RB_GPIO_PB1_IE RW 6 RB_GPIO_PB4_IE RW 5 RB_GPIO_PA12_IE RW 4 RB_GPIO_PA11_IE RW 3 RB_GPIO_PA1_IE RW 2 RB_GPIO_PA6_IE RW 1 RB_GPIO_PA4_IE RW RB_GPIO_PA3_IE RW PB1 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PB4 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA12 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA11 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA1 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA6 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA4 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PA3 引脚中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 GPIO 中断触发模式寄存器 (R8_GPIO_INT_MODE) 7 RB_GPIO_PB1_IM RW PB1 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 6 RB_GPIO_PB4_IM RW PB4 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 5 RB_GPIO_PA12_IM RW PA12 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 4 RB_GPIO_PA11_IM RW PA11 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 3 RB_GPIO_PA1_IM RW PA1 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 2 RB_GPIO_PA6_IM RW PA6 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 1 RB_GPIO_PA4_IM RW PA4 引脚中断模式选择位 : 1: 边沿触发 ; : 电平触发 RB_GPIO_PA3_IM RW PA3 引脚中断模式选择位 :

20 1: 边沿触发 ; : 电平触发 GPIO 中断极性寄存器 (R8_GPIO_INT_POLAR) 7 RB_GPIO_PB1_IP RW 6 RB_GPIO_PB4_IP RW 5 RB_GPIO_PA12_IP RW 4 RB_GPIO_PA11_IP RW 3 RB_GPIO_PA1_IP RW 2 RB_GPIO_PA6_IP RW 1 RB_GPIO_PA4_IP RW RB_GPIO_PA3_IP RW PB1 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PB4 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA12 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA11 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA1 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA6 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA4 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA3 引脚中断极性选择位 : 1: 高电平 / 上升沿 ; : 低电平 / 下降沿 PA 端口方向设置寄存器 (R32_PA_DIR) [31:16] Reserved R 保留 [15:] R32_PA_DIR RW PA 引脚当前输入输出方向控制 : 1: 引脚方向为输出模式 ; : 引脚方向为输入模式 PA 端口输入数据寄存器 (R32_PA_PIN) [31:16] Reserved R 保留 [15:] R32_PA_PIN RO PA 引脚前电平状态 : 1: 引脚输入高电平 ; : 引脚输入低电平 仅在方向寄存器 (R32_PA_DIR) 对应位为 时, 该位值有效 PA 端口输出数据寄存器 (R32_PA_OUT)

21 [31:16] Reserved R 保留 [15:] R32_PA_OUT RW PA 引脚输出电平状态 : 1: 引脚输出高电平 ; : 引脚输出低电平 仅在方向寄存器 (R32_PA_DIR) 对应位为 1 时, 该位值有效 PA 端口位清除寄存器 (R32_PA_CLR) [31:16] Reserved R 保留 [15:] R32_PA_CLR WZ PA 保持 / 清除数据输出控制 : 1: 引脚输出低电平 ; : 无影响 PA 端口上拉配置寄存器 (R32_PA_PU) [31:16] Reserved R 保留 [15:] R32_PA_PU RW PA 引脚上拉功能使能控制 : 1: 使能引脚上拉功能 ; : 关闭引脚上拉功能 PA 端口开漏输出和输入下拉配置寄存器 (R32_PA_PD) [31:16] Reserved R 保留 [15:] R32_PA_PD RW 方向寄存器 (R32_PA_DIR) 对应位配置为 1( 即输出模式 ) 时 : 1: 启用该引脚开漏输出功能 ; : 关闭该引脚开漏输出功能 方向寄存器 (R32_PA_DIR) 对应位配置为 ( 即输入模式 ) 时 : 1: 启用该引脚下拉功能 ; : 关闭该引脚下拉功能 PA 端口驱动能力配置寄存器 (R32_PA_DRV) [31:16] Reserved R 保留 [15:] R32_PA_DRV RW PA 引脚输出驱动能力控制 : 1: 驱动电流最大 16mA; : 驱动电流最大 8mA PA 端口施密特触发器使能配置寄存器 (R32_PA_SMT): [31:16] Reserved R 保留 [15:] R32_PA_SMT RW PA 引脚施密特触发器功能控制 : 1: 启用该引脚施密特触发器输入功能, 或低斜率输出功能 ; : 关闭该引脚施密特触发器输入功能, 或低斜率输出功能

22 PB 端口方向设置寄存器 (R32_PB_DIR) [31:14] Reserved R 保留 [13:] R32_PB_DIR RW PB 引脚当前输入输出方向控制 : 1: 引脚方向为输出模式 ; : 引脚方向为输入模式 PB 端口输入数据寄存器 (R32_PB_PIN) [31:14] Reserved R 保留 [13:] R32_PB_PIN RO PB 引脚前电平状态 : 1: 引脚输入高电平 ; : 引脚输入低电平 仅在方向寄存器 (R32_PB_DIR) 对应位为 时, 该位值有效 PB 端口输出数据寄存器 (R32_PB_OUT) [31:14] Reserved R 保留 [13:] R32_PB_OUT RW PB 引脚输出电平状态 : 1: 引脚输出高电平 ; : 引脚输出低电平 仅在方向寄存器 (R32_PB_DIR) 对应位为 1 时, 该位值有效 PB 端口位清除寄存器 (R32_PB_CLR) [31:14] Reserved R 保留 [13:] R32_PB_CLR WZ PB 保持 / 清除数据输出控制 : 1: 引脚输出低电平 ; : 无影响 PB 端口上拉配置寄存器 (R32_PB_PU) [31:14] Reserved R 保留 [13:] R32_PB_PU RW PB 引脚上拉功能使能控制 : 1: 使能引脚上拉功能 ; : 关闭引脚上拉功能 PB 端口开漏输出和输入下拉配置寄存器 (R32_PB_PD) [31:14] Reserved R 保留 [13:] R32_PB_PD RW 方向寄存器 (R32_PB_DIR) 对应位配置为 1( 即输出模式 ) 时 : 1: 启用该引脚开漏输出功能 ;

23 : 关闭该引脚开漏输出功能 方向寄存器 (R32_PB_DIR) 对应位配置为 ( 即输入模式 ) 时 : 1: 启用该引脚下拉功能 ; : 关闭该引脚下拉功能 如果上拉配置寄存器 (R32_PB_PU) 对应位配置也为 1 则启用输入状态弱保持功能 PB 端口驱动能力配置寄存器 (R32_PB_DRV) [31:14] Reserved R 保留 [13:] R32_PB_DRV RW PB 引脚输出驱动能力控制 : 1: 驱动电流最大 16mA; : 驱动电流最大 8mA PB 端口施密特触发器使能配置寄存器 (R32_PB_SMT): [31:14] Reserved R 保留 [13:] R32_PB_SMT RW PB 引脚施密特触发器功能控制 : 1: 启用该引脚施密特触发器输入功能, 或低斜率输出功能 ; : 关闭该引脚施密特触发器输入功能, 或低斜率输出功能 复用重映射配置寄存器 (R8_PORT_PIN) [7:6] Reserved RO 保留 5 RB_PIN_UART1 RW UART1 重映射配置位 : 1:RXD1/TXD1 到 PB8/PB9 脚 ; :RXD1/TXD1 到 PA8/PA9 脚 4 RB_PIN_UART RW UART 重映射配置位 : 1:RXD/TXD 到 PA15/PA14 脚 ; :RXD/TXD 到 PB4/PB7 脚 3 Reserved RO 保留 2 RB_PIN_TMR2 RW TIMER2 重映射配置位 : 1:TMR2/PWM6/CAP2 到 PB11 脚 ; :TMR2/PWM6/CAP2 到 PA11 脚 1 RB_PIN_TMR1 RW TIMER1 重映射配置位 : 1:TMR1/PWM5/CAP1 到 PB2 脚 ; :TMR1/PWM5/CAP1 到 PA1 脚 Reserved RO 保留 5.3 GPIO 的复用与重映射 复用功能

24 芯片部分 I/O 引脚具有复用功能, 上电后默认所有 I/O 引脚均为通用 I/O 功能, 启用不同功能模块后, 相应引脚被配置成各自功能模块对应的功能引脚 如果一个管脚复用多个功能, 并且多个功能都已开启, 那么复用功能的优先级顺序请参考 1.2 节引脚的 复用功能及映射 列表中功能顺序, 优先级从高到低 例如 :PA 脚复用为 /SCK1/LED/CMD1, 则 SPI1 的时钟功能优先,SD1 控制器的 CMD1 功能最低 这样可以在多个复用功能中, 将功能优先级最低的部分不需使用引脚启用相对更高优先级的复用功能 以下各表为各个功能模块所使用的 I/O 引脚 表 5-2 串行外设接口 (SPI) 引脚 GPIO 功能描述 SCS PA12 SPI 从机片选输入引脚 SCK PA13 SPI 串行时钟引脚, 主机输出 / 从机输入 MOSI PA14 SPI 串行数据引脚, 主机输出 / 从机输入 MISO PA15 SPI 串行数据引脚, 主机输入 / 从机输出 表 5-3 串行外设接口 (SPI1) 引脚 GPIO 功能描述 SCK1 PA SPI1 串行时钟输出引脚 MOSI1 PA1 SPI1 串行数据输出引脚 ( 只有主机功能 ) MISO1 PA2 SPI1 串行数据输入引脚 ( 只有主机功能 ) 表 5-4 通用异步收发器 (UART) 引脚 GPIO 功能描述 RXD PB4 UART 接收器输入引脚 TXD PB7 UART 发送器输出引脚 RXD_ PA15 UART 的 RXD 引脚功能映射 TXD_ PA14 UART 的 TXD 引脚功能映射 DTR PB5 UART 的 MODEM 信号, 数据终端就绪 RTS PB6 UART 的 MODEM 信号, 请求发送 CTS PB UART 的 MODEM 信号, 清除发送 DSR PB1 UART 的 MODEM 信号, 数据装置就绪 RI PB2 UART 的 MODEM 信号, 振铃指示 DCD PB3 UART 的 MODEM 信号, 载波检测 表 5-5 通用异步收发器 (UART1-3) 引脚 GPIO 功能描述 RXD1 PA8 UART1 接收器输入引脚 TXD1 PA9 UART1 发送器输出引脚 RXD1_ PB8 UART1 的 RXD 引脚功能映射 TXD1_ PB9 UART1 的 TXD 引脚功能映射 RXD2 PA6 UART2 接收器输入引脚 TXD2 PA7 UART2 发送器输出引脚 RXD3 PA4 UART3 接收器输入引脚 TXD3 PA5 UART3 发送器输出引脚 表 5-6 SD 控制器 (SD-3)

25 引脚 GPIO 功能描述 SDCK PA6 SD-3 时钟信号引脚 CMD PA7 SD 命令信号引脚 SD PA8 SD 数据信号 引脚 SD1 PA9 SD 数据信号 1 引脚 SD2 PA1 SD 数据信号 2 引脚 SD3 PA11 SD 数据信号 3 引脚 CMD1 PA SD1 命令信号引脚 SD1 PA12 SD1 数据信号 引脚 SD11 PA13 SD1 数据信号 1 引脚 SD12 PA14 SD1 数据信号 2 引脚 SD13 PA15 SD1 数据信号 3 引脚 CMD2 PA1 SD2 命令信号引脚 SD2 PB SD2 数据信号 引脚 SD21 PB1 SD2 数据信号 1 引脚 SD22 PB2 SD2 数据信号 2 引脚 SD23 PB3 SD2 数据信号 3 引脚 CMD3 PA2 SD3 命令信号引脚 SD3 PB4 SD3 数据信号 引脚 SD31 PB5 SD3 数据信号 1 引脚 SD32 PB6 SD3 数据信号 2 引脚 SD33 PB7 SD3 数据信号 3 引脚 表 5-7 LED 控制卡 引脚 GPIO 功能描述 LED PA LED 串行数据 引脚 LED1 PA1 LED 串行数据 1 引脚 LED2 PA2 LED 串行数据 2 引脚 LED3 PA3 LED 串行数据 3 引脚 LEDC PA4 LED 串行时钟引脚 表 5-8 ISP 下载 (ISP) 引脚 GPIO 功能描述 SCS PA12 ISP 下载片选输入引脚 SCK PA13 ISP 下载时钟输入引脚 MOSI PA14 ISP 下载数据输入引脚 MISO PA15 ISP 下载数据输出引脚 RST RST# ISP 下载复位输入引脚 重映射 为了优化芯片封装的外设数目, 可以把一些复用功能重新映射到其他引脚上 设置复用映射寄存器 R8_PORT_PIN 可实现引脚的重映射 CH567 支持 UART TIMER1 TIMER 2 外设引脚的重映射, 具体参考下表 : 表 5-9 重映射引脚 外设功能默认引脚重映射引脚 UART PB4/PB7 PA15/PA14

26 UART1 PA8/PA9 PB8/PB9 TIMER1/PWM5 PA1 PB2 TIMER2/PWM6 PA11 PB11

27 第 6 章串行外设接口 SPI 6.1 SPI 简介 SPI 是一种全双工串行接口, 可处理多个连接到指定总线上的主机和从机 在数据通讯过程中, 总线上只能有一个主机和一个从机通信 通常 SPI 接口由 4 个引脚组成 :SPI 片选引脚 (SCS) SPI 时钟引脚 (SCK) SPI 串行数据引脚 MISO( 主机输入 / 从机输出引脚 ) 和 SPI 串行数据引脚 MOSI( 主机输出 / 从机输入引脚 ) CH567 芯片拥有 2 个 SPI 接口, 其各自特性分别如下所示 : SPI 特性 : (1) 支持主机模式和设备模式 ; (2) 兼容串行外设接口 (SPI) 规范 ; (3) 支持模式 和模式 3 数据传输方式 ; (4) 8 位数据传输方式 ; (5) 时钟频率接近 Fsys 一半 ; (6) 8 字节 FIFO; (7) 设备模式支持首字节为命令模式或数据流模式 ; (8) 支持 DMA 数据传输 SPI1 特性 : (1) 只支持主机模式 ; (2) 支持模式 和模式 3 数据传输方式 ; (3) 8 位数据传输方式 ; (4) 时钟频率最高接近 Fsys 一半 ; (5) 8 字节 FIFO 6.2 寄存器描述 SPI 相关寄存器物理起始地址为 :x4 4 SPI1 相关寄存器物理起始地址为 :X4 44 表 6-1 SPI 相关寄存器列表 名称偏移地址描述复位值 R8_SPI_CTRL_MOD x SPI 模式配置寄存器 8h R8_SPI_CTRL_CFG x1 SPI 配置寄存器 8h R8_SPI_INTER_EN x2 SPI 中断使能寄存器 8h R8_SPI_CLOCK_DIV SPI 主机模式时钟分频寄存器 x3 R8_SPI_SLAVE_PRE SPI 设备模式预置数据寄存器 8h1 R8_SPI_BUFFER x4 SPI 数据缓冲区 8hxx R8_SPI_RUN_FLAG x5 SPI 工作状态寄存器 8h R8_SPI_INT_FLAG x6 SPI 中断标志寄存器 8h R8_SPI_FIFO_COUNT x7 SPI 收发 FIFO 计数寄存器 8hxx R16_SPI_TOTAL_CNT xc SPI 收发数据长度寄存器 16hxxxx R8_SPI_FIFO x1 SPI FIFO 寄存器 8hxx R8_SPI_FIFO_COUNT1 x13 SPI 收发 FIFO 计数寄存器 8hxx R16_SPI_DMA_NOW x14 SPI DMA 缓冲区当前地址 16hxxxx R16_SPI_DMA_BEG x18 SPI DMA 缓冲区起始地址 16hxxxx R16_SPI_DMA_END x1c SPI DMA 缓冲区结束地址 16hxxxx

28 表 6-2 SPI1 相关寄存器列表 名称偏移地址描述复位值 R8_SPI1_CTRL_MOD x SPI1 模式配置寄存器 8h R8_SPI1_CTRL_CFG x1 SPI1 配置寄存器 8h R8_SPI1_INTER_EN x2 SPI1 中断使能寄存器 8h R8_SPI1_CLOCK_DIV x3 SPI1 主机模式时钟分频寄存器 8hxx R8_SPI1_BUFFER x4 SPI1 数据缓冲区 8hxx R8_SPI1_RUN_FLAG x5 SPI1 工作状态寄存器 8h R8_SPI1_INT_FLAG x6 SPI1 中断标志寄存器 8h R8_SPI1_FIFO_COUNT x7 SPI1 收发 FIFO 计数寄存器 8hxx R16_SPI1_TOTAL_CNT xc SPI1 收发数据长度寄存器 16hxxxx R8_SPI1_FIFO x1 SPI1 FIFO 寄存器 8hxx R8_SPI1_FIFO_COUNT1 x13 SPI1 收发 FIFO 计数寄存器 8hxx SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) (x=/1) 7 RB_SPI_MISO_OE RW 6 RB_SPI_MOSI_OE RW 5 RB_SPI_SCK_OE RW 4 RB_SPI_FIFO_DIR RW 3 RB_SPI_SLV_CMD_MOD RW 3 RB_SPI_MST_SCK_MOD RW 2 RB_SPI_2WIRE_MOD RW 1 RB_SPI_ALL_CLEAR RW MISO 引脚输出使能位 ( 可在 2 线模式数据线切换方向使用 ): 1:MISO 引脚输出使能 ; :MISO 引脚输出禁止 MOSI 引脚输出使能位 : 1:MOSI 引脚输出使能 ; :MOSI 引脚输出禁止 SCK 引脚输出使能位 1:SCK 引脚输出使能 ; :SCK 引脚输出禁止 FIFO 方向设置位 : 1: 输入模式 ( 主机模式读数据 ); : 输出模式 ( 主机模式写数据 ) SPI 设备模式首字节配置位, 仅 SPI: 1: 首字节命令模式 ; : 数据流模式 在首字节命令模式下, 当接收到 SPI 片选有效后的首字节数据后, 将视为命令码, 且中断标志寄存器中的 RB_SPI_IF_FST_BYTE 位将置 1, 该位仅在设备模式下有效 主机时钟采样模式配置位 : 1: 模式 3( 空闲时 SCK 为高电平 ); : 模式 ( 空闲时 SCK 为低电平 ) 该位仅在主机模式下有效 2 线或 3 线 SPI 模式配置位, 仅 SPI, SPI1 无需此控制位 : 1:2 线模式 (SCK,MISO); :3 线模式 (SCK,MOSI,MISO) FIFO 寄存器及计数寄存器清 位 : 1: 强制清除 ; 1

29 RB_SPI_MODE_SLAVE RW : 不清除 SPI 主从模式选择位, 仅 SPI 1: 设备模式 ; : 主机模式 注 :SPI1 不支持设备模式 SPI 配置寄存器 (R8_SPIx_CTRL_CFG) (x=/1) [7:6] Reserved R 保留 SPI 数据位序选择位 : 5 RB_SPI_BIT_ORDER RW 1: 低字节在前 ; : 高字节在前 4 RB_SPI_AUTO_IF RW 使能访问 BUFFER/FIFO 自动清除标志位 RB_SPI_IF_BYTE_END 的功能 : 1: 使能 ; : 禁止 3 Reserved R 保留 2 RB_SPI_DMA_LOOP RW SPI DMA 地址循环使能位 : 1: 使能 DMA 地址循环功能 ; : 禁止 DMA 地址循环功能 注 :SPI1 不支持 1 Reserved R 保留 RB_SPI_DMA_ENABLE RW SPI DMA 使能 / 禁止位, 仅支持 SPI: 1: 使能 DMA; : 禁止 DMA 注 : 如果使能 DMA 地址循环模式功能, 当 DMA 地址增加到设置的末尾地址时, 自动循环指向设置的首地址, 而不需要重新设置 DMA 起始地址寄存器 (R16_SPI_DMA_BEG) 和 DMA 结束地址寄存器 (R16_SPI_DMA_END) SPI 中断使能寄存器 (R8_SPIx_INTER_EN) (x=/1) 7 RB_SPI_IE_FST_BYTE RW 从模式下, 第一个字节接收中断使能位, 仅支持 SPI: 1: 使能接收到第一个字节中断 ; : 禁止接收到第一个字节中断 开启此功能需要设置 SPI 为设备模式, 同时需要将 RB_SPI_SLV_CMD_MOD 位为 1, 首字节命令模式 [6:5] Reserved R 保留 FIFO 溢出中断使能位, 仅支持 SPI: 4 RB_SPI_IE_FIFO_OV RW 1: 使能相应中断 ; : 禁止相应中断 3 RB_SPI_IE_DMA_END RW DMA 结束中断使能位, 仅支持 SPI: 1: 使能相应中断 ; : 禁止相应中断 2 RB_SPI_IE_FIFO_HF RW FIFO 过半中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 1 RB_SPI_IE_BYTE_END RW SPI 单字节传输完成中断使能位 :

30 RB_SPI_IE_CNT_END RW 1: 使能相应中断 ; : 禁止相应中断 SPI 全部字节传输完成中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 SPI 主机模式时钟分频寄存器 (R8_SPIx_CLOCK_DIV) (x=/1) [7:] R8_SPI_CLOCK_DIV RW 主机模式分频系数, 最小值为 2 SPI 时钟频率 = 主频 / 分频系数 1h SPI 设备模式预置数据寄存器 (R8_SPI_SLAVE_PRE): [7:] R8_SPI_SLAVE_PRE RW SPI 设备模式下, 预置的返回数据 用于接收首字节数据后的返回数据 注 :SPI1 不支持 1h SPI 数据缓冲区 (R8_SPIx_BUFFER) (x=/1) [7:] R8_SPIx_BUFFER RW SPI 数据发送和接收缓冲区 xx SPI 工作状态寄存器 (R8_SPIx_RUN_FLAG) (x=/1) 7 RB_SPI_SLV_SELECT RO SPI 设备模式选择状态位 : 1: 设备模式 ; : 主机模式 注 :SPI1 不支持 6 RB_SPI_SLV_CS_LOAD RO SPI 设备模式片选后首次加载状态位 : 1: 加载完成 ; : 未完成 ( 可修改预加载值 ) 注 :SPI1 不支持 5 RB_SPI_FIFO_READY RO FIFO 准备完成状态位 : 1:FIFO 准备完成 ; :FIFO 未准备好 4 RB_SPI_SLV_CMD_ACT RO SPI 设备模式下命令接收完成状态位, 即交换完首字节数据 : 1: 首字节交换完成 ; : 首字节交换未完成 注 :SPI1 不支持 [3:] Reserved R 保留 SPI 中断标志寄存器 (R8_SPIx_INT_FLAG) (x=/1) 7 RB_SPI_IF_FST_BYTE RW1 SPI 设备模式下, 首字节接收标志位 : 1: 接收到首字节 ; : 未接收到首字节 注 :SPI1 不支持 6 RB_SPI_FREE RO 当前 SPI 空闲状态位 :

31 1: 当前 SPI 处于空闲状态 ; : 当前 SPI 处于非空闲状态 5 Reserved RO 保留 4 RB_SPI_IF_FIFO_OV RW1 SPI FIFO 溢出标志位, 仅支持 SPI: 1:FIFO 溢出 ; :FIFO 未溢出 注 :SPI1 不支持 3 RB_SPI_IF_DMA_END RW1 SPI DMA 结束标志位, 仅支持 SPI: 1:DMA 传输结束 ; :DMA 传输未结束 注 :SPI1 不支持 2 RB_SPI_IF_FIFO_HF RW1 FIFO 数据过半标志位 : 1: 数据达到 FIFO 缓冲区一半 ; : 数据未达到 FIFO 缓冲区一半 注 :RB_SPI_FIFO_DIR=1, 接收数据,FIFO 计数 >= 4 触发 ; RB_SPI_FIFO_DIR=, 发送数据,FIFO 计数 < 4 触发 1 RB_SPI_IF_BYTE_END RW1 SPI 单字节传输完成标志位 : 1:SPI 单字节传输完成 ; :SPI 单字节传输未完成 RB_SPI_IF_CNT_END RW1 SPI 全部字节传输完成标志位 : 1:SPI 全部字节传输完成 ; :SPI 全部字节传输未完成 SPI 收发 FIFO 计数寄存器 (R8_SPIx_FIFO_COUNT) (x=/1) [7:] R8_SPIx_FIFO_COUNT RW 当前 FIFO 中字节计数 xx SPI 收发 FIFO 计数寄存器 (R8_SPIx_FIFO_COUNT1) (x=/1) [7:] R8_SPIx_FIFO_COUNT1 RW 当前 FIFO 中字节计数, 等效寄存器 R8_SPIx_FIFO_COUNT xx SPI 收发数据总长度寄存器 (R16_SPIx_TOTAL_CNT) (x=/1) [15:] R16_SPIx_TOTAL_CNT RW SPI 数据收发总字节数, 低 12 位有效 在使用 DMA 时一次最多可以发送 495 个字节 SPI FIFO 寄存器 (R8_SPIx_FIFO) (x=/1) [7:] R8_SPIx_FIFO RO/ WO SPI FIFO 寄存器 FIFO 大小为 8 个字节 寄存器 R8_SPIx_BUFFER 和寄存器 R8_SPIx_FIFO 均为 SPI 数据相关寄存器, 主要区别在于 : 后者读取完一个字节数据之后, 因为是从 FIFO 读取, 所以长度寄存器 (R16_SPI_TOTAL_CNT) 的值自动减 1, 而前者读取完一个字节, 长度寄存器值不变

32 SPI DMA 缓冲区当前地址 (R16_SPI_DMA_NOW) [15:] R16_SPI_DMA_NOW RW DMA 缓冲区当前地址, 仅支持 SPI 通过查询此值可以判断 DMA 运行情况 xxxx SPI DMA 缓冲区起始地址 (R16_SPI_DMA_BEG) [15:] R16_SPI_DMA_BEG RW DMA 缓冲区起始地址, 仅支持 SPI 指向 SPI 收发数据缓冲区起始地址 xxxx SPI DMA 缓冲区结束地址 (R16_SPI_DMA_END) [15:] R16_SPI_DMA_END RW DMA 缓冲区结束地址, 仅支持 SPI 指向 SPI 收发数据缓冲区结束地址 xxxx 6.3 SPI 传输格式 SPI 仅支持模式 和模式 3 两种传输格式, 可以通过设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_MST_SCK_MOD 位来进行选择 数据传输格式如下图所示 : 模式 :RB_SPI_MST_SCK_MOD = 模式 时序图 Cycle CLK MOSI MSB LSB MISO MSB LSB MSB* 图 6-1 SPI 模式 传输格式模式 3: RB_SPI_MST_SCK_MOD = 1 模式 3 时序图 Cycle CLK MOSI MSB LSB MISO LSB* MSB LSB 图 6-2 SPI 模式 3 传输格式 6.4 SPI 配置 SPI 主机模式

33 SPI 主机模式下, 在 SCK 引脚产生串行时钟, 片选引脚可以指定为任意 I/O 引脚 配置步骤 : (1) 设置 SPI 主机模式时钟分频寄存器 (R8_SPIx_CLOCK_DIV), 配置 SPI 时钟速度 ; (2) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_MODE_SLAVE 位为, 配置 SPI 为主机模式 ; (3) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_SLV_CMD_MOD 位, 根据连接的设备需求设置为模式 或模式 3; (4) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位, 配置 FIFO 方向, 若为 1 则当前 FIFO 方向为数据输入, 若为 则当前 FIFO 方向为数据输出 (5) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_MOSI_OE 位和 RB_SPI_SCK_OE 位为 1, RB_SPI_MISO_OE 位为, 并设置 PA 口方向寄存器 (R32_PB_DIR) 中 MOSI 引脚和 SCK 引脚对应的位为 1,MISO 引脚对应的位为, 将 MOSI 引脚和 SCK 引脚方向配置为输出,MISO 引脚方向配置为输入 ; 数据发送过程 : (1) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位为, 置当前 FIFO 方向为输出 ; (2) 写 R16_SPIx_TOTAL_CNT 寄存器, 设置要发送的数据长度 ; (3) 写 R8_SPIx_FIFO 寄存器, 往 FIFO 里写要发送的数据, 如果 R8_SPI_FIFO_COUNT 小于 FIFO 大小则可以继续往 FIFO 写数据 ; (4) 所有数据写入 FIFO 后, 等待 R16_SPIx_TOTAL_CNT 寄存器为, 则说明数据发送完成, 如果发送一字节, 也可以等待 R8_SPI_FIFO_COUNT 为, 则说明 FIFO 中没有数据即数据已发送完毕 数据接收过程 : (1) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位为 1, 置当前 FIFO 方向为输入 ; (2) 写 R16_SPIx_TOTAL_CNT 寄存器, 设置要接收的数据长度 ; (3) 等待 R8_SPIx_FIFO_COUNT 寄存器不为, 则说明接收到返回数据 ; (4) 读取 R8_SPIx_FIFO 中的值即为接收到的数据 SPI 从机模式 只有 SPI 支持从机模式, 从机模式下,SCK 引脚用于接收连接的 SPI 主机的串行时钟 配置步骤 : (1) 设置 SPI 模式配置寄存器 (R8_SPI_CTRL_MOD) 的 RB_SPI_MODE_SLAVE 位为 1, 配置 SPI 为从机模式 ; (2) 根据需要设置 SPI 模式配置寄存器 (R8_SPI_CTRL_MOD) 的 RB_SPI_SLV_CMD_MOD 位 ; (3) 设置 SPI 模式配置寄存器 (R8_SPI_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位, 配置 FIFO 方向, 若为 1 则当前 FIFO 方向为数据输入, 若为 则当前 FIFO 方向为数据输出 ; (4) 设置 SPI 模式配置寄存器 (R8_SPI_CTRL_MOD) 的 RB_SPI_MOSI_OE 位和 RB_SPI_SCK_OE 位为,RB_SPI_MISO_OE 位为 1, 并设置 PA 口方向寄存器 (R32_PB_DIR) 中 MOSI 引脚 SCK 引脚和 SCS 引脚对应的位为,MISO 引脚对应的位为 1, 将 MOSI 引脚 SCK 引脚和 SCS 引脚方向配置为输入, MISO 引脚方向配置为输出 如果 MISO 引脚不配置输出方向, 当片选有效 ( 低电平 ) 时,MISO 将自动使能输出 建议, 设置 MISO 引脚设置为输入模式, 使 MISO 在片选无效时决不输出, 便于多机操作时, 共享 SPI 总线 注意 : 在 SPI 从模式下 MISO 引脚的 I/O 引脚方向, 除了能够由 MISO 引脚方向配置为输出之外, 还支持 SPI 片选有效期间自动配置为输出, 但其输出数据由 RB_SPI_MISO_OE 选择, 当 RB_SPI_MISO_OE 为 1 时输出 SPI 数据, 当 RB_SPI_MISO_OE 为 时输出 GPIO 寄存器的数据 (5) 可选的, 设置 SPI 设备模式预置数据寄存器 (R8_SPI_SLAVE_PRE), 用于被片选后首次自动加载到缓冲区中用于对外输出 当 8 个时钟过去之后 ( 即首个数据字节在主从双方之间交换完毕 ), 控制器得到外部 SPI 主机发来的首字节数据 ( 命令码 ), 外部 SPI 主机交换得到 R8_SPI_SLAVE_PRE 中的预置数据 ( 状态值 ) 该寄存器的位 7 将 SPI 片选有效后的 SCK 低电平期间自动加载到 MISO 引脚

34 上, 对于 SPI 模式 (CLK 默认为低电平 ), 如果预置了 R8_SPI_SLAVE_PRE 的位 7, 那么外部 SPI 主机将在 SPI 片选有效但尚未传输数据时, 就能够通过查询 MISO 引脚得到 R8_SPI_SLAVE_PRE 的位 7 的预置值, 从而通过仅仅有效一下 SPI 片选就能获得 R8_SPI_SLAVE_PRE 的位 7 的值 数据发送过程 : (1) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位为, 配置当前 FIFO 方向为数据输出 ; (2) 将发送数据写入到 FIFO 寄存器 (R8_SPIx_FIFO) 中, 并将 SPI 发送 / 接收数据总长度寄存器 (R16_SPIx_TOTAL_CNT) 加 1, 建议一次性将 R16_SPIx_TOTAL_CNT 为较大的值, 这样, 只要 FIFO 中有数据就会自动发送,FIFO 空时自动暂停, 不必每次设置 R16_SPIx_TOTAL_CNT; (3) 如果发送单个字节, 则等待 R16_SPIx_TOTAL_CNT 寄存器为, 等待数据发送完毕 ; 如果发送多个字节, 则可以一次性最多写入 8 个数据到 FIFO 寄存器 (R8_SPIx_FIFO) 中, 再等待发送完毕 ; 数据接收过程 : (1) 设置 SPI 模式配置寄存器 (R8_SPIx_CTRL_MOD) 的 RB_SPI_FIFO_DIR 位为 1, 配置当前 FIFO 方向为数据输入 ; (2) 等待查询 SPI 发送 / 接收数据总长度寄存器 (R16_SPIx_TOTAL_CNT), 如果该寄存器不为, 则表示接收到数据, 通过读取 FIFO 寄存器 (R8_SPIx_FIFO) 来获取接收到的数据 单个字节的数据接收, 也可以不使用 FIFO, 可以直接读 SPI 数据缓冲区寄存器 (R8_SPIx_BUFFER) 得到对方给的当前数据启动传输 6.5 DMA 功能 CH567 只有 SPI 具有 DMA 功能,SPI1 不具备此功能 通过使能 DMA 功能, 可以在减少软件干预的基础上更便捷的实现 SPI 数据的接收和发送 SPI 主机模式 DMA 发送数据配置 (1) 按照 节, 将 SPI 配置为主机模式 ; (2) 如果需要产生 DMA 完成中断, 则将 SPI 中断使能寄存器 (R8_SPIx_INTER_EN) 的 RB_SPI_IE_DMA_END 位置 1; (3) 初始化 R16_SPI_DMA_BEG 寄存器为 SPI 数据发送缓冲区开始地址 ; (4) 初始化 R16_SPI_DMA_END 寄存器为 SPI 数据发送缓冲区结束地址 ; (5) 清 SPI 中断状态寄存器 (R8_SPIx_INT_FLAG); (6) 初始化 R16_SPI_TOTAL_CNT 寄存器为需要发送的数据个数, 如果 DMA 已使能则启动传输 ; (7) 如果需要使能 DMA 地址循环模式功能, 则需要设置 SPI 的 DMA 控制寄存器 (R8_SPIx_CTRL_DMA) 的 RB_SPI_DMA_LOOP 位为 1; (8) 设置 SPI 的 DMA 控制寄存器 (R8_SPIx_CTRL_DMA) 的 RB_SPI_DMA_ENABLE 位为 1, 使能 DMA 进行数据发送 SPI 主机模式 DMA 接收数据配置 (1) 按照 节, 将 SPI 配置为主机模式 ; (2) 如果需要产生 DMA 中断将寄存器 R8_SPI_INTER_EN 的 RB_SPI_IE_DMA_END 位置 1, 使能产生 DMA 结束中断 ; (3) 初始化 R16_SPI_DMA_BEG 寄存器为 SPI 数据接收缓冲区开始地址 ; (4) 初始化 R16_SPI_DMA_END 寄存器为 SPI 数据接收缓冲区结束地址 ; (5) 清 SPI 中断状态寄存器 (R8_SPIx_INT_FLAG); (6) 初始化 R16_SPI_TOTAL_CNT 寄存器为需要接收的数据个数, 如果 DMA 已使能则启动传输 ; (7) 如果需要使能 DMA 地址循环模式功能, 则需要设置 SPI 的 DMA 控制寄存器 (R8_SPIx_CTRL_DMA)

35 的 RB_SPI_DMA_LOOP 位为 1; (8) 设置 SPI 的 DMA 控制寄存器 (R8_SPIx_CTRL_DMA) 的 RB_SPI_DMA_ENABLE 位为 1, 使能 DMA 进行数据接收 如果 DMA 使能在前, 在设置完 R16_SPI_TOTAL_CNT 后即自动开始传输

36 第 7 章通用异步收发器 UART 7.1 UART 简介 CH567 提供了 4 组全双工的异步串口,UART/1/2/3 支持全双工和半双工串口通讯, 其中 UART 提供发送状态引脚用于切换 RS485, 并且支持 MODEM 调制解调器信号 CTS DSR RI DCD DTR RTS UART 特性 : (1) 兼容 16C55 异步串口并且有所增强 ; (2) 支持 或者 8 个数据位以及 1 或者 2 个停止位 ; (3) 支持奇 偶 无校验 空白 标志 1 等校验方式 ; (4) 可编程通讯波特率, 支持 1152bps 以及最高达 6Mbps 的通讯波特率 ; (5) 内置 8 个字节的 FIFO 先进先出缓冲器, 支持 4 个 FIFO 触发级 ; (6) UART 支持 MODEM 调制解调器信号 CTS DSR RI DCD DTR RTS, 可转成 RS232 电平 ; (7) 支持硬件流控制信号 CTS 和 RTS 自动握手和自动传输速率控制, 兼容 TL16C55C; (8) 支持串口帧错误检测 支持 Break 线路间隔检测 ; (9) 支持全双工和半双工串口通讯,UART 提供发送状态引脚用于切换 RS485; 7.2 寄存器描述 UART 相关寄存器物理起始地址为 :x4 3 UART1 相关寄存器物理起始地址为 :x4 34 UART2 相关寄存器物理起始地址为 :x4 38 UART3 相关寄存器物理起始地址为 :x4 3c 表 7-1 UART 相关寄存器列表 名称偏移地址描述复位值 R8_UART_MCR x 调制解调器 MODEM 控制寄存器 8h R8_UART_IER x1 中断使能寄存器 8h R8_UART_FCR x2 FIFO 控制寄存器 8h R8_UART_LCR x3 线路控制寄存器 8h R8_UART_IIR x4 中断识别寄存器 8h1 R8_UART_LSR x5 线路状态寄存器 8hC R8_UART_MSR x6 调制解调器 MODEM 状态寄存器 8hx R8_UART_RBR x8 接收缓冲寄存器 8hxx R8_UART_THR x8 发送保持寄存器 8hxx R8_UART_RFC xa 接收 FIFO 计数寄存器 8hxx R8_UART_TFC xb 发送 FIFO 计数寄存器 8hxx R16_UART_DL xc 波特率除数锁存器 16hxxxx R8_UART_DIV xe 预分频除数寄存器 8hxx R8_UART_ADR xf 从机地址寄存器 8hFF 表 7-2 UART1 相关寄存器列表 名称偏移地址描述复位值 R8_UART1_MCR x 调制解调器 MODEM 控制寄存器 8h R8_UART1_IER x1 中断使能寄存器 8h R8_UART1_FCR x2 FIFO 控制寄存器 8h R8_UART1_LCR x3 线路控制寄存器 8h

37 R8_UART1_IIR x4 中断识别寄存器 8h1 R8_UART1_LSR x5 线路状态寄存器 8hC R8_UART1_RBR x8 接收缓冲寄存器 8hxx R8_UART1_THR x8 发送保持寄存器 8hxx R8_UART1_RFC xa 接收 FIFO 计数寄存器 8hxx R8_UART1_TFC xb 发送 FIFO 计数寄存器 8hxx R16_UART1_DL xc 波特率除数锁存器 16hxxxx R8_UART1_DIV xe 预分频除数寄存器 8hxx 表 7-3 UART2 相关寄存器列表 名称偏移地址描述复位值 R8_UART2_MCR x 调制解调器 MODEM 控制寄存器 8h R8_UART2_IER x1 中断使能寄存器 8h R8_UART2_FCR x2 FIFO 控制寄存器 8h R8_UART2_LCR x3 线路控制寄存器 8h R8_UART2_IIR x4 中断识别寄存器 8h1 R8_UART2_LSR x5 线路状态寄存器 8hC R8_UART2_RBR x8 接收缓冲寄存器 8hxx R8_UART2_THR x8 发送保持寄存器 8hxx R8_UART2_RFC xa 接收 FIFO 计数寄存器 8hxx R8_UART2_TFC xb 发送 FIFO 计数寄存器 8hxx R16_UART2_DL xc 波特率除数锁存器 16hxxxx R8_UART2_DIV xe 预分频除数寄存器 8hxx 表 7-4 UART3 相关寄存器列表 名称偏移地址描述复位值 R8_UART3_MCR x 调制解调器 MODEM 控制寄存器 8h R8_UART3_IER x1 中断使能寄存器 8h R8_UART3_FCR x2 FIFO 控制寄存器 8h R8_UART3_LCR x3 线路控制寄存器 8h R8_UART3_IIR x4 中断识别寄存器 8h1 R8_UART3_LSR x5 线路状态寄存器 8hC R8_UART3_RBR x8 接收缓冲寄存器 8hxx R8_UART3_THR x8 发送保持寄存器 8hxx R8_UART3_RFC xa 接收 FIFO 计数寄存器 8hxx R8_UART3_TFC xb 发送 FIFO 计数寄存器 8hxx R16_UART3_DL xc 波特率除数锁存器 16hxxxx R8_UART3_DIV xe 预分频除数寄存器 8hxx 调制解调器 MODEM 控制寄存器 (R8_UARTx_MCR)( x=/1/2/3) 7 RB_MCR_HALF RW 6 RB_MCR_TNOW RW UART 半双工收发模式使能 / 禁止位 1: 进入半双工收发模式, 发送优先, 不发送时为接收 ; : 禁止半双工收发模式 注 : 仅支持 UART UART 的正在发送状态 (TNOW) 输出 (DTR 引脚 ) 使能位 :

38 5 RB_MCR_AU_FLOW_EN RW 4 RB_MCR_LOOP RW 3 RB_MCR_OUT2 RW 2 RB_MCR_OUT1 RW 1 RB_MCR_RTS RW RB_MCR_DTR RW 1: 使能串口 的 DTR 引脚输出正在发送状态 TNOW, 可以用于控制 RS485 收发切换 ; : 禁止 注 : 仅支持 UART UART 允许 CTS 和 RTS 硬件自动流控制位 : 1: 允许 CTS 和 RTS 硬件自动流控制 ; : 无效 注 : 仅支持 UART 流控模式下, 如果此位为 1, 那么仅在检测到 CTS 引脚输入有效 ( 低电平有效 ) 时串口才继续发送下一个数据, 否则暂停串口发送, 当此位为 1 时的 CTS 输入状态变化不会产生 MODEM 状态中断 如果此位为 1 并且 RTS 为 1, 那么当接收 FIFO 空时, 串口会自动有效 RTS 引脚 ( 低电平有效 ), 直到接收的字节数达到 FIFO 的触发点时, 串口才自动无效 RTS 引脚, 并能够在接收 FIFO 空时再次有效 RTS 引脚 使用硬件自动带率控制, 可将己方的 CTS 引脚接到对方的 RTS 引脚, 并将己方的 RTS 引脚送到对方的 CTS 引脚 UART 内部回路的测试模式控制位 : 1: 使能内部回路的测试模式 ; : 禁止内部回路的测试模式 在内部回路的测试模式下, 串口所有对外输出引脚均为无效状态,TXD 内部返回到 RXD( 即 TSR 的输出内部返回到 RSR 的输入 ),RTS 内部返回到 CTS,DTR 内部返回到 DSR,OUT1 内部返回到 RI,OUT2 内部返回到 DCD 注 : 仅支持 UART 串口的中断请求输出控制位 : 1: 使能 ; : 禁止 用户自定义 MODEM 控制位, 没有连接实际输出引脚 : 1: 置高 ; : 置低 注 : 仅支持 UART RTS 引脚输出有效控制位 : 1: 使能 RTS 引脚输出有效 ( 低电平有效 ) : 禁止 RTS 引脚输出有效注 : 仅支持 UART DTR 引脚输出有效控制位 : 1: 使能引脚输出有效 ( 低电平有效 ); : 禁止引脚输出有效 注 : 仅支持 UART

39 中断使能寄存器 (R8_UARTx_IER)( x=/1/2/3) 7 RB_IER_RESET WZ 6 RB_IER_TXD_EN RW 5 RB_IER_RTS_EN RW 4 RB_IER_DTR_EN RW 3 RB_IER_MODEM_CHG RW 2 RB_IER_LINE_STAT RW 1 RB_IER_THR_EMPTY RW RB_IER_RECV_RDY RW 串口软件复位控制位, 自动清零 : 1: 软件复位该串口 ; : 不进行软件复位 串口 TXD 引脚输出使能位 : 1: 使能引脚输出 ; : 禁止引脚输出 UART 的 RTS 引脚输出使能位 : 1: 使能引脚输出 ; : 禁止引脚输出 注 : 仅支持 UART UART 的 DTR/TNOW 引脚输出使能位 : 1: 使能引脚输出 ; : 禁止引脚输出 注 : 仅支持 UART UART 的调制解调器输入状态变化中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 注 : 仅支持 UART 接收线路状态中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 发送保持寄存器空中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 接收数据中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 FIFO 控制寄存器 (R8_UARTx_FCR) (x=/1/2/3) [7:6] RB_FCR_FIFO_TRIG RW 接收 FIFO 的中断和硬件流控制的触发点设置域 : :1 字节 ; 1:2 字节 ; 1:4 字节 ; 11:7 字节 该域用来设置接收 FIFO 的中断和硬件流控制的触发点, 例如 : 对应 1 个字节, 即接收满 1 个字节产生接收数据可用的中断, 并在使能硬件流控制时自动无效 RTS 引脚 [5:3] Reserved RO 保留 2 RB_FCR_TX_FIFO_CLR WZ 发送 FIFO 数据清空使能位, 自动清零 : 1: 清空发送 FIFO 中的数据 ( 不含 TSR); : 不清空发送 FIFO 中的数据

40 1 RB_FCR_RX_FIFO_CLR WZ RB_FCR_FIFO_EN RW 接收 FIFO 数据清空使能位, 自动清零 : 1: 清空接收 FIFO 中的数据 ( 不含 RSR); : 不清空接收 FIFO 中的数据 该 FIFO 使能位 : 1: 启用 FIFO, 内部 FIFO 大小 8 字节 ; : 禁用 FIFO 禁用 FIFO 后为 16C45 兼容模式, 相当于 FIFO 只有一个字节 (RECV_TG1= RECV_TG= FIFO_EN=1), 建议启用 FIFO 线路控制寄存器 (R8_UARTx_LCR)(x=/1/2/3) 7 RB_LCR_DLAB/ RB_LCR_GP_BIT 6 RB_LCR_BREAK_EN RW [5:4] RB_LCR_PAR_MOD RW 3 RB_LCR_PAR_EN RW 2 RB_LCR_STOP_BIT RW [1:] RB_LCR_WORD_SZ RW RW 串口通用位 ( 用户自定义 ) 强制产生 BREAK 线路间隔使能位 : 1: 强制产生 BREAK 线路间隔 ; : 不产生 BREAK 线路间隔 奇偶校验位格式设置域 : 奇校验 ; 1: 偶校验 ; 1: 标志位 (MARK, 置 1); 11: 空白位 (SPACE, 清 ) 该域仅当 RB_LCR_PAR_EN 位为 1 时有效 奇偶校验位使能位 : 1: 允许发送时产生和接收时校验奇偶校验位 ; : 无奇偶校验位 停止位格式设置位 : : 一个停止位 ; 1: 两个停止位 串口数据长度设置域 : :5 个数据位 ; 1:6 个数据位 ; 1:7 个数据位 ; 11:8 个数据位 中断识别寄存器 (R8_UARTx_IIR)(x=/1/2/3) [7:6] RB_IIR_FIFO_ID RO 串口 FIFO 启用状态位 : 1:FIFO 已启用 ; :FIFO 未启用 [5:4] Reserved R 保留 [3:] RB_IIR_INT_MASK RO 中断标志域 : 如果 RB_IIR_NO_INT 位为, 则表示有中断产生, 需要读取该域判 断中断源 具体请参看下表 RB_IIR_NO_INT RO 串口无中断标志位 : 1; 无中断 ; : 有中断 1

41 中断识别寄存器 (R8_UARTx_IIR) 的 RB_IIR_NO_INT 位以及 RB_IIR_INT_MASK 域的每一个位所表示的含义如下表所示 : 表 8-3 IIR 寄存器中 RB_IIR_INT_MASK 含义 IIR 寄存器位 IID3 IID2 IID1 NOINT 优先级 中断类型 中断源 清中断方法 1 无没有中断产生 没有中断 总线地址匹配 接收到 1 个数据是串口总线地址, 且读 IIR 或该地址与预置从机值相匹配或是广禁用多机播地址 模式注 : 该中断只适用 UART 接收线路状态 OVER_ERR PAR_ERR FRAM_ERR BREAK_ERR 读 LSR 1 2 接收数据可用 接收到的字节数达到 FIFO 的触发点 读 RBR 接收数据超时 超过 4 个数据时间未收到下一数据 读 RBR 1 3 THR 寄存器空 发送保持寄存器空, 或者, 读 IIR RB_IER_THR_EMPTY 位从 变 1 触发 或写 THR 4 MODEM 输入变化 CTS DSR RI DCD 置 1 触发 读 MSR 线路状态寄存器 (R8_UARTx_LSR)(x=/1/2/3) 7 RB_LSR_ERR_RX_FIFO RO 6 RB_LSR_TX_ALL_EMP RO 5 RB_LSR_TX_FIFO_EMP RO 4 RB_LSR_BREAK_ERR RZ 3 RB_LSR_FRAME_ERR RZ 2 RB_LSR_PAR_ERR RZ 1 RB_LSR_OVER_ERR RZ RB_LSR_DATA_RDY RO 接收 FIFO 错误标志位 : 1: 接收 FIFO 中存在至少一个 PAR_ERR FRAM_ERR 或 BREAK_ERR 错误 ; : 接收 FIFO 未存在错误 发送保持寄存器 THR 和发送移位寄存器 TSR 全空标志位 : 1: 两者全空 ; : 两者非全空 发送 FIFO 空标志位 : 1: 发送 FIFO 空 ; : 发送 FIFO 非空 BREAK 线路间隔检测标志位 : 1: 检测到 BREAK 线路间隔 : : 未检测到 BREAK 线路间隔 数据帧错误标志位 : 1: 表示正在从接收 FIFO 中读取的数据的帧错误, 缺少有效的停止位 ; : 数据帧正确 接收数据奇偶校验错误标志位 : 1: 表示正在从接收 FIFO 中读取的数据的奇偶校验错 ; : 奇偶校验正确 接收 FIFO 缓冲区溢出标志位 : 1: 已溢出 ; ; 未溢出 接收 FIFO 中有接收到的数据标志位 : 1:FIFO 中有数据 ; : 无数据 1 1

42 读取 FIFO 中所有数据后, 该位自动清 调制解调器 MODEM 状态寄存器 (R8_UART_MSR) 仅 UART 使用 7 RB_MSR_DCD RO 6 RB_MSR_RI RO 5 RB_MSR_DSR RO 4 RB_MSR_CTS RO 3 RB_MSR_DCD_CHG RZ 2 RB_MSR_RI_CHG RZ 1 RB_MSR_DSR_CHG RZ RB_MSR_CTS_CHG RZ DCD 引脚状态位 : 1:DCD 引脚有效 ( 低电平有效 ); :DCD 引脚无效 ( 高电平 ) 注 : 仅支持 UART RI 引脚状态位 : 1:RI 引脚有效 ( 低电平有效 ); :RI 引脚无效 ( 高电平 ) 注 : 仅支持 UART DSR 引脚状态位 : 1:DSR 引脚有效 ( 低电平有效 ); :DSR 引脚无效 ( 高电平 ) 注 : 仅支持 UART CTS 引脚状态位 : 1:CTS 引脚有效 ( 低电平有效 ); :CTS 引脚无效 ( 高电平 ) 注 : 仅支持 UART DCD 引脚输入状态变化标志位 : 1: 发生变化 ; : 无变化 注 : 仅支持 UART RI 引脚输入状态变化标志位 : 1: 发生变化 ; : 无变化 注 : 仅支持 UART DSR 引脚输入状态变化标志位 : 1: 发生变化 ; : 无变化 注 : 仅支持 UART CTS 引脚输入状态变化标志位 : 1: 发生变化 ; : 无变化 注 : 仅支持 UART x x x x 接收缓冲寄存器 (R8_UARTx_RBR)(x=/1/2/3) [7:] R8_UARTx_RBR RO 数据接收缓冲寄存器 如果 LSR 的 DATA_RDY 位为 1, 则可以从该寄存器读取接收到的数据 ; 如果 FIFO_EN 为 1, 则从串口移位寄存器 RSR 接收到的数据首先被存放于接收 FIFO 中, 然后通过该寄存器读出 x 发送保持寄存器 (R8_UARTx_THR)(x=/1/2/3)

43 [7:] R8_UARTx_THR WO 发送保持寄存器 包括发送 FIFO, 用于写入准备发送的数据 ; 如果 FIFO_EN 为 1, 则写入的数据首先被存放于发送 FIFO 中, 然后通过发送移位寄存器 TSR 逐个输出 x 接收 FIFO 计数寄存器 (R8_UARTx_RFC)(x=/1/2/3) [7:] R8_UARTx_RFC RO 当前接收 FIFO 中数据计数 最大值 8 x 发送 FIFO 计数寄存器 (R8_UARTx_TFC)(x=/1/2/3) [7:] R8_UARTx_TFC RO 当前发送 FIFO 中数据计数 最大值 8 x 波特率除数锁存器 (R16_UARTx_DL)(x=/1/2/3) [15:] R16_UARTx_DL RW 16 位除数用于计算波特率 公式 : 除数 = 串口内部基准时钟 / 16 / 所需通讯波特率 例 : 如果串口内部基准时钟为 MHz, 所需波特率为 96bps, 则除数 =18432/16/96=12 x 预分频除数寄存器 (R8_UARTx_DIV)(x=/1/2/3) [7:] R8_UARTx_DIV RW 用于计算串口的内部基准时钟, 低 7 位有效 公式 : 除数 = Fsys * 2 / 串口内部基准时钟, 最大值 127 例 : 如果系统主时钟为 96MHz, 除数为 14, 那么串口内部基准时钟为 1.846MHz, 与常用的基准时钟 相差.16% x 从机地址寄存器 (R8_UART_ADR) 仅 UART 使用 [7:] R8_UART_ADR RW 串口 从机地址 : FFh: 不使用 ; 其他 : 从机地址 R8_UART_ADR 预置本机作为从机时的地址, 用于在多机通讯时自动比较接收到的地址, 并在地址匹配或者在接收到广播地址 FFH 时产生中断, 同时允许接收后续数据包 在地址没有匹配之前不接收任何数据, 开始发送数据后或者重写 R8_UART_ADR 寄存器后停止接收任何数据, 直到下次地址再次匹配或者接收到广播地址时再允许接收 R8_UART_ADR 为 FFH 时或者 RB_LCR_PAR_EN= 时, 禁用总线地址自动比较功能 R8_UART_ADR 不为 FFH 并且 RB_LCR_PAR_EN=1 时, 启用总线地址自动比较功能, 同时应该配置下述参数 :RB_LCR_WORD_SZ 控制域位 11b 以选择 8 个数据位方式, 对于地址字节为 MARK 的情况 ( 即数据字节的位 9 为 ), 应设置 RB_LCR_PAR_MOD 控制域 1b, 对于地址字节为 SPACE 的情况 ( 即数据字节的位 9 为 1), 应设置 RB_LCR_PAR_MOD 控制域 11b 8hFF

44 7.3 UART 应用 CH567 芯片的 UART/1/2/3 输出引脚都是 3.3V LVCMOS 电平 异步串口方式下引脚包括 : 数据传输引脚 ( 支持 UART/1/2/3) 和 MODEM 联络信号引脚 ( 只支持 UART) 数据传输引脚包括 :TXD 引脚和 RXD 引脚, 默认都是高电平 ;MODEM 联络信号引脚包括 :CTS 引脚 DSR 引脚 RI 引脚 DCD 引脚 DTR 引脚 RTS 引脚, 默认都是高电平 所有这些 MODEM 联络信号都可以作为通用 I/O 引脚, 由应用程序控制并定义其用途 4 组 UART 各自拥有独立的收发缓冲区及 8 字节 FIFO, 支持单工 半双工或者全双工异步串行通讯 串行数据包括 1 个低电平起始位,5 6 7 或 8 个数据位, 个或者 1 个附加校验位或者标志位, 1 个或者 2 个高电平停止位, 支持奇校验 / 偶校验 / 标志校验 / 空白校验 支持常用通讯波特率 : K 38.4K 57.6K 115.2K 23.4K 46.8K 921.6K M M M 等 串口发送信号的波特率误差小于.2%, 串口接收信号的允许波特率误差不大于 2% 波特率计算 1) 计算基准时钟, 设置 R8_UART_DIV 寄存器, 最大值 127; 2) 计算波特率, 设置 R16_UART_DL 寄存器 ; 波特率公式 = Fsys * 2 / R8_UART_DIV / 16 / R16_UART_DL 串口发送 串口发送的 THR 寄存器空 中断 (IIR 寄存器的低 4 位为 2H) 是指发送 FIFO 空 当读取 IIR 寄存器后, 该中断被清除, 或者当向 THR 写入下一个数据后, 该中断也能被清除 如果仅仅是向 THR 写入一个字节, 那么由于该字节很快被转移到发送移位寄存器 TSR 中开始发送, 所以很快会再次产生发送 THR 寄存器空中断的请求, 此时可以写入下一个准备发送的数据 当 TSR 寄存器中的数据被全部移出后, 串口发送才真正完成, 此时 LSR 寄存器的 RB_LSR_TX_ALL_EMP 位变为 1 有效 在中断触发方式下, 当收到串口发送保持寄存器 THR 空的中断后, 如果已使能 FIFO, 那么可以向 THR 寄存器及 FIFO 一次写入最多 8 字节, 然后控制器会按顺序自动发送 ; 如果禁止 FIFO, 那么一次只能写入一个字节 ; 如果没有数据需要发送, 那么可以直接退出 ( 之前读取 IIR 时已经自动清除中断 ) 在查询方式下, 可以根据 LSR 寄存器的 RB_LSR_TX_FIFO_EMP 位判断发送 FIFO 是否为空, 当此位为 1 则可以向 THR 寄存器及 FIFO 写入数据, 如果使能 FIFO, 那么一次可以写入最多 8 个字节 串口接收 串口接收数据可用中断 (IIR 寄存器的低 4 位为 4H) 是指接收 FIFO 中的已有数据字节数已经到或超过由 FCR 寄存器的 RB_FCR_FIFO_TRIG 设置选择的 FIFO 触发点 当从 RBR 读取数据使 FIFO 字数低于 FIFO 触发点时, 该中断被清除 串口接收数据超时中断 (IIR 寄存器的低 4 位为 CH) 是指接收 FIFO 中至少有一个字节的数据, 并且从上一次串口接收到数据和从上一次被单片机取走数据开始, 已经等待了相当于接收 4 个数据的时间 当再次接收到一个新的数据后, 该中断被清除, 或者当单片读取一次 RBR 寄存器后, 该中断也能被清除 当接收 FIFO 全空时,LSR 寄存器的 RB_LSR_DATA_RDY 位为, 当接收 FIFO 中有数据时, RB_LSR_DATA_RDY 位为 1 有效 在中断触发方式下, 当收到串口接收数据超时的中断后, 可以读取 R8_UARTx_RFC 寄存器查询当前 FIFO 中剩余数据计数, 直接读取全部数据, 或者不断查询 LSR 寄存器的 RB_LSR_DATA_RDY 位, 如果此位有效则读数据, 直到此位无效 当收到串口接收数据可用的中断后, 可以先从 RBR 寄存器读取由 FCR 寄器的 RB_FCR_FIFO_TRIG 设定的字节数, 然后直接读取该字节个数的数据, 或者也可以根据 RB_LSR_DATA_RDY 位和 R8_UARTx_RFC 寄存器读取当前 FIFO 中所有数据 在查询方式下, 单片机可以根据 LSR 寄存器的 RB_LSR_DATA_RDY 位判断接收 FIFO 是否为空, 和

45 读取 R8_UARTx_RFC 寄存器获取当前 FIFO 中数据计数, 来获取串口接收的所有数据 硬件流控制 硬件流控制包括自动 CTS(MCR 寄存器的 RB_MCR_AU_FLOW_EN 为 1) 和自动 RTS(MCR 寄存器的 RB_MCR_AU_FLOW_EN 和 RB_MCR_RTS 都为 1) 如果使能自动 CTS, 那么 CTS 引脚在串口发送数据之前必须有效 串口发送器在发送下一个数据之前会检测 CTS 引脚, 当 CTS 引脚状态有效时, 发送器发送下一个数据 为了使发送器停止发送后面的数,CTS 引脚必须在当前发送的最后一个停止位的中间时刻之前被无效 自动 CTS 功能减少了向单片机系统申请的中断 当使能硬件流控制后, 由于控制器会根据 CTS 引脚状态自动控制发送器, 所以 CTS 引脚电平的改变不会触发 MODEM 中断 如果使能自动 RTS, 那么仅当 FIFO 中有足够空间接收数据时才使 RTS 引脚输出有效, 而在接收 FIFO 满时使 RTS 引脚输出无效 如果接收 FIFO 中的数据被全部取走或清空, 那么 RTS 引脚输出有效 当到达接收 FIFO 的触发点时 ( 接收 FIFO 中已有字节数不少于 FCR 寄存器的 RB_FCR_FIFO_TRIG 设定的字节数 ),RTS 引脚输出无效, 并且允许对方发送器在 RTS 引脚无效后再发送一个另外的数据 一旦接收 FIFO 被取空数据,RTS 引脚就会自动重有效, 从而使对方的发送器恢复发送 如果自动 CTS 和自动 RTS 都被使能 (MCR 寄存器的 RB_MCR_AU_FLOW_EN 和 RB_MCR_RTS 都为 1), 那么当己方的 RTS 引脚连接对方的 CTS 引脚时, 除非己方的接收 FIFO 中有足够的空间, 否方不会发送数据 因此, 通过这种硬件流控制, 可以避免串口接收时的 FIFO 溢出和超时错误

46 第 8 章通用定时器 TMRx 8.1 TMRx 简介 CH567 芯片提供了 3 个 26 位定时器,TMR TMR1 和 TMR2, 最长定时时间为 2^26 个时钟周期 所有定时器均支持捕捉 PWM 以及中断功能, 另外 TMR1 和 TMR2 支持 DMA 功能 特性 : (1) 3 个 26 位定时器, 每个定时器定时时间最大为 2^26 个时钟周期 ; (2) 每个定时器都支持 PWM 功能 ; (3) 每个定时器都支持捕获功能 ; (4) 每个定时器都支持定时器中断, 其中 TMR1 和 TMR2 支持 DMA 及中断 ; (5) 捕获功能可设置为电平变化捕获功能和高或低电平保持时间捕获功能 ; (6) PWM 功能支持动态的调整 PWM 占空比设置 ; 8.2 寄存器描述 TMR 相关寄存器物理起始地址为 :x4 2 TMR1 相关寄存器物理起始地址为 :x4 24 TMR2 相关寄存器物理起始地址为 :x4 28 表 8-1 TMR 相关寄存器列表 名称偏移地址描述复位值 R8_TMR_CTRL_MOD x 模式设置寄存器 8h2 R8_TMR_INTER_EN x2 中断使能寄存器 8h R8_TMR_INT_FLAG x6 中断标志寄存器 8h R8_TMR_FIFO_COUNT x7 FIFO 计数寄存器 8h R32_TMR_COUNT x8 当前计数值寄存器 32h R32_TMR_CNT_END xc 计数终值设置寄存器 32h R32_TMR_FIFO x1 FIFO 寄存器 32h 表 8-2 TMR1 相关寄存器列表 名称偏移地址描述复位值 R8_TMR1_CTRL_MOD x 模式设置寄存器 8h2 R8_TMR1_CTRL_DMA x1 DMA 控制寄存器 8h R8_TMR1_INTER_EN x2 中断使能寄存器 8h R8_TMR1_INT_FLAG x6 中断标志寄存器 8h R8_TMR1_FIFO_COUNT x7 FIFO 计数寄存器 8h R32_TMR1_COUNT x8 当前计数值寄存器 32h R32_TMR1_CNT_END xc 计数终值寄存器 32h R32_TMR1_FIFO x1 FIFO 寄存器 32h R16_TMR1_DMA_NOW x14 DMA 当前缓冲区地址 16h R16_TMR1_DMA_BEG x18 DMA 起始缓冲区地址 16h R16_TMR1_DMA_END x1c DMA 结束缓冲区地址 16h 表 8-3 TMR2 相关寄存器列表 名称 偏移地址 描述 复位值 R8_TMR2_CTRL_MOD x 模式设置寄存器 8h2

47 R8_TMR2_CTRL_DMA x1 DMA 控制寄存器 8h R8_TMR2_INTER_EN x2 中断使能寄存器 8h R8_TMR2_INT_FLAG x6 中断标志寄存器 8h R8_TMR2_FIFO_COUNT x7 FIFO 计数寄存器 8h R32_TMR2_COUNT x8 当前计数值寄存器 32h R32_TMR2_CNT_END xc 计数终值寄存器 32h R32_TMR2_FIFO x1 FIFO 寄存器 32h R16_TMR2_DMA_NOW x14 DMA 当前缓冲区地址 16h R16_TMR2_DMA_BEG x18 DMA 起始缓冲区地址 16h R16_TMR2_DMA_END x1c DMA 结束缓冲区地址 16h 模式设置寄存器 (R8_TMRx_CTRL_MOD) (x=/1/2) [7:6] RB_TMR_CAP_EDGE RW 捕获模式, 边沿触发方式设置域 : : 禁止触发 ; 1: 捕获任何边沿变化之间的时间 ; 1: 捕获下降沿到下降沿之间时间 ; 11: 捕获上升沿到上升沿之间时间 ; [7:6] RB_TMR_PWM_REPEAT RW PWM 重复模式设置域 : : 重复 1 次 ; 1: 重复 4 次 ; 1: 重复 8 次 ; 11: 重复 16 次 5 Reserved RO 保留 4 RB_TMR_CAP_COUNT RW 辅助选择, 当 RB_TMR_MODE_IN=1, 设置 : 1: 计数 ; : 捕获 4 RB_TMR_OUT_POLAR RW PWM 模式输出极性设置位 : 1: 默认高电平, 低电平有效 ; : 默认低电平, 高电平有效 3 RB_TMR_OUT_EN RW 定时器输出使能位 1: 定时器输出使能 ; : 定时器输出禁止 2 RB_TMR_COUNT_EN RW 定时器模块使能位 : 1: 使能 ; : 禁止 1 RB_TMR_ALL_CLEAR RW 计数器的 FIFO 和 COUNT 寄存器清 位 : 1: 强制清除 ; 1 : 无动作 RB_TMR_MODE_IN RW 定时器模式设置位 : 1: 捕获 / 计数模式 : 定时模式 /PWM 模式 中断使能寄存器 (R8_TMRx_INTER_EN) (x=/1/2) [7:5] Reserved RO 保留 x 4 RB_TMR_IE_FIFO_OV RW FIFO 溢出中断使能位 : 1: 使能相应中断 ;

48 3 RB_TMR_IE_DMA_END RW 2 RB_TMR_IE_FIFO_HF RW 1 RB_TMR_IE_DATA_ACT RW RB_TMR_IE_CYC_END RW : 禁止相应中断 DMA 结束中断使能位, 不支持 TMR: 1: 使能相应中断 ; : 禁止相应中断 FIFO 过半中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 (capture fifo >=4 or PWM fifo <=3) 捕获模式, 电平变化中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PWM 模式,PWM 完成中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 捕获模式, 捕获超时中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 PWM 模式,PWM 时钟周期结束中断使能位 : 1: 使能相应中断 ; : 禁止相应中断 中断标志寄存器 (R8_TMRx_INT_FLAG) (x=/1/2) [7:5] Reserved RO 保留 x 4 RB_TMR_IF_FIFO_OV RW1 FIFO 溢出标志位 : 1: 已溢出 ; : 未溢出 3 RB_TMR_IF_DMA_END RW1 DMA 完成标志位, 不支持 TMR: 1: 已完成 ; : 未完成 2 RB_TMR_IF_FIFO_HF RW1 FIFO 计数过半标志位 : 1:FIFO 计数已过半 ; :IFO 计数未过半 (capture fifo >=4 or PWM fifo <=3) 1 RB_TMR_IF_DATA_ACT RW1 捕获模式, 捕获到电平变化标志位 : 1: 捕获到电平变化 ; : 未捕获到电平变化 PWM 模式,PWM 触发标志位 : 1: 已触发 (PWM 计数到达指定数值 ); : 未触发 RB_TMR_IF_CYC_END RW1 捕获模式, 超时标志位 : 1: 已超时 ;: 未超时 PWM 模式,PWM 周期结束标志位 : 1: 已结束 ;: 未结束 定时模式 : 1: 定时周期结束 ;: 未结束 写 1 清零

49 FIFO 计数寄存器 (R8_TMRx_FIFO_COUNT) (x=/1/2) 位 名称 访问 描述 复位值 [7:] R8_TMRx_FIFO_COUNT RO FIFO 内数据字节计数, 最大值 8 x 当前计数值寄存器 (R32_TMRx_COUNT) (x=/1/2) [31:] R32_TMRx_COUNT RO 计数器当前计数值 x 计数终值设置寄存器 (R32_TMRx_CNT_END) (x=/1/2) [31:] R32_TMRx_CNT_END RW 定时器模式下定时时钟数 ; PWM 模式下 PWM 周期总时钟数 ; 捕获模式下捕获超时时钟数 ; 最大值 注 :R32_TMRx_COUNT 是从 起计数, 所以最大值为 R32_TMRx_CNT_END 减 1 仅低 26 位有效 x FIFO 寄存器 (R32_TMRx_FIFO) (x=/1/2) [31:] R32_TMRx_FIFO RO/ WO FIFO 数据寄存器, 仅低 26 位有效 x DMA 控制寄存器 (R8_TMRx_CTRL_DMA) (x=1/2) [7:3] Reserved RO 保留 x 2 RB_TMR_DMA_LOOP RW DMA 地址循环功能使能位, 不支持 TMR: 1: 使能 DMA 地址循环功能 ; : 禁止 DMA 地址循环功能 如果使能 DMA 地址循环模式功能, 当 DMA 地址增加到设置的末尾地址时, 自动循环指向设置的首地址 1 Reserved RO 保留 RB_TMR_DMA_ENABLE RW DMA 功能使能位, 不支持 TMR: 1: 使能 DMA; : 禁止 DMA DMA 当前缓冲区地址 (R16_TMRx_DMA_NOW) (x=1/2) [15:] R16_TMRx_DMA_NOW RW DMA 数据缓冲区当前地址 可以作为已转换次数的计算, 计算方法为 : COUNT=(TMR_DMA_NOW-TMR_DMA_BEG)/4 xxxx DMA 起始缓冲区地址 (R16_TMRx_DMA_BEG) (x=1/2) 位 名称 访问 描述 复位值 [15:] R16_TMRx_DMA_BEG RW DMA 数据缓冲区起始地址, 地址必须 4 xxxx

50 字节对齐 即 PWM 进行数据发送或者捕获模式下, 开始捕获到的数据从此缓冲区地址开始 DMA 结束缓冲区地址 (R16_TMRx_DMA_END) (x=1/2) [15:] R16_TMRx_DMA_END RW DMA 数据缓冲区结束地址, 地址必须 4 字节对齐 即 PWM 进行数据发送或者捕获模式下, 开始捕获到的数据至此缓冲区地址结束 xxxx 8.3 TMRx 功能 定时 计数功能 CH567 的 3 个定时器, 每一个支持最长定时时间为 2^26 个时钟周期 如果系统时钟周期为 96M, 则最长定时时间为 :1.4ns*2^26.7s 如果系统时钟低于 96M, 则定时时间更长 3 个定时器都有独立的中断 定时功能寄存器初始化如下 : (1) 设置寄存器 R32_TMRx_CNT_END 为需要定时的时间值 ; 具体计算方法为 :Time = Fsys * R32_TMRx_CNT_END (2) 设置寄存器 R8_TMRx_CTRL_MOD 中的 RB_TMR_MODE_IN 位为为,RB_TMR_ALL_CLEAR 位为 ; (3) 将寄存器 R8_TMRx_CTRL_MOD 的 RB_TMR_COUNT_EN 位置 1, 启动定时器功能 ; (4) 定时时间结束时, 寄存器 R8_TMRx_INT_FLAG 的 RB_TMR_IF_CYC_END 位将置 1, 需写 1 清零 PWM 功能 CH567 芯片的 3 个定时器, 均具有 PWM 功能 PWM 可设置默认输出极性为高电平或低电平, 重复次数可选为 1,4,8 或 16 次, 该重复功能结合 DMA 可以用于模仿 DAC 的效果 PWM 输出最短时间周期为 1 个系统时钟, 可动态修改 PWM 的占空比, 模仿出特殊波形, 例如准正弦波 PWM 功能操作 : PWM 输出时需要设置寄存器 (R32_TMRx_FIFO) 和寄存器 (R32_TMRx_CNT_END),R32_TMRx_FIFO 为数据寄存器,R32_TMRx_CNT_END 为 PWM 总周期寄存器 PWM 操作步骤如下 : (1) 设置 PWM 总周期寄存器 R32_TMRx_CNT_END, 最小值为 1, 该寄存器的值必须大于等于 R32_TMRx_FIFO 寄存器的值 ; (2) 设置数据寄存器 R32_TMRx_FIFO, 最小值为, 对应占空比 %, 最大值同 R32_TMR_CNT_END, 对应占空比 1%, 占空比计算 :R32_TMRx_FIFO/R32_TMRx_CNT_END TMR1 和 TMR2 支持连续动态数据 (DMA), 可以模仿出特殊波形 ; (3) 将模式设置寄存器 (R8_TMRx_CTRL_MOD) 中的 RB_TMR_MODE_IN 位清, 启用 PWM 模式 ; 同时将 RB_TMR_ALL_CLEAR 位置 1 再清 强制清除 FIFO 和 COUNT; 设置 RB_TMR_OUT_POLAR 位选择输出极性 如果需要设置重复次数, 则根据需要设置 RB_TMR_PWM_REPEAT 域 (4) 将模式设置寄存器 (R8_TMRx_CTRL_MOD) 中的 RB_TMR_COUNT_EN 位和 RB_TMR_OUT_EN 位置 1, 开启 PWM 功能 ; (5) 将 PWM 对应的 I/O 引脚设置为输出 ; (6) 如果需要启用中断则设置相应的中断使能寄存器位 ;

51 (7) PWM 完成后, 如果开启中断则产生相对应的定时器中断, 同时通过读取 R8_TMRx_INT_FLAG 寄存器了解 PWM 是否完成以及 PWM 过程中是否产生错误 ; 例如 : 设置 RB_TMR_OUT_POLAR 位为,R32_TMRx_FIFO 为 6,R32_TMRx_CNT_END 为 18, 则产生 PWM 的基本时序图如下所示, 其占空比为 : PWM 占空比 = R32_TMRx_FIFO/R32_TMRx_CNT_END = 1/3 图 8-1 PWM 输出时序图如果 RB_TMR_PWM_REPEAT 域设置为 则表示上述过程重复 1 次,1 表示重复 4 次,1 表示重复 8 次,11 表示重复 16 次 重复之后再取 FIFO 中的下一个数据继续 捕获功能 CH567 芯片的 3 个定时器都具备捕获功能, 其中 TMR1 和 TMR2 的捕获功能支持 DMA 方式存储 捕获模式可以选择任何边沿触发开始至任何边沿触发结束 上升沿触发开始至上升沿触发结束或下降沿触发开始至下降沿触发结束三种模式 以下为捕获触发模式说明表 : 表 8-4 捕获触发模式说明表 捕获模式选择位 (RB_TMR_CATCH_EDGE) 触发方式 图示 禁止捕获无 1 边沿触发 1 下降沿至下降沿 11 上升沿至上升沿 边沿触发模式下有 2 种触发状态, 可以捕获高电平宽度或低电平宽度 数据寄存器 (R32_TMRx_FIFO) 的有效数据最高位 ( 位 25) 为 1 表示捕获电平为高电平, 反之则捕获低电平 如果连续多组数据的位 25 都是 1( 或 ), 说明该高 ( 或低 ) 电平的宽度超过超时值, 需多组累计 下降沿至下降沿 或者上升沿至上升沿触发模式下, 可以捕获一个输入变化周期 数据寄存器 (R32_TMRx_FIFO) 的有效数据最高位 ( 位 25) 为 表示正常采样到一个周期, 为 1 则表示输入变化

52 周期超过超时值 R32_TMRx_CNT_END, 需加上后一组数据累计为单个输入变化周期 具体说明如下图所示 : Fsys 输入脉冲 RB_TMR_CAP_EDGE = 1 3 Tsys 3 Tsys 1 Tsys 1 13 Tsys 11 6 Tsys 图 8-2 以系统时钟周期为捕获周期如上图所示, 每个时钟周期内采样一次, 当 RB_TMR_CATCH_EDGE = 2b1 时, 设置为边沿触发采样, 采样到的时间宽度为 3Tsys 3Tsys 1Tsys; 当 RB_TMR_CATCH_EDGE = 2b1 时, 设置为下降沿至下降沿采样, 采样到的时间宽度为 13Tsys; 当 RB_TMR_CATCH_EDGE = 2b11 时, 设置为上升沿至上升沿采样, 采样到的时间宽度为 6Tsys 捕获模式操作步骤 : (1) 设置寄存器 R32_TMRx_CNT_END 用于设定捕获超时时间, 默认最大超时时间为 2^26 个时钟周期, 建议设置合理的超时, 避免输入长时间无变化时长时间无数据, 如果在最大超时时间内没有检测到电平变化, 则 R32_TMRx_FIFO 寄存器的位 25 置 1; (2) 将捕获对应的 I/O 引脚方向设置为输入 ; (3) 将模式设置寄存器 (R8_TMRx_CTRL_MOD) 的 RB_TMR_MODE_IN 置 1,RB_TMR_CAP_COUNT 位置, 同时 RB_TMR_ALL_CLEAR 位清, 用于清除 FIFO 和 COUNT 同时设置 RB_TMR_CAP_EDGE 控制域位选择捕获模式 ; (4) 如果需要启用中断, 则将中断寄存器 R8_TMRx_INTER_EN 中相应位置 1, 启动相应中断 ; (5) 如果需要采用 DMA 方式 ( 只支持 TMR1 和 TMR2) 保存捕获的数据, 需将 R8_TMRx_CTRL_DMA 寄存器 RB_TMR_DMA_ENABLE 位置 1, 使能 DMA 功能, 同时将寄存器 R16_TMRx_DMA_BEG 设置为存储捕获数据缓冲区的首地址, 将寄存器 R16_TMRx_DMA_END 设置为存储捕获数据缓冲区的结束地址 ; (6) 将寄存器 R8_TMRx_CTRL_MOD 的 RB_TMR_COUNT_EN 位置 1, 使能定时器模块, 启动捕获功能 ; (7) 捕获完成后, 寄存器 R8_TMRx_INT_FLAG 会产生相应的中断状态 默认捕获的数据存放在寄存器 R32_TMRx_FIFO 中, 如果采用 DMA 数据传输, 则捕获到的数据自动存放在 DMA 设置的数据缓冲区中