半導體元件與物理 Semiconductor Devices and physics 許正興國立聯合大學電機工程學系
1. Crystal Structure of Solids 2. Quantum Theory of Solids 3. Semiconductor in Equilibrium and Carrier Transport phenomena 4. PN Junction and Metal-Semiconductor 5. BJT 6. MOSFET 7. Optical Device
MS Contacts & Schottky Diodes Ideal MS contact 僅有金屬與半導體接觸, 其中沒有任何中間層 金屬與半導體之間沒有所謂擴散之問題 在金屬與半導體的界面上不存在表面電荷 電子能夠由材料的 Fermi level 脫離而達到完全自由所需之能量稱之為 work function 自由電子所在之位置稱之為 vacuum level 金屬的 fermi level 就在材料表面, 因此其 work function 便是 vacuum level 和 fermi level 的差 半導體的 work function 與金屬有別, 因為其 fermi level 在 CB 之下, 所以其 work function s ( E c E F ) FB 其中 為 electron affinity, 也就是電子由 CB 表面脫離至 vacuum level 所需之能量, 每一半導體有其特定值, 至於 fermi level 與 CB 之差值則決定在雜質的摻入量來決定 金屬與半導體接觸將有四種可能性的組合, 半導體區分為 P type 及 N type, 而其中金屬的 work function 與半導體的 work function 將會有大有小的可能性
以金屬及 N type 的半導體接觸為例 當金屬的 work function 大於半導體的 work function 時, 剛接觸時, 半導體區將會有電子流入金屬區 ( 因為 femi level 較高 ), 平衡後在半導體區因為為保持電中性自然形成正帶有正電荷之離子存在, 最後形成一反向電場阻止電子流向金屬區, 在半導體界面將會形成一額外之障礙位能 該位能障礙值為金屬之 work function 與半導體 electron affinity 的差值 當金屬的 work function 小於半導體的 work function 時則該現象不存在
當金屬的 work function 大於半導體的 work function 則所形成之界面與 PN junction 的二極體相當類似 順向電壓時, 降低金屬的 Fermi level 使得半導體的電子容易流入金屬區 與半導體的 PN diode 的不同點在於只有單一種類之載子參與作用
當金屬與半導體接觸後, 若其 I-V 曲線呈現所謂二極體的特質, 我們稱之為 Schottky contact, 若其 I-V 曲線呈現線性變化 ( 及與電壓之正負無關 ) 稱之為 ohmic contact Work Functions of some metals Electrical Nature of Ideal MS contact n-type semicondu ctor p-type semicondu ctor M > s Rectifying Ohmic M < s Ohmic Rectifying
Schottky barrier W 1/ 2 2 ( V ) bi V end
Ohmic contact (n-type and p-type)
Schottky Diode 分析 Schottky Diode 其方法如同分析 PN diode 一樣 Built-in voltage 1 ( 其電場與電位與位置之關係如下 E( x) V ( x) V bi B E c E F ) q qn D ( W x )...0 x W K l s qn D ( W x ) 2K s O o FB 2...0 x W
偏壓施予 Schottky diode
MOS Fundamental 結構 :Metal(Poly-Si)/Oxide/Si(semiconductor) 功能 :switch, 電容 先從金屬與半導體個別的 band diagram 著手, 在未加電壓時, 兩者之 vacuum level 會相等, 當絕緣體置於其中並不影響其雙方之 Fermi level, 此時金屬與半導體雙方均持有其原本之特質 設想 MOS 的 band diagram 為一雙拉手之結構, 金屬一方為一拉手, 而半導體一方為另一拉手, 在未施以電壓時, 該雙拉手位於同等地位 當施加電壓時, 由於半導體一方都是接地, 因此該拉手之位置被固定, 只有金屬一方的拉手會隨著電壓之正負而上下 當電壓為正時, 金屬一方的拉手便向下移動, 反之向上移動 金屬一方的拉手代表其 Fermi level, 隨著電壓的正負, 會跟著變化, 這意味著會誘發
絕緣層界面附近的電荷密度, 當金屬一方為正電壓時, 在金屬附近的絕緣界面會有負電荷產生, 基於絕緣體為保持電中性, 便在與半導體接觸之界面附近產生等量之正電荷, 於是便吸引半導體內的電子載子, 反之則是吸引電洞載子, 如此間接了控制半導體在與絕緣體接觸界面附近電荷密度的變化 對於 N-type 半導體而言, 當金屬一方電壓為正時, 在半導體與絕緣體之界面自然為電子累積之處, 加上電子在 N-type 半導體為多數載子, 因此電子將不虞匱乏, 而且比本體多, 故稱之為 accumulation 當金屬一方電壓為負時, 於是半導體與絕緣體附近界面 ( 絕緣體區 ) 將會產生正電荷, 由於原本半導體是以電子為多數載子於是該正電荷將會排斥電子形成空乏區 ( 該區載子之濃度比本體低 ) 當電壓繼續增加時, 在絕緣體與半導體的界面附近 ( 半導體區 ) 將會出現正電荷, 若電壓持續加大, 則正電荷濃度將隨之增加, 最後可能超過原本電子多數載子的濃度, 此時稱之為 inversion
Gate Voltage 作用 Gate 上的電壓, 有部份將會喪失在絕緣體上, 因此真正會影響半導體產生 inversion 現象的總電壓, 必須將作用在絕緣體的電壓考慮在內 V G semi 其中在絕緣體的電壓降決定在絕緣體的厚度以及絕緣體的 dielectric constant ox C-V measurement MOS 可視為一電容器, 當 Gate 施將電壓時, 由於間接影響半導體界面的電荷變化, 藉由電容值的量測, 可以反求絕緣體的厚度以及其品質好壞, 同時也可求得半導體的摻入雜質濃度 倘若絕緣體的品質不良, 內存額外之電荷將會使量得之電容值與理論值不合, 藉此可來監控元件製程之品質
Nonideal MOS 為了便利於 MOS 原理的探討, 通常假設金屬的 work function 與半導體的 work function 是相等的 在實際上這兩者不相等, 而且由於這兩者的不相等, 會造成金屬與半導體之間的絕緣體有一電位降, 該電位降如下 ' M q ox ' ( EC E F ) FB q s Vbi MS ( ) S ox 該電位的差異所影響的結果出現在 MOS 的元件,Gate 的電壓必須額外增加才能得到 flat band flat band 的判斷顯示在 C-V 量測時其圖形是否對電壓軸對稱而定 利用該方式則可求出金屬與半導體之間的 基於半導體的 work function 與雜質濃度有密切關係因此 MS 的值並不固定 MS
Work function 的差異性造成 MOS 與理論推斷的不同的影響並不太大 影響 Gate voltage 的因素尚有絕緣層內所存在之缺陷, 該缺陷的多寡對於 MOS 的表現具有決定性, 共計有三種 Oxide trapped charge Interface trapped charge Mobile ion charge 絕緣層內額外的電荷, 會形成一電場, 將會提供一額外電位降, 這會造成 Gate Voltage 在實際與理論的差異性 在分析上則是將該額外電荷視為 oxide charge mobile charge 是 oxide charge 中影響 MOS 元件表現最嚴重一項, 它可導致電壓的偏移將近 10 volts 以上 mobile charge 來自成長絕緣層時環境的污染所造成
檢驗的方式乃是採用 C-V 方法, 分別在室溫以及在 100 o C 的情況下量測 Mobile charge 可存於金屬與絕緣體界面以及絕緣體與半導體界面, 在電壓正負變化時, 自然出現不同之電容值, 在溫度上升的輔助之下, 有助於 mobile charge 的移動, 因此在高溫下所的之 C-V 量測時, 其 flat band 所在的電壓值會有極大的不同 Mobile charge 絕大部份來自 Na 離子 在高溫環境之下並且在惰性氣體下 (N 2,Ar) 回火, 使其達到平衡狀態之下, 也可降低 oxide charge 數量 Oxide charge 來自於當 Si 離子企圖與 O 原子結合成 SiO 2 時, 由於沒有足夠的時間來結合, 以致於保留離子特質, 而具有電荷 Interfacial Trap 也可稱之為 surface state 乃是指一些 energy state 可將電子局限於材料表面, 對於 MOS 而言,interfacial state 出現在 Si-SiO 2 之間
MOSFET MOS 結構與對應之能帶圖
當 MOS 受到外在電壓施加在 gate 電極後, 其能帶將會引起改變, 換句話說, 電荷濃度的分佈會跟著變化 隨著電壓持續加大, 界面電荷濃度由累積直至電荷反轉
在界面上將會產生能帶彎曲之現象 表面位能是以費米能階所在位置來量測, 而表面位能彎曲的程度則為 s s F
Charge density 與表面能帶彎曲程度之關係 其中當絕緣層厚度由 100nm(a) 降低到 10nm(b) 時, 其 charge density 有明顯差別
MIS C-V 圖 在不同的頻率下呈現出不同之電容值
MOS 之等效電路
不同頻率下之 C-V 圖 為什麼低頻與高頻的條件下, 電容值會有所差別? 當 inversion 的條件發生後, 接下來的電容增加值, 完全視額外的電荷如何來, 這些額外 charge 是由基材本身的 generation-recombination 的機制下提供 (e.g bulk trap), 倘若頻率過高, 而載子產生的速率無法與外界同步, 則將無法提供電荷, 因此縱使改變電壓, 也無法增加電荷值, 因此電容無法增加
不同絕緣層厚度之 CV 圖
真正 MOS 的能帶圖
存在 SiO 2 /Si 之間的電荷種類
當尺寸縮小後,threshold voltage 也隨之變小
MOSFET 尺寸縮小的極限與問題 當 MOS 元件尺寸縮小, 所可能面臨的問題如下 (a) small-geometry effects (b) limited performance under high fields (c) hot-carrier-induced device degradation (d) gate-induced drain leakage (e) gate-dielectric reliability