HWD900参数手册

Size: px

Start display at page:

Download "HWD900参数手册"

允邰
7 years ago
Views:

1 C S M T HWDF16P HWDF16P 参数手册 1. 概述华微公司 HWDF16P 全仿国外 Xilinx 公司 XCF16P 产品华微公司推出的军品级 HWDF16P 是一款 16Mbit 在系统可编程可配置 Flash 它是 1.8V 可重写的 PROM, 可以满足在全军范围工作的系统以可靠的非挥发性方式来存储大量 FPGA 配置数据流的要求当 FPGA 工作在主串行模式 (Master Serial mode) 下,FPGA 提供一个时钟 CCLK(configuration clock) 驱动 HWDF16P,CCLK 上升沿后的小段时间内,PROM 的 D0 管脚上 ( 该管脚与 FPGA 上的 Din 相连 ) 的数据是有效的,FPGA 产生适当的时钟脉冲来完成配置 ; 当 FPGA 工作在从串行模式 (Slave Serial mode) 时, PROM 和 FPGA 的时钟都由外部提供当 FPGA 工作在 SelectMAP mode (Slave) 时, 内部的晶振产生时钟, 从而驱动 PROM 和 FPGA 工作, 时钟上升沿时,PROM D[7:0] 的数据是有效的, 在接下来的时钟上升沿, 数据将被锁存进 FPGA 通过 CEO 端输出驱动第二个 PROM 的 CE 端, 其可支持多个 PROM 一起使用来增加存储容量, 这些 PROM 的时钟和数据均连接在一起, 并且这些 PROM 能够和其他类型的 PROM 保持协调 2. 产品特点正常工作温度范围 : 55 C 到 +125 C 专用的 JTAG 电源 (V CCJ ) 成都华微电子科技有限公司 1 of

2 I/O 脚兼容电压范围从 1.5V 到 3.3V 1.8V 供给电压提供 20,000 次可编程 / 擦除能力符合 IEEE Std /1532 边界扫描 (JTAG) 标准提供较长存储时间和较大的数据流封装为 TFBGA48 串行或并行 FPGA 配置接口标准 FPGA 的初始化配置是由 JTAG 命令提供的全温度范围 :-55 ~ 功能框图图 1 功能框图成都华微电子科技有限公司 2 of

3 4. 引脚信息 4.1 引脚排列图 4.2 引脚描述成都华微电子科技有限公司 3 of

4 成都华微电子科技有限公司 4 of

5 5. 绝对最大额定值及推荐工作范围 5.1 绝对最大额定值成都华微电子科技有限公司 5 of

6 5.2 推荐工作范围注意 1: 如器件在上述所列绝对最大额定值下工作, 可能对该器件造成永久性损坏 6. 电特性参数质量保证参数符号描述最小最大单位 T DR 数据保留 20 - 年 NPE 擦写次数次数 VESD Electrostatic discharge (ESD) Volts 直流参数成都华微电子科技有限公司 6 of

7 交流参数运转时的交流特性 XCV16P PRAM 在从配置用 CLK 输出当作时钟脉冲源成都华微电子科技有限公司 7 of

8 成都华微电子科技有限公司 8 of

9 成都华微电子科技有限公司 9 of

10 注释 : (1) AC 测试装载 =30pF (2) 浮动延迟是标准的 5pF 装载 (3) 所有的 AC 参数都是标准的 V IL =0.0V V IH =3.0V (4) 如果高的 T HCE <2us, 那么 T CE =2us (5) 如果低的 T HOE <2us, 那么 T OE =2us (6) 这是一个最小可能 T CYC 世纪的 T CYC =T CAC +FPGA 的数据装备时间 (7) 设计保证, 没有测试成都华微电子科技有限公司 10 of

11 XCV16P PRAM 在主配置用 CLK 输出当作时钟脉冲源成都华微电子科技有限公司 11 of

12 成都华微电子科技有限公司 12 of

13 成都华微电子科技有限公司 13 of

14 注释 : (1) AC 测试装载 =30pF (2) 浮动延迟是标准的 5pF 装载 (3) 设计保证, 没有测试 (4) 所有的 AC 参数都是标准的 V IL =0.0V V IH =3.0V (5) 如果高的 T HCE <2us, 那么 T CE =2us (6) 如果低的 T HOE <2us, 那么 T OE =2us (7) 这是一个最小可能 T CYCO 实际的 T CYCO =T CCDD +FPGA 的数据装备时间成都华微电子科技有限公司 14 of

15 XCV16P PRAM 在主配置用内部振荡器输出当作时钟脉冲源成都华微电子科技有限公司 15 of

16 成都华微电子科技有限公司 16 of

17 成都华微电子科技有限公司 17 of

18 注解 : (1) AC 测试装载 =30pF (2) 浮动延迟是标准的 5pF 装载 (3) 设计保证, 没有测试 (4) 所有的 AC 参数都是标准的 V IL =0.0V V IH =3.0V (5) 如果高的 T HCE <2us, 那么 T CE =2us (6) 如果低的 T HOE <2us, 那么 T OE =2us (7) 激活的 CLKOUT 信号开始送出芯片之前的延迟是由时钟配置决定的 (8) 减慢 CLK 频率选项可能需要合适的 FPGA 资料片的设置时间 (9) 典型 CLKOUT 默认周期 =25ns(40MHz) (10) 典型的 CLKOUT 变换周期 =50ns(20MHz) 级联时运转条件下交流特性成都华微电子科技有限公司 18 of

19 注释 : (1) AC 测试装载 =30pF (2) 浮动延迟是标准的 5pF 装载 (3) 设计保证, 没有测试 (4) 所有的 AC 参数都是标准的 V IL =0.0V V IH =3.0V (5) 最小 T CYC =T OCK +T CE +FPGA 数据设置时间最大 T CAC =T OCK +T CE (6) 最小 T CYC =T OCE +T CE 最大 T CAC =T OCK +T CE 成都华微电子科技有限公司 19 of

20 7. 应用建议主串配置模式 PROM 的数据输出驱动 FPGA 芯片的 DIN 输出主 FPGA 的 CCLK 输出驱动 PROM 的 CLK 输入在一条链里面一个 PROM 的 CEO 输出驱动另一个 PROM 的 CE 输入所有 PROMs 的 CE/RESET 脚连接到所有 FPGA 芯片的 INIT _B 脚这个线路保证了在任意的配置开始之前 PROM 地址计算器复位 PRAM 的 CE 输入能够被 DONE 脚驱动第一个 PROM 的 CE 输入能够被所有 FPGA 芯片的 DONE 输出所驱动 PROM 的 CF 脚代表性的连接到 FPGA 的 PROG_B 输入 CF 脚是一个双向的脚成都华微电子科技有限公司 20 of

21 从串配置模式 PROM 的数据输出驱动 FPGA 芯片的 DIN 输出 PROM 的 CLKOUT 或者一个外部的时钟脉冲源驱动 FPGA 的 CCLK 输入在一条链里面一个 PROM 的 CEO 输出驱动另一个 PROM 的 CE 输入所有 PROMs 的 CE/RESET 脚连接到所有 FPGA 芯片的 INIT _B 脚这个线路保证了在任意的配置开始之前 PROM 地址计算器复位 PROM 的 CE 输入能够被 DONE 脚驱动第一个 PROM 的 CE 输入能够被所有 FPGA 芯片的 DONE 输出所驱动 PROM 的 CF 脚代表性的连接到 FPGA 的 PROG_B 输入 CF 脚是一个双向的脚成都华微电子科技有限公司 21 of

22 多芯片主 / 从串配置模式成都华微电子科技有限公司 22 of

23 图 5 SelectMAP 模式配置图 PROM 的 DATA 输出驱动 FPGA 芯片的 [D0.D7] 输入主 FPGA 的 CCLK 输出驱动 PROM 的 CLK 输入在一条链里面一个 PROM 的 CEO 输出驱动另一个 PROM 的 CE 输入所有 PROMs 的 CE/RESET 脚连接到所有 FPGA 芯片的 INIT _B 脚这个线路保证了在任意的配置开始之前 PROM 地址计算器复位 PROM 的 CE 输入能够被 DONE 脚驱动第一个 PROM 的 CE 输入能够被所有 FPGA 芯片的 DONE 输出所驱动对于高频率并联模式, 所有 PROMs 的 BUSY 脚连接到 FPGA 的 BUSY 输出 PROM 的 CF 脚代表性的连接到 FPGA 的 PROG_B 输入 CF 脚是一个双向的脚图 6 多芯片主 / 从 SelectMAP 模式配置图成都华微电子科技有限公司 23 of

24 图 7 从串行模式配置图 PROM 的 DATA 输出驱动 FPGA 芯片的 [D0.D7] 输入 PROM 的 CLKOUT 或者一个外部的时钟脉冲源驱动 FPGA 的 CCLK 输入在一条链里面一个 PROM 的 CEO 输出驱动另一个 PROM 的 CE 输入所有 PROMs 的 CE/RESET 脚连接到所有 FPGA 芯片的 INIT _B 脚这个线路保证了在任意的配置开始之前 PROM 地址计算器复位 PROM 的 CE 输入能够被 DONE 脚驱动第一个 PROM 的 CE 输入能够被所有 FPGA 芯片的 DONE 输出所驱动对于高频率并联模式, 所有 PROMs 的 BUSY 脚连接到 FPGA 的 BUSY 输出 PROM 的 CF 脚代表性的连接到 FPGA 的 PROG_B 输入 CF 脚是一个双向的脚 PROM 到 FPGA 的配置模式 FPGA 主串模式在主串模式中,FPGA 自动通过 FPGA 产生的配置时钟从同步的外部存储器下载流量在上电或重新配置之前,FPGA 的模式选择管脚默认的选择主串配置成都华微电子科技有限公司 24 of

25 模式主串模式提供一个简单的配置接口只有一条连续的数据线, 一条时钟线和 2 条控制线 (INIT 和 DONE) 是配置 FPGA 所必需的 PROM 的数据通过一条单一的数据线读出 (DIN), 访问通过 PROM 的地址计算器随着每个正确的 CCLK 的上升沿增加连续带宽数据必须在每个 FPGA 的内部产生 CCLK 信号的上升沿之前装配在 FPGA 的 DIN 输入脚 FPGA 从串模式在从串模式中,FPGA 通过外部提供时钟从外部存储器下载配置带宽在上电或重新配置之前,FPGA 的模式选择管脚默认的选择从串配置模式从串模式提供一个简单的配置接口只有一条连续的数据线, 一条时钟线和 2 条控制线 (INIT 和 DONE) 是配置 FPGA 所必需的 PROM 的数据通过一条单一的数据线读出 (DIN), 访问通过 PROM 的地址计算器, 随着每个正确的 CCLK 的上升沿增加连续带宽数据必须在每个 FPGA 的内部产生 CCLK 信号的上升沿之前装配在 FPGA 的 DIN 输入脚 FPGA 主 SelectMAP 模式在主 SelectMAP 模式, 带宽数据被写进 FPGA 里面, 用一个 BUSY 控制数据流动,FPGA 产生的同步配置时钟 (CCLK) 在开电或重新配置之前,FPGA 的模式选择管脚默认的选择主 SelectMAP 配置模式配置接口需要一条并行的数据总线, 一条时钟线, 和两条控制线 (INIT 和 DONE) 另外,FPGA 的芯片选择, 写, 和 BUSY 脚必须受到正确的约束来完成选择配置配置数据通过脚 [D0 D7] 位从 PROM 位读出, 访问通过 PROM 的地址计算器随着每个正确的 CCLK 的上升沿增加带宽数据必须在每个 FPGA 的内部产生 CCLK 信号的上升沿之前装配在 FPGA 的 [D0 D7] 输入脚如果 BUSY 是高电平通过 FPGA, 那么配置数据必须等待直到 BUSY 变成低电平主 SelectMAP 配置接口通过 FPGA 的内部振荡器连接一个宽的频率范围能够被内部产生的 CCLK 选择, 总是开始于一个慢的默认频率 FPGA 的带宽包含能够为了主 SelectMAP 配置序列把 CCLK 转换成更高频率的配置位想要的 CCLK 频率在带宽产生的时候被选择在配置之后, 选择端口脚可以被用来当用额外的用户 I/O FPGA 从 SelectMAP 模式在从 SelectMAP 模式中, 带宽数据被写进到 FPGA 中, 用一个 BUSY 控制数据流动,FPGA 产生的同步配置时钟 (CCLK) 在开电或重新配置之前,FPGA 的模式选择管脚默认的选择从 SelectMAP 配置模式配置接口需要一条并行的数据总线, 一条时钟线, 和两条控制线 (INIT 和 DONE) 另外,FPGA 的芯片选择, 写, 和 BUSY 脚必须受到正确的约束来完成选择配置配置数据通过脚 [D0 D7] 位从 PROM 位读出, 访问通过 PROM 的地址计算器随着每个正确的 CCLK 的上升沿增加带宽数据必须在每个 FPGA 的内部产生 CCLK 信号的上升沿之前装配在 FPGA 的 [D0 D7] 输入脚小段时间如果 BUSY 是高电平通过 FPGA, 那么配置数据必须等待直到 BUSY 变成低电平在配置之后, 选择端口脚可以被用来当用额外的用户 I/O 开始 FPGA 配置通过闪存 PROM 开始 FPGA 的配置包括 : 在上电的时候自动配置适用一个外部的 PROG_B 脉冲成都华微电子科技有限公司 25 of

26 使用 JTAG CONFIG 指令在 FPGA 的上电序列或 PROG_B 脚的命令完成之后,FPGA 的配置存储器被清零, 配置模式被选择,FPGA 准备完毕接受新的配置带宽 FPGA 的 BROG_B 脚能够被外部源控制通过 JTAG 脉冲执行 CONFIG 指令,CF 输出低电平一旦在 ns 之间,FPGA 将会重置并且开始配置 impact 软件能够通过设置加载 FPGA 选项发出 JTAG CONFIG 命令来开始 FPGA 的配置 8. 订货信息表 5 产品订货信息型号封装名称封装描述温度范围 HWDF16P TFBGA48 48 脚 TFBGA 封装 -55 ~125 成都华微电子科技有限公司 26 of

27 9. 外形尺寸成都华微电子科技有限公司 27 of

28 10. 版本信息表 7 版本信息版本号版本编写时间版本描述 Rev 原始版本 Rev 公司更名后修改部分信息 11. 联系方式成都华微电子系统有限公司地址 : 成都市高朋大道 11 号高新区科技工业园 2 层市场部电话 : 转传真 : 成都华微电子科技有限公司 of

额定规格 / 性能单相标准认证 UL CSA. NO. EN-- 额定规格输入环境温度项目电压电平额定电压使用电压范围输入电流型号动作电压复位电压 - B ma 以下 DC~V DC.~V DC.V 以下 DC.V 以上 - BL ma 以下输出项目 * 根据环境温度的不同而不同详情请

额定规格 / 性能单相标准认证 UL CSA. NO. EN-- 额定规格输入环境温度项目电压电平额定电压使用电压范围输入电流型号动作电压复位电压 - B ma 以下 DC~V DC.~V DC.V 以下 DC.V 以上 - BL ma 以下输出项目 * 根据环境温度的不同而不同详情请加热器用固态继电器单相 CSM_-Single-phase_DS_C 带纤细型散热器的一体式小型 SSR 备有无过零触发型号, 用途广泛符合 RoHS 标准包含无过零触发型号, 产品线齐全输出回路的抗浪涌电压性能进一步提高根据本公司的试验条件小型纤细形状除了 DIN 导轨安装, 还可进行螺钉安装获取 UL CSA EN 标准 TÜV 认证请参见共通注意事项种类关于标准认证机型的最新信息,