基 于 Virtuoso 的 射 频 集 成 电 路 快 速 三 维 电 磁 场 分 析 Virtuoso-Integrated Fast 3D Full Wave EM Simulation Tool for RF IC Designs 凌 峰, 代 文 亮, 贾 海 珑 苏 州 芯 禾 电 子 科 技 有 限 公 司 苏 州 吴 江 科 创 园 长 安 路 2358 号,215200 摘 要 : 射 频 芯 片 (RFIC) 设 计 师 在 使 用 Cadence Virtuoso 软 件 设 计 芯 片 的 时 候, 为 了 考 虑 器 件 电 路 的 电 磁 场 性 能 因 素, 往 往 需 要 借 助 其 他 的 电 磁 场 仿 真 软 件 工 具 做 协 同 仿 真 分 析, 这 使 RFIC 的 设 计 过 程 变 得 复 杂 繁 琐, 大 大 降 低 效 率 对 此,IRIS 软 件 为 设 计 师 提 供 了 一 种 直 接 在 Cadence Virtuoso 软 件 环 境 中 分 析 RFIC 电 磁 场 性 能 的 方 法 三 维 加 速 矩 量 法 技 术 加 上 多 核 和 分 布 式 并 行 技 术 使 计 算 速 度 大 大 加 快, 同 时 与 Virtuoso 的 集 成 可 以 使 工 程 师 不 用 进 行 手 动 的 文 件 的 导 入 导 出 和 格 式 转 换, 在 不 降 低 仿 真 精 确 度 的 条 件 下 提 高 了 仿 真 速 度 和 芯 片 设 计 效 率, 从 而 达 到 一 次 流 片 成 功 Abstract: Accurate electromagnetic simulation of passives and interconnects in RF IC designs has become critical. The traditional Cadence Virtuoso based design flow suffers from manual layout translation, slow EM simulation, to transient convergence problem after back-annotation. IRIS provides RFIC designers a 3D fast EM simulation tool integrated in Cadence Virtuoso design flow. The fast 3D method of moments solver with both multi-core and distributed parallelization greatly reduces the EM simulation time thus improves the design efficiency. The seamless integration with Virtuoso not only enables designers to stay in the Cadence design environment to perform the EM simulation which avoids the manual and error-prone layout data conversion, but also realize the perfect convergence to front-end for design verification by automatic back-annotation. The flow will greatly help RF IC designers to reduce the design cycle and achieve first-pass silicon success. 关 键 词 : 射 频 集 成 电 路 (RFIC), 集 成 无 源 器 件 (IPD), 电 磁 场 分 析 (electromagnetic analysis), 快 速 算 法 (fast solver) 1. 引 言 在 过 去 十 年 里, 以 3G/4G 无 线 通 信 (WCDMA/LTE) 和 无 线 局 域 网 (WLAN 802.11 a/b/g) 等 为 代 表 的 射 频 通 信 技 术 得 到 了 飞 跃 式 的 发 展 ; 同 时 也 引 领 着 I
RFIC 设 计 特 别 是 制 造 成 本 更 低 更 利 于 系 统 集 成 的 CMOS RFIC 设 计, 向 着 更 高 的 集 成 度 更 高 的 工 作 频 率 以 及 更 快 的 数 据 传 输 速 度 等 技 术 方 向 快 速 发 展 而 随 着 通 信 频 率 的 不 断 提 高, 特 别 是 60 GHz 频 段 7GHz 超 宽 频 带 的 各 种 无 线 应 用 [1][2], 也 给 RFIC 的 设 计 及 仿 真 带 来 了 更 大 的 挑 战 同 时,CMOS 工 艺 制 造 技 术 的 进 步, 使 得 射 频 系 统 小 型 化 集 成 化 立 体 化 已 成 为 大 势 所 趋 越 来 越 多 的 系 统 模 块, 包 括 射 频 前 端 数 字 后 端 电 源 集 成 无 源 器 件 (IPD) 等 都 可 以 集 成 到 片 上 或 者 利 用 3D 封 装 技 术 集 成 在 一 起, 从 而 大 大 提 高 了 工 作 频 率 并 缩 减 了 产 品 成 本 [3] 但 为 了 应 对 射 频 片 上 系 统 (SOC) 系 统 封 装 (SIP) 带 来 的 挑 战, 我 们 必 须 采 用 全 波 三 维 电 磁 场 算 法 进 行 精 确 的 电 磁 场 仿 真 计 算, 从 物 理 上 保 证 电 路 实 体 结 构 ( 特 别 是 互 联 无 源 元 件 等 ) 的 电 磁 场 特 性 的 获 得, 将 是 RFIC 设 计 精 度 提 高 的 根 本 保 证 全 波 三 维 电 磁 场 仿 真 技 术 Cadence 的 Virtuoso 平 台 是 RFIC 设 计 和 分 析 的 首 选 平 台, 但 是 在 三 维 电 磁 仿 真 方 面 还 得 依 赖 第 三 方 的 产 品, 不 得 不 导 出 layout 数 据, 建 立 三 维 模 型, 设 置 电 磁 场 分 析 所 需 的 参 数, 然 后 把 S 参 数 或 等 效 电 路 模 型 导 入 到 schematic 中, 这 样 的 一 个 过 程 不 仅 繁 琐 而 且 易 出 错, 所 以 对 RFIC 设 计 工 程 师 来 说,Virtuoso 集 成 的 电 磁 仿 真 工 具 能 够 大 大 提 高 设 计 效 率 2. 技 术 方 案 和 实 现 方 法 2.1 快 速 电 磁 仿 真 技 术 电 磁 场 仿 真 技 术 都 是 基 于 对 麦 克 斯 韦 方 程 组 的 数 值 求 解, 有 两 大 类, 一 类 是 基 于 麦 克 斯 韦 方 程 差 分 形 式, 代 表 性 的 方 法 包 括 有 限 元 和 有 限 差 分, 这 类 方 法 的 优 点 是 比 较 灵 活, 可 以 计 算 任 意 形 状 任 意 介 质 的 问 题, 缺 点 是 对 开 放 问 题, 需 要 吸 收 边 界 条 件, 并 对 边 界 内 所 有 空 间 都 得 剖 分, 直 接 结 果 就 是 未 知 量 很 大, 计 算 速 度 很 慢 ; 另 一 类 是 基 于 麦 克 斯 韦 方 程 积 分 形 式, 代 表 性 的 方 法 包 括 矩 量 法 和 边 界 元 法, 优 点 是 在 格 林 函 数 存 在 的 情 况 下, 只 在 金 属 表 面 作 剖 分, 而 不 需 要 在 剖 分 介 质, 这 样 未 知 量 就 大 大 减 少, 但 是 这 类 方 法 的 缺 点 是 稠 密 矩 阵, 稠 密 矩 阵 的 生 成 将 意 味 着 存 储 需 求 和 计 算 时 间 会 以 矩 阵 维 数 的 平 方 或 者 立 方 增 长 相 反 的, 有 限 元 矩 阵 的 存 储 需 求 和 计 算 时 间 只 会 按 维 数 的 大 小 线 性 增 长 这 一 弱 点 通 过 最 近 二 十 年 的 快 速 算 法 研 究 已 有 很 大 的 改 善 [4]-[9] II
要 知 道 哪 一 种 电 磁 场 算 法 更 适 合 于 纳 米 尺 度 的 集 成 电 路 仿 真 分 析, 我 们 不 得 不 从 现 在 市 场 上 的 纳 米 半 导 体 工 艺 说 起 Figure 1 显 示 的 是 Intel 的 32 纳 米 RF CMOS 工 艺 [3] 一 个 特 点 是 互 连 的 密 度 越 来 越 高, 尺 寸 越 来 越 小, 另 一 个 特 点 是 针 对 射 频 应 用 而 增 加 的 厚 金 属 层 (Thick Metal), 由 于 它 的 低 电 阻, 射 频 无 源 器 件 多 在 这 一 层 上 实 现 高 Q 值 和 以 前 的 工 艺 相 比, 现 在 纳 米 级 的 工 艺, 互 连 线 的 高 度 宽 度 和 间 距 都 在 一 个 量 级, 甚 至 高 度 比 宽 度 和 间 距 还 要 大 Figure 1 Intel 32nm RF CMOS 制 造 工 艺 [3] 了 解 纳 米 级 工 艺 的 特 征 之 后, 我 们 可 以 看 出 基 于 积 分 方 程 的 电 磁 场 数 值 方 法 更 适 合 于 纳 米 级 集 成 电 路 的 仿 真, 对 于 基 于 微 分 方 程 的 电 磁 场 数 值 方 法 来 说, 不 仅 复 杂 的 金 属 互 连 结 构 要 网 格 剖 分, 它 们 周 围 的 衬 底 和 介 质 的 也 要 三 维 网 格 剖 分, 非 常 复 杂, 也 直 接 导 致 巨 大 的 矩 阵 方 程 组 而 积 分 方 程 方 法 可 以 只 剖 分 金 属 互 连 的 表 面, 金 属 的 趋 肤 效 应 可 以 通 过 表 面 阻 抗 来 引 入, 衬 底 和 介 质 用 多 层 平 面 介 质 来 近 似 是 合 理 的, 这 样 它 们 的 效 应 可 以 通 过 多 层 介 质 格 林 函 数 来 解 决 基 于 此, 我 们 采 用 了 结 合 多 层 介 质 格 林 函 数 和 快 速 算 法 的 积 分 方 程 方 法, 其 中 又 结 合 了 多 核 并 行 和 分 布 式 并 行 技 术, 进 一 步 适 应 了 当 今 计 算 机 发 展 的 潮 流 多 核 并 行 技 术 用 OpenMP 来 实 现 多 核 CPU 加 速 已 经 广 泛 应 用 于 各 种 不 同 的 计 算 电 磁 场 方 法 中, 本 文 实 现 了 在 24 核 的 Intel Xeon X5650 的 CPU 上 实 现 15 倍 的 加 速, 见 下 图 III
Figure 2 IRIS 多 核 并 行 技 术 的 加 速 比 与 核 的 数 目 的 关 系 根 据 Amdahl 定 律, 加 速 比 S 和 和 核 数 目 N 的 关 系 取 决 于 算 法 中 的 并 行 含 量 P 从 下 图 可 以 看 出, 本 文 的 多 核 并 行 加 速 技 术 的 并 行 含 量 达 到 了 97% Figure 3 IRIS 中 多 核 并 行 技 术 加 速 比 与 Amdahl 定 律 的 比 较 2.2 Cadence Virtuoso 集 成 一 般 Cadence Virtuoso 的 芯 片 设 计 流 程 包 括 : 原 理 图 设 计, 仿 真, 版 图 等 IRIS RFIC 设 计 与 验 证 解 决 方 案 的 流 程 从 Virtuoso 的 版 图 开 始, 最 后 返 回 到 原 理 图 设 计 由 于 IRIS 软 件 的 整 个 流 程 全 部 在 Cadence Virtuoso 环 境 下 进 行, 用 户 只 需 IV
要 进 行 简 单 的 操 作 即 可, 过 程 中 没 有 文 件 的 导 入 导 出 和 格 式 转 换 等 问 题, 也 不 存 在 不 同 软 件 间 兼 容 性 的 问 题, 所 以 可 以 有 效 得 简 化 射 频 芯 片 的 设 计 流 程, 提 高 设 计 效 率 利 用 IRIS 软 件 进 行 射 频 电 路 分 析 设 计 时 提 取 的 待 分 析 的 模 型 单 元 称 为 icell 对 于 任 何 一 个 设 计, 所 有 属 于 它 的 icell 都 是 通 过 Cadence Virtuoso 的 约 束 管 理 器 (Constraint Manager) 进 行 统 一 管 理 用 户 从 自 己 的 版 图 设 计 中 选 择 需 要 进 行 电 磁 场 分 析 的 部 分, 然 后 软 件 即 可 产 生 与 之 对 应 的 icell Figure 4 IRIS 类 型 的 约 束 在 icell 中, 和 电 磁 场 仿 真 相 关 的 工 艺 三 维 CAD 结 构 端 口 设 置 和 网 格 剖 分 都 是 智 能 化 的, 比 如 端 口, 从 schematic 已 有 的 连 接 性 (connectivity) 信 息 我 们 就 可 以 自 动 识 别, 不 需 要 手 动 的 选 择, 又 比 如, 集 成 电 路 版 图 中 常 有 的 一 些 结 构 对 电 磁 仿 真 无 关 紧 要, 但 不 做 处 理 会 大 大 影 响 仿 真 速 度, 甚 至 造 成 结 果 不 收 敛, 比 如 Figure 5 所 示 的 MIM 电 容, 电 容 金 属 层 通 过 VIA 阵 列 和 上 面 金 属 层 连 接, 我 们 通 过 自 动 识 别, 可 以 在 不 影 响 精 度 的 情 况 下 把 VIA 阵 列 简 化, 大 大 提 高 了 计 算 效 率 Figure 5 MIM 电 容 阵 列 中 VIA 阵 列 V
2.3 例 子 本 节 将 通 过 两 个 RFIC 中 常 用 的 无 源 器 件 来 突 出 表 现 IRIS 的 精 度 和 速 度, 一 个 是 变 压 器 (transformer), 另 一 个 是 巴 伦 (balun) 变 压 器 是 利 用 电 磁 感 应 原 理 来 实 现 电 压 变 换 电 流 变 换 阻 抗 变 换 等 功 能 的 常 用 器 件 在 RFIC 工 艺 中 一 般 通 过 两 个 ( 或 两 个 以 上 ) 平 面 螺 旋 电 感 交 叉 走 线 绕 制 而 成, 利 用 不 同 的 圈 数 比 实 现 电 压 变 换 阻 抗 变 换 Figure 6(a) 显 示 的 就 是 这 样 一 个 变 压 器 从 耦 合 系 数 主 电 感 Q 参 数 和 电 感 值 等 计 算 结 果 可 以 看 出, IRIS 与 参 考 数 据 在 工 作 频 带 内 非 常 吻 合 (a) (b) (c) (d) Figure 6 transformer 结 构 和 仿 真 结 果 (a) 网 格 剖 分 ;(b) 耦 合 系 数 ;(c) 主 电 感 的 Q 参 数 ;(d) 主 电 感 的 L 参 数 巴 伦 是 用 来 实 现 单 端 信 号 与 差 分 信 号 之 间 变 换 的 常 用 射 频 器 件 RFIC 中 一 般 利 用 在 变 压 器 两 端 串 联 或 并 联 电 容 的 方 式 谐 振 在 一 定 的 频 率 以 减 小 能 量 损 耗, 因 此 具 有 一 定 的 通 频 带 宽 在 工 作 频 段 内, 巴 伦 一 般 具 有 较 低 的 插 入 损 耗 (<1.5 db) 和 回 波 损 耗 (<-15 db) 一 个 典 型 的 巴 伦 如 Figure 7 所 示 IRIS 可 以 很 容 易 的 从 Virtuoso 版 图 抽 出 S-parameter, 如 Figure 7(c) 所 示, 来 设 计 出 理 想 的 巴 伦 VI
(a) (b) (c) Figure 7 Balun 的 结 构 和 仿 真 结 果 (a)schematic;(b)layout;(c)s 参 数 3. 结 论 本 文 提 出 了 一 种 直 接 在 Cadence Virtuoso 软 件 环 境 中 分 析 RFIC 电 磁 场 性 能 的 方 法 三 维 加 速 矩 量 法 技 术 加 上 多 核 和 分 布 式 并 行 技 术 使 计 算 速 度 大 大 加 快, 与 Virtuoso 的 集 成 可 以 使 工 程 师 不 用 进 行 手 动 的 文 件 的 导 入 导 出 和 格 式 转 换, 从 而 芯 片 设 计 效 率 参 考 文 献 [1] Gordon, M.Q., Tang, K.K.W, Yau, K.H.K., Ming-Ta Yang; Schvan, P., Voinigescu, S.P., Algorithmic design of CMOS LNAs and PAs for 60- GHz radio, IEEE Journal Solid-State Circuits, pp. 1044-57, May 2007. VII
[2] Sarkar, S. ;Sen, P. ;Perumana, B. ;Yeh, D., Dawn, D., Laskar, J., A 90nm CMOS 60GHz Radio, IEEE Int. Solid-State Circuits Conf., Atlanta, GA,Feb 2008. [3] C.H. Jan et al, RF CMOS Technology Scaling in High-k/Metal Gate Era for RF SoC (System-on-Chip) Applications, IEEE Int. Electron Devices Meeting (IEDM), Dec. 2010. [4] S. Kapur, D. E. Long, IES3: a fast integral equation solver for efficient 3- dimensional extraction, IEEE/ACM Int. Conf. Comput.-Aided Design Dig., pp. 448 455, November 1997. [5] W.C. Chew, J. M. Jin, E. Michielssen, and J. M. Song, Fast and Efficient Algorithms in Computational Electromagnetics, Norwood, MA: Artech House, 2001. [6] F. Ling, V. Okhmatovski, W. Harris, S. McCracken, and A. Dengi, Largescale broadband parasitic extraction for fast layout verification of 3D RF and mixed-signal on-chip structures, IEEE Trans. Microwave Theory Tech., pp. 264-273, Jan. 2005. [7] D. Gope and V. Jandhyala, Efficient solution of EFIE via low-rank compression of multilevel predetermined interactions, IEEE Trans. Antennas Propag., vol. 53, no. 10, pp. 3324 3333, Oct. 2005. [8] Okhmatovski, V. Yuan, M. ; Jeffrey, I. ; Phelps, R., A Three- Dimensional Precorrected FFT Algorithm for Fast Method of Moments Solutions of the Mixed-Potential Integral Equation in Layered Media, IEEE Trans. Microwave Theory Tech., pp. 3505-17, Dec. 2009. [9] W. Chai, D. Jiao, An H2-matrix-based integral-equation solver of reduced complexity and controlled accuracy for solving electrodynamic problems, IEEE Trans. Antennas Propag., pp. 3147 3159, Oct. 2009 致 谢 感 谢 Cadence 亚 太 区 技 术 支 持 总 监 陈 春 章 博 士,Cadence 上 海 研 发 中 心 总 监 陈 兰 兵 先 生 和 技 术 支 持 经 理 赖 志 广 先 生 的 大 力 支 持 作 者 简 历 凌 峰, IEEE 高 级 会 员,2000 年 获 得 美 国 伊 利 诺 伊 大 学 香 槟 分 校 电 机 工 程 系 博 士 随 后 加 入 摩 托 罗 拉 半 导 体 产 品 部 门 从 事 射 频 模 块 的 研 发 2002 年 加 入 EDA 初 创 公 司 Neolinear 领 导 美 国 DARPA 资 助 的 致 力 于 开 发 下 一 代 射 频 集 成 电 路 设 计 研 究 的 NeoCAD 项 目, 开 发 出 工 业 界 第 一 个 拥 有 快 速 算 法 的 射 频 集 成 电 路 电 磁 VIII
模 拟 工 具,2004 年 被 Cadence 收 购 2007 年, 联 合 创 立 EDA 初 创 公 司 Physware, 担 任 工 程 副 总 裁, 负 责 产 品 研 发, 成 功 开 发 多 款 业 界 领 先 的 信 号 完 整 性 分 析 软 件, 成 为 业 界 领 导 者 2010 年, 联 合 成 立 苏 州 芯 禾 电 子 科 技 有 限 公 司, 致 力 于 高 性 能 的 模 拟 仿 真 EDA 软 件 IP 和 设 计 方 案 的 研 发 凌 峰 博 士 拥 有 专 著 章 节 2 部, 美 国 专 利 5 项 和 国 际 核 心 期 刊 文 章 和 会 议 文 章 62 篇, 担 任 多 个 IEEE 期 刊 的 评 委 和 DesignCon, EDAPS,EPTC 国 际 会 议 的 技 术 评 审 委 员 会 成 员 他 是 1999 年 伊 利 诺 伊 大 学 首 届 Y.T.Lo 杰 出 研 究 奖 获 得 者 他 从 2007 年 到 2011 年 担 任 美 国 华 盛 顿 大 学 电 机 工 程 系 兼 职 副 教 授,2011 年 起 兼 任 南 京 理 工 大 学 紫 金 学 者 特 聘 教 授 代 文 亮, 上 海 交 通 大 学 工 学 博 士 ( 电 磁 场 与 微 波 技 术 ), 2004 年 3 月 加 入 美 国 Cadence Design Systems, Inc. 上 海 全 球 研 发 中 心, 担 任 高 级 技 术 顾 问, 主 要 负 责 高 速 电 路 分 析 设 计 如 信 号 完 整 性, 电 源 完 整 性, 电 磁 兼 容, 射 频 RF 电 路 设 计, 高 速 CMOS 电 路 芯 片 IC 设 计 与 测 试 等 产 品 的 研 究 与 开 发, 同 时 领 导 芯 片 - 封 装 - 板 级 协 同 设 计 以 及 封 装 内 系 统 (SiP) 和 3D 封 装 等 领 域 内 设 计, 版 图, 分 析 的 开 发 应 用. 目 前 在 电 磁 建 模 分 析 领 域 已 获 得 美 国 专 利 1 项, 正 在 申 请 美 国 专 利 3 项, 国 内 专 利 十 余 项, 在 国 际 杂 志 上 已 发 表 十 余 篇 技 术 论 文 (8 篇 SCI 收 录 ), 同 时 担 任 IEEE TMTT, IEEE TAP, DAC 等 国 际 期 刊 和 会 议 的 常 规 审 稿 人 ; 在 高 速 电 路 设 计 分 析 方 面 有 较 深 的 造 诣, 被 工 业 和 信 息 化 部 聘 为 国 家 信 息 技 术 紧 缺 人 才 培 养 工 程 专 家 ( 集 成 电 路 类 ) 2011 年 组 建 苏 州 芯 禾 电 子 科 技 有 限 公 司 并 担 任 工 程 副 总 裁, 主 要 分 管 电 子 设 计 自 动 化 产 品 的 研 发, 以 及 国 内 外 客 户 的 高 端 电 子 产 品 技 术 攻 关 和 设 计 服 务. 贾 海 珑,2004 毕 业 于 复 旦 大 学 微 电 子 学 院, 之 后 获 中 国 科 学 院 半 导 体 研 究 所 博 士 学 位 在 中 外 核 心 期 刊 国 际 会 议 上 发 表 论 文 十 余 篇, 获 得 发 明 专 利 三 项 2006 年 起 在 苏 州 中 科 半 导 体 研 发 中 心 担 任 射 频 集 成 电 路 设 计 高 级 工 程 师, 之 后 又 分 别 任 职 于 国 民 技 术 股 份 有 限 公 司 意 法 爱 立 信 半 导 体 有 限 公 司, 从 事 射 频 集 成 电 路 系 统 设 计 芯 片 研 发 等 工 作 先 后 参 与 多 款 射 频 芯 片 研 发, 包 括 WIFI GPS DVBS LTE GSM EDGE FM 等 等 在 射 频 IC 前 端 及 混 合 信 号 领 域 具 有 丰 富 的 设 计 经 验, 主 要 涉 及 的 方 向 包 括 频 率 综 合 器 全 数 字 锁 相 环 高 频 振 荡 器 低 噪 声 放 大 器 混 频 器 有 源 滤 波 器 以 及 硅 片 上 无 源 器 件 建 模 等 领 域 作 者 所 在 公 司 简 介 苏 州 芯 禾 电 子 科 技 有 限 公 司 是 一 家 集 成 电 路 相 关 的 电 子 设 计 自 动 化 (EDA) 软 件 IP 和 设 计 服 务 的 供 应 商, 在 高 速 串 并 行 信 号 高 速 连 接 器 芯 片 封 装 射 频 微 波 和 数 模 混 合 电 路 等 设 计 分 析 领 域 有 丰 富 的 成 功 经 验 通 过 提 供 高 性 能 的 模 拟 仿 真 EDA 软 件 和 关 键 技 术 解 决 方 案, 芯 禾 科 技 帮 助 半 导 体 产 业 链 如 芯 片 封 装 和 系 统 设 计 领 域 的 客 户 缩 短 设 计 周 期, 降 低 设 计 成 本, 最 终 达 到 产 品 快 速 上 市 的 目 的 公 司 网 址 :www.xpeedic.com IX