時脈樹設計原則

時 脈 樹 設 計 原 則 在 高 效 能 應 用 中, 例 如 通 訊 無 線 基 礎 設 施 伺 服 器 廣 播 視 訊 以 及 測 試 和 測 量 裝 置, 當 系 統 整 合 更 多 功 能 並 需 要 提 高 效 能 水 準 時, 硬 體 設 計 就 變 得 日 益 複 雜, 這 種 趨 勢 進 一 步 影 響 到 為 系 統 提 供 參 考 時 序 的 電 路 板 設 計 階 段 (board-level) 時 脈 樹 (clock tree) 在 進 行 時 脈 樹 設 計 時, 一 體 適 用 的 策 略 並 不 適 用, 優 化 時 脈 樹 以 滿 足 效 能 和 成 本 的 要 求 取 決 於 多 種 因 素, 包 括 系 統 架 構 IC 時 序 需 求 ( 頻 率 訊 號 格 式 等 ) 和 終 端 應 用 的 抖 動 需 求 參 考 時 序 - 何 時 使 用 石 英 晶 體 或 時 脈 第 一 個 設 計 原 則 是 釐 清 硬 體 設 計 的 參 考 時 脈 需 求, 並 選 擇 用 於 系 統 中 處 理 器 FPGA ASIC PHY DSP 和 其 他 元 件 的 參 考 時 脈 類 型 如 果 IC 已 整 合 振 盪 器 和 鎖 相 迴 路 () 用 於 內 部 時 序, 那 麼 通 常 可 以 使 用 石 英 晶 體 (crystal) 石 英 晶 體 具 備 成 本 效 益, 因 其 優 異 的 相 位 雜 訊 特 性 而 被 廣 泛 使 用, 配 置 在 接 近 IC 的 位 置 以 簡 化 電 路 板 佈 局 然 而, 石 英 晶 體 的 缺 點 之 一 是 在 不 同 溫 度 範 圍 內 頻 率 有 顯 著 變 化, 超 出 許 多 SerDes (serializer-deserializer) 應 用 中 高 精 度 ppm 等 級 的 穩 定 性 需 求 在 許 多 要 求 高 穩 定 性 的 高 速 SerDes 應 用 中, 更 適 合 使 用 較 石 英 晶 體 穩 定 的 石 英 振 盪 器 (XO) 當 需 要 多 個 參 考 頻 率 時, 通 常 使 用 時 脈 產 生 器 (clock generator) 和 時 脈 緩 衝 器 (clock buffer) 在 某 些 應 用 中,FPGA/ASIC 有 多 個 時 脈 域 用 於 資 料 通 路 控 制 平 面 和 儲 存 控 制 器 介 面, 需 要 多 個 特 定 參 考 頻 率 如 果 IC 不 提 供 石 英 晶 體 輸 入, 或 者 當 IC 需 要 與 外 部 參 考 (source-synchronous 應 用 ) 同 步 時, 又 或 者 當 所 需 高 頻 參 考 值 很 難 由 石 英 晶 體 生 成 時, 時 脈 產 生 器 和 緩 衝 器 也 是 優 先 選 擇 自 由 運 行 vs. 同 步 時 脈 樹 一 旦 確 定 硬 體 設 計, 並 且 為 部 分 元 件 選 擇 了 石 英 晶 體, 接 下 來 的 步 驟 就 是 為 剩 下 的 時 脈 選 擇 時 序 架 構 : 自 由 運 行 (free-running) 或 同 步 對 於 需 要 一 個 或 多 個 獨 立 參 考 時 脈, 且 沒 有 任 何 特 殊 鎖 相 迴 路 或 同 步 需 求 的 應 用 來 說,XO 時 脈 產 生 器 和 時 脈 緩 衝 器 是 理 想 選 擇 處 理 器 儲 存 控 制 器 SoC 和 週 邊 元 件 ( 例 如 USB 和 PCI Express 轉 換 器 ) 通 常 使 用 XO 時 脈 產 生 器 和 時 脈 緩 衝 器 組 合, 為 自 由 運 行 和 非 同 步 的 應 用 提 供 參 考 時 序 如 果 應 Silicon Laboratories, Inc. Rev 1.0 1

用 需 要 一 到 兩 個 時 序 來 源,XO 是 最 好 的 選 擇 ; 而 時 脈 產 生 器 和 緩 衝 器 更 適 合 同 時 需 要 多 個 獨 立 時 脈 的 應 用 時 脈 產 生 器 能 夠 合 成 多 個 不 同 頻 率 的 時 脈, 但 與 由 時 脈 緩 衝 器 加 上 XO 組 成 的 時 脈 樹 相 比, 犧 牲 部 分 抖 動 效 能 時 脈 緩 衝 器 可 以 與 XO 參 考 聯 合 分 配 多 個 相 同 頻 率 的 時 脈, 並 且 為 多 輸 出 時 脈 樹 實 現 最 低 抖 動 同 步 時 脈 用 於 需 要 連 續 通 訊 和 網 路 級 同 步 的 應 用, 例 如 光 傳 輸 網 路 (OTN ) SONET/SDH 行 動 回 程 網 路 同 步 乙 太 網 和 HD SDI 視 訊 傳 輸 以 上 應 用 需 要 發 射 器 和 接 收 器 在 相 同 頻 率 操 作 同 步 所 有 的 SerDes 參 考 時 脈 到 一 個 高 精 度 網 路 參 考 時 脈 ( 例 如,Stratum 3 或 GPS), 保 證 所 有 節 點 同 步 在 這 些 應 用 中, 基 於 低 頻 寬 時 脈 提 供 漂 移 和 抖 動 濾 波 ( 抖 動 消 除 ), 以 確 保 網 路 級 同 步 在 網 路 線 路 卡 應 用 中, 帶 有 壓 控 振 盪 器 (VCO) 的 專 用 抖 動 衰 減 時 脈 或 離 散 式 是 SerDes 定 時 首 選 的 時 脈 解 決 方 案 為 了 獲 得 最 佳 效 能, 抖 動 衰 減 時 脈 應 放 置 在 時 脈 樹 末 端, 直 接 驅 動 SerDes 元 件, 時 脈 產 生 器 和 緩 衝 器 可 為 其 他 系 統 提 供 參 考 Free-Running Trees Dual XOs XO + Buffer 1-2 reference clocks Low jitter clock fanout Single frequency Crystal + Generator synthesis Multiple frequencies Synchronous Tree Reference Low BW Jitter Cleaning Jitter/Wander Attenuation Frequency Translation Buffer/ Translator Distribution Format/Level Translation Generator Frequency Translation 圖 1. 時 脈 樹 示 例 時 脈 抖 動 時 脈 抖 動 是 時 序 元 件 的 一 個 關 鍵 指 標, 因 為 過 多 的 時 脈 抖 動 會 影 響 系 統 效 能 有 三 種 常 見 的 時 脈 抖 動 類 型, 並 且 在 不 同 的 應 用 中, 某 種 抖 動 類 型 可 能 比 另 外 兩 種 更 重 要 相 鄰 週 期 抖 動 (cycle-to-cycle jitter) 是 指 任 意 兩 個 相 鄰 時 脈 週 期 之 間, 時 脈 週 期 的 最 大 差 異, 通 常 測 量 1000 個 時 脈 週 期 以 上 Silicon Laboratories, Inc. Rev 1.0 2

週 期 抖 動 (period jitter) 是 指 在 大 量 週 期 ( 通 常 為 10000 個 時 脈 週 期 ) 中, 實 際 週 期 與 理 想 週 期 的 最 大 偏 差 相 鄰 週 期 抖 動 和 週 期 抖 動 在 計 算 數 位 系 統 的 建 立 和 保 持 定 時 餘 裕 時 有 一 定 作 用, 而 且 是 CPU 和 SoC 元 件 常 見 的 效 能 係 數 相 位 抖 動 (phase jitter) 是 高 速 SerDes 應 用 的 效 能 係 數 他 是 雜 訊 功 率 對 訊 號 總 功 率 的 比 值, 是 透 過 對 時 脈 訊 號 單 邊 帶 相 位 雜 訊 所 在 的 偏 離 載 波 訊 號 的 頻 帶 範 圍 進 行 積 分 計 算 而 得 相 位 抖 動 在 FPGA 和 高 速 SerDes 定 時 應 用 中 非 常 關 鍵, 過 度 的 相 位 抖 動 會 增 加 高 速 串 列 介 面 的 位 元 錯 誤 率 在 時 脈 樹 設 計 和 元 件 選 擇 期 間, 基 於 最 大 抖 動 效 能 來 評 估 元 件 非 常 重 要 一 般 的 抖 動 規 格 並 不 能 確 保 元 件 在 所 有 情 況 下 ( 包 括 製 程 電 壓 溫 度 和 頻 率 變 化 ) 皆 能 符 合 效 能 最 大 抖 動 涵 蓋 了 這 些 額 外 因 素, 提 供 更 全 面 的 規 格 此 外, 要 特 別 注 意 確 認 時 序 元 件 資 料 手 冊 上 的 抖 動 測 試 條 件 時 脈 抖 動 效 能 在 很 多 情 況 下 都 會 變 化, 包 括 元 件 配 置 工 作 頻 率 訊 號 格 式 輸 入 時 脈 轉 換 速 率 供 電 電 源 和 電 源 雜 訊 要 盡 可 能 尋 求 完 全 符 合 指 定 抖 動 測 試 條 件 的 元 件, 才 能 確 保 在 更 廣 的 操 作 範 圍 內 工 作 時 脈 和 振 盪 器 元 件 選 擇 標 準 一 旦 確 定 基 本 的 時 脈 樹 架 構, 下 一 個 步 驟 是 選 擇 元 件 表 1 匯 總 了 在 自 由 運 行 和 同 步 時 脈 樹 設 計 中 時 脈 和 振 盪 器 元 件 的 選 擇 標 準 為 了 降 低 物 料 清 單 (BOM) 成 本 和 設 計 複 雜 度, 我 們 需 要 尋 求 簡 化 時 脈 樹 設 計 的 特 性 Silicon Laboratories, Inc. Rev 1.0 3

Function XO VCXO Generator Buffer Jitter Cleaning Free-Run Operation Yes No Yes Yes Yes Synchronous Operation No Yes Yes Yes Yes Multiplication No Yes Yes No Yes ision No No Yes Yes Yes Jitter Cleaning No Yes No No Yes Design Complexity Low High Medium Low Medium Integration Low Low High High High Small form factor Small form factor Any-frequency, anyoutput clock synthesis Format/level translation Any-frequency clock synthesis Format translation Integrated input mux Integrated VCXO Features That Simplify Tree Design VDD level translation Glitchless switching between clocks at different frequencies Integrated loop filter division Hitless switching Synchronous output clock disable Holdover Integrated power supply filtering 表 1. 時 脈 元 件 選 擇 標 準 消 除 時 脈 樹 抖 動 時 脈 樹 設 計 完 成 之 前, 要 評 估 總 體 時 脈 樹 抖 動, 以 保 證 有 足 夠 的 系 統 級 設 計 餘 裕 相 當 重 要 的 是, 總 體 時 脈 樹 RMS 抖 動 有 效 值 遠 低 於 資 料 手 冊 中 多 個 元 件 規 格 的 簡 單 相 加 時 脈 樹 的 抖 動 定 義 如 下 : 其 中, = 總 體 抖 動 有 效 值, = 單 個 元 件 抖 動 有 效 值 注 意 : 如 果 抖 動 分 佈 是 高 斯 類 型 (Gaussian) 和 非 相 關 的, 這 個 方 程 式 可 應 用 於 計 算 總 體 週 期 抖 動 和 相 位 抖 動 ; 方 程 不 適 用 於 相 鄰 週 期 抖 動, 那 表 示 是 抖 動 峰 值, 而 不 是 有 效 值 元 件 抖 動 可 透 過 資 料 手 冊 中 的 抖 動 規 格 進 行 估 算, 或 從 相 位 雜 訊 資 料 中 計 算 Silicon Labs 提 供 簡 便 的 工 具, 把 時 脈 相 位 雜 訊 轉 換 成 抖 動 詳 細 資 訊, 請 瀏 覽 網 站 : http://www.silabs.com/support/pages/phase-noise-jitter-calculator.aspx 請 注 意 用 最 大 抖 動 規 格 來 生 成 總 時 脈 樹 抖 動 的 保 守 估 計 值 Silicon Laboratories, Inc. Rev 1.0 4

簡 化 時 脈 樹 設 計 除 了 基 本 的 時 脈 生 成 和 分 配 之 外, 許 多 時 脈 還 要 具 備 特 殊 功 能 例 如, 格 式 / 電 平 轉 換 ( 例 如 3.3V LVPECL 到 2.5V LVDS) 不 同 頻 率 的 時 脈 切 換 時 脈 分 頻 接 腳 選 擇 的 輸 出 啟 動 控 制 和 為 降 低 電 磁 干 擾 (EMI) 的 CMOS 驅 動 強 度 ( 輸 出 阻 抗 ) 控 制 如 果 採 用 離 散 式 設 計, 實 現 這 些 功 能 將 為 時 脈 樹 設 計 增 加 大 量 成 本 和 複 雜 性 Silicon Labs 推 出 的 Si5330x 通 用 緩 衝 器 / 轉 換 器 系 列 產 品, 整 合 格 式 / 電 平 轉 換 時 脈 多 工 時 脈 分 頻 和 其 他 關 鍵 的 時 脈 樹 功 能 上 述 元 件 可 以 用 單 個 時 脈 緩 衝 器 IC 取 代 多 個 LVPECL LVDS CML HCSL 和 LVCMOS 緩 衝 器 除 了 簡 化 時 脈 樹 設 計 ( 見 圖 2),Si5330x 晶 片 最 大 限 度 的 降 低 BOM 成 本 和 設 計 複 雜 度, 簡 化 採 購 過 程, 並 提 高 系 統 效 能 Traditional Distribution 156.25 MHz Generator N x 3.3V LVPECL Logic Translation N x 2.5V LVDS ision Mux Buffer Format/Level Translation Si53302-Based Distribution VDD Format Select (LVPECL, LVDS, CML, HCSL, CMOS) 156.25 MHz 5 x 3.3V LVPECL VDDO 5 x 2.5V LVDS VDDO Format Select (LVPECL, LVDS, CML, HCSL, CMOS) Integrated clock buffer, frequency flexible 2:1 mux, format/level translation 圖 2. Si5330x 時 脈 緩 衝 器 IC 簡 化 時 脈 樹 設 計 Silicon Labs 提 供 業 界 最 廣 泛 的 頻 率 靈 活 的 時 脈 產 品 組 合, 包 括 時 脈 產 生 器 時 脈 緩 衝 器 抖 動 消 除 時 脈 和 XO/VCXO 透 過 這 一 完 整 的 產 品 組 合,Silicon Labs 提 供 業 界 最 高 效 能 和 整 合 度 的 時 脈 樹 解 決 方 案 # # # Silicon Labs 致 力 於 投 資 研 究 與 開 發, 以 幫 助 我 們 的 客 戶 採 用 創 新 的 低 功 耗 小 尺 寸 類 比 密 集 型 混 合 訊 號 解 決 方 案 開 發 差 異 化 的 市 場 產 品 Silicon Labs 廣 泛 的 專 利 組 合 證 明 我 們 具 有 獨 特 的 發 展 方 式 和 世 界 一 流 工 程 團 隊 專 利 查 詢 :www.silabs.com/patent-notice 2012 Silicon Laboratories Inc. Builder DS Ember EZMac EZRadio EZRadioPRO EZLink ISOmodem Precision32 ProSLIC QuickSense Silicon Laboratories 和 Silicon Labs 標 示 是 Silicon Laboratories Inc. 的 商 標 或 注 冊 商 標 ARM 和 Cortex-M3 是 ARM 控 股 公 司 的 商 標 或 注 冊 商 標 ZigBee 是 ZigBee Alliance, Inc. 的 注 冊 商 標 所 有 其 他 產 品 名 稱 可 能 各 自 屬 於 對 應 公 司 的 商 標 Silicon Laboratories, Inc. Rev 1.0 5