目录 特性... 应用... 概述... 修订历史... 2 功能框图... 3 规格... 4 交流工作特性... 6 时序特性... 6 时序图... 7 绝对最大额定值... 9 ESD 警告... 9 引脚配置和功能描述... 典型工作特性... 术语...8 工作原理...2 架构...2

Transcription

1 完整的四通道 2/4/6 位 串行输入 单极性 / 双极性 电压输出 DAC AD5724R/AD5734R/AD5754R 特性完整的四通道 2/4/6 位 DAC 采用单电源 / 双电源供电软件可编程输出范围 +5 V + V +.8 V ±5 V ± V ±.8 V 积分非线性 (INL) 误差 :±6 LSB( 最大值 ); 微分非线性 (DNL) 误差 :± LSB( 最大值 ) 总不可调整误差 (TUE):.% FSR( 最大值 ) 建立时间 : μs( 典型值 ) 集成基准电压源 :±5 ppm/ C( 最大值 ) 集成基准电压缓冲器上电 / 掉电期间输出受控通过 LDAC 同时更新异步 CLR 清零至零电平 / 中间电平 DSP/ 微控制器兼容串行接口 24 引脚 TSSOP 工作温度范围 :-4 至 +85 icmos 工艺技术应用工业自动化闭环伺服控制 过程控制汽车测试与测量可编程逻辑控制器 概述 AD5724R/AD5734R/AD5754R 分别是四通道 2/4/6 位串行输入 电压输出数模转换器 (DAC), 采用单电源 (+4.5 V 至 +6.5 V) 或双电源 (±4.5 V 至 ±6.5 V) 供电 软件可选的标称满量程输出范围为 +5 V + V +.8 V ±5 V ± V 或 ±.8 V 这些器件还内置输出放大器 基准电压缓冲器以及专有上电 / 断电控制电路 这些器件可保证单调性, 积分非线性 (INL) 为 ±6 LSB( 最大值 ), 噪声低, 建立时间为 μs( 典型值 ), 还内置一个 +2.5 V 片内基准电压源 AD5724R/AD5734R/AD5754R 采用串行接口, 能够以最高 3 MHz 的时钟速率工作, 并且与 DSP 和微控制器接口标准兼容 利用双缓冲, 所有 DAC 可实现同时更新 对于双极性输出, 输入编码为用户可选的二进制补码或偏移二进制 ( 取决于 BIN/2sCOMP 引脚的状态 ), 单极性输出则为标准二进制 利用异步清零功能, 可将所有 DAC 寄存器清零至用户可选的零电平或中间电平输出 这些器件采用 24 引脚 TSSOP 封装, 保证温度范围为 4 C 至 +85 C 工业温度范围 表. 引脚兼容器件产品型号描述 AD5724/AD5734/AD5754 AD5724R/AD5734R/AD5754R, 无内部基准电压源 AD5722/AD5732/AD5752 完整的四通道 2/4/6 位 串行输入 单极性 / 双极性 电压输出 DAC AD5722R/AD5732R/AD5752R AD5722/AD5732/AD5752, 带内部基准电压源 icmos 已在美国专利商标局注册 Rev. E Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 96, Norwood, MA , U.S.A. Tel: Fax: Analog Devices, Inc. All rights reserved. ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册

2 目录 特性... 应用... 概述... 修订历史... 2 功能框图... 3 规格... 4 交流工作特性... 6 时序特性... 6 时序图... 7 绝对最大额定值... 9 ESD 警告... 9 引脚配置和功能描述... 典型工作特性... 术语...8 工作原理...2 架构...2 串行接口...2 加载 DAC (LDAC)...22 异步清零 (CLR)...22 配置 AD5724R/AD5734R/AD5754R...22 修订历史 2 年 7 月 修订版 D 至修订版 E 更改表 4 参数 t 7 t 8 和 t 年 5 月 修订版 C 至修订版 D 更改 配置 AD5724R/AD5734R/AD5754R 部分 年 7 月 修订版 B 至修订版 C 更改表 年 5 月 修订版 A 至修订版 B 更改表 更改表 6... 传递函数 输入寄存器 DAC 寄存器 输出范围选择寄存器 控制寄存器 电源控制寄存器 设计特性... 3 模拟输出控制... 3 关断模式... 3 过流保护... 3 热关断... 3 内部基准电压源... 3 应用信息 V/±5 V 电源... 3 布局指南... 3 电流隔离接口... 3 微处理器接口... 3 外形尺寸 订购指南 年 3 月 修订版 至修订版 A 增加 AD5724R 型号... 通篇增加 2 位分辨率... 通篇更改分辨率和积分非线性 (INL) 参数 ( 表 2)... 4 更改尾注 2( 表 2)... 5 增加尾注 4( 表 4)... 6 增加图 8 和图... 增加图 增加 理想的输出电压与输入代码之间的关系 AD5724R 部分 增加表 更改订购指南 年 月 - 版本 : 初始版 Rev. E Page 2 of 32

3 功能框图 AV SS AV DD REFIN/REFOUT AD5724R/AD5734R/AD5754R DV CC 2.5V REFERENCE REFERENCE BUFFERS SDIN SCLK SYNC SDO INPUT SHIFT REGISTER AND CONTROL LOGIC n INPUT REGISTER A INPUT REGISTER B DAC REGISTER A DAC REGISTER B n n DAC A DAC B V OUT A V OUT B CLR INPUT REGISTER C DAC REGISTER C n DAC C V OUT C BIN/2sCOMP INPUT REGISTER D DAC REGISTER D n DAC D V OUT D AD5724R: n = 2-BIT AD5734R: n = 4-BIT AD5754R: n = 6-BIT GND LDAC DAC_GND (2) SIG_GND (2) 图. Rev. E Page 3 of 32

4 技术规格 AV DD = 4.5 V 至 6.5 V,AV SS = 4.5 V 至 6.5 V 或 AV SS = V,GND = V,REFIN= +2.5 V 外部基准电压,DV CC = 2.7 V 至 5.5 V, R LOAD = 2 kω,c LOAD = 2 pf; 除非另外说明, 所有规格在 T MIN 至 T MAX 范围 表 2 参数 最小值 典型值 最大值 单位 测试条件 / 注释 精度 输出端无负载 分辨率 AD5754R 6 位 AD5734R 4 位 AD5724R 2 位 总不可调整误差 (TUE). +. % FSR 积分非线性 (INL) 2 AD5754R 6 +6 LSB AD5734R 4 +4 LSB AD5724R + LSB 微分非线性 (DNL) + LSB 所有型号, 保证单调性 双极性零误差 6 +6 mv T A= 25 C, 其他温度下的误差用双极性零温度系数 (TC) 获得 双极性零 TC 3 ±4 ppm FSR/ C 零电平误差 6 +6 mv T A= 25 C, 其他温度下的误差用零电平温度系数 (TC) 获得 零电平温度系数 (TC) 3 ±4 ppm FSR/ C 失调误差 6 +6 mv T A= 25 C, 其他温度下的误差用失调误差温度系数 (TC) 获得 失调误差 TC 3 ±4 ppm FSR/ C 增益误差 % FSR ± V 范围,T A= 25 C, 其他温度下的误差用增益温度系数 (TC) 获得 3 增益误差.65 + V 和 +5 V 范围,T A= 25 C, 其他温度下的误差用增益温度系数 (TC) 获得 3 增益误差 +.8 ±5 V 范围,T A= 25 C, 其他温度下的误差用增益温度系数 (TC) 获得 增益 TC 3 ±4 ppm FSR/ C 3 直流串扰 2 µv 基准电压输入 / 输出 3 基准输入 基准输入电压 2.5 V ±%( 额定性能 ) 直流输入阻抗 5 MΩ 输入电流 2 ±.5 +2 µa 基准电压范围 2 3 V 基准电压输出 输出电压 V TA = 25 C 基准电压 TC 3, ppm/ C TA = C 至 85 C 2.2 ppm/ C TA = 4 C 至 +85 C 输出噪声 (. Hz 至 Hz) 3 5 µv p-p 3 噪声频谱密度 75 nv/ Hz 在 khz 条件下 3 输出特性输出电压范围 V AV DD/AV SS= ±.7 V( 最小值 ),REFIN = +2.5 V 2 +2 V AV DD/AV SS= ±2.9 V( 最小值 ),REFIN = +3 V 裕量.5.9 V 输出电压 TC ±4 ppm FSR/ C 输出电压漂移与时间的关系 ±2 ppm FSR/5 小时 ±5 ppm FSR/ 小时 短路电流 2 ma 负载 2 kω 额定性能 容性负载稳定性 4 pf 直流输出阻抗.5 Ω Rev. E Page 4 of 32

5 参数 最小值 典型值 最大值 单位 测试条件 / 注释 3 数字输入 DV CC= 2.7 V 至 5.5 V JEDEC 兼容 输入高电压 V IH 2 V 输入低电压 V IL.8 V 输入电流 ± µa 每引脚 引脚电容 5 pf 每引脚 数字输出 (SDO) 3 输出低电压 V OL.4 V DV CC= 5 V ± %, 吸电流 2 μa 输出高电压 V OH DVCC V DV CC= 5 V ± %, 源电流 2 μa 输出低电压 V OL.4 V DV CC= 2.7 V 至 3.6 V, 吸电流 2 μa 输出高电压 V OH DVCC.5 V DV CC= 2.7 V 至 3.6 V, 源电流 2 μa 高阻抗漏电流 ± µa 高阻抗输出电容 5 pf 电源要求 AVDD V AVSS V DVCC V 电源灵敏度 3 ΔV OUT/ΔΑV DD 65 db 2 mv 正弦波叠加于 AV SS/AV Hz/6 Hz 上 AIDD 2.5 ma/ 通道 输出端无负载.75 ma/ 通道 AV SS= V, 输出端无负载 AISS 2.2 ma/ 通道 输出端无负载 DICC.5 3 µa V IH= DV CC V IL= GND,.5 μa 典型值 功耗 3 mw 工作电压为 ±6.5 V, 且输出端无负载 5 mw 工作电压为 +6.5 V, 且输出端无负载 关断电流 所有 DAC 通道和内部基准电压源均关断 AIDD 4 µa AISS 4 µa DICC 3 na 对于额定性能, 裕量要求为.9 V 2 INL 为相对精度 AD5754R AD5734R 和 AD5724R 分别测量代码 52 代码 28 和代码 32 3 通过特性保证, 但未经生产测试 4 片内基准电压源在 25 C 和 85 C 进行生产调整和测试 ; 表征温度范围 4 C 至 +85 Rev. E Page 5 of 32

6 交流工作特性 AV DD = 4.5 V 至 6.5 V,AV SS = 4.5 V 至 6.5 V 或 V,GND = V,REFIN= 2.5 V 外部基准电压,DV CC = 2.7 V 至 5.5 V, R LOAD = 2 kω,c LOAD = 2 pf; 除非另外说明, 所有规格在 T MIN 至 T MAX 范围 表 3 2 参数 最小值 典型值 最大值 单位 测试条件 / 注释 动态性能输出电压建立时间 2 µs 2 V 阶跃,±.3 % FSR µs V 阶跃,±.3 % FSR 5 µs 52 LSB 阶跃建立 (6 位分辨率 ) 压摆率 3.5 V/µs 数模转换毛刺能量 3 nv-sec 毛刺脉冲峰值幅度 35 mv 数字串扰 nv-sec DAC 间串扰 nv-sec 数字馈通.6 nv-sec 输出噪声带宽 :. Hz 至 Hz 5 µv p-p x8 DAC 代码 khz 带宽 8 μv 均方根 输出噪声频谱密度 32 nv/ Hz khz x8 DAC 代码下测量 对于额定性能, 裕量要求为.9 V 2 提供设计和特性保证 ; 未经过生产测试 时序特性 AV DD = 4.5 V 至 6.5 V,AV SS = 4.5 V 至 6.5 V 或 V,GND = V,REFIN= 2.5 V 外部基准电压,DV CC = 2.7 V 至 5.5 V, R LOAD = 2 kω,c LOAD = 2 pf; 除非另外说明, 所有规格在 T MIN 至 T MAX 范围 表 4, 2, 3 参数 在 T MIN T MAX 时的限值 单位 描述 t 4 33 ns( 最小值 ) SCLK 周期时间 t2 3 ns( 最小值 ) SCLK 高电平时间 t3 3 ns( 最小值 ) SCLK 低电平时间 t4 3 ns( 最小值 ) SYNC 下降沿到 SCLK 下降沿建立时间 t5 3 ns( 最小值 ) SCLK 下降沿到 SYNC 上升沿 t6 ns( 最小值 ) SYNC 最小高电平时间 ( 写入模式 ) t7 7 ns( 最小值 ) 数据建立时间 t8 2 ns( 最小值 ) 数据保持时间 t9 2 ns( 最小值 ) LDAC 下降沿到 SYNC 下降沿 t 3 ns( 最小值 ) SYNC 上升沿到 LDAC 下降沿 t 2 ns( 最小值 ) LDAC 低电平脉冲宽度 t2 μs( 典型值 ) DAC 输出建立时间 t3 2 ns( 最小值 ) CLR 低电平脉冲宽度 t4 2.5 μs( 最大值 ) CLR 脉冲启动时间 t5 5 3 ns( 最小值 ) SYNC 上升沿到 SCLK 下降沿 t6 5 4 ns( 最大值 ) 6 SCLK 上升沿到 SDO 有效 (C L SDO = 5 pf) t7 2 ns( 最小值 ) SYNC 最小高电平时间 ( 回读 / 菊花链模式 ) 通过特性保证, 但未经生产测试 2 所有输入信号均指定 t R = t F = 5 ns(dv CC 的 % 到 9%) 并从.2V 电平起开始计时 3 参见图 2 图 3 和图 4 4 为了适应 t 6, 在回读和菊花链模式下, 必须将 SCLK 周期时间增加至 9 ns 5 菊花链和回读模式 6 C L SDO = SDO 输出上的容性负载 Rev. E Page 6 of 32

7 时序图 t SCLK SYNC 2 t 6 t 3 t 2 t t 5 t 7 t 8 SDIN DB23 DB t 9 t t LDAC t 2 V OUT x t 2 V OUT x CLR t 3 t 4 V OUT x 图 2. 串行接口时序图 t SCLK t 7 t 3 t 2 t 5 t 5 SYNC t 4 t 7 t 8 SDIN 32BD DB DB23 B D INPUT WORD FOR DAC N t 6 INPUT WORD FOR DAC N- SDO DB23 DB UNDEFINED INPUT WORD FOR DAC N t t LDAC 图 3. 菊花链时序图 Rev. E Page 7 of 32

8 SCLK t 7 SYNC SDIN DB23 DB DB23 DB INPUT WORD SPECIFIES REGISTER TO BE READ NOP CONDITION SDO DB23 DB DB23 DB UNDEFINED SELECTED REGISTER DATA CLOCKED OUT 图 4. 回读时序图 Rev. E Page 8 of 32

9 绝对最大额定值 除非另有说明,T A = 25 C ma 以下的瞬态电流不会造 成 SCR 闩锁 表 5 参数 AVDD 至 GND AVSS 至 GND DVCC 至 GND 数字输入至 GND 数字输出至 GND REFIN/REFOUT 至 GND VOUTx 至 GND DAC_GND 至 GND SIG_GND 至 GND 额定值.3 V 至 +7 V +.3 V 至 7 V.3 V 至 +7 V.3 V 至 DV CC+.3 V 或 7 V ( 取较小者 ).3 V 至 DV CC+.3 V 或 7 V ( 取较小者 ).3 V 至 +5 V AVSS 至 AVDD.3 V 至 +.3 V.3 V 至 +.3 V 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下, 器件能够正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 ESD 警告 ESD( 静电放电 ) 敏感器件 带电器件和电路板可能会在没有察觉的情况下放电 尽管本产品具有专利或专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏 因此, 应当采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 工作温度范围,T A 工业 4 C 至 +85 C 存储温度范围 65 C 至 +5 C 结温,T J( 最大值 ) 5 C 24 引脚 TSSOP 封装 θ JA 热阻 42 C/W θ JC 热阻 9 C/W 功耗 (T J 最大值 T A)/θ JA 引脚温度 JEDEC 工业标准 焊接 J-STD-2 ESD( 人体模型 ) 3.5 kv Rev. E Page 9 of 32

10 引脚配置和功能描述 AV SS NC V OUT A V OUT B BIN/2sCOMP NC SYNC SCLK SDIN LDAC CLR NC AD5724R/ AD5734R/ AD5754R TOP VIEW (Not to Scale) 24 AV DD 23 V OUT C 22 V OUT D 2 SIG_GND 2 SIG_GND 9 DAC_GND 8 DAC_GND 7 REFIN/REFOUT 6 SDO 5 GND 4 DV CC 3 NC NOTES. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN. 2. IT IS RECOMMENDED THAT THE EXPOSED PAD BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 图 5. 引脚配置 表 6. 引脚功能描述 引脚编号 引脚名称 描述 AVSS 负模拟电源引脚 电压范围为 -4.5 V 至 -6.5 V 如果输出范围是单极性的, 此引脚可连接到 V 2, 6, 2, 3 NC 不连接 请勿连接到这些引脚 3 VOUTA DAC A 的模拟输出电压 输出放大器能够直接驱动一个 2 kω 4 pf 负载 4 VOUTB DAC B 的模拟输出电压 输出放大器能够直接驱动一个 2 kω 4 pf 负载 5 BIN/2sCOMP 此引脚决定双极性输出范围的 DAC 编码方式 此引脚硬连上应该与或 GND 连接 与 DV CC 连接时, 输入编码方式为偏移二进制 与 GND 连接时, 输入编码方式为二进制补码 ( 对于单极性输出范围, 编码方式始终为标准二进制 ) 7 SYNC 低电平输入有效 这是串行接口的帧同步信号 当 SYNC 处于低电平时, 数据在 SCLK 下降沿传输 数据在 SYNC 的上升沿锁存 8 SCLK 串行时钟输入 数据在 SCLK 的下降沿逐个输入移位寄存器 工作时钟速率最高达 3 MHz 9 SDIN 串行数据输入 数据必须在 SCLK 的下降沿有效 LDAC 加载 DAC 逻辑输入 用于更新 DAC 寄存器和模拟输出 当永久接为低电平时, 在 SYNC 的上升沿更新所寻址的 DAC 寄存器 如果 LDAC 在写入周期保持高电平,DAC 输入寄存器会更新, 但输出直到 LDAC 的下降沿才会更新输出 在此模式下, 所有模拟输出都可以在 LDAC 的下降沿同时更新 LDAC 引脚不能悬空 CLR 低电平输入有效 置位此引脚可将 DAC 寄存器设置为零电平代码或中间电平代码 ( 用户可选 ) 4 DVCC 数字电源引脚 电压范围为 2.7 V 至 5.5 V 5 GND 接地基准电压引脚 6 SDO 串行数据输出 用于以菊花链模式或回读模式从串行寄存器逐个输出数据 数据在 SCLK 上升沿逐个输出, 而且在 SCLK 下降沿有效 7 REFIN/REFOUT 外部基准电压输入和内部基准电压输出 基准电压输入范围为 2 V 至 3 V 额定性能时,REFIN = 2.5 V REFOUT = 2.5 V ± 2 mv (25 C) 8, 9 DAC_GND 四个数模转换器的接地基准引脚 2, 2 SIG_GND 四个输出放大器的接地基准引脚 22 VOUTD DAC D 的模拟输出电压 输出放大器能够直接驱动一个 2 kω 4 pf 负载 23 VOUTC DAC C 的模拟输出电压 输出放大器能够直接驱动一个 2 kω 4 pf 负载 24 AVDD 正模拟电源引脚 电压范围为 4.5 V 至 6.5 V 25 (EPAD) 裸露焊盘 (EPAD) 裸露焊盘应连接至 AVSS 引脚的电位, 或者也可不连接 建议将焊盘热连接到铜层 SS, 增强散热性能 Rev. E Page of 32

11 典型工作特性 6 4 AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V.6.4 INL ERROR (LSB) DNL ERROR (LSB) , 2, 3, 4, 5, 6, CODE 图 6. AD5754R 积分非线性误差与代码的关系 AV DD /AV SS = +2V/V, RANGE = +V.6 AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V.8, 2, 3, 4, 5, 6, CODE 图 9. AD5754R 微分非线性误差与代码的关系 AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V.5. INL ERROR (LSB).5.5. DNL ERROR (LSB) , 2, 4, 6, CODE 图 7. AD5734R 积分非线性误差与代码的关系 AV.5 DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V , 2, 4, 6, CODE 图. AD5734R 微分非线性误差与代码的关系 AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V INL ERROR (LSB)..2 DNL ERROR (LSB) CODE CODE 图 8. AD5724R 积分非线性误差与代码的关系 图. AD5724R 微分非线性误差与代码的关系 Rev. E Page of 32

12 8 6 8 INL ERROR (LSB) MAX INL ±V MAX INL ±5V MIN INL ±V MIN INL ±5V MAX INL +V MIN INL +V MAX INL +5V MIN INL +5V INL ERROR (LSB) BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX TEMPERATURE ( C) 图 2. AD5754R 积分非线性误差与温度的关系 SUPPLY VOLTAGE (V) 图 5. AD5754R 积分非线性误差与电源电压的关系 BIPOLAR V MIN UNIPOLAR V MIN BIPOLAR V MAX UNIPOLAR V MAX DNL ERROR (LSB) MAX DNL ±V MAX DNL ±5V MIN DNL ±V MIN DNL ±5V MAX DNL +V MIN DNL +V MAX DNL +5V MIN DNL +5V DNL ERROR (LSB) TEMPERATURE ( C) 图 3. AD5754R 微分非线性误差与温度的关系 SUPPLY VOLTAGE (V) 图 6. AD5754R 微分非线性误差与电源电压的关系 BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX INL ERROR (LSB) BIPOLAR V MIN UNIPOLAR V MIN BIPOLAR V MAX UNIPOLAR V MAX DNL ERROR (LSB) SUPPLY VOLTAGE (V) 图 4. AD5754R 积分非线性误差与电源电压的关系 SUPPLY VOLTAGE (V) 图 7. AD5754R 微分非线性误差与电源电压的关系 Rev. E Page 2 of 32

13 TUE (%) BIPOLAR V MIN UNIPOLAR V MIN BIPOLAR V MAX UNIPOLAR V MAX BIPOLAR ZERO ERROR (mv) ±V RANGE ±5V RANGE SUPPLY (V) 图 8. AD5754R 总不可调整误差与电源电压的关系 TEMPERATURE ( C) 图 2. 双极性零误差与温度的关系 ±5V TUE (%)...2 BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX GAIN ERROR (% FSR).2.2 ±V V SUPPLY (V) 图 9. AD5754R 总不可调整误差与电源电压的关系 TEMPERATURE ( C) 图 22. 增益误差与温度的关系 V 9 8 ZERO-SCALE ERROR (mv) 2 ±V DI CC (µa) DV CC = 5V 2 ±5V DV CC = 3V TEMPERATURE ( C) 图 2. 零电平误差与温度的关系 V LOGIC (V) 图 23. 数字电流与逻辑输入电压的关系 Rev. E Page 3 of 32

14 OUTPUT VOLTAGE DELTA (V) ±5V RANGE, CODE = xffff ±V RANGE, CODE = xffff +V RANGE, CODE = xffff +5V RANGE, CODE = xffff ±5V RANGE, CODE = x ±V RANGE, CODE = x OUTPUT VOLTAGE (V) OUTPUT CURRENT (ma) TIME (µs) 图 24. 输出源电流和吸电流能力图 27. 满量程建立时间 ( 范围 :+ V) OUTPUT VOLTAGE (V) 5 5 OUTPUT VOLTAGE (V) TIME (µs) TIME (µs) 图 25. 满量程建立时间 ( 范围 :± V) 图 28. 满量程建立时间 ( 范围 :+5 V) OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) ±V RANGE, x7fff ± TO x8 ±V RANGE, x8 ± TO x7fff ±5V RANGE, x7fff ± TO x8 ±5V RANGE, x8 ± TO x7fff +V RANGE, x7fff TO x8 +V RANGE, x8 TO x7fff +5V RANGE, x7fff TO x8 +5V RANGE, x8 TO x7fff TIME (µs) 图 26. 满量程建立时间 ( 范围 :±5V) TIME (µs) 图 29. 数模转换毛刺能量 Rev. E Page 4 of 32

15 2 RANGE = ±5V RANGE = +5V RANGE = +V RANGE = ±V CH 5µV M 5s LINE 73.8V CH 5V CH2 5mV M 2µs CH 2.9V 图 3. 峰峰值噪声 (. Hz 至 Hz 带宽 ) 图 33. REFOUT 开启瞬变 RANGE = ±5V RANGE = +5V RANGE = +V RANGE = ±V CH 5µV M5s LINE 73.8V CH µv M 5s LINE.2V 图 3. 峰峰值噪声 ( khz 带宽 ) 图 34. REFOUT 输出噪声 ( khz 带宽 ) AV DD /AV SS = ±6.5V AV DD = +6.5V, AVSS = V OUTPUT VOLTAGE (V) TIME (µs) CH µv M 5s LINE.2V 图 32. 上电时的输出毛刺图 35. REFOUT 输出噪声 (. Hz 至 Hz 带宽 ) Rev. E Page 5 of 32

16 AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V REFOUT VOLTAGE (V) TUE (LSB) LOAD CURRENT (ma) CODE 图 36. REFOUT 电压与负载电流的关系 图 39. AD5724R 总不可调整误差与代码的关系 TUE (LSB) AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V POPULATION (%) CODE 图 37. AD5754R 总不可调整误差与代码的关系图 4. 基准电压输出温度系数 TC(-4 至 +85 ) TEMPERATURE COEFFICIENT (ppm/ C) AV DD /AV SS = +2V/V, RANGE = +V AV DD /AV SS = ±2V, RANGE = ±V AV DD /AV SS = ±6.5V, RANGE = ±5V AV DD /AV SS = +6.5V/V, RANGE = +5V TUE (LSB) POPULATION (%) , 2, 4, 6, CODE 图 38. AD5734R 总不可调整误差与代码的关系图 4. 基准电压输出温度系数 TC( 至 85 ) TEMPERATURE COEFFICIENT (ppm/ C) Rev. E Page 6 of 32

17 DEVICES SHOWN DEVICES SHOWN REFERENCE OUTPUT VOLTAGE (V) REFERENCE OUTPUT VOLTAGE (V) TEMPERATURE ( C) TEMPERATURE ( C) 图 42. 基准输出电压与温度的关系 (-4 至 +85 ) 图 43. 基准输出电压与温度的关系 ( 至 85 ) Rev. E Page 7 of 32

18 术语 相对精度或积分非线性 (INL) 对于 DAC, 相对精度或积分非线性是指 DAC 输出与通过 DAC 传递函数的两个端点的直线之间的最大偏差, 单位为 LSB 图 6 所示为典型 INL 与编码的关系图 微分非线性 (DNL) 微分非线性是指任意两个相邻编码之间所测得变化值与理想的 LSB 变化值之间的差异 最大 ± LSB 的额定微分非线性可确保单调性 本 DAC 通过设计保证单调性 图 9 所示为典型 DNL 与编码的关系图 单调性如果输出针对数字输入码增加而增加或保持恒定, 则 DAC 具有单调性 AD5724R/AD5734R/AD5754R 在其整个工作温度范围内具有单调性 双极性零误差双极性零误差是 DAC 寄存器载入 x8( 直接二进制编码 ) 或 x( 二进制补码编码 ) 时模拟输出与 V 的理想半量程输出的偏差 从图 2 可以看出双极性零电平误差与温度的关系 双极性零 TC 双极性零温度系数 (TC) 衡量双极性零误差随温度的变化, 用 ppm FSR/ C 表示 零电平误差 / 负满量程误差零电平误差是将 x( 直接二进制编码 ) 或 x8( 二进制补码编码 ) 载入 DAC 寄存器时的 DAC 输出电压误差 理想情况下, 输出电压应为负满量程 LSB 从图 2 可以看出零电平误差与温度的关系 零电平 TC 零电平温度系数 (TC) 衡量零电平误差随温度的变化, 用 ppm FSR/ C 表示 输出电压建立时间输出电压建立时间是指对于一个满量程输入变化, 输出建立为指定电平所需的时间量 图 25 给出了满量程建立时间 压摆率器件的压摆率是对输出电压变化率的限制 电压输出 DAC 的输出压摆速度通常受其输出端使用的放大器的压摆率限制 压摆率是输出信号 % 至 9% 之间的测量值, 用 V/μs 表示 增益误差增益误差衡量 DAC 的量程误差, 是 DAC 传递特性的斜率与理想值的偏差, 用 % FSR 表示 从图 22 可以看出增益误差与温度的关系 增益 TC 增益温度系数 (TC) 衡量增益误差随温度的变化, 用 ppm FSR/ C 表示 总不可调整误差 (TUE) 总不可调整误差衡量包括所有误差在内的总输出误差, 即 INL 误差 失调误差 增量误差以及在电源电压 温度和时间范围内的输出漂移,TUE 用 % FSR 表示 数模转换毛刺脉冲数模转换毛刺脉冲是 DAC 寄存器中的输入代码改变状态而输出电压保持恒定时注入模拟输出的脉冲 数模转换毛刺脉冲通常规定为毛刺的面积, 用 nv-sec 表示, 数字输入代码在主进位跃迁中改变 LSB( x7fff 至 x8) 时进行测量 参见图 29 毛刺脉冲峰值幅度毛刺脉冲峰值幅度是 DAC 寄存器中的输入代码改变状态时注入模拟输出的脉冲的峰值幅度 毛刺脉冲峰值幅度规定为毛刺的幅度, 用毫伏表示, 数字输入代码在主进位跃迁中改变 LSB(x7FFF 至 x8) 时进行测量 参见图 29 数字馈通数字馈通衡量从 DAC 的数字输入注入 DAC 的模拟输出的脉冲, 但在 DAC 输出未更新时进行测量 数字馈通用 nv-sec 表示, 利用数据总线上的满量程代码变化测定 电源灵敏度电源灵敏度表示 DAC 的输出受电源电压变化影响的程度 其测量方法是将一个 5 Hz/6 Hz 2 mv p-p 正弦波叠加于电源电压之上, 然后测量正弦波传递至输出的部分 Rev. E Page 8 of 32

19 直流串扰直流串扰是一个 DAC 输出电平因响应另一个 DAC 输出变化而发生的直流变化 测量时, 一个 DAC 发生满量程输出变化, 同时对另一个 DAC 进行测量 以 LSB 为单位 数字串扰数字串扰衡量从一个 DAC 的数字输入注入另一个 DAC 模拟输出的脉冲, 此时 DAC 输出没有更新 数字馈通用 nv-sec 表示, 利用数据总线上的满量程代码变化测定 DAC 间串扰 DAC 间串扰是指一个 DAC 的输出因响应另一个 DAC 的数字编码变化和后续的模拟输出变化, 而引起的毛刺脉冲, 包括数字和模拟串扰 它的测量方法是, 向一个 DAC 加载满量程编码变化 ( 全 至全, 反之亦然 ), 保持 LDAC 为低电平, 同时监控另一个 DAC 的输出 毛刺的能量用 nv- 秒表示 基准电压 TC 基准电压 TC 衡量基准输出电压随温度的变化 基准电压 TC 利用黑盒法计算, 该方法将温度系数 (TC) 定义为基准电压输出在给定温度范围内的最大变化, 用 ppm/ C 表示, 计算公式如下 : 其中 : V REFmax 是在整个温度范围内测量的最大基准电压输出 V REFmin 是在整个温度范围内测量的最小基准电压输出 V REFnom 是标称基准输出电压 2.5 V TempRange 为额定温度范围 : C 至 85 C 或 4 C 至 +85 C Rev. E Page 9 of 32

20 工作原理 AD5724R/AD5734R/AD5754R 分别是完整的四通道 2/4/6 位 串行输入 单极性 / 双极性 电压输出 DAC, 采用单电源 (+4.5 V 至 +6.5 V) 或双电源 (±4.5 V 至 ±6.5 V) 供电 另外, 这些器件可通过软件选择输出范围 :+5 V + V +.8 V ±5 V ± V 和 ±.8 V 数据通过三线式串行接口, 以 24 位字格式写入 AD5724R/AD5734R/ AD5754R 这些器件还提供 SDO 引脚, 以便于进行菊花链或回读配置 REFIN R R R TO OUTPUT AMPLIFIER AD5724R/AD5734R/AD5754R 内置一个上电复位电路, 确保 DAC 寄存器上电加载 x 上电时, 输出通过一个低阻抗路径被箝位至 V 这些器件还内置片内基准电压源和基准电压缓冲器 架构 DAC 架构由一个电阻串 DAC 和一个输出放大器构成 图 44 为 DAC 架构框图 基准电压输入先缓冲起来, 然后再施加于 DAC DAC REGISTER REFIN REF (+) RESISTOR STRING REF ( ) GND OUTPUT RANGE CONTROL 表 44. DAC 架构框图 V OUT x CONFIGURABLE OUTPUT AMPLIFIER 电阻串结构如图 45 所示 它是一串电阻, 各电阻的值为 R 载入 DAC 寄存器的编码决定抽取电阻串上哪一个节点的电 压, 以馈入输出放大器 抽取电压的方法是将连接电阻串与放大器的开关之一闭合 由于它是一串电阻, 因此可以保证单调性 R R 图 45. 电阻串结构 输出放大器输出放大器能够产生单极性和双极性两种输出电压, 能将一个与 4 pf 电容并联的 2 kω 负载驱动至 GND 从图 24 可以看出输出放大器的源电流和吸电流能力 压摆率为 3.5 V/μs, 满量程建立时间为 μs 基准电压缓冲器 AD5724R/AD5734R/AD5754R 可以采用外部或内部基准电压源工作, 基准电压输入范围是 2 V 至 3 V, 额定性能为 2.5 V 输入电压先缓冲起来, 然后再施加于 DAC 核心 串行接口 AD5724R/AD5734R/AD5754R 可以通过工作时钟速率最高达 3 MHz 的多功能三线式串行接口进行控制 该接口与 SPI QSPI MICROWIRE 和 DSP 标准兼容 输入移位寄存器输入移位寄存器为 24 位宽 数据在串行时钟输入 SCLK 的控制下以 MSB 优先方式作为 24 位字载入器件 输入寄存器包括一个读 / 写位 三个寄存器选择位 三个 DAC 地址位和 6 位数据位 图 2 给出了这种操作的时序图 Rev. E Page 2 of 32

21 独立操作串行接口采用连续式和非连续式两种串行时钟工作 仅当 SYNC 在正确的时钟周期数内保持为低电平时, 才能使用连续的 SCLK 时钟源 在门控时钟模式下, 必须采用包含确切时钟周期数的连续时钟, 在时钟周期结束后必须将 SYNC 置为高电平来锁存数据 SYNC 的第一个下降沿启动写周期 SCLK 必须在 24 个时钟下降沿后, 才能将 SYNC 重新拉高 如果在第 24 个 SCLK 下降沿之前拉高 SYNC, 写入的数据无效 如果拉高 SYNC 前有超过 24 个 SCLK 下降沿, 输入数据同样无效 寻址的输入寄存器在 SYNC 的上升沿更新 若需进行其他串行传输, 必须将 SYNC 再次拉低 串行传输结束后, 数据自动从输入移位寄存器传送到寻址寄存器 当数据传送至寻址 DAC 所选的寄存器后, 所有 DAC 寄存器和输出端可以通过将 LDAC 置为低电平并使 SYNC 保持高电平来更新 68HC * MISO MOSI SCK PC7 PC6 AD5724R/ AD5734R/ AD5754R* SDIN SCLK SYNC LDAC SDO SDIN AD5724R/ AD5734R/ AD5754R* SCLK SYNC LDAC SDO SDIN AD5724R/ AD5734R/ AD5754R* SCLK SYNC LDAC SDO 菊花链操作对于包含数个器件的系统, 可利用 SDO 引脚通过菊花链方式将多个器件连接起来 菊花链模式有助于系统诊断和减少串行接口线的数量 SYNC 的第一个下降沿启动写周期 当 SYNC 为低电平时,SCLK 不断施加到输入移位寄存器 如果施加了 24 个以上的时钟脉冲, 则数据从移位寄存器纹波输出并出现在 SDO 线路上 此数据在 SCLK 上升沿逐个输出, 并在 SCLK 的下降沿有效 将第一个器件的 SDO 连接到菊花链中下一个器件的 SDIN 输入, 可构建一个多器件接口 系统中的每个器件都需要 24 个时钟脉冲, 因此总时钟周期数必须等于 24 N, 其中 N 为菊花链中的 AD5724R/AD5734R/AD5754R 器件总数 当对所有器件的串行传输结束时,SYNC 变为高电平, 这样可以锁存菊花链中各器件的输入数据, 防止额外的数据进入输入移位寄存器 串行时钟可以是连续时钟或选通时钟 仅当 SYNC 在正确的时钟周期数内保持为低电平时, 才能使用连续的 SCLK 时钟源 在门控时钟模式下, 必须采用包含确切时钟周期数的连续时钟, 在时钟周期结束后必须将 SYNC 置为高电平来锁存数据 回读操作回读模式通过在串行输入移位寄存器写操作时设置 R/W 位为 来调用 ( 如果通过控制寄存器中的 SDO 禁用位禁用了 SDO 输出, 则读操作期间会自动启用该输出, 之后再次禁用 ) 当 R/W 置 时,A2 至 A 位以及 REG2 位至 REG 位用于选择所要读取的寄存器 写序列中其余的数据位为无关位 在下一次 SPI 写操作期间,SDO 输出端的数据包含之前寻址寄存器的数据 当读取单个寄存器时, 可以使用 NOP 命令通过 SDO 从选定的寄存器输出数据 回读图显示了回读顺序 例如, 要回读通道 A 的 DAC 寄存器, 应当实施如下操作序列 : 图 4. 将 x8 写入 AD5724R/AD5734R/AD5754R 输入寄存器 这会将器件配置为读取模式, 同时选中通道 A 的 DAC 寄存器 注意, 从 DB5 至 DB 的所有数据位都是无关位 2. 然后执行第二个写操作, 写入 NOP 条件 x8 在此写入期间, 来自寄存器的数据在 SDO 线路上逐个输出 * ADDITIONAL PINS OMITTED FOR CLARITY. 图 46. AD5724R/AD5734R/AD5754R 的菊花链连接 Rev. E Page 2 of 32

22 加载 DAC (LDAC) 数据传输到 DAC 的输入寄存器之后, 有两种方法可以更新 DAC 寄存器和 DAC 输出 根据 SYNC 和 LDAC 的状态, 选择两种更新模式之一 : 单独更新各 DAC 或同时更新所有 DAC V REFIN LDAC SCLK SYNC SDIN 2-/4-/6-BIT DAC DAC REGISTER INPUT REGISTER INTERFACE LOGIC OUTPUT AMPLIFIER SDO 图 47. 单个 DAC 的输入加载电路示意图 V OUT x 单独更新各 DAC 在此模式下, 当数据进入输入移位寄存器时,LDAC 要保持为低电平 寻址的 DAC 输出在 SYNC 的上升沿更新 同时更新所有 DAC 在此模式下, 当数据进入输入移位寄存器时,LDAC 要保持为高电平 在拉高 LDAC 后, 通过拉低 SYNC 可以异步更新所有 DAC 输出 此时在 LDAC 的下降沿进行更新 异步清零 (CLR) CLR 是低电平有效清零引脚, 可用于将输出清零至零电平代码或中间电平代码 用户可通过控制寄存器的 CLR 选择位选择清零代码值 ( 请参阅 控制寄存器 部分 ) CLR 必须至少保持一段时间的低电平才能完成操作 ( 参见图 2) 当 CLR 信号变回高电平后, 输出会保持为清零值, 直到设置新值 当 CLR 引脚为低电平时, 无法用新值更新输出 清零操作还可通过控制寄存器中的清零命令来执行 配置 AD5724R/AD5734R/AD5754R AD5724R/AD5734R/AD5754R 上电时, 上电复位电路确保所有寄存器都默认为 这会将所有通道以及内部基准电压源置于关断模式 在为任何接口线路供电之前, 必须将 DVCC 拉高 否则, 向器件进行的第一次写操作可能被忽略 与 AD5724R/AD5734R/AD5754R 的第一次通信应是通过写入输出范围选择寄存器, 设置所有通道的要求输出范围 ( 默认范围为 5 V 单极性范围 ) 然后, 用户应写入电源控制寄存器, 以给所需通道和内部基准电压源加电 ( 如需要 ) 如果使用的是外部基准电压源, 则内部基准电压源必须保持于关断模式 要设置某个通道上的输出值, 首先必须给该通道加电 ; 在通道处于关断模式时, 对其进行的写操作将被忽略 AD5724R/AD5734R/AD5754R 支持宽电源范围 这些器件的电源必须具有充足的裕量, 以支持选择的输出范围 传递函数表 8 至图 6 显示 AD5754R AD5734R 和 AD5724R 在所有输出电压范围下的理想输入代码与输出电压之间的关系 对于单极性输出范围, 数据编码方式始终为标准二进制 对于双极性输出范围, 数据编码方式可由用户通过 BIN/2sCOMP 引脚进行选择, 可为偏移二进制或二进制补码 对于单极性输出范围, 输出电压可表示为对于双极性输出范围, 输出电压可表示为其中 : D 是载入 DAC 的代码的十进制等效值 N 是 DAC 的位分辨率 V REFIN 是 REFIN 引脚上施加的基准电压 Gain 是值取决于用户所选输出范围的内部增益, 如表 7 所示 表 7. 内部增益值 输出范围 (V) 增益值 ±5 4 ± 8 ± Rev. E Page 22 of 32

23 理想输出电压与输入代码之间的关系 AD5754R 表 8. 双极性输出 ( 偏移二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (32,767/32,768) +4 REFIN (32,767/32,768) REFIN (32,767/32,768) +2 REFIN (32,766/32,768) +4 REFIN (32,766/32,768) REFIN (32,766/32,768) +2 REFIN (/32,768) +4 REFIN (/32,768) REFIN (/32,768) V V V 2 REFIN (/32,768) 4 REFIN (/32,768) 4.32 REFIN (32,766/32,768) 2 REFIN (32,766/32,768) 4 REFIN (32,766/32,768) 4.32 REFIN (32,766/32,768) 2 REFIN (32,767/32,768) 4 REFIN (32,767/32,768) 4.32 REFIN (32,767/32,768) 表 9. 双极性输出 ( 二进制补码编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (32,767/32,768) +4 REFIN (32,767/32,768) REFIN (32,767/32,768) +2 REFIN (32,766/32,768) +4 REFIN (32,766/32,768) REFIN (32,766/32,768) +2 REFIN (/32,768) +4 REFIN (/32,768) REFIN (/32,768) V V V 2 REFIN (/32,768) 4 REFIN (/32,768) 4.32 REFIN (/32,768) 2 REFIN (32,766/32,768) 4 REFIN (32,766/32,768) 4.32 REFIN (32,766/32,768) 2 REFIN (32,767/32,768) 4 REFIN (32,767/32,768) 4.32 REFIN (32,767/32,768) 表. 单极性输出 ( 标准二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :+5 V 输出范围 :+ V 输出范围 :+.8 V +2 REFIN (65,535/65,536) +4 REFIN (65,535/65,536) REFIN (65,535/65,536) +2 REFIN (65,534/65,536) +4 REFIN (65,534/65,536) REFIN (65,534/65,536) +2 REFIN (32,769/65,536) +4 REFIN (32,769/65,536) REFIN (32,769/65,536) +2 REFIN (32,768/65,536) +4 REFIN (32,768/65,536) REFIN (32,768/65,536) +2 REFIN (32,767/65,536) +4 REFIN (32,767/65,536) REFIN (32,767/65,536) +2 REFIN (/65,536) +4 REFIN (/65,536) REFIN (/65,536) V V V Rev. E Page 23 of 32

24 理想输出电压与输入代码之间的关系 AD5734R 表. 双极性输出 ( 偏移二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (89/892) +4 REFIN (89/892) REFIN (89/892) +2 REFIN (89/892) +4 REFIN (89/892) REFIN (89/892) +2 REFIN (/892) +4 REFIN (/892) REFIN (/892) V V V 2 REFIN (/892) 4 REFIN (/892) 4.32 REFIN (/892) 2 REFIN (89/892) 4 REFIN (89/892) 4.32 REFIN (89/892) 2 REFIN (89/89) 4 REFIN (89/892) 4.32 REFIN (89/892) 表 2. 双极性输出 ( 二进制补码编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (89/892) +4 REFIN (89/892) REFIN (89/892) +2 REFIN (89/892) +4 REFIN (89/892) REFIN (89/892) +2 REFIN (/892) +4 REFIN (/892) REFIN (/892) V V V 2 REFIN (/892) 4 REFIN (/892) 4.32 REFIN (/892) 2 REFIN (89/892) 4 REFIN (89/892) 4.32 REFIN (89/892) 2 REFIN (89/892) 4 REFIN (89/892) 4.32 REFIN (89/892) 表 3. 单极性输出 ( 标准二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :+5 V 输出范围 :+ V 输出范围 :+.8 V +2 REFIN (6,383/6,384) +4 REFIN (6,383/6,384) REFIN (6,383/6,384) +2 REFIN (6,382/6,384) +4 REFIN (6,382/6,384) REFIN (6,382/6,384) +2 REFIN (893/6,384) +4 REFIN (893/6,384) REFIN (893/6,384) +2 REFIN (892/6,384) +4 REFIN (892/6,384) REFIN (892/6,384) +2 REFIN (89/6,384) +4 REFIN (89/6,384) REFIN (89/6,384) +2 REFIN (/6,384) +4 REFIN (/6,384) REFIN (/6,384) V V V Rev. E Page 24 of 32

25 理想输出电压与输入代码之间的关系 AD5724R 表 4. 双极性输出 ( 偏移二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (247/248) +4 REFIN (247/248) REFIN (247/248) +2 REFIN (246/248) +4 REFIN (246/248) REFIN (246/248) +2 REFIN (/248) +4 REFIN (/248) REFIN (/248) V V V 2 REFIN (/248) 4 REFIN (/248) 4.32 REFIN (/248) 2 REFIN (246/248) 4 REFIN (246/248) 4.32 REFIN (246/248) 2 REFIN (247/247) 4 REFIN (247/248) 4.32 REFIN (247/248) 表 5. 双极性输出 ( 二进制补码编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :±5 V 输出范围 :± V 输出范围 :±.8 V +2 REFIN (247/248) +4 REFIN (247/248) REFIN (247/248) +2 REFIN (246/248) +4 REFIN (246/248) REFIN (246/248) +2 REFIN (/248) +4 REFIN (/248) REFIN (/248) V V V 2 REFIN (/248) 4 REFIN (/248) 4.32 REFIN (/248) 2 REFIN (246/248) 4 REFIN (246/248) 4.32 REFIN (246/248) 2 REFIN (247/248) 4 REFIN (247/248) 4.32 REFIN (247/248) 表 6. 单极性输出 ( 标准二进制编码 ) 数字输入 模拟输出 MSB LSB 输出范围 :+5 V 输出范围 :+ V 输出范围 :+.8 V +2 REFIN (495/496) +4 REFIN (495/496) REFIN (495/496) +2 REFIN (494/496) +4 REFIN (494/496) REFIN (494/496) +2 REFIN (249/496) +4 REFIN (249/496) REFIN (249/496) +2 REFIN (248/496) +4 REFIN (248/496) REFIN (248/496) +2 REFIN (247/496) +4 REFIN (247/496) REFIN (247/496) +2 REFIN (/496) +4 REFIN (/496) REFIN (/496) V V V Rev. E Page 25 of 32

26 输入寄存器输入寄存器为 24 位宽, 由一个读 / 写位 (R/W) 一个必须始终设为 的保留位 (Zero) 三个寄存器选择位(REG, REG2, REG3) 三个 DAC 地址位 (A2, A, A) 和 6 个数据位 (Data) 构成 寄存器数据在 SDIN 引脚上的输入方式是 MSB 优先 表 7 所示为寄存器格式, 表 8 所示则为寄存器中各位的功能 所有寄存器都是读 / 写寄存器 表 7. AD5754R 输入寄存器格式 MSB LSB DB23 DB22 DB2 DB2 DB9 DB8 DB7 DB6 DB5 至 DB R/W Zero REG2 REG REG A2 A A Data 表 8. 输入寄存器位功能 数据 描述 R/W 表示对寻址寄存器的读或写操作 REG2, REG, REG 与地址位配合使用, 以确定写操作的目标是 DAC 寄存器 输出范围选择寄存器 电源控制寄存器或控制寄存器 REG2 REG REG 功能 DAC 寄存器 输出范围选择寄存器 电源控制寄存器 控制寄存器 A2, A, A 这些位用于 DAC 通道解码 A2 A A 通道地址 DAC A DAC B DAC C DAC D 全部四个 DAC DB5 至 DB 数据位 Rev. E Page 26 of 32

27 DAC 寄存器 DAC 寄存器通过将三个 REG 位设为 来寻址 DAC 地址位选择要进行数据传输的 DAC 通道 ( 参见表 8) 对于 AD5754R, 数据位位于 DB5 至 DB( 参见表 9); 对于 AD5734R, 则是 DB5 至 DB2( 参见表 2); 对于 AD5724R, 则为 DB5 至 DB4( 参见表 2) 表 9. AD5754R DAC 寄存器编程 MSB LSB R/W Zero REG2 REG REG A2 A A DB5 至 DB DAC 地址 6 位 DAC 数据 表 2. AD5734R DAC 寄存器编程 MSB LSB R/W Zero REG2 REG REG A2 A A DB5 至 DB2 DB DB DAC 地址 4 位 DAC 数据 X X 表 2. AD5724R DAC 寄存器编程 MSB LSB R/W Zero REG2 REG REG A2 A A DB5 至 DB4 DB3 DB2 DB DB DAC 地址 2 位 DAC 数据 X X X X 输出范围选择寄存器输出范围选择寄存器通过将三个 REG 位设为 来寻址 DAC 地址位选择 DAC 通道, 范围位 (R2, R, R) 选择所需的输出范围 ( 参见表 22 和表 23) 表 22. 设置所需的电压范围 MSB R/W Zero REG2 REG REG A2 A A DB5 至 DB3 DB2 DB DB / DAC 地址 无关 R2 R R LSB 表 23. 输出范围选项 R2 R R 输出范围 (V) ±5 ± ±.8 Rev. E Page 27 of 32

28 控制寄存器 控制存器通过将三个 REG 位设为 来寻址 根据写入地址位和数据位的值来决定所选择的控制功能 控制寄存器选项如表 24 和表 25 所示 表 24. 控制寄存器编程 MSB R/W Zero REG2 REG REG A2 A A DB5 至 DB4 DB3 DB2 DB DB NOP, 数据 = 无关 无关 TSD 使能 箝位使能 CLR 选择 SDO 禁用 清零, 数据 = 无关 加载, 数据 = 无关 表 25. 控制寄存器功能 选项 描述 无操作 (NOP) 用于回读操作的无操作指令 清零 寻址此功能会将 DAC 寄存器设为清零代码, 并更新输出 加载 寻址此功能会更新 DAC 寄存器和相应的 DAC 输出 SDO 禁用 由用户置 时, 禁用 SDO 输出 由用户清 时, 使能 SDO 输出 ( 默认 ) CLR 选择 有关 CLR 选择操作的描述, 请参见表 26 箝位使能 由用户置 时, 使能限流箝位 ( 默认 ) 通道在检测到过流时不会关断; 电流箝位在 2 ma 由用户清 时, 禁用限流箝位 通道在检测到过流时关断 TSD 使能 由用户置 时, 使能热关断功能 由用户清 时, 禁用热关断功能 ( 默认 ) 表 26. CLR 选择选项 输出 CLR 值 CLR 选择设置 单极性输出范围 双极性输出范围 V 中间 V 电平 负满量程 LSB Rev. E Page 28 of 32

29 电源控制寄存器 AD5724R/AD5734R/AD5754R 电源控制寄存器通过将三个 REG 位设为 来寻址 该寄存器允许用户控制和确定 AD5724R/AD5734R/AD5754R 的电源和热状态 电源控制寄存器选项如表 27 和表 28 所示 表 27. 电源控制寄存器编程 MSB LSB R/W Zero REG2 REG REG A2 A A DB5 至 DB DB DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB DB X OCD OCC OCB OCA TSD PUREF PUD PUC PUB PUA 表 28 电源控制寄存器的功能选项描述 PUA DAC A 上电 置 时, 该位将 DAC A 置于正常工作模式 清 时, 该位将 DAC A 置于关断模式 ( 默认 ) 将该位置 来给 DAC A 上电时, 所需上电时间为 μs 在此期间, 不应将 DAC 寄存器加载至 DAC 输出 ( 参见 加载 DAC (LDAC) 部分 ) 如果控制寄存器的箝位使能位清, 则 DAC A 将在检测到过流时自动关断, 并且 PU A 清 以反应这种情况 PUB DAC B 上电 置 时, 该位将 DAC B 置于正常工作模式 清 时, 该位将 DAC B 置于关断模式 ( 默认 ) 将该位置 来给 DAC B 上电时, 所需上电时间为 μs 在此期间, 不应将 DAC 寄存器加载至 DAC 输出 ( 参见 加载 DAC (LDAC) 部分 ) 如果控制寄存器的箝位使能位清, 则 DAC B 将在检测到过流时自动关断, 并且 PU B 清 以反应这种情况 PUC DAC C 上电 置 时, 该位将 DAC C 置于正常工作模式 清 时, 该位将 DAC C 置于关断模式 ( 默认 ) 将该位置 来给 DAC C 上电时, 所需上电时间为 μs 在此期间, 不应将 DAC 寄存器加载至 DAC 输出 ( 参见 加载 DAC (LDAC) 部分 ) 如果控制寄存器的箝位使能位清, 则 DAC C 将在检测到过流时自动关断, 并且 PU C 清 以反应这种情况 PUD DAC D 上电 置 时, 该位将 DAC D 置于正常工作模式 清 时, 该位将 DAC D 置于关断模式 ( 默认 ) 将该位置 来给 DAC D 上电时, 所需上电时间为 μs 在此期间, 不应将 DAC 寄存器加载至 DAC 输出 ( 参见 加载 DAC (LDAC) 部分 ) 如果控制寄存器的箝位使能位清, 则 DAC D 将在检测到过流时自动关断, 并且 PU D 清 以反应这种情况 PUREF 基准电压源上电 置 时, 该位将内部基准电压源置于正常工作模式 清 时, 该位将内部基准电压源置于关断模式 ( 默认 ) TSD 热关断报警 只读位 在发生过温时, 四个 DAC 将关断, 并且该位置 OCA DAC A 过流报警 只读位 DAC A 发生过流时, 该位置 OCB DAC B 过流报警 只读位 DAC B 发生过流时, 该位置 OCC DAC C 过流报警 只读位 DAC C 发生过流时, 该位置 OCD DAC D 过流报警 只读位 DAC D 发生过流时, 该位置 Rev. E Page 29 of 32

30 设计特性 模拟输出控制 在很多工业过程控制应用中, 输出电压在上电期间可控至关重要 当电源电压在上电期间发生变化时,V OUTx 引脚通过一个低阻抗路径 ( 约 4 kω) 箝位至 V 为避免此时输出放大器的输出短路变为 V, 传输门 G 也会打开 ( 参见图 48) 这种状况会一直持续到电源稳定下来并向 DAC 寄存器写入一个有效字 此时,G2 打开,G 闭合 VOLTAGE MONITOR AND CONTROL G G2 图 48. 模拟输出控制电路 V OUT A 关断模式 AD5724R/AD5734R/AD5754R 的每个 DAC 通道均可单独关断 默认情况下, 所有通道均处于关断模式 电源状态由电源控制寄存器控制 ( 详见表 27 和表 28) 当通道处于关断模式时, 其输出引脚通过大约 4 kω 的电阻被箝位至接地, 而放大器的输出与输出引脚断开 过流保护 AD5724R/AD5734R/AD5754R 的每个 DAC 通道均有单独的过流保护装置 用户可通过两种方式配置过流保护 : 恒定电流箝位或自动通道关断 过流保护的配置通过控制寄存器的箝位使能位选择 恒定电流箝位 ( 箝位使能 = ) 在此配置下, 如果发生短路, 则电流将箝位在 2 ma 该事件通过电源控制寄存器中相应的过流 (OC X) 位置 来通知用户 短路故障消除时,OC X 位将清 自动通道关断 ( 箝位使能 = ) 在此配置下, 如果发生短路, 则短路通道将关断, 且其输出通过大约 4 kω 的电阻箝位至接地 同时, 放大器的输出与输出引脚断开 该短路事件通过过流位 (OC X) 通知用户, 而上电位 (PU X) 则指示已关断的通道 故障消除后, 可通过将 PU X 位置 再次使通道上电 热关断 AD5724R/AD5734R/AD5754R 集成一种热关断功能, 可以在核心温度超过 5 C 左右时自动关断器件 该热关断功能在默认情况下被禁用, 可通过控制寄存器的 TSD 使能位来使能 发生热关断时, 电源控制寄存器的 TSD 位置 内部基准电压源片内基准电压源默认关断 如果使用的是外部基准电压源, 则内部基准电压源必须始终保持于关断模式 如果要将内部基准电压源用作基准电压源, 则必须通过电源控制寄存器的 PU REF 位使其上电 内部基准电压可以在 REFIN/REFOUT 引脚处提供, 用作系统中其他器件的基准电压源 如果要在 AD5724R/AD5734R/AD5754R 之外使用内部基准电压, 则必须先进行缓冲 Rev. E Page 3 of 32

31 应用信息 +5 V/±5 V 电源采用 +5 V 单电源或 ±5 V 双电源供电时, 无法获得 +5 V 或 ±5 V 的输出范围, 因为输出放大器的裕量有限 这种情况下, 可以使用较小基准电压 ; 例如, 如果 2 V 基准电压可以产生 +4 V 或 ±4 V 的输出范围, 则 V 的裕量已足够 可使用 2.48 V 的标准值基准电压, 以产生 V 和 ±4.96 V 的输出范围 有关在多种基准电压值下的性能数据, 请参阅 典型性能特性 曲线图 布局指南在任何注重精度的电路中, 精心考虑电源和接地回路布局都有助于确保达到规定的性能 安装 AD5724R/AD5734R/AD5754R 所用的印刷电路板应采用模拟部分与数字部分分离设计, 并限制在电路板的一定区域内 如果 AD5724R/AD5734R/AD5754R 所在系统中有多个器件要求 AGND 至 DGND 连接, 则只能在一个点上进行连接 星形接地点尽可能靠近该器件 AD5724R/AD5734R/AD5754R 应当具有足够大的 μf 电源电容, 与每个电源上的. μf 电容并联, 并且尽可能靠近封装, 最好是正对着该器件 μf 电容应为钽珠型电容. μf 电容应具有低等效串联电阻 (ESR) 和低等效串联电感 (ESI), 如高频时提供低阻抗接地路径的普通陶瓷型电容, 以便处理内部逻辑开关所引起的瞬态电流 AD5724R/AD5734R/AD5754R 的电源线路应采用尽可能宽的走线, 以提供低阻抗路径, 并减小电源线路上的毛刺效应 将时钟等快速开关信号用数字地屏蔽起来, 以免向电路板上的其他器件辐射噪声, 并且绝不应靠近基准输入 SDIN 线路与 SCLK 线路之间布设接地线路有助于降低二者之间的串扰 ( 多层电路板上不需要, 因为它有独立的接地层, 但分开不同线路对此的确有所帮助 ) REFIN 线路上的噪声必须降至最低, 因为这种噪声会被耦合至 DAC 输出 避免数字信号与模拟信号交叠 电路板相对两侧上的走线应当彼此垂直 这样有助于减小电路板的馈通效应 微带线技术是目前为止最好的方法, 但这种技术对于双面电路板未必始终可行 采用这种技术时, 电路板的元件侧专用于接地层, 而信号走线则布设在焊接侧 电流隔离接口在许多过程控制应用中, 需要在控制器与受控单元之间提供一个隔离栅, 以保护和隔离控制电路, 使其不受可能出现的任何危险共模电压影响 ADI 公司的 icoupler 系列产品可提供超过 2.5 kv 的电压隔离 AD5724R/AD5734R/AD5754R 采用串行加载结构, 使接口线路数量保持最少, 因此成为隔离接口应用的理想选择 图 49 显示使用 ADuM4 时与 AD5724R/AD5734R/AD5754R 的 4 通道隔离接口 欲了解更多信息, 请访问 MICROCONTROLLER SERIAL CLOCK OUT SERIAL DATA OUT SYNC OUT CONTROL OUT V IA V IB V IC V ID ENCODE ENCODE ENCODE ENCODE *ADDITIONAL PINS OMITTED FOR CLARITY. SPISELx SCK MOSI ADSP-BF53 ADuM4* 图 49. 隔离接口 SYNC SCLK SDIN DECODE DECODE DECODE DECODE AD5724R/ AD5734R/ AD5754R V OA V OB V OC V OD TO SCLK TO SDIN TO SYNC TO LDAC 微处理器接口 AD5724R/AD5734R/AD5754R 通过一条串行总线实现与微处理器的接口, 这条总线使用与微控制器和 DSP 处理器兼容的标准协议 通信通道是包含一个时钟信号 一个数据信号和一个同步信号的三线 ( 最少的 ) 接口 AD5724R/AD5734R/AD5754R 需要 24 位数据字, 在 SCLK 的下降沿时数据有效 对于所有接口来说, 当所有数据输入时,DAC 的输出更新可以自动启动, 或者可以在 LDAC 的控制下完成 寄存器的内容可采用回读功能进行读取 AD5724R/AD5734R/AD5754R 至 Blackfin DSP 接口图 5 显示了 AD5724R/AD5734R/AD5754R 与 ADI Blackfin DSP 的接口方式 Blackfin 集成了一个 SPI 端口, 可以直接连到 AD5724R/AD5734R/AD5754R 的 SPI 引脚和可编程 I/O 引脚, 以便设置 LDAC 引脚等数字输入的状态 PF LDAC 图 5. AD5724R/AD5734R/AD5754R 至 Blackfin 接口 Rev. E Page 3 of 32

32 外形尺寸 BSC EXPOSED PAD (Pins Up) MAX.5.5 SEATING PLANE. COPLANARITY TOP VIEW.65 BSC BOTTOM VIEW COMPLIANT TO JEDEC STANDARDS MO-53-ADT 图 引脚裸露焊盘 超薄紧缩小型封装 [TSSOP_EP] (RE-24) 图示尺寸单位 :mm FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 678-A 订购指南 型号 分辨率 温度范围 积分非线性 (INL) 封装描述 封装选项 AD5724RBREZ 2 4 C 至 +85 C ± LSB 24 引脚 TSSOP_EP RE-24 AD5724RBREZ-REEL7 2 4 C 至 +85 C ± LSB 24 引脚 TSSOP_EP RE-24 AD5734RBREZ 4 4 C 至 +85 C ±4 LSB 24 引脚 TSSOP_EP RE-24 AD5734RBREZ-REEL7 4 4 C 至 +85 C ±4 LSB 24 引脚 TSSOP_EP RE-24 AD5754RBREZ 6 4 C 至 +85 C ±6 LSB 24 引脚 TSSOP_EP RE-24 AD5754RBREZ-REEL7 6 4 C 至 +85 C ±6 LSB 24 引脚 TSSOP_EP RE-24 EVAL-AD5754REBZ 评估板 Z = 符合 RoHS 标准的器件 29 2 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D6465sc--7/(E) Rev. E Page 32 of 32