SinoMCU 8 位单片机 MC30P6250 用户手册 V1.0 上海晟矽微电子股份有限公司 Shanghai SinoMCU Microelectronics Co., Ltd. 本公司保留对产品在可靠性 功能和设计方面的改进作进一步说明的权利 本文档的更改, 恕不另行通知

Transcription

1 SinoMCU 8 位单片机 MC30P6250 用户手册 V1.0 上海晟矽微电子股份有限公司 Shanghai SinoMCU Microelectronics Co., Ltd. 本公司保留对产品在可靠性 功能和设计方面的改进作进一步说明的权利 本文档的更改, 恕不另行通知

2 目录 1 产品概要 产品特性 订购信息 引脚排列 端口说明 电气特性 极限参数 直流电气特性 交流电气特性 CMP 特性参数 CPU 及存储器 指令集 程序存储器 数据存储器 堆栈 控制寄存器 用户配置字 系统时钟 内部高频 RC 振荡器 内部低频 RC 振荡器 外部晶体振荡器 系统工作模式 低功耗模式 复位 复位条件 上电复位 外部复位 低电压复位 看门狗复位 I/O 端口 通用 I/O 功能 内部上 / 下拉电阻 端口模式控制 定时器 TIMER 看门狗定时器 WDT 定时器 T 定时器 T 比较器 CMP 和电压检测 EVD CMP 概述 CMP 相关寄存器 中断 外部中断 上海晟矽微电子股份有限公司 2/51

3 9.2 定时器中断 CMP 中断 键盘中断 中断相关寄存器 特性曲线 I/O 特性 功耗特性 模拟电路特性 封装尺寸 SOP DIP SOT 修订记录 上海晟矽微电子股份有限公司 3/51

4 1 产品概要 1.1 产品特性 8 位 CPU 内核 精简指令集,5 级深度硬件堆栈 CPU 为单时钟, 仅在系统主时钟下运行 系统主时钟下 FCPU 可配置为 2/4 分频 存储器 1K 14 位 OTP 型程序存储器 50 字节 SRAM/REG 型通用数据存储器, 支持直接寻址 间接寻址等多种寻址方式 1 组共 6 个 I/O P1(P10~P15) P13 为输入 / 开漏输出口, 可复用为外部复位 RST 输入, 编程时为高压 VPP 输入 P15/P14 可复用为外部时钟振荡器输入 / 输出 所有端口均内置上拉电阻,P10~P12 内置下拉电阻, 均可单独使能 除 P13 外其余端口均可选开漏或推挽输出 所有端口均支持键盘中断唤醒功能, 并可单独使能 系统时钟源 内置高频 RC 振荡器 (16MHz/8MHz/4MHz/2MHz/1MHz/455KHz), 可用作系统主时钟源 支持外接高频晶体振荡器 (455KHz/4MHz~16MHz), 可用作系统主时钟源 内置低频 RC 振荡器 (32KHz), 可用作系统主时钟源 或系统低频时钟源 支持外接低频晶体振荡器 (32768Hz), 可用作系统主时钟源 或系统低频时钟源 系统工作模式 运行模式 :CPU 在系统主时钟下运行 休眠模式 :CPU 停止运行, 系统主时钟源停止工作 内部自振式看门狗计数器 (WDT) 与定时器 T0 共用预分频器 溢出时间可配置 :4.5ms/18ms/72ms/288ms( 无预分频 ) 工作模式可配置 : 开启 WDT 关闭 WDT, 也可软件控制开启或关闭 2 个定时器 8 位定时器 T0, 支持系统低频时钟, 可实现外部计数功能, 与 WDT 共用预分频器 8 位定时器 T1, 可实现外部计数 BUZ 4 路共周期独立占空比的 PWM( 可组合成 2 对互反的带死区互补 PWM) 1 个模拟比较器 CMP 输入共模 0 ~(VDD-1.4V), 输出无回滞 正端输入可选择外部输入电压, 或内部参考电压 VIR(0.5V) 负端输入可选择外部输入电压, 或外部输入电压 /VDD 的内部分压电压 输出端电平可选上升或下降沿触发中断, 可从端口输出且支持输出取反 可实现 VDD 或外部输入的电压检测功能 中断 外部中断 (INT), 键盘中断 (P10~P15) 定时器中断 (T0~T1),CMP 中断上海晟矽微电子股份有限公司 4/51

5 MC30P6250 A0H/A0A MC30P6250 A0T 低电压复位 LVR:1.8V/2.0V/2.3V/2.7V/3.0V 工作电压 VLVR30 ~ Fcpu = 0~8MHz VLVR23 ~ Fcpu = 0~4MHz VLVR20 ~ Fcpu = 0~2MHz VLVR18 ~ Fcpu = 0~32KHz/2 封装形式 :SOP8/DIP8/SOT 订购信息 产品名称封装形式备注 MC30P6250A0H MC30P6250A0A MC30P6250A0T MC30P6250A1T SOP8 DIP8 SOT23-6 SOT 引脚排列 MC30P6250A0H/A0A VDD OSCI/EVN1/PWM1D/P15 [SDO]/OSCO/EVN0/P14 [VPP]/RST/CMPN/P GND P10/INT/TC1/PWM1C/EVN2/[SDO] P11/PWM1B/[SDI] P12/TC0/BUZ1/PWM1A/CMPO/[SCK] SOP8/DIP8 MC30P6250A0T [SDI]/PWM1B/P11 GND [SDO]/EVN0/P P12/TC0/BUZ1/PWM1A/CMPO/[SCK] VDD P13/CMPN/RST/[VPP] SOT23-6 上海晟矽微电子股份有限公司 5/51

6 MC30P6250 A1T MC30P6250A1T [VPP]/RST/CMPN/P13 [SCK]/CMPO/PWM1A/BUZ1/TC0/P12 VDD P11/PWM1B/[SDI] P10/INT/TC1/PWM1C/EVN2/[SDO] GND SOT 端口说明 端口名称 类型 功能说明 VDD P 电源 GND P 地 P10~P12 D GPIO, 内部上 / 下拉 P14,P15 D GPIO, 内部上拉 P13 D 开漏 IO, 内部上拉 INT DI 外部中断输入 TC0~TC1 DI 定时器 T0~T1 的外部计数输入 PWM1A~PWM1D DO 定时器 T1 的 4 路 PWM 输出 BUZ1 DO 定时器 T1 的 BUZ 输出 CMPN AI CMP 负端外部输入 EVN0 AI CMP 正端外部输入 ;CMP 电压检测外部输入通道 EVN1~EVN2 AI CMP 电压检测外部输入通道 CMPO DO CMP 输出 OSCI,OSCO A 外部时钟振荡器输入 / 输出 RST DI 外部复位输入 SCK,SDI,SDO D 编程时钟 / 数据输入 / 数据输出接口 VPP P 编程高压输入 注 :P- 电源 ;D- 数字输入输出,DI- 数字输入,DO- 数字输出 ;A- 模拟输入输出,AI- 模拟输入,AO- 模拟输出 上海晟矽微电子股份有限公司 6/51

7 2 电气特性 2.1 极限参数 参数 符号 值 单位 电源电压 VDD -0.3~6.0 V 输入电压 Vin -0.3~VDD+0.3 V 工作温度 Ta -40~85 储存温度 Tstg -65~150 流入 VDD 最大电流 IVDDmax 50 ma 流出 GND 最大电流 IGNDmax 50 ma 注 : 若芯片工作条件超过极限值, 则将造成永久性损坏 ; 若芯片长时间工作在极限条件下, 则会影响其可靠性 2.2 直流电气特性 VDD=5V,T=25 特性 符号 端口 条件 最小 典型 最大 单位 Fcpu=8MHz@HIRC-16M VLVR Fcpu=8MHz@XTAL-16M VLVR Fcpu=4MHz@HIRC-8M VLVR Fcpu=4MHz@XTAL-8M VLVR Fcpu=2MHz@HIRC-4M VLVR 工作电压 VDD VDD Fcpu=2MHz@XTAL-4M VLVR Fcpu=1MHz@HIRC-2M VLVR V Fcpu=500KHz@HIRC-1M VLVR Fcpu=227.5KHz@HIRC-455K VLVR Fcpu=227.5KHz@XTAL-455K VLVR Fcpu=16KHz@LIRC/2 VLVR Fcpu=16384Hz@LEXT/2 VLVR 输入漏电流 Ileak 所有输入脚 VDD=5V -1 1 ua SMT 开启, SMTVS 配置 0.8VDD V 输入高电平 Vih 所有输入脚 SMT 开启, SMTVS 配置 2 V SMT 关闭 2 V SMT 开启, SMTVS 配置 0.2VDD V 输入低电平 Vil 所有输入脚 SMT 开启, SMTVS 配置 0.8 V SMT 关闭 1.0 V 输出拉电流 Ioh 推挽输出脚 Voh=VDD-0.6V 20 ma 输出灌电流 Iol 所有输出脚 Vol=0.6V 30 ma 上海晟矽微电子股份有限公司 7/51

8 Vin=0, RUSEL 配置 KΩ P1( 除 P13) 上拉电阻 Rpu Vin=0, RUSEL 配置 KΩ P13 Vin= KΩ 下拉电阻 Rpd P10-P12 Vin=VDD=5V KΩ 2.9 ma 3.6 ma 1.6 ma 2.0 ma 0.9 ma 运行模式功耗 Irun VDD 1.3 ma 580 ua 420 ua 330 ua 700 ua VDD=5V, Fcpu=FLIRC/2, LVR 开 8 ua VDD=5V, Fcpu=FLEXT/2, LVR 开 18 ua WDT 关, LVR 关 ua 休眠模式功耗 Istop VDD VDD=5V, WDT 开, LVR 关 ua VDD=5V, LEXT 开, LVR 关 ua VLVR18-5% % VLVR20-5% % 低压复位电压 VLVR23 VDD -5% % V VLVR27-5% % VLVR30-5% % LVR 回滞电压 VDD 6% 12% 注 : 功耗特性参数的条件说明中, 诸如 HIRC/LIRC/WDT/LVR/LVD/ADC 等未注明模块, 默认其为关闭状态 2.3 交流电气特性 特性符号条件最小典型最大单位 HIRC 振荡频率 FHIRC VDD=5V, T=25-3% +3% MHz VDD=2.0V~5.5V, T=-40 ~85-5% +5% LIRC 振荡频率 FLIRC VDD=5V, T=25-50% % KHz 16M 晶振起振电压 T= V 8M 晶振起振电压 T= V 4M 晶振起振电压 T= V 455K 晶振起振电压 T= V 晶振起振电压 T= V 晶振起振时间 VDD=5V, T=25 1 s OSCI 内部对地电容 CG 10 pf OSCO 内部对地电容 CD 10 pf 上海晟矽微电子股份有限公司 8/51

9 2.4 CMP 特性参数 VDD=5V,T=25 特性 符号 条件 最小 典型 最大 单位 CMP 有效工作电压 VCMP T=-40 ~ V 比较电路工作电流 ICMP 10 ua VDD 检测工作电流 IEVD VDD=5V, EVDIS= ua 输入失调电压 Voffset mv 输入共模电压 Vcom 0 VDD-1.4 V 响应时间 TRESP 50 us 通道切换等待时间 TCCW 200 us 内部参考电压 VIR -10% % V 电阻分压比值 -1% +1% 上海晟矽微电子股份有限公司 9/51

10 3 CPU 及存储器 3.1 指令集 芯片的指令集为精简指令集 除程序跳转类指令, 其余指令均为单周期指令, 即执行时间为 1 个指 令周期 ; 所有指令均为单字指令, 即指令码只占用 1 个程序存储器地址空间 指令汇总表 助记符 说明 操作 周期长度 标志 ADDAR R R 和 ACC 相加, 结果存入 ACC R+ACC ACC 1 1 C,DC,Z ADDRA R R 和 ACC 相加, 结果存入 R R+ACC R 1 1 C,DC,Z ADCAR R R 和 ACC 相加 ( 带 C 标志 ), 结果存入 ACC R+ACC+C ACC 1 1 C,DC,Z ADCRA R R 和 ACC 相加 ( 带 C 标志 ), 结果存入 R R+ACC+C R 1 1 C,DC,Z RSUBAR R R 和 ACC 相减, 结果存入 ACC R-ACC ACC 1 1 C,DC,Z RSUBRA R R 和 ACC 相减, 结果存入 R R-ACC R 1 1 C,DC,Z RSBCAR R R 和 ACC 相减 ( 带 C 标志 ), 结果存入 ACC R-ACC-/C ACC 1 1 C,DC,Z RSBCRA R R 和 ACC 相减 ( 带 C 标志 ), 结果存入 R R-ACC-/C R 1 1 C,DC,Z ANDAR R R 和 ACC 与操作, 结果存入 ACC R and ACC ACC 1 1 Z ANDRA R R 和 ACC 与操作, 结果存入 R R and ACC R 1 1 Z ORAR R R 和 ACC 或操作, 结果存入 ACC R or ACC ACC 1 1 Z ORRA R R 和 ACC 或操作, 结果存入 R R or ACC R 1 1 Z XORAR R R 和 ACC 异或操作, 结果存入 ACC R xor ACC ACC 1 1 Z XORRA R R 和 ACC 异或操作, 结果存入 R R xor ACC R 1 1 Z COMAR R 对 R 取反, 结果存入 ACC R 取反 ACC 1 1 Z COMR R 对 R 取反, 结果存入 R R 取反 R 1 1 Z R[7] C RLAR R R 循环左移 ( 带 C 标志 ), 结果存入 ACC RLR R R 循环左移 ( 带 C 标志 ), 结果存入 R RRAR R R 循环右移 ( 带 C 标志 ), 结果存入 ACC RRR R R 循环右移 ( 带 C 标志 ), 结果存入 R R[6:0] ACC[7:1] C ACC[0] R[7] C R[6:0] R[7:1] C R[0] R[0] C R[7:1] ACC[6:0] C ACC[7] R[0] C R[7:1] R[6:0] C R[7] 1 1 C 1 1 C 1 1 C 1 1 C SWAPAR R 交换 R 的高低半字节, 结果存入 ACC R[7:4] ACC[3:0] R[3:0] ACC[7:4] SWAPR R 交换 R 的高低半字节, 结果存入 R R[7:4] R[3:0] R[3:0] R[7:4] 上海晟矽微电子股份有限公司 10/51

11 MOVRA R 将 ACC 存入 R ACC R MOVAR R 将 R 存入 ACC R ACC 1 1 Z MOVR R 将 R 存入 R R R 1 1 Z CLRA 清零 ACC 0 ACC 1 1 Z CLRR R 清零 R 0 R 1 1 Z INCR R R 自加 1 R+1 R 1 1 Z INCAR R R 加 1, 结果存入 ACC R+1 ACC 1 1 Z DECR R R 自减 1 R-1 R 1 1 Z DECAR R R 减 1, 结果存入 ACC R-1 ACC 1 1 Z JZR R R 自加 1; 结果为 0 则跳过下一条指令 R+1 R; 结果为 0 则 PC+2 PC 1/2 1 - JZAR R R 加 1, 结果存入 ACC; 结果为 0 则跳过下一条指令 R+1 ACC; 结果为 0 则 PC+2 PC 1/2 1 - DJZR R R 自减 1; 结果为 0 则跳过下一条指令 R-1 R; 结果为 0 则 PC+2 PC 1/2 1 - DJZAR R R 减 1, 结果存入 ACC; 结果为 0 则跳过下一条指令 R-1 ACC; 结果为 0 则 PC+2 PC 1/2 1 - BCLR R,b 将 R 的第 b 位清 0 0 R[b] BSET R,b 将 R 的第 b 位置 1 1 R[b] JBCLR R,b 若 R 的第 b 位为 0, 则跳过下一条指令 若 R[b]=0, 则 PC+2 PC 1/2 1 - JBSET R,b 若 R 的第 b 位为 1, 则跳过下一条指令 若 R[b]=1, 则 PC+2 PC 1/2 1 - ADDAI K K 和 ACC 相加, 结果存入 ACC K+ACC ACC 1 1 C,DC,Z ISUBAI K K 和 ACC 相减, 结果存入 ACC K-ACC ACC 1 1 C,DC,Z ANDAI K K 和 ACC 与操作, 结果存入 ACC K and ACC ACC 1 1 Z ORAI K K 和 ACC 或操作, 结果存入 ACC K or ACC ACC 1 1 Z XORAI K K 和 ACC 异或操作, 结果存入 ACC K xor ACC ACC 1 1 Z MOVAI K 将 K 存入 ACC K ACC CALL K 子程序调用 PC+1 TOS K PC[10:0] GOTO K 无条件跳转 K PC[10:0] RETURN 从子程序返回 TOS PC RETAI K 从子程序返回, 并将 K 存入 ACC TOS PC K ACC RETIE 从中断返回 TOS PC 1 GIE NOP 空操作 空操作 DAA BCD 码加法后, 将 ACC 的值调整为 BCD 码 ACC(HEX 码 ) ACC(BCD 码 ) 1 1 C DSA BCD 码减法后, 将 ACC 的值调整为 BCD 码 ACC(HEX 码 ) ACC(BCD 码 ) CLRWDT 清零看门狗定时器 0 WDT 1 1 TO,PD STOP 进入低功耗模式 0 WDT;CPU 暂停 1 1 TO,PD 注 : 1 ACC- 算数逻辑单元累加器,R- 数据存储器,K- 立即数 ; 2 对于条件跳转类指令, 若跳转条件成立, 则指令需 2 个周期, 否则只需 1 个周期 ; 上海晟矽微电子股份有限公司 11/51

12 3.2 程序存储器 芯片的程序存储器为 OTP 型存储器,1K 14 位的地址空间范围为 0000H~03FFH 程序存储器地址 分配如下图所示 : 复位起始地址 (0000H) 通用程序区 (0001H H) 中断入口地址 (0008H) 通用程序区 (0009H - 03FFH) 3.3 数据存储器 数据存储器包括通用数据存储器 GPR 和特殊功能寄存器 SFR, 具体地址分配参照下表 GPR/SFR 可直接寻址或通过 INDF 间接寻址 数据存储器区地址映射表 地址 类型 0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F 00H-07H INDF T0CNT PCL STATUS FSR GPR1 P1 GPR0 SFR 08H-0FH MCR P1KBCR PDCON ODCON PUCON INTE INTF 10H-3FH GPR 通用数据存储器区 40H-47H T0CR T1DATD DDR1 PWM1CR1 48H-4FH SFR PWM1CR0 T1DATB T1DATC TM0CR T1CR T1CNT T1LOAD T1DATA 50H-57H CMPCR0 CMPCR1 CMPCR2 58H-7FH 保留 注 : 1 上表中灰色部分地址为系统保留区, 读出数据不确定, 写入操作可能会影响芯片正常工作 ; 2 SFR 中的 GPR0(07H) GPR1(05H) 可用作通用数据存储器 GPR; 数据存储器寻址模式地址组成 寻址模式 / / / / / / / / / 来自指令的 7 位地址 直接寻址模式 / / / / / / / / / FSR 间接寻址模式 直接寻址模式, 是以指令的低 7 位为数据存储器地址, 通过指令访问, 寻址范围为 00H~7FH 例 : 通过直接寻址模式将数据 55H 写入数据存储器 10H 地址 上海晟矽微电子股份有限公司 12/51

13 MOVAI 55H MOVRA 10H : 将数据 55H 写入数据存储器 10H 地址 间接寻址模式, 是以 FSR 为数据存储器地址指针, 通过 INDF 访问, 寻址范围为 00H~7FH 例: 通过间接寻址模式将数据 55H 写入数据存储器 10H 地址 MOVAI 10H MOVRA FSR MOVAI 55H MOVRA INDF : 将数据 55H 写入 FSR 指向的数据存储器中 3.4 堆栈 5 级堆栈深度, 当程序响应中断或执行子程序调用指令时 CPU 会将 PC 自动压栈保存 ; 当执行中断 返回指令或子程序返回指令时, 栈顶数据自动出栈载入 PC 3.5 控制寄存器 数据指针寄存器 FSR - FSR6 FSR5 FSR4 FSR3 FSR2 FSR1 FSR0 R/W R R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[6:0] FSR[6:0] 数据指针寄存器 FSR: 间接寻址模式的指针 间接寻址寄存器 INDF INDF7 INDF6 INDF5 INDF4 INDF3 INDF2 INDF1 INDF0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 X X X X X X X X BIT[7:0] INDF[7:0] 间接寻址寄存器 INDF:INDF 不是物理寄存器, 对 INDF 寻址实际是对 FSR 指向的数据存储器地址进行访 问, 从而实现间接寻址功能 程序指针计数器低字节 PCL PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 上海晟矽微电子股份有限公司 13/51

14 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] PC[7:0] 程序指针计数器低 8 位 程序指针计数器 (PC) 有以下几种操作模式 : 顺序运行指令 :PC = PC + 1; 分支指令 GOTO/CALL:PC = 指令码低 11 位 ; 返回指令 RETIE/RETURN/RETAI:PC = 堆栈栈顶 (TOS); 对 PCL 操作指令 : 对 PCL 操作的加法指令 :PC = (PC[10:0]+ALU[7:0]); 对 PCL 操作的其它指令 :PC = {PC[10:8]:ALU[7:0](ALU 运算结果 )}; CPU 状态寄存器 STATUS WKUP - - TO PD Z DC C R/W R/W - - R R R/W R/W R/W 初始值 X X X BIT[7] WKUP 唤醒源标志位 0: 芯片通过其他唤醒源唤醒 ; 1: 芯片通过键盘中断唤醒 ; BIT[4] TO 看门狗溢出标志位 0: 发生 WDT 溢出 ; 1: 上电复位, 或执行 CLRWDT/STOP 指令 ; BIT[3] PD 进入低功耗模式标志位 0: 执行 STOP 指令 ; 1: 上电复位, 或执行 CLRWDT 指令 ; BIT[2] Z 零标志位 0: 算术或逻辑运算的结果不为零 ; 1: 算术或逻辑运算的结果为零 ; BIT[1] DC 半字节进 / 借位标志位 0: 加法运算时半字节无进位 ; 减法运算时半字节有借位 ; 1: 加法运算时半字节有进位 ; 减法运算时半字节无借位 ; BIT[0] C 进 / 借位标志位 0: 加法运算时无进位 ; 减法运算时有借位 ; 移位后移出逻辑 0; 1: 加法运算时有进位 ; 减法运算时无借位 ; 移位后移出逻辑 1; 上海晟矽微电子股份有限公司 14/51

15 3.6 用户配置字 芯片为保证系统正常工作, 会将关键模块的配置信息预先存储于单独的存储器区域中, 在上电或其他复位发生后将配置信息载入寄存器中, 通过寄存器控制关键模块的工作状态 该部分存储器中用户可选的内容即为用户配置字, 可在烧录用户程序代码时进行配置与烧录 芯片的用户配置字, 定义如下 : 符号 功能说明 系统时钟振荡模式设置 : 单时钟模式 : 内部高频 RC 振荡器 HIRC; 单时钟模式 : 内部低频 RC 振荡器 LIRC; 单时钟模式 : 外部晶体振荡器 16M;( 支持外部 10MHz~16MHz 晶体 ) OSCM HIRCFS FCPUS LVRVS WDTM WDTT SMTEN SMTVS RUSEL RSTEN ENCR 单时钟模式 : 外部晶体振荡器 8M;( 支持外部 6MHz~10MHz 晶体 ) 单时钟模式 : 外部晶体振荡器 4M;( 支持外部 4MHz~6MHz 晶体 ) 单时钟模式 : 外部晶体振荡器 455K;( 支持外部 455KHz 晶体 ) 单时钟模式 : 外部晶体振荡器 32K;( 支持外部 32768Hz 晶体 ) 双时钟模式 : 内部 HIRC + 内部 LIRC; 双时钟模式 : 内部 HIRC + 外部 32K 晶体振荡器 ; HIRC 振荡频率选择 : FHIRC=16MHz;8MHz;4MHz;2MHz;1MHz;455KHz; CPU 时钟频率选择 : FCPU=FOSC/2; FCPU=FOSC/4; LVR 复位电压选择 :(LVR 电压应满足由 FCPU 决定的工作电压特性 ) 1.8V;2.0V;2.3V;2.7V;3.0V; WDT 模式设置 : WDT 始终关闭 ; WDT 始终开启 ; WDT 溢出时间选择 ( 无预分频 ): PWRT=TWDT=4.5ms; PWRT=TWDT=18ms; PWRT=TWDT=72ms; PWRT=TWDT=288ms; 端口输入施密特设置 : 输入 SMT 功能关闭 ; 输入 SMT 功能开启 ; 端口施密特阈值选择 : 2.0V/0.8V; 0.8VDD/0.2VDD; 端口上拉电阻选择 : 80KΩ; 20KΩ; RST 外部复位设置 : P13 为外部复位脚 ; P13 为输入 / 输出脚 ; 程序代码加密设置 : 程序代码加密 ; 程序代码不加密 ; 上海晟矽微电子股份有限公司 15/51

16 4 系统时钟 芯片为双时钟系统 ( 可配置为单时钟模式 ), 内部电路均在系统主时钟 FOSC 或系统低频时钟 FLOSC 下工作, 部分模块的时钟还可在 FOSC 和 FLOSC 之间切换 系统主时钟 FOSC 可通过配置字 OSCM 选择以下时钟 : 内部高频 RC 振荡器 HIRC(16MHz/8MHz/4MHz/2MHz/1MHz/455KHz) 时钟 FHIRC; 内部低频 RC 振荡器 LIRC(32KHz) 时钟 FLIRC; 外部晶体振荡器 XTAL(32768Hz/455KHz/4MHz~16MHz) 时钟 FXTAL; 系统低频时钟 FLOSC 可通过配置字 OSCM 在配置为双时钟模式时选择以下时钟 : 内部低频 RC 振荡器 LIRC(32KHz) 时钟 FLIRC; 外部低频晶体振荡器 LEXT(32768Hz) 时钟 FLEXT; CPU 的时钟源固定为系统主时钟 FOSC,CPU 的时钟频率 FCPU 通过配置字 FCPUS 选择 WDT( 看门狗 ) 电路的时钟源固定为内部低频 RC 振荡器 系统时钟示意图 内部高频 RC 振荡器 HIRC 16M 8M 4M 2M 1M 455K FHIRC 2/4 分频器 FCPUS FCPU FOSC HIRCFS OSCM 内部低频 RC 振荡器 LIRC:32KHz FLIRC OSCM OSCI OSCO 外部晶体谐振器 16/8/4M 455K FXTAL FLIRC FLEXT OSCM FLOSC 4.1 内部高频 RC 振荡器 芯片内置 1 个振荡频率可配置 (16MHz/8MHz/4MHz/2MHz/1MHz/455KHz) 的高精度 HIRC 振荡器, 可用作系统主时钟源 上海晟矽微电子股份有限公司 16/51

17 4.2 内部低频 RC 振荡器 芯片内置 1 个振荡频率典型值为 32KHz 的 LIRC 振荡器, 可用作系统主时钟源或系统低频时钟源, 也用于系统上电延时控制 WDT 定时器等电路 注 : 系统时钟配置为 HIRC+LIRC 双时钟 或系统时钟配置为 LIRC 单时钟后系统处于运行模式 或 WDT 开启, 此时 LIRC 才振荡工作 4.3 外部晶体振荡器 芯片支持外接高频 455KHz/4MHz~16MHz 或低频 32768Hz 的晶体振荡器作为系统主时钟源 还可 在系统时钟配置为双时钟模式时, 选择外接 32768Hz 晶体振荡器作为系统低频时钟源 外接晶振的实际使用中, 对地的负载电容 Cx 是必须的 ( 芯片已内置典型值为 10pF 的对地电容 ) 用户应使晶体离 OSCI/OSCO 引脚的距离尽可能短, 这样有助于振荡器的起振和振荡的稳定性 下表是典型频率晶振选用电容 Cx 的推荐值和相应最低起振电压参考值 晶振频率 (Hz) 电容 Cx(pF) 最低起振电压 (V) 16M 0/ M 0/10/ M 0/10/ K 100/ / 注 : 因晶体品牌繁多且工艺差异较大, 故上表中的参数仅供参考, 具体应用请以晶体的实测结果为准 4.4 系统工作模式 芯片支持运行模式和休眠模式 2 种系统工作模式 工作模式 切入条件 系统状态 系统复位 运行模式 休眠模式下,CPU 唤醒 CPU 运行, 主时钟源工作 休眠模式 运行模式下, 执行 STOP 指令 CPU 暂停, 主时钟源停止 注 : 系统低频时钟源不受工作模式影响, 若系统时钟配置为双时钟则选定的低频时钟源将一直工作 上海晟矽微电子股份有限公司 17/51

18 4.5 低功耗模式 芯片的低功耗模式即为休眠模式 执行 STOP 指令可使系统进入低功耗模式, 同时对系统会产生以下影响 : CPU 停止运行 ; 根据不同模式停止相应时钟源的振荡 ; RAM 内容保持不变 ; 所有的输入输出端口保持原态不变 ; 定时器若其时钟源未停止, 则可以保持继续工作 ; 以下情况可使系统退出低功耗模式 : 上电复位 ; 外部复位 ( 若有外部复位功能 ); 有 WDT 溢出 ( 若低功耗模式下 WDT 保持继续工作 ); 有外部中断请求发生 ( 若有外部中断功能 ); 定时器溢出中断发生 ( 若低功耗模式下定时器保持继续工作 ); 有键盘中断请求发生 ( 若有键盘中断功能 ); 比较器 CMP 中断发生 ( 若低功耗模式下比较器保持继续工作 ); 注 : 低功耗模式下触发中断请求时, 若对应的中断使能位关闭, 则不会退出低功耗模式 ; 若对应的中断使能位开启 而中断总使能位关闭, 则仅唤醒 CPU 执行下一条指令 ; 若对应的中断使能位和中断总使能位均开启, 则唤醒 CPU 后执行中断服务程序 上海晟矽微电子股份有限公司 18/51

19 5 复位 5.1 复位条件 芯片共有如下几种复位方式 : 上电复位 POR; 外部复位 ; 低电压复位 LVR; WDT 看门狗复位 ; 任何一种复位发生后, 系统进入复位状态, 执行初始化操作并重置 SFR 为复位初始值 ; 复位条件解 除后, 系统退出复位状态,CPU 开始重新从程序存储器 0000H 地址处执行指令 上电复位 POR 和低电压复位 LVR 会关闭系统主时钟振荡器, 复位解除后才重新打开振荡器, 因为振荡器起振和稳定需要一定的时间, 所以系统会保持一定时间的上电延时和振荡等待后才开始工作 ; 而外部复位和 WDT 复位不会关闭主时钟振荡器, 复位解除时系统会在较短的复位延时和振荡等待后即开始工作 下图是复位产生和系统工作状态之间时序关系的示意图 : 电源电压 VLVR VPOR 外部复位 WDT 复位 系统时钟 系统状态 系统复位 上电延时 振荡等待 系统运行 系统复位 复位延时 振荡等待 系统运行 系统复位 复位延时 振荡等待 系统运行 系统复位 上电延时 振荡等待 系统运行 上海晟矽微电子股份有限公司 19/51

20 5.2 上电复位 芯片的上电复位电路可以适应快速 慢速上电的情况, 且当芯片上电过程中出现电源电压抖动时均 能保证系统可靠的复位 上电复位过程可以概括为以下几个步骤 : (1) 检测系统工作电压, 等待电压高于上电复位电压 VPOR 并保持稳定 ; (2) 若有 LVR 功能, 则需等待电压高于 VLVR 并保持稳定 ; (3) 若有外部复位功能, 则需等待复位引脚电压高于 Vih; (4) 初始化所有寄存器 ; (5) 开启主时钟振荡器, 并等待一段时间以待振荡器稳定 ; (6) 上电结束, 系统开始执行指令 5.3 外部复位 芯片的外部复位功能可通过配置字 RSTEN 开启, 引脚设为外部复位脚即开启外部复位功能, 端口的内部上拉电阻自动使能 外部复位输入端口 RST 为施密特结构, 低电平有效 当端口输入为高电平时, 系统正常运行 ; 输入为低电平时, 系统复位 5.4 低电压复位 芯片的低电压复位电压可通过配置字 LVRVS 选择 电压检测电路有一定的回滞特性, 回滞电压为 6% 左右 ( 典型值 ), 当电源电压下降至 LVR 电压时 LVR 复位有效, 反之则电源电压需上升至 LVR 电压 +6% 后 LVR 复位才解除 LVR 在休眠模式时将自动关闭, 在进入运行模式后自动开启 5.5 看门狗复位 看门狗 (WDT) 复位是一种对程序正常运行的保护机制 正常情况下, 用户程序需定时对 WDT 定时器进行清零操作, 以保证 WDT 不溢出 若出现异常情况, 程序未按时对 WDT 定时器清零, 则芯片会因 WDT 溢出而产生看门狗复位, 系统重新初始化, 返回受控状态 注 : 低功耗模式下 CPU 暂停工作, 若此时有 WDT 溢出, 则仅唤醒 CPU 而不产生复位 上海晟矽微电子股份有限公司 20/51

21 6 I/O 端口 6.1 通用 I/O 功能 芯片的输入 / 输出端口为一组 6 位端口 P1 所有 I/O 端口均支持施密特输入, 除 P13 外的 I/O 端口均支持推挽输出 除用作通用数字 I/O 端口外, 部分端口还具有外部中断输入 PWM 输出 或 CMP 模拟输入等复用功能 端口数据寄存器 P1 - - P15D P14D P13D P12D P11D P10D R/W - - R/W R/W R/W R/W R/W R/W 初始值 - - X X X X X X BIT[5:0] P1nD P1n 端口数据位 (n=5-0) 端口方向寄存器 DDR1 - - DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 R/W - - R/W R/W R/W R/W R/W R/W 初始值 BIT[5:0] DDR1n P1n 端口方向控制位 (n=5-0) 0: 端口作为输出口, 读端口操作将读取端口的数据寄存器值 ; 1: 端口作为输入口, 读端口操作将读取端口的输入电平状态 ; 6.2 内部上 / 下拉电阻 所有端口均有内部上拉或下拉电阻, 且均有单独的寄存器位控制其上 / 下拉电阻在端口处于输入状态 时是否有效 端口处于输出状态时, 上 / 下拉电阻及其控制位无效 上拉电阻控制寄存器 PUCON - - P15PU P14PU P13PU P12PU P11PU P10PU R/W - - R/W R/W R/W R/W R/W R/W 初始值 BIT[5:0] P1nPU P1n 端口上拉电阻控制位 (n=5-0) 0: 端口内部上拉电阻有效 ; 1: 端口内部上拉电阻无效 ; 上海晟矽微电子股份有限公司 21/51

22 下拉电阻控制寄存器 PDCON - P12PD P11PD P10PD R/W - R/W R/W R/W 初始值 BIT[6:4] P1nPD P1n 端口下拉电阻控制位 (n=2-0) 0: 端口内部下拉电阻有效 ; 1: 端口内部下拉电阻无效 ; 6.3 端口模式控制 作为数字输出口时, 除 P13 固定为开漏输出外, 其余端口可选择推挽输出模式或开漏输出模式 端口输出模式寄存器 ODCON - - P15OD P14OD - P12OD P11OD P10OD R/W - - R/W R/W - R/W R/W R/W 初始值 BIT[5:4,2:0] P1nOD P1n 端口输出模式选择位 (n=5-4,2-0) 0: 输出时端口为推挽输出 ; 1: 输出时端口为开漏输出 ; 上海晟矽微电子股份有限公司 22/51

23 7 定时器 TIMER 7.1 看门狗定时器 WDT 看门狗定时器 WDT 的时钟源为内部低频 RC 振荡器, 可通过预分频器选择不同的计数时钟频率 WDT 计数器溢出将复位芯片或唤醒 CPU 可通过配置字 WDTM 和寄存器位 WDTEN 共同决定是否开启 WDT 当 WDTM 选择始终关闭或 WDTEN 为 0 时 WDT 定时器被关闭 ; 当 WDTM 选择始终开启且 WDTEN 为 1 时 WDT 定时器才开启 若 WDT 定时器开启, 则在休眠模式下 WDT 依然工作, 溢出时将唤醒 CPU; 而在 CPU 运行时 WDT 溢出, 则将复位芯片 WDT 和定时器 T0 共用一个预分频器, 并通过寄存器位决定预分频器的分配 当预分频器分配给 T0 时,WDT 时钟不分频 ; 而预分频器分配给 WDT 时,T0 时钟不分频 执行 CLRWDT 指令或 STOP 指令将清零 WDT 计数器, 若预分频器分配给 WDT, 则还将清零预分 频计数器 ( 预分频比不变 ) WDT 的基本溢出时间 ( 即无预分频的时间 ) 可配置为 4.5ms/18ms/72ms/288ms 注 :WDT 溢出时间为典型值, 实际值偏差大, 必须保证清 WDT 时间小于典型值的 1/4 杂项控制寄存器 MCR WDTEN EIS CMPOF R/W R/W R/W R 初始值 BIT[7] WDTEN 看门狗使能位 0: 关闭 WDT; 1: 开启 WDT; BIT[6] EIS 外部 INT 中断源使能位 0: INT 中断源无效, 端口用作其他功能 ; 1: INT 中断源有效, 端口需设为输入 ; BIT[5] CMPOF CMP 输出状态标志位 0: CMP 输出为低, 即其正端输入电压低于负端输入电压 ; 或 CMP 关闭 1: CMP 输出为高, 即其正端输入电压高于负端输入电压 ; 上海晟矽微电子股份有限公司 23/51

24 7.2 定时器 T0 定时器 T0 为 8 位定时 / 计数器, 包含 1 个 8 位递增计数器 可编程预分频器 控制寄存器 可通过预分频比设置计数频率 ; 时钟源可选 : 内部 FLOSC FCPU, 外部 TC0 输入时钟 ; 支持溢出中断和溢出唤醒功能 ; FLOSC FCPU TC0 T0CSE FLIRC WDTM WDTEN 0 1 T0PTS 1 0 T0TBS 0 1 T0PTA 分频器 /256 /4 /2 /1 T0PTA T0PRS 1 0 T0PTA 1 0 T0PTA T0CNT WDTCNT 溢出 T0IF WDT 溢出 8 位定时器 T0 及 WDT 示意图 T0CNT 为 8 位可读写的递增计数器, 计数溢出到 0 时产生溢出信号并触发中断, 中断标志位 T0IF 将被置 1 预分频器为 T0 与 WDT 共用, 通过寄存器位 T0PTA 控制预分频器的分配 T0PTA=0 时, 预分频器分配给 T0 使用 ;T0PTA=1 时, 预分频器分配给 WDT 使用 不管预分频器是否分配给 T0, 写 T0CNT 都将清零预分频计数器, 预分频比保持不变 T0 计数周期 = 预分频比 / T0 计数时钟频率 若系统时钟配置为双时钟模式, 则系统低频时钟一直有效, 此时可选择 FLOSC 作为 T0 时钟, 且在 低功耗模式下 T0 将继续工作, 溢出可唤醒 定时器 T0 控制寄存器 T0CR - INTM T0PTS T0CSE T0PTA T0PRS2 T0PRS1 T0PRS0 R/W - R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[6] INTM 外部中断 INT 触发方式选择位 0: 下降沿触发 ; 1: 上升沿触发 ; BIT[5] T0PTS T0 时钟源选择位 0: T0 时钟源为 FCPU; 1: T0 时钟源为 TC0 输入的外部时钟 ; BIT[4] T0CSE T0 脉冲计数有效沿选择位 0: 输入脉冲上升沿计数 ; 1: 输入脉冲下降沿计数 ; 上海晟矽微电子股份有限公司 24/51

25 BIT[3] T0PTA 预分频器分配控制位 0: 预分频器分配给 T0; 1: 预分频器分配给 WDT; BIT[2:0] T0PRS[2:0] T0/WDT 预分频比选择位 T0 时钟预分频比 T0PRS[2:0] (T0PTA=0) WDT 时钟预分频比 (T0PTA=1) 000 1:2 1: :4 1: :8 1: :16 1: :32 1: :64 1: :128 1: :256 1:128 TM0CR T0TBS T1IE T1IF R/W R/W R/W R/W 初始值 BIT[7] T0TBS T0 时钟源选择位 0: T0 时钟源由 T0PTS 决定 ; 1: T0 时钟源为系统低频时钟 FLOSC; BIT[1] T1IE 定时器 T1 中断使能位 0: 屏蔽定时器 T1 中断 ; 1: 使能定时器 T1 中断 ; BIT[0] T1IF 定时器 T1 中断标志位 0: 未发生定时器 T1 中断 ; 1: 发生定时器 T1 中断, 需软件清 0; 定时器 T0 计数器 T0CNT T0CNT7 T0CNT6 T0CNT5 T0CNT4 T0CNT3 T0CNT2 T0CNT1 T0CNT0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 X X X X X X X X BIT[7:0] T0CNT[7:0] T0 计数器, 为可读写的递增计数器 上海晟矽微电子股份有限公司 25/51

26 7.3 定时器 T1 定时器 T1 为 8 位定时 / 计数器, 包含 1 个 8 位递减计数器 可编程预分频器 控制寄存器 8 位重载寄存器及 4 个 8 位比较寄存器 可通过预分频比设置计数频率, 可通过重载寄存器控制计数周期 ; 支持共周期 4 路 8 位 PWM 输出, 可通过对应的比较寄存器分别设置每路 PWM 占空比 ; 可组合成 2 对互反的带死区互补 PWM; 支持 BUZ 输出 ; 支持溢出中断和溢出唤醒功能 ; FCPU FOSC TC1 8 位定时器 T1 示意图 T1CKS 分频器 /128 /4 /2 /1 T1EN T1PRS T1DD_buf 溢出 T1DATD T1DC_buf 溢出 T1DATC T1DB_buf 溢出 T1DATB T1DA_buf 溢出 T1DATA T1CNT T1LOAD 溢出 比较器 PWM1DEN 比较器 PWM1CEN 比较器 PWM1BEN 比较器 /2 T1IF T1PWMD T1PWMC T1PWMB T1PWMA I/O 逻辑 BUZ1OE PWM1AEN T1BUZ 1 0 PWM1DOS 0 1 I/O PWM1MD 0 1 I/O PWM1MD 0 1 I/O PWM1AOS PWM1AEN PWM1DOE 1 PWM1D 0 PWM1COE 1 PWM1C 0 PWM1BOE 1 PWM1B 0 PWM1AOC 0 PWM1A 1 定时器 T1, 可通过寄存器位 T1CKS 选择时钟源, 通过 T1PRS 选择预分频比, 所选时钟源通过预分 频器后产生 T1 计数器 T1CNT 的计数时钟 预分频比可选择 1~128 分频, 对 T1CNT 的写操作将清零预 分频计数器, 而预分频比保持不变 当 T1EN=0 时,T1CNT 保持不变, 写重载寄存器 T1LOAD 将立即载入 T1CNT 中 ; 当 T1EN=1 时, T1CNT 递减计数, 计数到 0 的时钟结束后产生溢出信号并触发中断, 中断标志 T1IF 将被置 1, 同时 T1 自动将当前 T1LOAD 值载入 T1CNT 中重新开始计数 如图所示, 定时器 T1 可实现 BUZ 功能, 当 BUZ1OE=1 时, 端口允许输出蜂鸣器驱动信号, 频率 为 T1 溢出频率的 2 分频 如图所示, 定时器 T1 可实现共周期的 4 路 PWM 功能 (PWM1x,x=A,B,C,D, 下同 ), 且可分别设置每路 PWM 的占空比 可通过寄存器位使能 / 关闭 PWM, 或控制端口是否输出 PWM 波形 每个 PWM 周期内, 计数器 T1CNT 从重载值开始递减计数 : 当计数到与比较寄存器 T1DATx 相等时,T1PWMx 信号变为高电平 ; 当计数溢出时,T1PWMx 信号变为低电平 上海晟矽微电子股份有限公司 26/51

27 T1DATx 均配有 1 个 8 位的比较缓冲器 (T1Dx_buf) 用于与 T1CNT 比较,PWM1x 关闭时写 T1DATx 将立即载入比较缓冲器中, 而 PWM1x 使能后写 T1DATx 则将在 T1 溢出时才载入比较缓冲器中 若要 首个 PWM 周期和占空比准确, 需先写重载寄存器和比较寄存器, 再开启定时器和 PWM 功能 T1PWMx 信号 (x=a,b,c,d, 下同 ) 的占空比计算如下 : 高电平时间 =(T1DATx) T1CNT 计数时钟周期 周期 (T1 的溢出周期 )=(T1LOAD+1) T1CNT 计数时钟周期 占空比 = 高电平时间 / 周期 =(T1DATx)/(T1LOAD+1) 如图所示, 定时器 T1 可将 T1PWMB 和 T1PWMC 通过同或 / 异或逻辑控制后组合成 1 路带死区的 PWM, 并可从端口 PWM1C 输出且其反向波形可从端口 PWM1D 输出, 从而与端口 PWM1B 输出的 T1PWMA 组成 1 对带死区的互补 PWM, 且端口 PWM1A 可输出 T1PWMA 的反向波形, 因此端口 PWM1A /PWM1B/PWM1C/PWM1D 可输出 2 对互反的带死区互补 PWM 定时器 T1 控制寄存器 T1CR T1EN PWM1AEN BUZ1OE T1CKS1 T1CKS0 T1PRS2 T1PRS1 T1PRS0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7] T1EN 定时器 T1 使能位 0: 关闭定时器 T1; 1: 开启定时器 T1; BIT[6] PWM1AEN PWM1A 使能位 0: 关闭 PWM1A 功能 ; 1: 使能 PWM1A 功能 ; BIT[5] BUZ1OE BUZ1 端口输出使能位 0: 禁止端口输出 BUZ 波形 ; 1: 允许端口输出 BUZ 波形 ( 仅 PWM1AEN=0 且 PWM1AOE=0 时有效 ); BIT[4:3] T1CKS[1:0] T1 时钟源选择位 T1CKS[1:0] T1 时钟源 00 FCPU 01 FOSC 10 TC1 上升沿 11 TC1 下降沿 BIT[2:0] T1PRS[2:0] T1 预分频比选择位 T1PRS[2:0] T1 时钟预分频比 000 1: : :4 上海晟矽微电子股份有限公司 27/51

28 011 1: : : : :128 PWM1 控制寄存器 PWM1CR0 PWM1AOC PWM1BOE PWM1COE T1DBCLK PWM1MD PWM1LG PWM1BEN PWM1CEN R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7] PWM1AOC PWM1A 端口输出控制位 0: 允许端口输出 PWM 波形 ; 1: 禁止端口输出 PWM 波形 ; BIT[6] PWM1BOE PWM1B 端口输出使能位 0: 禁止端口输出 PWM 波形 ; 1: 允许端口输出 PWM 波形 ; BIT[5] PWM1COE PWM1C 端口输出使能位 0: 禁止端口输出 PWM 波形 ; 1: 允许端口输出 PWM 波形 ; BIT[4] T1DBCLK T1 时钟倍频选择位 0: T1 时钟不倍频 ; 1: T1 时钟倍频 ( 仅 T1PRS=000 时有效 ); BIT[3] PWM1MD PWM1 输出模式控制位 0: P11 输出 T1PWMB 信号,P10 输出 T1PWMC 信号 ; 1: P11 输出 T1PWMA 信号,P10 输出 T1PWMB 和 T1PWMC 的组合逻辑信号 ; BIT[2] PWM1LG 组合逻辑控制位 0: 组合逻辑为 T1PWMB 与 T1PWMC 同或 ; 1: 组合逻辑为 T1PWMB 与 T1PWMC 异或 ; BIT[1] PWM1BEN PWM1B 使能位 0: 关闭 PWM1B 功能 ; 1: 使能 PWM1B 功能 ; BIT[0] PWM1CEN PWM1C 使能位 0: 关闭 PWM1C 功能 ; 1: 使能 PWM1C 功能 ; 上海晟矽微电子股份有限公司 28/51

29 PWM1CR1 PWM1AOS - - PWM1DOS - - PWM1DOE PWM1DEN R/W R/W - - R/W - - R/W R/W 初始值 BIT[7] PWM1AOS PWM1A 端口输出信号选择位 0: 输出 T1PWMA 信号 ; 1: 输出 T1PWMA 的反向信号 ; BIT[4] PWM1DOS PWM1D 端口输出信号选择位 0: 输出 T1PWMD 信号 ; 1: 输出 T1PWMB 和 T1PWMC 的组合逻辑反向信号 ; BIT[1] PWM1DOE PWM1D 端口输出使能位 0: 禁止端口输出 PWM 波形 ; 1: 允许端口输出 PWM 波形 ; BIT[0] PWM1DEN PWM1D 使能位 0: 关闭 PWM1D 功能 ; 1: 使能 PWM1D 功能 ; 定时器 T1 计数器 T1CNT T1CNT7 T1CNT6 T1CNT5 T1CNT4 T1CNT3 T1CNT2 T1CNT1 T1CNT0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1CNT[7:0] T1 计数器, 为可读写的递减计数器 定时器 T1 重载寄存器 T1LOAD T1LOAD7 T1LOAD6 T1LOAD5 T1LOAD4 T1LOAD3 T1LOAD2 T1LOAD1 T1LOAD0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1LOAD[7:0] T1 重载寄存器, 用于设置 T1 的计数周期 注 : 定时器重载寄存器的值禁止为 0, 否则定时器将无法正常工作 定时器 T1 比较寄存器 T1DATA T1DATA7 T1DATA6 T1DATA5 T1DATA4 T1DATA3 T1DATA2 T1DATA1 T1DATA0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1DATA[7:0] T1 比较寄存器 A, 用于设置 PWM1A 的占空比 上海晟矽微电子股份有限公司 29/51

30 T1DATB T1DATB7 T1DATB6 T1DATB5 T1DATB4 T1DATB3 T1DATB2 T1DATB1 T1DATB0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1DATB[7:0] T1 比较寄存器 B, 用于设置 PWM1B 的占空比 T1DATC T1DATC7 T1DATC6 T1DATC5 T1DATC4 T1DATC3 T1DATC2 T1DATC1 T1DATC0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1DATC[7:0] T1 比较寄存器 C, 用于设置 PWM1C 的占空比 T1DATD T1DATD7 T1DATD6 T1DATD5 T1DATD4 T1DATD3 T1DATD2 T1DATD1 T1DATD0 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初始值 BIT[7:0] T1DATD[7:0] T1 比较寄存器 D, 用于设置 PWM1D 的占空比 上海晟矽微电子股份有限公司 30/51

31 8 比较器 CMP 和电压检测 EVD 8.1 CMP 概述 芯片内置 1 个模拟比较器 CMP, 包括内部参考电压 VIR(0.5V) 生成电路和内部电阻分压电路 输入共模 0 ~(VDD-1.4V), 输出无回滞 ; 正端输入可选择外部输入电压, 或内部参考电压 VIR(0.5V); 负端输入可选择外部输入电压, 或外部输入电压 /VDD 的内部分压电压 ; 输出端电平可选上升或下降沿触发中断, 可从端口输出且支持输出取反 ; 可实现 VDD 或外部输入的电压检测功能 ; EVN CMPIF EVN1 EVN2 VDD VIR(0.5V) 0 CMPPS CMPIM CMPOF CMPN EVDIS EVDVS GND 0 1 CMPNS CMPEN I/O 0 1 CMPNV 0 CMPO 1 CMPOE CMP 可实现 2 路外部输入电压 EVN0 与 CMPN 之间的比较, 也可实现外部输入电压 CMPN 与内部 参考电压 VIR 的比较, 比较结果可通过寄存器位 CMPOF 读取 CMP 输出端电平可通过 CMPIM 选择上 升或下降沿触发中断, 并可通过 CMPOE 选择是否从端口输出 CMP 还可实现 VDD 或外部输入的电压检测 (EVD) 功能 通过寄存器位 EVDVS 选择电压检测量 值, 实际是选择内部分压电阻的分压比例, 分压后的电压与内部参考电压 VIR 的比较结果, 即为 VDD 或外部输入电压与电压检测量值的比较结果, 从而实现电压检测功能 注 : 1 使能比较器 切换外部输入通道等操作后, 需待电路稳定 ( 时间 >200us) 后 CMP 输出才有效 ; 2 比较器支持无回滞输出, 此时 CMP 输出受外部电路影响较大, 应针对实际应用进行软件去抖处理 ; 3 内部分压电路采用串联电阻分压方式, 即按照电压检测量值换算出的电阻分压比, 从 600 个 3KΩ 电阻的串联电路中抽取对应的分压信号, 因此对外部输入进行电压检测时, 需确保外部电路不会影响内部电阻分压比 ; 4 CMP 开启后, 选择外部输入将自动关闭相应端口的数字 I/O 功能, 使能端口输出则相应端口自动为数字输出口 ; 而 CMP 关闭 切换外部输入 禁止端口输出等操作则自动恢复端口此前的数字 I/O 状态 ; 上海晟矽微电子股份有限公司 31/51

32 8.2 CMP 相关寄存器 CMP 控制寄存器 CMPCR0 CMPEN CMPPS CMPNS EVDIS1 EVDIS0 - CMPNV CMPOE R/W R/W R/W R/W R/W R/W - R/W R/W 初始值 BIT[7] CMPEN 比较器 CMP 使能位 0: 关闭 CMP; 1: 开启 CMP; BIT[6] CMPPS CMP 正端输入选择位 0: 选择内部参考电压 VIR; 1: 选择端口 EVN0 输入电压 ; BIT[5] CMPNS CMP 负端输入选择位 0: 选择内部电阻分压电压 ; 1: 选择端口 CMPN 输入电压 ; BIT[4:3] EVDIS[1:0] EVD 电压检测输入选择位 EVDIS[1:0] EVD 电压检测输入 00 VDD 01 EVN0 10 EVN1 11 EVN2 BIT[1] CMPNV CMPO 端口输出取反控制位 0: 端口输出 CMP 输出端的正向电平 ; 1: 端口对 CMP 输出端的电平取反后输出 ; BIT[0] CMPOE CMPO 端口输出使能位 0: 禁止端口输出 CMP 输出端电平 ; 1: 允许端口输出 CMP 输出端电平 ; CMPCR1 - - EVDVS5 EVDVS4 EVDVS3 EVDVS2 EVDVS1 EVDVS0 R/W - - R/W R/W R/W R/W R/W R/W 初始值 BIT[5:0] EVDVS[5:0] EVD 电压检测量值选择位 EVDVS [5:0] 检测值 (V) 电阻分压比 EVDVS [5:0] 检测值 (V) 电阻分压比 EVDVS [5:0] 检测值 (V) 电阻分压比 EVDVS [5:0] 检测值 (V) 电阻分压比 / / / / / / / /600 上海晟矽微电子股份有限公司 32/51

33 / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / /600 CMPCR CMPIM CMPIE CMPIF R/W R/W R/W R/W 初始值 BIT[2] CMPIM CMP 中断触发方式选择位 0: CMP 输出上升沿触发 ; 1: CMP 输出下降沿触发 ; BIT[1] CMPIE CMP 中断使能位 0: 屏蔽 CMP 中断 ; 1: 使能 CMP 中断 ; BIT[0] CMPIF CMP 中断标志位 0: 未触发 CMP 中断 ; 1: 已触发 CMP 中断, 需软件清 0; 上海晟矽微电子股份有限公司 33/51

34 9 中断 芯片的中断源包括外部中断 (INT) 定时器中断 (T0~T1) 比较器 CMP 中断和键盘中断等 可通 过中断总使能位 GIE 屏蔽所有中断 CPU 响应中断的过程如下 : CPU 响应中断源触发的中断请求时, 自动将当前指令的下一条要执行指令的地址压栈保存, 自动清 0 中断总使能位 GIE 以暂停响应后续中断 与复位不同, 硬件中断不停止当前指令的执行, 而是暂时挂起中断直到当前指令执行完成 CPU 响应中断后, 程序跳到中断入口地址 (0008H) 开始执行中断服务程序, 中断服务程序应先保存累加器 A 和状态寄存器 STATUS, 然后处理被触发的中断 中断服务程序处理完中断后, 应先恢复累加器 A 和状态寄存器 STATUS, 然后执行 RETIE 返回主程序 此时芯片将自动恢复 GIE 为 1, 然后从堆栈取出 PC 值, 从中断产生时当前指令的下一条指令继续执行 注 : 要使用外部中断功能或键盘中断功能, 需将相应端口设为输入状态 9.1 外部中断 芯片有 1 路外部中断源 INT, 可通过 INTM 选择上升沿或下降沿等触发方式 外部中断触发时, 中 断标志 INTIF 将被置 1, 若中断总使能位 GIE 为 1 且外部中断使能位 INTIE 为 1, 则产生外部中断 9.2 定时器中断 定时器 Tn(n=0-1) 在计数溢出时触发定时器中断, 中断标志 TnIF(n=0-1) 将被置 1, 若中断总使 能位 GIE 为 1 且定时器中断使能位 TnIE(n=0-1) 为 1, 则产生定时器中断 9.3 CMP 中断 比较器 CMP 的输出可选择上升沿或下降沿等方式触发 CMP 中断, 中断标志 CMPIF 将被置 1, 若 中断总使能位 GIE 为 1 且 CMP 中断使能位 CMPIE 为 1, 则产生 CMP 中断 上海晟矽微电子股份有限公司 34/51

35 9.4 键盘中断 芯片有 6 路键盘中断源, 均可通过寄存器位单独使能或屏蔽, 任意一路使能的中断源的输入电平发生变化时, 均会触发键盘中断, 中断标志 KBIF 将被置 1, 若中断总使能位 GIE 为 1 且键盘中断使能位 KBIE 为 1, 则产生键盘中断 键盘中断控制寄存器 P1KBCR - - P15KE P14KE P13KE P12KE P11KE P10KE R/W - - R/W R/W R/W R/W R/W R/W 初始值 BIT[5:0] P1nKE P1n 端口键盘中断使能位 (n=5-0) 0: 屏蔽端口键盘中断功能 ; 1: 使能端口键盘中断功能 ; 9.5 中断相关寄存器 中断使能寄存器 INTE GIE INTIE KBIE T0IE R/W R/W R/W R/W R/W 初始值 BIT[7] GIE 中断总使能位 0: 屏蔽所有中断 ; 1: 由相应的中断使能位决定 CPU 是否响应中断源所触发的中断 ; BIT[2] INTIE INT 中断使能位 0: 屏蔽 INT 中断 ; 1: 使能 INT 中断 ; BIT[1] KBIE 键盘中断使能位 0: 屏蔽键盘中断 ; 1: 使能键盘中断 ; BIT[0] T0IE 定时器 T0 中断使能位 0: 屏蔽定时器 T0 中断 ; 1: 使能定时器 T0 中断 ; 上海晟矽微电子股份有限公司 35/51

36 中断标志寄存器 INTF INTIF KBIF T0IF R/W R/W R/W R/W 初始值 BIT[2] INTIF INT 中断标志位 0: 未触发 INT 中断 ; 1: 已触发 INT 中断, 需软件清 0; BIT[1] KBIF 键盘中断标志位 0: 未触发键盘中断 ; 1: 已触发键盘中断, 需软件清 0; BIT[0] T0IF 定时器 T0 中断标志位 0: 未触发定时器 T0 中断 ; 1: 已触发定时器 T0 中断, 需软件清 0; 上海晟矽微电子股份有限公司 36/51

37 10 特性曲线 注 : 1 特性曲线图中数据均来自抽样实测, 仅作为应用参考, 部分数据因生产工艺偏差, 可能与实际芯片不符 ; 为保证芯片能正常工作, 请确保其工作条件符合电气特性参数说明 ; 2 若图文中无特别说明, 则电压特性曲线的温度条件为 T=25, 温度特性曲线的电压条件为 VDD=5V; 10.1 I/O 特性 输入 SMT 阈值电压 VS 电源电压 上海晟矽微电子股份有限公司 37/51

38 I/O 输出驱动电流 VS 端口电压 (VDD=5V) 上海晟矽微电子股份有限公司 38/51

39 上 / 下拉电阻值 VS 电源电压 上海晟矽微电子股份有限公司 39/51

40 10.2 功耗特性 运行模式功耗 VS 电源电压 上海晟矽微电子股份有限公司 40/51

41 上海晟矽微电子股份有限公司 41/51

42 上海晟矽微电子股份有限公司 42/51

43 上海晟矽微电子股份有限公司 43/51

44 休眠模式功耗 VS 电源电压 上海晟矽微电子股份有限公司 44/51

45 10.3 模拟电路特性 HIRC 频率 VS 电源电压 / 温度 上海晟矽微电子股份有限公司 45/51

46 LIRC 频率 VS 电源电压 XTAL 起振 / 维持电压 VS 温度 上海晟矽微电子股份有限公司 46/51

47 上海晟矽微电子股份有限公司 47/51

48 VIR 电压 VS 电源电压 / 温度 上海晟矽微电子股份有限公司 48/51

49 11 封装尺寸 11.1 SOP DIP8 上海晟矽微电子股份有限公司 49/51

50 11.3 SOT23-6 上海晟矽微电子股份有限公司 50/51

51 12 修订记录 版本修订日期修订内容 V 初版发布 ; 上海晟矽微电子股份有限公司 51/51