圖形編輯設計法
圖形編輯設計簡介 建立電路符號檔與轉換成VHDL程式碼 2
建立電路符號檔 1.執行 File Create/ Update Create Symbol Files for Current File 時 可將目前的半加法器建立一個電路符號 Halfadd.bsf 3
建立電路符號檔 2.利用 File Open 開啟Halfadd.bsf檔案時 便可查看所建 立的電路符號 Halfadd X SUM Y CARRY inst 4
轉換成VHDL程式碼 1.選擇 File Create/ Update Create HDL Design File for Current File 時 便會出現 Create HDL Design File for Current File 的對話視窗 此處我們選擇VHDL 5
轉換成VHDL程式碼 2.經由 File Open 來開啟Halfadd.vhd查看轉換後的程式碼 6
區塊/圖形編輯設計簡介 晶片腳位規劃 7
晶片腳位規劃 1.若要規劃腳位及進行燒錄驗證 則我們必須先選取晶片型式 以 EP1C6Q240C8這顆晶片為例 我們先執行 Assignments Device 選項以指定這顆IC 然後再作一次完整的編譯程序 8
平面配置與晶片規劃 在編譯報告(Compilation Report)視窗中記錄了我們的設計體佔用多 少個macrocells 使用多少個Pin腳等資訊 我們也可由此得知 CPLD之資源使用比率 9
平面配置與晶片規劃 2.點選 Assignments Pins 選項開啟Pin Planner視窗 則可 規劃元件的腳位 10
平面配置與晶片規劃 3.在表格 Node Name 欄下方選取所要設定的輸入或輸出腳位 然後 再至其同一列的 Location 欄位用滑鼠點擊以開啟下拉選單 便可 選擇電路所要規劃到晶片I/O的腳位編號 11
平面配置與晶片規劃 4.完成接腳設定 XOR PIN_29 PIN_31 X Y SUM PIN_4 CARRY PIN_5 inst AND2 inst1 12
平面配置與晶片規劃 5.完成腳位規劃後 需要再作一次完整的編譯程序以更新燒錄檔 準 備進行晶片燒錄作業 29 4 31 5 EP1C6Q240C8 13
區塊/圖形編輯設計簡介 程式下載與測試 14
程式下載與測試 1.選擇 Tools Programmer 開始燒錄作業 15
程式下載與測試 2.若燒錄硬體尚未設定完成的話 請點選 Hardware Setup 並 在產生的Hardware Setup視窗中 點選 Add Hardware 16
程式下載與測試 3.將 Hardware Type 設定成ByteBlasterMV or ByteBlaster II 按 OK 結束設定 17
程式下載與測試 4.選擇所欲燒錄的pof檔 18
程式下載與測試 5.將Mode選項設定為 JTAG 並確定燒錄檔案Halfadd.pof之 Program/Configure欄位已經勾選 按下 Start 開始燒錄 19
區塊/圖形編輯的階層式設計 全加法器 以半加法器和OR閘建構全加法器 20
全加法器 輸 入 X Sum Y Carry Z 輸 出 x y z carry sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 sum x y z x y z x y z xyz x y z carry xy xz yz 21
以半加法器和OR閘建構全加法器 1.選擇 File New Project Wizard 開啟新專案精靈,建立一 個新的區塊/圖形編輯檔案 繪製半加法器電路 並將檔案命名 為halfadd.bdf 22
以半加法器和OR閘建構全加法器 2.選擇 File Create/Update Create Symbol Files for Current File 從目前的半加法器電路產生半加法器電路符號 halfadd.bsf halfadd X SUM Y CARRY inst 23
以半加法器和OR閘建構全加法器 3.開啟新的區塊/圖形編輯檔案 插入halfadd這個新建的電路符號 (halfadd.bsf)及or閘 完成全加法器的連線和腳位命名後儲存檔案 halfadd X Y X SUM Y CARRY inst Z halfadd X SUM Y CARRY Sum Carry inst1 OR2 inst2 24
以半加法器和OR閘建構全加法器 4.選擇 Processing Start Compilation 以執行電路編譯工 作 5. 開啟新的波形檔Vector Waveform File (.vwf)進行功能模擬 25
以半加法器和OR閘建構全加法器 6. 建立新的全加器電路符號 Fulladd X Y Z Sum Carry inst 26
利用全加器完成一個四位元加法器 1.先完成四位元加法器電路繪製 Fulladd X[0] Y [0] Cin X Y Z Sum Carry S[0] Sum Carry S[1] Sum Carry S[2] Sum Carry S[3] Cout inst Fulladd X[1] Y [1] X Y Z inst1 Fulladd X[2] Y [2] X Y Z inst2 Fulladd X[3] Y [3] X Y Z inst3 27
利用全加器完成一個四位元加法器 2.時序圖功能模擬 : 28
直接套用Quartus II中的74系列元件 74138解碼器元件的使用 四位元計數器應用 BCD計數器與七段顯示器解碼電路輸出 29
直接套用Quartus II中的74系列元件 74138解碼器元件的使用 30
74138解碼器元件的使用 1. 74138元件詳細規格 31
74138解碼器元件的使用 2.繪製電路圖與時序模擬 74138 S[0] S[1] S[2] Enable GND 20 inst Y0N A Y1N B Y2N C Y3N G1 Y4N G2AN Y5N G2BN Y6N Y7N 3:8 DECODER Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 32
直接套用Quartus II中的74系列元件 四位元計數器應用 VHDL數位電路實習與專題設計 33
四位元計數器應用 1. 實現一個四位元的下數計數器如下 4count DNUP clock LDN A B C D CIN DNUP SETN CLRN CLK inst QA QB QC QD COUT Q[0] Q[1] Q[2] Q[3] Cout COUNTER 34
四位元計數器應用 2.四位元下數計數器功能模擬(DNUP=1) 3.四位元上數計數器功能模擬(DNUP=0) 35
直接套用Quartus II 中的74系列元件 BCD計數器與七段顯示器解碼電路輸出 36
BCD計數器與七段顯示器解碼電路輸出 1. 0 to 10的計數器 37
BCD計數器與七段顯示器解碼電路輸出 2. 另外7447則是一個低電位驅動的七段顯示器解碼電路: 38
BCD計數器與七段顯示器解碼電路輸出 3.將74163規劃成一個0-9的BCD計數器 輸出端接到7447解碼器的 輸入端 39
直接套用Quartus II中的74系列元件 74138解碼器元件的使用 40
74138解碼器元件的使用 1. 74138元件詳細規格 41
74138解碼器元件的使用 2.繪製電路圖與時序模擬 74138 S[0] S[1] S[2] Enable GND 20 inst Y0N A Y1N B Y2N C Y3N G1 Y4N G2AN Y5N G2BN Y6N Y7N 3:8 DECODER Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 42
直接套用Quartus II中的74系列元件 四位元計數器應用 43
四位元計數器應用 1. 實現一個四位元的下數計數器如下 4count DNUP clock LDN A B C D CIN DNUP SETN CLRN CLK inst QA QB QC QD COUT Q[0] Q[1] Q[2] Q[3] Cout COUNTER 44
四位元計數器應用 2.四位元下數計數器功能模擬(DNUP=1) 3.四位元上數計數器功能模擬(DNUP=0) 45
直接套用Quartus II 中的74系列元件 BCD計數器與七段顯示器解碼電路輸出 VHDL數位電路實習與專題設計 46
BCD計數器與七段顯示器解碼電路輸出 1. 0 to 10的計數器 47
BCD計數器與七段顯示器解碼電路輸出 2. 另外7447則是一個低電位驅動的七段顯示器解碼電路: 48
BCD計數器與七段顯示器解碼電路輸出 3.將74163規劃成一個0-9的BCD計數器 輸出端接到7447解碼器的 輸入端 49