國立台灣科技大學電子工程系實務專題總報告低電壓低溫度低製程變異之電流源設計姓名 : 學號 : 蔡政勳 B 指導老師 : 陳伯奇 1

Size: px

Start display at page:

Download "國立台灣科技大學電子工程系實務專題總報告低電壓低溫度低製程變異之電流源設計姓名 : 學號 : 蔡政勳 B 指導老師 : 陳伯奇 1"

唐加感何
4 years ago
Views:

1 國立台灣科技大學電子工程系實務專題總報告低電壓低溫度低製程變異之電流源設計姓名 : 學號 : 蔡政勳 B 指導老師 : 陳伯奇 1

2 一摘要 : 現今社會中, 科技的蓬勃發展, 改善了許多人的生活習慣以及品質, 這些的改變都與晶片的發展有極大的關聯, 而現在的晶片又以小面積低功耗為主要趨勢, 故本專題將以這個方向為目標, 並熟悉 IC 設計的流程, 包含了文章選讀電路分析及設計電路模擬及佈局一個理想的電流源, 其對環境的靈敏度會為零, 如溫度電壓的改變, 不能影響到輸出電流 ; 但在實際情況, 這些變數都是會影響到我們的輸出電流, 故本專題以 Self-biased Current Reference 為核心架構, 將預期能完成一個對電壓溫度及製程變異較低的電流源本專題所選定的題目為低製程低電壓低溫度變異之電流源設計, 利用電晶體弱反轉特性, 降低整體的偏壓電流以及消耗功率, 本電路提供之電流為 12.29nA 左右最低使用電壓源可低至 0.8V 電流對電壓源之靈敏度皆在 6% 以下電流對溫度之靈敏度皆在 0.25% 以下電流源是目前晶片中一個相當基本的電路, 在電流源的眾多應用電路中, 為了要使得各電路能夠更加微小, 且耗電量不高, 故希望在設計時能夠佔用面積小且消耗功率極低二研究動機 : 電流源是 IC 設計裡的一個常見電路, 其可應用於數位至類比轉換器 (Digital to Analog Converter) 類比至數位轉換器(Analog to Digital Converter) 振盪器 (Oscillator) 運算放大器(Operational Amplifier) 以及鎖相迴路 (Phase Lock Loop) 等電路中, 用途相當廣泛在現代科技裡, 消費性電子產品因為要能續航力持久省電, 故皆需要使用低消耗功率的大型積體電路, 如 :RFID 植入性醫療裝置智慧型感測網路等故在這樣的科技環境中, 發展出一個極穩定, 且不受溫度電壓等環境因素影響的電流源, 將是本專題的研究重點 2

3 三設計流程 : 決定電路規格選擇電路架構電路前模擬電路是否達到預期規格是電路佈局否電路驗證 ( D R C L V S ) 萃取電路寄生效應否後模擬是否依然達到規格是結果討論及改進 1. 決定電路規格 : 本 current reference 是要應用於低功耗小電流的電路中, 所以功耗目標設定在 0.5uW 以下 2. 使用 TSMC 0.18um 的製程, 所以最大的 VDD 值為 1.8V, 但一般應用電路中, 一個 current reference 所分配到的電壓應要越小越好, 其餘的主電路才能有更大的擺幅空間以能設計, 故將 VDD 最小值的目標設定在 1.2V 以下 3. 對電壓以及溫度的敏感度必須極低, 所以將電壓變異設定在 7% 以下, 而溫度變異則是將規格訂在 0.5% 以下 4. 考慮電路佈局, 為了使面積縮小, 盡量縮短走線, 降低走線的寄生效應 5. 進行 DRC LVS PEX 及後模擬驗證效能 3

4 四基本理論與模式建立 : 1. 理想電流源一個理想的電流源, 是能夠提供穩定的電流, 如圖 1. 所示, 其電流 I 不受環境 ( 包含溫度雜訊 ) 所改變, 也不受電路限制, 如電壓外部電路的輸入阻抗而影響到電流的輸出若將電壓變化量影響到電流的程度, 量化成一個參數, 根據歐姆定律, 則可得到 R =, 在理想的情況下, I = 0, 故最理想的電流源, 或是一個優良 ( 非理想的電流源 ), 其輸出阻抗必須越大越好, 其所等效的意義即是電壓造成電流的變動量越小越好圖 1. 理想電流源圖 2. 利用 MOS 電晶體製作電流源 2. 以電晶體製作電流源在積體電路中, 若要製造一個偏壓電路, 則是使用基本簡單的元件 - 電晶體來製作, 而本專題所選用的製程是 TSMC0.18- μm, 如圖 2. 所示, 若是利用 MOS 元件來製作電流源, 則必須給予一偏壓電壓 V, 並利用 MOS 電晶體電流公式 I = μ C [(V V )V V ] (1) 若忽略極小項 V, 則可推得 MOS 電晶體輸出電阻 : R = = μ ( ) (2) 由上 (2) 式中可知, 若是要讓電壓變異小, 則輸出阻抗要大, 在 MOS 電晶體中, 則必須要擁有較大的通道長度 (L), 故本專題將以此為基礎研究方向, 製造出低電壓變異的電流源 4

5 五研究與討論 1. 本次專題電路架構圖 3. 本次專題核心電路圖 4. 本次專題偏壓電路本專題所選定的架構是以 Self-biased Current Reference 為核心電路, 如圖 3 所示, 以這種架構作為整體的核心, 利用電流互相鎖定的方式, 來穩定輸出電流, 並利用圖 3 中的 M5 M2 來吸收電源雜訊, 當電源受到外在環境影響而導致電壓變化時, 可由此兩顆 MOS 電晶體來承受電壓變化, 降低對輸出電流的影響而在 M6 以及 M5 的兩端必須供給偏壓電壓才能讓核心電路工作, 故使用圖 4. 的疊接電流鏡來偏壓, 雖電路為對稱架構, 但若是兩端所供應之偏壓電壓相同, 則整個電路將鎖定而無法工作, 故 V 與 V 兩端之電壓並不相同, 目的是為了在開機之後能夠讓電路工作, 故在 Self-biased Current Reference 左右之偏壓電路雖為相同的疊接電流鏡, 但其中的通道長度以及寬度在設計上是不同的 ; 並且, 此專題是以低功率以及低偏壓電流輸出為研究方向, 故在通道長度上也是以較大的 L 值來設計, 這樣不但可降低輸出電流, 也可以達到低電壓變異的效果 5

6 2. 完整電路圖圖 5. 完整電路圖 2.1 電路說明圖 5 為本專題的完整電路圖, 結合了圖 3 之 Self-biased Current Reference 來對抗電源雜訊溫度變化以及利用圖 4 的疊接電流鏡來製造核心電路上的偏壓, 來達到整體電流穩定的功能為了讓核心電路在開機之後能夠正常工作, 所以 M9 M10 所組成之疊接電流鏡, 其電晶體 Size 與 M0 M1 所組成之疊接電流鏡是不相同的, 最後再由 M4 將電流複製輸出 2.2 設計方法為了要達到小電流輸出以及低功耗的目的, 將 M5 M6 這兩顆電晶體操作在 Weak inversion region( 弱反轉區弱飽和區 ), 由於 MOS 電晶體在弱反轉區會吸引微小的通道使 MOS 電晶體有電流的流動, 利用這樣的特性, 並分配電壓使得 M5 的 D S 極兩端電壓大於 Over drive voltage( 過驅電壓 ) 的 0.2V, 即可達到弱反轉的特性操作在此區域的電晶體, 由於是應用在需要小電流的 current reference, 故整體電流極小, 且對外在 ( 溫度雜訊 ) 的敏感度皆大幅下降 6

7 六電路模擬 (Post-sim) 與驗證 1. 溫度變化 (-40 ~120 )Corner 變異 (TT SS FF) 模擬 (V DD =1.8V) 溫度 to I D4 之靈敏度 0.113% 溫度 to I D4 之靈敏度 0.233% 溫度 to I D4 之靈敏度 0.078% 2. 溫度變化 (-40 ~120 )Corner 變異 (TT SS FF) 模擬 (V DD =0.8V) 溫度 to I D4 之靈敏度 0.073% 溫度 to I D4 之靈敏度 0.047% 溫度 to I D4 之靈敏度 0.095% 3. 溫度變化 (-40 ~120 )Corner 變異 (TT SS FF) 模擬 (V DD =3V) 溫度 to I D4 之靈敏度 0.125% 溫度 to I D4 之靈敏度 0.237% 溫度 to I D4 之靈敏度 0.070% 7

8 4. 電壓變化 (0V~3V)Corner 變異 (TT SS FF) 模擬 ) V DD to I D4 之靈敏度 4.8% V DD to I D4 之靈敏度 5.04% V DD to I D4 之靈敏度 5.15% 5. 電壓變化 (0V~3V)Corner 變異 (TT SS FF) 模擬 (@0 ) V DD to I D4 之靈敏度 5.55% V DD to I D4 之靈敏度 5.82% V DD to I D4 之靈敏度 5.44% 6. 電壓變化 (0V~3V)Corner 變異 (TT SS FF) 模擬 (@120 ) V DD to I D4 之靈敏度 3.95% V DD to I D4 之靈敏度 5.83% V DD to I D4 之靈敏度 4.12% 8

七電路佈局圖 (Layout) 八結論與電路規格列表表 1. 電路規格列表 Parameter Spec. Output Current 12.29nA Power supply minimum 0.8V Power Consumption 85.09nW (@0.8V) Sensitivity of Temp. to I D4 0.

9 七電路佈局圖 (Layout) 八結論與電路規格列表表 1. 電路規格列表 Parameter Spec. Output Current 12.29nA Power supply minimum 0.8V Power Consumption 85.09nW Sensitivity of Temp. to I D % Sensitivity of V DD to I D4 4.8% Chip Size: W(um) L(um)= um 2 結論 : 1. 本專題電路提供之電流為 12.29nA 左右 2. 最低使用電壓源可低至 0.8V 3. 具有低電流低功耗之特色 4. 電流對電壓源之靈敏度皆在 6% 以下 5. 電流對溫度之靈敏度皆在 0.25% 以下 6. 未來可將此電路應用於 ADC OPA 中 9

10 九參考資料 1. Books [1] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, pp (2001). 2. Journals [1] E. M. Camacho-Galeano, C. Galup-Montoro, and M. C. Schneider, A 2-nW 1.1-V Self-Biased Current Reference in CMOS Technology, IEEE Transactions on Circuits and Systems-II: Express Briefs, VOL. 52, NO. 2 (2005). [2] K. Ueno,T. Hirose,T. Asai and Y. Amemiya, A 1-μW 600-ppm/ Current Reference Circuit Consisting of Subthreshold CMOS Circuits, IEEE Transactions on Circuits and Systems-II: Express Briefs, VOL. 57, NO. 9 (2010) [3] H. J. Oguey and D. Aebischer, CMOS current reference without resistance, IEEE J. Solid-State Circuits, vol. SC-32, no. 7, pp (1997) [4] C. Galup-Montoro, M. C. Schneider, and I. J. B. Loss, Series-parallel association of FETs for high gain and high frequency applications, IEEE J. Solid-State Circuits, vol. 29, no. 9 (1994) [5] A. I. A. Cunha, M. C. Schneider, and C. Galup-Montoro, An MOS transistor model for analog circuit design, IEEE J. Solid-State Circuits, vol. 33, no. 10 (1998) 10

Tokyo Tech Template

Tokyo Tech Template 2.4GHz CMOS PA,,, 2010/07/21 Contents 1 Introduction 2 PA (Power Amplifier) 2.4GHz : WiMAX, WLAN, Bluetooth Introduction 3 Capacitive cross-coupling Self-biased cascode Schematic 4 Out V DD 2 : 1 V DD

國立台灣科技大學電子工程系 實務專題 總報告 低電壓低溫度低製程變異之電流源設計 姓名 : 學號 : 蔡政勳 B 指導老師 : 陳伯奇 1

國立台灣科技大學電子工程系實務專題總報告低電壓低溫度低製程變異之電流源設計姓名 : 學號 : 蔡政勳 B 指導老師 : 陳伯奇 1