3.1 概述 3. DAC 的工作原理本章内容 3.3 典型 DAC 芯片及应用举例

Size: px

Start display at page:

Download "3.1 概述 3. DAC 的工作原理本章内容 3.3 典型 DAC 芯片及应用举例"

旷孔
5 years ago
Views:

1 第三章数字模拟转换器 1

2 3.1 概述 3. DAC 的工作原理本章内容 3.3 典型 DAC 芯片及应用举例

3 3 3.1 概述 DAC 通常包括 ( 但不限于 ) 以下几个组成部分 : 电阻网络运算放大器模拟开关精密参考电压源 DAC 不仅是模拟量输出通道中最主要装置, 而且在许多反馈型 ADC 中,DAC, 也是其中的重要组成部分, 对 ADC 性能有着至关重要的影响需要指出的是 :DAC: 输出的只是时间上的连续信号对于 n 比特二进制数字输入,DAC, 输出信号幅度只有 n 个取值可能, 其波形为阶梯信号, 不是严格意义上的模拟信号!

4 D/A 转换基本原理输入的数字编码 Din(d n-1 d 1 d 0 ), 按其权值大小转换成相应的模拟量并相加, 其结果 Aout 与数字量 Din 成正比, 即实现了 D/A 转换 4 Aout= K(d n- 1 n-1 n- 1 0 i n-1 + dn- + + d1 + d0 ) = K di i= 0 目前 D/A 转换器可分为以下两大类型 : 奈奎斯特型, 又称为并行转换型过采样型, 又称为 sigma-delta(σ-δ) 调制型 4

5 DAC 的转换特性理想转换特性 : 输出模拟量与输入数字量成正比即 : 输出模拟电压 uo = Ku Din 或 : 输出模拟电流 io = Ki Din 其中 Ku 或 Ki 为电压或电流转换比例系数,Din, 为输入二进制数所代表的十进制数以模拟电压输出为例 : u o = K u (d n-1 n-1 + d n n- u O /ku, 或 i O /ki d 1 1 LSB LSB: Least Significant Bit 1 + d 0 0 ) FSR 5 D 5

6 6 DAC 的主要技术指标 ( 以二进制为例 ) (1)) 分辨率分辨率用输入二进制数的有效比特数表示在分辨率为 n 比特的 DAC 中, 输出电压能区分 n 个不同的输入二进制代码状态, 能给出 n 个不同等级的输出模拟电压分辨率也可用 DAC 的最小输出电压与最大输出电压之比来表示例如 :10 比特 DAC 的分辨率为 : = = 0.1% 所以该款 DAC 的分辨率也可以称为 0.1% 6

7 7 ()) 转换速度用完成一次转换所需的时间建立时间 t set 来衡量建立时间 t set (settled) : 从输入信号变化开始到输出电压进入与稳态值相差 ±1/ LSB 范围以内的时间输入信号由最小 ( 全为 0) ) 变为最大 ( 全为 1,, 对应 V FSR 量程 ) 时, 所需的时间最长, 这是 t set 的测量条件 FSR 满评价转换速度的另外一个指标是 : 在单位时间内,DAC, 可以完成转换的最大次数

8 8 (3)) 转换精度输出模拟电压实际值与理论值之间的差值转换误差的表示形式主要有 : 最低有效位的倍数如 :1: 1 LSB 0. LSB 输出电压满度值 FSR 的百分数, 如 :0.1: 0.1%FSR DAC 执行转换任务的四个部件均可引起转换误差, 但具有不同的特点注意 : 权电阻网络和模拟开关均集成在 DAC 内部 ; 但有些 D/A 转换电路中的求和放大器和参考电源为外接

9 A) ) 非线性误差由 DAC 内部器件的缺陷所引起, 又分为差分非线性 DNL 和积分非线性 INL 前者指 DAC 输出增量与理论值的偏差 ; 后者指 DAC 整体传输函数偏离理论值的程度 DNL 过大将导致 DAC 转换特性出现局部非单调性 ( 工程上常称为失码 ), 从而引起系统不稳定 9

10 10 B) ) 零点失调误差 DAC 内部运算放大器的零点失调引起的误差, 也称为零点偏移误差输出 A ( 模拟量 ) FSR 实际曲线理想直线实际曲线正的零点偏移负的零点偏移 O 最大数字量输入 D ( 数字量 )

11 11 零点失调误差可通过放大器的零点校准进行消除但是由于半导体材料的温度特性, 静态的零点校准方法无法在整个温度范围内消除零点失调误差放大器工作环境的温度变化, 使得零点失调误差成为影响精度的主要因素因此这种误差又称为温度漂移误差, 简称温飘或漂移思考 : 怎样克服? 在放大器工作过程中, 如果能够不断地对实际温飘进行动态测量, 并利用负反馈技术对零点进行动态地自适应校准 ( 补偿 ), 从而使放大器始终工作在无漂移误差状态自动零点补偿 (AZ) 技术

12 1 C) ) 增益误差 : 由运算放大器增益不稳定, 或者精密参考电压源 V REF 不稳定造成的一种线性误差, 也称比例系数误差增益误差随输入增加而增大, 但是相输出 A ( 模拟量 ) 对误差基本不变增益校准可以暂时 FSR 实际曲线理想直线消除增益误差但实际曲线是增益误差随温度变化而改变事实上, 转换误差是以上几种误差之和 O 最大数字量输入 D ( 数字量 )

13 13 3. DAC 的工作原理有多种方式可以实现 D/A 转换, 例如 : 脉冲宽度调制信号 PDM 或 PWM(Pulse Pulse-Duration or Width Modulation) 用脉冲宽度表示信号的幅度, 也是一种模拟信号, 在许多领域有着广泛的用途使用可编程定时器 / 计数器 ( 如 Intel 853/ 854), 可以很方便地将数字信号转换成 PDM 信号许多单片机本身就带有 PDM 信号输出端口若将 PDM 信号再转换成脉冲幅度调制信号 PAM (Pulse Amplitude Modulation),PAM 信号经过低通滤波以后就形成连续时间信号有多种电路可以实现 PDM 到 PAM 的变换

14 14 上述转换方法的主要缺点速度太慢! 集成 D/A 转换器分为奈奎斯特型 ( 又称并行转换型 ) 和过和采样型 (Σ-Δ 调制型 ) 两大类, 本章主要介绍前者 : 一权电阻网络型 DAC 1) 电路结构 D 3 D D 1 D 0 数字寄存器 D i = 0,S i 接右侧断开 D i = 1,S i 接 V REF V REF S 3 S S 1 S 0 I 3 R I R I 1 R I 0 3 R i Σ i F Σ R F v O

15 第三章第三章数字模拟转换器数字模拟转换器 ) 工作原理运算放大器的运算放大器的 Σ 点是虚地, 该点电位总是近似为零对点是虚地, 该点电位总是近似为零对于输入二进制数中的任意一位于输入二进制数中的任意一位 Di Di 有 :, 流过该位权电阻的电流为若 ;, 流过该位权电阻的电流为若 R V I 1 D 0 I 0 D i 1 n REF i i i i i i 1 n REF i i D R V I D 位权电阻的电流为所以, 流过 1 n 0 i i i 1 n REF 1 n 0 i i i 1 n REF 1 n 0 i i D R V D R V = I i 根据叠加原理 : 在运放的输入端已经实现了数字信号到模拟电流的转换! 15

16 16 由于运算放大器的输入偏置电流近似为 0, 所以 : i i 又由于 v O = -i F F R 3) ) 特点讨论 i = F - v = O -i / R R F F, 所以输出电压为 : = - V REF n - 1 R R F n i = - 1 ( 0 D i i ) 输入数字量转换比例系数 k 优点 : 电路简单, 元件少 DAC 的转换精度取决于基准电压 V REF 以及模拟开关运放和各电阻值的精度缺点 : 各支路的电阻阻值各不相同, 差异大, 对各权值电阻的精度要求也不同, 芯片制作困难除了少数低分辨率的 BCD 码 D/A 转换芯片外, 这种类型的 DAC 电路很少有实际应用 F

17 17 4) ) 双极性输出结构在单极性输出 DAC 的基础上, 增加由 V B 和 R B 组成的偏移电路, 即可实现双极性输出通常 V B =- V REF u O i R F i V B Di F n 1 VREF ( i ib) RF R n 1 R i 0 R B D D 1 D 0 V REF S S 1 S 0 I R R 4R i i Σ R F R i B Σ u O R B V B (=-V REF )

18 二 R-R T 形电阻网络 DAC 1) 电路结构 18 由若干个相同的 R R 网络 ( 节 ) 组成, 每节对应于一个输入比特, 节与节之间串接成 T 形网络 D 3 D D 1 D 0 R F i Σ Σ i F v O V REF S 3 S S 1 S 0 I/ R I/4 R I/8 R I/16 R I I/ I/4 I/8 D C B A R R R 4 比特 R-R 倒 T 形电阻网络 DAC R I/16 Di= 0,Si 接地 Di= 1,Si 接左侧

19 第三章第三章数字模拟转换器数字模拟转换器 ) 工作原理电路特点 : 任意节点 (A B 和 C 等 ) 向右看, 等效电阻都为 R 又由于运算放大器输入端 Σ 点是虚地 ( 该点电位总是近似为零 ), 有 : R V I D I D I D I D I i REF 其中 REF D D D D R V i 所以 : F REF F F F O D D D D R R V R i R i v 输出电压为 : 1 0 F REF O DAC n i i i n D R R V 为 n 位时 : v 转换比例系数转换比例系数输入数字量 19

20 0 3) ) 特点讨论模拟开关 Si 不论接何位置, 都相当于接地由于各个电阻两端的电压和流过的电流都不随开关的掷向而改变, 不存在对网络 ( 芯片 ) 中寄生电容的充放电现象, 因而工作速度和转换精度都有所提高由于只使用两种阻值的电阻, 因此电阻的精度容易保证, 芯片制造简单无论是权电阻网络 DAC 还是倒 T 形电阻网络 DAC, 模拟开关总存在一定的导通电阻和导通压降, 而且在实际芯片中, 每个开关的情况又不完全相同, 所以它们的存在无疑会引起转换误差, 影响转换精度思考 : 引入恒流源电路, 消除电阻分压现象

21 三权电流型 D/A 转换器 1 1) 电路结构

22 ) 恒流源电路改变 R Ei, 从而获得不同的恒流源问题 : 电路中有多个数值差异很大的恒流源, 需要多个数值差异也很大的 R Ei, 又给芯片实现带来困难怎么办?

23 3) ) 改进在实际应用的权电流型 DAC 中, 利用倒 T 形电阻网络的分流作用产生所需要的一组恒流源 3 I/ I/4 I/8 I/16 I/16 I/ I/4 I/8 I/16

24 4 四具有双极性输出的 D/A 转换器具有双极性输出的 DAC 能够把以补码补码形式输入的正负数分别转换成正负极性的模拟电压以下以 3 比特二进制补码的情况为例, 说明转换的原理 3 比特补码符号位取反变成偏移二进码

25 5 电路实现 : 符号取反偏移电路其中 : 反相器 G 完成符号位的取反 ;R; B 和 V B 组成偏移电路为使输入为 100 时的输出电压等于零, 需使下式成立 :

26 五 Sigma-delta 调制型 D/A 转换器简介数字音频的普及, 迫切需要大量和廉价的高分辨率 DAC 此外, 资源勘探医学影像和防务电子设备对精密 DAC 都有旺盛的需求 IC 制造遇到的问题 : 数字易, 模拟难奈奎斯特型 DAC 难以实现 16bit 以上分辨率解决之道 : 尽可能用数字取代模拟 Σ-Δ 型 DAC 的关键技术 : 过采样 + 噪声整形 ( 原理将在下一章介绍 ) 6 优点 : 制造简单, 匹配容易, 高精度缺点 : 输出有时延主要生产厂商 :TI: ADI NEC Motorola

27 7 3.3 典型 DAC 芯片及应用举例奈奎斯特 ( 并行转换 ) 型 DAC 电路的组成电阻网络运算放大器模拟开关必备部分, 集成在芯片内部求和放大恒流源电路阻抗变换精密参考电压源 V REF 有些在芯片内部集成了基于齐纳二极管或雪崩二极管的精密参考电压源 ; 有些需要外接数字信号输入控制和锁存电路有些没有, 在转换时有输入数字信号的保持问题

28 8 一 DAC0808(DAC08 DAC080N) (1) 特点和主要技术指标 : 权电流转换方式, 双极型电路高速互补电流输出建立时间 :70~85 ns 最大摆率 (di/dt):8ma/μs 满量程电流校准 :±1 LSB TTL, CMOS, ECL, HTL, PMOS 电平接口全温度范围内非线性误差小于 0.1% FSR 电流温飘 :±10ppm / ºC 电源电压范围 :±4.5 V to ±18 V 低功耗 :35 mw at ±5 V DAC0808 N 型 DIP16 封装管脚图

29 9 () 内部结构和各引脚功能 V+ 和 V-: 正负模拟电源范围从 ±4.5 V 到 ±18 V V LC : 逻辑接口电平控制改变 V LC 的电平可实现与不同类型的数字电平接口如果与 TTL 电平互连,V LC 接地 ; 与 CMOS 和 PMOS 电平互连, V LC 接 +5V

30 30 V REF(+) 和 V REF(-) : 精密参考电源输入端外接参考电压源经电阻 R REF 或电位器后, 再连接到 V REF(+) 和 V REF(-) 端 ( 如下图 ) 输入基准电流 :I REF = V REF(+) / R REF I REF 最大值 +5mA, 典型值 +ma 通常 V REF(+) 为 10V, R REF 取 5KΩ

31 31 I OUT 与 I OUT : 互补电流输出以下简单电路可将电流型输出转换成电压型输出 (I/V 变换 ) 单极性正相电压输出单极性反相电压输出特点 : 电路简单, 加偏置电路还可以构成双极性输出但是输出阻抗较大可以使用运放构成有源 I/V 变换, 利用射随电路减少输出阻抗此部分电路稍后介绍

32 3 B 8 ~B 1 :8 比特数字信号输入, 输入无锁存对于输入无锁存的 DAC, 不适合与数字总线直接相连, 除非与总线之间另外再增加数字锁存器和相应的锁存控制信号此类 DAC 一般与输出保持或锁存的数字接口互连, 当数字信号变化时,DAC 的输出立即随之改变因此, 此类 DAC 适用于随动控制和快速跟踪随动控制和快速跟踪等场合另外注意到 :DAC 输出 = 模拟基准数字输入 ; 改变基准也可以改变输出的幅度因此此类 DAC 称为模拟数字混合乘算器, 或模数混合乘算型 DAC COMP: 补偿端, 利用外接电容, 对基准变化后 DAC 的频率 ( 带宽 ) 特性进行补偿 ( 若 V REF =10V,R REF =KΩ~80KΩ, I REF =5mA~15μA, 电容值可取 15pf~70pf

33 (3) 应用举例任意函数发生器各种函数波形数据事先写入 EPROM DIP 开关输出作为 EPROM 的高位地址信号, 选择函数类型 ; 计数器输出作为低位地址信号, 顺序读出各存储单元中的数据 33 V REF + 运放 + 运放 CLK D 7 ~D 0 64KB EPROM A 9 ~A 0 A 15 ~A 10 RESET 10 位计数器 6 位 DIP 开关

34 34 讨论 : a) 怎样改变输出波形的幅度? 调节电位器, 改变 Rs 的大小 DAC0808 的 IREF 的变化范围为 40:1, 最大 5mA, 最小 15μA b) 怎样在 X 轴方向上对波形进行伸缩控制? 改变 CLK 的周期 c) 怎样改善波形质量? 增加每段函数波形对应的存储单元数量使用更高分辨率的 DAC

35 35 d)dac 输出端的低通滤波阶梯状输出波形, 可看作是采样保持器的输出换码闪烁噪声输入数据改变时,DAC 输出需要建立时间 ; 此外数据每一位也不是同时变化输入数据 Dn-1 Dn Dn+1 Dn+ 输出波形闪烁噪声解决方法 :DAC 输出端增加低通滤波器, 平滑波形和滤除闪烁噪声

36 e) 输出阻抗 1 对于 DAC 后端的电路 ( 执行机构 ),DAC 的输出阻抗相当于信号源的内阻 Rs,Rs 将造成精度损失解决方法 : 利用射随电路减少输出阻抗如果 DAC 的输出回路线路较长, 存在较大的线路阻抗, 在实际负载上有较大的精度损失解决方法 :Kelvin 连接, 电路如下图所示, 利用负反馈减少输出回路阻抗造成的精度损失 36 DAC 采样信号线 OA 只采样电压实际流经的电流很小, 即使有电阻也不会产生压降可以使用较细的导线 Kelvin connection 输出回路实际负载 RL

37 二 AD754 (1) 特点和主要技术指标 : 37 R-R T 形电阻网络 8 比特分辨率, 满量程总误差 ±0.15 LSB 建立时间 : 400±100ns AD754 结构

38 38 自带输入锁存器, 与内存写操作相类似的锁存时序 CMOS 工艺,10mW, 低功耗, 与 TTL 电平兼容接口外接精密参考电压基准电压可正可负, 基准电压的极性改变时, 输出电压极性也相应改变内部不含运算放大器,OUT1, 端通常外接运算放大器的负输入端,OUT, 接地

39 () 引脚信号 D 7 ~D 0 : 数字输入,D, 7 是 MSB,D 0 是 LSB; CS: : 片选信号 ; WR: : 写信号, 输入锁存控制 ; REF : 参考电压输入, 电压范围 -5v~+5v; V REF R F : 反馈输入端 ; V DD DD : 电源,<17v, <17v; GND: : 地 OUT 1 OUT 互补电流输出 D 7 D 6 D 1 D 0 CS WR V DD & 8D 锁存器 CP R-R 倒 T 形电阻网络 3 GND R F V REF R F 运算放大器负输入端 OUT 1 OUT 39 运算放大器正输入端, 接地

40 (3) 应用举例使用 DAC 构成数字衰减器 ( 数字电位器 ),, 将输入信号 v I 进行衰减, 衰减比例为 1~55 之间的任意整数 v I ( 输入信号 ) 连接到 V REF 端,DAC, 输出经由两个 F007 构成的级反相放大器 (1:1( 跟随器 ) 后, 有 : 7 V DD v I i v v I (V REF ) D 7 D D AD 754 CS WR OUT 1 OUT - A1 + F007 R O D 8 i i0 v 衰减倍数为 : v R - A + F007 v O I O 7 D i i0 8 i 40

41 (4)DAC 的零点和满度 ( 增益 ) 校准 v O 接高精度数字电压表,V, REF 接 -10v;; 当输入为 00H 时, 调节 RP 3, 使 v O 在 0~0mv(0.5LSB 0.5LSB) ) 之间 ; 当输入为 FFH 时, 反复调节 RP 1 和 RP, 使 v O 在 10v~9.98v 之间 41 D 7 D 6 D 1 D 0 CS WR V DD = +1V AD V REF R F OUT 1 OUT RP 1 RP μa V +1V 1-1V 6 5 RP 3 10 k 调整基准电压调整放大倍数 v O 增益校准调零电位器, 零点校准

42 4 三 DAC0830 / 0831 / 特点和主要技术指标 : 分辨率 :8: 比特, 权电流 + 倒 T 型电阻网络 ; 满量程总误差 :DAC0830: DAC % 0.1%( LSB), DAC0831 ± ±0.% 0.%( LSB), DAC083 ± ±0.5% 0.5%(11 LSB) 建立时间 :1μs,:, 互补电流输出增益温度系数 :ppm: / (0.000%/ FS / )/ 带有级数据输入锁存器单电源 :+5V: +5V~+15V;V REF :-10V~+10V; 低功耗 :0mW: 0mW,CMOS 工艺

43 43 引脚信号 V REF : 参考电压输入 Vcc: : 工作电源 AGND: : 模拟信号地 DGND: : 数字信号地 R fb : 反馈输入端 I OUT1 OUT1 I OUT : 互补电流输出 D 7 ~D 0 : 并行数字输入 ILE CS WR 1 X FER WR : 输入锁存控制 FER CS WR 1 AGND D 3 D D 1 D 0 V REF R fb 0Pin 双列直插封装 (DIP0)) 管脚 DAC 0830 /0831 / V CC ILE WR X FER D 4 D 5 D 6 D 7 I OUT DGND I OUT1

44 3 内部结构 44 1 通锁存 LE 断

45 45 4 数据输入时序和输出波形如果将 WR X FER 接地,LE, 则为高电平, 第二个锁存器 (DAC Reg) ) 始终处于直通状态在 CS 和 WR 1 作用下, 数据输入时序和 DAC 的输出波形如下 : 1

46 46 5 三种工作方式 (1)) 双缓冲方式 Step 1:ILE1 ILE 接高电平, 当 CS 和 WR 1 有效时,DAC083, 被选中,WR, 1 的后沿将数据锁存到 Input Reg; ; 但是此时还没有得到转换 Data Step : X FER 和 ILE WR 有效, 将 Input Reg 中的内容送到 CS DAC Reg 中 (WR( LE 1 写操作与写入内容无关 ) 该步骤执行 D 7 ~D 0 WR 1 X FER WR LE 后, 本次输出数据才得到转换

47 47 特点 : 每次转换需要操作两次 D 7 ~D 0 输入寄存器 DAC 寄存器 D/A 转换器 I OUT1 IOUT 适用场合 : LE 1 LE 多个 DAC 的同步输出 ( 每个 DAC 的输出可能各不相同, 但是在同一时刻同时开始输出 ) 利用双缓冲结构, 将每个 DAC 需要输出的数据逐个写入各自的 Input Reg 中所有 DAC 的 X FER 和 WR 引脚连在一起, 待所有 DAC 数据装载完毕, X FER 和 WR 同时有效, 实现多个 DAC 的同步输出

48 多片 DAC 同步输出电路 48 DATA BUS

49 49 ()) 单缓冲方式将 DAC083 中的某个缓冲器 ( 一般宜选择 DAC Reg) ) 设置在始终导通 ( 直通 ) 状态, 即将 X FER 和 WR 接地只需一次数据写入操作即可得到 DAC 输出 D 7 ~D 0 输入寄存器 DAC 寄存器 D/A 转换器 I OUT1 IOUT LE 1 LE WR X FER

50 50 (3)) 无缓冲方式将 DAC083 中的两个缓冲器均设置为直通状态, 数据输入端口 D7~D0 D0 上的任何变化将立即反映在 DAC 的输出端 D 7 ~D 0 输入寄存器 DAC 寄存器 D/A 转换器 I OUT1 IOUT ILE H LE 1 LE WR 1 CS WR X FER

51 6 输出 I/V 变换 DAC0830/31/3 为电流输出型, 要获得模拟电压输出时, 可外接运放实现 I/V 变换 (1)) 单极性 I/V 变换如果 VREF 为 +5 V, 当输入数字量 D 从 00H 至 FFH 时, 对应的模拟输出电压 V OUT 的范围是 -5~0-0 V 51 N DI V REF R fb _ I OUT1 + I OUT A =-I OUT1 Vout=- OUT1 R fb =-(D/ 8 ) V REF Vout AGND

52 5 ()) 双极性 I/V 变换如果要输出双极性电压, 则需再加一级运算放大器作为偏移电路, 如图示当输入数字量 N 从 00H 至 FFH 变化时, 对应的模拟电压 Vout 的输出范围是 -5~+5- V 使用运放进行 I/V 变换的好处是可获得较低的输出阻抗 R (R) R 3 (R) V REF N DI R fb I OUT1 I OUT AGND _ A1 + R 1 (R) Vout1 _ A + Vout

53 7 DAC 与 μp(micro-processor) 的连接 53 DAC 芯片相当于一个输出设备,, 至少需要一级锁存器作为接口电路以 Intel 8086 系统为例, 介绍 DAC 与微处理器的接口设计 (1)) 双缓冲方式的接口 CS 和 X FER 各有一个端口地址 8086 D 0 ~D 7 DAC083 V REF +5 V M / IO WR A 7~0 地址译码 WR 1 WR CS X FER R FB I OUT I OUT1 - + V OUT

54 54 ()) 单缓冲方式的接口 WR 和 X FER 接地,DAC, Reg 处于直通状态, 只需 CS 一个端口地址 8086 DAC083 D 0 ~D 7 V REF +5 V AB M / IO 地址译码 CS R FB I OUT I OUT1 - + V OUT WR Vcc WR 1 ILE WR 模拟地 X FER 数字地

55 (3)) 无缓冲方式的接口若 DAC 0830/31/3 工作在无缓冲方式下, 输入数据不能锁存, 不能与总线直接相连此时, 接口应采用带有数据锁存功能的并行接口芯片, 如 Intel 855A 等下图为使用 Intel 855A 可编程并行接口芯片构成的接口电路 Intel 855A 的 A 口工作在方式 A ADC083 D 7~0 RD WR A 0 A 1 AB M / IO 译码 D 7~0 RD WR A 0 A 1 CS PA 7~0 R FB I OUT1 I OUT ILE WR 1 WR CS XFER - + Vcc V OUT

56 8 应用举例波形发生器 DAC0830/31/3 通过 Intel 855A 与 Intel 8086 CPU 相连 Intel 855A 的 A 口和 B 口均工作在方式 0,, 其中 A 口输出数据,B, 口控制 DAC 的工作方式, 电路如图假设 Intel 855A 的端口地址分别为 100H 10H 104H 和 106H,, 生成锯齿波锯齿波的程序片段如下 : A DAC 或 8088 PA 0 ~PA 7 PB 4 PB 3 PB PB 1 PB 0 D 0 ~D 7 I LE CS WR 1 WR X FER V REF R FB I OUT I OUT1 +5 V - + V O

57 ;855A 初始化 MOV MOV OUT DX,106H ;855A 的控制字端口地址 AL,80H DX,AL ;B 口控制 DAC 的转换 MOV MOV OUT ; 生成锯齿波 MOV MOV L1: OUT INC NOP JMP ; 设置 855A 的方式字,A, 口 B 口工 ; 作在方式 0,, 所有口线为输出 DX,10H ;855A 的 B 口地址 AL,10H DX,AL DX,100H AL,0H DX,AL ; 置 0830 为直通工作方式 ; 855A 的 A 口地址 ; 设置锯齿波的初值 ; 向 DAC 送数据 AL ;+1(-1)) 为上升 ( 下降 ) 的锯齿波 L1 ; 可以通过 NOP 改变周期 ; 利用该电路可以产生任意单值波形 57

58 四 DAC108/109/110 1 特点和主要技术指标 : 分辨率 :1: 比特, 权电流 + 倒 T 型电阻网络 ; 精度 : 满量程总误差 :DAC108: DAC108 ± ±0.1% 0.1%, DAC109 ±0.% 0.%,DAC110 ± ±0.5% 建立时间 :1μs,:, 互补电流输出增益温度系数 :1.3ppm: / / 带有级数据输入锁存器单电源 :+5V: +5V~+15V;V REF :-5V~+5V; 低功耗 :0mW: 0mW,CMOS 工艺与 DAC0830/31/3 的结构类似, 工作原理基本相同 58

59 内部结构 59 59

60 60 DAC110 与 DAC083 的区别如下 : DAC110 中的 1bit 的 Input Reg 分为高 8bit 和低 4bit 两部分, 目的是为了方便与 8bit 总线接口 ; DAC 083 中的 ILE 引脚改为 B 1 /B, 这是因为与 8 比特总线接口时,1bit, 数据要分为次写入 DAC110 与 16 比特以上总线接口时, 工作原理与 DAC 083 基本相同, 也有三种工作方式可以选择唯一要注意的是,D11, D11~D0D0 与数据总线的连接方式应该与数据的存储格式一致 D15 H L D0 D15 H L D0 向左看齐 :D11~D0 接 DB15~DB4 向右看齐 :D11~D0 接 DB11~DB0

61 3 与 8bit 总线接口方式问题 : 1bit 数据必须分两次写入, 怎样写? DAC 110 与 8 比特数据总线怎样连接? 61 还有几种工作方式可以选择? 接口实现方法之一 : 数据采用向左看齐格式 ; DAC 110 与 8 比特数据总线的连接方式见下页图 ; 利用双缓冲结构, 先写高 8 位, 再写低 4(8) ) 位 ; 图中高 8 位的写入地址为 51H,, 低 4 位的写入地址为 50H,5H 5H 是启动转换 (XFER( XFER) ) 端口地址

62 DAC110 与 8 比特数据总线的连接方式 6 6

63 数据输出步骤 : 1) B 1 /B =1,, 先写高 8 位写入过程中因 WR 1 和 CS 有效, 高 8 位数据被装入高 8 位 Input Reg,, 同时最高 4 位数据也被错误地装入了低 4 位 Input Reg; ) B 1 /B =0,, 后写低 4 位此时高 8 位 Input Reg 的 LE 1 因 B 1 /B =0 而处于低电平, 先前写入的数据被锁存 ; 写入的低 4 位数据经 DB7~DB4 DB4 写入到低 4 位 Input Reg 至此, 完成了 1bit 数据的装入操作 3) CPU 再对 5H 执行写操作,X, FER 和 WR 有效后, 将个 Input Reg 中的数据装入 1bit 的 DAC Reg 中, 再由 DAC 网络完成转换 63 讨论 : 双缓冲结构的重要性

64 如果按照与 8bit 总线的连接方式, 在芯片内部就将 DI 11 ~DI 0 进行连接, 外部只有 8 比特并行数据接口, 这就是管脚与 DAC 0830/31/3 完全兼容的 1bitDAC 产品 DAC130 /31/3 64 DAC130 /31/3 64

65 五数据串行输入 ( 并行转换型 )DAC) 应用背景 : 周知, 远程传输宜采用串行方式 ; 即使是近距通信, 并行方式因线间干扰, 速率也不及串行通信方式此外, 串行通信数据线少引脚少系统微型化典型芯片 (1) ( AD7543 早期生产的 1-Bit CMOS 型电流输出 DAC 包括 1 个 1-bit 串行输入 / 并行输出移位寄存器 ( 寄存器 A), ),1 个 1-bit DAC 输入寄存器 ( 寄存器 B) ) AD7543 有多种选通信号 ( 脉冲前沿或后沿 ) 可供用户选择, 在选通信号的作用下, 串行数据经 SRI 引脚装入寄存器 A 一旦寄存器 A 装满,LOAD, 信号将寄存器 A 的数据装入寄存器 B,, 开始转换 65

66 66 AD7543 内部结构和引脚 <±5V DAC Reg 清除 LOAD 信号选通信号互补电流输出模拟地串行数据输入 0~7V, 典型 5V 数字地

67 67 AD7543 选通和控制信号的作用 Reg.A Control Input Reg.B Control Input STB1 STB STB3 STB4 CLR LD1 LD AD7543 对应的操作 X X X SRI 上的数据进入 Reg. A X X X SRI 上的数据进入 Reg. A X X X SRI 上的数据进入 Reg. A X X X SRI 上的数据进入 Reg. A 1 X X X X 0 X X X X 1 X 无操作 X X X 1 0 X X Reg.B 被清零 1 1 X 1 X 1 无操作 1 O 0 Reg.A 的内容存入到 Reg.B 67

68 AD7543 的输入时序 AD7543 对串行数据输入的选通信号定时和脉宽等有较严格的要求, 以下是 AD7543 的时序波形要求 68 t STB3

69 AD7543 有 16 个管脚 ( 还是太多 ),), 有多种选通方式 ( 当时串行通信缺少相对统一的标准 ) 通常, 串行输入 DAC 所需控制信号分为串行传送串行传送和转换控制两部分其中串行数据传送多采用更为简单的协议, 如 SPI 接口 (Serial( Peripheral Interface) ) 和高速的 JESD04B 接口, 也有少数采用 I C 协议以及私有标准 ; 而转换控制方式各厂商的不同产品可能有所区别其目的不仅为了减少芯片管脚, 也为了降低对选通信号的定时要求和提高传送效率以下以 ADI 公司的 AD5441 为例, 介绍其所采用的数据传送接口方式 69

70 典型芯片 () ( AD5441 简介 1bit 串行 DAC, 仅有 8 条引脚,+5V 单电源供电 ; 70 串行数据输入采用三线方式三条线分别为 :SRI CLK 和 LD, 与 SPI 兼容内部包括 1 个 1bit 串入 / 并出移位寄存器,1, 个 1bit DAC 输入寄存器主要指标 : 建立时间 :5μs: 非线性误差 :±0.5LSB: 增益误差 : ±1 1 LSB 增益温度系数 :±5ppm/: 5ppm/

71 串行数据输入三线方式的时序波形 71 装入移位寄存器 CLK 的上升沿只需对准 SRI 输入数据的中间上升沿采样, 下降沿同步装入 DAC 寄存器串行数据输入时序 ( 与 SPI 兼容 ) DAC 寄存器锁存装入 DAC 寄存器 ts 建立时间 DAC 转换时序

72 7 串行数据接口 (1) SPI 接口简介 SPI(Serial Serial Peripheral Interface 串行外围设备接口 ) 是一种高速全双工同步的通信总线, 由 Motorola 首先定义, 现有多个厂家支持, 但还是一种事实标准 SPI 协议较为简单, 采用主从方式工作, 通常有一个主器件 (M)( ) 和一个或多个从器件 (S)( ) SPI 接口由以下 4 根线构成 ( 单向传输时 3 根即可 ) 1)MOSI: : 主器件数据输出, 从器件数据输入 ; )MISO: : 主器件数据输入, 从器件数据输出 ; 3)SCLK: : 时钟信号, 由主器件产生 ; 4)CS(SSel): 从器件使能 ( 片选 ) 信号, 主器件控制

73 73 点对点通信时,SPI, 接口不需要寻址, 且为全双工通信, 简单高效一主多从时, 每个从器件需要独立的片选信号,SPI, 总线的连接方式如下图所示 SPI Master SCLK MOSI MISO CS1 CS CS3 SPI 的两个缺点 : 没有流控没有确认 SCLK MOSI MISO CS SCLK MOSI MISO CS SCLK MOSI MISO CS Slave 1 Slave Slave 3

74 SCLK 第三章数字模拟转换器 74 SPI 接口的信号传输时序上升沿采样下降沿同步 SPI 接口内部有两个简单的 8bit 移位寄存器主器件与被选中的从器件之间, 在主器件输出的串行移位时钟 SCLK 的控制下, 高位在前低位在后逐位传输 SPI 传送时序如下图所示串行数据可以选择与 SCLK 的上升沿同步 ( 接收端在下降沿采样 ); 也可以选择与 SCLK 的下降沿同步 ( 接收端在上升沿采样 ) MSB LSB 上升沿同步下降沿采样 MSB LSB

75 串行数据接口 () JESD04B 协议简介年 JEDEC(Joint Electron Device Engineering Council, 固体器件工程联合会 ) 发布 JESD04 的第一个版本, 后经次修订,11 年 7 月形成了目前的版本 JESD04B JESD04B 不仅是一种高速高效的数据转换器 ( 包括 ADC 和 DAC) 接口, 也是 FPGA 和 ASIC 的标准接口 JESD04B 的特点 : 采纳和吸收了 LVDS 接口和 PCIe 总线中许多类似的技术分为 CGS( 代码组同步 ) 初始通道同步 (ILAS) 和数据传输三个阶段, 利用 8b/10b 编码和内嵌时钟进行内同步 JESD 04B 支持多通道, 设备分为和 1.5 Gbps( 最高 ) 三个速率等级如需进一步了解, 请在附录中下载 : 抓住 JESD04B 接口功能的关键问题 JESD04B 中的链路同步和对齐

76 DAC 器件的发展 76 高精度 : 传统奈奎斯特型 DAC 受限于工艺和复杂的模拟电路, 无法实现高精度随着 ΔΣ 调制技术的出现, 使数模转换技术翻开了新的篇章, 分辨率可达 4bit, 如 TI 公司的 PCM179/1794,ADI 的 AD1955 等高速度 : 现代雷达和无线宽带通信等领域多采用直接数字合成 (DSS) 产生任意波形信号, 高速 DAC 是关键器件高速 DAC 在 R-R 电流开关结构基础上, 不仅对建立和保持时间进行了优化, 还使用大量数字技术, 如增加上采样插值模块以增加 DAC 内部速率使用模拟正交调制器 (AQM) 和数字 FIR 滤波器等, 使得 DAC 的速度超过 Gsps 如 TI 公司 ADC1J4000,1bit 分辨率, 速度可达 4Gsps

77 77 思考题和习题 : 1 某 16 位微机系统中, 拟采用多片 DAC 108 构成多通道同步输出电路, 请设计电路结构, 并画出草图与并行数据接口相比较, DAC 采用串行数据接口的优点有哪些? 3 某基于 16 位微处理器的控制系统, 需要使用一片 1bit DAC 108 D/A 转换芯片和若干运算放大器构成数字衰减器, 对输入的模拟信号 f(t) 进行衰减, 衰减倍数由 CPU 输出的数据控制, 请设计该数字衰减器电路 ( 与微机总线的接口方式任选 ), 并简述你所设计电路的工作原理

PowerPoint Presentation

PowerPoint Presentation 7.2 并行接口二. 可编程并行接口芯片 8255A 的功能及其应用与 CPU 一侧相连的引脚 D0 PA0 ~ ~ ~ ~ ~ D7 PA7 RESET PC7 WR RD PC4 PC3 PC0 A0 PB0 A1 PB7 CS PA 口 PC 口上半部 PC 口下半部 PB 口 A 组 B 组与 I/O 设备相连的引脚 7.2 并行接口二. 可编程并行接口芯片 8255A 的功能及其应用

3.1 概述 3. DAC 的工作原理 本章内容 3.3 典型 DAC 芯片及应用举例

3.1 概述 3. DAC 的工作原理本章内容 3.3 典型 DAC 芯片及应用举例