大同大學數位論文

Transcription

1 可 撓 曲 五 環 素 薄 膜 電 晶 體 之 製 備 及 特 性 探 討 Studies on the Fabrication and Characteristics of Flexible Pentacene Thin-Film Transistors 研 究 生 : 唐 有 田 (Yu-Tien Tang) 指 導 教 授 : 郭 欽 湊 (Prof. Chin-Tsou Kuo) 大 同 大 學 化 學 工 程 研 究 所 碩 士 論 文 Thesis for Master of Science Department of Chemical Engineering Tatung University 中 華 民 國 九 十 七 年 七 月 July 2008

2 Studies on the Fabrication and Characteristics of Flexible Pentacene Thin-Film Transistors Thesis Submitted to the Graduate School of Tatung University in Partial Fulfillment of the Requirement for the Degree of Master of Science in Chemical Engineering by Yu-Tien Tang, M.S. Ch.E. Taipei, Taiwan Republic of China 2008

3

4

5 致 謝 首 先 感 謝 郭 欽 湊 教 授 在 實 驗 上 的 支 持 指 導, 讓 我 在 碩 士 班 期 間 的 研 究 能 夠 順 利 地 進 行, 也 學 到 許 多 寶 貴 的 知 識 與 經 驗 清 大 化 工 系 陳 壽 安 教 授 及 大 同 化 工 系 李 文 福 教 授 在 口 試 時 候 給 我 的 指 正 與 未 來 方 向 的 建 議 使 得 本 論 文 能 夠 更 趨 完 善 在 攻 讀 碩 士 學 位 期 間 學 長 同 學 學 弟 妹 的 幫 忙 讓 我 的 碩 士 論 文 能 夠 順 利 完 成, 也 因 為 有 了 大 家 的 陪 伴, 讓 我 在 實 驗 之 外 的 生 活 多 了 很 多 的 樂 趣, 在 此 致 上 最 深 切 的 謝 意 接 下 來 要 感 謝 我 的 父 母 以 及 家 人 這 麼 多 年 來 辛 苦 的 栽 培, 讓 我 能 在 良 好 的 環 境 中 順 利 完 成 學 業 因 為 有 你 們 的 支 持 鼓 勵 與 關 懷, 才 能 成 就 我 完 成 碩 士 學 位, 謝 謝 你 們 最 後 僅 以 此 論 文 獻 給 我 的 家 人 師 長 以 及 所 有 的 同 學 朋 友 們, 感 謝 您 們 的 支 持 關 懷 與 鼓 勵, 在 此 致 上 我 最 由 衷 的 感 謝 與 祝 福

6 摘 要 本 論 文 研 究 主 要 是 探 討 撓 曲 性 薄 膜 電 晶 體 之 特 性 以 五 環 素 為 半 導 體 層, 以 聚 對 苯 二 甲 酸 乙 二 酯 (poly(ethylene terephthalate); PET) 為 塑 膠 基 板 分 別 以 聚 醯 胺 樹 酯 (polyamide resin; PA) 及 聚 甲 基 丙 烯 酸 甲 酯 (poly(methyl methacrylate); PMMA) 作 為 絕 緣 層 來 研 究 不 同 絕 緣 層 影 響 電 晶 體 之 特 性, 並 分 別 以 1-Octadecanethiol (1-ODT), 及 Octadecyltrichlorosilane (OTS) 作 為 處 理 閘 極 金 電 極 之 處 理 劑 來 改 變 閘 極 金 電 極 之 表 面 形 態, 使 其 進 一 步 改 變 五 環 素 之 結 晶 特 性, 進 而 改 善 元 件 之 特 性 首 先 利 用 Metal-Insulator-Semiconductor 元 件 結 構 在 100 khz 時 測 定 單 層 PA, 雙 層 PA/PMMA 及 PMMA/PA 的 電 容 值, 分 別 為 及 0.99 nf/cm 2 第 一 部 份 以 單 層 PA 作 為 絕 緣 層, 其 電 晶 體 之 位 移 率 0.36 cm 2 /Vs, 開 關 電 流 比 , 進 一 步 利 用 1-ODT 處 理 閘 極 金 電 極 得 到 位 移 率 1.04 cm 2 /Vs, 開 關 電 流 比 , 而 利 用 OTS 處 理 閘 極 金 電 極 得 到 位 移 率 1.33 cm 2 /Vs 開 關 電 流 比 由 XRD 之 圖 形 得 知 當 存 在 單 一 結 晶 相 時 且 強 度 較 強 可 得 到 較 好 之 元 件 特 性 且 由 AFM 可 得 到 當 pentacene 薄 膜 表 面 較 平 坦 且 顆 粒 較 大 時, 可 以 減 少 晶 隙 邊 界 降 低 離 子 陷 阱 數 目 提 昇 位 移 率 之 大 小 i

7 第 二 部 份 利 用 雙 層 PA/PMMA 作 為 閘 極 絕 緣 層 得 到 位 移 率 0.56 cm 2 /Vs 開 關 電 流 比 ; 可 以 發 現 off current 下 降 到 5 pa, 因 此 開 關 電 流 比 可 以 達 到 10 6, 比 單 層 PA 作 為 絕 緣 層 的 提 昇 三 個 次 方 以 1-ODT 或 OTS 進 一 步 處 理 閘 極 金 電 極 並 無 明 顯 之 特 性 增 進 第 三 部 份 以 雙 層 PMMA/PA 作 為 閘 極 絕 緣 層 時 元 件 特 性 只 有 位 移 率 0.30 cm 2 /Vs 開 關 電 流 比 然 可 發 現 元 件 特 性 呈 現 理 想 的 曲 線 ii

8 Abstract The main aim of this thesis studies on the characteristics of flexible thin-film transistor (TFT) fabricated with pentacene as a semiconductor layer, poly(ethylene terephthalate) (PET) as a plastic substrate, polyamide (PA) and poly(methyl methacrylate) (PMMA) acted as polymeric gate dielectric. We have chosen 1-octadecanethiol (1-ODT) and octadecyltrichlorosilane (OTS) used as treated agent for gate electrode to change the surface morphology of gate electrode in order to improve the orientation of the pentacene deposited on the polymer dielectric and to improvement device characteristics. The capacitance is 1.88 nf/cm 2 of PA, 1.94 nf/cm 2 of PA/PMMA and 0.99 nf/cm 2 of PA/PMMA dual layer through the measurement on the architecture of Metal-Insulator-Semiconductor device at a frequency of 100 khz. Part I, we have chosen PA acted as a polymeric gate dielectric. The mobility and on/off current ratio of the pentacene TFT are 0.36 cm 2 /Vs and , respectively. Further, the mobility and on/off current ratio of TFT with gate electrode treated with 1-ODT are 1.04 cm 2 /Vs and , respectively. The mobility and on/off current ratio of TFT for capping the surface of gate electrode with OTS are 1.33 cm 2 /Vs and , respectively. Existence of a single crystal phase with more intensity in the iii

9 XRD pattern can be obtained the better performance of device. Atom Force Microscope (AFM) images showed that the surface of pentacene was more flatness and larger grain size, which can reduce the grain boundaries and the trap states, to improve the mobility. Part II, we have chosen PA/PMMA dual layer acted as polymeric gate dielectric. The mobility and on/off current ratio are 0.56 cm 2 /Vs and, , respectively. It is found that the leakage current reduced significantly to be 5 pa such that the on/off current ratio increased to about 10 6, which is three orders of magnitude larger than that of device with PA gate dielectric. However, the improvement on the characteristics of TFT with 1-ODT or OTS treated gate electrode is unobvious. Part III, we have chosen PMMA/PA dual layer acted as polymeric gate dielectric. The mobility and on/off current ratio are only 0.30 cm 2 /Vs and , respectively, but the I-V curves of the device exhibit the ideal characteristics. iv

10 目 錄 摘 要 ( 中 文 ) i 摘 要 ( 英 文 ) iii 目 錄 v 表 目 錄 vii 圖 目 錄 viii 第 一 章 前 言 第 二 章 文 獻 回 顧 有 機 薄 膜 電 晶 體 概 論 各 項 重 要 參 數 載 子 遷 移 率 (Mobility) 起 始 電 壓 (Threshold voltage; V T ) 次 臨 界 斜 率 (Subthreshold slope,ss) 電 流 開 關 比 (On/off current ratio) 有 機 半 導 體 薄 膜 製 備 文 獻 回 顧 研 究 動 機 第 三 章 實 驗 部 分 藥 品 v

11 3.2 可 撓 式 有 機 薄 膜 電 晶 體 製 備 Metal-Insulator-Semiconductor (MIS) 結 構 製 作 儀 器 第 四 章 結 果 與 討 論 前 言 以 Metal-Insulator-Semiconductor(MIS) 量 測 絕 緣 層 之 電 容 改 變 不 同 絕 緣 層 加 熱 處 理 溫 度 對 五 環 素 沈 積 之 影 響 不 同 基 板 溫 度 對 於 元 件 特 性 之 影 響 單 層 PA 絕 緣 層 以 1-ODT 處 理 閘 極 金 電 極 對 元 件 特 性 之 影 響 單 層 PA 絕 緣 層 以 OTS 處 理 閘 極 金 電 極 對 元 件 特 性 之 影 響 以 PA 及 PMMA 作 為 雙 層 絕 緣 層 以 1-ODT 及 OTS 處 理 閘 極 金 電 極 並 以 PA/PMMA 作 為 雙 層 絕 緣 層 參 考 文 獻 vi

12 表 目 錄 Table 4.1 Electrical parameters of flexible thin-film transistor fabricated with gate dielectric subjected to heat treatment Table 4.2 Electrical parameters of flexible thin-film transistor fabricated depend on substrate temperature Table 4.3 Electrical parameters of flexible thin-film transistor fabricated with 1-ODT modified gate electrode Table 4.4 Electrical parameters of flexible thin-film transistor fabricated with OTS modified gate electrode Table 4.5 Electrical parameters of flexible thin-film transistor fabricated with PA/PMMA dual layer acted as gate dielectric Table 4.6 Electrical parameters of flexible thin-film transistor fabricated with PMMA/PA dual layer acted as gate dielectric Table 4.7 Electrical parameters of flexible thin-film transistor fabricated with PA/PMMA dual layer acted as gate dielectric and gate electrode treated with 1-ODT Table 4.8 Electrical parameters of flexible thin-film transistor fabricated with PA/PMMA dual layer acted as gate dielectric and gate electrode treated with OTS vii

13 圖 目 錄 Figure 1.1 1,3-Butadiene molecular structure Figure 1.2 Structure of typical conducting polymers Figure 2.1 Operation mode for V G < 0 and V S = V D = Figure 2.2 Operation mode for V G < 0 and V D < 0, V S = Figure 2.3 Operation mode for V G > 0 and V S = V D = Figure 2.4 Architecture of top- and bottom-contact thin-film transistor Figure 4.1 C i vs. V G characteristics of (a) PA, (b) PA/PMMA, and (c) PMMA/PA dielectric at ac frequency of 100 khz Figure 4.2 Output characteristics of OTFT with polyamide (PA) gate dielectric subjected to heat treatment /2 Figure 4.3 (a) I D V DS and (b) LOG(-I D ) / I D V G characteristics of flexible pentacene OTFT with PA gate dielectric subjected to heat treatment at 120 for 30 min Figure 4.4 Output characteristics of pentacene OTFT depend on substrate temperature during pentacene deposition Figure 4.5 AFM images of (a) intrinsic polyester plastic substrate, (b) Au deposited on the surface of plastic substrate by sputtering technology, (c) polymer gate dielectric deposited the surface of viii

14 gold electrode by spin-coating method, and (d) pentacene film deposited on the surface of PA by evaporation Figure 4.6 AFM images of the Au surface treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt% Figure 4.7 AFM images of PA spun on the surface of Au electrode treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt% Figure 4.8 AFM images of pentacene film deposited on the surface of PA with Au electrode treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt% /2 Figure 4.9 (a) I D V DS and (b) LOG(-I D ) / I D V G characteristics of flexible pentacene OTFT by capping 1-ODT(1.5wt%) modified gate electrode Figure D AFM images of pentacene deposited on the surface of PA with Au gate electrode (a) and subjected to 1-ODT of (b) 0.5 wt% and (c) 1.5 wt% to treatment Figure 4.11 XRD patterns of pentacene film deposited on the surface of PA with Au gate electrode (a) and subjected to 1-ODT of (b) 0.5 wt% and (c) 1.5 wt% to treatment Figure 4.12 (a) I D V DS and (b) -I D V G characteristics of flexible pentacene ix

15 OTFT fabrication with gate electrode surface treated with 1-ODT or OTS Figure 4.13 AFM images of gate electrode treated with OTS of (a) 1.5 wt% and (b) 2 wt% Figure 4.14 AFM images of PA spun on the surface of Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt% Figure 4.15 AFM images of pentacene film deposited on the surface of with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt% Figure D AFM images of pentacene film deposited on the surface of PA with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt% Figure 4.17 XRD patterns of pentacene film deposited on the surface of PA with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt% Figure 4.18 (a) I D V DS and (b) -I D V G characteristics of flexible pentacene OTFT with PA and PMMA dual layer acted as gate dielectric Figure 4.19 XRD patterns of pentacene film deposited on the PA/PMMA x

16 dual layer gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K Figure 4.20 AFM images of PA/PMMA dual layer gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K Figure 4.21 AFM images of pentacene deposited on the surface of PA/PMMA dual layer as gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K Figure D AFM images of pentacene deposited on the surface of PA/PMMA dual layer as gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K Figure 4.23 XRD patterns of pentacene film deposited on the PMMA/PA dual layer as gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K Figure 4.24 AFM images of PMMA/PA dual layer gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K Figure 4.25 AFM images of pentacene deposited on the surface of PMMA/PA dual layer as gate dielectric with different spun rate xi

17 of PMMA/PA: (a) 1K/2K and (b) 2K/2K Figure D AFM images of pentacene deposited on the surface of PMMA/PA dual layer as gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K Figure 4.27 XRD patterns of pentacene film on the PA/PMMA dual layer acted as gate dielectric and 1-ODT or OTS modified gate electrode Figure 4.28 (a) I D V DS and (b) -I D V G characteristics of flexible pentacene OTFT with PA/PMMA dual layer acted as gate dielectric and 1-ODT or OTS modified gate electrode Figure 4.29 AFM images of (a) PA/PMMA dual layer acted as gate dielectric surface and 1-ODT (1.0 wt%) modified gate electrode and (b) pentacene film deposited on (a) Figure 4.30 AFM images of (a) PA/PMMA dual layer acted as gate dielectric surface and OTS (1.0 wt%) modified gate electrode and (b) pentacene film deposited on (a) Figure D AFM images of pentacene film deposited on PA/PMMA gate dielectric surface and gold electrode treated with (a) 1-ODT(1.0 wt%) and (b) OTS (1.0 wt%) xii

18 Figure 4.32 Alpha (α)-step images of (a) PA spun on the surface of Au gate electrode, (b) PA spun on the surface of Au electrode treated with 1-ODT, (c) PA spun on the surface of Au gate electrode treated with OTS, (d) PA/PMMA spun on the surface of Au gate electrode, (e) PMMA/PA spun on the surface of Au gate electrode, and (f) pentacene deposited on the surface of PA (untreated Au gate electrode) xiii

19 第 一 章 前 言 有 機 半 導 體 材 料 的 分 類, 大 致 上 可 區 分 為 具 有 鏈 狀 或 網 狀 結 構 的 高 分 子 材 料, 另 一 為 小 分 子 材 料 共 軛 高 分 子 的 研 究 在 1970 年 中 期 才 逐 漸 發 展, 以 形 成 共 軛 π 電 子 的 化 學 結 構 而 傳 導 電 子, 以 達 到 共 振 導 電 的 要 求, 主 鏈 上 以 單 雙 鍵 之 共 軛 結 構 相 接 1977 年 之 前, 對 於 共 軛 導 電 性 高 分 子 的 研 究 非 常 缺 乏 1977 年 有 個 重 大 的 突 破, 美 國 MacDiarmid,Heeger 和 日 本 Shirakawa 三 位 科 學 家 共 同 發 現 在 聚 乙 炔 (Polyacetylene) 摻 雜 (dope) 碘, 能 將 導 電 度 提 升 10 9 倍, 使 其 在 室 溫 下 由 絕 緣 體 變 為 導 體 [1], 此 舉 開 啟 共 軛 高 分 子 在 導 電 材 料 應 用 的 潛 力 這 個 發 現 打 破 了 有 機 半 導 體 材 料 即 絕 緣 體 的 刻 版 印 象, 而 在 2000 年 他 們 因 對 導 電 高 分 子 有 卓 越 的 貢 獻 因 而 獲 頒 為 諾 貝 爾 化 學 獎 共 軛 導 電 高 分 子 主 要 的 特 徵 在 於 高 分 子 主 鏈 是 由 交 替 的 單 鍵 - 雙 鍵 共 軛 鍵 結 (conjugated bonding) 而 成 共 軛 鍵 結 如 Figure 1.1 之 1,3- 丁 二 烯 (1,3-butadiene) 分 子 結 構, 其 鍵 結 除 了 σ-σ 單 鍵 鍵 結 之 外, 還 有 p 軌 域 重 疊 的 π-π 鍵 結 形 成 雙 鍵, 當 單 鍵 - 雙 鍵 交 替 鍵 結 時,p 軌 域 上 的 電 子 可 沿 分 子 主 鏈 非 定 域 (delocalized), 形 成 混 成 分 子 軌 域 的 共 軛 鍵 結 共 軛 導 電 高 分 子 除 了 polyacetylene 外, 還 包 括 雜 環 聚 合 物, 如 polypyrrole polythiophene 1

20 polyfuran; 芳 香 族 聚 合 物, 如 polyaniline poly(p-phenylene); 不 飽 和 碳 氫 及 芳 香 族 並 存 的 聚 合 物, 如 poly(p-phenylene vinylene) 等 ( 如 Figure 1.2 所 示 ) 在 有 機 半 導 體 方 面, 包 含 小 分 子 和 高 分 子, 從 化 學 結 構 的 觀 點 來 看, 都 含 有 非 定 域 (delocalize) 的 π 共 軛 電 子 ; 且 由 其 最 高 填 滿 分 子 軌 域 (Highest Occupied Molecular Orbital,HOMO) 及 最 低 空 乏 分 子 軌 域 (Lowest Unoccupied Molecular Orbital,LUMO) 的 差 距, 可 定 義 其 為 半 導 體 或 導 體 若 以 鍵 結 的 觀 點 來 看, 在 形 成 半 導 體 層 時, 分 子 都 以 集 團 方 式 存 在, 分 子 與 分 子 間 僅 以 微 弱 的 凡 得 瓦 力 (van der Waals Forces) 相 聯 繫, 所 以 有 機 物 的 電 性, 主 要 是 由 分 子 本 身 的 結 構 來 取 決 因 此, 如 果 分 子 間 排 列 不 夠 完 整, 有 機 物 的 載 子 傳 輸 就 受 限 於 分 子 間 的 傳 導, 而 非 分 子 本 身 共 軛 結 構 的 完 整 性, 也 因 為 分 子 間 的 鍵 結 力 很 小, 相 較 於 無 機 晶 體, 有 機 物 的 價 帶 與 導 帶 就 顯 得 相 對 狹 窄 2

21 Figure 1.1 1,3-Butadiene molecular structure. 3

22 Figure 1.2 Structure of typical conducting polymers. 4

23 由 於 有 機 共 軛 高 分 子 具 有 獨 特 電 光 特 性, 類 似 於 矽 (Si) 或 砷 化 鎵 (GaAs) 等 Ⅲ-Ⅴ 族 半 導 體, 可 做 為 電 子 光 電 元 件, 所 以 近 年 來 已 成 為 受 人 矚 目 的 研 究 課 題, 被 定 義 為 新 一 類 半 導 體 材 料 有 機 半 導 體 材 料 與 傳 統 無 機 半 導 體 材 料 的 基 本 差 異, 在 於 無 機 半 導 體 原 子 間 以 很 強 的 共 價 鍵 連 接, 具 有 三 維 空 間 的 共 價 鏈 結 構, 電 子 能 階 形 成 能 帶, 其 價 帶 與 導 電 帶 之 能 隙 不 大 若 有 良 好 晶 格 結 構, 其 載 子 遷 移 率 (carriers mobility) 可 達 10 3 cm 2 /Vs 但 有 機 半 導 體 材 料 大 都 為 π 共 軛 系 統 分 子, 載 子 以 π 共 軛 鍵 (π conjugated bonding) 共 振 方 式 在 分 子 上 傳 輸, 分 子 間 以 較 弱 的 凡 得 瓦 力 (van der Waals force) 相 互 結 合,π 共 軛 軌 域 不 易 重 疊, 所 形 成 的 價 帶 與 導 電 帶 能 隙 較 大, 需 要 較 高 的 功 函 數 來 驅 動, 所 以 載 子 遷 移 率 較 低, 但 目 前 也 已 具 非 晶 矽 半 導 體 材 料 水 準 有 機 薄 膜 電 晶 體 和 其 他 電 子 元 件 最 大 的 差 異 就 在 於 它 是 用 有 機 材 料 當 作 半 導 體 層 沉 積 有 機 材 料 所 需 的 溫 度 只 需 一 到 兩 百 度, 比 起 無 機 材 料 動 輒 要 七 八 百 度 的 溫 度 可 說 是 低 好 處 是 塑 膠 基 板 (plastic substrate) 它 頂 多 只 能 耐 熱 到 兩 百 多 度, 而 此 溫 度 剛 好 適 合 有 機 材 料 沉 積 在 可 撓 曲 式 的 塑 膠 基 板 上, 使 得 可 撓 式 電 晶 體 不 再 是 夢 想 本 實 驗 的 目 的, 在 於 利 用 各 種 不 同 的 高 分 子 基 材, 探 討 其 對 小 分 子 半 導 體 材 料 pentacene 成 核 的 影 響, 並 進 一 步 製 作 元 件 5

24 第 二 章 文 獻 回 顧 2.1 有 機 薄 膜 電 晶 體 概 論 有 機 半 導 體 在 1940 年 代 末 期 開 始 被 研 究 [2], 其 場 效 應 最 早 是 在 1970 年 被 提 出 [3-5] 直 到 1987 年, 有 機 場 效 電 晶 體 (Organic field-effect transistors;ofets) 才 被 Koezuka 等 人 證 實 是 一 個 有 潛 力 的 電 子 元 件 [6] OFET 採 用 的 是 薄 膜 電 晶 體 結 構, 所 以 又 稱 為 有 機 薄 膜 電 晶 體 (Organic thin-film transistors;otfts) 有 機 MOSFET 其 導 電 通 道 是 由 累 積 層 (accumulation layer) 內 多 數 載 子 的 注 入 (injection) 而 形 成 和 無 機 MOSFET 之 空 乏 (depletion) 或 反 轉 (inversion) 層 迥 然 而 異 以 p-type 之 有 機 薄 膜 電 晶 體 (p-type OTFT) 為 例, 由 於 正 電 荷 載 子 為 多 數 載 子 (majority carrier), 當 閘 極 施 以 負 偏 壓 (V G <0), 且 源 極 與 汲 極 電 壓 均 為 零 (V S =V D =0) 時, 導 致 絕 緣 層 內 正 負 電 荷 分 離, 誘 使 有 機 半 導 體 內 正 電 荷 載 子 大 量 累 積 在 有 機 半 導 體 靠 近 絕 緣 層 的 介 面 處, 稱 為 累 積 模 式 (accumulation mode), 如 Figure 2.1 所 示 ; 此 時 汲 極 相 對 於 源 極 為 負 偏 壓 時, 將 使 得 這 些 正 電 荷 載 子 往 源 極 移 動 形 成 導 電 通 道 而 產 生 電 流 (Figure 2.2) 若 是 正 電 壓 於 閘 極 (V G >0), 且 源 極 與 汲 極 電 壓 均 為 零 (V S =V D =0) 時, 導 致 絕 緣 層 內 正 負 電 荷 分 離, 誘 使 有 機 半 導 體 內 負 電 荷 載 子 大 量 累 積 在 有 機 半 導 體 靠 近 絕 緣 層 的 介 面 處, 由 於 負 電 6

25 荷 在 p 型 有 機 半 導 體 內 為 少 數 載 (minority carrier), 所 以 稱 此 時 的 模 態 為 空 乏 模 式 (depletion mode)(figure 2.3) Figure 2.1 Operation mode for V G < 0 and V S = V D = 0. Figure 2.2 Operation mode for V G < 0 and V D < 0, V S = 0. 7

26 Figure 2.3 Operation mode for V G > 0 and V S = V D = 0. 目 前 大 部 分 的 有 機 半 導 體 材 料 均 為 p 型 (p-type) 半 導 體, 多 數 載 子 為 電 洞 有 機 薄 膜 電 晶 體 的 結 構 和 一 般 無 機 薄 膜 電 晶 體 一 樣, 但 製 程 相 對 簡 單 許 多 一 般 來 說 有 兩 種 結 構, 如 Figure 2.4 的 上 接 觸 式 元 件 (top-contact device), 及 下 接 觸 式 元 件 (bottom-contact device) 要 將 一 個 有 機 薄 膜 電 晶 體 廣 泛 的 應 用 到 市 場 上, 所 需 要 的 是 大 的 載 子 位 移 率 (mobility), 低 的 起 始 電 壓 (threshold voltage), 以 及 大 的 Ion/Ioff 比 8

27 Figure 2.4 Architecture of top- and bottom-contact thin-film transistor. 9

28 2.2 各 項 重 要 參 數 載 子 位 移 率 (Mobility) 外 加 電 場 的 影 響 下, 電 子 或 電 洞 在 導 體 或 半 導 體 中 傳 輸 的 能 力 ( 速 度 ), 即 是 載 子 位 移 率 (mobility) 一 般 有 機 薄 膜 電 晶 體 可 以 用 標 準 的 p 型 場 效 電 晶 體 公 式 來 描 述, 理 論 上 取 得 mobility 值 的 方 式 有 兩 種 : 在 (1) 在 低 汲 極 電 壓 V D 時 ( 線 性 區 ), 汲 極 電 流 I D 是 隨 著 V D 呈 線 性 的 增 加, 其 電 流 值 可 用 式 (2-1) 來 表 示 I D WC = L V 2 i D μ VG VT VD (2-1) 若 將 上 式 I D 對 V G 微 分, 便 可 得 到 輔 導 值 gm(transconductance), 即 式 (2-2) g m I = V D G VD = const WC = L i μv D (2-2) 經 由 量 測 加 一 低 汲 極 電 壓 的 I D -V G 實 驗 數 據 圖, 取 其 斜 率, 其 斜 率 即 為 上 式 之 輔 導 值, 而 後 再 將 各 項 實 驗 數 據 值 和 已 知 參 數 值 代 入, 即 可 計 算 出 場 效 載 子 位 移 率 大 小 (2) 取 得 在 不 同 V G 值 下 所 量 測 到 I D -V G 圖 的 線 性 區 斜 率 ( 即 為 I V D D VG = const ), 以 這 些 斜 率 值 對 V G 作 圖, 再 求 得 此 圖 的 斜 率,( 即 為 10

29 I V D D V VG = const G VD = const ), 得 到 的 數 值 等 於 (WC i /L)μ, 再 將 各 項 實 驗 數 據 值 和 將 已 知 參 數 值 代 入, 即 可 計 算 出 場 效 載 子 位 移 率 大 小 (3) 當 V D 大 於 V G 時, 在 累 積 層 的 汲 極 端 會 產 生 夾 止 的 現 象 ( 飽 和 區 ), 此 時 電 流 趨 於 飽 和, 可 以 (2-3) 式 表 示 : I D W = μ Ci ( V 2L G V T ) 2 (2-3) 1 WC 所 以 取 I 2 D 對 V G 圖 的 斜 率 ( 即 為 i μ ), 將 各 項 實 驗 數 據 值 和 已 知 參 數 值 2L 代 入, 即 可 得 到 場 效 載 子 位 移 率 值 起 始 電 壓 (Threshold voltage,v T ) 起 始 電 壓 直 接 關 係 到 元 件 操 作 時 所 需 的 電 源 供 應 最 低 要 求, 一 般 認 為 這 是 和 主 動 層 與 介 電 層 介 面 間 的 缺 陷 電 荷 密 度 有 關, 載 子 在 傳 輸 時 容 易 被 缺 陷 所 捕 獲, 此 時 需 要 一 個 較 大 的 電 壓 (V G ) 來 將 其 釋 放 ( 或 填 滿 ), 所 以 說 有 較 大 的 缺 陷 電 荷 密 度, 就 必 須 有 較 大 的 起 始 電 壓 (1) 當 電 晶 體 操 作 於 線 性 區 時, 對 I D -V G 圖 形 作 微 分, 便 可 得 到 g m 圖 11

30 形, 在 I D -V G 圖 中, 在 g m 最 大 值 時 的 V G 作 切 線, 找 出 y=0 相 交, 便 可 推 出 交 點 V G =V T + V D /2 (2) 當 電 晶 體 操 作 在 飽 和 區 (saturation region) 時, 電 流 公 式 為 式 2-3, 對 其 開 根 號, 即 成 為 式 (2-4), 此 時 可 發 現 跟 V G 交 點 即 是 臨 界 電 壓 I D WC 2L i = μ ( V V ) G T (2-4) 次 臨 界 斜 率 (Subthreshold slope,ss) 當 閘 極 電 壓 小 於 臨 界 電 壓 (V G < V T ), 且 半 導 體 表 面 只 有 弱 反 轉 (weak inversion) 時, 其 對 應 的 汲 極 電 流 稱 之 為 次 臨 界 電 流 (subthreshold current) 因 為 次 臨 界 區 描 述 電 晶 體 開 關 如 何 開 啟 以 及 關 閉, 所 以 當 MOSFET 用 來 作 為 如 數 位 邏 輯 開 關 與 記 憶 體 應 用 上 的 低 電 壓 低 功 率 元 件 使 用 時, 次 臨 界 區 將 益 形 重 要 單 晶 矽 的 TFT 室 溫 時 的 次 臨 界 斜 率 典 型 值 為 70~100 mv/decade 在 高 的 或 中 的 能 障 下 多 晶 矽 TFT 有 大 的 次 臨 界 斜 率, 典 型 值 為 0.3~1.5 V/decade 五 環 素 的 TFT 次 臨 界 斜 率 是 在 4~8 V/decade 電 晶 體 的 次 臨 界 斜 率 定 義 如 下 : = V G S = D VD const ( log I ) (2-5) 當 V G > V T 對 p 型 半 導 體 材 質 而 言, 如 果 想 要 有 好 的 電 晶 體 特 性, 就 必 須 要 12

31 有 小 的 次 臨 界 斜 率 電 流 開 關 比 (On/off current ratio) I on /I off 比 值 是 薄 膜 電 晶 體 中 另 一 項 重 要 的 參 數 由 於 此 比 值 受 閘 極 電 壓 的 影 響 很 大, 為 了 使 薄 膜 電 晶 體 的 表 現 更 好, 對 載 子 移 動 率 及 I on /I off 比 值 的 要 求 當 然 是 越 高 越 好 在 液 晶 顯 示 器 的 驅 動 電 路 應 用 上, 大 於 0.1 cm 2 /Vs 的 載 子 遷 移 率 及 大 於 10 6 的 I on /I off 比 值 是 必 需 的 13

32 2.3 有 機 半 導 體 薄 膜 製 備 在 前 面 的 論 述 中 提 及 載 子 位 移 率 是 依 據 分 子 的 排 列 方 式, 而 分 子 的 排 列 方 式 跟 有 機 薄 膜 的 製 備 有 相 當 重 要 的 關 係, 目 前 最 常 使 用 的 製 備 方 法 有 四 種 : (1) 電 化 學 法 [7], 利 用 電 化 學 的 方 法, 誘 使 分 子 在 表 面 發 生 聚 合 反 應, 這 個 方 法 雖 然 簡 單, 但 卻 只 能 在 具 有 導 電 性 質 的 表 面 發 生 反 應, 這 對 某 些 只 能 使 用 絕 緣 體 當 基 材 的 元 件 ( 如 : 有 機 場 效 電 晶 體 ) 是 一 個 重 大 缺 點 (2) 旋 轉 塗 佈 [8-10]: 利 用 旋 轉 基 材 使 材 料 均 勻 地 分 佈 在 基 材 上, 是 一 個 省 時 又 便 利 的 方 法, 可 惜 這 方 法 只 能 使 用 可 溶 性 半 導 體 材 料, 但 目 前 表 現 較 好 的 半 導 體 材 料 ( 如 :Pentacene α-sexithiophene ) 皆 屬 於 不 可 溶 的, 因 此 無 法 使 用 此 種 方 法 (3) 真 空 蒸 鍍 法, 在 接 近 10-5 到 10-6 torr 的 真 空 腔 內, 加 熱 有 機 材 料 使 其 昇 華, 沉 積 至 上 方 預 備 好 的 基 材, 這 種 方 法 適 用 於 所 有 基 材, 而 且 也 可 以 製 備 大 面 積 的 薄 膜, 缺 點 就 是 不 能 使 用 會 熱 分 解 的 材 料 及 需 要 精 密 昂 貴 的 儀 器 (4)Langmuir-Blodgett 技 術 [11]:Langmuir 在 1979 年 完 成 了 第 一 個 兩 性 分 子 在 水 空 氣 介 面 形 成 的 單 層 薄 膜 系 統 研 究, 之 後 Blodgett 進 一 步 使 14

33 用 固 體 基 材 將 Langmuir 薄 膜 從 水 面 拉 出 發 展 出 可 在 基 材 表 面 沉 積 的 多 層 薄 膜 技 術 稱 為 Langmuir-Blodgett 薄 膜 L-B 薄 膜 的 原 理 是 利 用 類 似 介 面 活 性 劑 的 兩 性 分 子, 在 水 面 上 形 成 一 層 膜, 由 薄 膜 側 面 施 加 壓 力, 使 表 面 分 子 逐 漸 聚 集, 由 於 介 面 活 性 劑 的 兩 性 特 徵, 因 此 親 水 端 會 朝 向 水 面, 疏 水 端 則 遠 離 水 面, 故 當 壓 力 施 至 某 一 力 量 時, 分 子 會 呈 整 齊 的 排 列, 這 時 再 利 用 一 個 固 體 基 板 將 此 薄 膜 拉 出 水 面 15

34 2.4 文 獻 回 顧 近 幾 年 來, 以 可 撓 曲 式 之 塑 膠 基 板 取 代 傳 統 矽 基 板 為 主 之 研 究 正 方 興 未 艾 而 大 部 分 之 研 究 皆 注 重 在 其 介 電 層 對 於 電 特 性 之 影 響 如 : 1990 年, Peng 等 人 [12] 第 一 個 研 究 不 同 高 分 子 絕 緣 層 在 OTFT 中 的 影 響, 在 V G = 30 V 半 導 體 sixthiophene (6T) 沉 積 在 絕 緣 層 cyanoethylpullulan (CYEPL) (k = 18.5,C i = 6 nf/cm 2 ) 上, 得 到 其 位 移 率 為 cm 2 /Vs 1997 年,Bao 等 人 [13] 第 一 個 使 用 polyimide (PI) 為 絕 緣 層 在 OTFT 中 的 影 響, 其 利 用 半 導 體 P3HT 沉 積 在 絕 緣 層 PI (C i = 20 nf/cm 2 ) 上, 得 到 其 位 移 率 為 0.03 cm 2 /Vs 2002 年 德 國 Halik 等 人 [14] 分 別 以 poly(ethylene naphthalate) (PEN) 為 基 板,polyvinylphenol (PVP) 為 絕 緣 Poly(3,4-ethylenedioxythiophene), poly(styrenesulfonate) (PEDOT:PSS) 取 代 常 用 金 屬 為 電 極, 製 成 之 pentacene TFT, 其 位 移 率 為 0.05 cm 2 /Vs,on/off current ratio 年 德 國 Klauk 等 人 [15] 以 SiO 2 為 絕 緣 層,Ni 為 電 極,PEN 為 基 板 製 成 TFT 其 位 移 率 為 0.19 cm 2 /Vs,on/off current ratio 為 10 6 及 其 subthreshold slope 為 1 V/decade 2003 年 [16] 再 以 PVP 為 絕 緣 層 其 位 移 率 0.7 cm 2 /Vs 2003 年 日 本 Fujita 等 人 [17] 以 poly(chloro-p-xylene) (PCPX) 為 絕 緣 層, 在 Au 電 極 上 以 形 成 self-assembly monolayer ( SAM ) 結 構 並 以 electrode-peeling transfer 方 式 轉 印 至 可 撓 曲 基 板 上 製 成 pentacene TFT, 其 16

35 位 移 率 為 0.12 cm 2 /Vs,on/off current ratio 為 年 西 班 牙 Puigdollers 等 人 [18] 以 PEN 為 基 板,Au 為 電 極,PMMA 為 絕 緣 層 製 成 之 pentacene TFT, 其 位 移 率 為 0.01 cm 2 /Vs,on/off current ratio 為 年 日 本 Sekitani 等 人 [19] 以 PI 為 基 板 及 絕 緣 層, 且 在 pentacene 上 覆 蓋 上 parylene 作 為 保 護 層 其 位 移 率 為 0.27 cm 2 /Vs 2005 年 Yang 等 人 [20] 以 poly(imide-siloxane) 來 處 理 絕 緣 層 控 制 其 表 面 能 其 位 移 率 為 0.56 cm 2 /Vs,on/off current ratio 年 韓 國 Yang 等 人 [21] 以 PEN 為 基 板,Al 為 閘 極,Al 2 O 3 poly(α-methylstyrene) (PαMS) 為 絕 緣 層, 其 位 移 率 為 0.52 cm 2 /Vs, on/off current ratio 為 年 Li 等 人 [22] 以 PEDOT-PSS 作 為 電 極 材 料, 利 用 inking 與 stamping 技 術 製 備 TFT 其 位 移 率 為 0.71 cm 2 /Vs,on/off current ratio 為 年 Baeg 等 人 [23] 以 PαMS 為 絕 緣 層, 其 位 移 率 為 0.89 cm 2 /Vs, on/off current ratio 為 年 Jong 等 人 [24] 以 PEN 為 基 板,ITO 為 閘 極,pentacene 為 半 導 體 層,titanium silicon oxide (TiSiO 2 ) 為 絕 緣 層 位 移 率 為 0.67 cm 2 /Vs 2007 年 Hines 等 人 [25] 利 用 Transfer printing 製 備 以 PMMA 為 絕 緣 層,PET 17

36 為 基 板 其 位 移 率 為 cm 2 /Vs 由 以 上 所 發 表 的 文 獻, 可 以 歸 納 出 下 列 幾 點 1. 至 目 前 為 止 五 環 素 (pentacene) 已 在 各 種 不 同 塑 膠 基 板 上 被 製 備 成 薄 膜 電 晶 體 加 以 探 討 研 究 雖 元 件 之 特 性 在 近 幾 年 來 有 大 幅 改 進, 但 有 關 場 效 電 晶 體 載 子 位 移 率 之 太 小 及 太 高 的 操 作 電 壓 乃 未 解 決 常 用 之 基 板 為 PET,PI 及 PEN; 常 用 之 高 分 子 絕 緣 層 為 PVP,PMMA,PS 及 PI 也 有 選 擇 無 機 介 電 材 料 做 如 SiO 2,Al 2 O 3,Ta 2 O 5,TiSiO 2 單 獨 使 用 或 與 高 分 子 形 成 dual layer 元 件 ; 構 造 以 上 接 觸 是 元 件 為 主 2. 對 下 接 觸 式 元 件 來 說, 金 屬 電 極 與 半 導 體 層 之 表 面 結 晶 狀 況 也 影 響 了 載 子 的 傳 輸 一 般 而 言 半 導 體 塗 佈 在 金 屬 電 極 與 與 絕 緣 層 上 所 形 成 之 結 晶 大 小 及 形 態 不 同, 不 均 一 的 表 面 狀 態 降 低 了 位 移 率 3. 高 介 電 常 數 材 料 作 為 閘 極 絕 緣 層 具 較 低 的 操 作 電 壓, 此 乃 因 在 隧 道 中 有 較 高 之 載 子 密 度, 因 此 可 以 較 低 電 壓 加 以 誘 發 (induced); 然 為 了 得 到 較 高 品 質 之 閘 極 絕 緣 層 或 交 聯 高 分 子 均 需 高 溫 製 程, 致 使 可 撓 式 基 板 在 應 用 上 有 其 限 制 4. 以 高 分 子 為 絕 緣 層, 其 介 電 係 數 較 SiO 2 等 無 機 絕 緣 層 為 低, 但 仍 有 優 良 之 絕 緣 層 性 質 及 較 高 之 內 部 崩 潰 電 壓, 且 對 於 塑 膠 基 板 撓 曲 時 應 力 集 中 現 象 較 無 機 絕 緣 材 料 緩 合, 也 易 以 solution process 如 spin-coating 18

37 方 式 沉 積, 可 以 低 溫 程 序 製 備 元 件 5. 選 擇 適 當 之 高 分 子 為 絕 緣 層 其 介 電 係 數 與 厚 度, 且 須 考 慮 其 與 溶 劑 之 相 溶 性 以 及 與 半 導 體 層 是 否 會 互 溶 ( 下 接 觸 式 元 件 構 造 ), 且 其 可 以 在 室 溫 下 以 spin-coating 或 以 printing 方 式 製 作 6. 選 擇 塑 膠 做 為 基 板 需 具 有 良 好 之 熱 穩 定 性 而 其 表 面 粗 糙 度 對 於 高 分 子 絕 緣 層 在 其 上 塗 佈 時 會 造 成 表 面 形 貌 不 同 進 而 影 響 光 電 效 應, 而 絕 緣 層 性 質 對 於 整 體 電 晶 體 特 性 有 重 要 之 影 響, 其 關 係 到 半 導 體 層 型 態 排 列, 絕 緣 層 表 面 粗 糙 度 是 另 一 重 要 關 鍵, 會 直 接 影 響 沉 積 之 半 導 體 層 缺 陷 密 度, 最 後 介 電 常 數 及 絕 緣 層 厚 度 所 產 生 之 電 容 值, 也 會 影 響 決 定 元 件 的 載 子 傳 輸 及 場 效 位 移 率 19

38 2.5 研 究 動 機 近 幾 年, 製 作 可 撓 式 薄 膜 電 晶 體 之 相 關 研 究 相 當 的 多, 所 使 用 的 基 板 及 絕 緣 層 也 不 盡 相 同, 因 不 同 基 板 所 能 承 受 之 製 程 溫 度 不 一 樣, 且 不 同 絕 緣 層 與 半 導 體 層 界 面 所 造 成 狀 態 也 不 盡 相 同, 不 同 的 絕 緣 層 會 影 響 半 導 體 在 其 表 面 所 排 列 之 方 式 有 所 差 異, 所 造 成 的 結 晶 相 也 不 盡 相 同 在 本 研 究 中 利 用 目 前 文 獻 上 還 未 有 人 使 用 的 聚 醯 胺 樹 酯 (polyamide resin)(pa) 來 做 為 電 晶 體 之 閘 極 絕 緣 層, 來 探 討 其 對 電 晶 體 電 特 性 之 影 響 並 且 在 利 用 聚 甲 基 丙 烯 酸 甲 酯 (poly(methyl methacrylate)) (PMMA) 進 一 步 與 聚 醯 胺 樹 酯 作 為 雙 層 絕 緣 層, 來 提 昇 元 件 之 特 性 並 利 用 十 八 烷 基 硫 醇 (1-ODT) 及 十 八 烷 基 三 氯 矽 烷 (OTS) 來 改 變 閘 極 金 電 極 之 表 面 特 性 進 而 影 響 五 環 素 沈 積 之 排 列 在 利 用 AFM,XRD 來 加 以 佐 證 及 探 討 元 件 之 特 性 本 研 究 期 望 能 達 到 驅 動 顯 示 器 之 載 子 位 移 率 達 到 0.1 cm 2 /Vs, 開 關 電 流 比 達

39 第 三 章 實 驗 部 分 3.1 藥 品 1. 半 導 體 材 料 Pentacene C 12 H 24 五 環 素, 分 子 量 g/mole, 熔 點 , Aldrich, 98%, 未 經 過 任 何 純 化 直 接 使 用 2. 溶 劑 (1) Toluene C 7 H 8 甲 苯,HPLC 級,99% (2) Chloroform CHCl 3 三 氯 甲 烷,HPLC 級,99% (3) Acetone CH 3 COCH 3 丙 酮,HPLC 級,99% 3. 金 電 極 處 理 劑 (1) 1-octadecanethiol ( 1-ODT ) CH 3 (CH 2 ) 17 SH 十 八 烷 基 硫 醇 Aldrich,98% (2) Octadecyltrichlorosilane(OTS) CH 3 (CH 2 ) 17 SiCl 十 八 烷 基 三 氯 矽 烷,Aldrich,95% 4. 塑 膠 基 材 及 高 分 子 絕 緣 層 (1) Poly(ethylene terephthalate) (PET) 聚 對 苯 二 甲 酸 乙 二 酯, 南 亞 (NAN YA) 塑 膠 公 司, 規 格 BP21-100μ (2) Polyamide resin (PA) 聚 醯 胺 樹 酯,Aldrich 21

40 (3) Poly(methyl methacrylate) (PMMA) 聚 甲 基 丙 烯 酸 甲 酯 ARCOS 分 子 量 35, 可 撓 式 有 機 薄 膜 電 晶 體 製 備 A. 清 洗 塑 膠 基 板 1. 先 將 PET 基 材 切 成 長 4 cm 寬 2 cm 之 大 小 2. 以 丙 酮 及 去 離 子 水 清 洗 3. 放 入 真 空 烘 箱 烤 150, 兩 小 時 4. 在 以 丙 酮 與 去 離 子 水 清 洗 5. 放 在 加 熱 板 上 加 熱 120, 一 小 時 B. 濺 鍍 閘 極 電 極 1. 將 濺 鍍 機 依 程 序 熱 機, 並 放 上 金 靶, 注 意 正 反 面 2. 將 PET 以 氮 氣 清 除 表 面 灰 塵, 再 依 序 置 入 target holder 中, 再 蓋 上 chamber 3. 依 程 序 抽 真 空, 準 備 開 始 濺 鍍 4. 以 電 流 100 ma 時 間 70 秒, 預 濺 鍍 一 次 5. 以 電 流 150 ma 時 間 55 秒, 濺 鍍 一 次 6. 依 程 序 將 濺 鍍 機 關 閉, 完 成 濺 鍍 工 作 C. 閘 極 金 電 極 處 理 1. 配 置 1-ODT 與 OTS 之 三 氯 甲 烷 溶 液 22

41 2. 以 浸 泡 方 式 將 濺 鍍 好 之 閘 極 放 入 溶 劑 中, 三 十 分 鐘 3. 將 元 件 取 出, 利 用 甲 苯 沖 洗, 置 於 加 熱 板 上 加 熱 100, 十 分 鐘 E. 介 電 層 製 作 1. 在 閘 極 金 電 極 上 以 旋 轉 塗 佈 方 式 上 一 層 高 分 子 2. 將 塗 佈 完 之 塑 膠 基 板 放 於 加 熱 板 上 烤 乾 去 除 溶 劑 F. 半 導 體 層 沉 積 以 真 空 蒸 鍍 方 式 將 五 環 素 沉 積 在 絕 緣 層 之 上, 腔 體 壓 力 維 持 在 torr, 蒸 鍍 速 率 維 持 在 0.8~1.0 Å/sec.,pentacene 厚 度 為 50 nm G. 源 汲 與 汲 極 電 極 製 作 1. 以 光 罩 定 義 電 極 圖 案 通 道 寬 度 為 0.15 cm, 長 度 100 μm 2. 重 複 濺 鍍 之 步 驟 3. 完 成 上 接 觸 式 元 件 3.3 Metal-Insulator-Semiconductor (MIS) 結 構 製 作 1. 以 丙 酮, 去 離 子 水 清 洗 矽 基 板 2. 用 棉 花 棒 沾 HF 去 除 原 生 氧 化 層 3. 塗 佈 上 高 分 子 膜 4. 蒸 鍍 鋁 電 極 5. 以 Keithley 4200 量 測 23

42 3.4 儀 器 1. 半 導 體 參 數 儀 量 測 系 統 (Semiconductor Parametric Test System, Keithley 4200) 以 Kethiely 4200 在 100kHz 下 量 測 絕 緣 層 電 容 值 利 用 之 結 構 為 Metal-Insulator-Semiconductor (MIS) 之 來 量 測 2. 半 導 體 參 數 儀 量 測 系 統 (Semiconductor Parametric Test System, Hewlett Packard 4155C) 用 HP 4155C 來 量 測 OTFT 汲 極 電 流 對 汲 極 - 源 極 電 壓 (I D -V DS ) 特 性, 由 三 根 探 針 分 接 觸 源 極 汲 極 和 閘 極 上, 進 行 I D -V DS 特 性 量 測 3. 原 子 力 顯 微 鏡 (Atomic Force Microscope, AFM, Digital Instruments Multimode Nanoscope III) 利 用 原 子 力 顯 微 鏡 的 non-contact mode, 針 尖 與 樣 品 表 面 原 子 尖 的 微 弱 作 用 力 來 作 為 回 饋, 以 維 持 針 尖 在 樣 品 上 方 以 維 持 固 定 高 度 掃 描, 從 而 得 知 樣 品 表 面 的 高 低 起 伏, 掃 描 pentacene 表 面, 量 測 晶 粒 大 小 型 態 及 覆 蓋 性 4. X-ray 繞 射 儀 (XRD)( X-ray Diffractometer, MAC Sience, M 21X ) 利 用 X 射 線 在 晶 體 中 繞 射 現 象 來 分 析 材 料 的 晶 體 結 構 晶 格 參 數 晶 體 缺 陷 不 同 結 構 相 的 含 量 及 內 應 力 的 方 法 透 過 在 一 定 的 晶 體 結 構 模 型 基 礎 上, 根 據 與 晶 體 樣 品 產 生 繞 射 後 的 X 射 線 訊 號 特 24

43 徵 去 分 析 計 算 出 樣 品 的 晶 體 及 結 構 與 晶 格 參 數 在 塑 膠 基 板 上 塗 佈 上 高 分 子 絕 緣 層 以 真 空 蒸 鍍 方 式 鍍 上 五 環 素, 將 其 放 置 於 載 具 上, 以 每 分 鐘 1 的 速 率 量 測 2-30, 用 來 測 量 pentacene 晶 相 程 度 5. 膜 厚 量 測 系 統 (Tencor Alpha-step 2000) 用 來 量 測 絕 緣 層 之 厚 度, 絕 緣 層 以 旋 轉 塗 佈 方 式 製 作, 利 用 探 針 掃 過 塑 膠 基 板 與 絕 緣 層 所 造 成 的 高 度 差 來 量 測 絕 緣 層 厚 度 25

44 第 四 章 結 果 與 討 論 4.1 前 言 一 般 而 言, 有 機 薄 膜 電 晶 體 的 基 本 組 成 可 分 為 電 極 ( 閘 極 源 極 汲 極 ) 絕 緣 層 有 機 半 導 體 層 Pentacene 材 料 的 載 子 遷 移 率 受 限 於 其 晶 體 與 晶 體 間 的 能 障, 載 子 在 pentacene 晶 體 本 身 的 傳 遞 速 度 是 相 當 快 的, 但 是 當 載 子 從 一 晶 體 跳 至 另 一 晶 體 時, 會 因 為 晶 體 與 晶 體 邊 界 的 能 障, 大 大 降 低 載 子 的 移 動 速 度 藉 由 這 個 原 理, 我 們 希 望 得 到 較 大 晶 粒 的 pentacene, 以 減 少 晶 體 的 數 目, 也 就 是 減 少 晶 體 與 晶 體 的 邊 界 數 目, 來 提 升 載 子 位 移 率 本 研 究 利 用 各 種 不 同 的 高 分 子 材 料 表 面 來 蒸 鍍 pentacene 分 子, 利 用 AFM 及 XRD 來 觀 察 pentacene 的 晶 粒 大 小 及 結 晶 型 態, 進 一 步 製 作 元 件 加 以 討 論 26

45 4.2 以 Metal-Insulator-Semiconductor(MIS) 量 測 絕 緣 層 之 電 容 計 算 電 晶 體 特 性 時, 需 要 正 確 的 電 容 值 (C i ) 在 這 利 用 金 屬 - 絕 緣 層 - 半 導 體 層 (Metal-Insulator-Semiconductor(MIS)) 結 構 來 測 量 不 同 高 分 子 絕 緣 層 之 電 容 值 Figure 4.1 分 別 代 表 以 Polyamide (PA) PA/Poly(methyl methacrylate) (PMMA) 及 PMMA/PA 三 種 不 同 的 絕 緣 層 結 構 之 電 容 值, 其 值 分 別 為 及 0.99 nf/cm x10-9 (a) C i (F/cm 2 ) 1.87x x x V G (V) Figure 4.1 C i vs. V G characteristics of (a) PA, (b) PA/PMMA, and (c) PMMA/PA dielectric at ac frequency of 100 khz. 27

46 1.95x10-9 (b) C i (F/cm 2 ) 1.92x x V G (V) 1.2x x10-9 (c) C i (F/cm 2 ) 8.0x x x x V G (V) Figure 4.1 (continued). 28

47 4.3 改 變 不 同 絕 緣 層 加 熱 處 理 溫 度 對 五 環 素 沈 積 之 影 響 從 文 獻 中 可 以 得 到 上 接 觸 式 元 件 可 以 比 下 接 觸 式 元 件 擁 有 較 佳 的 電 特 性, 其 原 因 是 因 為 上 接 觸 元 件 比 下 接 觸 元 件 有 較 少 的 接 觸 電 阻, 較 不 影 響 電 荷 之 注 入 (injection) 行 為 因 此 本 研 究 之 實 驗 皆 採 用 上 接 觸 元 件 (Au/pentacene/dielectric/Au/substrate) 並 探 討 不 同 絕 緣 層 及 處 理 劑 對 閘 極 所 造 成 之 影 響 首 先 固 定 基 板 溫 度 (100 ), 探 討 不 同 加 熱 處 理 對 於 閘 極 絕 緣 層 之 成 膜 品 質, 對 於 五 環 素 結 晶 性 之 影 響 因 此, 改 變 不 同 加 熱 處 理 溫 度 分 別 為 及 160 加 熱 時 間 為 三 十 分 鐘 從 Table 4.1 中 可 得 到 當 溫 度 為 120 時 可 以 得 到 最 佳 的 載 子 位 移 率 0.36 cm 2 /Vs, 開 關 電 流 比 , 且 從 Figure 4.2 中 可 以 明 顯 發 現 當 絕 緣 層 溫 度 為 120 時 其 on current 較 高 且 較 為 飽 和, 其 電 特 性 圖 如 Figure 4.3 所 示 因 此 接 下 來 之 絕 緣 層 之 處 理 溫 度 皆 為 120 加 熱 時 間 三 十 分 鐘 而 在 加 熱 處 理 前 可 以 明 顯 發 現 表 面 呈 現 白 色 霧 狀, 當 經 過 處 理 後 呈 現 透 明 之 顏 色 而 在 此 狀 態 時 之 元 件 特 性 最 佳 白 色 霧 狀 乃 是 因 為 溶 劑 未 全 部 移 除 所 造 成, 此 現 象 會 影 響 半 導 體 沈 積 而 太 高 溫 會 造 成 絕 緣 層 些 許 龜 裂 進 而 影 響 元 件 之 特 性 29

48 Table 4.1 Electrical parameters of flexible thin-film transistor fabricated with gate dielectric subjected to heat treatment Temp. Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade) x x C 120 C 140 C 160 C V G =-50 V -6.0x10-6 I D -4.0x x V DS Figure 4.2 Output characteristics of OTFT with polyamide (PA) gate dielectric subjected to heat treatment. 30

49 -1.0x x10-6 (a) - 50 V - 40 V I D -6.0x x V - 20V -2.0x V V V DS 3.5x x x10-3 (b) -5-6 I D 1/2 2.0x x LOG(-I D ) 1.0x x V G Figure 4.3 (a) I D V DS and (b) LOG(-I D ) / I D 1/2 V G characteristics of flexible pentacene OTFT with PA gate dielectric subjected to heat treatment at 120 for 30 min. 31

50 4.4 不 同 基 板 溫 度 對 於 元 件 特 性 之 影 響 固 定 絕 緣 層 處 理 條 件 之 溫 度 後, 進 而 改 變 基 板 溫 度, 因 從 文 獻 上 得 知, 不 同 的 基 板 溫 度 會 影 響 半 導 體 沈 積 時 的 排 列 次 序, 而 影 響 元 件 特 性 由 Figure 4.4 中 可 以 發 現 最 佳 之 基 板 溫 度 為 100 在 基 板 溫 度 100 時, 元 件 之 載 子 位 移 率 為 0.36 cm 2 /Vs, 開 關 電 流 比 為 8.05 x 10 2,on current 為 6.79 x 10-6 A,off current 為 4.84 x 10-9 A, 起 始 電 壓 為 V, 次 臨 界 斜 率 為 4.6 V/decade 而 從 Table 4.2 上 述 之 元 件 特 性 可 以 發 現 當 基 板 溫 度 改 變 時 元 件 特 性 隨 之 變 化 在 基 板 溫 度 100 時 明 顯 比 其 他 基 板 溫 度 之 特 性 較 好, 其 原 因 為 當 基 板 溫 度 改 變 會 影 響 五 環 素 之 排 列 次 序 性 質 與 結 晶 顆 粒 大 小,ㄧ 般 而 言 當 基 板 溫 度 較 高 時, 其 排 列 次 序 性 質 會 較 有 ㄧ 致 性 而 得 到 較 高 之 載 子 位 移 率 與 開 關 電 流 比 此 現 象 是 因 為 五 環 素 之 結 晶 分 子 會 受 到 微 弱 的 凡 得 瓦 而 力 相 互 影 響, 薄 膜 的 成 長 方 式 的 條 件 與 分 子 間 非 等 向 性 之 微 弱 平 衡, 相 鄰 分 子 和 基 板 狀 態 相 互 影 響 其 中 絕 緣 層 材 質, 基 板 溫 度, 沈 積 速 率 等 這 些 變 數 都 會 影 響 薄 膜 之 形 態 32

51 -1.0x x C 100 C 120 C V G =-50 V -6.0x10-6 I D -4.0x x V DS Figure 4.4 Output characteristics of pentacene OTFT depend on substrate temperature during pentacene deposition. Table 4.2 Electrical parameters of flexible thin-film transistor fabricated depend on substrate temperature Temp. Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade)

52 4.5 單 層 PA 絕 緣 層 以 1-ODT 處 理 閘 極 金 電 極 對 元 件 特 性 之 影 響 利 用 1-ODT 作 閘 極 金 電 極 處 理, 可 以 發 現 在 低 濃 度 時 位 移 率 變 化 並 不 大, 維 持 在 0.6 cm 2 /Vs 且 當 濃 度 在 1.5 wt% 時 其 位 移 率 可 達 到 1.04 cm 2 /Vs, 開 關 電 流 比 為 這 是 因 為 硫 醇 會 與 金 產 生 共 價 鍵 結 (S-Au) 使 得 金 電 極 表 面 更 加 的 平 坦, 因 此 絕 緣 層 在 塗 佈 時 可 以 更 加 的 平 滑, 讓 半 導 體 材 料 五 環 素 在 沈 積 時 能 更 有 方 向 性, 結 晶 性 能 提 高, 增 加 元 件 的 電 特 性 由 Table 4.3 中 比 較 未 處 理 及 處 理 濃 度 為 1.5 wt% 時 可 以 發 現 次 臨 界 斜 率 有 明 顯 之 改 善 且 on current 有 明 顯 之 提 昇, 由 A 到 A 使 得 元 件 特 性 能 更 進 一 步 之 改 善 Figure 4.5 為 AFM 之 圖 形,Figure 4.5( a ) 為 經 過 丙 酮 及 去 離 子 水 清 洗 過 後 之 塑 膠 基 板,Figure 4.5( b ) 為 以 濺 鍍 法, 在 塑 膠 基 板 上 濺 鍍 上 一 層 閘 極 金 電 極 後 之 圖 形 觀 察 到 表 面 粗 糙 度 並 無 太 大 之 改 變, 都 約 為 2.60 nm 當 塗 佈 上 一 層 高 分 子 絕 緣 層 (PA) 如 Figure 4.5( c ) 所 示, 可 以 發 現 表 面 相 當 平 坦 其 粗 糙 度 只 有 0.60 nm 而 在 真 空 蒸 鍍 上 主 動 層 五 環 素 後 如 Figure 4.5( d ) 所 示, 其 表 面 顆 粒 並 不 是 較 均 一 的 且 顆 粒 較 小 Figure 4.6 為 以 1-ODT 作 閘 極 金 電 極 處 理 後 之 圖 形 可 以 發 現 經 過 處 理 後 閘 極 表 面 變 得 更 加 平 坦 從 未 經 處 理 之 2.69 nm 降 至 2.60 nm (1-ODT of 0.5 wt%) 及 2.31 nm (1-ODT of 1.5 wt%), 經 塗 佈 上 一 層 高 分 子 絕 緣 層 後 原 本 金 電 極 較 為 平 坦 之 表 面 也 變 得 更 加 之 平 坦 如 Figure 4.7 所 示 從 34

53 Table 4.3 Electrical parameters of flexible thin-film transistor fabricated with 1-ODT modified gate electrode Concentration Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade) untreated wt% wt% wt% wt%

54 (a) Rms= 2.59 nm (c) Rms=0.60 nm (b) Rms= 2.69 nm (d) Rms=12.86 nm Figure 4.5 AFM images of (a) intrinsic polyester plastic substrate, (b) Au deposited on the surface of plastic substrate by sputtering technology, (c) polymer gate dielectric deposited on the surface of gold electrode by spin-coating method, and (d) pentacene film deposited on the surface of PA by evaporation. 36

55 (a) Rms=2.60 nm (b) Rms=2.31 nm Figure 4.6 AFM images of the Au surface treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt%. 37

56 (a) Rms=0.54 nm (b) Rms=0.51 nm Figure 4.7 AFM images of PA spun on the surface of Au electrode treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt%. 38

57 0.60 nm 分 別 降 到 0.54 nm 及 0.51 nm, 這 可 能 可 以 使 得 五 環 素 之 沈 積 更 具 有 方 向 性 從 AFM 圖 形 Figure 4.8 與 未 作 處 理 之 圖 形 Figure 4.5 ( d ) 作 比 較 可 以 發 現 未 作 處 理 之 顆 粒 相 對 較 小, 但 經 過 處 理 過 後 顆 粒 較 大, 這 可 以 減 少 晶 粒 的 邊 界 而 增 加 電 洞 的 傳 遞 之 速 度, 而 改 善 元 件 之 特 性 比 較 其 表 面 粗 糙 度 經 過 處 理 後 閘 極 變 得 更 加 平 坦, 閘 極 塗 佈 上 絕 緣 層 較 未 作 處 理 的 平 坦 許 多, 可 以 發 現 未 作 閘 極 金 電 極 處 理 的 元 件, 在 蒸 鍍 上 半 導 體 層 後 其 表 面 粗 糙 度 較 大 約 為 nm, 而 經 過 處 理 後 的 元 件 粗 糙 度 降 低 如 1-ODT 濃 度 為 0.5 wt% 及 1 wt% 時 其 表 面 粗 糙 度 分 別 降 為 及 nm (Figure 4.8) 而 表 面 形 貌 較 平 坦 可 以 有 效 降 低 捕 捉 態 (trap state), 減 少 電 荷 在 傳 遞 時 被 侷 限 在 陷 阱 中 而 降 低 載 子 位 移 率 由 Figures 4.9 與 4.3 之 電 特 性 上 來 比 較, 於 相 同 蒸 鍍 條 件 下 的 元 件 特 性, 未 經 1-ODT 處 理 之 元 件 與 經 過 處 理 (1-ODT of 1.5 wt%) 的 其 電 特 性 可 由 0.36 cm 2 /Vs 上 升 到 1.04 cm 2 /Vs 開 關 電 流 比 也 些 許 增 加 了 2 倍 到 達 10 3 之 水 準 而 由 Figure 4.10 (a) 可 以 發 現 未 經 處 理 之 表 面 結 晶 性 看 起 來 較 為 平 滑, 而 經 過 處 理 過 後, 在 蒸 鍍 上 五 環 素 之 半 導 體 層 其 結 晶 顆 粒 似 乎 擁 有 較 好 之 結 晶 性 如 Figure 4.10 (b) (c), 在 進 一 步 利 用 XRD 來 作 半 導 體 層 之 結 晶 性 強 度 分 析 由 文 獻 上 得 知 典 型 的 XRD 圖 形 具 有 兩 個 可 分 辨 39

58 (a) Rms=12.73 nm (b) Rms=11.29 nm Figure 4.8 AFM images of pentacene film deposited on the surface of PA with Au electrode treated with 1-ODT of (a) 0.5 wt% and (b) 1.5 wt%. 40

59 I D -2.0x x10-5 (a) -1.6x V -1.4x x x V -8.0x x V -4.0x V -2.0x V V V DS 6.0x x10-3 (b) x I D 1/2 3.0x x LOG(-I D ) 1.0x V G Figure 4.9 (a) I D V DS and (b) LOG(-I D ) / I D 1/2 V G characteristics of flexible pentacene OTFT by capping 1-ODT(1.5wt%) modified gate electrode. 41

60 (a) (b) (c) Figure D AFM images of pentacene deposited on the surface of PA with Au gate electrode (a) and subjected to 1-ODT of (b) 0.5 wt% and (c) 1.5 wt% treatment. 42

61 的 繞 射 峰, 一 個 是 薄 膜 相 (thin film phase), 一 個 是 單 晶 相 (single crystal phase), 由 布 拉 格 繞 射 公 式 2 dsiin θ = nλ 其 中, λ 為 X-ray 的 波 長 (λ= Å), θ 為 繞 射 角, n 為 X-ray 打 到 晶 格 中 反 射 的 階 數, 通 常 定 為 1 其 峰 值 所 對 應 的 d001-spacings 分 別 為 15.4 Å 和 14.5 Å [26] 在 從 XRD 圖 (Figure 4.11) 中 可 以 得 到 經 過 1.5 wt% 的 1-ODT 處 理 閘 極 金 電 極 以 後 可 以 得 到 較 好 之 結 晶 特 性, 其 結 晶 強 度 (450) 較 未 處 理 ( 340 ) 稍 微 高 一 些, 這 與 Figure 4.10 所 觀 察 到 的 相 符 合 雖 然 從 Figure 4.5 (d) 發 現 未 經 處 理 之 型 態 的 結 晶 很 小 且 排 列 比 處 理 後 的 較 為 整 齊, 但 表 面 平 整 度 卻 非 常 的 差 (12.86 nm), 從 Figure 4.11 (a) XRD 之 圖 形 也 可 以 看 出 其 結 晶 性 較 差, 這 也 說 明 了 為 何 經 過 1-ODT 處 理 後 元 件 特 性 可 以 提 升 到 1.04 cm 2 /Vs 43

62 500 (a) 400 Intensity θ 500 (b) 400 Intensity θ Figure 4.11 XRD patterns of pentacene film deposited on the surface of PA with Au gate electrode (a) and subjected to 1-ODT of (b) 0.5 wt% and (c) 1.5 wt% to treatment. 44

63 500 (c) 400 Intensity θ Figure 4.11 (continued). 45

64 4.6 單 層 PA 絕 緣 層 以 OTS 處 理 閘 極 金 電 極 對 元 件 特 性 之 影 響 利 用 OTS 本 身 在 金 電 極 表 面 所 形 成 的 薄 膜, 來 改 變 絕 緣 層 的 表 面 形 態, 進 一 步 使 的 半 導 體 層 沈 積 時 能 有 更 高 的 排 列 方 式 一 般 而 言 對 於 二 氧 化 矽 如 果 表 面 粗 糙 度 降 低 時 會 使 得 五 環 素 沈 積 顆 粒 較 大 從 Figure 4.12 與 Table 4.4 來 探 討 其 電 特 性, 可 以 發 現 經 過 閘 極 處 理 後 特 性 有 所 改 善 比 較 其 電 特 性, 由 Figure 4.12, 可 以 發 現 以 OTS 做 處 理 後 on current 上 升 因 此 位 移 率 有 明 顯 的 增 加, 在 濃 度 為 2.0 wt% 時 可 達 到 3.36 cm 2 /Vs, 開 關 電 流 比 也 比 未 處 理 的 增 加 四 倍 之 多, 到 達 而 在 濃 度 為 1.5 wt% 時 位 移 率 為 1.33 cm 2 /Vs, 而 off current 也 下 降 到 約 為 A 因 此 開 關 電 流 比 可 以 比 未 處 理 的 增 加 三 個 次 方, 到 達 , 而 在 其 他 濃 度 中 位 移 率 也 有 1 cm 2 /Vs 的 水 準 且 開 關 電 流 比 也 有 10 3, 都 比 未 作 處 理 的 特 性 較 佳, 也 比 以 1-ODT 做 處 理 的 改 善 1~2 倍 比 較 Figures 4.13 與 4.6 可 以 發 現 經 過 OTS 與 1-ODT 做 閘 極 金 電 極 處 理 過 後, 以 OTS (2 wt%) 作 處 理 之 表 面 變 得 較 為 粗 糙 (19.30 nm), 而 以 1-ODT (1.5 wt%) 較 為 平 坦, 其 原 因 是 因 為 1-ODT 會 與 金 產 生 共 價 鍵 的 結 合 而 使 表 面 更 加 平 滑, 但 OTS 只 會 在 金 電 極 表 面 上 自 我 排 列 一 薄 膜 所 造 成 Figures 4.14 為 經 過 OTS 做 閘 極 處 理 後 塗 佈 上 絕 緣 層 之 圖 形, 其 表 面 粗 糙 度 為 0.77 nm (1.5 wt%),0.97 nm (2 wt%) 46

65 -5.0x x x10-5 (a) untreated 1-ODT 1.5 wt% OTS 1.5 wt% OTS 2.0 wt% V G =-50 V I D -2.0x x V DS (b) untreated 1-ODT 1.5wt% OTS 1.5wt% OTS 2wt% -I D V G Figure 4.12 (a) I D V DS and (b) -I D V G characteristics of flexible pentacene OTFT fabrication with gate electrode surface treated with 1-ODT or OTS. 47

66 Table 4.4 Electrical parameters of flexible thin-film transistor fabricated with OTS modified gate electrode Concentration Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade) 0.5 wt% wt% wt% wt% wt%

67 (a) Rms=11.26 nm (b) Rms=19.30 nm Figure 4.13 AFM images of gate electrode treated with OTS of (a) 1.5 wt% and (b) 2 wt%. 49

68 (a) Rms=0.77 nm (b) Rms=0.97 nm Figure 4.14 AFM images of PA spun on the surface of Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt%. 50

69 從 Figures 4.15,4.8 及 4.5 (d) 做 比 較, 可 以 發 現 當 蒸 鍍 上 半 導 體 層 後, 在 閘 極 上 未 作 處 理 的 與 以 1-ODT 及 OTS 做 處 理 的 其 表 面 型 態 完 全 不 同, 未 作 處 理 的 顆 粒 較 小 但 排 列 不 一, 而 以 1-ODT 做 處 理 的 顆 粒 較 大 但 堆 疊 不 一 致, 而 以 OTS 做 處 理 顆 粒 大 小 適 中, 排 列 也 較 為 整 齊 是 因 以 OTS 作 為 閘 極 金 電 極 處 理 劑 後 可 以 在 金 電 極 上 形 成 一 薄 膜, 而 使 得 絕 緣 層 表 面 能 提 供 較 好 的 沈 積 環 境, 能 讓 五 環 素 在 沈 積 時 擁 有 較 佳 的 結 晶 性 與 排 列 方 向 性 從 Figure 4.16 (b) 更 可 明 顯 的 發 現 在 以 2.0 wt% 的 OTS 處 理 的 金 電 極 所 提 供 的 環 境 下, 而 得 到 的 五 環 素 沈 積 形 態 為 本 實 驗 中, 所 顯 現 的 最 佳 的 表 面 形 態 在 從 Figure 4.17 的 XRD 的 圖 形 上 可 以 發 現, 以 OTS 做 處 理 後, 得 到 的 五 環 素 結 晶 強 度 都 較 佳 (650 ~ 700), 與 Figure 4.16 的 AFM 圖 形 所 得 到 的 形 態 相 符, 更 進 一 步 的 說 明 了, 較 好 的 結 晶 強 度 擁 有 較 好 的 位 移 率 且 表 面 形 態 較 均 一 的, 表 面 粗 糙 度 較 小 的, 其 所 代 表 的 是 表 面 陷 阱 數 目 較 少 有 助 於 電 荷 之 移 動 所 以 得 到 的 特 性 也 更 為 突 出 51

70 (a) Rms=11.24 nm (b) Rms=9.73 nm Figure 4.15 AFM images of pentacene film deposited on the surface of with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt%. 52

71 (a) (b) Figure D AFM images of pentacene film deposited on the surface of PA with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt%. 53

72 (a) 500 Intensity θ (b) 600 Intensity θ Figure 4.17 XRD patterns of pentacene film deposited on the surface of PA with Au electrode treated with OTS of (a) 1.5 wt% and (b) 2.0 wt%. 54

73 4.7 以 PA 及 PMMA 作 為 雙 層 絕 緣 層 利 用 PMMA 及 PA 作 為 雙 層 絕 緣 層 來 探 討 電 特 性 之 影 響, 首 先 利 用 不 同 轉 速 塗 佈 高 分 子 絕 緣 層, 來 製 作 不 同 成 膜 性 的 高 分 子 絕 緣 層, 並 由 α-step 來 量 測 厚 度 可 以 發 現 雖 然 經 由 不 同 之 轉 速 來 製 作 閘 極 絕 緣 層 但 在 厚 度 上 可 以 發 現 並 沒 有 明 顯 之 變 化 因 此 不 另 外 考 慮 電 容 值 所 造 成 的 影 響 由 Table 4.5 中 可 以 得 到 以 PMMA 作 為 下 層,PA 作 為 上 層 時, 載 子 位 移 率 雖 然 與 單 層 做 比 較 其 位 移 率 並 沒 有 太 大 之 改 變, 維 持 在 0.3~0.5 cm 2 /Vs 之 間 但 開 關 電 流 比 卻 比 單 層 PA 作 為 絕 緣 層 時 大 幅 增 加 四 個 次 方, 可 能 原 因 為 PMMA 作 為 底 層 時 可 以 有 效 的 減 少 當 閘 極 施 加 一 偏 壓 時 所 誘 發 的 電 荷 從 絕 緣 層 在 回 到 閘 極 當 中 而 減 少 漏 電 流 發 生, 因 此 off current 可 達 到 ~10-12 A 的 水 準 因 此,on current 雖 然 比 單 層 稍 微 下 降, 但 位 移 率 還 是 保 持 在 0.3~0.5 cm 2 /Vs 接 著 改 變 PA 及 PMMA 的 上 下 層 關 係 來 探 討 其 是 否 造 成 電 特 性 之 改 變 由 前 面 之 實 驗 可 以 得 到 經 由 PA 為 上 層 而 PMMA 為 下 層, 可 以 有 效 的 降 低 off current, 在 Figure 4.18 可 發 現 其 由 10-9 A 下 降 到 A, 而 改 善 開 關 電 流 比 之 大 小 由 10 2 提 升 到 10 6 改 由 PMMA 作 為 上 層 而 PA 作 為 下 層 來 作 為 閘 極 絕 緣 層, 由 Table 4.6 中 得 到 位 移 率 並 無 太 大 之 變 化 約 在 0.1 cm 2 /Vs 之 水 準, 但 是 開 55

74 Table 4.5 Electrical parameters of flexible thin-film transistor fabricated with PA/PMMA dual layer acted as gate dielectric Spin rate Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade) 2K/1K K/2K K/1.5K K/1.5K K: 1000 rpm Table 4.6 Electrical parameters of flexible thin-film transistor fabricated with PMMA/PA dual layer acted as gate dielectric Spin rate Mobility On/off ratio On current Off current V T SS (cm 2 /Vs) (A) (A) (V) (V/decade) 1K/2K K/2K K/2K K: 1000 rpm 56

75 -6.0x x x10-6 (a) PA/PMMA 2K/1.5K PA/PMMA 3K/1.5K PMMA/PA 1K/2K PMMA/PA 2K/2K I D -3.0x x x V DS (b) -I D PA/PMMA 2K1.5K PA/PMMA 3K1.5K PMMA/PA 1K2K PMMA/PA 2K2K V G Figure 4.18 (a) I D V DS and (b) -I D V G characteristics of flexible pentacene OTFT with PA and PMMA dual layer acted as gate dielectric. 57

76 關 電 流 比 雖 然 比 單 層 未 作 處 理 的 高, 但 比 PA 為 上 層 而 PMMA 為 下 層 時 所 的 到 的 開 關 電 流 比 小, 約 在 10 3 ~10 4 之 間, 因 off current 只 有 在 10-9 ~10-10 A 可 能 原 因 是 PA 之 絕 緣 特 性 並 沒 有 PMMA 好, 會 使 得 注 入 的 電 荷 再 回 到 閘 極 之 中 在 PA 為 上 層 而 PMMA 為 下 層 時 的 情 況 下, 由 Figure 4.19 的 XRD 之 圖 形 比 較 可 得, 當 轉 速 PA/PMMA:2 K/1.5 K (1K:1000 rpm) 時 其 結 晶 強 度 較 3 K/1.5 K 時 強 與 位 移 率 之 變 化 相 符 合 Figure 4.20 可 以 發 現 以 PA/PMMA 塗 佈 在 閘 極 上 後 之 圖 形, 粗 糙 度 約 在 0.60~0.70 nm 在 蒸 鍍 上 五 環 素 之 後 圖 形 為 Figure 4.21 可 以 比 較 得 到 其 中 以 2K/1.5K 表 面 較 為 平 坦 (9.13 nm), 因 此 陷 阱 態 較 少, 且 XRD 之 強 度 也 較 高, 這 代 表 晶 隙 邊 界 較 少, 所 以 載 子 傳 輸 時 所 需 填 滿 的 陷 阱 變 少, 進 而 改 善 元 件 特 性 從 Figure 4.18 電 特 性 圖 可 以 發 現 當 PMMA 為 上 層 而 PA 為 下 層 與 PA 為 上 層 PMMA 為 下 層 時 其 on current 與 off current 皆 有 明 顯 的 不 同 從 Figure 4.22 AFM 3D 之 圖 形 與 Figure 4.23 的 XRD 的 圖 形 可 以 觀 察 到 以 PMMA 為 上 層 時 其 五 環 素 的 結 晶 特 性 與 單 層 PA 跟 PA 為 上 層 時 的 特 性 不 同 當 以 單 層 PA 為 或 以 PA 為 上 層 時 都 只 出 現 一 種 結 晶 相 - 單 晶 相 (single crystal phase), 而 以 PMMA 為 上 層 時 卻 出 現 兩 種 結 晶 相, 單 晶 相 與 薄 膜 相 這 會 造 成 元 件 特 性 下 降, 因 當 存 在 一 種 結 晶 相 時 元 件 特 性 會 較 好 [27-29] 因 此 PMMA 有 較 好 的 絕 緣 性 但 無 較 好 的 電 特 性 因 其 58

77 (a) 500 Intensity θ 500 (b) 400 Intensity θ Figure 4.19 XRD patterns of pentacene film deposited on the PA/PMMA dual layer gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K. 59

78 (a) Rms=0.60 nm (b) Rms=0.69 nm Figure 4.20 AFM images of PA/PMMA dual layer gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K. 60

79 (a) Rms=9.13 nm (b) Rms=12.01 nm Figure 4.21 AFM images of pentacene deposited on the surface of PA/PMMA dual layer as gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K. 61

80 (a) (b) Figure D AFM images of pentacene deposited on the surface of PA/PMMA dual layer as gate dielectric with different spun rate of PA/PMMA: (a) 2K/1.5K and (b) 3K/1.5K. 62

81 (a) Intensity θ (b) Intensity θ Figure 4.23 XRD patterns of pentacene film deposited on the PMMA/PA dual layer as gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K. 63

82 會 使 得 五 環 素 結 晶 相 產 生 兩 種 情 形, 也 就 是 晶 體 排 列 不 整 齊, 進 而 造 成 元 件 特 性 較 差 的 原 因 在 Figure 4.24 中 可 明 顯 發 現 當 PMMA 為 上 層 其 表 面 粗 糙 度 增 加 到 nm 比 其 他 幾 種 情 況 粗 糙 許 多 從 Figures 4.25 與 4.26 觀 察 也 可 發 現 其 顆 粒 大 小 並 不 一 致, 排 列 也 較 不 整 齊, 這 造 成 更 多 的 晶 隙 陷 阱 而 造 成 電 特 性 不 佳 64

83 (a) Rms=23.54 nm (b) Rms=22.27nm Figure 4.24 AFM images of PMMA/PA dual layer gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K. 65

84 (a) Rms=15.51 nm (b) Rms=12.90 nm Figure 4.25 AFM images of pentacene deposited on the surface of PMMA/PA dual layer as gate dielectric with different spun rate of PMMA/PA: (a) 1K/2K and (b) 2K/2K. 66