查询 DSPIC30F3010( 汉 ) 供应商 捷多邦, 专业 PCB 打样工厂,24 小时加急出货 dspic30f6010a/6015 数据手册 高性能 16 位数字信号控制器 2007 Microchip Technology Inc. DS70150B_CN

Transcription

1 查询 DSPIC30F3010( 汉 ) 供应商 捷多邦, 专业 PCB 打样工厂,24 小时加急出货 数据手册 高性能 16 位数字信号控制器 2007 Microchip Technology Inc. DS70150B_CN

2 请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏代码保护功能的行为 就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的 这样做的人极可能侵犯了知识产权 Microchip 愿与那些注重代码完整性的客户合作 Microchip 或任何其他半导体厂商均无法保证其代码的安全性 代码保护并不意味着我们保证产品是 牢不可破 的 代码保护功能处于持续发展中 Microchip 承诺将不断改进产品的代码保护功能 任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 数字器件千年版权法案 (Digital Millennium Copyright Act) 如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为 提供本文档的中文版本仅为了便于理解 请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息 Microchip Technology Inc. 及其分公司和相关公司 各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任 建议参考 Microchip Technology Inc. 的英文原版文档 本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代 确保应用符合技术规范, 是您自身应负的责任 Microchip 对这些信息不作任何明示或暗示 书面或口头 法定或其他形式的声明或担保, 包括但不限于针对其使用情况 质量 性能 适销性或特定用途的适用性的声明或担保 Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任 如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负 买方同意在由此引发任何一切伤害 索赔 诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿 在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证 商标 Microchip 的名称和徽标组合 Microchip 徽标 Accuron dspic KEELOQ KEELOQ 徽标 microid MPLAB PIC PICmicro PICSTART PRO MATE rfpic 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标 AmpLab FilterLab Linear Active Thermistor Migratable Memory MXDEV MXLAB SEEVAL SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标 Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks ECAN ECONOMONITOR FanSense FlexROM fuzzylab In-Circuit Serial Programming ICSP ICEPIC Mindi MiWi MPASM MPLAB Certified 徽标 MPLIB MPLINK PICkit PICDEM PICDEM.net PICLAB PICtail PowerCal PowerInfo PowerMate PowerTool REAL ICE rflab Select Mode Smart Serial SmartTel Total Endurance UNI/O WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标 SQTP 是 Microchip Technology Inc. 在美国的服务标记 在此提及的所有其他商标均为各持有公司所有 2007, Microchip Technology Inc. 版权所有 Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部 设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证 公司在 PIC MCU 与 dspic DSC KEELOQ 跳码器件 串行 EEPROM 单片机外设 非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS :2002 此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证 DS70150B_CN 第 ii 页 2007 Microchip Technology Inc.

3 增强型闪存 16 位数字信号控制器 (DSC) 注 : 本数据手册总结了 dspic30f 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和一般器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 有关器件指令集和编程的更多信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 高性能改进型 RISC CPU: 改进的哈佛架构 带有灵活寻址模式的优化的 C 语言编译器指令集架构 83 条基本指令 24 位宽指令, 16 位宽数据路径 144 KB 片上闪存程序空间 ( 指令字 ) 8 KB 片上数据 RAM 4 KB 非易失性数据 EEPROM 工作速度最高可达 30 MIPS : - DC 至 40 MHz 外部时钟输入 - 4 MHz-10 MHz 振荡器输入, 带 PLL (4 倍频 8 倍频和 16 倍频 ) MHz 内部 RC, 带有效的 PLL (4 倍频 8 倍频和 16 倍频 ) 44 个中断源 : - 5 个外部中断源 - 每一个中断源具有 8 个用户可选择的中断优先级 - 4 个处理器陷阱源 16 x 16 位工作寄存器阵列 DSP 引擎特性 : 双数据取操作 DSP 运算的累加器回写操作 模寻址和位反转寻址模式 两个具备可选饱和逻辑的 40 位宽累加器 17 位 x 17 位单周期硬件小数 / 整数乘法器 所有 DSP 指令均为单周期指令 在一个周期内可将数据左右移动 16 位 外设特性 : 高灌 / 拉电流 I/O 引脚 :25 ma/25 ma 带可编程预分频器的定时器模块 : - 5 个 16 位定时器 / 计数器 ; 可选择将 16 位定时器配对组成 32 位定时器模块 16 位捕捉输入功能 16 位比较 /PWM 输出功能 3 线 SPI 模块 ( 支持 4 种帧模式 ) I 2 C TM 模块支持多主器件 / 从模式和 7 位 /10 位寻址 2 个带有 FIFO 缓冲区的 UART 模块 2 个符合 2.0B 的 CAN 模块 (dspic306010a) 1 个符合 2.0B 的 CAN 模块 (dspic306015) 电机控制 PWM 模块特性 : 8 个 PWM 输出通道 : - 互补或独立输出模式 - 边沿对齐模式和中心对齐模式 4 个占空比发生器 专用时基 可编程输出极性 互补模式的死区时间控制 手动输出控制 A/D 转换触发器 正交编码器接口模块特性 : A 相 B 相和索引脉冲输入 16 位递增 / 递减位置计数器 计数方向状态 位置测量 (x2 和 x4) 模式 输入端上的可编程数字噪声滤波器 备用 16 位定时器 / 计数器模式 位置计数器计满回零 / 下溢时产生中断 2007 Microchip Technology Inc. DS70150B_CN 第 1 页

4 模拟特性 : 10 位模数转换器 (Analog-to-Digital Converter, ADC) 具有 4 个采样 / 保持输入 : - 转换速率为 1 Msps - 16 个输入通道 - 在休眠和空闲模式下可以进行转换 可编程欠压复位 单片机的特殊性能 : 增强型闪存程序存储器 : - 对于工业级温度范围, 最少擦写次数 1 万次, 典型擦写次数 10 万次 数据 EEPROM 存储器 : - 对于工业级温度范围, 最少擦写次数 10 万次, 典型擦写次数 100 万次 软件控制下, 可以自行再编程 上电复位 (Power-on Reset, POR) 上电延时定时器 (Power-up Timer, PWRT) 以及振荡器起振定时器 (Oscillator Start-up Timer, OST) 灵活的看门狗定时器 (Watchdog Timer, WDT) 带有片上低功耗 RC 振荡器, 能保证可靠的运行 故障保护时钟监视器操作检测时钟故障, 并切换到片上低功耗 RC 振荡器 可编程代码保护 在线串行编程 (In-Circuit Serial Programming, ICSP ) 功能 可选择的功耗管理模式 - 休眠 空闲和备用时钟模式 CMOS 技术 : 低功耗高速度闪存技术 宽工作电压范围为 2.5V 到 5.5V 工业级温度范围和扩展级温度范围 低功耗 dspic30f 电机控制和功耗转换系列 * 器件 引脚 程序存储器字节 / 指令 SRAM 字节 EEPROM 字节 16 位定时器 输入捕捉 输出比较 / 标准 PWM 电机控制 PWM 10 位 A/D 转换速率为 1 Msps 正交编码器 UART SPI I 2 C CAN dspic30f K/4K 通道 6 通道有 dspic30f K/8K 通道 6 通道有 dspic30f K/16K 通道 6 通道有 dspic30f / 44 dspic30f / 44 24K/8K 通道 9 通道有 K/16K 通道 9 通道有 dspic30f K/22K 通道 16 通道 有 dspic30f K/22K 通道 16 通道 有 dspic30f6010a K/48K 通道 16 通道 有 dspic30f K/48K 通道 16 通道 有 * 该表给出了 dspic30f 外设特性的汇总 上表所列的其他 dspic30f 电机控制和功耗转换系列器件供特性比较 DS70150B_CN 第 2 页 2007 Microchip Technology Inc.

5 2007 Microchip Technology Inc. DS70150B_CN 第 3 页 引脚图 dspic30f6010a IC5/RD12 OC4/RD3 OC3/RD2 EMUD2/OC2/RD1 PWM2L/RE2 PWM1H/RE1 PWM1L/RE0 C2RX/RG0 C2TX/RG1 C1TX/RF1 C1RX/RF0 PWM3L/RE4 PWM2H/RE3 OC8/UPDN/CN16/RD7 OC6/CN14/RD5 EMUC2/OC1/RD0 IC4/RD11 IC2/RD9 IC1/RD8 INT4/RA15 IC3/RD10 INT3/RA14 VSS OSC1/CLKI VDD SCL/RG2 U1RX/RF2 U1TX/RF3 EMUC1/SOSCO/T1CK/CN0/RC14 EMUD1/SOSCI/CN1/RC13 VREF+/RA10 VREF-/RA9 AVDD AVSS AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VDD U2RX/CN17/RF4 IC8/CN21/RD15 U2TX/CN18/RF5 AN6/OCFA/RB6 AN7/RB7 PWM4H/RE7 T2CK/RC1 T4CK/RC3 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 AN4/QEA/CN6/RB4 AN3/INDX/CN5/RB3 AN2/SS1/CN4/RB2 PGC/EMUC/AN1/CN3/RB1 PGD/EMUD/AN0/CN2/RB0 VSS VDD PWM3H/RE5 PWM4L/RE6 FLTB/INT2/RE9 FLTA/INT1/RE8 AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 VDD VSS OC5/CN13/RD4 IC6/CN19/RD13 SDA/RG3 SDI1/RF7 EMUD3/SDO1/RF8 AN5/QEB/CN7/RB5 VSS OSC2/CLKO/RC15 OC7/CN15/RD6 EMUC3/SCK1/INT0/RF6 IC7/CN20/RD14 80 引脚 TQFP 注 : 引脚可能更改

6 DS70150B_CN 第 4 页 2007 Microchip Technology Inc. 引脚图 dspic30f 引脚 TQFP 注 : 引脚可能更改 EMUC1/SOSCO/T1CK/CN0/RC14 EMUD1/SOSCI/T4CK/CN1/RC13 EMUC2/OC1/RD0 IC4/INT4/RD11 IC2/FLTB/INT2/RD9 IC1/FLTA/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKI VDD SCL/RG2 EMUC3/SCK1/INT0/RF6 U1RX/SDI1/RF2 EMUD3/U1TX/SDO1/RF3 PWM3H/RE5 PWM4L/RE6 PWM4H/RE7 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR VSS VDD AN3/INDX/CN5/RB3 AN2/SS1/CN4/RB2 AN1/VREF-/CN3/RB1 AN0/VREF+/CN2/RB0 OC8/UPDN/CN16/RD7 PWM3L/RE4 PWM2H/RE3 PWM2L/RE2 VSS PWM1L/RE0 C1TX/RF1 PWM1H/RE1 EMUD2/OC2/RD1 OC3/RD2 PGC/EMUC/AN6/OCFA/RB6 PGD/EMUD/AN7/RB7 AVDD AVSS AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VSS VDD AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 U2TX/CN18/RF5 U2RX/CN17/RF4 SDA/RG SS2/CN11/RG9 AN5/QEB/IC8/CN7/RB5 AN4/QEA/IC7/CN6/RB4 IC3/INT3/RD10 VDD C1RX/RF0 OC4/RD3 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4

7 目录 1.0 器件概述 CPU 架构概述 存储器构成 地址发生器单元 中断 闪存程序存储器 数据 EEPROM 存储器 I/O 端口 Timer1 模块 Timer2/3 模块 Timer4/5 模块 输入捕捉模块 输出比较模块 正交编码器接口 (QEI) 模块 /0 电机控制 PWM 模块 SPI 模块 I2C 模块 通用异步收发器 (UART) 模块 CAN 模块 位高速模数转换器 (ADC) 模块 系统集成 指令集汇总 开发支持 电气特性 封装信息 附录 A: 版本历史 附录 B: 器件比较 附录 C: 从 dspic30f6010 移植到 dspic30f6010a 索引 Microchip 网站 变更通知客户服务 客户支持 读者反馈表 产品标识体系 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品为此, 我们将不断改进出版物的内容和质量, 使之更好地满足您的要求 出版物的质量将随新文档及更新版本的推出而得到提升 如果您对本出版物有任何问题和建议, 请通过电子邮件联系我公司 TRC 经理, 电子邮件地址为 CTRC@microchip.com, 或将本数据手册后附的 读者反馈表 传真到 我们期待您的反馈 最新数据手册 欲获得本数据手册的最新版本, 请查询我公司的网站 : 查看数据手册中任意一页下边角处的文献编号即可确定其版本 文献编号中数字串后的字母是版本号, 例如 :DS30000A 是 DS30000 的 A 版本 勘误表 现有器件可能带有一份勘误表, 描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法 一旦我们了解到器件 / 文档存在某些差异时, 就会发布勘误表 勘误表上将注明其所适用的硅片版本和文件版本 欲了解某一器件是否存在勘误表, 请通过以下方式之一查询 : Microchip 的网站 : 当地 Microchip 销售办事处 ( 见最后一页 ) 在联络销售办事处时, 请说明您所使用的器件型号 硅片版本和数据手册版本 ( 包括文献编号 ) 客户通知系统欲及时获知 Microchip 产品的最新信息, 请到我公司网站 上注册 2007 Microchip Technology Inc. DS70150B_CN 第 5 页

8 注 : DS70150B_CN 第 6 页 2007 Microchip Technology Inc.

9 1.0 器件概述该数据手册包含 dspic30f6010a 和 dspic30f6015 器 注 : 本数据手册总结了 dspic30f 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和一般器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 有关器件指令集和编程的更多信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 件的特定信息 :dspic30f 系列器件在高性能 16 位单片机 (MCU) 架构中融合了大量数字信号处理器 (Digital Signal Processor, DSP) 功能 图 1-1 给出了 dspic30f6010a 器件的框图 图 1-2 给出了 dspic30f6015 器件的框图 2007 Microchip Technology Inc. DS70150B_CN 第 7 页

10 图 1-1: dspic30f6010a 框图 Y 数据总线 X 数据总线 中断控制器 24 地址锁存器 程序存储器 (144 KB) 数据 EEPROM (4 KB) 数据锁存器 PSV 和表数据访问控制模块 PCU PCH PCL 程序计数器 堆栈控制 循环控制 逻辑 逻辑 ROM 锁存器 数据锁存器 数据锁存器 Y 数据 X 数据 RAM RAM (4 KB) (4 KB) 地址 地址 锁存器 锁存器 16 Y AGU X RAGU X WAGU 有效地址 PORTA PORTB VREF-/RA9 VREF+/RA10 INT3/RA14 INT4/RA15 PGD/EMUD/AN0/CN2/RB0 PGC/EMUC/AN1/CN3/RB1 AN2/SS1/CN4/RB2 AN3/INDX/CN5/RB3 AN4/QEA/CN6/RB4 AN5/QEB/CN7/RB5 AN6/OCFA/RB6 AN7/RB7 AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 至各模块的控制信号 OSC1/CLKI 16 指令译码和控制 时序发生 MCLR VDD, VSS AVDD, AVSS IR 上电定时器振荡器起振定时器 POR/BOR 复位看门狗定时器低电压检测 译码 16 DSP 引擎 x 16 W 寄存器阵列 16 除法单元 ALU<16> PORTC PORTD T2CK/RC1 T4CK/RC3 EMUD1/SOSCI/CN1/RC13 EMUC1/SOSCO/T1CK/CN0/RC14 OSC2/CLKO/RC15 EMUC2/OC1/RD0 EMUD2/OC2/RD1 OC3/RD2 OC4/RD3 OC5/CN13/RD4 OC6/CN14/RD5 OC7/CN15/RD6 OC8/UPDN/CN16/RD7 IC1/RD8 IC2/RD9 IC3/RD10 IC4/RD11 IC5/RD12 IC6/CN19/RD13 IC7/CN20/RD14 IC8/CN21/RD15 CAN1, CAN2 SPI1, SPI2 10 位 ADC 定时器 输入捕捉模块 QEI 输出比较模块 电机控制 PWM I 2 C UART1, UART2 PORTE PWM1L/RE0 PWM1H/RE1 PWM2L/RE2 PWM2H/RE3 PWM3L/RE4 PWM3H/RE5 PWM4L/RE6 PWM4H/RE7 FLTA/INT1/RE8 FLTB/INT2/RE9 C2RX/RG0 C2TX/RG1 SCL/RG2 SDA/RG3 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 SS2/CN11/RG9 PORTG PORTF C1RX/RF0 C1TX/RF1 U1RX/RF2 U1TX/RF3 U2RX/CN17/RF4 U2TX/CN18/RF5 EMUC3/SCK1/INT0/RF6 SDI1/RF7 EMUD3/SDO1/RF8 DS70150B_CN 第 8 页 2007 Microchip Technology Inc.

11 图 1-2: dspic30f6015 框图 Y 数据总线 X 数据总线 中断控制器 24 地址锁存器 程序存储器 (144 KB) 数据 EEPROM (4 KB) 数据锁存器 PSV 和表数据访问控制模块 PCU PCH PCL 程序计数器 堆栈控制 循环控制 逻辑 逻辑 ROM 锁存器 数据锁存器 数据锁存器 Y 数据 X 数据 RAM RAM (4 KB) (4 KB) 地址 地址 锁存器 锁存器 16 Y AGU X RAGU X WAGU 有效地址 PORTB AN0/VREF+/CN2/RB0 AN1/VREF-/CN3/RB1 AN2/SS1/CN4/RB2 AN3/INDX/CN5/RB3 AN4/QEA/IC7/CN6/RB4 AN5/QEB/IC8/CN7/RB5 PGC/EMUC/AN6/OCFA/RB6 PGD/EMUD/AN7/RB7 AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 16 指令译码和控制 IR 译码 x 16 W 寄存器阵列 PORTC EMUD1/SOSCI/T4CK/CN1/RC13 EMUC1/SOSCO/T1CK/CN0/RC14 OSC2/CLKO/RC15 至各模块的控制信号 OSC1/CLKI 时序发生 MCLR VDD, VSS AVDD, AVSS 上电定时器振荡器起振定时器 POR/BOR 复位看门狗定时器低电压检测 16 DSP 引擎 除法单元 ALU<16> 16 PORTD EMUC2/OC1/RD0 EMUD2/OC2/RD1 OC3/RD2 OC4/RD3 OC5/IC5/CN13/RD4 OC6/IC6/CN14/RD5 OC7/CN15/RD6 OC8/UPDN/CN16/RD7 IC1/FLTA/INT1/RD8 IC2/FLTB/INT2/RD9 IC3/INT3/RD10 IC4/INT4/RD11 CAN1 SPI1, SPI2 10 位 ADC 定时器 输入捕捉模块 QEI 输出比较模块 电机控制 PWM I 2 C UART1, UART2 PORTE PWM1L/RE0 PWM1H/RE1 PWM2L/RE2 PWM2H/RE3 PWM3L/RE4 PWM3H/RE5 PWM4L/RE6 PWM4H/RE7 SCL/RG2 SDA/RG3 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 SS2/CN11/RG9 C1RX/RF0 C1TX/RF1 U1RX/SDI1/RF2 EMUD3/U1TX/SDO1/RF3 U2RX/CN17/RF4 U2TX/CN18/RF5 EMUC3/SCK1/INT0/RF6 PORTG PORTF 2007 Microchip Technology Inc. DS70150B_CN 第 9 页

12 表 1-1 对器件的 I/O 引脚配置和端口引脚的复用功能进行了简要描述 端口引脚可具有多种功能 当发生复用时, 外设模块的功能要求可强制改写端口引脚的数据方向 表 1-1: I/O 引脚说明 引脚名称 引脚类型 缓冲器类型 说明 AN0-AN15 I 模拟 模拟输入通道 ANO 和 AN1 还分别用于器件编程数据和时钟输入 AVDD P P 模拟模块正电源 AVSS P P 模拟模块的参考地 CLKI CLKO I O ST/CMOS - 外部时钟源输入 总是与 OSC1 引脚功能相关联 振荡器晶振输出 在晶振模式下, 连接到晶振或谐振器 在 RC 和 EC 模式下, 可选择作为 CLKO 总是与 OSC2 引脚功能相关联 CN0-CN23 I ST 输入状态变化通知输入 可通过软件编程设定所有输入为内部弱上拉 C1RX C1TX C2RX C2TX EMUD EMUC EMUD1 EMUC1 EMUD2 EMUC2 EMUD3 EMUC3 I O I O I/O I/O I/O I/O I/O I/O I/O I/O ST - ST - ST ST ST ST ST ST ST ST CAN1 总线接收引脚 CAN1 总线发送引脚 CAN2 总线接收引脚 CAN2 总线发送引脚 IC1-IC8 I ST 捕捉输入 1 到 8 INDX QEA QEB UPDN INT0 INT1 INT2 INT3 INT4 I I I O I I I I I ST ST ST CMOS ST ST ST ST ST ICD 主通信通道数据输入 / 输出引脚 ICD 主通信通道时钟输入 / 输出引脚 ICD 第二通信通道数据输入 / 输出引脚 ICD 第二通信通道时钟输入 / 输出引脚 ICD 第三通信通道数据输入 / 输出引脚 ICD 第三通信通道时钟输入 / 输出引脚 ICD 第四通信通道数据输入 / 输出引脚 ICD 第四通信通道时钟输入 / 输出引脚 正交编码器索引脉冲输入 在 QEI 模式下为正交编码器 A 相输入 在定时器模式下为辅助定时器外部时钟 / 门控输入 在 QEI 模式下为正交编码器 A 相输入 在定时器模式下为辅助定时器外部时钟 / 门控输入 递增 / 递减位置计数器方向状态 外部中断 0 外部中断 1 外部中断 2 外部中断 3 外部中断 4 图注 : CMOS = CMOS 兼容输入或输出 模拟 = 模拟输入 ST = CMOS 电平的施密特触发器输入 O = 输出 I = 输入 P = 电源 DS70150B_CN 第 10 页 2007 Microchip Technology Inc.

13 表 1-1: I/O 引脚说明 ( 续 ) 引脚名称 FLTA FLTB PWM1L PWM1H PWM2L PWM2H PWM3L PWM3H PWM4L PWM4H I I O O O O O O O O ST ST PWM 故障 A 输入 PWM 故障 B 输入 PWM1 低端输出 PWM1 高端输出 PWM2 低端输出 PWM2 高端输出 PWM3 低端输出 PWM3 高端输出 PWM4 低端输出 PWM4 高端输出 MCLR I/P ST 主复位输入或编程电压输入 本引脚为低电平有效的器件复位输入端 OCFA OCFB OC1-OC8 OSC1 引脚类型 I I O I 缓冲器类型 ST ST - ST/CMOS 比较故障 A 输入 ( 比较通道 和 4) 比较故障 B 输入 ( 比较通道 和 8) 比较输出 1 到 8 OSC2 I/O - PGD I/O ST PGC I ST RA9-RA10 I/O ST PORTA 为双向 I/O 口 RA14-RA15 I/O ST RB0-RB15 I/O ST PORTB 为双向 I/O 口 振荡器晶振输入 配置为 RC 模式时, 为 ST 缓冲器 ; 否则为 CMOS 振荡器晶振输出 在晶振模式下, 连接到晶振或谐振器 在 RC 和 EC 模式下, 可选择作为 CLKO 在线串行编程数据输入 / 输出引脚 在线串行编程时钟输入引脚 说明 RC1 RC3 RC13 - RC15 I/O I/O I/O ST ST ST PORTC 为双向 I/O 口 RD0-RD15 I/O ST PORTD 为双向 I/O 口 RE0-RE9 I/O ST PORTE 为双向 I/O 口 RF0-RF8 I/O ST PORTF 为双向 I/O 口 RG0-RG3 RG6-RG9 SCK1 SDI1 SDO1 SS1 SCK2 SDI2 SDO2 SS2 SCL SDA SOSCO SOSCI T1CK T2CK T4CK I/O I/O I/O I O I I/O I O I I/O I/O O I I I I ST ST ST ST - ST ST ST - ST ST ST - ST/CMOS ST ST ST PORTG 为双向 I/O 口 SPI1 的同步串行时钟输入 / 输出 SPI1 数据输入 SPI1 数据输出 SPI1 从同步 SPI2 的同步串行时钟输入 / 输出 SPI2 数据输入 SPI2 数据输出 SPI2 从同步 用于 I 2 C 的同步串行时钟输入 / 输出 用于 I 2 C 的同步串行数据输入 / 输出 32 khz 低功耗晶振输出 32 khz 低功耗晶振输入 配置为 RC 模式时, 为 ST 缓冲器 ; 否则为 CMOS Timer1 外部时钟输入 Timer2 外部时钟输入 Timer4 外部时钟输入 图注 : CMOS = CMOS 兼容输入或输出 模拟 = 模拟输入 ST = CMOS 电平的施密特触发器输入 O = 输出 I = 输入 P = 电源 2007 Microchip Technology Inc. DS70150B_CN 第 11 页

14 表 1-1: I/O 引脚说明 ( 续 ) 引脚名称 U1RX U1TX U1ARX U1ATX U2RX U2TX 引脚类型 I O I O I O 缓冲器类型 ST - ST - ST - UART1 接收 UART1 发送 UART1 备用接收 UART1 备用发送 UART2 接收 UART2 发送 说明 VDD P - 逻辑电路和 I/O 引脚的正电源 VSS P - 逻辑电路和 I/O 引脚的参考地 VREF+ I 模拟 模拟参考电压 ( 高电压 ) 输入 VREF- I 模拟 模拟参考电压 ( 低电压 ) 输入 图注 : CMOS = CMOS 兼容输入或输出 模拟 = 模拟输入 ST = CMOS 电平的施密特触发器输入 O = 输出 I = 输入 P = 电源 DS70150B_CN 第 12 页 2007 Microchip Technology Inc.

15 2.0 CPU 架构概述 注 : 本数据手册总结了 dspic30f 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和一般器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 有关器件指令集和编程的更多信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 本章概述了 的 CPU 和外设功能 欲知功能的完整描述请参见 dspic30f 系列参考手册 (DS70046E_CN) 2.1 内核概述 该系列器件的内核具有 24 位指令字 程序计数器 (PC) 为 23 位宽, 且最低有效位 (Least Significant bit,lsb) 总是处于清零状态 ( 见第 3.1 节 程序地址空间 ) 除某些专用指令外, 在正常程序执行期间, 忽略最高有效位 (Most Significant bit,msb) 鉴于此,PC 最多可寻址 4M 指令字的用户程序空间 它使用指令预取机制来帮助维持吞吐量 使用 DO 和 REPEAT 指令支持无需循环计数管理开销的程序循环结构, 这两条指令在任何时候都可被中断 工作寄存器阵列由 16 个 16 位寄存器组成, 每个工作寄存器都可以充当数据 地址或地址偏移量寄存器 工作寄存器 (W15) 用作中断和调用操作的软件堆栈指针 数据空间为 64 KB (32K 字 ), 它被分成两块, 分别称为 X 数据存储区和 Y 数据存储区 每个存储区都有各自独立的地址发生单元 (Address Generation Unit, AGU) 大部分指令只通过 X 存储区 AGU 进行操作, 这样对外界而言数据空间就是单独而统一的 乘 累加 (MAC) 类双源操作数 DSP 指令通过 X 和 Y 的 AGU 进行操作, 将数据地址空间分成两个部分 ( 见第 3.2 节 数据地址空间 ) X 和 Y 数据空间的边界视具体器件而定, 不能由用户修改 每个数据字由 2 个字节组成, 大部分指令可以按字或字节对数据进行寻址 访问程序存储器中的数据的方法有两种 : 可以选择将数据存储空间的高 32 KB 映射到由 8 位程序空间可视性页 (Program Space Visibility Page, PSVPAG) 寄存器定义的任何 16K 程序字边界内的程序空间的低半部分 ( 用户空间 ) 程序空间到数据空间的映射功能让任何指令都能像访问数据空间一样访问程序空间 但访问需要占用一个额外的指令周期 且使用此方法仅能访问每个指令字的低 16 位 也可以通过表读 / 表写指令使用工作寄存器对程序空间内大小为 32K 字的页进行线性间接访问 可使用表读和表写指令访问一个指令字的所有 24 位 X 和 Y 地址空间都支持无开销的循环缓冲区 ( 模寻址 ) 模寻址主要用于减少 DSP 算法的循环开销 X AGU 还支持对目标有效地址 (Effective Address, EA) 的位反转寻址, 从而大幅简化了基 2 FFT 算法对输入或输出数据的重新排序 欲知有关模寻址和位反转寻址的详细信息, 请参见第 4.0 节 地址发生器单元 内核支持固有 ( 无操作数 ) 寻址 相对寻址 立即数寻址 存储器直接寻址 寄存器直接和寄存器间接寻址, 以及寄存器偏移量和立即数偏移量寻址模式 每条指令根据其功能要求, 与一组预定义的寻址模式相关 对于大多数指令, 在每个指令周期, 内核能执行一次数据 ( 或程序数据 ) 存储器读操作 一次工作寄存器 ( 数据 ) 读操作 一次数据存储器写操作和一次程序 ( 指令 ) 存储器读操作 因此, 可以支持 3 操作数的指令, 使 C=A+ B 操作能在单周期内执行 内核包含一个 DSP 引擎, 从而能够显著增强内核的运算和吞吐能力 DSP 引擎具有一个高速 17 位 17 位乘法器 一个 40 位 ALU 两个 40 位饱和累加器和一个 40 位双向桶形移位寄存器 在单个周期内, 至多可将累加器或任何工作寄存器中的数据左右移动 16 位 DSP 指令可以无缝地与所有其他指令一起操作, 其设计可实现最佳的实时性能 MAC 类指令可以同时从存储器中取出两个数据操作数并将两个 W 寄存器相乘 这要求数据空间对于这些指令拆分为两块, 但对所有其他指令保持线性 对于 MAC 类指令, 这是通过将某些工作寄存器专用于每个地址空间, 以透明而灵活的方式实现的 内核不支持多级指令流水线, 它采用的是单级指令预取机制, 该机制在执行指令的前一个周期取要执行的指令并对其部分译码, 从而使可用执行时间最长 除了某些特例外, 大部分指令都在一个指令周期内执行完毕 内核具有用于处理陷阱和中断的向量异常处理结构, 提供 62 个独立向量 异常由最多 8 个陷阱 ( 其中 4 个保留 ) 和 54 个中断组成 根据用户指定的 1 到 7 之间的优先级 (1 为最低优先级, 7 为最高优先级 ), 以及预定义的 自然顺序, 决定每个中断的优先级 陷阱的优先级是固定的, 其优先级范围是从 8 到 Microchip Technology Inc. DS70150B_CN 第 13 页

16 2.2 编程模型 图 2-1 为编程模型, 它包括 16 个 16 位工作寄存器 (W0 至 W15) 2 个 40 位累加器 (AccA 和 AccB) 状态寄存器 (SR) 数据表页寄存器 (TBLPAG) 程序空间可视性页寄存器 (PSVPAG) DO 和 REPEAT 寄存器 (DOSTART DOEND DCOUNT 和 RCOUNT) 以及程序计数器 (PC) 工作寄存器可充当数据 地址或偏移量寄存器 所有寄存器均为存储器映射 W0 用作执行文件寄存器寻址的 W 寄存器 其中的一些寄存器有与之关联的影子寄存器 ( 见图 2-1) 影子寄存器被用作临时保存寄存器, 它能够在事件发生时将其主寄存器中的内容送入其中或将自身内容送回主寄存器 影子寄存器都是不可直接访问的 如下指令适用于寄存器与影子寄存器间的数据传输 PUSH.S 和 POP.S W0 W1 W2 W3 和 SR( 仅限 DC N OV Z 和 C 位 ) 与对应的影子寄存器之间进行数据传输 DO 指令循环开始时, DOSTART DOEND 和 DCOUNT 寄存器的内容压入影子寄存器, 在循环结束时其内容从各自的影子寄存器中弹出 当对一个工作寄存器执行字节操作时, 仅目的寄存器的低字节会受到影响 但对于存储器映射的工作寄存器来说, 可以通过对数据存储空间进行字节宽度的访问来对工作寄存器的低字节和高字节进行操作, 这一点是很有益的 软件堆栈指针 / 帧指针 dspic DSC 器件具有一个软件堆栈 W15 是专用的软件堆栈指针 (Stack Pointer,SP) 它可被异常处理 子程序调用和返回自动修改, 并且也能够被任何指令引用 ( 方法与引用其他工作寄存器相同 ) 这样就简化了对堆栈指针的读 写和操作 ( 例如, 创建堆栈帧 ) 注 : 为了防止出现不对齐的堆栈访问, W15<0> 始终保持为零 复位时 W15 被初始化为 0x0800 在初始化期间, 用户可以将 SP 重新编程以指向数据空间内的任何单元 W14 是专用的堆栈帧指针, 由 LNK 和 ULNK 指令定义 并且也能够被任何指令引用 ( 方法与引用其他工作寄存器相同 ) 状态寄存器 dspic DSC 内核具有一个 16 位状态寄存器 (SR), 它的低字节 (LSB) 被称为 SR 低字节 (SRL), 它的高字节 (MSB) 被称为 SR 高字节 (SRH) 有关 SR 的组成请参见图 2-1 SRL 包含了所有的 MCU ALU 运算状态标志位 ( 包括 Z 位 ), 以及 CPU 中断优先级状态位 IPL<2:0> 和循环有效状态位 RA 在异常处理期间,SRL 与 PC 的 MSB 连在一起形成一个完整的字值, 然后将该字的值压入堆栈 SR 寄存器的高字节包含 DSP 加法 / 减法状态位 DO 循环有效位 (DA) 以及半进位 (DC) 状态位 程序计数器 程序计数器为 23 位宽 ; bit 0 总是为零 因此, PC 可寻址最多 4M 指令字 DS70150B_CN 第 14 页 2007 Microchip Technology Inc.

17 图 2-1: 编程模型 D15 D0 W0/WREG W1 W2 PUSH.S 影子寄存器 DO 影子寄存器 W3 W4 图注 DSP 操作数寄存器 W5 W6 W7 W8 工作寄存器 DSP 地址寄存器 W9 W10 W11 W12/DSP 偏移量寄存器 W13/DSP 回写寄存器 W14/ 帧指针 W15/ 堆栈指针 SPLIM 堆栈指针限制寄存器 AD39 AD31 AD15 AD0 DSP 累加器 AccA AccB PC22 PC0 0 程序计数器 7 0 TBLPAG TABPAG 数据表页地址 7 0 PSVPAG 程序空间可视性页地址 15 0 RCOUNT 15 0 DCOUNT REPEAT 循环计数器 DO 循环计数器 22 0 DOSTART DO 循环起始地址 22 DOEND DO 循环结束地址 15 0 CORCON 内核配置寄存器 OA OB SA SB OAB SAB DA DC IPL2 IPL1 IPL0 RA N OV Z C 状态寄存器 SRH SRL 2007 Microchip Technology Inc. DS70150B_CN 第 15 页

18 2.3 除法支持 dspic DSC 器件支持 16 位 /16 位有符号小数除法运算 32 位 /16 位和 16 位 /16 位有符号和无符号整数除法运算 所有除法运算都是单指令周期内的迭代操作 支持以下指令和数据长度 : 1. DIVF 16/16 有符号小数除法 2. DIV.sd 32/16 有符号除法 3. DIV.ud 32/16 无符号除法 4. DIV.s 16/16 有符号除法 5. DIV.u 16/16 无符号除法 必须在一个 REPEAT 循环周期内执行除法指令 任何其他执行方式 ( 例如一系列不连续的除法指令 ) 都无法得到正确的结果, 因为指令流取决于 RCOUNT 的值 除法指令本身无法自动设置 RCOUNT 值, 因此必须在 REPEAT 指令中明确且正确给出该值, 如表 2-1 所示 (REPEAT 将执行目标指令 { 操作数的值 + 1} 次 ) DIV/ DIVF 指令在 REPEAT 循环中的迭代次数应当被设置为 18 次 因此, 一个完整的除法运算需要 19 个指令周期 注 : 除法流是可中断的 但用户需要正确地保护现场 表 2-1: DIVF DIV.sd DIV.s DIV.ud DIV.u 除法指令指令 功能有符号小数除法 : Wm/Wn W0 ; Rem W1 有符号除法 : (Wm+1:Wm)/Wn W0 ; Rem W1 有符号除法 : Wm/Wn W0 ; Rem W1 无符号除法 : (Wm+1:Wm)/Wn W0 ; Rem W1 无符号除法 : Wm/Wn W0 ; Rem W1 2.4 DSP 引擎 DSP 引擎由一个高速 17 位 x 17 位乘法器 一个桶形移位寄存器和一个 40 位加法器 / 减法器 ( 带有两个目标累加器以及舍入和饱和逻辑 ) 组成 dspic30f 器件具有单周期指令流, 可执行 DSP 或 MCU 指令 DSP 和 MCU 指令共享许多硬件资源 例如, 指令集中有共用同一个硬件乘法器的 DSP 和 MCU 乘法指令 DSP 引擎能够执行固有的 累加器 累加器 操作, 而无需额外数据 这些指令为 ADD SUB 和 NEG 通过 CPU 内核配置寄存器 (CORCON) 的不同位可以选择 DSP 引擎的不同功能, 如下所示 : 1. 小数或整数 DSP 乘法 (IF) 2. 有符号或无符号 DSP 乘法 (US) 3. 常规或收敛舍入 (RND) 4. AccA 自动饱和使能 / 禁止 (SATA) 5. AccB 自动饱和使能 / 禁止 (SATB) 6. 用于写数据存储器的自动饱和使能 / 禁止 (SATDW) 7. 累加器饱和模式选择 (ACCSAT) 注 : 请参见表 3-3 了解 CORCON 的组成 图 2-2 给出了 DSP 引擎的框图 表 2-2: DSP 指令汇总 指令 代数运算 CLR A = 0 ED A = (x y) 2 EDAC A = A + (x y) 2 MAC A = A + (x * y) MOVSAC A 的值不发生变化 MPY A = x * y MPY.N A = x * y MSC A = A x * y DS70150B_CN 第 16 页 2007 Microchip Technology Inc.

19 图 2-2: DSP 引擎框图 进位 / 借位输出 40 位累加器 A 40 位累加器 B 饱和 舍入逻辑 和 16 饱 4040 进位 / 借位输入 加法器 取补 桶形移位寄存器 符号扩展 X 数据总线 Y 数据总线 补零 位乘法器 / 定标器 到 / 来自 W 阵列 2007 Microchip Technology Inc. DS70150B_CN 第 17 页

20 2.4.1 乘法器 17 位 x17 位的乘法器可以进行有符号或无符号的运算, 其输出经过定标器进行换算后可支持 1.31 小数 (Q31) 或 32 位整数结果 无符号操作数经过零扩展后, 送入乘法器输入值的第 17 位 有符号操作数经过符号扩展后, 送入乘法器输入值的第 17 位 17 位 x17 位乘法器 / 定标器的输出是 33 位值, 它将被符号扩展为 40 位 整型数据的固有表示形式为有符号的二进制补码值, 其中, MSB 定义为符号位 一般来说,N 位二进制补码整数的范围为 -2 N-1 至 2 N-1-1 对于 16 位整数, 数据范围是 (0x8000) 至 32767(0x7FFF), 包括 0 在内 对于 32 位整数, 数据范围是 -2,147,483,648 (0x ) 至 2,147,483,645 (0x7FFF FFFF) 当乘法器配置为小数乘法时, 数据表示为二进制补码小数, 其中 MSB 定义为符号位, 小数点暗含在符号位之后 (QX 格式 ) 暗含小数点的 N 位二进制补码小数的范围是 -1.0 至 (1-2 1-N ) 对于 16 位小数,Q15 数据范围是 -1.0(0x8000) 至 (0x7FFF), 包括 0 在内, 其精度为 x10-5 在小数方式下, 16x16 乘法运算将产生 1.31 乘积, 其精度为 x 同一个乘法器还用来支持 MCU 乘法指令, 包括整数的 16 位有符号 无符号和混和符号乘法 MUL 指令可以使用字节或字长度的操作数 字节操作数将产生 16 位结果, 而字操作数将产生 32 位结果, 结果存放在 W 寄存器阵列的指定寄存器中 数据累加器和加法器 / 减法器 数据累加器具有一个带有自动符号扩展逻辑的 40 位加法器 / 减法器 它可以选择两个累加器 (A 或 B) 之一作为它累加前的源和累加后的目标 对于 ADD 和 LAC 指令, 可选择通过桶形移位器在累加之前对将被累加或装入的数据进行换算 加法器 / 减法器, 溢出和饱和 加法器 / 减法器为一个 40 位的运算器, 一侧输入可以选择为零, 而另一侧的输入可以是数据的原码或补码 对于加法, 进位 / 借位输入是高有效的, 另一侧输入是数据的原码 ( 没有求补的 ); 对于减法, 进位 / 借位输入是低有效的, 另一侧输入是数据的补码 由状态寄存器中的 SA/SB 和 OA/OB 提供加法器 / 减法器的溢出状态 : 从 bit 39 溢出 : 这是一种灾难性的溢出, 因为它破坏了累加器的符号位 溢出到警戒位 bit 32 至 bit 39: 这是一种可恢复的溢出 这些警戒位不完全相同时, 该位置 1 加法器有一个额外的饱和模块, 如果选用该模块将控制累加器的数据饱和 饱和模块使用加法器的结果 上一段所述的溢出状态位以及 SATA/B (CORCON<7:6>) 和 ACCSAT (CORCON<4>) 模式控制位来决定何时以及在何值达到饱和 在状态寄存器中有 6 个支持饱和及溢出的位, 它们是 : 1. OA: AccA 溢出至警戒位 2. OB: AccB 溢出至警戒位 3. SA: AccA 已饱和 (bit 31 溢出并饱和 ) 或 AccA 溢出至警戒位并饱和 (bit 39 溢出并饱和 ) 4. SB: AccB 已饱和 (bit 31 溢出并饱和 ) 或 AccB 溢出至警戒位并饱和 (bit 39 溢出并饱和 ) 5. OAB: OA 和 OB 的逻辑或 (OR) 6. SAB: SA 和 SB 的逻辑或 (OR) 每次数据通过加法器 / 减法器, 就会修改 OA 位和 OB 位 置 1 时, 它们表明最近的运算已经溢出到累加器警戒位 (bit 32 到 bit 39) 如果 OA 和 OB 位置 1 而且 INTCON1 寄存器中相应的溢出陷阱允许位 (OVATE 和 OVBTE) 也置 1 的话, 还可以选择用 OA 和 OB 位产生算术警告陷阱 ( 见第 5.0 节 中断 ) 这使得用户能够立即采取措施, 如修正系统增益 DS70150B_CN 第 18 页 2007 Microchip Technology Inc.

21 每次数据通过加法器 / 减法器时,SA 和 SB 位就会被修改, 但它们只能由用户清零 置 1 时, 它们表明累加器已经溢出其最大范围 (32 位饱和是 bit 31, 而 40 位饱和是 bit 39), 将发生饱和 ( 如果饱和使能的话 ) 如果没有使能饱和,SA 和 SB 置 1 默认为 bit 39 溢出, 即表明发生灾难性溢出 如果 INTCON1 寄存器中的 COVTE 位置 1, 当饱和被禁止时,SA 和 SB 位将产生算术警告陷阱 可选择将状态寄存器 (SR) 中的溢出和饱和状态位分别视作 OA 和 OB 的逻辑或 (OAB 位 ) 以及 SA 和 SB 的逻辑或 (SAB 位 ) 这样, 只需要检查状态寄存器中的一个位, 编程人员就能够判断出某个累加器是否已溢出或饱和 对于通常需要使用两个累加器的复杂数值运算而言, 这很有用 器件支持三种饱和及溢出模式 : 1. Bit 39 溢出和饱和 : 当发生 bit 39 溢出和饱和时, 饱和逻辑将最大的正 9.31 值 (0x7FFFFFFFFF) 或最小的负 9.31 值 (0x ) 装入目标累加器 SA 或 SB 位被置 1 且保持置 1 状态, 直至被用户清零 这称为 超饱和, 为错误数据或不可预期的算法问题 ( 例如, 增益计算 ) 提供了保护机制 2. Bit 31 溢出和饱和 : 当发生 bit 31 溢出和饱和时, 饱和逻辑将最大的正数 1.31(0x007FFFFFFF) 或最小的负数 (0x ) 装入目标累加器 SA 或 SB 位被置 1 且保持置 1 状态, 直至被用户清零 当此饱和模式生效时, 不使用警戒位, 因此 OA OB 或 OAB 位永远不会置 1 3. Bit 39 灾难性溢出 : 加法器的 bit 39 溢出会将 SA 或 SB 位置 1 并保持该状态直至被用户清零 不执行饱和操作, 允许累加器溢出 ( 破坏累加器的符号位 ) 如果 INTCON1 寄存器中的 COVTE 位置 1, 则灾难性溢出可能引发陷阱异常 累加器 回写 MAC 类指令 (MPY MPY.N ED 和 EDAC 除外 ) 可以选择将累加器高位字 (bit 16 至 bit 31) 的舍入形式写入数据存储空间 前提是当前指令不对该累加器进行操作 通过 X 总线将数据写入组合的 X 和 Y 地址空间 支持下列寻址模式 : 1. W13, 寄存器直接寻址 : 非目标累加器的舍入内容以 1.15 小数形式写入 W13 2. [W13] + = 2, 带后递增的寄存器间接寻址 : 非目标累加器的舍入内容以 1.15 小数形式写入 W13 指向的地址 W13 的值递增 2 ( 对于字写操作 ) 舍入逻辑 舍入逻辑为一个组合的模块, 在累加器写 ( 存储 ) 过程中可以执行常规的 ( 有偏 ) 或收敛的 ( 无偏 ) 舍入功能 由 CORCON 寄存器的 RND 位的状态决定舍入模式 它会产生一个 16 位的 1.15 数据值, 该值被送入到数据空间写饱和逻辑 如果指令没有明确指定舍入, 那么将会存储一个截取的 1.15 数据值而只丢弃低位字常规舍入取累加器 bit 15 的值, 对其进行零扩展并将扩展值加到 ACCxH 字 ( 累加器的 bit 16 至 bit 31) 如果 ACCxL 字 ( 累加器的 bit 0 至 bit 15) 的值在 0x8000 到 0xFFFF ( 含 0x8000) 之间, ACCxH 的值增 1 如果 ACCxL 字的值在 0x0000 到 0x7FFF 之间, ACCxH 的值不变 此算法的结果经过一系列随机舍入操作, 值将稍稍偏大 ( 正偏 ) 收敛 ( 或无偏 ) 舍入操作与常规舍入操作相同, 但 ACCxL 等于 0x8000 时例外 在此种情况下, 检查 ACCxH 的最低位 ( 累加器的 bit 16) 如果该位为 1, ACCxH 的值增 1 如果该位为 0, ACCxH 的值不变 假设 bit 16 本身就是一个随机数, 那么此机制将消除任何可能累加的舍入偏差 SAC 和 SAC.R 指令通过 X 总线将目标累加器内容的截取值 (SAC) 或舍入值 (SAC.R) 存储到数据存储空间 ( 有关数据饱和的信息, 请参见第 节 数据空间写饱和 ) 注意对于 MAC 类指令, 累加器回写操作以相同的方式工作, 通过 X 总线访问组合的 MCU (X 和 Y) 数据空间 对于此类指令, 总是对数据进行舍入 2007 Microchip Technology Inc. DS70150B_CN 第 19 页

22 数据空间写饱和 除加法器 / 减法器会饱和外, 写数据空间也会饱和但不影响源累加器的内容 数据空间写饱和逻辑模块接受一个来自舍入逻辑模块的 16 位 1.15 小数值作为其输入, 还接受来自源 ( 累加器 ) 和 16 位舍入加法器的溢出状态 这些经过组合, 用来选择恰当的 1.15 小数值作为输出, 写入至数据存储空间中 如果 CORCON 寄存器的 SATDW 位置 1, 则检测数据 ( 舍入和截取后的值 ) 是否溢出并作相应调整 针对大于 0x007FFF 的输入数据, 写入存储器的数据被强制为最大的 1.15 值形式的正数 0x7FFF 针对小于 0xFF8000 的输入数据, 写入存储器的数据被强制为最小的 1.15 值形式的负数 0x8000 源累加器的最高位 (bit 39) 用来决定被检测的操作数的符号 如果 CORCON 寄存器中的 SATDW 位没有置 1, 则输入数据都将通过, 在任何情况下都不会被修改 桶形移位器 桶形移位寄存器在单个周期内可将数据逻辑或算术右移或左移最多 16 位 源操作数可为任何两个 DSP 累加器之一或 X 总线 ( 以支持对寄存器或存储器中的数据进行多位移位 ) 移位寄存器需要一个有符号二进制值来确定移位操作的方向和幅度 ( 位的数量 ) 正数将操作数右移 负数将操作数左移 0 值不改变操作数 桶形移位寄存器是 40 位宽的, 于是, 它为 DSP 移位操作提供了 40 位的结果, 而为 MCU 移位操作提供 16 位的结果 来自 X 总线的数据在桶形移位寄存器中的存放方式是 : 右移则数据存放在 bit 16 至 bit 31, 左移则存放在 bit 0 至 bit 15 DS70150B_CN 第 20 页 2007 Microchip Technology Inc.

23 3.0 存储器构成 注 : 本数据手册总结了 dspic30f 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和一般器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 有关器件指令集和编程的更多信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 3.1 程序地址空间 程序地址空间为 4M 指令字 如表 3-1 所述, 当程序空间映射到数据空间时, 可通过 23 位 PC 表指令或数据空间有效地址 ( EA) 的 24 位值寻址程序空间 注意, 为了提供与数据空间寻址的兼容性, 在两个连续的程序字之间, 程序空间地址递增量为 2 对于除 TBLRD/TBLWT 外的所有访问, 用户程序空间访问被限制在低 4M 指令字 ( 地址范围为 0x 至 0x7FFFFE); TBLRD/TBLWT 使用 TBLPAG<7> 来决定访问用户空间还是配置空间 在表 3-1 读 / 写指令中,bit 23 置 1 时允许访问器件 ID 用户 ID 和配置位 对于其他情形, bit 23 始终清零 图 3-1: 用户存储空间 0 的程序存储空间映射 复位 GOTO 指令复位 目标地址 中断向量表 保留 备用向量表 用户闪存程序存储区 (48K 指令字 ) 保留 ( 读为 0) 数据 EEPROM (4 KB) 向量表 00007E FE FFE FEFFE 7FF000 7FFFFE 保留 配置存储空间 UNITID(32 个指令字 ) 保留器件配置寄存器 8005BE 8005C0 8005FE F7FFFE F80000 F8000E F80010 保留 DEVID(2) FEFFFE FF0000 FFFFFE 2007 Microchip Technology Inc. DS70150B_CN 第 21 页

24 表 3-1: 访问类型 程序空间地址构成 访问空间 程序空间地址 <23> <22:16> <15> <14:1> <0> 使用指令访问 用户 0 PC<22:1> 0 TBLRD/TBLWT 用户 TBLPAG<7:0> 数据 EA<15:0> (TBLPAG<7> = 0) TBLRD/TBLWT 配置 TBLPAG<7:0> 数据 EA<15:0> (TBLPAG<7> = 1) 程序空间可视性 用户空间 0 PSVPAG<7:0> 数据 EA<14:0> 图 3-2: 访问程序空间中的数据的地址生成方式 23 位 使用程序计数器 0 程序计数器 0 选择 1 EA 使用程序空间可视性 0 PSVPAG 寄存器 8 位 15 位 EA 使用表指令 1/0 TBLPAG 寄存器 8 位 16 位 用户 / 配置空间选择 24 位 EA 字节选择 注 : 程序空间可视性不能用于访问程序存储空间字的 bit<23:16> DS70150B_CN 第 22 页 2007 Microchip Technology Inc.

25 3.1.1 使用表指令访问程序存储器中的数据 由于此器件的架构对 24 位宽的程序存储器取指 因此指令始终是对齐的 由于采用的是改进的哈佛架构, 因此也可以在程序空间中存储数据 访问程序空间的方法有两种 : 通过特殊表指令, 或通过将 16K 字大小的程序空间页重新映射到数据空间的上半部分 ( 见第 节 使用程序空间可视性访问程序存储器中的数据 ) TBLRDL 和 TBLWTL 指令提供了无需通过数据空间, 直接读写程序空间任何地址的最低字 (lsw) 的方法, TBLRDH 和 TBLWTH 指令是可以把一个程序空间字的高 8 位作为数据存取的惟一方法 对于每个连续的 24 位程序字,PC 的递增量为 2 这使得程序存储区地址能够直接映射到数据空间地址 从而可将程序存储区视作两个 16 位字宽的地址空间, 它们并排放置, 具有相同的地址范围 TBLRDL 和 TBLWTL 访问包含低位字的空间,TBLRDH 和 TBLWTH 访问包含高位字的空间 图 3-2 说明了为表操作和数据空间访问创建有效地址 (EA) 的方法 (PSV = 1) 这里 P<23:0> 指的是程序空间字, 而 D<15:0> 指的是数据空间字 提供了一组表指令, 可使用它们与程序空间交换字或字节大小的数据 1. TBLRDL: 对低地址部分执行表读操作字 : 读程序地址的低字部分 ; P<15:0> 映射到 D<15:0> 字节 : 读程序地址的某个较低的字节 ; 当字节选择位 = 0 时,P<7:0> 映射到目标字节 ; 当字节选择位 = 1 时,P<15:8> 映射到目标字节 2. TBLWTL: 对低地址部分执行表写操作 ( 有关闪存编程的详细信息见第 6.0 节 闪存程序存储器 ) 3. TBLRDH: 对高地址部分执行表读操作字 : 读程序地址的最高字 (msw); P<23:16> 映射到 D<7:0> ; D<15:8> 将始终为零 (= 0) 字节 : 读程序地址的某个较高的字节 ; 当字节选择位 = 0 时,P<23:16> 映射到目标字节 ; 当字节选择位 = 1 时, 目标字节将始终为零 (= 0) 4. TBLWTH: 对高地址部分执行表写操作 ( 有关闪存编程的详细信息见第 6.0 节 闪存程序存储器 ) 图 3-3: 程序数据表访问 ( 最低有效字 ) PC 地址 0x x x x 程序存储区 虚拟 (Phantom) 字节 ( 读为 0) TBLRDL.W TBLRDL.B(Wn<0> = 0) TBLRDL.B(Wn<0> = 1) 2007 Microchip Technology Inc. DS70150B_CN 第 23 页

26 图 3-4: 程序数据表访问 ( 最高字节 ) TBLRDH.W PC 地址 0x x x x TBLRDH.B(Wn<0> = 0) 程序存储区 虚拟 字节 ( 读为 0) TBLRDH.B(Wn<0> = 1) 使用程序空间可视性访问程序存储器中的数据可选择将数据空间的高 32 KB 映射到任何 16K 字程序空间页 这提供了通过 X 数据空间对存储的常量数据的透明访问, 而无需使用特殊指令 ( 即 TBLRDL/H 和 TBLWTL/H 指令 ) 如果数据空间 EA 的最高位置 1, 且通过将内核控制寄存器 (CORCON) 中的 PSV 位置 1 使能程序空间可视性, 就能通过数据空间访问程序空间 第 2.4 节 DSP 引擎 中讨论了 CORCON 的功能 访问此区域的数据会增加一个额外的指令周期, 因为需要进行取两次程序存储字 注意, 可寻址数据空间的高半部分始终位于 X 数据空间内 因此, 当 DSP 操作使用程序空间映射来访问这个存储区域时,Y 数据空间通常应该存放 DSP 操作的状态 ( 变量 ) 数据, 而 X 数据空间通常应该存放系数 ( 常量 ) 数据 尽管每个数据空间地址大于等于 0x8000 的部分直接映射到对应的程序存储器地址单元中 ( 见图 3-6), 但只使用 24 位程序字的低 16 位来存储数据 应强制将高 8 位编程为一条无效指令以维持器件的可靠性 有关指令编码的细节, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 注意, 每访问一个程序字,PC 就会增 2, 数据空间地址的低 15 位直接被映射到相应的程序空间地址的低 15 位 其余位由程序空间可视性页寄存器 (PSVPAG<7:0>) 提供, 如图 3-6 所示 注 : 在表读 / 写操作时暂时禁止 PSV 访问 对于在 REPEAT 循环外执行的使用 PSV 的指令 : 以下指令除规定的执行时间外还需一个额外的指令周期 : - 带数据操作数预取操作的 MAC 类指令 - MOV 指令 - MOV.D 指令 所有其他指令除规定的执行时间外还需两个额外的指令周期 对于在 REPEAT 循环内执行的使用 PSV 的指令 : 以下指令除规定的执行时间外还需两个额外的指令周期 : - 在第一次迭代时执行的指令 - 在最后一次迭代时执行的指令 - 在由于中断而退出循环前执行的指令 - 中断被处理后, 在重新进入循环时执行的指令 允许在 REPEAT 循环的任何其他迭代中使用 PSV 访问数据, 该操作的执行时间为一个周期 DS70150B_CN 第 24 页 2007 Microchip Technology Inc.

27 图 3-5: 将数据空间映射到程序空间的操作 数据空间 0x0000 程序空间 0x EA<15> = 0 PSVPAG (1) 0x00 8 数据空间 EA EA<15> = 1 0x8000 地址 15 连接 x 数据空间的高半部分被映射至程序空间 0xFFFF 0x017FFE BSET CORCON,#2 ; PSV bit set MOV #0x00, W0 ; Set PSVPAG register MOV W0, PSVPAG MOV 0x9200, W0 ; Access program memory location ; using a data space access 数据读 注 : PSVPAG 是一个 8 位寄存器, 它包含了程序空间地址的 bit <22:15> ( 即它定义了程序空间的页, 数据空间的上半部分被映射到这些页中 ) 3.2 数据地址空间 内核具有两个数据空间 它们可被视作是独立的数据空间 ( 对于某些 DSP 指令 ), 或被视作一个统一的线性地址范围 ( 对于某些 MCU 指令 ) 可通过两个地址发生单元 (Address Generation Units,AGU) 和独立的数据路径访问数据空间 数据存储空间映射 数据存储器空间被分成 X 和 Y 数据空间两大块 此架构的关键之处在于,Y 空间是 X 空间的子集且它被完全的包含在 X 空间中 为了提供明显的线性寻址空间,X 和 Y 空间要有连续的地址 执行 MAC 类指令以外的任何指令时,X 块由 64 KB 数据地址空间 ( 包括了全部的 Y 空间地址 ) 组成 在执行 MAC 类指令时,X 块由不包括 Y 地址 ( 只用于数据读操作 ) 的 64 KB 数据地址空间组成 也就是说, 所有其他指令将整个数据存储空间视作一个组合的地址空间 MAC 类指令把 Y 地址空间从数据空间中分离出来, 使用来自 W10 和 W11 的 EA 对 Y 空间寻址 使用 W8 和 W9 对剩余的 X 数据空间寻址 只有 MAC 类指令才能同时访问两个地址空间 数据存储空间映射如图 3-6 所示 图 3-7 中给出了使用 MCU 和 DSP 指令访问 X 和 Y 数据空间的图形概述 2007 Microchip Technology Inc. DS70150B_CN 第 25 页

28 图 3-6: 数据空间存储器映射 MSB 地址 16 位 LSB 地址 2 KB SFR 空间 8 KB SRAM 空间 0x0001 0x07FF 0x0801 0x17FF 0x1801 MSB LSB SFR 空间 X 数据 RAM(X) 0x0000 0x07FE 0x0800 0x17FE 0x KB Near 数据空间 0x1FFF Y 数据 RAM(Y) 0x1FFE 0x27FF 0x27FE 0x2801 0x2800 0x8001 0x8000 X 数据未实现 (X) 可选择映射至程序存储器 0xFFFF 0xFFFE DS70150B_CN 第 26 页 2007 Microchip Technology Inc.

29 图 3-7: 使用 MCU (MAC 类 ) 和 DSP 指令对数据空间寻址示例 SFR 空间 SFR 空间 未用 X 空间 (Y 空间 ) Y 空间 未用 X 空间 未用 X 空间 非 MAC 类操作 ( 读 / 写 ) MAC 类操作 ( 只读 ) MAC 类操作 ( 写 ) 使用任何 W 寄存器的间接 EA 使用 W10 和 W11 的间接 EA 使用 W8 和 W9 的间接 EA 2007 Microchip Technology Inc. DS70150B_CN 第 27 页

30 3.2.2 数据空间 X 数据空间可用于全部指令并支持所有寻址模式 其读写数据总线是相互独立的 X 读数据总线是所有将数据空间视为一个组合的 X 和 Y 地址空间的指令的数据返回路径 它也是双操作数读指令 (MAC 类 ) 的 X 地址空间数据路径 X 写数据总线是所有指令对数据空间执行写操作的惟一路径 X 数据空间还支持所有指令的模寻址, 但是会受到寻址模式的限制 只有写 X 数据空间的操作才支持位反转寻址 MAC 类指令 (CLR ED EDAC MAC MOVSAC MPY MPY.N 和 MSC) 使用 Y 数据空间与 X 数据空间配合以提供两条可以同时读取数据的路径 不能通过 Y 总线执行任何写操作 此类指令专门指定 W10 和 W11 作为寻址 Y 数据空间的 W 寄存器指针, 而指定 W8 和 W9 作为寻址 X 数据空间的 W 寄存器指针 注意, 在累加器回写操作期间, 数据地址空间被认为是一个组合的 X 和 Y 数据空间, 因此写操作通过 X 总线发生 从而可以对整个地址空间中的任何地址单元执行写操作 Y 数据空间仅用于与 MAC 类指令相关的数据预取操作 它也支持用于自动循环缓冲的模寻址 当然, 所有其他指令可通过将 Y 数据地址空间视作组合线性空间的一部分, 通过 X 数据总线对其进行访问 图 3-6 给出了 X 和 Y 数据空间之间的边界定义, 用户不能通过编程更改 X 和 Y 的数据空间边界 如果 EA 指向已为其分配的数据空间之外的数据或是指向物理存储器之外的单元, 则将返回全零的字或字节 例如, 虽然所有使用任何寻址模式的非 MAC 指令都能访问 Y 地址空间, 但使用 W8 或 W9 (X 空间指针 ) 作为地址指针的 MAC 指令从 Y 数据空间取数据将返回 0x 数据空间宽度 内核数据宽度为 16 位 所有内部寄存器都是以 16 位宽的字构成的 数据存储空间是由 16 位宽的字节可寻址块构成的 数据对齐 为了保持与 PIC 器件的向后兼容性, 并提高数据存储空间的使用效率, dspic30f 指令集既支持字操作, 也支持字节操作 在数据存储器和寄存器中, 数据是按字对齐的, 但所有数据空间有效地址都被解析为字节 读数据字节的操作将读取包含此字节的整个字, 使用有效地址的最低位 (LSb) 决定要选择的字节, 选中的字节将被放在 X 数据总线的 LSB 中 ( 因为 MAC 类指令只能进行取字操作, 因此不能通过 Y 数据总线进行字节访问 ) 也就是说, 数据存储器和寄存器是由两个共享 ( 字 ) 地址译码, 而写入线相互独立的字节宽度的并行实体构成的 数据字节写操作仅写入存储阵列和寄存器中与字节地址匹配的相应部分 这类字节访问要求所有的有效地址计算 ( 包含那些只能处理字大小数据的 DSP 操作生成的地址 ) 在内部进行调整以逐次访问字对齐的存储器 例如, 对于后修改存器间接寻址模式 [Ws++], 字节操作时, 内核将其识别为值 Ws + 1, 而字操作时, 内核将其识别为 Ws + 2 所有字访问必须按偶地址对齐 不支持取非对齐的字数据的操作, 因此在混合使用字节和字的操作或转换 8 位 MCU 代码时必须要小心 任何尝试进行非对齐读或写操作都将产生一个地址错误陷阱 如果在读操作时产生错误, 正在执行的指令将完成 ; 如果在写操作时产生错误, 则执行指令, 但不会执行写操作 无论上述 2 种情况的哪一种, 都会随之执行陷阱操作 从而允许系统和 / 或用户检查地址错误发生之前的机器状态 表 3-2: 无效存储器访问的结果 尝试的操作 返回的数据 EA = 未实现的地址 0x0000 在 MAC 类指令中使用 W8 或 W9 访 0x0000 问 Y 数据空间 在 MAC 类指令中使用 W10 或 W11 0x0000 访问 X 数据空间 0x0000 所有有效地址都是 16 位宽的, 且指向数据空间内的字节单元 所以, 数据空间地址范围是 64 KB 或 32K 字 图 3-8: 数据对齐 15 MSB 8 7 LSB 字节 1 字节 字节 3 字节 字节 5 字节 DS70150B_CN 第 28 页 2007 Microchip Technology Inc.

31 所有载入 W 寄存器的字节都将载入 W 寄存器的低字节, W 寄存器的高字节不变 提供符号扩展指令 (SE) 以允许用户将 8 位有符号数据转换成 16 位有符号值 或者, 对于 16 位无符号数据, 通过在相应的地址执行零扩展指令 (ZE), 用户可清零 W 寄存器的高字节 尽管大多数指令能够对字或字节数据进行操作, 但必须注意的是, 某些指令 ( 包括 DSP 指令 ) 只能对字进行操作 类似地, 当堆栈指针地址小于 0x0800 时, 就会产生堆栈指针下溢 ( 堆栈错误 ) 陷阱, 这避免了堆栈与特殊功能寄存器 (SFR) 空间重叠 在对 SPLIM 寄存器执行写操作之后, 不要立即使用 W15 对该寄存器进行间接读操作 图 3-9: 0x CALL 堆栈帧 NEAR 数据空间 在 X 地址存储空间中的 0x0000 至 0x1FFF 保留了一个 8 KB 的 near 数据空间 ; 所有存储器直接寻址指令都可以通过一个 13 位的绝对地址来直接访问这个数据空间 其余的 X 地址空间和全部的 Y 地址空间都是可间接寻址的 此外, 使用 MOV 指令可以寻址整个 X 数据空间, 它支持通过 16 位字段进行存储器直接寻址 堆栈往高地址递增 PC<15:0> PC<22:16> < 空字 > W15 ( CALL 前 ) W15 ( CALL 后 ) 软件堆栈 dspic DSC 器件具备一个软件堆栈 W15 被用作堆栈指针 堆栈指针总是指向第一个可用的空字, 并从低地址到高地址方向递增 如图 3-9 所示, 出栈操作时该指针预减, 压栈操作时该指针预加 注意, 对于任何 CALL 指令时的 PC 压栈操作, PC 的高字节部分在压栈前要进行零扩展以确保高字节总是处于清零状态 注 : 在异常事件处理期间的压栈操作, 首先要先将 PC 的高字节与 SRL 寄存器组合在一起 与堆栈指针相关联的寄存器是堆栈指针限制寄存器 (SPLIM) 复位时不会初始化 SPLIM 与堆栈指针的情况一样, 因为所有的堆栈操作必须是字对齐的, SPLIM<0> 被强制置 0 使用 W15 作为源或目标指针生成有效地址 (EA) 后, 生成的地址要与 SPLIM 中的值做比较 如果堆栈指针 (W15) 与 SPLIM 寄存器的内容相等, 则执行压栈操作, 此时不会产生堆栈错误陷阱 但在随后的压栈操作中会产生堆栈错误陷阱 例如, 如果需要在堆栈递增至超过 RAM 的 0x2000 地址时产生堆栈错误, 应使用 0x1FFE 初始化 SPLIM 数据 RAM 保护功能 POP: [--W15] PUSH: [W15++] 支持数据 RAM 保护功能, 从而当 RAM 与引导和安全代码段一起使用时, 能够保证 RAM 段的安全 使能 RAM 保护功能时, 只能通过引导段闪存代码访问 BSRAM (BS 的安全 RAM 段 ), 只能通过安全段闪存代码访问 SSRAM (RAM 的安全 RAM 段 ) 表 3-3 为 BSRAM 和 SSRAM 的 SFR 概述 2007 Microchip Technology Inc. DS70150B_CN 第 29 页

32 表 3-3: 内核寄存器映射 SFR 名称 地址 ( 低地址 ) Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 复位状态 W W0/WREG W W W W W W W W W5 000A W W6 000C W W7 000E W W W W W W W W W W W W13 001A W W14 001C W W15 001E W SPLIM 0020 SPLIM ACCAL 0022 ACCAL ACCAH 0024 ACCAH ACCAU 0026 符号扩展 (ACCA<39>) ACCAU ACCBL 0028 ACCBL ACCBH 002A ACCBH ACCBU 002C 符号扩展 (ACCB<39>) ACCBU PCL 002E PCL PCH PCH TBLPAG TBLPAG PSVPAG PSVPAG RCOUNT 0036 RCOUNT uuuu uuuu uuuu uuuu DCOUNT 0038 DCOUNT uuuu uuuu uuuu uuuu DOSTARTL 003A DOSTARTL 0 uuuu uuuu uuuu uuu0 DOSTARTH 003C DOSTARTH uuu uuuu DOENDL 003E DOENDL 0 uuuu uuuu uuuu uuu0 DOENDH DOENDH uuu uuuu 图注 : u = 未初始化的位 注 : 有关寄存器位域的描述, 请参见 dspic30f 系列参考手册 (DS70046E_CN) DS70150B_CN 第 30 页 2007 Microchip Technology Inc.

33 表 3-3: 内核寄存器映射 ( 续 ) SFR 名称 地址 ( 低地址 ) Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 复位状态 SR 0042 OA OB SA SB OAB SAB DA DC IPL2 IPL1 IPL0 RA N OV Z C CORCON US EDT DL2 DL1 DL0 SATA SATB SATDW ACCSAT IPL3 PSV RND IF MODCON 0046 XMODEN YMODE - - BWM<3:0> YWM<3:0> XWM<3:0> N XMODSRT 0048 XS<15:1> 0 uuuu uuuu uuuu uuu0 XMODEND 004A XE<15:1> 1 uuuu uuuu uuuu uuu1 YMODSRT 004C YS<15:1> 0 uuuu uuuu uuuu uuu0 YMODEND 004E YE<15:1> 1 uuuu uuuu uuuu uuu1 XBREV 0050 BREN XB<14:0> uuuu uuuu uuuu uuuu DISICNT DISICNT<13:0> BSRAM IW_BSR IR_BSR RL_BSR SSRAM IW_SSR IR_SSR RL_SSR 图注 : u = 未初始化的位 注 : 有关寄存器位域的描述, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 2007 Microchip Technology Inc. DS70150B_CN 第 31 页

34 注 : DS70150B_CN 第 32 页 2007 Microchip Technology Inc.

35 4.0 地址发生器单元 注 : 本数据手册总结了 dspic30f 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和一般器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 有关器件指令集和编程的更多信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) dspic DSC 内核包含两个独立的地址发生器单元 (AGU): 分别是 X AGU 和 Y AGU Y AGU 仅支持 DSP MAC 类指令的字大小数据读取 dspic DSC AGU 支持以下三种数据寻址类型 : 线性寻址 模 ( 循环 ) 寻址 位反转寻址线性和模数据寻址模式可应用于数据空间或程序空间 位反转寻址模式只能用于数据空间地址 4.1 指令寻址模式 寻址模式经过优化可以支持各指令的具体功能, 具体的寻址模式在表 4-1 中给出 MAC 类指令中提供的寻址模式, 与其他指令类型中的寻址模式略有不同 文件寄存器指令 大多数文件寄存器指令使用一个 13 位地址字段 (f) 来直接寻址数据存储器中的前 8192 个字节 (Near 数据空间 ) 大多数文件寄存器指令使用工作寄存器 W0, W0 在这些指令中表示为 WREG 目的寄存器通常是同一个文件寄存器或者 WREG(MUL 指令除外 ), 将结果写入寄存器或寄存器对 使用 MOV 指令能够获得更大的灵活性, 在文件寄存器工作期间可以访问整个数据空间 MCU 指令 三操作数 MCU 指令的形式是 : 操作数 3 = 操作数 1< 功能 > 操作数 2 其中, 操作数 1 始终是称为 Wb 的工作寄存器 ( 即, 寻址模式只能是寄存器直接寻址 ) 操作数 2 可以是一个 W 寄存器, 取自数据存储器或为一个 5 位立即数 结果位置可以是 W 寄存器或地址单元 MCU 指令支持下列寻址模式 : 寄存器直接寻址 寄存器间接寻址 执行后修改的寄存器间接寻址 执行前修改的寄存器间接寻址 5 位或 10 位立即数寻址 注 : 并非所有的指令都支持上面给出的全部寻址模式 某些指令可能只支持这些寻址模式中的某些模式, 指令不同支持的寻址模式可能不同 表 4-1: 支持的基本寻址模式 寻址模式 说明 文件寄存器直接寻址 明确指定文件寄存器的地址 寄存器直接寻址 直接访问寄存器的内容 寄存器间接寻址 Wn 的内容形成 EA 执行后修改的寄存器间接寻址 Wn 的内容形成 EA, 然后用一个常量值来修改 Wn ( 递增或递减 ) 执行前修改的寄存器间接寻址 先用一个有符号常量值修改 Wn ( 递增或递减 ), 再由此时的 Wn 形成 EA 带寄存器偏移量的寄存器间接寻址 Wn 和 Wb 的和形成 EA 带立即数偏移量的寄存器间接寻址 Wn 和立即数的和形成 EA 2007 Microchip Technology Inc. DS70150B_CN 第 33 页

36 4.1.3 传送指令和累加器指令 与其他指令相比, 传送指令和 DSP 累加器类指令提供了更为灵活的寻址模式 除了大多数 MCU 指令支持的寻址模式以外, 传送和累加器指令还支持寄存器偏移量的寄存器间接寻址模式, 这也叫做寄存器变址寻址模式 注 : 概括地说, 传送指令和累加器指令支持下列寻址模式 : 寄存器直接寻址 寄存器间接寻址 执行后修改的寄存器间接寻址 执行前修改的寄存器间接寻址 带寄存器偏移量的寄存器间接寻址 ( 变址寻址 ) 带立即数偏移量的寄存器间接寻址 8 位立即数寻址 16 位立即数寻址 注 : MAC 指令 双源操作数 DSP 指令 (CLR, ED, EDAC, MAC, MPY, MPY.N, MOVSAC 和 MSC), 也称 MAC 指令, 它们使用一组简化的寻址模式, 允许用户通过寄存器间接寻址表有效地对数据指针进行操作 双源操作数预取寄存器必须是集合 {W8, W9, W10, W11} 的成员 对于数据读取,W8 和 W9 总是分配给 X RAGU, 而 W10 和 W11 则始终用于 Y AGU 从而, 产生的有效地址 ( 无论是在修改之前还是之后 ), 对于 W8 和 W9 必须是 X 数据空间中的有效地址, 对于 W10 和 W11 则必须是 Y 数据空间中的有效地址 注 : 对于 MOV 指令, 指令中指定的源寄存器和目的寄存器有效地址的寻址模式可以不同 然而,4 位 Wb( 寄存器偏移量 ) 字段供源寄存器和目的寄存器所共用 ( 但通常只由源寄存器或目的寄存器之一使用 ) 并非所有的指令都支持上面给出的全部寻址模式 某些指令可能只支持这些寻址模式中的某些模式, 指令不同支持的寻址模式可能不同 带寄存器偏移量的寄存器间接寻址, 仅可用于 W9 ( 在 X 空间中 ) 和 W11 ( 在 Y 空间中 ) 概括地说, MAC 类指令支持下列寻址模式 : 寄存器间接寻址 执行后修改 ( 修改量为 2) 的寄存器间接寻址 执行后修改 ( 修改量为 4) 的寄存器间接寻址 执行后修改 ( 修改量为 6) 的寄存器间接寻址 带寄存器偏移量的间接寻址 ( 变址寻址 ) 其他指令 除了上述的各种寻址模式之外, 一些指令使用各种大小的立即数 例如, BRA ( 转移 ) 指令使用 16 位有符号立即数来直接指定转移的目标, 而 DISI 指令使用一个 14 位无符号立即数字段 在一些指令中, 比如 ADD Acc, 操作数源和运算结果已经暗含在操作码中 某些操作, 比如 NOP, 没有任何操作数 4.2 模寻址 模寻址模式, 是一种使用硬件来自动支持循环数据缓冲区的方法 目的是在执行紧密循环代码时 ( 这在许多 DSP 算法中很常见 ), 不需要用软件来执行数据地址边界检查 可以在数据空间或程序空间中进行模寻址 ( 因为这两种空间的数据指针机制本质上是相同的 ) 每个 X ( 也提供指向程序空间的指针 ) 和 Y 数据空间中都可支持一个循环缓冲区 模寻址可以对任何 W 寄存器指针进行操作 然而, 最好不要将 W14 或 W15 用于模寻址, 因为这两个寄存器分别用作堆栈帧指针和堆栈指针 总的来说, 任何特定的循环缓冲区只能配置为单向工作, 因为根据缓冲区的方向, 对缓冲区起始地址 ( 对于递增缓冲区 ) 或结束地址 ( 对于递减缓冲区 ) 有某些限制 使用限制的惟一例外是那些长度为 2 的幂的缓冲区 这些缓冲区满足起始地址和结束地址判据, 它们可以双向工作 ( 即, 在低地址边界和高地址边界上都可以进行地址边界检查 ) DS70150B_CN 第 34 页 2007 Microchip Technology Inc.

37 4.2.1 起始地址和结束地址 模寻址机制要求指定起始地址和结束地址, 并把它们载入 16 位模缓冲区地址寄存器 :XMODSRT, XMODEND, YMODSRT 和 YMODEND ( 见表 3-3) 注 : Y 空间模寻址的 EA 计算使用字大小数据 ( 每个 EA 的 LSb 始终为零 ) 循环缓冲区的长度没有直接指定, 由相应的起始地址 结束地址之差决定其长度 循环缓冲区最大长度为 32K 字 (64 KB) W 地址寄存器选择 模寻址和位反转寻址控制寄存器,MODCON<15:0> 中包含使能标志以及指定 W 地址寄存器的 W 寄存器字段 XWM 和 YWM 字段选择对哪些寄存器进行模寻址 如果 XWM = 15, 则禁止 X RAGU 和 X WAGU 模寻址 类似地, 如果 YWM = 15, 则禁止 Y AGU 模寻址 要对其进行模寻址的 X 地址空间指针 W 寄存器 (XWM) 位于 MODCON<3:0> 中 ( 见表 3-3) 当 XWM 被设置为除 15 之外的任何值且 XMODEN 位 (MODCON<15>) 置 1 时, X 数据空间的模寻址被使能 要对其进行模寻址的 Y 地址空间指针 W 寄存器 (YWM) 位于 MODCON<7:4> 中 当 YWM 被设置为除 15 之外的任何值且 YMODEN 位 (MODCON<14>) 置 1 时, Y 数据空间的模寻址被使能 图 4-1: 模寻址操作示例 字节 地址 MOV #0x1100,W0 MOV W0, XMODSRT ;set modulo start address MOV #0x1163,W0 MOV W0,MODEND ;set modulo end address 0x1100 MOV #0x8001,W0 MOV W0,MODCON ;enable W1, X AGU for modulo MOV #0x0000,W0 ;W0 holds buffer fill value MOV #0x1110,W1 ;point W1 to buffer DO AGAIN,#0x31 ;fill the 50 buffer locations MOV W0, [W1++] ;fill the next location AGAIN: INC W0,W0 ;increment the fill value 0x1163 起始地址 = 0x1100 结束地址 = 0x1163 长度 = 0x0032 个字 2007 Microchip Technology Inc. DS70150B_CN 第 35 页

38 4.2.3 模寻址的应用 模寻址可以应用于与任何与 W 寄存器相关的有效地址 (EA) 计算中 重要的是要意识到, 地址边界检查功能, 不仅会检查地址是否正好在地址边界上, 而且会检查地址是否小于或大于上限 ( 对于递增缓冲区 ) 及是否低于下限 ( 对于递减缓冲区 ) 因此, 地址变化可能会越过边界, 但仍然可以正确调整 注 : 只有在使用执行前修改或执行后修改寻址模式来计算有效地址时, 模修正有效地址才被写回寄存器 如果使用了地址偏移量 ( 例如, [W7 + W2]), 会进行地址修改, 但寄存器的内容保持不变 4.3 位反转寻址 位反转寻址用来简化基 -2 FFT 算法的数据重新排序 位反转寻址为 X WAGU 所支持, 仅限于数据写入 地址修改量, 可以是常数或寄存器的内容, 可视为将其位顺序反转 地址源和目的仍然是正常的顺序 于是, 唯一需要反转的操作数就是地址修改量 位反转寻址的实现 位反转寻址在下列情况下被使能 : 1. MODCON 寄存器中 BWM (W 寄存器选择 ) 的值, 是除 15 以外的任何值 ( 不能使用位反转寻址访问堆栈 ), 且 2. XBREV 寄存器中 BREN 位置 1, 且 3. 使用的寻址模式是预递增或后递增的寄存器间接寻址模式 如果位反转缓冲区的长度是 M = 2 N 字节, 则数据缓冲区起始地址的最后 N 位必须为零 XB<14:0> 是位反转地址修改量或 中心点 (pivot point), 通常是一个常数 对于 FFT 计算, 其值等于 FFT 数据缓冲区长度的一半 注 : 使能位反转寻址时, 仅对预递增或后递增的寄存器间接寻址 且仅对字大小数据写入, 才会进行位反转寻址 对于任何其他寻址模式或对于字节大小数据, 不会进行位反转寻址, 而是生成正常的地址 在进行位反转寻址时,W 地址指针的增量将始终加上地址修改量 (XB), 与寄存器间接寻址模式相关的偏移量将被忽略 此外, 由于要求是字大小数据, EA 的 LSb 被忽略 ( 且始终为零 ) 注 : 所有位反转 EA 的计算都使用字大小数据 ( 每个 EA 的 LSb 始终为零 ) 为了产生兼容地址 ( 字节 ), 要相应地调整 XB 的值 不应同时使能模寻址和位反转寻址 如果用户试图这么做的话, 对于 X WAGU, 位反转寻址将优先, X WAGU 模寻址将被禁止 然而, 在 X RAGU 中, 模寻址继续起作用 如果通过置 1 BREN (XBREV<15>) 位使能了位反转寻址, 那么, 在写 XBREV 寄存器之后, 不应马上进行要使用被指定为位反转指针的 W 寄存器的间接读操作 图 4-2: 位反转地址示例 b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 正常顺序的地址 b3 b2 b1 0 围绕二进制值的中心左右交换位位置 b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b1 b2 b3 b4 0 位反转后的地址 中心点 对于 16 字位反转缓冲区,XB = 0x0008 DS70150B_CN 第 36 页 2007 Microchip Technology Inc.

39 表 4-2: 位反转地址序列 (16 项 ) 正常地址 位反转后的地址 A3 A2 A1 A0 十进制 A3 A2 A1 A0 十进制 表 4-3: XBREV 寄存器的位反转地址修改量 缓冲区大小 ( 字 ) XB<14:0> 位反转地址修改量 x x x x x x x x x x x x Microchip Technology Inc. DS70150B_CN 第 37 页

40 注 : DS70150B_CN 第 38 页 2007 Microchip Technology Inc.

41 5.0 中断 具有 44 个中断源和 4 个处理器异常 ( 陷阱 ), 必须根据优先级机制对它们进行仲裁 CPU 负责读取中断向量表 (Interrupt Vector Table, IVT) 并将包含在中断向量中的地址传输给程序计数器 中断向量通过程序计数器输入端的 24 位宽的多路开关, 从程序数据总线传输到程序计数器 中断向量表 (IVT) 和备用中断向量表 (Alternate Interrupt Vector Table, AIVT) 位于程序存储器起始地址附近 (0x000004) IVT 和 AIVT 如图 5-1 所示 中断和处理器异常传送到处理器内核前, 中断控制器负责对它们进行预处理 使用集中化的特殊功能寄存器允许 控制外设中断并划分外设中断的优先级 IFS0<15:0> IFS1<15:0> 和 IFS2<15:0> 这三个寄存器包含所有中断请求标志位 各中断请求标志位通过相应外设或外部信号置 1, 由软件清零 IEC0<15:0> IEC1<15:0> 和 IEC2<15:0> 这三个寄存器包含所有中断允许控制位 这些控制位用于单独允许外设或外部信号中断 IPC0<15:0> 至 IPC11<7:0> 与这 44 个中断相关的用户可分配优先级集中保存在这 12 个寄存器中 IPL<3:0> 当前 CPU 优先级明确地储存在 IPL 位 IPL<3> 位于 CORCON 寄存器中, 而 IPL<2:0> 位于处理器内核中的状态寄存器 (SR) 中 INTCON1<15:0> 和 INTCON2<15:0> 全局中断控制功能通过这两个寄存器完成 INTCON1 包含处理器异常的控制和状态标志位 INTCON2 寄存器控制外部中断请求信号行为和备用中断向量表的使用 INTTREG<15:0> INTTREG 寄存器包含相关的中断向量编号和新的 CPU 中断优先级, 分别锁存在 INTTREG 寄存器中的向量编号 (VECNUM<5:0>) 和中断优先级 (ILR<3:0>) 位域中 新中断优先级是等待处理的中断的优先级 注 : 本数据手册总结了 dspic30 系列器件的功能, 但并不作为参考大全使用 有关 CPU 外设 寄存器说明和通用器件功能的更多信息, 请参见 dspic30f 系列参考手册 (DS70046E_CN) 欲知有关指令集和编程的更多详细信息, 请参见 dspic30f/33f 程序员参考手册 (DS70157B_CN) 注 : 发生中断时, 无论相应的中断允许位的状 态如何, 中断标志位都将置 1 用户软件应确保在允许一个中断前清零相应的中断标志位 通过 IPCx 寄存器, 用户可为所有中断源分配 1 至 7 中的某一个优先级 各中断源与一个中断向量相关, 如表 5-1 所示 优先级 7 和 1 分别表示最高和最低的可屏蔽优先级 注 : 为中断源分配优先级 0, 等效于禁止该中 断 如果 NSTDIS 控制位 (INTCON1<15>) 置 1, 将防止中断嵌套 这样可防止在处理一个中断时处理另一个新中断, 即使新中断的优先级高于正在处理的中断 注 : 一旦 NSTDIS 位置 1,IPL 位就变为只读位 一些中断具有边沿或电平触发中断及变化时中断等功能的特殊控制位 对这些功能的控制由产生中断的外设模块完成 当 DISI 位 (INTCON2<14>) 保持置 1 时, 可使用 DISI 指令禁止一定数量的指令对优先级为 6 或更低的中断进行处理 处理中断时, PC 中载入存放在程序存储器中相应中断向量存储单元中的地址 IVT 中有 63 个不同的向量 ( 见图 5-2) 这些向量保存在程序存储器的 0x 至 0x0000FE 存储单元中 ( 见图 5-2) 这些存储单元包含 24 位地址, 为保持鲁棒性, 在正常执行期间当 PC 试图取这些字中的任意一个时, 就会发生地址错误陷阱 这样便可防止由于以下情况而执行随机数据 :PC 意外地递减到向量空间 意外地将数据空间地址映射到向量空间或 PC 在到达已实现的程序存储空间的末尾后重新回到 0x 执行 GOTO 指令跳转到此向量空间也会产生地址错误陷阱 2007 Microchip Technology Inc. DS70150B_CN 第 39 页

42 5.1 中断优先级 各中断源的用户可分配中断优先级 (IP<2:0>) 位于 IPCx 寄存器的各半字节的低三位中 各半字节的 bit 3 位未使用, 读为 0 这些位定义了用户分配给某特定中断的优先级 注 : 用户可选择优先级范围为 0( 最低优先级 ) 至 7 ( 最高优先级 ) 因为可能会有一个以上的中断请求源被分配给某一特定的用户指定的优先级, 所以提供了一种在给定的优先级内部分配优先级的方法 此方法称为 自然优先级 自然优先级取决于中断在向量表中的位置, 仅当多个具有相同的用户分配的优先级的中断同时等待响应时才对中断操作产生影响 表 5-1 列出了 dspic DSC 器件的中断编号和中断源及其相应的向量编号 注 1: 自然优先级最高为 0, 最低为 53 2: 自然优先级编号与 INT 编号相同 用户可为各中断分配七个优先级中的一个, 这意味着用户可为一个具有较低自然优先级的中断分配一个非常高的总优先级 表 5-1: 中断向量表 INT 编号 向量编号 中断源 最高自然优先级 0 8 INT0 外部中断 IC1 输入捕捉 OC1 输出比较 T1 Timer IC2 输入捕捉 OC2 输出比较 T2 Timer T3 Timer SPI U1RX UART1 接收器 U1TX UART1 发送器 ADC ADC 转换完成 NVM NVM 写完成 SI2C I 2 C 从中断 MI2C I 2 C 主中断 输入状态变化中断 INT1 外部中断 IC7 输入捕捉 IC8 输入捕捉 OC3 输出比较 OC4 输出比较 T4 Timer T5 Timer INT2 外部中断 U2RX UART2 接收器 U2TX UART2 发送器 SPI C1 CAN1 的组合 IRQ IC3 输入捕捉 IC4 输入捕捉 IC5 输入捕捉 IC6 输入捕捉 OC5 输出比较 OC6 输出比较 OC7 输出比较 OC8 输出比较 INT3 外部中断 INT4 外部中断 C2 CAN2 的组合 IRQ PWM PWM 周期匹配 QEI QEI 中断 保留 保留 FLTA PWM 故障 A FLTB PWM 故障 B 保留 最低自然优先级 DS70150B_CN 第 40 页 2007 Microchip Technology Inc.

43 5.2 复位过程 由于复位过程中不涉及到中断控制器, 所以器件复位并不是真的异常 复位强制 PC 为零, 处理器将初始化其寄存器以响应复位 处理器随后从存储单元 0x 处开始执行程序 GOTO 指令存储在第一个程序存储单元中,GOTO 指令的目标地址存储在紧随其后的单元中 处理器执行 GOTO, 跳转到指定地址, 然后开始指定目标 ( 起始 ) 地址处的操作 复位源 有 6 个可导致器件复位的错误源 看门狗定时器超时 : 看门狗定时器已超时, 表明处理器不再执行正确的代码流 未初始化的 W 寄存器陷阱 : 试图使用一个未初始化的 W 寄存器作为地址指针将引起复位 非法指令陷阱 : 试图执行未使用的操作码将引起非法指令陷阱 注意, 如果由于流更改而使非法指令在执行前被移走, 则取此非法指令不会引起非法指令陷阱 欠压复位 (BOR): 检测到可能导致器件故障的电源电压短暂降低 陷阱锁定 : 多个陷阱条件同时发生会导致复位 5.3 陷阱 可将陷阱看作一个表明软件或硬件错误的不可屏蔽的中断, 它遵从如图 5-1 所示的预定义的优先级 陷阱旨在为用户提供一种方法, 改正在调试和在应用中工作时的错误操作 注 : 注意, 很多陷阱条件只有在发生的时候才能被检测到 因此, 在陷阱异常处理之前允许有问题的指令完成执行 如果用户选择从错误中恢复, 则可能需要校正导致陷阱的错误操作的结果陷阱有 8 个固定优先级 :8 级至 15 级, 这意味着处理陷阱时 IPL3 总是置 1 如果用户当前不在执行陷阱, 而将 IPL<3:0> 位设置为 0111 ( 优先级 7), 这样将禁止所有中断, 但仍然能处理陷阱 陷阱源 如果用户不想在陷阱错误条件事件时采取校正措施, 则必须将仅包含 RESET 指令的默认处理程序的地址装入向量 否则, 如果调用一个包含无效地址的向量, 会产生地址错误陷阱 下列陷阱的优先级依次递增 然而, 由于所有陷阱都可以嵌套, 因此优先级的作用很小 算术错误陷阱 : 在以下四种情况下执行算术错误陷阱 : 1. 如果试图进行以零作除数的除法运算, 除法操作将在周期边界处中止, 并产生陷阱 2. 如果使能的话, 当对累加器 A 或 B 进行的算术运算导致了 bit 31 溢出, 并且没有使用累加器警戒位时, 将产生算术错误陷阱 3. 如果使能的话, 当对累加器 A 或 B 进行的算术运算导致了 bit 39 灾难性溢出, 并且所有饱和被禁止, 将产生算术错误陷阱 4. 如果在移位指令中指定的移位位数大于允许的最大移位位数, 将产生陷阱 2007 Microchip Technology Inc. DS70150B_CN 第 41 页

44 地址错误陷阱 : 当发生以下情况时, 将产生此陷阱 : 1. 试图访问未对齐的数据字 2. 试图从未实现的数据存储单元取数据 3. 试图访问未实现的程序存储单元 4. 试图从向量空间取指令 注 : 5. 执行一条 BRA #literal 指令或一条 GOTO #literal 指令, 其中 literal 为一个未实现的程序存储器地址 6. 修改 PC 使之指向未实现的程序存储器地址后执行指令 通过将值装入堆栈并执行 RETURN 指令可以修改 PC 堆栈错误陷阱 : 当发生以下情况时, 产生此陷阱 : 1. 堆栈指针中载入的值大于写入到 SPLIM 寄存器的 ( 用户可编程 ) 极限值 ( 堆栈溢出 ) 2. 堆栈指针中载入一个小于 0x0800 的值 ( 简单堆栈下溢 ) 振荡器故障陷阱 : 在 MAC 类指令中, 当数据空间分割为 X 和 Y 数据空间时, 未实现的 X 空间包括所有的 Y 空间, 未实现的 Y 空间包括所有的 X 空间 如果外部振荡器出现故障, 器件使用备用的内部 RC 振荡器工作, 就会产生振荡器故障陷阱 硬陷阱和软陷阱 在同一周期内可能会产生多个陷阱 ( 例如, 把不对齐的字写入堆栈中的溢出地址 ) 此时, 图 5-1 所示的固定优先级就会起作用 ; 为了完全纠正错误, 这可能需要用户检查是否有其他等待处理的陷阱 软 陷阱包括优先级 8 到 11 的异常 算术错误陷阱 ( 优先级 11) 就属于这一类陷阱 硬 陷阱包括优先级 12 至 15 的异常 地址错误 ( 优先级 12) 堆栈错误 ( 优先级 13) 和振荡器错误 ( 优先级 14) 陷阱就属于这一类 每个硬陷阱产生时, 在执行任何代码之前, 必须先对它进行响应 在优先级较高的陷阱正在等待处理 被响应或正在处理过程中时, 如果产生了较低优先级的陷阱, 就会产生硬陷阱冲突 在硬陷阱冲突条件下, 器件会自动复位 发生复位时, TRAPR 状态位 (RCON<15>) 置 1, 因此可在软件中检测该条件 图 5-1: 递减优先级 IVT 陷阱向量 复位 - GOTO 指令复位 - GOTO 地址保留振荡器故障陷阱向量地址错误陷阱向量堆栈错误陷阱向量算术错误陷阱向量保留向量保留向量保留向量中断向量 0 中断向量 1 0x x x x AIVT 中断向量 52 中断向量 53 保留保留保留振荡器故障陷阱向量堆栈错误陷阱向量地址错误陷阱向量算术错误陷阱向量保留向量保留向量保留向量中断向量 0 中断向量 1 0x00007E 0x x x x 中断向量 52 中断向量 53 0x0000FE DS70150B_CN 第 42 页 2007 Microchip Technology Inc.

45 5.4 中断过程 由 IFSx 寄存器在各指令周期的开头采样所有中断事件标志位 IFSx 寄存器中等于 1 的标志位表示一个等待处理的中断请求 (IRQ) 如果中断允许 (IECx) 寄存器中的相应位置 1, 则 IRQ 会导致中断 在 IRQ 采样后余下的指令周期中, 将评估所有待处理中断请求的优先级 如果有待处理的 IRQ, 它的优先级比 IPL 位中的当前处理器优先级高, 则处理器将被中断 随后处理器将当前程序计数器的值和处理器状态寄存器的低字节 (SRL) 压入堆栈, 如图 5-2 所示 状态寄存器的低字节包含中断周期开始前的处理器优先级 处理器随后将此中断的优先级载入状态寄存器 完成中断服务程序前, 此操作禁止所有的低优先级中断 图 5-2: 0x 堆栈向高地址方向生长 注 中断堆栈帧 RETFIE ( 从中断返回 ) 指令将程序计数器和状态寄存器中的值弹出堆栈并使处理器返回到中断过程前的状态 0 PC<15:0> SRL IPL3 PC<22:16> < 空字 > W15(CALL 前 ) W15(CALL 后 ) POP : [--W15] PUSH : [W15++] 1: 用户能始终通过向 SR 写入一个新值以降低优先级 必须在降低处理器中断优先级之前, 在中断服务程序中清除 IFSx 寄存器中的中断标志位以避免重复中断 2: 处理中断时, IPL3 位 (CORCON<3>) 总是被清零 只有在进行陷阱处理时, 该位才会被置 备用向量表 在程序存储器中, 中断向量表 (IVT) 之后紧跟备用中断向量表 (AIVT), 如图 5-1 所示 INTCON2 寄存器中的 ALTIVT 位控制对备用向量表的访问 如果 ALTIVT 位置 1, 所有中断和异常处理将使用备用向量而不是默认的向量 备用向量与默认向量的构成相同 AIVT 提供了一种在应用和支持环境之间切换的方法, 从而支持仿真和调试功能, 而不需要对中断向量进行再编程 这个特性也支持运行时在不同应用之间切换, 以便评估各种软件算法 如果不需要 AIVT, 则分配给 AIVT 的程序存储器可用于其他用途 AIVT 不是受保护的区域, 用户可对其自由编程 5.6 快速现场保护 使用影子寄存器可保存现场 为 SR 中的 DC N OV Z 和 C 位及寄存器 W0 至 W3 提供了影子寄存器 影子寄存器深度仅为一级 仅可使用 PUSH.S 和 POP.S 指令访问影子寄存器 当处理器转移到中断向量开始处理中断时, 可以使用 PUSH.S 指令, 把上述寄存器的当前值保存到它们对应的影子寄存器中去 如果一个具有特定优先级的 ISR 使用 PUSH.S 和 POP.S 指令进行快速现场保护, 那么优先级更高的 ISR 就不应再使用这两条指令 如果优先级较高的 ISR 使用了快速现场保护, 那么在优先级较低的中断处理期间, 用户必须保存关键寄存器 5.7 外部中断请求 中断控制器支持五种外部中断请求信号 :INT0-INT4 这些输入是边沿敏感的 ; 它们要求一个由低到高或由高到低的跳变以产生一个中断请求 INTCON2 寄存器具有 5 个位 (INT0EP-INT4EP), 用于选择边沿检测电路的极性 5.8 从休眠和空闲模式唤醒 如果产生中断时处理器处于休眠或空闲模式, 则可使用中断控制器将处理器从休眠或空闲模式唤醒 如果中断控制器接收到一个具有足够优先级的已允许的中断请求, 则标准中断请求会送至处理器 同时, 处理器会从休眠或空闲模式唤醒并开始执行处理中断请求所需的中断服务程序 (ISR) 2007 Microchip Technology Inc. DS70150B_CN 第 43 页

46 表 5-2: dspic30f6010a 中断控制器寄存器映射 SFR 名称地址 Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 复位状态 INTCON NSTDIS OVATE OVBTE COVTE MATHERR ADDRERR STKERR OSCFAIL INTCON ALTIVT DISI INT4EP INT3EP INT2EP INT1EP INT0EP IFS CNIF MI2CIF SI2CIF NVMIF ADIF U1TXIF U1RXIF SPI1IF T3IF T2IF OC2IF IC2IF T1IF OC1IF IC1IF INT0IF IFS IC6IF IC5IF IC4IF IC3IF C1IF SPI2IF U2TXIF U2RXIF INT2IF T5IF T4IF OC4IF OC3IF IC8IF IC7IF INT1IF IFS FLTBIF FLTAIF - - QEIIF PWMIF C2IF INT4IF INT3IF OC8IF OC7IF OC6IF OC5IF IEC0 008C CNIE MI2CIE SI2CIE NVMIE ADIE U1TXIE U1RXIE SPI1IE T3IE T2IE OC2IE IC2IE T1IE OC1IE IC1IE INT0IE IEC1 008E IC6IE IC5IE IC4IE IC3IE C1IE SPI2IE U2TXIE U2RXIE INT2IE T5IE T4IE OC4IE OC3IE IC8IE IC7IE INT1IE IEC FLTBIE FLTAIE - - QEIIE PWMIE C2IE INT4IE INT3IE OC8IE OC7IE OC6IE OC5IE IPC T1IP<2:0> - OC1IP<2:0> - IC1IP<2:0> - INT0IP<2:0> IPC T31P<2:0> - T2IP<2:0> - OC2IP<2:0> - IC2IP<2:0> IPC ADIP<2:0> - U1TXIP<2:0> - U1RXIP<2:0> - SPI1IP<2:0> IPC3 009A - CNIP<2:0> - MI2CIP<2:0> - SI2CIP<2:0> - NVMIP<2:0> IPC4 009C - OC3IP<2:0> - IC8IP<2:0> - IC7IP<2:0> - INT1IP<2:0> IPC5 009E - INT2IP<2:0> - T5IP<2:0> - T4IP<2:0> - OC4IP<2:0> IPC6 00A0 - C1IP<2:0> - SPI2IP<2:0> - U2TXIP<2:0> - U2RXIP<2:0> IPC7 00A2 - IC6IP<2:0> - IC5IP<2:0> - IC4IP<2:0> - IC3IP<2:0> IPC8 00A4 - OC8IP<2:0> - OC7IP<2:0> - OC6IP<2:0> - OC5IP<2:0> IPC9 00A6 - PWMIP<2:0> - C2IP<2:0> - INT41IP<2:0> - INT3IP<2:0> IPC10 00A8 - FLTAIP<2:0> QEIIP<2:0> IPC11 00AA FLTBIP<2:0> INTTREG 00B ILR<3:0> - - VECNUM<5:0> 图注 : u = 未初始化的位 DS70150B_CN 第 44 页 2007 Microchip Technology Inc.