KS22/KS20 Microcontroller

Transcription

1 NXP Semiconductors KS22P100M120SF0 数据手册 : 技术数据 Rev 3, 04/2016 KS22/KS20 Microcontroller 120 MHz ARM Cortex -M4, 具有高达 256 KB Flash KS2x 产品系列基于 ARM Cortex -M4 处理器构建, 具有更低的功耗和更高的存储密度, 提供多种封装 该器件可通过集成的单精度浮点单元 (FPU) 提供 120 MHz 性能 嵌入式 flash 存储器大小为 128 KB 至 256KB 该器件还包括 : USB 全速 2.0 器件, 无需外部晶振 FlexCAN, 支持 ISO 标准和 CAN 2.0 B 协议规范 FlexIO, 高度可配置模块, 提供多种协议支持, 包括但不限于 UART LPI2C SPI I2S 和 PWM/ 波形生成 MKS22FN256Vxx12 MKS22FN128Vxx12 MKS20FN256Vxx12 MKS20FN128Vxx 和 64 LQFP(LL 和 LH) 48 QFN (FT) mm, 间距 mm, 间距 mm; mm mm, 间距 0.5 mm 性能 120 MHz ARM Cortex-M4 内核,DSP 指令集,1.25 Dhrystone MIPS/MHz 存储器和存储器接口 高达 256 KB 嵌入式 flash 和 64 KB SRAM Flash 上自带有引导加载程序, 用于在出厂时进行一次性在系统编程 系统外设 灵活的低功耗模式, 具有多个唤醒源 16 通道异步 DMA 控制器 独立外部和软件看门狗 时钟 两个晶体振荡器 :32 khz(rtc) 和 khz 或 3-32 MHz 3 个内部振荡器 :32 khz 4 MHz 和 48 MHz 多用途时钟发生器 (MCG), 带 PLL 和 FLL 安全性和完整性模块 硬件 CRC 模块 每个芯片具有 128 位的唯一识别 (UID) 号 硬件随机数生成器 Flash 存取控制 (FAC) 可保护专有软件 人机接口 多达 66 个通用输入 / 输出引脚 (GPIO) 工作特性 模拟模块 一个 16 位 ADC 模块, 多达 17 个单端通道和 4 个差分通道, 并且在 13 位模式时, 速率高达 1.2 Msps 一个 12 位 DAC 模块 一个模拟比较器 (CMP) 模块 通信接口 USB 全速 2.0 器件控制器 一个 FlexIO 模块 三个 UART 模块 ( 一个支持 ISO7816, 其他两个工作速率高达 1.5 Mbit/s) 一个 LPUART 模块, 支持低功耗模式下的异步操作 两个 LPI2C 模块, 支持高达 5 Mbit/s, 支持低功耗模式下的异步操作 两个 16 位 SPI 模块, 支持高达 30 Mbit/s KS22 拥有两个 FlexCAN 模块,KS20 拥有一个 FlexCAN 模块 两个 I2S 模块 定时器 三个 16 位低功耗定时器 PWM 模块 (TPM) 一个低功耗定时器 (LPTMR) 周期性中断定时器 (PIT) 带有独立电源域的实时时钟 (RTC) 可编程延迟区块 (PDB) NXP reserves the right to change the production detail specifications as may be required to permit improvements in the design of its products.

2 电压范围 ( 包括 Flash 写入 ):1.71 至 3.6 V 温度范围 ( 环境 ): 40 至 105 C 选型指南 产品简介 相关资源 类型说明资源 飞思卡尔解决方案顾问是一款基于 web 的工具, 提供交互式应用向导和动态产品选型器 产品简介 包含简洁的概述 / 摘要信息, 便于快速评估器件的设计适用性 解决方案顾问 KS22PB 1 参考手册 参考手册 包含关于器件结构与功能 ( 操作 ) 的详细说明 KS22P100M120SF0RM 1 数据手册 数据手册 包含电气特性和信号连接信息 本文档 :KS22P100M120SF0 1 芯片勘误表 芯片掩模组勘误表 提供特定器件掩模组的额外信息或更正信息 KINETIS_K_0N87R 1 封装图纸封装图纸中提供了封装尺寸 LQFP 100 引脚 : 98ASS23308W LQFP 64 引脚 : 98ASS23234W QFN 48 引脚 : 98ASA00616D 1. 如需获取相关资源, 请前往 并使用以下术语进行搜索 2 KS22/KS20 Microcontroller, Rev 3, 04/2016

3 ARM Cortex -M4 内核 系统 存储器和存储器接口 时钟 edma (16ch) 程序 flash RAM 锁相环 调试接口 中断控制器 DSP FPU DMAMUX 低泄漏唤醒单元 看门狗 (WDOG) Flash 缓存 锁频环 低 / 高频振荡器 EWM 内部参考时钟 安全性和完整性 模拟定时器通信接口 人机接口 (HMI) CRC 16-bit ADC x1 TPM x1 (6ch) x2 (2ch) LPI 2 C x2 I 2 S x2 多达 66 GPIOs 随机数生成器 比较器带有 6 位 DAC x1 可编程延迟区块 UART x3 USB 全速 OTG Flash 存取控制 12-bit DAC x1 PIT (4ch) LPUART x1 FlexIO PMC 16 位低功耗定时器 SPI x2 FlexCAN * 独立实时时钟 注 : KS22:CAN x2; fs20:can x1. 图 1. 功能结构框图 注 48-QFN 封装不支持 DAC0 以及 I 2 S1 更多详细信息, 请参加 信号复用和引脚分配 章节 KS22/KS20 Microcontroller, Rev 3, 04/2016 3

4 目录 1 订购信息 概述 系统特性 ARM Cortex-M4 内核 NVIC AWIC 存储器 复位和引导 时钟选项 安全加密 电源管理 LLWU 调试控制器 计算机正常运行 (COP) 看门狗定时器 外设特性 edma 和 DMAMUX TPM ADC DAC CMP RTC PIT PDB LPTMR CRC UART LPUART SPI FlexCAN LPI2C USB I2S FlexIO 端口控制和 GPIO 存储器映射 引脚配置 信号复用和引脚分配 引脚属性 模块信号说明表 内核模块 系统模块 时钟模块 模拟 定时器模块 通信接口 人机接口 (HMI) 引脚配置 封装尺寸 电气特性 术语和准则 定义 示例 典型值条件 极限与工作要求的关系 极限和工作要求准则 极限参数 热处理极限 湿度处理极限 ESD 处理极限 电压和电流工作极限 综述 交流电气特性 静态电气规格 开关规格 热学特性 外设工作要求与特性 调试模块 系统模块 时钟模块 存储器和存储器接口 安全性和完整性模块 模拟 定时器 通信接口 设计考虑因素 硬件设计考虑因素 印刷电路板注意事项 功率输出系统 模拟设计 数字设计 晶体振荡器 软件考虑因素 器件标识 说明 格式 字段 示例 修订历史记录 KS22/KS20 Microcontroller, Rev 3, 04/2016

5 订购信息 1 订购信息 以下芯片可供订购 表 1. 订购信息 产品存储器封装 IO 和 ADC 通道通信 器件型号 标记 (Line1/Line2) Flash (KB) SRAM (KB) 引脚数 封装 GPIO GPIO (INT/HD) 1 ADC 通道 (SE/DP) 2 FlexCAN MKS22F N256VLL 12 MKS22F N256VLH 12 MKS22F N256VFT 12 MKS22F N128VLL 12 MKS22F N128VLH 12 MKS22F N128VFT 12 MKS20F N256VLL 12 MKS20F N256VLH 12 MKS20F N256VFT 12 MKS20F N128VLL 12 MKS20F N128VLH 12 MKS20F N128VFT 12 MKS22FN256 / VLL12 MKS22FN256 / VLH12 MKS22FN256 / VFT12 MKS22FN128 / VLL12 MKS22FN128 / VLH12 MKS22FN128 / VFT12 MKS20FN256 / VLL12 MKS20FN256 / VLH12 MKS20FN256 / VFT12 MKS20FN128 / VLL12 MKS20FN128 / VLH12 MKS20FN128 / VFT LQFP 66 66/8 17/ LQFP 40 40/8 14/ QFN 35 35/8 13/ LQFP 66 66/8 17/ LQFP 40 40/8 14/ QFN 35 35/8 13/ LQFP 66 66/8 17/ LQFP 40 40/8 14/ QFN 35 35/8 13/ LQFP 66 66/8 17/ LQFP 40 40/8 14/ QFN 35 35/8 13/ 1 1. INT: 中断引脚编号 ;HD: 高电平驱动引脚编号 KS22/KS20 Microcontroller, Rev 3, 04/2016 5

6 概述 2. SE: 单端 ;DP: 差分对 3. ADC0_DP1 仅适用于 64-LQFP 封装中的单端 (SE) 模式 2 概述 下图显示此器件的系统示意图 GPIOA Cortex M4 Master Slave GPIOB GPIOC GPIOD IOPORT Debug (SWD/JTAG) NVIC edma CM4 core DMA MUX USB FS M0 code bus M1 system bus M2 M4 Crossabar Switch (Platform Clcok - Max 120 MHz) S0 S1 S2 S3 Flash KB FMC SRAM_L and _U, 64 KB in total MUX Peripheral Bridge 0 (Bus Clock - Max 60 MHz) GPIOE ADC (16-bit) CMP (with 6-bit DAC) DAC (12-bit) PDB TPM0 (6-channel) TPM1 (2-channel) TPM2 (2-channel) Low Power Timer Periodic Interrupt Timer RTC CAN x2 (KS22), x1 (KS20) UART x3 LPUART DSPI x2 LPI2C x2 FlexIO I2S x2 4 MHz IRC 32 khz IRC OSC LPO Clock Source FLL PLL IRC48M RTC Oscillator CRC RNG EWM Watchdog (COP) Register File (32 Bytes) Low Leakage Wakeup Unit Reset Control Module System Mode Control Power Management Control 图 2. 系统示意图 交叉开关通过交叉开关结构连接总线主机和从机 该结构支持最多 4 个总线主机都能同时访问不同的总线从机, 并且还可在其访问相同从机时提供总线主机间的仲裁 6 KS22/KS20 Microcontroller, Rev 3, 04/2016

7 概述 2.1 系统特性 以下章节介绍高级系统特性 ARM Cortex-M4 内核 ARM Cortex-M4 是 Cortex M 系列微处理器中的一款微处理器内核, 重点面向成本敏感 具有确定性且由中断驱动的环境 Cortex M4 处理器基于 ARMv7 架构和 Thumb -2 ISA, 并且向上兼容 Cortex M3 Cortex M1 和 Cortex M0 架构 Cortex M4 的改进包括一个 ARMv7 Thumb-2 DSP, 该 DSP 采用 ARMv7-A/R 配置架构, 提供 32 位指令, 具有 SIMD( 单指令多数据 )DSP 类型的乘法 / 加法和饱和算法 NVIC 嵌套向量中断控制器 (NVIC) 支持嵌套中断和 16 个中断优先级 在 NVIC 中,IPR 寄存器中的各个源都包含 4 位 而且中断源数量也不相同, 并支持 240 个中断向量 Cortex-M 系列使用多种方法将 它还可用于将 MCU 内核从 WAIT 和 VLPW 模式唤醒 AWIC 异步唤醒中断控制器 (AWIC) 用于检测 STOP 模式下的异步唤醒事件, 并向时钟控制逻辑发送信号以恢复系统时钟 时钟重启后,NVIC 观察未决中断, 并执行普通中断或事件处理 AWIC 还可用于将 MCU 内核从 Partial Stop Stop 和 VLPS 模式唤醒 该 SoC 的唤醒源如下所列 : 表 2. AWIC Partial Stop Stop 和 VLPS 唤醒源 唤醒源可用系统复位低电压检测低压警告高电压检测 说明 LPO 是其时钟源和 JTAG 时的 RESET 引脚的 WDOG 电源模式控制器电源模式控制器电源模式控制器 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/2016 7

8 概述 表 2. AWIC Partial Stop Stop 和 VLPS 唤醒源 ( 继续 ) 唤醒源引脚中断 ADC CMP LPI 2 C FlexIO TPM UART LPUART USB FS/LS 控制器 LPTMR RTC I2S (SAI) TPM CAN NMI 说明端口控制模块 任何已使能的引脚中断都能唤醒系统使用内部时钟源时,ADC 可以运行 由于无系统时钟可用, 因此, 功能受限, 触发模式可以周期采样提供唤醒功能当使用在 Stop 和 VLPS 模式下激活的时钟源时工作当使用在 Stop 和 VLPS 模式下激活的时钟源时工作当使用在 Stop 和 VLPS 模式下激活的时钟源时工作 RXD 上的有效边沿当使用在 Stop 和 VLPS 模式下激活的时钟源时工作唤醒当使用在 Stop 和 VLPS 模式下激活的时钟源时工作在 Stop/VLPS 模式下起作用当使用外部位时钟或外部主机时钟时工作当使用在 Stop 和 VLPS 模式下激活的时钟源时工作在边沿上唤醒 (CANx_RX) 不可屏蔽中断 存储器该器件具有以下特性 : 可访问 64 KB 嵌入式 RAM( 读 / 写 )(CPU 时钟速度, 无等待状态 ) 非易失性存储器分为 128/256 KB 嵌入式程序存储器 该程序 flash 存储器包含一个 16 字节 flash 配置字段, 用于存储默认保护设置和安全信息 程序 flash 的页面大小为 2 KB 保护设置可保护 32 个程序 flash 存储器区域不被意外擦除或进行编程操作 安全电路可防止对 RAM 或调试端口的 flash 内容进行非法访问 系统寄存器文件 该器件包含一个可在所有功耗模式下运行的 32 字节寄存器文件 此外, 它还可保留低功耗模式下的内容, 并且仅在上电复位时复位 8 KS22/KS20 Microcontroller, Rev 3, 04/2016

9 概述 复位和引导 下表列出了该器件支持的所有复位源 注在下表中,Y 表示该特定模块 ( 脚注中提到的寄存器 位或特定情形除外 ) 是通过对应的 Reset 源复位 N 表示该特定模块不是通过对应的 Reset 源复位 表 3. 复位源 复位源说明模块 PMC SIM SMC RCM LLWU 复位引脚 拉低 RTC LPTM R 其他 POR 复位 上电复位 (POR) Y Y Y Y Y Y Y Y Y 系统复位 低电压检测 (LVD) Y 1 Y Y Y Y Y N Y Y 低漏电唤醒 (LLWU) 复位 N Y 2 N Y N Y 3 N N Y 外部引脚复位 (RESET) Y 1 Y 2 Y 4 Y Y Y N N Y 看门狗 (WDOG) 复位 Y 1 Y 2 Y 4 Y 5 Y Y N N Y 多用途时钟发生器时钟丢失 (LOC) 复位 多用途时钟发生器锁定丢失 (LOL) 复位 STOP 模式应答错误 (SACKERR) Y 1 Y 2 Y 4 Y 5 Y Y N N Y Y 1 Y 2 Y 4 Y 5 Y Y N N Y Y 1 Y 2 Y 4 Y 5 Y Y N N Y 软件复位 (SW) Y 1 Y 2 Y 4 Y 5 Y Y N N Y 死锁复位 (LOCKUP) Y 1 Y 2 Y 4 Y 5 Y Y N N Y MDM DAP 系统复位 Y 1 Y 2 Y 4 Y 5 Y Y N N Y 调试复位 调试复位 Y 1 Y 2 Y 4 Y 5 Y Y N N Y 1. 除了 PMC_LVDSC1[LVDV] 和 PMC_LVDSC2[LVWV] 外 2. 除了 SIM_SOPT1 之外 3. 仅当 RESET 用于从 VLLS 模式唤醒 4. 除了 SMC_PMCTRL SMC_STOPCTRL SMC_PMSTAT 外 5. 除了 RCM_RPFC RCM_RPFW RCM_FM 外 此器件支持从以下位置引导 : 内部 Flash 时钟选项 MCG 模块控制使用哪个时钟源来获得系统时钟 时钟生成逻辑将选定的时钟源分为不同的时钟域, 包括用于系统总线主机 系统总线从机和闪存的时钟 时钟生成逻辑还可实施特定模块时钟门控, 从而允许模块时钟的打开和关闭 KS22/KS20 Microcontroller, Rev 3, 04/2016 9

10 概述 系统的主要时钟都由 MCGOUTCLK 时钟生成 时钟生成电路提供多个时钟分频器, 从而允许给设备的不同模块提供不同的时钟频率 这样的设计权衡考虑了性能和功耗 不同模块 ( 如 USB OTG 控制器 ) 的特定时钟可通过 IRC48MCLK 或 MCGPLLCLK 或 MCGFLLCLK 时钟生成 此外, 还有各种其他特定模块时钟拥有其他可选择的时钟源 大部分模块的时钟选择都受 SIM 模块中 SOPT 寄存器的控制 有关时钟操作和配置的更多详细信息, 请参见参考手册中的 时钟分布 章节 下图为时钟产生的框图 MCG SIM 4 MHz IRC 32 khz IRC FCRDIV CG MCGIRCLK MCGFFCLK 部分外设的时钟选项 ( 参见注释 ) FLL OUTDIV1 CG 内核 / 系统时钟 OUTDIV2 CG 总线时钟 MCGOUTCLK PLL PRDIV FRDIV MCGFLLCLK MCGPLLCLK OUTDIV4 CG MCGPLLCLK/ MCGFLLCLK/ IRC48MCLK Flash 时钟 EXTAL0 XTAL0 EXTAL32 XTAL32 系统振荡器 OSC 逻辑 XTAL_CLK RTC 振荡器 OSC 逻辑 OSCCLK DIV OSC32KCLK khz 1 Hz IRC48MCLK OSCERCLK_UNDIV OSCERCLK ERCLK32K PMC LPO PMC 逻辑 部分外设的时钟选项 ( 参见注释 ) IRC48M 内部振荡器 RTC_CLKOUT IRC48M 逻辑 IRC48MCLK CG - 时钟门控注释 : 有关在何处使用这些时钟的详细信息, 请参见后续章节 图 3. 时钟框图 为了实现灵活性, 许多外设可以从运行的时钟源中进行选择 这使外设可以选择在各种操作模式下可用的时钟 10 KS22/KS20 Microcontroller, Rev 3, 04/2016

11 概述 下表概述了与各个模块相关的时钟 表 4. 模块时钟 模块 总线接口时钟 内部时钟 I/O 接口时钟 内核模块 ARM Cortex-M4 内核 系统时钟 内核时钟 NVIC 系统时钟 DAP 系统时钟 ITM 系统时钟 cjtag JTAGC JTAG_CLK 系统模块 DMA 系统时钟 DMA 多路复用器 总线时钟 端口控制 总线时钟 LPO 交叉开关 系统时钟 外设桥 系统时钟 总线时钟 Flash 时钟 LLWU PMC SIM RCM Flash 时钟 LPO 模式控制器 Flash 时钟 MCM 系统时钟 EWM 总线时钟 LPO WDOG 定时器 总线时钟 LPO 时钟模块 MCG Flash 时钟 MCGOUTCLK MCGPLLCLK MCGFLLCLK MCGIRCLK OSCCLK RTC OSC IRC48MCLK OSC 总线时钟 OSCERCLK OSCCLK OSCERCLK_UNDIV OSC32KCLK IRC48M IRC48MCLK 存储器和存储器接口 Flash 控制器 系统时钟 Flash 时钟 Flash 存储器 Flash 时钟 安全 CRC 总线时钟 RNGA 总线时钟 模拟 ADC 总线时钟 OSCERCLK IRC48MCLK CMP 总线时钟 DAC 总线时钟 定时器 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

12 概述 表 4. 模块时钟 ( 继续 ) 模块总线接口时钟内部时钟 I/O 接口时钟 TPM 总线时钟 TPM 时钟 TPM_CLKIN0 TPM_CLKIN1 PDB 总线时钟 PIT 总线时钟 LPTMR Flash 时钟 LPO OSCERCLK MCGIRCLK ERCLK32K RTC Flash 时钟 EXTAL32 通信接口 USB FS OTG 系统时钟 USB FS 时钟 DSPI 总线时钟 DSPI_SCK LPI 2 C 总线时钟 LPI2C 时钟 I2C_SCL UART0 UART1 系统时钟 UART2 总线时钟 LPUART0 总线时钟 LPUART0 时钟 I 2 S 总线时钟 I 2 S 主机时钟 I2S_TX_BCLK I2S_RX_BCLK FlexCAN 总线时钟 FlexCAN 时钟 FlexIO 总线时钟 FlexIO 时钟 人机接口 GPIO 平台时钟 安全加密 安全加密状态可以通过编程 Flash 配置字段 (0x40e) 使能 启用器件加密之后, SWD/JTAG 端口无法访问 MCU 的存储器资源 外部接口安全加密解密 SWD/JTAG 端口 无法通过 SWD/JTAG 接口访问存储器资源 调试器可以在 MDM-AP 控制寄存器写入 正在执行 Flash 整体擦除 字段以触发整体擦除 ( 擦除所有数据块 ) 命令 Flash 访问控制 (FAC) FAC 是一个可由本地或第三方配置的存储器优化保护方案, 允许用户在为这些库提供可编程限制时使用软件库 Flash 存储器分为大小相等的区段, 可为专有软件库提供保护 这些区段的保护受到控制, 因为 FAC 对每一件访问片上 Flash 存储器的事件进行循环的访问权限评估 可配置性允许保护更多的区段, 同时支持两级供应商为器件添加专有软件 12 KS22/KS20 Microcontroller, Rev 3, 04/2016

13 概述 电源管理 电源管理控制器 (PMC) 扩展了 ARM 的运行 睡眠和深度睡眠工作模式, 可提供多种可配置模式 这些模式可用于优化多种应用的电流消耗 WFI 或 WFE 指令用于根据当前配置调用 WAIT 或 STOP 模式 有关 ARM 工作模式的更多信息, 请参见 ARM Cortex 用户指南 在 ARM 的运行工作模式下,PMC 可提供高速运行 (HSRUN) 常规运行 (RUN) 和超低功耗运行 (VLPR) 配置 在这些模式下,MCU 内核处于活动状态并且可访问所有外设 这些模式之间的不同之处在于系统的最大时钟频率以及功耗 可以根据应用的功耗和性能要求选择配置 在 ARM 的睡眠工作模式下,PMC 可提供等待 (Wait) 和超低功耗等待 (VLPW) 配置 在这些模式下, 尽管 MCU 内核处于非活动状态, 但所有外设均可使能并按程序运行 这些模式之间的不同之处在于系统的最大时钟频率以及功耗 在 ARM 的深度睡眠工作模式下,PMC 可提供停止 (Stop) 超低功耗停止 (VLPS) 低漏电停止 (LLS) 和超低漏电停止 (VLLS) 配置 在这些模式下, MCU 内核以及大多数外设禁用 根据应用要求, 可以保留或禁用不同的模拟 逻辑和存储器部分, 以节省电量 当器件其他部分为了省电而禁用时, 电池供电模式允许 VBAT 电压域运行 VBAT 域中的所有模块均可在此工作模式下运行 嵌套向量中断控制器 (NVIC) 异步唤醒中断控制器 (AWIC) 和低漏电唤醒控制器 (LLWU) 用于将 MCU 从低功耗状态唤醒 NVIC 可用于将 MCU 内核从 WAIT 和 VLPW 模式唤醒 AWIC 可用于将 MCU 内核从 STOP 和 VLPS 模式唤醒 LLWU 可用于将 MCU 内核从 LLS 和 VLLSx 模式唤醒 有关工作模式 电源管理 NVIC AWIC 或 LLWU 的其他信息, 请参见参考手册 下表提供了不同工作模式下的外设状态信息以及可将 MCU 从低功耗模式唤醒的模块相关信息 表 6. 不同工作模式下的外设状态 内核模式器件模式说明 RUN 模式 HIGH SPEED RUN 在 HSRun 模式下,MCU 可以工作在较快的频率下, 并且所有器件模块均运 行 RUN VERY LOW POWER RUN 在 RUN 模式下, 所有器件模块均运行 在 VLPR 模式下, 所有器件模块均低频运行 ( 除了禁用的低压检测 (LVD) 监视器 ) 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

14 概述 表 6. 不同工作模式下的外设状态 ( 继续 ) 内核模式器件模式说明 SLEEP 模式 WAIT 在 WAIT 模式下, 所有外设模块均运行 MCU 内核处于 SLEEP 模式 DEEP SLEEP 模式 VERY LOW POWER WAIT STOP VERY LOW POWER STOP Low Leakage Stop(LLS3/LLS2) Very Low Leakage Stop(VLLSx) 在 VLPW 模式下, 所有外设模块均低频运行 ( 除了禁用的低压检测 (LVD) 监视器 ) MCU 内核处于 SLEEP 模式 在 STOP 模式下, 大部分外设时钟禁用且处于静止状态 当保留低电压检测保护时,STOP 模式保留所有寄存器和 SRAM 在 STOP 模式下,ADC DAC CMP LPTMR RTC 和引脚中断运行 NVIC 禁用, 但 AWIC 可用于从中断唤醒 在 VLPS 模式下,SRAM 的内容将保留 CMP( 低速 ) ADC OSC RTC LPTMR TPM FlexIO LPUART LPI2C USB 和 DMA 运行,LVD 和 NVIC 禁用,AWIC 用于从中断唤醒 状态保持功耗模式 大多数外设都处于状态保持模式 ( 时钟停止 ), 但 LLWU LPTimer RTC CMP DAC 可以使用 NVIC 禁用 ;LLWU 用来唤醒 注 : LLWU 中断不可通过中断控制器屏蔽, 以避免系统无法在 LLS 恢复时完全退出停止模式的现象 在 LLS3 模式下, 所有 SRAM 均处于工作状态 ( 保留内容, 保持 I/O 状态 ) 在 LLS2 模式下,SRAM_U 的一部分保持上电状态 ( 保留内容, 保持 I/O 状态 ) 大多数外设禁用 ( 时钟停止 ), 但 LLWU LPTimer RTC CMP DAC 可以使用 NVIC 禁用 ;LLWU 用来唤醒 在 VLLS3 模式下,SRAM_U 和 SRAM_L 保持上电 ( 保留内容, 保持 I/O 状态 ) 在 VLLS2 模式下,SRAM_L 断电 SRAM_U 的一部分保持上电状态 ( 保留内容, 保持 I/O 状态 ) 在 VLLS1 和 VLLS0 模式下, 所有 SRAM_U 和 SRAM_L 断电 32 字节系统寄存器文件和 32 字节 VBAT 寄存器文件保持上电, 以便保存客户关键型数据 在 VLLS0 模式下,POR 检测电路可选断电 断电 Battery Backup RTC 和 32 字节 VBAT 寄存器文件由 VBAT 域供电并且充分运行 器件其余部 分断电 LLWU LLWU 模块用于将 MCU 从低漏功耗模式 (LLS 和 VLLSx) 中唤醒, 并且仅在进入低漏功耗模式时工作 从 LLS 恢复以后,LLWU 立即禁用 从 VLLSx 恢复以后,LLWU 继续检测唤醒事件, 直到用户确认唤醒事件为止 以下是用作 LLWU 模块唤醒源的内部外设和外部引脚输入 表 7. LLWU 输入的唤醒源 输入 LLWU_P0 唤醒源 PTE1/LLWU_P0 引脚 下一页继续介绍此表 KS22/KS20 Microcontroller, Rev 3, 04/2016

15 概述 表 7. LLWU 输入的唤醒源 ( 继续 ) 输入 唤醒源 LLWU_P1 PTE2/LLWU_P1 引脚 LLWU_P2 PTE4/LLWU_P2 引脚 LLWU_P3 PTA4/LLWU_P3 引脚 1 LLWU_P4 PTA13/LLWU_P4 引脚 LLWU_P5 PTB0/LLWU_P5 引脚 LLWU_P6 PTC1/LLWU_P6 引脚 LLWU_P7 PTC3/LLWU_P7 引脚 LLWU_P8 PTC4/LLWU_P8 引脚 LLWU_P9 PTC5/LLWU_P9 引脚 LLWU_P10 PTC6/LLWU_P10 引脚 LLWU_P11 PTC11/LLWU_P11 引脚 LLWU_P12 PTD0/LLWU_P12 引脚 LLWU_P13 PTD2/LLWU_P13 引脚 LLWU_P14 PTD4/LLWU_P14 引脚 LLWU_P15 PTD6/LLWU_P15 引脚 LLWU_P16 保留 LLWU_P17 保留 LLWU_P18 保留 LLWU_P19 保留 LLWU_P20 保留 LLWU_P21 保留 LLWU_P22 保留 LLWU_P23 保留 LLWU_P24 保留 LLWU_P25 保留 LLWU_P26 USBVDD LLWU_P27 USB0_DP LLWU_P28 USB0_DM 2 LLWU_P29 保留 LLWU_P30 保留 LLWU_P31 保留 LLWU_M0IF LPTMR 3 LLWU_M1IF CMP0 LLWU_M2IF 保留 LLWU_M3IF 保留 LLWU_M4IF 保留 LLWU_M5IF RTC 警报 3 LLWU_M6IF 保留 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

16 概述 表 7. LLWU 输入的唤醒源 ( 继续 ) 输入 唤醒源 LLWU_M7IF RTC 秒数 3 1. 如果在进入 LLS/VLLS 时使能了 NMI, 则置位 NMI 引脚会在退出低功耗模式时产生 NMI 中断 也可以通过 FOPT[NMI_DIS] 位禁用 NMI 2. 作为 LLWU 的唤醒源,USB0_DP 和 USB0_DM 仅在芯片处于 USB 主机模式时才可用 3. 需要使能外设和外设中断 LLWU 的 WUME 位可使能内部模块标志作为唤醒输入 唤醒后, 会根据外设清除机制清除这些标志 调试控制器 此器件具有多种调试功能, 包括运行控制和跟踪功能 标准 ARM 调试端口支持 SWD/JTAG 接口 此器件还支持 cjtag 接口 计算机正常运行 (COP) 看门狗定时器 计算机正常运行 (COP) 看门狗定时器 (WDOG) 通过定期的软件通信来对系统操作进行监控 此通讯一般被称为处理 ( 或刷新 )COP 看门狗 如果此周期性刷新没有发生, 则 WDOG 将产生一个系统复位的事件 2.2 外设特性 以下章节介绍此芯片每个外设的特性 edma 和 DMAMUX edma 是一个高度可编程的, 经过优化最大程度减少主处理器干预的数据传输引擎 它适合于要传输的数据大小已静态已知且未被定义在传输数据内的应用 此器件中的 DMA 控制器支持 16 个通道, 这些通道可通过 DMA MUX 模块路由至高达 63 个 DMA 请求源 edma 的主要特性如下 : 所有数据通过双地址传输移动 : 通过源读取, 写入目标位置 16 通道设置, 可以最小的主机处理器干预实现复杂的数据传输 经过组织的传输控制描述符 (TCD), 支持双深嵌套传输操作 可通过三种方法激活通道 固定优先级和循环通道两种仲裁方式 16 KS22/KS20 Microcontroller, Rev 3, 04/2016

17 概述 通过可编程中断请求报告通道完成 可编程支持分散 / 集中 DMA 处理 支持复杂的数据结构 TPM 此器件包含三个低功耗定时器 /PWM 模块 (TPM), 一个带 6 条通道, 另外两个带 2 条通道 在相应的时钟源启用时, 所有 TPM 模块均可在 STOP/VLPS 模式下工作 TPM 特性包括 : 可选择 TPM 时钟模式 ( 可在异步计数器时钟的每个边沿上递增, 或仅在已同步至异步计数器时钟的外部时钟输入上升沿上递增 ) 预分频器 ( 或 128 分频 ) 包括一个 16 位计数器 包括 6 条或 2 条通道 (1 6ch 2 2ch), 均可配置为输入捕获 输出比较 边沿对齐 PWM 模式或中心对齐 PWM 模式 支持根据通道或计数器溢出产生中断和 / 或 DMA 请求 支持可选择触发输入, 以便选择性复位或者使计数器启动或停止递增 支持计数器溢出和根据通道生成硬件触发信号 ADC 该器件包含一个 ADC 模块 此 ADC 模块支持通过 TPM LPTMR PIT RTC 外部触发器引脚和 CMP 输出提供的硬件触发 当使用内部时钟源或外部晶体时钟时, 它支持在低功耗模式下唤醒 MCU ADC 模块具有以下特性 : 采用最高 16 位分辨率的线性逐次逼近算法 最多 4 对差分和 17 个单端外部模拟输入 支持可选 16 位 13 位 11 位和 9 位差分输出模式, 或 16 位 12 位 10 位和 8 位单端输出模式 单次或连续转换 可配置采样时间和转换速度 / 功耗 高达三个可选时钟源 低功耗工作模式可降低噪声 异步时钟源, 可降低工作噪声 ( 带时钟输出选项 ) 可选择的硬件转换触发信号 KS22/KS20 Microcontroller, Rev 3, 04/

18 概述 自动与范围内或范围外的设定值进行比较 ( 小于 大于或等于 ), 根据结果产生中断 温度传感器 高达 32 次硬件平均功能 电压参考 : 使用外部电压源 自校准模式 温度传感器 该设备包含一个从内部连接到 AD26 输入通道的温度传感器, 请参见表 66 了解线性度因素的详细信息 该传感器必须经过校准以获得良好的精度, 从而提供更好的线性度, 另请参见 AN DAC 该 12 位数模转换器 (DAC) 为低功耗通用 DAC DAC 输出可置于外部引脚上或设置为模拟比较器或 ADC 的其中一个输入 DAC 模块具有以下特性 : 片上可编程参考生成器输出 电压输出范围为 V in 至 V in, 步进为 V in ( 其中 V in 为输入电压 ) 可从参考电压源 V DDA 选择 V in 在正常停止模式保持静态 在多种工作模式下支持 16 字长的数据缓冲 支持 DMA CMP 该器件包含一个高速比较器和两个 8 输入多路复用器, 适合于比较器的反向和正向输入 每个 CMP 输入通道连接至两个多路复用器 此 CMP 包含一个 6 位 DAC, 它可为不同用户应用案例提供可选择的参考电压 此外,CMP 还具有多个模块至模块的互联, 有助于 ADC 触发 TPM 触发和连接 CMP 具有以下特性 : 输入范围为可以轨对轨输入 可编程迟滞控制 可选择在比较器输出上升沿 下降沿或任意沿时产生中断 18 KS22/KS20 Microcontroller, Rev 3, 04/2016

19 概述 可选择比较器输出取反 能够产生多种输出, 比如说采样或者是数字滤波之后的输出 可以在输出滤波器用于内部功能时使用外部迟滞 两个通过软件可选择的性能等级 : 更短的传播延迟但功耗更高, 以及低功耗但传播延迟更长 支持 DMA 传输 可在除 VLLS0 模式外的所有工作模式下工作 滤波器功能不可用于 STOP VLPS LLS 或 VLLSx 模式 将 6 位 DAC 与可选电压参考源集成在一起, 并且可掉电以节省电量 两个 8 至 1 通道多路复用器 RTC RTC 是一个始终上电的模块, 在所有低功耗模式下保持活动的状态 RTC 内的时间计数器由使用 RTC 振荡器的 Khz 外部晶体提供时钟源 RTC 在上电时复位, 并且 RTC 中的软件复位还可以初始化所有 RTC 寄存器 RTC 模块具有以下特性 : 32 位秒计数器, 带翻转保护和 32 位闹钟 带补偿功能的 16 位预分频器, 可以校正 0.12 ppm 至 3906 ppm 的误差 具有寄存器锁定机制的寄存器写入保护 带可选中断的 1 Hz 方波或秒脉冲输出 PIT 周期性中断定时器 (PIT) 用于生成 CPU 的周期性中断 它具有四个独立的通道, 每个通道都有一个 32 位计数器 两个通道可以级联在一起构成一个 64 位计数器 通道 0 用于周期性触发 DMA 通道 0, 通道 1 用于周期性触发 DMA 通道 1 任一通道均可编程为 ADC 触发源或 TPM 触发源 通道 0 可编程为触发 DAC PIT 模块具有以下特性 : 每个 32 位定时器可产生 DMA 触发器 每个 32 位定时器可产生超时中断 两个定时器可级联构成一个 64 位定时器 每个定时器可编程为 ADC/TPM 触发源 KS22/KS20 Microcontroller, Rev 3, 04/

20 概述 PDB 可编程延迟区块 (PDB) 可为 ADC 的硬件触发输入提供来自内部或外部触发器的可控延迟或可编程间隔节拍, 和 / 或为 DAC 生成间隔触发器, 从而实现 ADC 转换之间的精确计时和 / 或实现 DAC 更新 PDB 可选择性提供用作 CMP 模块中采样窗口的脉冲输出 PIT 模块具有以下特性 : 高达 15 个触发器输入源和一个软件触发器源 高达 8 个可配置 PDB 通道, 用于 ADC 硬件触发 高达 8 个脉冲输出 LPTMR 在所有功耗模式下 ( 包括低漏电模式 ), 低功耗定时器 (LPTMR) 可以配置为带可选预分频器的时钟计数器, 或者带可选去抖滤波器的脉冲计数器 它还可以在多数系统复位事件中继续保持运行, 因此可以用作长时间的计数器 LPTMR 模块具有以下特性 : 带比较功能的 16 位时间计数器或脉冲计数器 可选中断可在任何低功耗模式下产生异步唤醒 硬件触发输出 计数器支持自由运行模式或比较复位 可针对预分频器 / 毛刺滤波器配置时钟源 可针对脉冲计数器配置输入源 CRC 该设备包含一个循环冗余校验 (CRC) 模块, 可生成 16/32 位 CRC 码以便进行错误检测 CRC 模块提供实施 16 位或 32 位 CRC 标准所需的可编程多项式 WAS 和其他参数 CRC 模块具有以下特性 : 硬件 CRC 生成器电路采用一个 16 位或者 32 位可编程移位寄存器 可编程初始种子和多项式 可选择逐位或逐字节转换输入数据或输出数据 (CRC 结果 ) 最终 CRC 结果反转选项 32 位 CPU 寄存器编程接口 20 KS22/KS20 Microcontroller, Rev 3, 04/2016

21 概述 UART 该器件包含 3 个支持 DMA 功能的基本通用异步接收器 / 发送器 (UART) 模块 一般情况下, 此模块用于 RS-232 RS-485 和其他通信 它还支持 LIN 从机操作和 ISO7816 UART 模块具有下列特性 : 全双工操作 带 /32 小数分频 基于模块时钟频率的 13 位波特率选择 可编程 8 位或 9 位数据格式 发送器输出极性可编程 接收输入极性可编程 高达 14 位中断字符传输 11 位中断字符检测选项 通过空闲线路或地址标志唤醒的两种接收器唤醒方法 接收器中的地址匹配功能可减少地址标志唤醒 ISR 开销 可以配置线上传输的首位方式为 MSB 或 LSB UART0 支持与 SIM 卡和智能卡连接的 ISO 7816 协议 接收帧错误检测 硬件奇偶生成和校验 1/16 位时间噪声检测 支持 DMA LPUART 此器件包含一个低功耗 UART 模块, 并且可在 Stop 和 VLPS 模式下工作 此模块还支持 4 至 32 数据过采样率, 以适合不同的应用 LPUART 模块具有以下特性 : 可编程波特率 (13 位模数分频器 ), 支持 4 至 32 的可配置过采样率 发送和接收波特率可与总线时钟异步运行, 并且可配置为不受总线时钟频率影响, 支持在 STOP 模式下工作 中断 DMA 或轮询操作 硬件奇偶生成和校验 可编程 8 位 9 位或 10 位字符长度 可编程的 1 位或 2 位停止位 三种接收器唤醒方法 空闲线路唤醒 KS22/KS20 Microcontroller, Rev 3, 04/

22 概述 地址标志唤醒 接收数据匹配 自动地址匹配, 以减少 ISR 开销 : 地址标志匹配 空闲线路地址匹配 地址匹配开始 地址匹配结束 可选 13 位分隔字符生成 /11 位分隔字符检测 可配置空闲长度检测, 支持 或 128 个空闲字符 可选择发送器输出和接收器输入极性 SPI 该器件包括两个 SPI 模块 此 SPI 模块可提供同步串行总线, 以支持芯片与外部外设器件之间的通信 SPI 模块具有以下特性 : 全双工 3 线同步传输 主机模式, 或从机模式 从机模式下的数据流操作 ( 持续从机选择 ) 使用发射 / 接收先进先出 (TX/RX FIFO)( 深度为 4 个条目 ) 的缓冲发射 / 接收操作 对于每帧的传输属性可编程 多个片选 (PCS)(6 PCS 可用于 SPI0 和 4 PCS 可用于 SPI1), 可通过外部多路输出选择器扩展至 64 通过多路输出选择器支持对高达 32 个外设芯片选择 (PCS) 的去毛刺操作 DMA 支持将数据写入到 TX FIFO 和将数据从 RX FIFO 中取出 全局中断请求线路 调整的 SPI 传输格式支持与较慢的外围设备通信 省电架构特性 FlexCAN 对于 KS22, 该器件包含两个 FlexCAN 模块 而对于 KS20, 该器件仅包含一个 FlexCAN 模块 FlexCAN 模块是一个通信控制器, 它根据 ISO 标准和 CAN 2.0 B 协议规范实施 CAN 协议 FlexCAN 模块包含 16 个报文缓冲区 每个报文缓冲区为 16 个字节 FlexCAN 模块具有以下特性 : 数据长度为 0 至 8 个字节的弹性邮箱 22 KS22/KS20 Microcontroller, Rev 3, 04/2016

23 概述 每个邮箱可配置为接收或发送, 全部支持标准和扩展报文 每个邮箱具有单独的 Rx 掩码寄存器 功能完备的 Rx FIFO, 存储功能适合于高达 6 帧, 以及带 DMA 支持的自动内部指针句柄 传输终止功能 可编程时钟源 ( 外设时钟或振荡器时钟 ) 接收或传输结构未使用的 RAM 可用作通用 RAM 空间 只听模式功能 可编程回环模式支持自检操作 可编程传输优先级方案 : 最低 ID 最低缓冲区数或最高优先级 基于 16 位自由运行定时器的时间戳 全球网络时间, 通过特定报文同步 可屏蔽中断 不受传输媒介影响 ( 假定为外部收发器 ) 短延迟时间, 得益于适合于高优先级消息的仲裁方案 低功耗模式, 可通过总线活动的可编程唤醒 远程请求帧可自动或由软件处理 仅可在冻结模式下写入 CAN 位时间设置和配置位 Tx 邮箱状态 ( 最低优先级缓冲区或空缓冲区 ) 用于已接收帧的标识符验收滤波器命中指示器 (IDHIT) SYNCH 位可用于状态 1 寄存器中的错误, 用于通知此模块与 CAN 总线同步 已发送报文的 CRC 状态 Rx FIFO 全局掩码寄存器 匹配过程中邮箱和 Rx FIFO 之间的可选优先级 强大的 Rx FIFO ID 滤波, 可以根据 128 扩展 256 标准或 512 部分 (8 位 ) ID 匹配输入 ID, 带高达 32 个单独屏蔽功能 LPI2C 该器件包括两个 LPI2C 模块 LPI2C 为低功耗集成电路互联 (I2C) 模块, 支持作为主机和 / 或从机高效连接至 I2C 总线 只要存在可用的合适时钟,LPI2C 即可在停止模式下持续工作, 设计用于使用 DMA 来访问 FIFO 寄存器, 大幅降低 CPU 开销 LPI2C 逻辑支持标准模式 快速模式 快速模式 + 和超快速工作模式 LPI2C 模块还符合系统管理总线 (SMBus) 规范版本 2 LPI2C 模块具有以下特性 : 支持 Standard Fast Fast+ 和 Ultra Fast 模式 在从机模式下支持 HS 模式 多主机支持, 包括同步和仲裁 时钟拉伸 KS22/KS20 Microcontroller, Rev 3, 04/

24 概述 通用调用 7 位和 10 位寻址 软件复位 START 字节和器件 ID 需要软件支持 对于主机模式 : 命令 / 发送 4 字 FIFO 接收 4 字 FIFO 对于从机模式 : 独立的 I2C 从机寄存器, 以最小化主机 / 从机切换所需的软件开销 支持 7 位或 10 位寻址 地址范围 SMBus 提醒和通用调用地址 发送 / 接收数据寄存器, 支持中断或 DMA 请求 USB 该设备包含一个 USB 模块, 支持符合 USB2.0 规范的全速外设并且可以连接到片上 USBFS 收发器 它可使能 IRC48M 以允许无晶振的 USB 工作 USBFS 具有以下特性 : 符合 USB 1.1 和 2.0 规范的全速器件控制器 16 个双向端点 DMA 或 FIFO 数据流接口 低功耗 支持带时钟恢复功能的 IRC48M, 无需 48 MHz 晶振 仅限用于 USB 从设备设置 I2S I2S 模块可提供同步音频接口 (SAI), 它可由总线时钟 PLL/FLL 输出时钟或外部振荡器时钟计时 该模块支持异步位时钟 (BCLK), 该时钟可通过音频主机时钟从内部生成或从外部提供 此外, 该模块还支持接收器和发送器之间的同步操作选项 它可在停止或超低功耗模式下工作 I2S 模块具有以下特性 : 带独立位时钟和帧同步的发送器, 支持 1 个数据通道 带独立位时钟和帧同步的接收器, 支持 1 个数据通道 最大帧尺寸 16 字 字尺寸在 8 位与 32 位之间 可以为帧中的第一个字和其余字单独配置字尺寸 用于每个发送和接收通道的异步 8 x 32 位 FIFO 支持在发生 FIFO 错误之后正常重启 24 KS22/KS20 Microcontroller, Rev 3, 04/2016

25 概述 支持在发生 FIFO 错误之后自动重新启动, 无需软件干预 支持将 8 位和 16 位数据打包到每个 32 位 FIFO 字 FlexIO FlexIO 是一款高度可配置模块, 提供多种协议支持, 包括但不限于 UART I2C SPI I2S 和 PWM/ 波形生成 该模块支持可编程波特率, 不受总线时钟频率的影响, 并带有自动启动 / 停止位生成功能 FlexIO 模块具有以下特性 : 当其使用的时钟保持使能时, 可以在 VLPR/VLPW/Stop/VLPS 模式下运行 四个 32 位双缓冲移位寄存器, 具有发送 接收和数据匹配模式并提供持续数据传输 移位器的移位 负载和存储事件时序由分配给该移位器的高灵活度 16 位定时器控制 可以级联两个或多个移位器, 以支持大型数据传输 每个 16 位定时器独立运行, 支持在不同内部或外部触发条件下进行复位 使能和禁用, 可编程触发极性 灵活的引脚配置支持输出禁用 开漏 双向输出数据和输出模式 支持中断 DMA 或轮询发送 / 接收操作 端口控制和 GPIO 端口控制和中断 (PORT) 模块可以为端口控制 数字滤波和外部中断功能提供支持 当引脚配置为 GPIO 功能时,GPIO 数据方向和输出数据寄存器控制每个引脚的方向和输出数据 假设引脚相应的端口控制和中断模块已使能, 则当引脚配置为任意数字功能时,GPIO 输入数据寄存器显示每个引脚上的逻辑值 下图展示了基本 I/O 端口结构 此图适用于所有 I/O 引脚 ( 除 RESET_b 和配置为伪开漏输入的引脚外 ) RESET_b 为真正的开漏引脚, 无 p 通道输出驱动器或 ESD 总线二极管 当配置为开漏操作时, 伪开漏引脚的 p 通道输出驱动器禁用 任何 I/O 引脚 ( 包括开漏和伪开漏引脚 ) 均不得超过 VDD KS22/KS20 Microcontroller, Rev 3, 04/

26 概述 数字输入 IBE=1, 当 MUX 000 PFE IBE MUX LPF ESD 总线 VDD PE RPULL PS 模拟输入 数字输出 DSE SRE 图 4. I/O 简化框图 PORT 模块具有以下特性 : 所有引脚支持中断使能 可配置边沿 ( 上升 下降或两者 ) 或电平触发中断类型 支持 DMA 请求 低功耗模式下的异步唤醒 选定引脚上提供可配置上拉 下拉和拉动禁用 选定引脚上提供可配置高 / 低驱动强度 选定引脚上提供可配置快 / 慢压摆率 选定引脚上提供可配置无源滤波器 单独的多路复用控制字段, 支持模拟或引脚禁用 GPIO 和特定芯片数字功能 端口配置字段在所有数字引脚多路复用模式下均有效 GPIO 模块具有以下特性 : 端口数据输入寄存器适用于所有数字引脚多路复用模式 端口数据输出寄存器具有相应的置位 / 清零 / 切换寄存器 端口数据方向寄存器 GPIO 支持通过快速 GPIO 进行单周期访问 26 KS22/KS20 Microcontroller, Rev 3, 04/2016

27 存储器映射 3 存储器映射 本器件包含多种存储器和内存映射外设, 并且都在 4 GB 的存储空间之内 有关系统存储器和外设位置的更多详细信息, 请参见参考手册的 存储器映射 章节 0x0000_0000 0x0800_0000 0x1C00_0000 0x2010_0000 0x4000_0000 0x4010_0000 0xE000_0000 0xFFFF_FFFF Code space Reserved Data space 0x0000_0000 0x07FF_FFFF note: take 256 KB flash memory as an example 0x1C00_0000 0x2000_0000 Flash SRAM_L SRAM_U 0x200F_FFFF Reserved * note: 0x2200_0000 0x23FF_FFFF: Aliased to SRAM_U bitband 0x3000_0000 0x33FF_FFF: Program Flash and read only data Public 0x4000_0000 peripherals AIPS peripherals 0x4007_FFFF 0x4008_0000 Reserved 0x400F_EFFF Reserved * note: 0x4200_0000 0x42FF_FFFF GPIO : Aliased to peripheral bridge (AIPS-lite) bitband 0x43FE_0000 0x43FF_FFFF : Aliased to general purpose input/output(gpio) bitband Private Peripheral Bus (PPB) * 0x400F_F000 0x400F_FFFF note: 0xE000_0000 0xE000_0FFF: Instrumentation Trace Macrocell (ITM) 0xE000_1000 0xE000_1FFF: Data Watchpoint and Trace (DWT) 0xE000_2000 0xE000_2FFF: Flash Patch and Breakpoint (FPB) 0xE000_3000 0xE000_DFFF: Reserved 0xE000_E000 0xE000_EFFF: System Control Space (SCS) (for NVIC and FPU) 0xE000_F000 0xE003_FFFF: Reserved 0xE004_0000 0xE004_0FFF: Trace Port Interface Unit (TPIU) 0xE004_1000 0xE004_1FFF: Reserved 0xE004_2000 0xE004_2FFF: Reserved 0xE004_3000 0xE004_3FFF: Reserved 0xE004_4000 0xE007_FFFF: Reserved 0xE008_0000 0xE008_0FFF: Miscellaneous Control Module (MCM) 0xE008_1000 0xE008_1FFF: Reserved 0xE008_2000 0xE00F_EFFF: Reserved 0xE00F_F000 0xE00F_FFFF: ROM Table - allows auto-detection of debug components 0xE010_0000 0xFFFF_FFFF: Reserved 0x4000_0000 0x4000_8000 0x4000_9000 0x4000_A000 0x4001_F000 0x4002_0000 0x4002_1000 0x4002_2000 0x4002_4000 0x4002_5000 0x4002_6000 0x4002_9000 0x4002_A000 0x4002_B000 0x4002_C000 0x4002_D000 0x4002_E000 0x4002_F000 0x4003_0000 0x4003_1000 0x4003_2000 0x4003_3000 0x4003_6000 0x4003_7000 0x4003_8000 0x4003_9000 0x4003_A000 0x4003_B000 0x4003_C000 0x4003_D000 0x4003_E000 0x4003_F000 0x4004_0000 0x4004_1000 0x4004_2000 0x4004_7000 0x4004_8000 0x4004_9000 0x4004_A000 0x4004_B000 0x4004_C000 0x4004_D000 0x4004_E000 0x4005_2000 0x4005_3000 0x4005_F000 0x4006_0000 0x4006_1000 0x4006_2000 0x4006_4000 0x4006_5000 0x4006_6000 0x4006_7000 0x4006_8000 0x4006_A000 0x4006_B000 0x4006_C000 0x4006_D000 0x4007_2000 0x4007_3000 0x4007_4000 0x4007_C000 0x4007_D000 0x4007_E000 0x4007_F000 0x4007_FFFF Reserved DMA controller DMA controller transfer control descriptors Reserved Flash memory controller (FMC) Flash memory DMA channel mutiplexer Reserved FlexCAN 0 FlexCAN 1 (only for KS22) Reserved Random Number Generator (RNGA) LPUART 0 Reserved SPI 0 SPI 1 Reserved I2S 0 I2S 1 Reserved CRC Reserved Programmable delay block (PDB) Periodic interrupt timers (PIT) TPM 0 TPM 1 TPM 2 ADC 0 Reserved Real-time clock (RTC) VBAT register file DAC 0 Low-power timer (LPTMR) System register file Reserved SIM low-power logic System integration module (SIM) Port A multiplexing control Port B multiplexing control Port C multiplexing control Port D multiplexing control Port E multiplexing control Reserved Software watchdog Reserved FlexIO Reserved External watchdog Reserved Multi-purpose Clock Generator (MCG) System oscillator (OSC) LPI2C 0 LPI2C 1 Reserved UART 0 UART 1 UART 2 Reserved USB Full Speed OTG Controller CMP (with 6-bit DAC) Reserved Low-leakage wakeup unit (LLWU) Power management controller (PMC) System Mode controller (SMC) Reset Control Module (RCM) 图 5. 存储器映射 4 引脚配置 KS22/KS20 Microcontroller, Rev 3, 04/

28 引脚配置 4.1 信号复用和引脚分配 下表显示的是各引脚上的信号以及这些引脚在本文档所支持芯片上的位置 端口控制模块 负责选择每个引脚上可用的 ALT 功能 100 LQFP 64 LQFP 48 QFN PTE0/ CLKOUT32K PTE1/ LLWU_P0 3 3 PTE2/ LLWU_P1 注 KS20 只配有 CAN0 而 KS22 配有两种 CAN 模块 (CAN0 和 CAN1) Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 ALT4 ALT5 ALT6 ALT7 ADC0_SE4a ADC0_SE4a PTE0/ CLKOUT32K ADC0_SE5a ADC0_SE5a PTE1/ LLWU_P0 ADC0_SE6a ADC0_SE6a PTE2/ LLWU_P1 SPI1_PCS1 UART1_TX LPI2C1_SDA RTC_ CLKOUT SPI1_SOUT UART1_RX LPI2C1_SCL SPI1_SIN SPI1_SCK UART1_CTS_ b 4 4 PTE3 ADC0_SE7a ADC0_SE7a PTE3 SPI1_SIN UART1_RTS_ b 5 5 PTE4/ LLWU_P2 DISABLED PTE4/ LLWU_P2 SPI1_SOUT SPI1_PCS0 LPUART0_TX LPI2C1_SDA 6 6 PTE5 DISABLED PTE5 SPI1_PCS2 LPUART0_RX LPI2C1_SCL 7 PTE6 DISABLED PTE6 SPI1_PCS3 LPUART0_ CTS_b VDD VDD VDD VSS VSS VSS USB0_DP USB0_DP USB0_DP USB0_DM USB0_DM USB0_DM USBVDD USBVDD USBVDD 13 NC NC NC 14 8 ADC0_DP1 ADC0_DP1 ADC0_DP1 15 ADC0_DM1 ADC0_DM1 ADC0_DM1 16 ADC0_DP2 ADC0_DP2 ADC0_DP2 17 ADC0_DM2 ADC0_DM2 ADC0_DM ADC0_DP0 ADC0_DP0 ADC0_DP ADC0_DM0 ADC0_DM0 ADC0_DM ADC0_DP3 ADC0_DP3 ADC0_DP ADC0_DM3 ADC0_DM3 ADC0_DM VDDA VDDA VDDA VREFH VREFH VREFH VREFL VREFL VREFL VSSA VSSA VSSA CMP0_IN5 CMP0_IN5 CMP0_IN5 I2S0_MCLK USB_SOF_ OUT 28 KS22/KS20 Microcontroller, Rev 3, 04/2016

29 引脚配置 100 LQFP 64 LQFP 48 QFN DAC0_OUT/ ADC0_SE23 Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 ALT4 ALT5 ALT6 ALT7 DAC0_OUT/ ADC0_SE23 DAC0_OUT/ ADC0_SE XTAL32 XTAL32 XTAL EXTAL32 EXTAL32 EXTAL VBAT VBAT VBAT 31 PTE24 ADC0_SE17 ADC0_SE17 PTE24 CAN1_TX TPM0_CH0 I2S1_TX_FS LPI2C0_SCL EWM_OUT_b 32 PTE25 ADC0_SE18 ADC0_SE18 PTE25 CAN1_RX TPM0_CH1 I2S1_TX_ BCLK 33 PTE26/ CLKOUT32K DISABLED PTA0 JTAG_TCLK / SWD_CLK PTE26/ CLKOUT32K PTA0 UART0_CTS_ b I2S1_TXD0 LPI2C0_SDA EWM_IN RTC_ CLKOUT USB_CLKIN TPM0_CH5 EWM_IN JTAG_TCLK / SWD_CLK PTA1 JTAG_TDI PTA1 UART0_RX CMP0_OUT LPI2C1_ HREQ PTA2 JTAG_TDO / TRACE_SWO PTA3 JTAG_TMS / SWD_DIO PTA4/ LLWU_P3 NMI_b TPM1_CH1 JTAG_TDI PTA2 UART0_TX TPM1_CH0 JTAG_TDO / TRACE_SWO PTA3 PTA4/ LLWU_P3 UART0_RTS_ b TPM0_CH0 EWM_OUT_b JTAG_TMS / SWD_DIO TPM0_CH1 I2S0_MCLK NMI_b PTA5 DISABLED PTA5 USB_CLKIN TPM0_CH2 I2S0_TX_ BCLK 40 VDD VDD VDD 41 VSS VSS VSS PTA12 DISABLED PTA12 CAN0_TX TPM1_CH0 I2S0_TXD PTA13/ LLWU_P4 DISABLED PTA13/ LLWU_P4 CAN0_RX TPM1_CH1 I2S0_TX_FS 44 PTA14 DISABLED PTA14 SPI0_PCS0 UART0_TX I2S0_RX_ BCLK 45 PTA15 DISABLED PTA15 SPI0_SCK UART0_RX I2S0_RXD0 46 PTA16 DISABLED PTA16 SPI0_SOUT UART0_CTS_ b 47 PTA17 DISABLED PTA17 SPI0_SIN UART0_RTS_ b VDD VDD VDD VSS VSS VSS PTA18 EXTAL0 EXTAL0 PTA18 TPM_CLKIN0 I2S0_RX_FS I2S0_MCLK PTA19 XTAL0 XTAL0 PTA19 TPM_CLKIN1 LPTMR0_ ALT RESET_b RESET_b RESET_b PTB0/ LLWU_P5 ADC0_SE8 ADC0_SE8 PTB0/ LLWU_P5 JTAG_TRST_ b LPI2C0_SCL TPM1_CH0 FXIO0_D4 UART0_RX PTB1 ADC0_SE9 ADC0_SE9 PTB1 LPI2C0_SDA TPM1_CH1 EWM_IN FXIO0_D5 UART0_TX KS22/KS20 Microcontroller, Rev 3, 04/

30 引脚配置 100 LQFP 64 LQFP 48 QFN Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 ALT4 ALT5 ALT6 ALT PTB2 ADC0_SE12 ADC0_SE12 PTB2 LPI2C0_SCL UART0_RTS_ b PTB3 ADC0_SE13 ADC0_SE13 PTB3 LPI2C0_SDA UART0_CTS_ b 57 PTB9 DISABLED PTB9 SPI1_PCS1 LPUART0_ CTS_b 58 PTB10 DISABLED PTB10 SPI1_PCS0 LPUART0_RX I2S1_TX_ BCLK 59 PTB11 DISABLED PTB11 SPI1_SCK LPUART0_TX I2S1_TX_FS 60 VSS VSS VSS 61 VDD VDD VDD FXIO0_D6 FXIO0_D7 CAN1_RX CAN1_TX PTB16 DISABLED PTB16 SPI1_SOUT UART0_RX TPM_CLKIN0 EWM_IN I2S1_TXD0 (Note: 100LQFP only) PTB17 DISABLED PTB17 SPI1_SIN UART0_TX TPM_CLKIN1 EWM_OUT_b FXIO0_D PTB18 DISABLED PTB18 CAN0_TX TPM2_CH0 I2S0_TX_ BCLK FXIO0_D PTB19 DISABLED PTB19 CAN0_RX TPM2_CH1 I2S0_TX_FS FXIO0_D2 66 PTB20 DISABLED PTB20 CMP0_OUT FXIO0_D4 67 PTB21 DISABLED PTB21 FXIO0_D5 68 PTB22 DISABLED PTB22 FXIO0_D6 69 PTB23 DISABLED PTB23 SPI0_PCS5 FXIO0_D PTC0 ADC0_SE14 ADC0_SE14 PTC0 SPI0_PCS4 PDB0_ EXTRG PTC1/ LLWU_P6 ADC0_SE15 ADC0_SE15 PTC1/ LLWU_P6 SPI0_PCS3 UART1_RTS_ b PTC2 ADC0_SE4b ADC0_SE4b PTC2 SPI0_PCS2 UART1_CTS_ b PTC3/ LLWU_P7 DISABLED VSS VSS VSS VDD VDD VDD PTC4/ LLWU_P PTC5/ LLWU_P PTC6/ LLWU_P10 DISABLED DISABLED PTC3/ LLWU_P7 PTC4/ LLWU_P8 PTC5/ LLWU_P9 CMP0_IN0 CMP0_IN0 PTC6/ LLWU_P10 USB_SOF_ OUT FXIO0_D3 SPI0_PCS0 TPM0_CH0 I2S0_TXD0 LPUART0_ RTS_b TPM0_CH1 I2S0_TX_FS LPUART0_ CTS_b SPI0_PCS1 UART1_RX TPM0_CH2 CLKOUT I2S0_TX_ BCLK SPI0_PCS0 UART1_TX TPM0_CH3 LPI2C0_ HREQ SPI0_SCK SPI0_SOUT LPTMR0_ ALT2 PDB0_ EXTRG PTC7 CMP0_IN1 CMP0_IN1 PTC7 SPI0_SIN USB_SOF_ OUT PTC8 CMP0_IN2 CMP0_IN2 PTC8 LPI2C0_ SCLS PTC9 CMP0_IN3 CMP0_IN3 PTC9 LPI2C0_ SDAS LPUART0_RX LPUART0_TX I2S0_RXD0 CMP0_OUT TPM0_CH2 I2S0_RX_ BCLK I2S0_RX_FS I2S0_MCLK LPI2C0_SCL LPI2C0_SDA I2S0_MCLK FXIO0_D0 I2S1_RXD0 I2S0_RX_ BCLK FXIO0_D1 I2S1_RX_ BCLK 30 KS22/KS20 Microcontroller, Rev 3, 04/2016

31 引脚配置 100 LQFP 64 LQFP 48 QFN Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 ALT4 ALT5 ALT6 ALT PTC10 DISABLED PTC10 LPI2C1_SCL I2S0_RX_FS FXIO0_D2 I2S1_RX_FS PTC11/ LLWU_P11 DISABLED PTC11/ LLWU_P11 84 PTC12 DISABLED PTC12 LPI2C1_ SCLS 85 PTC13 DISABLED PTC13 LPI2C1_ SDAS LPI2C1_SDA FXIO0_D3 I2S1_MCLK TPM_CLKIN0 TPM_CLKIN1 86 PTC14 DISABLED PTC14 LPUART0_ RTS_b 87 PTC15 DISABLED PTC15 LPUART0_ CTS_b 88 VSS VSS VSS 89 VDD VDD VDD FXIO0_D0 FXIO0_D1 FXIO0_D2 FXIO0_D3 90 PTC16 DISABLED PTC16 CAN1_RX LPUART0_RX FXIO0_D4 91 PTC17 DISABLED PTC17 CAN1_TX LPUART0_TX FXIO0_D5 92 PTC18 DISABLED PTC18 LPUART0_ RTS_b PTD0/ LLWU_P12 DISABLED PTD0/ LLWU_P12 SPI0_PCS0 UART2_RTS_ b PTD1 ADC0_SE5b ADC0_SE5b PTD1 SPI0_SCK UART2_CTS_ b PTD2/ LLWU_P13 DISABLED PTD2/ LLWU_P13 LPUART0_ RTS_b LPUART0_ CTS_b FXIO0_D6 FXIO0_D7 SPI0_SOUT UART2_RX LPUART0_RX LPI2C0_SCL PTD3 DISABLED PTD3 SPI0_SIN UART2_TX LPUART0_TX LPI2C0_SDA PTD4/ LLWU_P14 DISABLED PTD4/ LLWU_P14 SPI0_PCS1 UART0_RTS_ b PTD5 ADC0_SE6b ADC0_SE6b PTD5 SPI0_PCS2 UART0_CTS_ b PTD6/ LLWU_P15 ADC0_SE7b ADC0_SE7b PTD6/ LLWU_P15 TPM0_CH4 EWM_IN SPI1_PCS0 TPM0_CH5 EWM_OUT_b SPI1_SCK SPI0_PCS3 UART0_RX SPI1_SOUT PTD7 DISABLED PTD7 UART0_TX SPI1_SIN 4.2 引脚属性 下表列出了引脚属性 100LQF P 64LQFP 48QFN 引脚名称 驱动器强 度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 PTE0/ CLKOUT 32K ND Hi-Z - FS N N Y 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

32 引脚配置 100LQF P 64LQFP 48QFN 引脚名称 驱动器强 度 PTE1/ LLWU_P PTE2/ LLWU_P 1 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 ND Hi-Z - FS N N Y ND Hi-Z - FS N N Y 4 4 PTE3 ND Hi-Z - FS N N Y 5 5 PTE4/ LLWU_P 2 ND Hi-Z - FS N N Y 6 6 PTE5 ND Hi-Z - FS N N Y 7 PTE6 ND Hi-Z - FS N N Y VDD VSS VSS USB0_D P USB0_D M - Hi-Z Hi-Z USBVDD NC ADC0_D P1 15 ADC0_D M1 16 ADC0_D P2 17 ADC0_D M ADC0_D P ADC0_D M ADC0_D P ADC0_D M3 - Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z VDDA VREFH - Hi-Z VREFL - Hi-Z VSSA - Hi-Z CMP0_IN 5 - Hi-Z 下一页继续介绍此表... 引脚中断 32 KS22/KS20 Microcontroller, Rev 3, 04/2016

33 引脚配置 100LQF P 64LQFP 48QFN 引脚名称 驱动器强 度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 DAC0_O UT/ ADC0_S E23 - Hi-Z XTAL32 - Hi-Z EXTAL32 - Hi-Z VBAT PTE24 ND Hi-Z - FS N N Y 32 PTE25 ND Hi-Z - FS N N Y 33 PTE26/ CLKOUT 32K ND Hi-Z - FS N N Y PTA0 ND L PD FS N N Y PTA1 ND H PU FS N N Y PTA2 ND H PU FS N N Y PTA3 ND H PU FS N N Y PTA4/ LLWU_P 3 ND H PU FS N N Y PTA5 ND Hi-Z - FS N N Y 40 VDD VSS PTA12 ND Hi-Z - FS N N Y PTA13/ LLWU_P 4 ND Hi-Z - FS N N Y 44 PTA14 ND Hi-Z - FS N N Y 45 PTA15 ND Hi-Z - FS N N Y 46 PTA16 ND Hi-Z - FS N N Y 47 PTA17 ND Hi-Z - FS N N Y VDD VSS PTA18 ND Hi-Z - FS N N Y PTA19 ND Hi-Z - FS N N Y RESET_ b PTB0/ LLWU_P 5 - H PU - Y N - HD Hi-Z - FS N N Y PTB1 HD Hi-Z - FS N N Y PTB2 ND Hi-Z - FS N N Y 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

34 引脚配置 100LQF P 64LQFP 48QFN 引脚名称 驱动器强 度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 PTB3 ND Hi-Z - FS N N Y 57 PTB9 ND Hi-Z - FS N N Y 58 PTB10 ND Hi-Z - FS N N Y 59 PTB11 ND Hi-Z - FS N N Y 60 VSS VDD PTB16 ND Hi-Z - FS N N Y PTB17 ND Hi-Z - FS N N Y PTB18 ND Hi-Z - FS N N Y PTB19 ND Hi-Z - FS N N Y 66 PTB20 ND Hi-Z - FS N N Y 67 PTB21 ND Hi-Z - FS N N Y 68 PTB22 ND Hi-Z - FS N N Y 69 PTB23 ND Hi-Z - FS N N Y PTC0 ND Hi-Z - FS N N Y PTC1/ LLWU_P 6 开漏 ND Hi-Z - FS N N Y PTC2 ND Hi-Z - FS N N Y PTC3/ LLWU_P 7 HD Hi-Z - FS N N Y VSS VDD PTC4/ LLWU_P PTC5/ LLWU_P PTC6/ LLWU_P 10 HD Hi-Z - FS N N Y ND Hi-Z - FS N N Y ND Hi-Z - FS N N Y PTC7 ND Hi-Z - FS N N Y PTC8 ND Hi-Z - FS N N Y PTC9 ND Hi-Z - FS N N Y PTC10 ND Hi-Z - FS N N Y PTC11/ LLWU_P 11 ND Hi-Z - FS N N Y 84 PTC12 ND Hi-Z - FS N N Y 下一页继续介绍此表... 引脚中断 34 KS22/KS20 Microcontroller, Rev 3, 04/2016

35 引脚配置 100LQF P 64LQFP 48QFN 引脚名称 驱动器强 度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 85 PTC13 ND Hi-Z - FS N N Y 86 PTC14 ND Hi-Z - FS N N Y 87 PTC15 ND Hi-Z - FS N N Y 88 VSS VDD PTC16 ND Hi-Z - FS N N Y 91 PTC17 ND Hi-Z - FS N N Y 92 PTC18 ND Hi-Z - FS N N Y PTD0/ LLWU_P 12 ND Hi-Z - FS N N Y PTD1 ND Hi-Z - FS N N Y PTD2/ LLWU_P 13 ND Hi-Z - FS N N Y PTD3 ND Hi-Z - FS N N Y PTD4/ LLWU_P 14 HD Hi-Z - FS N N Y PTD5 HD Hi-Z - FS N N Y PTD6/ LLWU_P 15 HD Hi-Z - FS N N Y PTD7 HD Hi-Z - FS N N Y 属性 缩写 说明 驱动器强度 ND 标准驱动 HD 高电平驱动 POR 后的默认状态 Hi-Z 高阻抗 H 高电平 L 低电平 POR 后的上拉 / 下拉设置 PU 上拉 PD 下拉 POR 后的压摆率 FS 快压摆率 SS 慢压摆率 POR 后的无源引脚滤波器 N 禁用 Y 启用 开漏 N 禁用 1 Y 启用 引脚中断 Y 是 KS22/KS20 Microcontroller, Rev 3, 04/

36 引脚配置 1. 当启用 UART 或 LPUART 模块且 UART 或 LPUART 引脚运行时, 此引脚 ( 伪 ) 可配置开漏模式 4.3 模块信号说明表 下面的章节说明芯片级信号名称与模块章节中使用的信号名称的关联 同时简要介绍信号功能和方向 内核模块 表 9. JTAG 信号说明 芯片信号名称模块信号名称说明 I/O JTAG_TMS JTAG_TMS/ SWD_DIO JTAG_TCLK JTAG_TCLK / SWD_CLK JTAG 测试模式选择 JTAG 测试时钟 JTAG_TDI JTAG_TDI JTAG 测试数据输入 I JTAG_TDO JTAG_TDO / TRACE_SWO JTAG 测试数据输出 JTAG_TRST JTAG_TRST_b JTAG 复位 I I I O 表 10. SWD 信号说明 芯片信号名称模块信号名称说明 I/O SWD_DIO JTAG_TMS/ SWD_DIO SWD_CLK JTAG_TCLK / SWD_CLK 串行线数据 串行线时钟 I I 表 11. TPIU 信号说明 芯片信号名称模块信号名称说明 I/O TRACE_SWO JTAG_TDO / TRACE_SWO 通过单引脚跟踪 ARM CoreSight 调试块的输出数据 O 36 KS22/KS20 Microcontroller, Rev 3, 04/2016

37 引脚配置 系统模块 表 12. EWM 信号说明 芯片信号名称模块信号名称说明 I/O EWM_IN EWM_in 用于外部安全电路安全状态的 EWM 输入 EWM_in 的极性可通 过 EWM_CTRL[ASSIN] 位进行编程 默认极性为低电平有效 I EWM_OUT EWM_out EWM 复位输出信号 O 时钟模块 表 13. OSC 信号说明 芯片信号名称模块信号名称说明 I/O EXTAL0 EXTAL 外部时钟 / 振荡器输入 I XTAL0 XTAL 振荡器输出 O 表 14. RTC OSC 信号说明 芯片信号名称 模块信号名称 说明 I/O EXTAL32 EXTAL khz 振荡器输入 I XTAL32 XTAL khz 振荡器输出 O 模拟 表 15. ADC 0 信号说明 芯片信号名称 模块信号名称 说明 I/O ADC0_DP[3:0] DADP3 DADP0 差分模拟通道输入 I ADC0_DM[3:0] DADM3 DADM0 差分模拟通道输入 I ADC0_SEn ADn 单端模拟通道输入 I VREFH V REFSH 参考电压 ( 高 ) I VREFL V REFSL 参考电压 ( 低 ) I VDDA V DDA 模拟电源 I VSSA V SSA 模拟接地 I 表 16. CMP 0 信号说明 芯片信号名称 模块信号名称 说明 I/O CMP0_IN[5:0] IN[5:0] 模拟电压输入 I CMP0_OUT CMPO 比较器输出 O KS22/KS20 Microcontroller, Rev 3, 04/

38 引脚配置 表 17. DAC 0 信号说明 芯片信号名称模块信号名称说明 I/O DAC0_OUT DAC 输出 O 定时器模块 表 18. PDB 0 信号说明 芯片信号名称模块信号名称说明 I/O PDB0_EXTRG EXTRG 外部触发器输入源 如果已使能 PDB 且已选择外部触发器输入源, 则 EXTRG 信号上的正边沿将复位并启动计数器 I 表 19. LPTMR 0 信号说明 芯片信号名称模块信号名称说明 I/O LPTMR0_ALT[2:1] LPTMR0_ALTn 脉冲计数器输入引脚 I 表 20. RTC 信号说明 芯片信号名称 模块信号名称 说明 I/O VBAT RTC 和 VBAT 寄存器文件的备用电池电源 I RTC_CLKOUT RTC_CLKOUT 1 Hz 方波输出或 OSCERCLK O 表 21. TPM 0 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[1:0] TPM_EXTCLK 外部时钟 可选择 TPM 外部时钟, 在每个计数器时钟的上升沿, 同 步增加计数器 TPM TPM0_CH[5:0] TPM_CHn TPM 通道 (n = 5 至 0) 在输出比较或 PWM 模式下配置且 TPM 计 数器使能时,TPM 通道引脚将配置为输出, 否则 TPM 通道引脚为输 入 I I/O 表 22. TPM 1 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[1:0] TPM_EXTCLK 外部时钟 可选择 TPM 外部时钟, 在每个计数器时钟的上升沿, 同 步增加计数器 TPM TPM1_CH[1:0] TPM_CHn TPM 通道 (n = 5 至 0) 在输出比较或 PWM 模式下配置且 TPM 计 数器使能时,TPM 通道引脚将配置为输出, 否则 TPM 通道引脚为输 入 I I/O 38 KS22/KS20 Microcontroller, Rev 3, 04/2016

39 引脚配置 表 23. TPM 2 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[1:0] TPM_EXTCLK 外部时钟 可选择 TPM 外部时钟, 在每个计数器时钟的上升沿, 同步增加计数器 TPM TPM2_CH[1:0] TPM_CHn TPM 通道 (n = 5 至 0) 在输出比较或 PWM 模式下配置且 TPM 计数器使能时,TPM 通道引脚将配置为输出, 否则 TPM 通道引脚 为输入 I I/O 通信接口 表 24. USB FS OTG 信号说明 芯片信号名称 模块信号名称 说明 I/O USB0_DM usb_dm USB 总线上的 USB D- 模拟数据信号 I/O USB0_DP usb_dp USB 总线上的 USB D+ 模拟数据信号 I/O USB_CLKIN 备用 USB 时钟输入 I USB_SOF_OUT USB 帧起始信号 可让 USB 帧起点可用于外部同步 O 表 25. CAN 0 信号说明 芯片信号名称 模块信号名称 说明 I/O CAN0_RX CAN Rx CAN 接收引脚 输入 CAN0_TX CAN Tx CAN 发送引脚 输出 表 26. CAN 1 (for KS22 only) Signal Descriptions 芯片信号名称 模块信号名称 说明 I/O CAN1_RX CAN Rx CAN 接收引脚 输入 CAN1_TX CAN Tx CAN 发送引脚 输出 表 27. SPI 0 信号说明 芯片信号名称 模块信号名称 说明 I/O SPI0_PCS0 PCS0/SS 外设芯片选择 0 (O) I/O SPI0_PCS[3:1] PCS[1:3] 外设芯片选择 1 3 O SPI0_PCS4 PCS4 外设芯片选择 4 O SPI0_PCS5 PCS5/ PCSS 外设芯片选择 5 / 外设芯片选择选通 O SPI0_SIN SIN 串行数据输入 I SPI0_SOUT SOUT 串行数据输出 O SPI0_SCK SCK 串行时钟 (O) I/O KS22/KS20 Microcontroller, Rev 3, 04/

40 引脚配置 表 28. SPI 1 信号说明 芯片信号名称 模块信号名称 说明 I/O SPI1_PCS0 PCS0/SS 外设芯片选择 0 (O) I/O SPI1_PCS[3:1] PCS[1:3] 外设芯片选择 1 3 O SPI1_SIN SIN 串行数据输入 I SPI1_SOUT SOUT 串行数据输出 O SPI1_SCK SCK 串行时钟 (O) I/O 表 29. LPI 2 C 0 信号说明 芯片信号名称模块信号名称说明 I/O LPI2C0_SCL SCL LPI2C 时钟线路 I/O LPI2C0_SDA SDA LPI2C 数据线路 I/O LPI2C0_HREQ HREQ 主机请求, 可在置位且 I2C 总线闲置时启动 LPI2C 主机传输 I LPI2C0_SCLS SCLS 辅助 I2C 时钟线路 如果将 LPI2C 主机 / 从机配置为使用单独引脚, 则此为 LPI2C 从机 SCL 引脚 LPI2C0_SDAS SDAS 辅助 I2C 数据线路 如果将 LPI2C 主机 / 从机配置为使用单独引脚, 则此为 LPI2C 从机 SDA 引脚 I/O I/O 表 30. LPI 2 C 1 信号说明 芯片信号名称模块信号名称说明 I/O LPI2C1_SCL SCL LPI2C 时钟线路 I/O LPI2C1_SDA SDA LPI2C 数据线路 I/O LPI2C1_HREQ HREQ 主机请求, 可在置位且 I2C 总线闲置时启动 LPI2C 主机传输 I LPI2C1_SCLS SCLS 辅助 I2C 时钟线路 如果将 LPI2C 主机 / 从机配置为使用单独引脚, 则此为 LPI2C 从机 SCL 引脚 LPI2C1_SDAS SDAS 辅助 I2C 数据线路 如果将 LPI2C 主机 / 从机配置为使用单独引脚, 则此为 LPI2C 从机 SDA 引脚 I/O I/O 表 31. LPUART 信号说明 芯片信号名称模块信号名称说明 I/O LPUART0_TX LPUART_TX 发送数据 此引脚一般为输出, 但在单线模式 ( 发射器禁用或发射方 向配置为接收数据 ) 下为输入 ( 三态 ) LPUART0_RX LPUART_RX 接收数据 I LPUART0_CTS LPUART_CTS 清除发送 I LPUART0_CTS LPUART_RTS 请求发送 I O/I 40 KS22/KS20 Microcontroller, Rev 3, 04/2016 Freescale Semiconductor, Inc.

41 引脚配置 表 32. UART 0 信号说明 芯片信号名称 模块信号名称 说明 I/O UART0_CTS CTS 清除发送 I UART0_RTS RTS 请求发送 O UART0_TX TXD 发送数据 O UART0_RX RXD 接收数据 I 表 33. UART 1 信号说明 芯片信号名称 模块信号名称 说明 I/O UART1_CTS CTS 清除发送 I UART1_RTS RTS 请求发送 O UART1_TX TXD 发送数据 O UART1_RX RXD 接收数据 I 表 34. UART 2 信号说明 芯片信号名称 模块信号名称 说明 I/O UART2_CTS CTS 清除发送 I UART2_RTS RTS 请求发送 O UART2_TX TXD 发送数据 O UART2_RX RXD 接收数据 I 表 35. I 2 S0 信号说明 芯片信号名称模块信号名称说明 I/O I2S0_MCLK SAI_MCLK 音频主机时钟 从外部生成时, 此主机时钟为输入 ; 从内部生成 时, 为输出 I2S0_RX_BCLK SAI_RX_BCLK 接收位时钟 从外部生成时, 此位时钟为输入 ; 从内部生成时, 为 输出 I2S0_RX_FS SAI_RX_SYNC 接收帧同步 从外部生成时, 此帧同步为位时钟同步采样的输入 ; 从内部生成时, 为位时钟同步生成的输出 I/O I/O I/O I2S0_RXD SAI_RX_DATA 接收数据 接收数据由位时钟同步采样 I I2S0_TX_BCLK SAI_TX_BCLK 传送位时钟 从外部生成时, 此位时钟为输入 ; 从内部生成时, 为 输出 I2S0_TX_FS SAI_TX_SYNC 发送帧同步 从外部生成时, 此帧同步为位时钟同步采样的输入 ; 从内部生成时, 为位时钟同步生成的输出 I/O I/O I2S0_TXD SAI_TX_DATA 发送数据 发送数据由位时钟同步生成, 当未发送字时为三态 O KS22/KS20 Microcontroller, Rev 3, 04/

42 引脚配置 表 36. I 2 S1 信号说明 芯片信号名称模块信号名称说明 I/O I2S1_MCLK SAI_MCLK 音频主机时钟 从外部生成时, 此主机时钟为输入 ; 从内部生成时, 为输出 I2S1_RX_BCLK SAI_RX_BCLK 接收位时钟 从外部生成时, 此位时钟为输入 ; 从内部生成时, 为输 出 I2S1_RX_FS SAI_RX_SYNC 接收帧同步 从外部生成时, 此帧同步为位时钟同步采样的输入 ; 从 内部生成时, 为位时钟同步生成的输出 I2S1_RXD SAI_RX_DATA 接收数据 接收数据由位时钟同步采样 I I2S1_TX_BCLK SAI_TX_BCLK 传送位时钟 从外部生成时, 此位时钟为输入 ; 从内部生成时, 为输 出 I2S1_TX_FS SAI_TX_SYNC 发送帧同步 从外部生成时, 此帧同步为位时钟同步采样的输入 ; 从 内部生成时, 为位时钟同步生成的输出 I2S1_TXD SAI_TX_DATA 发送数据 发送数据由位时钟同步生成, 当未发送字时为三态 O I/O I/O I/O I/O I/O 表 37. FlexIO 信号说明 芯片信号名称模块信号名称说明 I/O FXIO0_Dn FXIO_Dn (n=0...7) 双向 FlexIO 移位器和定时器引脚输入 / 输出 I/O 人机接口 (HMI) 表 38. GPIO 信号说明 芯片信号名称 模块信号名称 说明 I/O PTA[31:0] 1 PORTA31 PORTA0 通用输入 / 输出 I/O PTB[31:0] 1 PORTB31 PORTB0 通用输入 / 输出 I/O PTC[31:0] 1 PORTC31 PORTC0 通用输入 / 输出 I/O PTD[31:0] 1 PORTD31 PORTD0 通用输入 / 输出 I/O PTE[31:0] 1 PORTE31 PORTE0 通用输入 / 输出 I/O 1. 可用 GPIO 引脚取决于特定封装 有关具体哪些 GPIO 信号可用, 请参见 信号复用 部分 4.4 引脚配置 下图显示的是本文档所支持芯片的引脚分配 多个信号可通过单个引脚进行复用 要确定每个引脚上可以使用哪些信号, 请参见上一节 信号复用与引脚分配 42 KS22/KS20 Microcontroller, Rev 3, 04/2016

43 引脚配置 100 PTD7 99 PTD6/LLWU_P15 98 PTD5 97 PTD4/LLWU_P14 96 PTD3 95 PTD2/LLWU_P13 94 PTD1 93 PTD0/LLWU_P12 92 PTC18 91 PTC17 90 PTC16 89 VDD 88 VSS 87 PTC15 86 PTC14 85 PTC13 84 PTC12 83 PTC11/LLWU_P11 PTC7 PTC6/LLWU_P10 PTC5/LLWU_P9 PTC4/LLWU_P PTE0/CLKOUT32K 1 75 VDD PTE1/LLWU_P VSS PTE2/LLWU_P PTC3/LLWU_P7 PTE PTC2 PTE4/LLWU_P PTC1/LLWU_P6 PTE PTC0 PTE PTB23 VDD 8 68 PTB22 VSS 9 67 PTB21 USB0_DP PTB20 USB0_DM PTB19 USBVDD PTB18 NC PTB17 ADC0_DP PTB16 ADC0_DM VDD ADC0_DP VSS ADC0_DM PTB11 ADC0_DP PTB10 ADC0_DM PTB9 ADC0_DP PTB3 ADC0_DM PTB2 VDDA PTB1 VREFH PTB0/LLWU_P5 VREFL RESET_b VSSA PTA19 CMP0_IN5 DAC0_OUT/ADC0_SE23 XTAL32 EXTAL32 VBAT PTE24 PTE25 PTE26/CLKOUT32K PTA0 PTA1 PTA2 PTA3 PTA4/LLWU_P3 PTA5 VDD VSS PTA12 PTA13/LLWU_P4 PTC10 PTC9 PTA PTA15 PTA16 PTA17 VDD VSS PTA18 80 PTC8 图 LQFP 引脚分配图 KS22/KS20 Microcontroller, Rev 3, 04/

44 EXTAL32 XTAL32 DAC0_OUT/ADC0_SE23 CMP0_IN5 VSSA VREFL VREFH VDDA ADC0_DM3 ADC0_DP3 ADC0_DM0 ADC0_DP0 ADC0_DP1 USBVDD USB0_DM USB0_DP VSS VDD PTE1/LLWU_P0 PTE0/CLKOUT32K PTD7 PTD6/LLWU_P15 PTD5 PTD4/LLWU_P14 PTD3 PTD2/LLWU_P13 PTD1 PTD0/LLWU_P12 PTC11/LLWU_P11 PTC10 PTC9 PTC8 PTC7 PTC6/LLWU_P10 PTC5/LLWU_P9 PTC4/LLWU_P8 VDD VSS PTC3/LLWU_P7 PTC2 PTC1/LLWU_P6 PTC0 PTB19 PTB18 PTB17 PTB16 PTB3 PTB2 PTB1 PTB0/LLWU_P5 RESET_b PTA19 PTA18 VSS VDD PTA13/LLWU_P4 PTA12 PTA5 PTA4/LLWU_P3 PTA3 PTA2 PTA1 PTA0 VBAT 图 LQFP 引脚分配图引脚配置 KS22/KS20 Microcontroller, Rev 3, 04/

45 引脚配置 PTD7 PTD6/LLWU_P15 PTD5 PTD4/LLWU_P14 PTD3 PTD2/LLWU_P13 PTD1 PTD0/LLWU_P12 PTC7 PTC6/LLWU_P10 PTC5/LLWU_P9 PTC4/LLWU_P8 PTE0/CLKOUT32K 1 36 PTC3/LLWU_P7 PTE1/LLWU_P PTC2 PTE2/LLWU_P PTC1/LLWU_P6 PTE PTB19 PTE4/LLWU_P PTB18 PTE PTB16 VDD 7 30 PTB3 VSS 8 29 PTB2 USB0_DP 9 28 PTB1 USB0_DM PTB0/LLWU_P5 USBVDD RESET_b VDDA VREFH PTA19 VREFL VSSA XTAL32 EXTAL32 VBAT PTA0 PTA1 PTA2 PTA3 PTA4/LLWU_P3 VDD VSS PTA 图 QFN 引脚分配图 4.5 封装尺寸 下图显示本文档中所支持器件的封装尺寸 KS22/KS20 Microcontroller, Rev 3, 04/

46 引脚配置 图 引脚 LQFP 封装尺寸 1 46 KS22/KS20 Microcontroller, Rev 3, 04/2016

47 引脚配置 图 引脚 LQFP 封装尺寸 2 KS22/KS20 Microcontroller, Rev 3, 04/

48 引脚配置 图 引脚 LQFP 封装尺寸 1 48 KS22/KS20 Microcontroller, Rev 3, 04/2016

49 引脚配置 图 引脚 LQFP 封装尺寸 2 KS22/KS20 Microcontroller, Rev 3, 04/

50 引脚配置 图 引脚 QFN 封装尺寸 1 50 KS22/KS20 Microcontroller, Rev 3, 04/2016

51 电气特性 45 (0.05) DETAIL F // 0.1 C X 0.08 C (0.5) (0.2) C SEATING PLANE DETAIL G VIEW ROTATED 90 W NOTES: 1. ALL DIMENSIONS ARE IN MILLIMETERS. 2. DIMENSIONING AND TOLERANCING PER ASME Y14.5M THIS IS A NON-JEDEC REGISTERED PACKAGE. 4. COPLANARITY APPLIES TO LEADS AND DIE ATTACH FLAG. 5. MIN. METAL GAP SHOULD BE 0.2 MM. 图 引脚 QFN 封装尺寸 2 5 电气特性 5.1 术语和准则 KS22/KS20 Microcontroller, Rev 3, 04/

52 电气特性 定义 主要术语定义如下表所示 : 术语 极限技术特性的最小值或最大值, 如果超过此值, 可能会导致芯片发生永久性故障 : 工作要求 工作特性 注 : 工作极限适用于芯片操作过程中 处理极限适用于芯片未通电的情况 定义 只要某个特性开始超过某个工作极限, 芯片永久受损的可能性就会快速增加 是指在操作过程中必须保证达到的技术特性的指定值或值范围, 目的是避免错误操作以及缩短芯片使用寿命 在操作过程中, 只要满足工作要求及其他任何指定条件, 即保证达到的技术特性的指定值或值范围 典型值满足下列条件的技术特性的指定值 : 在工作特性指定的值范围内 在操作过程中, 当满足典型值条件或其他指定条件时所呈现出的特性 注 : 典型值供设计指导之用, 未测试和担保 示例 工作极限 : 示例 工作要求 : 工作特性包括典型值 : 示例 示例 52 KS22/KS20 Microcontroller, Rev 3, 04/2016

53 电气特性 典型值条件 典型值假设满足下列条件 ( 或指定的其他条件 ): 符号说明值单位 T A 环境温度 25 C V DD 供电电压 3.3 V 极限与工作要求的关系 工作极限 ( 最小值 ) 工作要求 ( 最小值 ) 工作要求 ( 最大值 ) 工作极限 ( 最大值 ) 致命错误范围 降额工作范围 正常工作范围 降额工作范围 致命错误范围 预期永久性错误 - 无永久性错误 - 可能会缩短使用寿命 - 可能操作不当 - 无永久性故障 - 正确操作 - 无永久性错误 - 可能会缩短使用寿命 - 可能操作不当 预期永久性错误 工作 ( 上电 ) 处理极限 ( 最小值 ) 处理极限 ( 最大值 ) 致命错误范围 处理范围 致命错误范围 预期永久性错误 无永久性错误 预期永久性错误 处理 ( 掉电 ) 极限和工作要求准则 在应用极限和工作要求时, 请遵循以下准则 : 切勿超出芯片的任何一个极限 在正常操作期间, 不要超出芯片的任何一项工作要求 如果在非正常操作期间 ( 例如在上电时序期间 ) 必须要超出某项工作要求, 请尽量缩短持续时间 5.2 极限参数 KS22/KS20 Microcontroller, Rev 3, 04/

54 电气特性 热处理极限 符号说明最小值最大值单位注释 T STG 存储温度 C 1 T SDR 无铅焊接温度 260 C 2 1. 根据 JEDEC 标准 JESD22-A103 高温存储时间 确定 2. 根据 IPC/JEDEC 标准 J-STD-020 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 湿度处理极限 符号说明最小值最大值单位注释 MSL 湿度灵敏度等级 根据 IPC/JEDEC 标准 J-STD-020 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 ESD 处理极限 符号 说明 最小值 最大值 单位 注释 V HBM 静电放电电压, 人体放电模式 V 1 V CDM 静电放电电压, 设备充电模式 V 2 I LAT 105 C 环境温度下的闭锁电流 ma 3 1. 根据 JEDEC 标准 JESD22-A114 静电放电 (ESD) 灵敏度测试人体放电模式 (HBM) 标准 确定 2. 根据 JEDEC 标准 JESD22-C101 微电子组件静电放电耐压阈值的电场感应器件充电模式测试方法 确定 3. 根据 JEDEC 标准 JESD78 IC 闩锁测试 确定 电压和电流工作极限表 39. 电压和电流工作极限 符号说明最小值最大值单位 V DD 数字供电电压 V I DD 数字供电电流 120 ma V IO IO 引脚输入电压 0.3 V DD V I D 单引脚瞬态最大电流限值 ( 适用于所有端口引脚 ) ma V DDA 模拟供电电压 V DD 0.3 V DD V 下一页继续介绍此表 KS22/KS20 Microcontroller, Rev 3, 04/2016

55 电气特性 表 39. 电压和电流工作极限 ( 继续 ) 符号 说明 最小值 最大值 单位 V USB_DP USB_DP 输入电压 V V USB_DM USB_DM 输入电压 V V BAT RTC 电池供电电压 V 5.3 综述 交流电气特性 除非另有说明, 否则传输延迟在 50% 到 50% 点处测得, 上升时间和下降时间在 20% 和 80% 点处测得, 如下图所示 输入信号 中点 1 V IH 低 高 80% 50% 20% 下降时间 V IL 上升时间 中点是 V IL + (V IH - V IL ) / 2 图 15. 输入信号测量参考 除非另有说明, 否则所有数字 I/O 开关特性均假设输出引脚具备下列特性 C L =30 pf 负载 压摆率禁用 正常驱动强度 静态电气规格 电压和电流工作要求表 40. 电压和电流工作要求 符号说明最小值最大值单位注释 V DD 供电电压 V V DDA 模拟供电电压 V 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/

56 电气特性 表 40. 电压和电流工作要求 ( 继续 ) 符号说明最小值最大值单位注释 V DD V DDA V DD 至 V DDA 差分电压 V V SS V SSA V SS 至 V SSA 差分电压 V V BAT RTC 电池供电电压 V USBV DD USB 收发器供电电压 V 1 V IH 输入高电压 2.7 V V DD 3.6 V 1.7 V V DD 2.7 V 0.7 V DD 0.75 V DD V V V IL 输入低电压 2.7 V V DD 3.6 V 0.35 V DD V 0.3 V DD V 1.7 V V DD 2.7 V V HYS 输入迟滞 0.06 V DD V I ICIO 模拟和 I/O 引脚直流注入电流 单引脚 V IN < V SS -0.3V( 负电流注入 ) -3 ma 2 I ICcont 连续引脚 DC 注入电流 区域限制, 包括 16 个连续引脚的负注入电流之和或正注入电流之和 负电流注入 -25 ma V ODPU 开漏上拉电平 V DD V DD V 3 V RAM 保持 RAM 数据所需的 V DD 电压 1.2 V V RFVBAT 保持 VBAT 寄存器文件所需的 V BAT 电压 V POR_VBAT V 1. USB 标称工作电压为 3.3 V 2. 所有模拟引脚和 I/O 引脚通过 ESD 保护二极管内部钳位至 V SS 上 如果 V IN 小于 V IO_MIN 或大于 V IO_MAX, 则此处需要限 流电阻 负直流注入电流的限流电阻计算公式是 :R=(V IO_MIN -V IN )/ I ICIO 3. 开漏输出必须上拉至 VDD HVD LVD 和 POR 工作要求表 41. V DD 电源 HVD LVD 和 POR 工作要求 符号说明最小值典型值最大值单位注释 V HVDH 高压检测 ( 高启动点 ) 3.72 V V HVDL 高压检测 ( 低启动点 ) 3.46 V V POR VDD 电压下降 POR 检测电压 V V LVDH 电压下降低电压检测门限 高范围 (LVDV=01) V 低压警告阈值 高范围 V LVW1H V LVW2H V LVW3H 1 级压降 (LVWV=00) 2 级压降 (LVWV=01) V V V 下一页继续介绍此表 KS22/KS20 Microcontroller, Rev 3, 04/2016

57 电气特性 表 41. V DD 电源 HVD LVD 和 POR 工作要求 ( 继续 ) 符号说明最小值典型值最大值单位注释 V LVW4H 3 级压降 (LVWV=10) V 4 级压降 (LVWV=11) V HYSH 低压抑制复位 / 恢复迟滞 高范围 80 mv V LVDL 电压下降低电压检测门限 低范围 (LVDV=00) V 低压警告阈值 低范围 1 V LVW1L 1 级压降 (LVWV=00) V V LVW2L 2 级压降 (LVWV=01) V V LVW3L 3 级压降 (LVWV=10) V V LVW4L 4 级压降 (LVWV=11) V V HYSL 低压抑制复位 / 恢复迟滞 低范围 60 mv V BG 带隙电压参考 V t LPO 内部低功耗振荡器周期 工厂调整 μs 1. 上升阈值是下降阈值与迟滞电压之和 表 42. VBAT 电源工作要求 符号 说明 最小值 典型值 最大值 单位 注释 V POR_VBAT VBAT 供电电压下降 POR 检测电压 V 电压和电流工作特性表 43. 电压和电流工作特性 符号说明最小值典型值最大值单位注释 V OH 输出高电压 常规驱动管脚 (RESET_B 除外 ) 2.7 V V DD 3.6 V, I OH = -5 ma V DD 0.5 V V V DD 2.7 V, I OH = -2.5 ma V DD 0.5 V V OH 输出高压 高驱动管脚 (RESET_B 除外 ) 2.7 V V DD 3.6 V, I OH = -20 ma V DD 0.5 V V V DD 2.7 V, I OH = -10 ma V DD 0.5 V I OHT 所有端口的总输出高电流 100 ma V OL 输出低电压 常规驱动管脚 (RESET_B 除外 ) 2.7 V V DD 3.6 V, I OL = 5 ma 0.5 V V V DD 2.7 V, I OL = 2.5 ma 0.5 V V OL 输出低压 高驱动管脚 (RESET_B 除外 ) 2.7 V V DD 3.6 V, I OL = 20 ma 0.5 V V V DD 2.7 V, I OL = 10 ma 0.5 V V OL 输出低电压 RESET_B 下一页继续介绍此表... KS22/KS20 Microcontroller, Rev 3, 04/